JP2004038831A - 電流制限機能付き安定化電源装置 - Google Patents
電流制限機能付き安定化電源装置 Download PDFInfo
- Publication number
- JP2004038831A JP2004038831A JP2002198280A JP2002198280A JP2004038831A JP 2004038831 A JP2004038831 A JP 2004038831A JP 2002198280 A JP2002198280 A JP 2002198280A JP 2002198280 A JP2002198280 A JP 2002198280A JP 2004038831 A JP2004038831 A JP 2004038831A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- current limiting
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/908—Inrush current limiters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Electrical Variables (AREA)
Abstract
【課題】電流制限機能付き安定化電源装置において、過電流垂下特性を急峻にして過電流領域を小さくするとともに、起動時の発振を防止し、かつ起動時の突入電流を所定範囲に制限する。
【解決手段】出力電圧Ｖｏに応じた出力帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆとの差に応じて出力トランジスタＱ２１を制御し、一定の出力電圧Ｖｏを出力する。この出力回路２０の出力電流Ｉｏを検出して、この出力電流Ｉｏが所定値を越えたときにそれぞれ電流制限信号を発生する、高利得で低速応答型の第１電流制限回路４０と、低利得で高速応答型の第２電流制限回路５０とを設ける。
【選択図】 図１
【解決手段】出力電圧Ｖｏに応じた出力帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆとの差に応じて出力トランジスタＱ２１を制御し、一定の出力電圧Ｖｏを出力する。この出力回路２０の出力電流Ｉｏを検出して、この出力電流Ｉｏが所定値を越えたときにそれぞれ電流制限信号を発生する、高利得で低速応答型の第１電流制限回路４０と、低利得で高速応答型の第２電流制限回路５０とを設ける。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、負荷への出力電流が変動しても出力電圧を一定に維持するとともに、その出力電流が過大にならないように制限を行う、電流制限機能付き安定化電源装置に関する。
【０００２】
【従来の技術】
このような電流制限機能付きの安定化電源装置は、簡便な電源として用いられることが多いシリーズレギュレータや、電池などの充電に用いられる定電圧充電装置等に広く使用されている。
【０００３】
図５は、従来の電流制限機能が付加されたシリーズレギュレータの構成を示す図である。
【０００４】
この図５のシリーズレギュレータは、電圧制御回路１０と、出力回路２０と、電流制限回路３０とから構成され、ＩＣチップに作り込まれる。
【０００５】
電圧制御回路１０は、差動増幅器Ａｍｐ、分圧抵抗器Ｒ１１、Ｒ１２とが設けられる。差動増幅器Ａｍｐの一入力（反転入力）に出力電圧を設定するための基準電圧Ｖｒｅｆが入力され、他入力（非反転入力）に出力電圧を分圧抵抗器Ｒ１１、Ｒ１２によって分圧した出力帰還電圧Ｖｆｂが入力される。そして、その二入力の差が差動増幅器Ａｍｐで増幅され、制御電圧Ｖｃが電圧制御回路１０から出力される。なお、１１は、差動増幅器Ａｍｐに定電流を供給するための定電流源である。
【０００６】
出力回路２０には、電源電位Ｖｄｄ点と出力端子Ｐｏ間に、Ｐ型ＭＯＳトランジスタ（以下、Ｐ型トランジスタ）で構成される出力トランジスタＱ２１が設けられ、そのゲートに制御電圧Ｖｃが印加される。出力端子Ｐｏには、負荷側に負荷Ｌｏや安定化用のコンデンサＣｏなどが接続される。
【０００７】
電流制限回路３０は、電源電位点とグランド間に直列に、Ｐ型トランジスタの電流検出用トランジスタＱ３１と検出抵抗Ｒ３１とが、この順序で接続される。また、検出抵抗Ｒ３１の降下電圧がゲートに印加される、Ｎ型ＭＯＳトランジスタ（以下、Ｎ型トランジスタ）Ｑ３２が設けられ、このＮ型トランジスタＱ３２の動作状態に応じて、電圧制御回路１０の定電圧制御動作が規制される。
【０００８】
検出トランジスタＱ３１は、出力トランジスタＱ２１と同一ＩＣチップ中にそのサイズが所定比で小さくなるように作り込まれている。そして、Ｎ型トランジスタＱ３１のゲートに出力トランジスタＱ２１へのゲート電圧と同じ制御電圧Ｖｃが印加される。これにより、Ｎ型トランジスタＱ３１には出力トランジスタＱ２１に流れる出力電流Ｉｏにほぼ比例（例えば、１／１００）した検出電流Ｉｏ′が流れる。この検出電流Ｉｏ′による検出抵抗Ｒ３１の降下電圧によってＮ型トランジスタＱ３２の動作状態が定まる。Ｎ型トランジスタＱ３２の動作閾値は、出力電流（即ち、負荷電流）Ｉｏが過電流保護設定値Ｉｓ０に至ったときに相当するように、各条件（出力電流Ｉｏと検出電流Ｉｏ′との比、検出抵抗Ｒ３１の抵抗値、Ｎ型トランジスタＱ３２の特性など）が設定されている。
【０００９】
この従来のシリーズレギュレータの動作を、その出力電圧Ｖｏ−出力電流Ｉｏ特性を示す図６をも参照して説明する。出力電流Ｉｏが過電流に至らない通常の状態では、電圧制御回路１０は、出力帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆに等しくなるように動作して、そのための制御電圧Ｖｃを出力する。出力回路２０の出力トランジスタＱ２１のゲートにその制御電圧Ｖｃが印加されて、出力電圧Ｖｏは所定の設定電圧Ｖｓに制御される。この定電圧制御動作は、出力電流Ｉｏが過電流保護設定値Ｉｓ０に達するまでは、出力電流Ｉｏの大きさには関係なく、常に安定して行われる。
【００１０】
このとき、検出トランジスタＱ３１には、検出電流Ｉｏ′が流れているが、それによる検出抵抗Ｒ３１の降下電圧はＮ型トランジスタＱ３２の動作閾値に達することはなく、定電圧制御動作に何らの影響も与えない。
【００１１】
出力電流Ｉｏが過電流保護設定値Ｉｓ０に達すると、検出抵抗Ｒ３１の降下電圧がＮ型トランジスタＱ３２の動作閾値になる。したがって、出力電流Ｉｏが過電流保護設定値Ｉｓ０より大きくなると、Ｎ型トランジスタＱ３２が動作する。電圧制御回路１０の制御動作は、電流制限動作が優先されるから、出力電圧Ｖｏはほぼ垂直に近い形で立ち下がる。この意味で、この保護特性は垂下型過電流保護特性である。出力電圧Ｖｏが下がりきってゼロになる電流Ｉｓ１は、その電流制限動作の利得（制御ゲイン）に応じて、過電流保護設定値Ｉｓ０よりある程度大きい値になる。
【００１２】
このように、常時は出力電圧Ｖｏが設定電圧Ｖｓになるように定電圧制御し、出力電流Ｉｏが所定値（過電流保護設定値Ｉｓ０）より大きくなるときには自動的に電流制限される。
【００１３】
【発明が解決しようとする課題】
過電流保護設定値Ｉｓ０と電流Ｉｓ１との間は過電流領域αとなるから、出力トランジスタＱ２１は、過電流領域αの上限値である電流Ｉｓ１を流し続けるだけの電流能力を持つ必要がある。したがって、過電流領域αはできるだけ小さい値が良く、理想的にはゼロにすることがシリーズレギュレータの設計上望ましい。
【００１４】
しかし、シリーズレギュレータの負荷側にコンデンサＣｏが設けられている場合には、過電流領域αを小さくすると、起動時のコンデンサＣｏへの突入電流により、発振状態を引き起こしてしまうことになる。つまり、起動時にはコンデンサＣｏの充電電圧、即ち出力電圧Ｖｏは零であるから、まず出力トランジスタＱ２１が完全導通し、大きな突入電流が流れる（或いは、流れようとする）。この突入電流を検出して電流制限回路３０が動作して、出力トランジスタＱ２１をオフする。この時点では出力電圧Ｖｏはまだほぼ零であるから、再び出力トランジスタＱ２１が完全導通し、大きな突入電流が流れ、さらに電流制限回路３０が動作する。このようにして、シリーズレギュレータの制御が発振状態に陥り、出力電圧Ｖｏの立ち上げがスムーズに行われない。また、この発振状態が、シリーズレギュレータの各構成要素に振動などの悪影響を与えたり、周囲への雑音発生源になる、等の問題がある。
【００１５】
また、電流制限回路３０を、発振マージンのある低速応答型のものにすることも考えられる。この場合には、発振状態は避けられるものの、起動時の突入電流を抑えることができないから、突入電流によりコンデンサＣｏや出力トランジスタＱ２１の特性劣化を招く、等の問題がある。
【００１６】
そこで、本発明は、過電流垂下特性を急峻にして過電流領域を小さくするとともに、起動時の発振を防止し、かつ起動時の突入電流を所定範囲に制限することができる、電流制限機能付き安定化電源装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
請求項１記載の電流制限機能付き安定化電源装置は、出力電圧Ｖｏに応じた出力帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆとの差に応じた電圧制御信号Ｖｃを出力する電圧制御回路１０と、
この電圧制御信号Ｖｃにより制御され、前記出力電圧Ｖｏを出力する出力回路２０と、
この出力回路２０の出力電流Ｉｏを検出して、この出力電流Ｉｏが所定値を越えたときに、出力電流Ｉｏを所定値に制限させるための電流制限信号を発生する電流制限回路３０Ａと、を有する電流制限機能付き安定化電源装置において、
前記電流制御回路３０Ａは、低速応答型の第１電流制限回路４０と、この第１電流制限回路の利得より低利得で、かつ高速応答型の第２電流制限回路５０とを含んで構成されていることを特徴とする。
【００１８】
請求項２記載の電流制限機能付き安定化電源装置は、請求項１記載の電流制限機能付き安定化電源装置において、前記出力回路２０は電源と出力端子間に配置された出力トランジスタＱ２１を有し、前記電圧制御信号Ｖｃにより前記出力トランジスタを制御して、定電圧の出力電圧Ｖｏを出力することを特徴とする。
【００１９】
請求項３記載の電流制限機能付き安定化電源装置は、請求項２記載の電流制限機能付き安定化電源装置において、前記第１電流制限回路４０及び前記第２電流制限回路５０のそれぞれは、前記出力トランジスタＱ２１と同一タイプ、同一導電型の電流検出トランジスタＱ４１、Ｑ５１を有し、前記電圧制御信号Ｖｃにより前記電流検出トランジスタＱ４１、Ｑ５１を制御して、それぞれ前記出力電流Ｉｏに比例させるようにした検出電流Ｉｏ′を得ることを特徴とする。
【００２０】
請求項４記載の電流制限機能付き安定化電源装置は、請求項３記載の電流制限機能付き安定化電源装置において、前記第１電流制限回路４０は、前記電流検出トランジスタＱ４１の検出電流Ｉｏ′に対して、遅延応答する電流検出信号を発生する電流検出信号形成手段Ｒ４１、Ｒ４２、Ｃ４１と、この電流検出信号が制御信号として印加される電流制限信号発生用トランジスタＱ４２とを含んで、高利得、低速応答の第１電流制限信号を発生し、
前記第２電流制限回路５０は、前記電流検出トランジスタＱ５１の検出電流Ｉｏ′に対して、直ちに応答する電流検出信号を発生する電流検出信号形成手段Ｒ５１と、この電流検出信号が制御信号として印加される電流制限信号発生用トランジスタＱ５１と抵抗Ｒ５２との直列回路を含んで、低利得、高速応答の第２電流制限信号を発生することを特徴とする。
【００２１】
本発明の電流制限機能付き安定化電源装置によれば、通常動作時に負荷電流が増加し所定値に達した場合には、高利得で低速応答型の第１電流制限回路４０が動作するから、急峻な過電流垂下特性を得て、過電流領域αを小さくできる。これにより、出力トランジスタＱ２１の過電流耐量をほぼ電流制限すべき所定値に低減することできる。また、負荷側のコンデンサによる起動時の突入電流が流れた場合には、低利得で高速応答型の第２電流制限回路５０が動作するから、起動時の発振を防止しつつ、突入電流を所定範囲内に制限する。
【００２２】
また、第１及び第２電流制限回路４０、５０では、電圧制御信号Ｖｃにより制御される電流検出トランジスタＱ４１、Ｑ５１により出力電流Ｉｏを検出するから、出力回路２０には電流検出素子（例えば、抵抗）は挿入されない。したがって、２つの電流制限回路を設けても、出力回路の電圧降下や損失は全く増加することはない。
【００２３】
また、高利得、低速応答の第１電流制限信号や低利得、高速応答の第２電流制限信号を発生するのに、抵抗及びコンデンサ、或いは抵抗を用いるだけで良いから、容易に構成することができる。
【００２４】
【発明の実施の形態】
以下、図面を参照して本発明の電流制限機能付き安定化電源装置について説明する。図１は、本発明の実施の形態に係るシリーズレギュレータの構成を示す図であり、図２は、出力電圧Ｖｏ−出力電流Ｉｏの特性図であり、また、図３は、起動時の出力電圧Ｖｏと出力電流Ｉｏの時間変化を概略的に説明する図である。
【００２５】
この図１のシリーズレギュレータは、電圧制御回路１０と、出力回路２０と、電流制限回路３０Ａとから構成され、ＩＣチップに作り込まれる。
【００２６】
電圧制御回路１０は、差動増幅器Ａｍｐ、分圧抵抗器Ｒ１１、Ｒ１２とが設けられる。差動増幅器Ａｍｐの一入力（非反転入力）に出力電圧を設定するための基準電圧Ｖｒｅｆが入力され、他入力（反転入力）に出力電圧を分圧抵抗器Ｒ１１、Ｒ１２によって分圧した出力帰還電圧Ｖｆｂが入力され、その二入力の差が差動増幅器Ａｍｐで増幅される。その増幅出力Ｖｅが、図のように抵抗Ｒ１３と直列接続されたＮ型トランジスタＱ１１のゲートに印加され、反転されて電圧制御信号（以下、制御電圧）Ｖｃとして出力される。また、その増幅出力Ｖｅが、電流制限回路３０Ａからの電流制限信号によって制御される。なお、１１は定電流源である。
【００２７】
出力回路２０は、従来の図５におけるものと同様である。
【００２８】
電流制限回路３０Ａは、第１電流制限信号を発生する第１電流制限回路４０と第２電流制限信号を発生する第２電流制限回路５０とから構成される。
【００２９】
第１電流制限回路４０は、電源電位Ｖｄｄ点とグランド間に直列に、Ｐ型トランジスタの電流検出用トランジスタＱ４１と検出抵抗Ｒ４１とが、この順序で接続される。この検出抵抗Ｒ４１に抵抗Ｒ４２とコンデンサＣ４１の直列回路が並列に接続され、抵抗Ｒ４２とコンデンサＣ４１との接続点から第１電流検出信号が出力される。これら抵抗Ｒ４１、Ｒ４２、コンデンサＣ４１で電流検出信号形成手段が構成される。
【００３０】
検出トランジスタＱ４１は、従来の図５の検出トランジスタＱ３１と同様に構成されている。したがって、出力トランジスタＱ２１に流れる出力電流Ｉｏに比例した検出電流Ｉｏ′が、抵抗Ｒ４１、Ｒ４２、コンデンサＣ４１からなる低域ろ波フィルタに流れる。したがって、第１電流検出信号は検出電流Ｉｏ′の変化に対して遅延される。
【００３１】
そして、電流制限信号発生用Ｎ型トランジスタＱ４２が設けられ、そのゲートとソース間に第１電流検出信号が印加され、このＮ型トランジスタＱ４２の動作状態に応じて、第１電流制限信号が出力される。したがって、第１電流制限回路４０は、高利得でかつ低速応答である。
【００３２】
第２電流制限回路５０は、電源電位Ｖｄｄ点とグランド間に直列に、Ｐ型トランジスタの電流検出用トランジスタＱ５１と、電流検出信号形成手段を構成する検出抵抗Ｒ５１とが、この順序で接続される。
【００３３】
検出トランジスタＱ５１は、検出トランジスタＱ４１と同様に構成されている。したがって、出力トランジスタＱ２１に流れる出力電流Ｉｏに比例した検出電流Ｉｏ′が、抵抗Ｒ５１に流れる。したがって、第２電流検出信号は検出電流Ｉｏ′に対して、遅延することなく直ちに応答する。なお、各検出トランジスタＱ４１、Ｑ５１に流れる検出電流Ｉｏ′は、同じ大きさである必要はない。
【００３４】
そして、電流制限信号発生用Ｎ型トランジスタＱ５２と抵抗Ｒ５２とが直列に設けられ、Ｎ型トランジスタＱ５２のゲートと抵抗Ｒ５２間（即ち、そのゲートとグランド間）に第２電流検出信号が印加される。このＮ型トランジスタＱ５２の動作状態に応じて、第２電流制限信号が出力される。このように、Ｎ型トランジスタＱ５２のゲート・ソース間と抵抗Ｒ５２とに跨って第２電流検出信号が印加されるから、第２電流制限回路５０は、第１電流制限回路４０とは逆に、低利得でかつ高速応答である。
【００３５】
これら第１電流制限信号と第２電流制限信号とが共通に結合されて、電流制限信号となり、差動増幅器Ａｍｐの増幅出力Ｖｅを調整するように構成されている。
【００３６】
この図１のシリーズレギュレータの動作を、その出力電圧Ｖｏ−出力電流Ｉｏ特性を示す図２、及び起動時の出力電圧Ｖｏと出力電流Ｉｏの時間変化を示す図３をも参照して説明する。
【００３７】
出力電流Ｉｏが過電流に至らない通常の状態では、電圧制御回路１０は、図５の従来のものと同様に動作する。したがって、その定電圧制御動作は、出力電流Ｉｏが過電流保護設定値Ｉｓ０に達するまでは、出力電流Ｉｏの大きさには関係なく、常に安定して行われる。
【００３８】
このとき、第１電流制限回路４０の検出トランジスタＱ４１、及び、第２電流制限回路５０の検出トランジスタＱ５１には、検出電流Ｉｏ′が流れているが、それによる検出抵抗Ｒ４１、Ｒ５１の降下電圧はＮ型トランジスタＱ４２、Ｑ５２の動作閾値に達することはなく、定電圧制御動作に何らの影響も与えない。
【００３９】
通常動作時に負荷が増加して、出力電流Ｉｏが過電流保護設定値Ｉｓ０に達すると、第１電流制限回路４０の検出抵抗Ｒ４１の降下電圧がＮ型トランジスタＱ４２の動作閾値になる。この場合に出力電流Ｉｏの増加はそれほど変化が大きくないので、コンデンサＣ４１の充電電圧も検出抵抗Ｒ４１の降下電圧の増加につれて、増加する。したがって、出力電流Ｉｏが過電流保護設定値Ｉｓ０より大きくなると、Ｎ型トランジスタＱ４２が動作して、第１電流制限信号が発生される。
【００４０】
Ｎ型トランジスタＱ４２の動作により、増幅出力Ｖｅが低下する方向に変化し、制御電圧Ｖｃが増加するから、出力トランジスタＱ２１の導通度が制限されるように動作し、出力電圧Ｖｏが低下し、出力電流Ｉｏが制限される。
【００４１】
このとき、第２電流制限回路５０は、第１電流制限回路４０よりも低利得であるので、第１電流制限回路４０の特性によりマスクされて動作せず、第２電流制限信号は発生されない。
【００４２】
このようにして、電圧制御回路１０の制御動作は、高利得の第１電流制限回路４０により電流制限動作が行われ、出力電圧Ｖｏはほぼ垂直に近い形で立ち下がる。このとき、出力電圧Ｖｏが下がりきってゼロになる電流Ｉｓ１は、その電流制限動作の利得（制御ゲイン）が高いから、過電流保護設定値Ｉｓ０より少しだけ大きい値になる。その過電流領域αは小さい値に設定できるから、出力トランジスタＱ２１は、ほぼ過電流保護設定値Ｉｓ０を継続して流せるだけの電流能力をもてばよい。
【００４３】
つぎに、起動時にコンデンサＣｏへの突入電流が出力電流として流れる場合の動作について説明する。
【００４４】
起動時には、コンデンサＣｏの充電電圧は零であるから、出力電圧Ｖｏもほぼ零である。起動して、突入電流が流れると、この突入電流に比例した検出電流Ｉｏ′が、第１電流制限回路４０のトランジスタＱ４１と、第２電流制限回路５０のトランジスタＱ５１にそれぞれ流れる。
【００４５】
第１電流制限回路４０は、高利得ではあるが低速応答タイプであるから、突入電流には応答できない。
【００４６】
第２電流制限回路５０は、低利得ではあるが高速応答タイプであるから、突入電流による出力電流Ｉｏが、過電流保護設定値Ｉｓ０より大きく設定されている電流Ｉｓ２（Ｉｓ０よりβだけ大きい）を越えると、Ｎ型トランジスタＱ５２が動作して、第２電流制限信号が発生される。
【００４７】
Ｎ型トランジスタＱ５２の動作により、増幅出力Ｖｅが低下する方向に変化し、制御電圧Ｖｃが増加するから、出力トランジスタＱ２１の導通度が制限されるように動作し、出力電圧Ｖｏが低下し、出力電流Ｉｏが制限される。
【００４８】
これにより、図３に示されるように、出力電流Ｉｏは、時点ｔ１において電流制限が行われないときにピーク電流Ｉｘ（図中に、破線で示している）が流れるところを、それより低い電流Ｉｓ２に制限される。その後、コンデンサＣｏが充電されるにしたがって、出力電圧Ｖｏが緩やかに設定電圧Ｖｓに向けて上昇し、出力電流Ｉｏは徐々に減少して所要の負荷電流に落ち着く。
【００４９】
この場合、第２電流制限回路５０は、低利得で高速応答タイプに構成されているから、過電流保護設定値Ｉｓ０や電流Ｉｓ１より大きい電流Ｉｓ２で電流制限が行われるとともに、この電流制限による発振状態を避けることができる。
【００５０】
なお、図１の実施の形態において、シリーズレギュレータの通常動作時に負荷側で短絡故障が発生したときには、やはり第２電流制限回路５０により直ちに電流制限動作が行われるとともに、第１電流制限回路４０が少し遅れて電流制限動作を行うから、問題なく保護動作が行われる。
【００５１】
図４は、本発明のその他の実施の形態に係り、電流制限回路３０Ｂの構成を示す図である。なお、電圧制御回路１０、出力回路２０は、図１と同様である。
【００５２】
図４において、電流制限回路３０Ｂは、図１の電流制限回路３０Ａとは、電流検出トランジスタＱ５１を削除し、その代わりにセレクタＳｅｌを設けている点で異なっている。その他の構成は同じである。
【００５３】
このセレクタＳｅｌは、検出抵抗Ｒ４１の降下電圧を、高利得で低速動作タイプの第１電流制限回路側に加えるか、或いは、低利得で高速動作タイプの第２電流制限回路側に加えるかを、選択的に切り換えるものである。
【００５４】
その切換は、起動時には第２電流制限回路側を選択し、通常動作時には第１電流制限回路側を選択するように行われる。その切換信号は起動信号を利用して起動後の一定時間だけ低利得で高速動作タイプの第２電流制限回路側を選択するようにすればよい。
【００５５】
この切換によっても、通常時及び起動時とも、図１の第１実施の形態と同様の効果を得ることができる。
【００５６】
なお、電流制限回路３０Ａ或いは電流制限回路３０Ｂの電流制限信号により、増幅出力Ｖｅを制御するのに代えて、基準電圧Ｖｒｅｆ或いは出力帰還電圧Ｖｆｂのいずれかを調整して、出力電流Ｉｏの制限を行うようにしても良い。
【００５７】
具体的には、別に設けた定電流回路の電流値を電流制限信号により制御し、この電流を分割抵抗Ｒ１１、或いはＲ１２に流すことにより、出力帰還電圧Ｖｆｂを調整する。或いは、電流制限信号に応じて変化されるオフセット電圧を発生し、このオフセット電圧を基準電圧Ｖｒｅｆ或いは出力帰還電圧Ｖｆｂに加減算する。このように、差動増幅器Ａｍｐの入力側で、電流制限信号に応じて基準電圧Ｖｒｅｆ或いは出力帰還電圧Ｖｆｂを制御することによって、電流制限動作を行わせる。
【００５８】
この場合には、電流制限動作中に差動増幅器Ａｍｐが出力限界状態（飽和状態）になることが避けられる。したがって、過電流制限状態からの復帰動作がスムースに行われる。
【００５９】
【発明の効果】
本発明の電流制限機能付き安定化電源装置によれば、通常動作時に負荷電流が増加し所定値に達した場合には、高利得で低速応答型の第１電流制限回路が動作するから、急峻な過電流垂下特性を得て、過電流領域を小さくできる。これにより、出力トランジスタの過電流耐量をほぼ電流制限すべき所定値に低減することできる。また、負荷側のコンデンサによる起動時の突入電流が流れた場合には、低利得で高速応答型の第２電流制限回路が動作するから、起動時の発振を防止しつつ、突入電流を所定範囲内に制限することができる。
【００６０】
また、第１及び第２電流制限回路では、電圧制御信号Ｖｃにより制御される電流検出トランジスタにより出力電流を検出するから、出力回路には電流検出素子（例えば、抵抗）は挿入されない。したがって、２つの電流制限回路を設けても、出力回路の電圧降下や損失は全く増加することはない。
【００６１】
また、高利得、低速応答の第１電流制限信号や低利得、高速応答の第２電流制限信号を発生するのに、抵抗及びコンデンサ、或いは抵抗を用いるだけで良いから、容易に構成することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るシリーズレギュレータの構成を示す図。
【図２】本発明に係る、出力電圧−出力電流の特性図。
【図３】本発明に係る、起動時の出力電圧と出力電流の時間変化を概略的に説明する図。
【図４】本発明の他の実施の形態に係る、電流制限回路の構成を示す図。
【図５】従来の電流制限機能付きシリーズレギュレータの構成を示す図。
【図６】従来のシリーズレギュレータの出力電圧−出力電流の特性図。
【符号の説明】
１０ 電圧制御回路
１１ 定電流源
２０ 出力回路
３０、３０Ａ、３０Ｂ 電流制限回路
４０ 第１電流制限回路
５０ 第２電流制限回路
Ａｍｐ 差動増幅器
Ｑ２１、Ｑ３１、Ｑ４１、Ｑ５１ Ｐ型トランジスタ
Ｑ１１、Ｑ３２、Ｑ４２、Ｑ５２ Ｎ型トランジスタ
Ｒ１１、Ｒ１２。Ｒ１３、Ｒ３１、Ｒ４１、Ｒ４２、Ｒ５１、Ｒ５２ 抵抗
ｓｅｌ セレクタ
Ｐｏ 出力端子
Ｖｏ 出力電圧
Ｉｏ 出力電流
Ｉｏ′検出電流
Ｖｒｅｆ 基準電圧
Ｖｆｂ 出力帰還電圧
Ｖｅ 増幅出力
Ｖｃ 制御電圧
【発明の属する技術分野】
本発明は、負荷への出力電流が変動しても出力電圧を一定に維持するとともに、その出力電流が過大にならないように制限を行う、電流制限機能付き安定化電源装置に関する。
【０００２】
【従来の技術】
このような電流制限機能付きの安定化電源装置は、簡便な電源として用いられることが多いシリーズレギュレータや、電池などの充電に用いられる定電圧充電装置等に広く使用されている。
【０００３】
図５は、従来の電流制限機能が付加されたシリーズレギュレータの構成を示す図である。
【０００４】
この図５のシリーズレギュレータは、電圧制御回路１０と、出力回路２０と、電流制限回路３０とから構成され、ＩＣチップに作り込まれる。
【０００５】
電圧制御回路１０は、差動増幅器Ａｍｐ、分圧抵抗器Ｒ１１、Ｒ１２とが設けられる。差動増幅器Ａｍｐの一入力（反転入力）に出力電圧を設定するための基準電圧Ｖｒｅｆが入力され、他入力（非反転入力）に出力電圧を分圧抵抗器Ｒ１１、Ｒ１２によって分圧した出力帰還電圧Ｖｆｂが入力される。そして、その二入力の差が差動増幅器Ａｍｐで増幅され、制御電圧Ｖｃが電圧制御回路１０から出力される。なお、１１は、差動増幅器Ａｍｐに定電流を供給するための定電流源である。
【０００６】
出力回路２０には、電源電位Ｖｄｄ点と出力端子Ｐｏ間に、Ｐ型ＭＯＳトランジスタ（以下、Ｐ型トランジスタ）で構成される出力トランジスタＱ２１が設けられ、そのゲートに制御電圧Ｖｃが印加される。出力端子Ｐｏには、負荷側に負荷Ｌｏや安定化用のコンデンサＣｏなどが接続される。
【０００７】
電流制限回路３０は、電源電位点とグランド間に直列に、Ｐ型トランジスタの電流検出用トランジスタＱ３１と検出抵抗Ｒ３１とが、この順序で接続される。また、検出抵抗Ｒ３１の降下電圧がゲートに印加される、Ｎ型ＭＯＳトランジスタ（以下、Ｎ型トランジスタ）Ｑ３２が設けられ、このＮ型トランジスタＱ３２の動作状態に応じて、電圧制御回路１０の定電圧制御動作が規制される。
【０００８】
検出トランジスタＱ３１は、出力トランジスタＱ２１と同一ＩＣチップ中にそのサイズが所定比で小さくなるように作り込まれている。そして、Ｎ型トランジスタＱ３１のゲートに出力トランジスタＱ２１へのゲート電圧と同じ制御電圧Ｖｃが印加される。これにより、Ｎ型トランジスタＱ３１には出力トランジスタＱ２１に流れる出力電流Ｉｏにほぼ比例（例えば、１／１００）した検出電流Ｉｏ′が流れる。この検出電流Ｉｏ′による検出抵抗Ｒ３１の降下電圧によってＮ型トランジスタＱ３２の動作状態が定まる。Ｎ型トランジスタＱ３２の動作閾値は、出力電流（即ち、負荷電流）Ｉｏが過電流保護設定値Ｉｓ０に至ったときに相当するように、各条件（出力電流Ｉｏと検出電流Ｉｏ′との比、検出抵抗Ｒ３１の抵抗値、Ｎ型トランジスタＱ３２の特性など）が設定されている。
【０００９】
この従来のシリーズレギュレータの動作を、その出力電圧Ｖｏ−出力電流Ｉｏ特性を示す図６をも参照して説明する。出力電流Ｉｏが過電流に至らない通常の状態では、電圧制御回路１０は、出力帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆに等しくなるように動作して、そのための制御電圧Ｖｃを出力する。出力回路２０の出力トランジスタＱ２１のゲートにその制御電圧Ｖｃが印加されて、出力電圧Ｖｏは所定の設定電圧Ｖｓに制御される。この定電圧制御動作は、出力電流Ｉｏが過電流保護設定値Ｉｓ０に達するまでは、出力電流Ｉｏの大きさには関係なく、常に安定して行われる。
【００１０】
このとき、検出トランジスタＱ３１には、検出電流Ｉｏ′が流れているが、それによる検出抵抗Ｒ３１の降下電圧はＮ型トランジスタＱ３２の動作閾値に達することはなく、定電圧制御動作に何らの影響も与えない。
【００１１】
出力電流Ｉｏが過電流保護設定値Ｉｓ０に達すると、検出抵抗Ｒ３１の降下電圧がＮ型トランジスタＱ３２の動作閾値になる。したがって、出力電流Ｉｏが過電流保護設定値Ｉｓ０より大きくなると、Ｎ型トランジスタＱ３２が動作する。電圧制御回路１０の制御動作は、電流制限動作が優先されるから、出力電圧Ｖｏはほぼ垂直に近い形で立ち下がる。この意味で、この保護特性は垂下型過電流保護特性である。出力電圧Ｖｏが下がりきってゼロになる電流Ｉｓ１は、その電流制限動作の利得（制御ゲイン）に応じて、過電流保護設定値Ｉｓ０よりある程度大きい値になる。
【００１２】
このように、常時は出力電圧Ｖｏが設定電圧Ｖｓになるように定電圧制御し、出力電流Ｉｏが所定値（過電流保護設定値Ｉｓ０）より大きくなるときには自動的に電流制限される。
【００１３】
【発明が解決しようとする課題】
過電流保護設定値Ｉｓ０と電流Ｉｓ１との間は過電流領域αとなるから、出力トランジスタＱ２１は、過電流領域αの上限値である電流Ｉｓ１を流し続けるだけの電流能力を持つ必要がある。したがって、過電流領域αはできるだけ小さい値が良く、理想的にはゼロにすることがシリーズレギュレータの設計上望ましい。
【００１４】
しかし、シリーズレギュレータの負荷側にコンデンサＣｏが設けられている場合には、過電流領域αを小さくすると、起動時のコンデンサＣｏへの突入電流により、発振状態を引き起こしてしまうことになる。つまり、起動時にはコンデンサＣｏの充電電圧、即ち出力電圧Ｖｏは零であるから、まず出力トランジスタＱ２１が完全導通し、大きな突入電流が流れる（或いは、流れようとする）。この突入電流を検出して電流制限回路３０が動作して、出力トランジスタＱ２１をオフする。この時点では出力電圧Ｖｏはまだほぼ零であるから、再び出力トランジスタＱ２１が完全導通し、大きな突入電流が流れ、さらに電流制限回路３０が動作する。このようにして、シリーズレギュレータの制御が発振状態に陥り、出力電圧Ｖｏの立ち上げがスムーズに行われない。また、この発振状態が、シリーズレギュレータの各構成要素に振動などの悪影響を与えたり、周囲への雑音発生源になる、等の問題がある。
【００１５】
また、電流制限回路３０を、発振マージンのある低速応答型のものにすることも考えられる。この場合には、発振状態は避けられるものの、起動時の突入電流を抑えることができないから、突入電流によりコンデンサＣｏや出力トランジスタＱ２１の特性劣化を招く、等の問題がある。
【００１６】
そこで、本発明は、過電流垂下特性を急峻にして過電流領域を小さくするとともに、起動時の発振を防止し、かつ起動時の突入電流を所定範囲に制限することができる、電流制限機能付き安定化電源装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
請求項１記載の電流制限機能付き安定化電源装置は、出力電圧Ｖｏに応じた出力帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆとの差に応じた電圧制御信号Ｖｃを出力する電圧制御回路１０と、
この電圧制御信号Ｖｃにより制御され、前記出力電圧Ｖｏを出力する出力回路２０と、
この出力回路２０の出力電流Ｉｏを検出して、この出力電流Ｉｏが所定値を越えたときに、出力電流Ｉｏを所定値に制限させるための電流制限信号を発生する電流制限回路３０Ａと、を有する電流制限機能付き安定化電源装置において、
前記電流制御回路３０Ａは、低速応答型の第１電流制限回路４０と、この第１電流制限回路の利得より低利得で、かつ高速応答型の第２電流制限回路５０とを含んで構成されていることを特徴とする。
【００１８】
請求項２記載の電流制限機能付き安定化電源装置は、請求項１記載の電流制限機能付き安定化電源装置において、前記出力回路２０は電源と出力端子間に配置された出力トランジスタＱ２１を有し、前記電圧制御信号Ｖｃにより前記出力トランジスタを制御して、定電圧の出力電圧Ｖｏを出力することを特徴とする。
【００１９】
請求項３記載の電流制限機能付き安定化電源装置は、請求項２記載の電流制限機能付き安定化電源装置において、前記第１電流制限回路４０及び前記第２電流制限回路５０のそれぞれは、前記出力トランジスタＱ２１と同一タイプ、同一導電型の電流検出トランジスタＱ４１、Ｑ５１を有し、前記電圧制御信号Ｖｃにより前記電流検出トランジスタＱ４１、Ｑ５１を制御して、それぞれ前記出力電流Ｉｏに比例させるようにした検出電流Ｉｏ′を得ることを特徴とする。
【００２０】
請求項４記載の電流制限機能付き安定化電源装置は、請求項３記載の電流制限機能付き安定化電源装置において、前記第１電流制限回路４０は、前記電流検出トランジスタＱ４１の検出電流Ｉｏ′に対して、遅延応答する電流検出信号を発生する電流検出信号形成手段Ｒ４１、Ｒ４２、Ｃ４１と、この電流検出信号が制御信号として印加される電流制限信号発生用トランジスタＱ４２とを含んで、高利得、低速応答の第１電流制限信号を発生し、
前記第２電流制限回路５０は、前記電流検出トランジスタＱ５１の検出電流Ｉｏ′に対して、直ちに応答する電流検出信号を発生する電流検出信号形成手段Ｒ５１と、この電流検出信号が制御信号として印加される電流制限信号発生用トランジスタＱ５１と抵抗Ｒ５２との直列回路を含んで、低利得、高速応答の第２電流制限信号を発生することを特徴とする。
【００２１】
本発明の電流制限機能付き安定化電源装置によれば、通常動作時に負荷電流が増加し所定値に達した場合には、高利得で低速応答型の第１電流制限回路４０が動作するから、急峻な過電流垂下特性を得て、過電流領域αを小さくできる。これにより、出力トランジスタＱ２１の過電流耐量をほぼ電流制限すべき所定値に低減することできる。また、負荷側のコンデンサによる起動時の突入電流が流れた場合には、低利得で高速応答型の第２電流制限回路５０が動作するから、起動時の発振を防止しつつ、突入電流を所定範囲内に制限する。
【００２２】
また、第１及び第２電流制限回路４０、５０では、電圧制御信号Ｖｃにより制御される電流検出トランジスタＱ４１、Ｑ５１により出力電流Ｉｏを検出するから、出力回路２０には電流検出素子（例えば、抵抗）は挿入されない。したがって、２つの電流制限回路を設けても、出力回路の電圧降下や損失は全く増加することはない。
【００２３】
また、高利得、低速応答の第１電流制限信号や低利得、高速応答の第２電流制限信号を発生するのに、抵抗及びコンデンサ、或いは抵抗を用いるだけで良いから、容易に構成することができる。
【００２４】
【発明の実施の形態】
以下、図面を参照して本発明の電流制限機能付き安定化電源装置について説明する。図１は、本発明の実施の形態に係るシリーズレギュレータの構成を示す図であり、図２は、出力電圧Ｖｏ−出力電流Ｉｏの特性図であり、また、図３は、起動時の出力電圧Ｖｏと出力電流Ｉｏの時間変化を概略的に説明する図である。
【００２５】
この図１のシリーズレギュレータは、電圧制御回路１０と、出力回路２０と、電流制限回路３０Ａとから構成され、ＩＣチップに作り込まれる。
【００２６】
電圧制御回路１０は、差動増幅器Ａｍｐ、分圧抵抗器Ｒ１１、Ｒ１２とが設けられる。差動増幅器Ａｍｐの一入力（非反転入力）に出力電圧を設定するための基準電圧Ｖｒｅｆが入力され、他入力（反転入力）に出力電圧を分圧抵抗器Ｒ１１、Ｒ１２によって分圧した出力帰還電圧Ｖｆｂが入力され、その二入力の差が差動増幅器Ａｍｐで増幅される。その増幅出力Ｖｅが、図のように抵抗Ｒ１３と直列接続されたＮ型トランジスタＱ１１のゲートに印加され、反転されて電圧制御信号（以下、制御電圧）Ｖｃとして出力される。また、その増幅出力Ｖｅが、電流制限回路３０Ａからの電流制限信号によって制御される。なお、１１は定電流源である。
【００２７】
出力回路２０は、従来の図５におけるものと同様である。
【００２８】
電流制限回路３０Ａは、第１電流制限信号を発生する第１電流制限回路４０と第２電流制限信号を発生する第２電流制限回路５０とから構成される。
【００２９】
第１電流制限回路４０は、電源電位Ｖｄｄ点とグランド間に直列に、Ｐ型トランジスタの電流検出用トランジスタＱ４１と検出抵抗Ｒ４１とが、この順序で接続される。この検出抵抗Ｒ４１に抵抗Ｒ４２とコンデンサＣ４１の直列回路が並列に接続され、抵抗Ｒ４２とコンデンサＣ４１との接続点から第１電流検出信号が出力される。これら抵抗Ｒ４１、Ｒ４２、コンデンサＣ４１で電流検出信号形成手段が構成される。
【００３０】
検出トランジスタＱ４１は、従来の図５の検出トランジスタＱ３１と同様に構成されている。したがって、出力トランジスタＱ２１に流れる出力電流Ｉｏに比例した検出電流Ｉｏ′が、抵抗Ｒ４１、Ｒ４２、コンデンサＣ４１からなる低域ろ波フィルタに流れる。したがって、第１電流検出信号は検出電流Ｉｏ′の変化に対して遅延される。
【００３１】
そして、電流制限信号発生用Ｎ型トランジスタＱ４２が設けられ、そのゲートとソース間に第１電流検出信号が印加され、このＮ型トランジスタＱ４２の動作状態に応じて、第１電流制限信号が出力される。したがって、第１電流制限回路４０は、高利得でかつ低速応答である。
【００３２】
第２電流制限回路５０は、電源電位Ｖｄｄ点とグランド間に直列に、Ｐ型トランジスタの電流検出用トランジスタＱ５１と、電流検出信号形成手段を構成する検出抵抗Ｒ５１とが、この順序で接続される。
【００３３】
検出トランジスタＱ５１は、検出トランジスタＱ４１と同様に構成されている。したがって、出力トランジスタＱ２１に流れる出力電流Ｉｏに比例した検出電流Ｉｏ′が、抵抗Ｒ５１に流れる。したがって、第２電流検出信号は検出電流Ｉｏ′に対して、遅延することなく直ちに応答する。なお、各検出トランジスタＱ４１、Ｑ５１に流れる検出電流Ｉｏ′は、同じ大きさである必要はない。
【００３４】
そして、電流制限信号発生用Ｎ型トランジスタＱ５２と抵抗Ｒ５２とが直列に設けられ、Ｎ型トランジスタＱ５２のゲートと抵抗Ｒ５２間（即ち、そのゲートとグランド間）に第２電流検出信号が印加される。このＮ型トランジスタＱ５２の動作状態に応じて、第２電流制限信号が出力される。このように、Ｎ型トランジスタＱ５２のゲート・ソース間と抵抗Ｒ５２とに跨って第２電流検出信号が印加されるから、第２電流制限回路５０は、第１電流制限回路４０とは逆に、低利得でかつ高速応答である。
【００３５】
これら第１電流制限信号と第２電流制限信号とが共通に結合されて、電流制限信号となり、差動増幅器Ａｍｐの増幅出力Ｖｅを調整するように構成されている。
【００３６】
この図１のシリーズレギュレータの動作を、その出力電圧Ｖｏ−出力電流Ｉｏ特性を示す図２、及び起動時の出力電圧Ｖｏと出力電流Ｉｏの時間変化を示す図３をも参照して説明する。
【００３７】
出力電流Ｉｏが過電流に至らない通常の状態では、電圧制御回路１０は、図５の従来のものと同様に動作する。したがって、その定電圧制御動作は、出力電流Ｉｏが過電流保護設定値Ｉｓ０に達するまでは、出力電流Ｉｏの大きさには関係なく、常に安定して行われる。
【００３８】
このとき、第１電流制限回路４０の検出トランジスタＱ４１、及び、第２電流制限回路５０の検出トランジスタＱ５１には、検出電流Ｉｏ′が流れているが、それによる検出抵抗Ｒ４１、Ｒ５１の降下電圧はＮ型トランジスタＱ４２、Ｑ５２の動作閾値に達することはなく、定電圧制御動作に何らの影響も与えない。
【００３９】
通常動作時に負荷が増加して、出力電流Ｉｏが過電流保護設定値Ｉｓ０に達すると、第１電流制限回路４０の検出抵抗Ｒ４１の降下電圧がＮ型トランジスタＱ４２の動作閾値になる。この場合に出力電流Ｉｏの増加はそれほど変化が大きくないので、コンデンサＣ４１の充電電圧も検出抵抗Ｒ４１の降下電圧の増加につれて、増加する。したがって、出力電流Ｉｏが過電流保護設定値Ｉｓ０より大きくなると、Ｎ型トランジスタＱ４２が動作して、第１電流制限信号が発生される。
【００４０】
Ｎ型トランジスタＱ４２の動作により、増幅出力Ｖｅが低下する方向に変化し、制御電圧Ｖｃが増加するから、出力トランジスタＱ２１の導通度が制限されるように動作し、出力電圧Ｖｏが低下し、出力電流Ｉｏが制限される。
【００４１】
このとき、第２電流制限回路５０は、第１電流制限回路４０よりも低利得であるので、第１電流制限回路４０の特性によりマスクされて動作せず、第２電流制限信号は発生されない。
【００４２】
このようにして、電圧制御回路１０の制御動作は、高利得の第１電流制限回路４０により電流制限動作が行われ、出力電圧Ｖｏはほぼ垂直に近い形で立ち下がる。このとき、出力電圧Ｖｏが下がりきってゼロになる電流Ｉｓ１は、その電流制限動作の利得（制御ゲイン）が高いから、過電流保護設定値Ｉｓ０より少しだけ大きい値になる。その過電流領域αは小さい値に設定できるから、出力トランジスタＱ２１は、ほぼ過電流保護設定値Ｉｓ０を継続して流せるだけの電流能力をもてばよい。
【００４３】
つぎに、起動時にコンデンサＣｏへの突入電流が出力電流として流れる場合の動作について説明する。
【００４４】
起動時には、コンデンサＣｏの充電電圧は零であるから、出力電圧Ｖｏもほぼ零である。起動して、突入電流が流れると、この突入電流に比例した検出電流Ｉｏ′が、第１電流制限回路４０のトランジスタＱ４１と、第２電流制限回路５０のトランジスタＱ５１にそれぞれ流れる。
【００４５】
第１電流制限回路４０は、高利得ではあるが低速応答タイプであるから、突入電流には応答できない。
【００４６】
第２電流制限回路５０は、低利得ではあるが高速応答タイプであるから、突入電流による出力電流Ｉｏが、過電流保護設定値Ｉｓ０より大きく設定されている電流Ｉｓ２（Ｉｓ０よりβだけ大きい）を越えると、Ｎ型トランジスタＱ５２が動作して、第２電流制限信号が発生される。
【００４７】
Ｎ型トランジスタＱ５２の動作により、増幅出力Ｖｅが低下する方向に変化し、制御電圧Ｖｃが増加するから、出力トランジスタＱ２１の導通度が制限されるように動作し、出力電圧Ｖｏが低下し、出力電流Ｉｏが制限される。
【００４８】
これにより、図３に示されるように、出力電流Ｉｏは、時点ｔ１において電流制限が行われないときにピーク電流Ｉｘ（図中に、破線で示している）が流れるところを、それより低い電流Ｉｓ２に制限される。その後、コンデンサＣｏが充電されるにしたがって、出力電圧Ｖｏが緩やかに設定電圧Ｖｓに向けて上昇し、出力電流Ｉｏは徐々に減少して所要の負荷電流に落ち着く。
【００４９】
この場合、第２電流制限回路５０は、低利得で高速応答タイプに構成されているから、過電流保護設定値Ｉｓ０や電流Ｉｓ１より大きい電流Ｉｓ２で電流制限が行われるとともに、この電流制限による発振状態を避けることができる。
【００５０】
なお、図１の実施の形態において、シリーズレギュレータの通常動作時に負荷側で短絡故障が発生したときには、やはり第２電流制限回路５０により直ちに電流制限動作が行われるとともに、第１電流制限回路４０が少し遅れて電流制限動作を行うから、問題なく保護動作が行われる。
【００５１】
図４は、本発明のその他の実施の形態に係り、電流制限回路３０Ｂの構成を示す図である。なお、電圧制御回路１０、出力回路２０は、図１と同様である。
【００５２】
図４において、電流制限回路３０Ｂは、図１の電流制限回路３０Ａとは、電流検出トランジスタＱ５１を削除し、その代わりにセレクタＳｅｌを設けている点で異なっている。その他の構成は同じである。
【００５３】
このセレクタＳｅｌは、検出抵抗Ｒ４１の降下電圧を、高利得で低速動作タイプの第１電流制限回路側に加えるか、或いは、低利得で高速動作タイプの第２電流制限回路側に加えるかを、選択的に切り換えるものである。
【００５４】
その切換は、起動時には第２電流制限回路側を選択し、通常動作時には第１電流制限回路側を選択するように行われる。その切換信号は起動信号を利用して起動後の一定時間だけ低利得で高速動作タイプの第２電流制限回路側を選択するようにすればよい。
【００５５】
この切換によっても、通常時及び起動時とも、図１の第１実施の形態と同様の効果を得ることができる。
【００５６】
なお、電流制限回路３０Ａ或いは電流制限回路３０Ｂの電流制限信号により、増幅出力Ｖｅを制御するのに代えて、基準電圧Ｖｒｅｆ或いは出力帰還電圧Ｖｆｂのいずれかを調整して、出力電流Ｉｏの制限を行うようにしても良い。
【００５７】
具体的には、別に設けた定電流回路の電流値を電流制限信号により制御し、この電流を分割抵抗Ｒ１１、或いはＲ１２に流すことにより、出力帰還電圧Ｖｆｂを調整する。或いは、電流制限信号に応じて変化されるオフセット電圧を発生し、このオフセット電圧を基準電圧Ｖｒｅｆ或いは出力帰還電圧Ｖｆｂに加減算する。このように、差動増幅器Ａｍｐの入力側で、電流制限信号に応じて基準電圧Ｖｒｅｆ或いは出力帰還電圧Ｖｆｂを制御することによって、電流制限動作を行わせる。
【００５８】
この場合には、電流制限動作中に差動増幅器Ａｍｐが出力限界状態（飽和状態）になることが避けられる。したがって、過電流制限状態からの復帰動作がスムースに行われる。
【００５９】
【発明の効果】
本発明の電流制限機能付き安定化電源装置によれば、通常動作時に負荷電流が増加し所定値に達した場合には、高利得で低速応答型の第１電流制限回路が動作するから、急峻な過電流垂下特性を得て、過電流領域を小さくできる。これにより、出力トランジスタの過電流耐量をほぼ電流制限すべき所定値に低減することできる。また、負荷側のコンデンサによる起動時の突入電流が流れた場合には、低利得で高速応答型の第２電流制限回路が動作するから、起動時の発振を防止しつつ、突入電流を所定範囲内に制限することができる。
【００６０】
また、第１及び第２電流制限回路では、電圧制御信号Ｖｃにより制御される電流検出トランジスタにより出力電流を検出するから、出力回路には電流検出素子（例えば、抵抗）は挿入されない。したがって、２つの電流制限回路を設けても、出力回路の電圧降下や損失は全く増加することはない。
【００６１】
また、高利得、低速応答の第１電流制限信号や低利得、高速応答の第２電流制限信号を発生するのに、抵抗及びコンデンサ、或いは抵抗を用いるだけで良いから、容易に構成することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るシリーズレギュレータの構成を示す図。
【図２】本発明に係る、出力電圧−出力電流の特性図。
【図３】本発明に係る、起動時の出力電圧と出力電流の時間変化を概略的に説明する図。
【図４】本発明の他の実施の形態に係る、電流制限回路の構成を示す図。
【図５】従来の電流制限機能付きシリーズレギュレータの構成を示す図。
【図６】従来のシリーズレギュレータの出力電圧−出力電流の特性図。
【符号の説明】
１０ 電圧制御回路
１１ 定電流源
２０ 出力回路
３０、３０Ａ、３０Ｂ 電流制限回路
４０ 第１電流制限回路
５０ 第２電流制限回路
Ａｍｐ 差動増幅器
Ｑ２１、Ｑ３１、Ｑ４１、Ｑ５１ Ｐ型トランジスタ
Ｑ１１、Ｑ３２、Ｑ４２、Ｑ５２ Ｎ型トランジスタ
Ｒ１１、Ｒ１２。Ｒ１３、Ｒ３１、Ｒ４１、Ｒ４２、Ｒ５１、Ｒ５２ 抵抗
ｓｅｌ セレクタ
Ｐｏ 出力端子
Ｖｏ 出力電圧
Ｉｏ 出力電流
Ｉｏ′検出電流
Ｖｒｅｆ 基準電圧
Ｖｆｂ 出力帰還電圧
Ｖｅ 増幅出力
Ｖｃ 制御電圧
Claims (4)
- 出力電圧に応じた出力帰還電圧と基準電圧との差に応じた電圧制御信号を出力する電圧制御回路と、
この電圧制御信号により制御され、前記出力電圧を出力する出力回路と、
この出力回路の出力電流を検出して、この出力電流が所定値を越えたときに、出力電流を所定値に制限させるための電流制限信号を発生する電流制限回路と、を有する電流制限機能付き安定化電源装置において、
前記電流制御回路は、低速応答型の第１電流制限回路と、この第１電流制限回路の利得より低利得で、かつ高速応答型の第２電流制限回路とを含んで構成されていることを特徴とする、電流制限機能付き安定化電源装置。 - 前記出力回路は、電源と出力端子間に配置された出力トランジスタを有し、前記電圧制御信号により前記出力トランジスタの制御をおこなって、定電圧の出力電圧を出力することを特徴とする、請求項１記載の電流制限機能付き安定化電源装置。
- 前記第１電流制限回路及び前記第２電流制限回路のそれぞれは、前記出力トランジスタと同一タイプ、同一導電型の電流検出トランジスタを有し、前記電圧制御信号により前記電流検出トランジスタを制御して、それぞれ前記出力電流に比例させるようにした検出電流を得ることを特徴とする、請求項２記載の電流制限機能付き安定化電源装置。
- 前記第１電流制限回路は、前記電流検出トランジスタの検出電流に対して、遅延応答する電流検出信号を発生する電流検出信号形成手段と、この電流検出信号が制御信号として印加される電流制限信号発生用トランジスタとを含んで、高利得、低速応答の第１電流制限信号を発生し、
前記第２電流制限回路は、前記電流検出トランジスタの検出電流に対して、直ちに応答する電流検出信号を発生する電流検出信号形成手段と、この電流検出信号が制御信号として印加される電流制限信号発生用トランジスタと抵抗との直列回路を含んで、低利得、高速応答の第２電流制限信号を発生することを特徴とする、請求項３記載の電流制限機能付き安定化電源装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002198280A JP3983612B2 (ja) | 2002-07-08 | 2002-07-08 | 電流制限機能付き安定化電源装置 |
| US10/613,858 US6897638B2 (en) | 2002-07-08 | 2003-07-02 | Stabilized power supply unit having a current limiting function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002198280A JP3983612B2 (ja) | 2002-07-08 | 2002-07-08 | 電流制限機能付き安定化電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004038831A true JP2004038831A (ja) | 2004-02-05 |
| JP3983612B2 JP3983612B2 (ja) | 2007-09-26 |
Family
ID=29997102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002198280A Expired - Fee Related JP3983612B2 (ja) | 2002-07-08 | 2002-07-08 | 電流制限機能付き安定化電源装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6897638B2 (ja) |
| JP (1) | JP3983612B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006053898A (ja) * | 2004-07-15 | 2006-02-23 | Rohm Co Ltd | 過電流保護回路およびそれを利用した電圧生成回路ならびに電子機器 |
| JP2007094970A (ja) * | 2005-09-30 | 2007-04-12 | Toko Inc | 電圧供給回路 |
| JP2007128457A (ja) * | 2005-11-07 | 2007-05-24 | Freescale Semiconductor Inc | リップルフィルタ回路 |
| JP2009193190A (ja) * | 2008-02-13 | 2009-08-27 | Fujitsu Microelectronics Ltd | 電源回路及びその過電流保護回路、並びに電子機器 |
| JP2010009108A (ja) * | 2008-06-24 | 2010-01-14 | Denso Corp | 電源回路 |
| KR100967029B1 (ko) | 2008-06-03 | 2010-06-30 | 삼성전기주식회사 | 소프트 스타트를 갖는 레귤레이터 |
| JP2017167753A (ja) * | 2016-03-15 | 2017-09-21 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
| JP2019180044A (ja) * | 2018-03-30 | 2019-10-17 | ローム株式会社 | オーディオアンプ、それを用いたオーディオ出力装置および電子機器、ならびにオーディオアンプの保護方法 |
| JP2020086827A (ja) * | 2018-11-22 | 2020-06-04 | 凸版印刷株式会社 | 電流制限機能付き安定化電源装置 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWM246806U (en) * | 2003-08-01 | 2004-10-11 | Via Networking Technologies In | Voltage regulator outside an IC chip |
| US6879142B2 (en) * | 2003-08-20 | 2005-04-12 | Broadcom Corporation | Power management unit for use in portable applications |
| JP4421909B2 (ja) * | 2004-01-28 | 2010-02-24 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| US20050179422A1 (en) * | 2004-02-13 | 2005-08-18 | Worldwide International Patent & Trademark Office | Driving voltage detecting device |
| US8212775B2 (en) * | 2005-02-22 | 2012-07-03 | Pixart Imaging Incorporation | Computer input apparatus having a calibration circuit for regulating current to the light source |
| JP4616067B2 (ja) * | 2005-04-28 | 2011-01-19 | 株式会社リコー | 定電圧電源回路 |
| KR100709856B1 (ko) | 2005-07-08 | 2007-04-23 | 주식회사 케이이씨 | 저전압 강하 레귤레이터의 전류 제한 회로 |
| JP4927356B2 (ja) * | 2005-07-11 | 2012-05-09 | エルピーダメモリ株式会社 | 半導体装置 |
| US7248531B2 (en) * | 2005-08-03 | 2007-07-24 | Mosaid Technologies Incorporated | Voltage down converter for high speed memory |
| US7602162B2 (en) * | 2005-11-29 | 2009-10-13 | Stmicroelectronics Pvt. Ltd. | Voltage regulator with over-current protection |
| JP2008026947A (ja) * | 2006-07-18 | 2008-02-07 | Seiko Instruments Inc | ボルテージレギュレータ |
| JP4865504B2 (ja) * | 2006-10-30 | 2012-02-01 | 株式会社リコー | 電流検出回路及び電流検出回路を備えたボルテージレギュレータ |
| TW201236333A (en) * | 2011-02-18 | 2012-09-01 | Hon Hai Prec Ind Co Ltd | Synchronous buck regulator |
| JP5806853B2 (ja) * | 2011-05-12 | 2015-11-10 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| US9098101B2 (en) | 2012-10-16 | 2015-08-04 | Sandisk Technologies Inc. | Supply noise current control circuit in bypass mode |
| CN104142701B (zh) | 2013-05-06 | 2016-08-24 | 意法半导体研发(深圳)有限公司 | 限流电路 |
| WO2015070924A1 (en) | 2013-11-15 | 2015-05-21 | Advantest Corporation | Tester |
| WO2015070923A1 (en) | 2013-11-15 | 2015-05-21 | Advantest Corporation | Tester |
| WO2015081980A1 (en) | 2013-12-02 | 2015-06-11 | Advantest Corporation | Instruction provider and method for providing a sequence of instructions, test processor and method for providing a device under test |
| WO2015090425A1 (en) * | 2013-12-19 | 2015-06-25 | Advantest Corporation | A power supply device, a test equipment comprising a power supply device and a method for operating a power supply device |
| WO2015090478A1 (en) | 2013-12-20 | 2015-06-25 | Advantest Corporation | Multi-port measurement technique for determining s-parameters |
| WO2015113607A1 (en) | 2014-01-30 | 2015-08-06 | Advantest Corporation | Test apparatus and method for testing a device under test |
| WO2016066191A1 (en) | 2014-10-29 | 2016-05-06 | Advantest Corporation | Scheduler |
| WO2016082899A1 (en) | 2014-11-28 | 2016-06-02 | Advantest Corporation | Removal of sampling clock jitter induced in an output signal of an analog-to-digital converter |
| WO2016102020A1 (en) | 2014-12-23 | 2016-06-30 | Advantest Corporation | Test equipment, method for operating a test equipment and computer program |
| CN104635828B (zh) * | 2014-12-24 | 2016-08-17 | 北京工业大学 | 充电式便携数控实验电源 |
| WO2016155830A1 (en) | 2015-04-01 | 2016-10-06 | Advantest Corporation | Method for operating a test apparatus and a test apparatus |
| WO2016173619A1 (en) | 2015-04-27 | 2016-11-03 | Advantest Corporation | Switch circuit, method for operating a switch circuit and an automated test equipment |
| WO2016188572A1 (en) | 2015-05-27 | 2016-12-01 | Advantest Corporation | Automated test equipment for combined signals |
| WO2016198100A1 (en) | 2015-06-10 | 2016-12-15 | Advantest Corporation | High frequency integrated circuit and emitting device for irradiating the integrated circuit |
| DE102015216928B4 (de) | 2015-09-03 | 2021-11-04 | Dialog Semiconductor (Uk) Limited | Regler mit Überspannungsklemme und entsprechende Verfahren |
| JP6354720B2 (ja) | 2015-09-25 | 2018-07-11 | 株式会社デンソー | 保護回路付きのレギュレータ回路 |
| DE102021106815B4 (de) * | 2021-01-06 | 2023-06-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stromversorgungsgenerator und betriebsverfahren dafür |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3341345A1 (de) * | 1983-11-15 | 1985-05-23 | SGS-ATES Deutschland Halbleiter-Bauelemente GmbH, 8018 Grafing | Laengsspannungsregler |
| US4814687A (en) * | 1988-01-21 | 1989-03-21 | Honeywell, Inc. | Following voltage/current regulator |
| DE69428884T2 (de) * | 1994-03-22 | 2002-06-20 | St Microelectronics Srl | Überlastschutzschaltkreis für MOS-Leistungstreiber |
| US6246555B1 (en) * | 2000-09-06 | 2001-06-12 | Prominenet Communications Inc. | Transient current and voltage protection of a voltage regulator |
| US6806692B2 (en) * | 2002-11-22 | 2004-10-19 | Giga Semiconductor, Inc. | Voltage down converter |
-
2002
- 2002-07-08 JP JP2002198280A patent/JP3983612B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-02 US US10/613,858 patent/US6897638B2/en not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006053898A (ja) * | 2004-07-15 | 2006-02-23 | Rohm Co Ltd | 過電流保護回路およびそれを利用した電圧生成回路ならびに電子機器 |
| JP2007094970A (ja) * | 2005-09-30 | 2007-04-12 | Toko Inc | 電圧供給回路 |
| JP2007128457A (ja) * | 2005-11-07 | 2007-05-24 | Freescale Semiconductor Inc | リップルフィルタ回路 |
| JP2009193190A (ja) * | 2008-02-13 | 2009-08-27 | Fujitsu Microelectronics Ltd | 電源回路及びその過電流保護回路、並びに電子機器 |
| US8233257B2 (en) | 2008-02-13 | 2012-07-31 | Fujitsu Semiconductor Limited | Power supply circuit, overcurrent protection circuit for the same, and electronic device |
| KR100967029B1 (ko) | 2008-06-03 | 2010-06-30 | 삼성전기주식회사 | 소프트 스타트를 갖는 레귤레이터 |
| JP2010009108A (ja) * | 2008-06-24 | 2010-01-14 | Denso Corp | 電源回路 |
| JP2017167753A (ja) * | 2016-03-15 | 2017-09-21 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
| JP2019180044A (ja) * | 2018-03-30 | 2019-10-17 | ローム株式会社 | オーディオアンプ、それを用いたオーディオ出力装置および電子機器、ならびにオーディオアンプの保護方法 |
| JP7100477B2 (ja) | 2018-03-30 | 2022-07-13 | ローム株式会社 | オーディオアンプ、それを用いたオーディオ出力装置および電子機器 |
| JP2020086827A (ja) * | 2018-11-22 | 2020-06-04 | 凸版印刷株式会社 | 電流制限機能付き安定化電源装置 |
| JP7193777B2 (ja) | 2018-11-22 | 2022-12-21 | 凸版印刷株式会社 | 電流制限機能付き安定化電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6897638B2 (en) | 2005-05-24 |
| US20040004466A1 (en) | 2004-01-08 |
| JP3983612B2 (ja) | 2007-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3983612B2 (ja) | 電流制限機能付き安定化電源装置 | |
| US20230130733A1 (en) | Low dropout linear regulator and control circuit thereof | |
| JP5421133B2 (ja) | ボルテージレギュレータ | |
| US7218496B2 (en) | Overcurrent protection circuit | |
| US7233462B2 (en) | Voltage regulator having overcurrent protection circuit | |
| JP3710468B1 (ja) | 電源装置、及び携帯機器 | |
| US20070194768A1 (en) | Voltage regulator with over-current protection | |
| US7495504B2 (en) | Reference voltage generation circuit | |
| JP4010893B2 (ja) | 電流制限機能付き安定化電源装置 | |
| WO2016022861A1 (en) | Short-circuit protection for voltage regulators | |
| US9831757B2 (en) | Voltage regulator | |
| JP2009199501A (ja) | ボルテージレギュレータ | |
| US7092226B2 (en) | Constant-voltage power supply circuit | |
| JP2011096210A (ja) | ボルテージレギュレータ | |
| US9740222B2 (en) | Overcurrent protection circuit for controlling a gate of an output transistor based on an output current | |
| US6870351B2 (en) | Voltage regulator circuit and integrated circuit device including the same | |
| JP2019056982A (ja) | 定電圧電源回路 | |
| US8493097B2 (en) | Current-sensing circuit | |
| US6509723B2 (en) | Constant voltage regulator, method of controlling the same, and electric device provided with the same | |
| JP2005293067A (ja) | ボルテージレギュレータ | |
| JP2005045957A (ja) | 突入電流防止回路 | |
| CN110908422B (zh) | 一种低压差线性稳压器和控制*** | |
| US20050162217A1 (en) | Bias circuit | |
| JP5640441B2 (ja) | 直流電源装置およびレギュレータ用半導体集積回路 | |
| JP4403288B2 (ja) | レギュレータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050531 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070604 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070704 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |