KR100908153B1 - 전압 공급 회로 및 공급 전압 공급 방법 - Google Patents

전압 공급 회로 및 공급 전압 공급 방법 Download PDF

Info

Publication number
KR100908153B1
KR100908153B1 KR1020070043093A KR20070043093A KR100908153B1 KR 100908153 B1 KR100908153 B1 KR 100908153B1 KR 1020070043093 A KR1020070043093 A KR 1020070043093A KR 20070043093 A KR20070043093 A KR 20070043093A KR 100908153 B1 KR100908153 B1 KR 100908153B1
Authority
KR
South Korea
Prior art keywords
current
supply
voltage
circuit
operating point
Prior art date
Application number
KR1020070043093A
Other languages
English (en)
Other versions
KR20070107620A (ko
Inventor
토마스 레우트겝
게르하르트 네벨
디르크 라베
디에트마르 쉐이블호퍼
베른드 지메크
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20070107620A publication Critical patent/KR20070107620A/ko
Application granted granted Critical
Publication of KR100908153B1 publication Critical patent/KR100908153B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
    • G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

본 발명에 따른 전류 공급 회로는 제 1 공급 전압 피드 라인 및 제 2 공급 전압 피드 라인 사이에 접속되어 있는 조정 트랜지스터를 포함한다. 조정 트랜지스터는 상기 제 1 공급 전압 피드 라인 상에 존재하는 제 1 공급 전압에 기초하여 제 2 공급 전압 피드 라인 상에 존재하는 제 2 공급 전압을 조정하도록 형성되어 있다. 조정 트랜지스터는 제 2 공급 전압 피드 라인에 공급 전류를 공급한다. 전압 공급 회로는 동작점 판정 수단을 더 포함하는데, 이 동작점 판정 수단은 공급 전류에 대한 측정치를 나타내는 정보에 기초하여 조정 트랜지스터가 공급 전류가 소정의 전류 아래에 있는 낮은 동작점에 있는 지의 여부를 판정하도록 형성되어 있다. 전압 공급 회로는 공급 전류가 기설정된 기간 내에 낮은 동작점으로부터 시작하여 적어도 기설정된 전류 양만큼 상승하지 않게 하도록 형성되어 있는 방지 수단을 더 포함한다. 본 발명은 또한 회로에 공급 전압을 공급하는 방법에 관한 것이다. 본 발명에 따르면, 조정 트랜지스터에 의해 조정된 제 2 공급 전압이 중대한 부하 변화에서도, 기설정된 허용 가증한 최소 전압 값 아래로 떨어지지 않게 할 수 있다.

Description

전압 공급 회로 및 공급 전압 공급 방법{VOLTAGE-SUPPLY CIRCUIT AND METHOD FOR PROVIDING A CIRCUIT WITH A SUPPLY VOLTAGE}
도 1a는 부하 변경시 조정 트랜지스터에 의해 제공되는 조절기 전압의 붕괴에 대한 그래픽 표현을 나타내는 도면,
도 1b는 부하 변경시 조정 트랜지스터에 의해 제공되는 조절기 전압의 붕괴에 대한 그래픽 표현을 나타내는 도면,
도 1c는 부하 변경시 발생하는 최소 조절 전압의 의존성을 부하 변경의 기본 전류 및 진폭의 함수로서 나타내는 도면,
도 2는 단계식 부하 변경시 조절 전압의 전압 전개에 대한 그래픽 표현을 나타내는 도면,
도 3은 본 발명의 제 1 예시적인 실시예에 따른 본 발명의 전압 공급 회로의 블록도,
도 4는 본 발명의 제 2 예시적인 실시예에 따른 본 발명의 전압 공급 회로의 블록도,
도 5는 본 발명의 제 3 예시적인 실시예에 따른 본 발명의 전압 공급 회로의 블록도,
도 6은 본 발명의 제 4 예시적인 실시예에 따른 본 발명의 전압 공급 회로의 블록도,
도 7은 본 발명에 따른 전압 공급 회로에 사용되는 낮은 동작점을 알리는 스위칭 장치에 대한 회로도,
도 8은 본 발명의 제 4 예시적인 실시예에 따른 전압 공급 회로를 프로그램가능 전류 싱크를 사용하여 생성하는 스위칭 장치의 회로도,
도 9는 본 발명의 제 4 예시적인 실시예에 따른 전압 공급 회로를 프로그램가능 전류 싱크 및 스위칭가능 기준 전력원을 사용하여 생성하는 스위칭 장치의 회로도,
도 10은 본 발명의 제 4 예시적인 실시예에 따른 전압 공급 회로의 전류 전개에 대한 그래픽 표현을 나타내는 도면,
도 11a는 본 발명에 따른 전압 공급 회로의 회로도의 제 1 부분을 나타내는 도면,
도 11b는 본 발명에 따른 전압 공급 회로의 회로도의 제 2 부분을 나타내는 도면,
도 12는 본 발명에 따른 개념을 사용하고 또한 사용하지 않고 부하를 스위칭 온 한 경우 전압 및 전류 전개에 대한 그래픽 표현을 나타내는 도면,
도 13은 본 발명에 따른 개념을 사용하고 또한 사용하지 않고 부하 전류를 고속으로 스위칭 오프 및 온하는 경우 전압 및 전류 전개에 대한 그래픽 표현을 나타내는 도면,
도 14는 종래의 전압 공급 회로를 사용하여 부하 변경을 하는 경우 시뮬레이 션한 전압 및 전류 전개에 대한 그래픽 표현을 나타내는 도면,
도 15는 본 발명에 따른 전압 공급 회로를 사용하여 부하 변경을 하는 경우 시뮬레이션한 전압 및 전류 전개에 대한 그래픽 표현을 나타내는 도면,
도 15a는 회로에 공급 전압을 제공하는 본 발명에 따른 방법의 흐름도,
도 16은 종래의 전압 공급 회로를 사용하는 부하 변경에 대한 전압 및 전류 전개의 그래픽 표현을 나타내는 도면.
도면의 주요 부분에 대한 부호의 설명
100,200 : 그래프
110,182,220,1010,1210,1310,1410,1510 : 횡좌표
120,1320,1420,1520 : 제 1 종좌표
122,1330,1430,1530 : 제 2 종좌표
130,160 : 전압 곡선
140,170 : 전류 곡선
150,180 : 그래프
184,222,232,1020 : 종 좌표
210 : 제 1 그래프
230 : 제 2 그래프
300,400,500,600 : 전압 공급 회로
310,710 : 조정 트랜지스터
312,714 : 제 1 공급 전압 피드 라인
314,718 : 제 2 공급 전압 피드 라인
320 : 부하
330,910 : 조정 트랜지스터 활성화 회로
340 : 동작점 판정 수단
342, 360 : 정보
350,520,620 : 방지 수단
430 : 제 1 회로부
440 : 제 2 회로부
450 : 활성화 신호
530 : 클록 펄스 입력 신호
540 : 클록 펄스 출력 신호
550 : 클록 펄스 조정 수단
630,820,920 : 스위칭 가능한 전류 싱크
640 : 정보 전달 신호(선택적)
700,800,900,1100 : 스위칭 장치
720 : 캐패시터
730 : 전류원 회로
740 : 장치
742 : 제 1 PMOS 전계 효과 트랜지스터
744 : 제 2 PMOS 전계 효과 트랜지스터
746 : 제 3 PMOS 전계 효과 트랜지스터
750 : 동작점 판정 트랜지스터
760 : 전류 미러
770 : 제 1 캐패시터
830,930 : 제어 신호
840 : NMOS 전계 효과 트랜지스터
842 : 저항
940 : 스위칭 가능한 전류원
950,1170 : 슈미트 트리거
980 : 제 1 스위치
982 : 제 2 스위치
1110 : 게이트 신호
1150 : 부하 모델
1160 : 전류 검출 회로
1580 : 방법
1590 : 제 1 단계
1592 : 제 2 단계
GND : 기준 전위
I1 : 고정 전류
ICAP,ID, p1, ID, p2,ID, p3,ISENKE : 전류
IG : AP 전류
ILAST : 부하 전류
IVERS : 공급 전류
t1 : 제 1 시점
t2 : 제 2 시점
t3 : 제 3 시점
VDDP : 제 1 공급 전압
VDD : 제 2 공급 전압
본 발명은 일반적으로 전압 공급 회로 및 공급 전압을 갖는 회로를 제공하기 위한 방법에 관한 것으로, 특히 단계적 부하 변화(stepwise load change)를 통한 향상된 전압 공급, 자유로이 프로그램가능한 전류 싱크와 전류 히스테리시스(a current hysteresis)를 갖는 프로그램가능한 부하 회로(load circuit)를 통한 향상 된 전압 공급에 관한 것이다.
많은 전자 회로에서, 예를 들면 스마트 카드에서도, 전용 전압 조정기는 시스템을 위한 안정 전압(stable tension)을 발생시킨다. 시스템에서 부하 변화(load change)는 전압 조정기에 스트레인(strain)을 가하고, 예컨대 N-조정기의 조정기 특성 때문에, 이는 일시적인 공급 전압의 붕괴를 초래할 수 있다. 전압 붕괴가 너무 크다면, 회로 또는 전류 공급 시스템의 무오류 동작은 더 이상 보장되지 않는다.
지능형 카드(스마트 카드)에서, 공급 전압은 전압이 허용가능한 범위 밖으로 강하되는 경우에 시스템을 리셋시키는 센서에 의해서 부가적으로 모니터링된다.
도 16은 예로서 부하 변화에서 칩 카드(예컨대 스마트 카드)의 조정기(전압 조정기)의 전압 붕괴를 그래프로 표현한 것이다.
도 16의 그래프는 그 전체가 1600으로 지정되어 있다. 제 1 그래픽 표현(1610)은 전압 조정기의 출력단에서의 조정기 전압의 시간에 따른 전압 전개(voltage evolution)(1620)를 도시한다. 가로축(1630)에는 시간이 도시되어 있다. 세로축(1632)은 조정기 출력단에서의 전압, 따라서 예컨대 내부(예컨대, 칩 카드에 대하여 내부) 공급 전압 피드 라인(supply-voltage feed line)에서의 전압을 도시한다. 제 2 도시적 표현(1650)은 조정기에 의해서 제공되는 전류의 전개를 도시한다. 여기서도 가로축(1680)은 시간을, 대응하는 세로축(1682)은 조정기에 의해서 제공되는 전류를 나타낸다.
더욱이, 제 2 도시적 표현(1650)은 전류의 전개(1690)를 도시한다. 한 시점 에서, 전류는 초기값에서 최종값으로 급격하게 상승한다. 그 결과, 조정기 출력단에서의 전압은 강하한다. 조정기 출력단에서의 전압(1620)은 그 후 다시 시상수(a time constant)를 가지며 상승하여 정상치(stationary final value)에 도달한다.
전류의 급격한 변화하에서 조정기의 시상수보다 빠르게 발생하는 전류의 변화가 이해되어야만 한다. 다시 말하면, 조정기가 부하 변화에 따라서 재조정할 수 있는 기간보다 짧은 기간 내에 발생하는 전류의 "보다 급격한" 상승이다. 그러나 전류의 상승은 상승이 조정기에 처음부터 존재하는 출력 전압의 복원시에 발생하는 시상수 기간보다 빠르게 상승이 발생할 시에 이미 급격하다고 고려될 수도 있다.
조정기에 존재하는 출력 전압의 강하에 대한 시상수 또는 조정기에 존재하는 출력 전압의 상승에 대한 시상수는, 예를 들면 (출력 전압의 강하 시에) 최소값으로부터의 편차 또는 (출력 전압의 상승 시에) 정상치가 초기에 존재하는 편차의 1/e 배로 감소하는 시상수 내에서 정의될 수 있다.
도 16의 도시적 표현(1610, 1650)으로부터, 조정기의 출력단에서의 조정기 전압은 부하 변화시에, 초기 정지 값(an initial stationary value)부터 시작하여, 붕괴됨을 볼 수 있다. 붕괴는 조정기의 제 1 시상수에 따라서 발생하고, 조정기 전압의 정지 값으로의 회복은 제 2 시상수에 따라서 발생한다.
현 기술 수준에 따르면, 도 16에 도시된 부하 변화시에 공급 전압의 붕괴는 특별한 센서를 통해서만 모니터링된다. 전압이 최소 허용가능한 공급 전압 미만으로 강하된 경우, 공급 전압이 조정기의 자동 재조정을 통하여 회복될 때까지 센서는 조정기에 의해서 공급받는 스위칭 장치의 시스템 클록 펄스를 억제한다. 그러 나 상술한 메커니즘은, 통합적 메커니즘(integrative mechanism)이기 때문에, 동작 가능까지 약간의 클록 펄스(시스템 클록 펄스)를 필요로 한다. 즉, 특정 기간의 시스템 클록 펄스가 공급 전압을 관측하거나 클록 펄스 억제를 동조시키기 위하여 필요하다.
상술한 메커니즘은 부가적으로 클록 펄스의 억제를 허용하지 않는 파워 소비자(power consumer)에 대해서는 동작하지 않는다.
따라서, 현 기술 수준에 따라서 기설정된 임계치 미만으로 조정기의 출력단에서의 공급 전압의 붕괴가 식별되었을 경우에만 부하 변화에 대한 반응이 발생한다는 것을 주목해야 한다. 현 기술 수준에 따르면 전압 붕괴는 최적으로 최소화될 수 없다는 것이 증명되어 있다. 현 기술 수준에 따르면, 물론 임계치는 증가될 수 있으나, 그 결과 시스템 클록 펄스는 보다 자주 -또한 불필요하게- 억제될 수 있으며, 이는 시스템 성능을 저하한다.
그러므로 본 발명의 목적은 전압 공급에 대한 전통적인 개념에 대해서 부하 변화시에 전압 붕괴를 줄이는 것을 가능케 하고 따라서 시스템 안정성뿐만 아니라 시스템 성능도 향상시키는 것을 가능케 하는 전류 공급 회로 및 공급 전압을 갖는 회로를 제공하는 방법을 제공하는 것이다.
이러한 목적은 제 1 청구항에 따른 전압 공급 회로와 제 16 청구항에 따른 공급 전압을 갖는 회로를 제공하는 방법을 통하여 해결된다.
본 발명은 조정 회로를 갖는 전압 공급 회로, 또는 제 1 공급 전압 피드 라인과 제 2 공급 전압 피드 라인 사이에 접속된 조정기 회로를 갖는 전압 공급 회로를 제공한다. 조정 회로는, 제 1 공급 전압 피드 라인에 존재하는 제 1 공급 전압에 기초하여, 제 2 공급 전압 피드 라인에 존재하는 제 2 공급 전압을 조정하도록 구성된다. 이를 위해, 조정 회로는 공급 전압을 제 2 공급 전압 피드 라인에 제공하도록 구성된다. 본 발명에 따른 전압 공급 회로는 더욱이, 전류-공급 전류에 대한 측정치인 정보에 기초하여 조정 회로가 낮은 동작점(low operating-point)에 있는지를 결정하도록 구성된, 동작점 판정 수단(operating-point determination means)을 포함한다. 낮은 동작점에서 조정 회로에 의해서 제공되는 공급 전류는 기설정된 전류값보다 낮다. 조정 회로가 소정의 전류 값보다 낮은 전류를 제공하는 경우, 제 2 공급 전압 피드 라인에 존재하는 전류가 기설정된 전류량까지 기설정된 기간 내에 상승하면, 제 2 공급 전압은 일시적으로, 그 총량에 따라서, 기설정된 허용가능한 최소 전압 값 미만으로 내려갈 수 있다. 더욱이 공급 전압이 기설정된 허용 가능한 최소 전압 미만으로 내려간다면, 제 2 공급 전압을 제공하는 회로의 신뢰성 있는 동작은 보장되지 않을 수 있다. 본 발명에 따른 전압 공급 회로는 공급 전류의 상승이, 낮은 동작점에서부터 시작하여 기설정된 기간 내에 기설정된 전류량만큼 발생하는 것을 방지하도록 구성된, 방지 수단을 포함한다.
다시 말해서, 방지 수단은 공급 전류가 낮은 동작점에서 시작하여, 조정 회로가 더 이상 조정된 제 2 공급 전압을 신속히 재조정할 수 없을 만큼 빠르게 상승하는 것을 방지하여, 제 2 공급 전압이 최소 전압 값 미만으로 떨어지도록 구성된다.
본 발명의 중심적인 사상은 조정 회로의 동작점을 모니터링하는 것, 그리고 조정 회로가 더 이상 기설정된 기간 내에서 발생하는 결정값(a determined value)을 초과하는 공급 전류의 상승을 보정할 수 없는 경우에는 보정될 수 없는 공급 전류의 상응하는 상승을 방지하는 것이 이득이 된다는 것이다. 다른 한편으로, 조정 회로가 높은 동작점(high operating-point), 즉 조정 회로가 허용가능한 최소 전압 값 미만으로 떨어지는 제 2 공급 전압 없이도 공급 전류의 상승을 보정할 수 있는 동작점에 있다면, 본 방지 수단은 더 이상 동작하지 않거나 또는 더 이상 공급 전류의 변화를 방지하지 않는다.
바꾸어 말하면, 조정 회로의 낮은 동작점에서는, 정의에 의하여, 결정 부하 변화시에 또는 공급 전류의 결정 상승시에, 높은 동작점에서보다 조정된 제 2 공급 전압의 높은 전압 붕괴가 발생할 수 있다.
그러므로 본 발명의 중심적인 사상은 조정 회로의 동작점을 모니터링하는 것, 그리고 조정 회로가 낮은 동작점에 있을 경우에 보정될 수 없는 공급 전류의 상승을 방지하는 것이 이득이 된다는 것이다. 다른 한편으로, 조정 회로가 높은 동작점, 즉 조정 특성 때문에, 부하 변화(예컨대 부하 상승)가 제 2 공급 전압이 허용가능한 최소 전압 값 미만으로 떨어지지 않으면서 (낮은 동작점에서보다) 작은 전압 붕괴를 야기하는 동작점에서는 (또는 충분히 작은 전압 붕괴로 보정할 수 있는 부하 변화 또는, 충분히 작은 전압 붕괴로 보정할 수 있는 전압 상승이라고도 불림), 방지 수단은 더 이상 동작하지 않거나 또는 더 이상 공급 전류의 변화를 방지하지 않는다.
본 발명에 따른 개념을 통해서 기설정된 기간 내에서 또는 기설정된 시간 간격 내에서 공급 전류의 허용할 수 없이 큰 상승(즉 공급 전류의 급격한 상승)은 동작점 조정 수단이 조정 회로가 낮은 동작점에 있다는 것을 식별하는 순간에 방지된다.
본 발명에 따른 개념은 제 2 공급 전압 상에 허용가능한 최소 전압 값 미만으로 허용할 수 없이 큰 붕괴가 발생하지 않는다는 이점을 가지며, 이는 제 2 공급 전압을 공급받는 회로는 항상 신뢰성 있게 동작한다는 것을 보장한다.
더욱이, 본 발명의 개념을 통해서 제 2 공급 전압의 붕괴를 초래하는, 조정 회로가 공급 전압 피드 라인에 있어서 제공되는, 공급 전류의 허용할 수 없이 큰 상승이 방지된다. 본 발명에 따라서, 동작점 조정 수단은, 공급 전류의 상승이 발생하기 전에, 전류-공급 전류에 대한 측정값인 정보에 기초하여, 조정 회로가 임계 공급 전압 피드 라인(critical low operating point)에 있는지를 결정한다. 따라서 본 방지 회로는 허용할 수 없이 큰 전류 상승과 같은 경우를 방지하도록 예방적으로 동작할 수 있다. 상술한 절차는 공급 전류의 상승이 제 2 공급 전압의 하상에만 기초하여 식별되는 통상적인 해결책과 반대된다. 따라서, 통상적인 해결책에서는, 공급 전류의 허용할 수 없이 큰 상승은 예방적으로 대항될 수 없다. 그러 나 본 발명은 조정 회로가 공급 전압 피드 라인에 있는 그 시점에 공급 전류의 허용할 수 없이 큰 상승을 방지하는 것이 허용된다.
따라서 본 발명은 공급 전류의 상승이 그러한 필요가 있을 경우에만 제한된다는 추가적인 이점이 있다.
따라서 본 발명은 일반적으로 제 2 공급 전압을 제공받는 회로가 회로의 전력 소비가 큰 변동을 맞이하는 경우에도 신뢰성 있게 동작할 수 있다는 이점을 갖는다.
바람직한 예시적인 실시예에서, 조정 회로는 제 1 공급 전압 피드 라인과 제 2 공급 전압 피드 라인 사이에 접속되어 있는 조정 트랜지스터(regulation transistor)를 포함한다.
본 발명의 바람직한 예시적인 실시예에서 동작점 방지 수단은, 공급 전류로부터 공급 전류의 스케일된 이미지(a scaled image of the supply current)인 전류를 유도하고, 유도된 전류와 기설정된 기준 전류를 비교하여 유도된 전류가 기준 전류보다 낮을 때에 조정 트랜지스터의 공급 전압 피드 라인의 존재를 검출하도록 구성된다. 다시 말해서 조정 트랜지스터를 통해서 흐르는 공급 전류는 조정 트랜지스터가 공급 전압 피드 라인에 있는지 여부에 대한 측정임이 증명되어 있다. 조정 트랜지스터를 통해서 흐르는 전류가 작다면, 이는 조정 트랜지스터가 공급 전류의 빠른 증가를 기설정된 기간 내에 발생하는 기설정된 전류에 의해서 보정할 수 없다는 것을 나타내고, 따라서 공급 전류의 상응하는 증가가 있을 경우에 제 2 공급 전압은 기설정된 허용가능한 최고 전압 값 미만으로 떨어질 수 있다. 그러나, 조정 트랜지스터에 의해서 제공되는 공급 전류가 충분히 크다면, 조정 트랜지스터가 제 2 공급 전압이 허용가능한 최소 전압 값 미만으로 떨어지지 않으면서도 공급 전류의 보다 큰 증가를 보상할 수 있다. 상술한 관계는 조정 트랜지스터의 동적 분석과 관련하여 조정 트랜지스터의 특성 곡선(characteristic curve)으로부터 기인한다.
기준 전류와의 비교를 위해서 공급 전류 그 자체가 아닌 공급 전력의 스케일된 이미지를 사용하는 것이 더 유리하다. 공급 전류의 스케일된 이미지는 예컨대 공급 전력보다 확실히 작을 수 있고, 따라서 비교를 위해서 사용되는 기준 전류가 그에 따라서 작게 선택될 수 있다. 이는 비교를 수행하는 데에 전류 절약의 가능성으로 이어진다.
또 다른 바람직한 예시적인 실시예에서, 동작점 판정 수단은 동작점 판정 트랜지스터(operating-point determination transistor)를 구비하며, 이 동작점 판정 트랜지스터는 조정 트랜지스터와 유사하게 구성되며, 그리고 조정 트랜지스터에 대해서 스케일되어 동작점 판정 트랜지스터를 통해서 흐르는 전류가, 조정 트랜지스터와 동작점 판정 트랜지스터에 존재하는 동일한 전압에서 기생 편차(parasitic deviation)를 제외하고, 공급 전류에 비례한다. 동작점 판정 트랜지스터를 통해서 흐르는 전류는 바람직하게는 조정 트랜지스터의 동작점의 전류 절약 판정을 허용하기 위해서 공급 전력보다 작다. 더욱이, 조정 트랜지스터와 동작점 판정 트랜지스터는 최소한 두 단자 사이의 전압차가 양 트랜지스터에서 동일하도록 바람직하게는 상호연결된다. 이는 조정 트랜지스터와 동작점 판정 트랜지스터가 실질적으로 동 일한 동작점에서 동작하는 것을 보장한다. 따라서, 조정 트랜지스터를 통해서 흐르는 공급 전류의 측정인 전류는 동작점 판정 트랜지스터를 통해서 흐른다.
또 다른 바람직한 예시적인 실시예에서, 동작점 판정 수단은 충전 전류가 유도 전류(derived current)와 기준 전류 사이의 차이에 의해서 결정되는 캐패시터를 구비한다. 동작점 판정 수단은 이 경우에, 캐패시터의 캐패시터 전압에 기초하여, 조정 트랜지스터가 공급 전압 피드 라인에 있는지 여부를 결정하도록 구성된다. 조정 트랜지스터의 시상수 또는 조정 트랜지스터에 결합된 조정의 시상수는 상응하는 캐패시터에 의해서 복제될 수 있다. 따라서, 본 캐패시터의 사용을 통해서, 캐패시터 전압으로부터 조정 트랜지스터의 실제 동작점에 대한 특히 정확한 결론 또는 공급 전류의 상승을 보정할 수 있는 능력에 대한 특히 정확한 결론을 얻기 위하여, 조정 트랜지스터의 시간에 따른 동작이 복제된다.
또 다른 바람직한 예시적인 실시예에서, 동작점 판정 수단은 슈미트 트리거(a Schmitt triger)를 구비하며, 슈미트 트리거는 캐패시터 전압과 조정 트랜지스터가 공급 전압 피드 라인에 있는지 여부에 대한 정보를 구성하는 출력 신호를 수신하도록 구성되어 있다. 슈미트 트리거는 조정 트랜지스터의 동작점에 대한 정보가 시간에 대해서 안정적임을 보장하고, 예컨대 제 2 공급 전압 피드 라인 상에 짧은 전류 피크가 발생할 때에 일정한 값을 받아들인다.
또 다른 바람직한 예시적인 실시예에서, 전압 공급 회로는 스위치 가능한 전류 싱크(switchable current sink)를 구비하고, 스위치 가능한 전류 싱크는 전류 싱크를 스위칭하는 것을 통해서 공급 전류가 증가할 수 있도록 제 2 공급 전압 피드 라인에 결합되어 있다. 전압 공급 회로는 추가적으로 공급 전류의 다가오는 증가에 대한 정보를 수신하고 공급 전류의 다가오는 증가를 나타내는 정보가 존재하며, 조정 트랜지스터가 공급 전압 피드 라인에 있을 시에 전류 싱크를 스위치 온 하도록 구성되어 있다. 전압 공급 회로는 추가적으로 반대의 경우에 전류 싱크를 스위치 오프 하도록 구성된다.
다시 말해서, 전압 공급 회로는 스위치 가능한 전류 싱크를 스위치 온 하고, 따라서 제 2 공급 전압으로부터 전압을 공급받는 회로의 전력 소비가 결정된 예측가능한 시간 간격 내에서 증가하고 이에 더하여 조정 트랜지스터가 공급 전압 피드 라인에 있는 그 시점에 조정 트랜지스터를 통해서 흐르는 공급 전류를 증가시키도록 우선적으로 구성된다. 따라서 전류 피공급 회로(current-fed circuit)에 의해 요구되는 전류의 실제 증가에 앞서, 조정 트랜지스터는 공급 전압 피드 라인에서, 제 2 공급 전압이 허용가능한 최소 전압 값 미만으로 떨어지지 않으면서 조정 트랜지스터가 전류 피공급 회로에 의해서 요구되는 전류의 증가를 보정할 수 있는, 높은 동작점으로 옮겨간다.
상술한 개념은 스위치 가능한 전류 싱크가 전류 피공급 회로에 의해서 요구되는 전류의 증가가 예측 가능하거나 또는 전류 공급 회로에 의해서 요구되는 전류의 다가오는 증가가 전류 공급 회로에 알려졌을 경우에만 활성화된다는 후속적인 이점을 가진다. 조정 트랜지스터가 공급 전압 피드 라인에 있지 않거나 또는 전류 피공급 회로에 의해서 요구되는 전류의 증가가 근접하지 않은 경우에는, 전류 싱크는 스위치 오프되고 전압 공급 회로는 필요한 최소 전류만을 소비한다.
전류 싱크에 의해 유도되는 전류는 전류 공급 회로가 필요로 하는 전류의 다음 증가보다 더 작다. 따라서, 전류 싱크의 활성은 조절된 공급 전압의 작은 붕괴를 야기한다.
또 다른 바람직한 예시적인 실시예에서, 조정 트랜지스터가 낮은 동작점에 있는 것으로 동작점 판정 수단이 검출한 경우 전류 공급 회로가 취하는 전류가 기설정된 기간 내에서 기설정된 전류량보다 적게 상승하도록, 제 2 공급 전압이 공급되는 회로를 활성화하기 위한 활성 수단이 형성된다. 그러나, 조정 트랜지스터가 낮은 동작점에 있지 않은 것으로 동작점 판정 수단이 검출한 경우, 활성 수단은 전류 공급 회로에 대해 동작하지 않거나 또는 최대 전류 소비를 갖는 전류 공급 회로의 동작을 허용한다. 따라서, 조정 트랜지스터가 공급 전류의 결정된 상승을 보상할 수 없는 것으로 동작점 판정 수단이 검출한 경우, 활성 수단은 기설정된 기간 내의 공급 전류의 증가가 (기설정된 기간 내에서) 조정 트랜지스터에 의해 보상될 수 있는 공급 전류의 최대 상승보다 작도록 전류 공급 회로를 제어한다.
활성 수단은 바람직하게 조정 트랜지스터가 낮은 동작점에 있는 경우 전류 공급 회로에 제공된 클록 펄스의 클록 주파수를 낮은 값으로 설정하도록 형성된다. 다른 한편, 조정 트랜지스터가 낮은 동작점에 있지 않은 경우, 활성 수단은 바람직하게는 클록 펄스의 클록 주파수를 높은 값으로 설정한다. 이러한 활성은 클록 펄스의 클록 주파수가 전류 공급 회로의 전력 소비에 영향을 갖는 경우에 바람직하다.
클록 주파수를 감소시킴으로써, 조정 트랜지스터를 통과하는 공급 전류는 전 류 공급 회로에 포함된 비활성 유닛이 활성화 될 때 작은 전류량만큼만 증가될 수 있다. 대신, 높은 또는 최대 클록 주파수에서, 공급 전류는 보다 큰 전류량만큼 증가할 수 있다.
본 발명의 또 다른 바람직한 예시적인 실시예에서, 활성 수단은, 조정 트랜지스터가 낮은 동작점에 있는 경우 제 2 공급 전압이 공급되는 회로의 적어도 하나의 비활성 회로 부분을 (차단시에) 차단하고, 또한 조정 트랜지스터가 더 이상 낮은 동작점에 있지 않은 경우 활성화를 위해 차단된 회로 부분을 해제하도록 형성된다.
다시 말해, 조정 트랜지스터가 낮은 동작점에 있는 것으로 동작점 판정 수단이 검출한 경우, 활성 수단은 제어 신호를 회로 공급 회로에 출력하여, 더 이상 전류 공급 회로의 모든 부분적 회로는 활성화될 수 없다. 따라서, 조정 트랜지스터가 낮은 동작점에 있는 경우 전류 공급 스위칭 장치에 포함된 부분적 회로의 부분만이 활성화될 수 있다. 대신, 조정 트랜지스터가 높은 동작점에 있거나 또는 더 이상 낮은 동작점에 있지 않은 경우, 예를 들어 전류 공급 회로에 포함된 모든 부분적 회로는 활성화될 수 있고, 그럴 필요가 있다. 따라서, 이 경우, 차단 수단은 임의의 부분적 회로를 차단하지 않는다.
또한, 예를 들어 유사한 부분적 회로들의 수량 중에서 실제 부분집합(예를 들어, 비휘발성 메모리의 판독 증폭기)이 차단 프로세스 동안 차단되는 것이 바람직하다.
부분적 회로의 차단은 예를 들어 차단되는 회로 부분과 관련된 공급 전압을 비-활성화시키거나, 연관된 클록 펄스를 차단하거나, 또는 (예를 들어, 게이트 또는 스위치를 통해) 신호의 흐름을 방해함으로써 이루어진다.
따라서, 공급 전류의 상승은 조정 트랜지스터가 낮은 동작점에 있는 경우에 제한된다. 이 경우, 전류 공급 회로는 부분적으로만 활성화될 수 있고, 따라서 공급 전류의 과도한 상승은 방지된다.
또 다른 바람직한 예시적인 실시예에서, 본 발명에 따른 전압 공급 회로는 스위칭 가능한 전류 싱크를 포함하며, 이 전류 싱크는 공급 전압 피드 라인에 결합되어 공급 전류는 전류 싱크를 스위칭 온함으로써 증가될 수 있다. 전류 공급 회로는, 조정 트랜지스터가 낮은 동작점에 있는 것으로 동작점 판정 수단이 알린 경우 스위칭 가능한 전류 싱크를 스위치 온하도록 형성된다. 스위칭-온 상태에서 스위칭 가능한 전류 싱크에 의해 흡수되는 전류는 전류 싱크의 스위칭-온 이후에 조정 트랜지스터가 더 이상 낮은 동작점에 있지 않도록 선택된다. 다시 말해, 전류 싱크의 스위칭-온 이후, 조정 트랜지스터는 높은 동작점에 있게 되며, 이 높은 동작점에서 조정 트랜지스터는 낮은 동작점에서보다 큰 공급 전류의 증가를 (허용가능한 최소 전압 값 아래의 제 2 공급 전압없이) 보상할 수 있다.
다시 말해, 전류 싱크를 스위칭온 함으로써, 조정 트랜지스터의 동작점은 시프트되어, 조정 트랜지스터는 전류 싱크가 스위칭 오프되어 있을 때보다 기설정된 기간 내에서 공급 전류의 보다 높은 상승을 보상할 수 있다. 물론, 조정 트랜지스터는 전류 싱크를 활성화하는 경우 전류로 오버로딩되지 않으며 따라서 전류 싱크를 스위칭 온한 후, 조정 트랜지스터가 전류 공급 회로의 상승하는 전류 요구를 충 족시킬 수 있도록 충분한 부가적인 전류 흐름을 제공할 수 있어야 한다.
본 발명은 또한 회로에 공급 전압을 제공하는 방법을 제공하며, 그 단계는 상술한 전압 공급 유닛과 유사한 방식으로 수행된다.
본 발명의 바람직한 예시적인 실시예는 첨부한 도면을 참조하여 보다 상세히 기술된다.
본 발명의 이해를 돕기 위해, 부하 변경에 대한 전압 조절기의 응답은 도 1a,1b,1c 및 도 2를 참조하여 설명된다.
제 1 공급 전압 피드 라인 상에 제공되는 외부 공급 전압(이하, 제 1 공급 전압이라고도 함)으로부터, 내부 공급 전압(이하, 제 2 공급 전압이라고도 함)이 생성되며, 상기 제 2 또는 내부 공급 전압은 제 2 공급 전압 피드 라인에 존재하는 것으로 가정한다. 제 1 공급 전압 피드 라인과 제 2 공급 전압 피드 라인 사이에는 조정 트랜지스터가 접속되며, 이 트랜지스터의 부하 경로를 통해 공급 전류가 흐르며, 이 공급 전류는 제 2 공급 전압 피드 라인에 제공된다. 조정 트랜지스터의 부하 경로와 관련하여, 이 경로는 예를 들어 전계 효과 트랜지스터의 드레인-소스 경로 또는 바이폴라 트랜지스터의 콜렉터-에미터 경로일 수 있다. 조정 트랜지스터의 제어 단자는 조절 회로에 연결되며, 이 조절 회로는 제 2 공급 전압을 수신하고 조정 트랜지스터의 제어 단자(전형적으로, 게이트 단자 또는 베이스 단자)를 활성화시켜, (정적인 경우의) 제 2 공급 전압이 공급 전류와는 상관없이 고정된 기설정된 값으로 보상되도록 한다. 조절 소자로서 조정 트랜지스터를 포함하는 제 2 공급 전압에 대한 대응 조절은 몇몇 시상수를 갖는다. 조절의 제 1 시상수는 부하 증가의 경우 제 2 공급 전압의 강하를 (제 2 공급 전압 피드 라인에 제공되는 공급 전류의 증가로 이해되는 부하 증가를 통해) 막기 위해 조절이 얼마나 빠르게 응답하는지를, 즉 조절이 필요로 하는 시간을 나타낸다. 따라서, 제 1 시상수는 제 2 공급 전압의 최소 값이 도달하는 부하 증가 이후의 기간을 나타낸다. 조절의 제 2 시상수는 조절이 제 2 공급 전압을 (적어도 대략) 초기 값으로 복구하기 위한 또는 조절 오프셋을 야기하기 위한 시간을 나타내며, 상기 조절 오프셋은 기설정된 장벽 아래에서 제 2 공급 전압의 실제 값과 제 2 공급 전압의 최종 값 간의 차이로서 정의된다(상기 기설정된 장벽은 예를 들어 절대값으로서 또는 부하 변경시 발생하는 최대 조절 오프셋의 일부분으로서 정의될 수 있음).
일반적으로, 조절기에서의 높은 부하 변경시(조정 트랜지스터에 의해 제공된 공급 전류의 증가), 조절된 제 2 공급 전압은 붕괴한다. 이러한 붕괴의 이유는 예를 들어 낮은 드레인-소스 전압 (또는 콜렉터-이미터 전압)을 갖는 조정 트랜지스터의 바람직하지 못한 동작점일 수 있거나 또는 약한 역전일 수 있다. 전압 붕괴는 저항성 트랜지스터 동작점이 존재한다는 사실에 의해서도 야기될 수 있다.
부하 변경시, 조정 트랜지스터의 제어 단자(예를 들어, 조정 트랜지스터의 게이트 단자)는 (조절된 공급 전압의) 전압 강하를 막기 위해 충전 또는 재충전되어야 한다. 재충전은 수천 분의 1초의 범위 내의 시상수를 갖는 조절 루프를 통해 발생한다.
전압 강하는 조정 트랜지스터의 동작점에 달려 있다. 도 1a 및 도 1b는 부하 변경시 조정 트랜지스터에 의해 제공되는 공급 전압 또는 조절 전압의 붕괴에 대한 그래픽 표현을 나타낸다. 도 1a 및 도 1b는 상이한 기본 부하에서의 전압 붕괴간의 비교를 나타낸다. 도 1a의 그래픽 표현은 그 자체가 참조번호(100)로 지칭된다. 횡좌표(110)는 시간을 나타낸다. 제 1 좌표는 조정 트랜지스터에 의해 제공되는 공급 전압을 나타낸다. 제 2 좌표(122)는 조정 트랜지스터에 의해 제공되는 공급 전류를 나타낸다. 따라서, 제 1 그래픽 표현(100)은 조정 트랜지스터에 의해 제공되는 전류의 증가에 대해 (조정 트랜지스터로서) NMOS 트랜지스터를 사용하는 경우 발생하는 전압 강하를 나타낸다. 그래픽 표현(100)은 조절기의 VHDL AMS 모델을 사용하는 상술한 트랜지스터를 갖는 조절 회로의 시뮬레이션에 기초한 전압 및 전류 전개를 나타낸다. 도 1a의 그래픽 표현(100)에서 알 수 있는 바와 같이, 조정 트랜지스터에 의해 제공되는 공급 전류의 상승은 전압 강하를 야기하며, 조정 트랜지스터에 의해 조절된 (제 2) 공급 전압은 하강한다.
조절된 (제 2) 공급 전압의 대응하는 전압 전개는 참조번호(130)로 표시되며, 조정 트랜지스터에 의해 조절된 전류의 전개는 참조번호(140)로 표시된다. 도 1의 그래픽 표현(100)에서, 전압의 최소 값은 전류의 상승 이후에 약 제 1 시상수에서 도달된다는 것을 알 수 있고, 또한 조절기에 의해 제공된 조절된 전압의 복귀는 제 2 시상수로 불리는 기간을 필요로 한다.
도 1b의 그래픽 표현(150)에, 도 1a의 그래픽 표현(100)에 도시되어 있는 전개와 유사한 전압 및 전류 전개가 도시되어 있다. 따라서, 그래픽 표현(150)에서의 동일한 좌표축은 그래픽 표현(100)에서와 동일한 방식으로 표시된다. 도 1b의 그래픽 표현(150)의 횡좌표는 또 다른 범위의 값을 가지지만, 본 명세서에서는 상 대적 시간 차이만이 관련된다.
그래픽 표현(150)은 조정 트랜지스터에 의해 조절된 (제 2) 공급 전압의 전압 전개(160)를 나타내며, 이는 조정 트랜지스터에 의해 제공된 공급 전류의 전류 전개(170)에 속한다. 그래픽 표현(150)은 그래픽 표현(100)에서와 같이 대략 동일한 진폭을 가지나, 보다 높은 초기 전류 흐름으로부터 시작하는 공급 전류의 상승을 나타낸다. 전류 상승은 조정 트랜지스터에 의해 제공된 공급 전압의 전압 강하를 야기하는데, 이 전압 강하는 그래픽 표현(100)에 따른 전압 강하보다는 작다.
따라서, 조정 트랜지스터에 의해 제공되고, 보다 높은 초기 전류 흐름으로 시작하는 공급 전류의 상승은 보다 낮은 초기 전류 흐름으로부터 시작하는 공급 전류의 동일한 진폭의 상승보다, 조정 트랜지스터에 의해 조절된 (제 2) 공급 전압의 작은 강하를 야기한다. 따라서, (공급 전류의 증가시에 발생하는) 전압 강하는 전류 상승의 절대 값과 상승 전에 존재하는 (초기) 전류에 달려 있다.
본 명세서에서 주목할 것은, 그래픽 표현(150)에 도시되어 있는 경우에 있어서, 제 1 시상수는 이 제 1 시상수가 경과한 후 조절된 전압의 최소 값이 도달된다는 사실에 의해 정의된다는 것이다. 평형 값으로 되돌아가기 위한 조절된 전압의 상승은 제 2 시상수를 통해 발생한다.
또한, 주목할 것은, 전류의 상승은 항상 최소 조절 전압에 도달하고 평형 상태로 되돌아가기 위해 조절기의 두 개의 관련 시상수보다 확연히 빠르게 발생한다는 것이다. 따라서, 이와 관련하여, 가파른 전류 상승이라 말할 수 있다.
도 1c는 (조절기의 시상수보다 확연히 빠르게 발생하는) 고속 전류 상승에서 조절 전압이 강하되는 범위를 나타내는 그래픽 표현이다.
도 1c의 그래픽 표현(180)은 공급 전류의 (가파른) 상승 이전의 공급 전류의 값을 나타내는 횡좌표(182) 상에 존재하는 "기본 전류"를 나타낸다. 좌표(184)는 조정 트랜지스터에 의해 제공되는 가장 작게 발생하는 공급 전압을 나타낸다. 제 1 전개 곡선(190)은 전류 상승 이전에 흐르는 공급 전류의 함수로서 제 1 값만큼의 전류 상승에서 발생하는 가장 낮게 조절된 공급 전압을 나타낸다. 제 2 곡선(192)은 제 1 값보다 작은 제 2 값만큼의 공급 전류의 상승에서의 동일한 관계를 나타낸다. 제 3 곡선(194)은 제 2 값보다 작은 제 3 값만큼의 공급 전류의 상승에서 존재하는 최소 공급 전압을 유사하게 나타낸다. 제 2 전개 곡선(192)은 조정 트랜지스터에 존재하는 상이한 외부 공급 전압(제 1 공급 전압)에 대해 두 가지 경우를 도시한다.
다시 말해, 그래픽적 표현(180) 도 1c는 3개의 상이한 전류 피크에 대한 베이스 전류의 전압 강하 의존성을 도시하고 있다. 대응 전압 강하는 (전류가 증가하기 전) 조정 트랜지스터가 거의 스위치 오프(작은 베이스 전류)될 때 최대이다. 기설정된 베이스 전류 이상에서 베이스 전류의 증가에 의해 얻어질 수 있는 이득은 덜 효율적이다.
다시 말해, 베이스 전류가 더 작은 값으로부터 대략 기설정된 베이스 전류로 증가하므로, 부하 변경에서 발생하는 조정된 전압 강하가 분명히 감소될 수 있다. 한편, 베이스 전류가 증가하는 경우에는 대략 기설정된 값의 베이스 전류 이상에서는 부하 변경에서 발생하는 전압 강하의 더 작은 개선만이 달성된다.
또한, 도 2는 계단식 부하 변경에서의 전압 및 전류 전개의 그래픽적 표현을 도시하고 있다. 도 2의 그래픽적 표현은 전체적으로 200으로 표시된다. 첫 번째 그래픽적 표현(210)은 조정 트랜지스터에 의해 제공되는 조정된 전압의 시간에 대한 평가를 도시하고 있다. 횡좌표(220)는 시간을 나타낸다. 종좌표(222)에는 조정된 전압이 제공된다. 평가 곡선(224)은 시간에 대한 함수로서 조정된 전압을 나타낸다.
두 번째 그래픽적 표현(230)은 전개 곡선(234)에 의해 시간의 함수로서 공급 전류를 묘사하고 있고 관련 종좌표(232)는 공급 전류를 도시하고 있다.
공급 전류는 시점(t1)에서 증가한다. 그 결과, 조정된 전압은 최소 값에 도달할 때까지 강하한다. 시점(t2)에서 최소 값에 도달한 후, 조정된 공급 전압은 다시 증가한다. 시점(t3)에서 공급 전류가 증가한다. 그 후, 조정된 전압은 다시 붕괴한다. 그 후에, 조정된 전압은 다시 정적인 최종 값으로 증가한다.
따라서, 조정된 전압의 붕괴가 공급 전류의 계단식 증가에 의해 감소될 수 있다는 것을 증명한다. 예를 들어, 초기 값으로부터 최종 값으로 직접적으로 또는 갑작스런 전류 증가는 조정된 전압의 강한 강하를 일으키고, 초기 값으로부터 최종 값으로의 공급 전류의 계단식 증가를 통해 조정된 공급 전압이 더 작은 장애 또는 붕괴를 갖는다는 것이 달성될 수 있다.
간단히 말해, 부하 변경에서 조정 트랜지스터에 의해 제공되는 조정 전압의 전압 붕괴의 범위는 다음 값들에 의해 실질적으로 결정된다는 것을 유의해야 한다.
1. 시스템의 지원 캐패시터, 이 지원 캐패시터는 조정된 공급 전압의 변동 을 저지하고 조정된 공급 전압을 전달하는 공급 전압 피드 라인에 접속되는 캐패시터를 설명한다.
2. 조정 트랜지스터에 의해 제공되는 공급 전압이 증가하는 부하 점프 또는 양의 범위
3. 조정 트랜지스터의 동작점, 부하 점프 이전에 조정 트랜지스터를 통해 흐르는 베이스 부하 전류 또는 베이스 전류의 양 또는 범위.
전술한 바에 기초하여 여러 회로 개념을 설명하는데, 부하 변경에서 발생하는 조정된 공급 전압의 붕괴(조정 트랜지스터에 의해 제공되는 공급 전류의 변경)를 감소시킬 수 있다.
도 3은 본 발명의 제 1 실시예에 따른 본 발명의 전압 공급 회로의 블록도를 도시하고 있다. 도 3의 전압 공급 회로는 전체적으로 300으로 표시된다. 여기서는 예를 들어 MOS 전계 효과 트랜지스터로 도시된 조정 트랜지스터(310)는 제 1 공급 전압 피드 라인(312)과 제 2 공급 전압 피드 라인(314) 사이에 접속된다. 제 1 공급 전압 피드 라인(312)은 예를 들어 제 1 공급 전압 피드 라인(312)상에 제 1 공급 전압 VDDP를 제공하는 (외부) 전압 공급기에 접속된다. 제 2 공급 전압 피드 라인(314)은 예를 들어 부하(320)에 접속되어, 조정된 공급 전압(VDD)이 제 2 공급 전압 피드 라인(314)에 의해 부하(320)에 제공된다. 이를 위해, 조정 트랜지스터(310)는 제 2 공급 전압 피드 라인에 공급 전류 IVERS를 제공한다. 조정된 공급 전압 VDD을 이하 제 2 공급 전압으로도 지칭한다는 사실에도 주목하자. 또한, 스 위칭 장치(300)는 조정 트랜지스터 활성화 회로(330)를 포함하는데, 이는 조정된 공급 전압 VDD에 기초하여 조정 트랜지스터(310)의 제어 단자(게이트 단자)를 활성화도록 구성되어 제 2 조정된 공급 전압 VDD은 적어도 수동 상태에서 기설정된 값을 채택한다. 기설정된 값은 부하(320)의 신뢰할 수 있는 동작을 가능하게 하는 전압이 부하(320)에 제공되도록 선택된다. 또한, 예를 들어 모든 전압은 기준 전위(GND)에 관련된다. 또한, 조정 트랜지스터(310)는 조정-트랜지스터 활성화 회로(330)와 함께 조정기 또는 전압 조정기를 구성한다는 사실을 주목하자.
조정 트랜지스터(310)에 의해 제공되는 공급 전류 IVERS는 부하(320)에 의해 흡수되는 부하 전류(ILAST)에 의해 실질적으로 결정된다. 따라서, 부하 전류(ILAST)는 사전 결정되는 값만큼 증가하며, 조정 트랜지스터(310)를 통해 흐르는 공급 전류(IVERS)의 증가에 의해 직접 영향받는다.
또한, 스위칭 장치(300)는 동작점 판정 수단(340)을 포함한다. 동작점 판정 수단(340)은 공급 전류(IVERS)에 대한 측정치인 정보(342)에 기초하여 조정 트랜지스터가 낮은 동작점에 존재하는지를 결정하도록 구성된다.
동작점 판정 수단은 예를 들어, 동작점의 크기에 대한 측정치를 나타내는 아날로그 신호를 생성한다. 아날로그 신호에 의존하여, 예를 들어 하나 또는 여러 임계값과 비교하여 조정 트랜지스터가 낮은 동작점에 존재하는지 또는 높은 동작점에 존재하는지 또는 낮은 동작점과 높은 동작점 사이에 존재하는지를 결정할 수 있다.
다시 말해, 동작점 판정 수단(340)은 조정 트랜지스터(310)에 의해 제공되는 공급 전류에 관한 결론을 허용하는 변수를 평가한다. 예를 들어, 동작점 판정 수단(340)은 공급 전류(IVERS)로부터 유도되거나 공급 전류(IVERS)에 실질적으로 비례하는 전류를 평가할 수 있다. 일반적으로, 동작점 판정 수단은 조정 트랜지스터(310)를 통해 흐르는 공급 전류(IVERS)에 통계적으로 관련되는 변수를 평가하는 것으로 가정하는데, 이는 따라서 현재 공급 전류(IVERS)의 이미지이다(그리고 공급 전류의 백그라운드에 의해 현저하지 않게 영향 받는다).
낮은 동작점은, 낮은 동작점의 조정 트랜지스터가 부하(320)에 의해 일어나는 공급 전류의 증가를 보상할 수 있지 않아서 제 2 공급 전압 VDD가 기설정된 허용 가능한 최소 전압 값 이하로 임의의 시각에 떨어지지 않는다는 사실에 의해 정의되는데, 최소 전압 값 이하에서 제 2 공급 전압 VDD이 공급되는 회로 또는 부하(320)의 신뢰할 수 있는 동작은 보장되지 않는다. 다시 말해, 공급 전류(IVERS)에 대한 측정치인 정보에 기초하여, 동작점 판정 수단(340)은 조정 트랜지스터(310)가 낮은 동작점에 존재할 때를 검출하는데, 여기서 기설정된 주기 내의 기설정된 전류 양에 의한 부하 전류(ILAST)의 증가(따라서 부하 전류의 증가는 갑작스럽게 일어나거나 조정기의 시간 제한보다 빠르게 발생함)는 제 2 공급 전압 VDD를 기설정된 허용 가능한 최소 전압 값 이하로 떨어지게 할 것이며, 최소 전압 값 이하에서 부하(320)의 신뢰할 수 있는 동작은 더 이상 보장되지 않는다.
매우 일반적으로, 동작점 판정 수단은 조정 트랜지스터(310)에 의해 제공되는 공급 전류(IVERS)가 기설정된 값보다 작을 때 조정 트랜지스터(310)의 동작점 이하를 검출하도록 구성된다. 기설정된 값은 기술적으로 의미있는 범위 내에서 선택되는데, 이는 전술한 바와 같이 정의된 낮은 동작점을 검출하는 데 적합하다.
스위칭 장치(300)는 또한 방지 수단(prevention means, 350)을 포함하는데, 이는 낮은 동작점에서 시작하여 기설정된 주기 내에서 발생하는 적어도 기설정된 전류 양만큼의 공급 전류의 증가를 방지하도록 구성된다. 방지 수단(350)은 동작점 판정 수단(340)으로부터 낮은 동작점이 존재하는지에 관한 정보(360)를 수신한다. 이를 위해, 방지 수단(350)은 제 2 공급 전압 VDD가 제공되는 회로 또는 부하(320) 상에서 기능하며, 방지 수단(350)은 부하 전류(ILAST)상에 영향을 준다.
다시 말해, 방지 수단(350)은 조정 트랜지스터(310)가 낮은 동작점에 존재할 때 적어도 기설정된 전류 양만큼 (기설정된 주기 내에서) 고속으로 또는 갑작스럽게 증가하는 부하(320)에 의해 흡수되는 부하 전류(ILAST)를 방지한다. 기설정된 주기 내의 적어도 기설정된 전류 양에 의한 부하 전류(ILAST)의 빠른 증가 또는 공급 전류(IVERS)의 대응 증가는 조정 트랜지스터(310)가 낮은 동작점에 존재할 때 낮은 동작점의 대응 정의에 따라 제 2 공급 전압 VDD이 기설정된 허용 가능한 최소 전압 값 이하로 떨어지게 할 것이다.
따라서, 스위칭 장치(300)는 기설정된 허용 가능한 최소 전압 값 이하로 제 2 공급 전압 VDD이 떨어지는 것을 방지하여, 제 2 공급 전압 VDD이 제공되는 회로의 신뢰할 수 있는 동작이 임의의 시각에서 보장된다.
스위칭 장치(300)는 전압 조정기가 낮은 동작점에 존재할 때 "불량" 부하 점프를 방지하는 본 발명에 기초하는 핵심 사상을 구체화한다. "불량" 부하 점프는 현저한 전압 강하를 초래할 부하 점프로 이해하면 되는데, 예를 들어 기설정된 허용 가능한 최소 전압 값 이하로 제 2 공급 전압 VDD이 떨어지면, 제 2 공급 전압 피드 라인에 의해 공급되는 부하(320)의 신뢰할 수 있는 동작이 더 이상 보장되지 않을 것이다.
도 4는 본 발명의 제 2 실시예에 따른 본 발명의 전압 공급 회로의 블록도를 도시하고 있다. 도 4의 스위칭 장치는 전체적으로 400으로 표시된다. 스위치 장치(400)는 스위칭 장치(300)에 기초한다는 사실을 주목하자. 그러므로, 동일한 수단 또는 변수는 동일한 부호로 표시된다. 그러므로, 대응 설명의 반복은 생략할 것이며, 대신, 전압 공급 회로(300)의 설명에 관해 참조해야 한다.
전압 공급 회로(400)에서, 방지 수단(350)은 제 2 공급 전압 VDD이 제공되는 부하(320)의 적어도 비활동 회로 부분(430)을 차단하도록 구성되며, 낮은 동작점에 조정 트랜지스터가 존재한다는 신호를 동작점 판정 수단(340)이 제공한다. 또한, 방지 수단(350)은 동작점 판정 수단(340)이 낮은 동작점에 더 이상 조정 트랜지스터(310)가 존재하지 않는다고 통지하면 활성화를 위해 차단된 회로 부분(430)을 해제하도록 구성된다.
다시 말해, 부하(320)는 적어도 2개의 회로 부분(430, 440)을 포함하는데, 조정 트랜지스터(310)의 낮은 동작점이 검출되는 시점에 이들은 모두 비활동 상태이므로 많아야 작은 정지 전류(quiescent current) 소비를 갖는다. 두 개의 회로 부분(430, 440)의 전력 소비는 부하 전류(ILAST)에 기여한다. 또한, 부하(320)는 예를 들어 두 개의 회로 부분(430, 440)을 활성화하도록 요청되는 시그널링 신호(450)를 수신한다. 그러나, 조정 트랜지스터(310)가 낮은 동작점에 존재하는 한, 방지 수단(350)은 제 1 회로 부분의 활성화를 차단하여, 제 1 회로 부분(430) 및 제 2 회로 부분(440)은 동시에 활성화될 수 없다. 따라서, 시그널링 신호(450)의 활성화에 응답하여, 조정 트랜지스터가 낮은 동작점에 존재할 때 제 2 회로 부분만이 활성화되고, 제 1 회로 부분은 활성화되지 않는다. 대신에 조정 트랜지스터가 낮은 동작점에 존재하지 않는 경우, 회로 부분(430, 440)은 그러나 시그널링 신호(450)에 의해 동시에(또는 조정 시간 제한보다 짧은 주기 내에) 활성화된다.
또한, 2개의 회로 부분으로 부하(320)를 분할하는 것은, 조정 트랜지스터(310)가 낮은 동작점에 존재하더라도, 제 2 회로 부분(440)의 활성화가 허용 가능한 최소 전압 값 이하의 제 2 공급 전압 VDD의 붕괴를 일으키지 않도록 선택되는 것이 바람직하다. 또한, 두 개의 회로 부분(430, 440)의 동시 스위칭은 전형적으로 낮은 동작점에 조정 트랜지스터(310)가 존재할 때 허용 가능한 최소 전압값 이하의 제 2 공급 전압 VDD의 붕괴를 일으킨다.
일반적으로 말해, 방지 수단은 조정 트랜지스터(310)가 낮은 동작점에 존재할 때 두 개의 회로 부분(430, 440)의 동시적 활성화를 방지한다.
또한, 방지 수단(350)은 조정 트랜지스터(310)가 낮은 동작점에 존재하지 않거나 더 이상 존재하지 않을 때 활성화를 위해 제 1 회로 부분(430)을 해제하도록 구성된다. 따라서, 활성화 신호(450)가 두 개의 회로 부분(430, 440)의 동시 활성화가 요구된다고 표시하더라도, 낮은 동작점이 동시적이 아니라 연속적으로 제공될 때, 방지 수단(350)은 두 개의 회로 부분(430, 440)이 효율적으로 활성화되게 한다.
예를 들어, 방지 수단(350)은, 동작점 판정 수단(340)이 조정 트랜지스터(310)가 낮은 동작점에 존재한다고 알려오면 제 1 회로 부분(430)의 전압 공급기를 차단하고, 동작점 판정 수단(340)이 조정 트랜지스터(310)가 낮은 동작점에 존재하지 않거나 더 이상 존재하지 않는다고 알려오면 제 1 회로 부분(430)에 전압을 공급하게 하도록 구성될 수 있다.
또한, 이와 달리 또는 이에 추가하여, 방지 수단(350)은, 제 1 회로 부분(430)으로의 클록 펄스 공급을 차단 또는 비활성화시켜서 제 1 회로 부분(430)의 활성화를 차단하도록 구성될 수 있다.
또한, 이와 달리 또는 이에 추가하여, 방지 수단(350)은, 제 1 회로 부분(430)에 대한 입력 신호로서 기능하는 차단 데이터 또는 제어 신호에 의해 제 1 회로 부분(430)을 차단하도록 구성될 수 있다.
또한, 이와 달리 또는 이에 추가하여, 방지 수단(350)은, 동작점 판정 수단(340)이 조정 트랜지스터(310)가 낮은 동작점에 존재한다고 신호하는 경우 및 회로 부분(430, 440)의 활성화가 또한 예를 들어 활성화 신호(450)에 의해 요청되는 경우, 기설정된 지연으로, 두 개의 회로(430, 440)를 시간적으로 연속해서 활성화하도록 구성될 수 있다.
다시 말해, 방지 수단은, 이러한 활성화의 필요성이 제어 신호에 의해 표시되는 경우 및 조정 트랜지스터가 낮은 동작점에 존재하는 경우에, 제 1 회로 부분(440)의 활성화 후에 기설정된 지연으로 제 1 회로 부분(440)을 활성화하도록 구성될 수 있다. 이와 달리, 동작점 판정 수단(340)이 조정 트랜지스터(310)가 낮은 동작점에 존재하지 않거나 더 이상 존재하지 않는 경우에만 제 1 회로 부분(430)의 활성화를 일반적으로 허용하도록 구성될 수 있다. 따라서, 동작점 판정 수단(340)이 조정 트랜지스터가 낮은 동작점에 존재하지 않는다고 신호하면, 방지 수단(350)은 제 1 회로 부분의 임의의 활성화를 허용하는 것이 바람직하다.
따라서, 스위칭 장치(400)는 조정 트랜지스터(310)가 낮은 동작점에 존재할 때 두 개의 회로 부분(430, 440)이 동시에 활성화되지 않는다는 것을 보장한다. 이 방식에서, 부하 전류(ILAST) 또는 공급 전류의 허용 가능하지 않은 갑작스런 증가가 방지되므로, 또한, 제 2 공급 전압 VDD가 허용 가능한 최소 전압 값 이하로 떨어지지 않도록 보장한다.
도 5는 본 발명의 제 3 실시예에 따른 본 발명의 전압 공급 회로의 블록도를 도시하고 있다. 도 5에 도시된 전압-공급 회로는 전체적으로 500으로 표시된다. 전압 공급 회로(500)는 도 3 및 도 4를 참조하여 설명한 전압 공급 회로(300, 400)와 유사하므로, 전압 공급 회로(500)의 대응 수단 또는 변수는 스위칭 장치(300 및 400)에서와 동일한 부호로 표시된다. 그러므로, 이와 관련하여, 스위칭 장치(300 및 400)의 설명을 참조하여야 한다.
전압 공급 회로(500)에서, 방지 수단(520)은 동작점 판정 수단(340)으로부터 정보(360)를 수신하는데, 이는 조정 트랜지스터(310)가 낮은 동작점에 존재하는지를 표시한다. 또한, 방지 수단(520)은 (fclockin으로 표시된) 클록 입력 신호(530)를 수신하고, 부하(320)에 (fclockout으로 표시된)클록 출력 신호(540)를 공급한다. 방지 수단(520)은 클록 주파수 조절 수단을 더 포함하는데, 이는 클록 입력 신호(530)의 기설정된 주파수에서의 클록 입력 신호(530)에 기초하여 적어도 2개의 기설정된 값으로 클록 출력 신호(540)의 주파수를 설정하도록 구성된다. 클록 출력 신호(540)의 주파수 설정은 조정 트랜지스터(310)가 낮은 동작점에 존재하는지에 관한 정보(360)의 함수로서 발생한다.
방지 수단(520)은, 동작점 판정 수단(340)이 조정 트랜지스터(310)가 낮은 동작점에 존재한다고 신호하면 낮은 값으로 클록 출력 신호의 주파수를 설정하도록 구성될 수 있다. 또한, 방지 수단(520)은 다른 경우에 높은 값으로 클록 출력 신호(540)의 주파수를 설정하도록 구성될 수 있다.
여기에서 부하(320)의 전력 소비는 부하에 공급되는 클록 출력 신호(540)의 주파수에 의존한다고 가정한다. 따라서, 만약 부하(320) 내에 포함된 스위칭 장치가 활성화되면, 클록 출력 신호(540)의 주파수가 낮은 값을 가질 때 부하(320)의 전력 소비 ILAST는 오직 소량만이 상승한다. 그러나, 클록 출력 신호(540)의 주파수 가 높은 값을 가질 때 부하(320)의 전력 소비 ILAST는 큰 값으로 상승한다.
따라서, 부하의 활성화에서 함께 획득될 수 있는 전압-공급 회로(500)를 통해, 조정 트랜지스터(regulation transistor)가 낮은 동작 포인트에 있을 때 부하 ILAST에 의해 흡수되는 전류는 오직 작은 값만이 증가하고, 이와는 달리, 활성화에서 조정 트랜지스터(310)가 낮은 동작 포인트에 있지 않을 때 부하(320)의 전력 소비 ILAST는 보다 큰 증가를 나타낸다.
만약 동작점 판정 수단(340)이 조정 트랜지스터(310)가 더 이상 낮은 동작 포인트에 있지 않다는 것을 검출하면, 예방 수단(520)은 나아가 클록 출력 신호(540)의 클록 주파수를 증가시킨다. 따라서 조정 트랜지스터(310)가 최초에 낮은 동작 포인트에 존재할 때 부하(320)의 전력 소비 ILAST가 단계적으로 증가한다.
간략하게, 본 발명의 중심 사상에 따라, 전압-공급 회로(400, 500)는 전압 조정기(조정 트랜지스터(310)와 조정 트랜지스터 활성 회로(330)로 구성됨)의 동작 포인트에 의존하여 단계적인 넓은 부하 점프의 수행( 및 그에 따른 부하 전류 ILAST 또는 상응하는 공급 전류 IVERS의 빠른 변화)을 허용하며, 그에 따라 전압 조정기를 해제한다는 점이 인지될 수 있다. 만약 조정기(또는 동작점 판정 수단(340))가 낮은 동작 포인트의 신호를 보내면, 예방 수단(520)은 결정된 시스템 모듈의 클록 주파수 또는 작동 주파수를 감소시킨다. 따라서, 부하 변화는 감소된다.
또한, 조정기의 낮은 동작 포인트가 나타날 때, 예를 들어 비휘발성 메모 리(NVM = non-volatile memory)로의 액세스는 총 이용가능한 판독 증폭기의 중 오직 일부분(예를 들어 절반)에만 발생할 수 있다. 이러한 경우, 스위칭 장치(400) 내의 제 1 회로 부분(430)은 비휘발성 메모리를 액세스하는 20개의 판독 증폭기에 해당하고, 제 2 회로 부분(440)은 비휘발성 메모리를 액세스하는 추가의 20개의 판독 증폭기에 해당한다.
만약 조정기가 자신의 동작 포인트를 상승시키면, 즉 만약 (동작점 판정 수단(340)에 의해) 더 이상 낮은 동작 포인트의 신호가 발생하지 않으면, 다시 전체 전력(성능)으로 스위칭하는 것이 가능하다. 전체 전력으로 스위칭하는 것은 부하(320) 내에 포함된 구성 요소의 클록 주파수의 증가 또는 추가의 회로 부분(예를 들어 판독 증폭기)의 활성화에 해당한다. 전체 캐패시티로의 스위칭은 오직 조정기의 결정된 동작 포인트에 기초하여, 또는 이와는 달리, 부하 내에 포함된 회로 부분의 활성화에 따른 결정된 지연의 경과 후에 발생할 수 있다.
따라서 도 4 및 도 5를 참조로 하여 기술된 전류-공급 회로(400, 500)는, 예를 들어 더 큰 전류 점프가 더 작은 전류 점프보다 제 2 공급 전압(VDD)의 더 큰 전압 붕괴를 발생시킨다는 관찰에 기초한다(도 2 참조). 조정 트랜지스터를 포함함으로써 점프는 전압 조정의 시간 상수보다 짧은 주기 내의 전류의 빠른 변화로 이해된다. 따라서 전압-공급 회로(400, 500)는 일반적으로 종래의 스위칭 장치에 대해 부하 점프의 크기를 감소시키는 (그에 따라 기설정된 주기 내에서 발생하는 변화의 양 또는 부하에 의해 흡수된 부하 전류 ILAST의 증가량을 감소시키는) 결과를 나타낸다.
도 6은 본 발명의 예시적인 제 4 실시예에 따른 본 발명의 전압-공급 회로의 블록도이다. 도 6의 전압-공급 회로는 그 전체가 (600)으로 지정된다. 전압-공급 회로(600)의 소자 및 변수의 의미 또는 기능이 이미 도 3, 4 및 5의 전압-공급 회로(300, 400, 500)로부터 알려졌기 때문에, 전압-공급 회로(600)에서 동일한 참조 번호로 지정되며 여기에서 다시 기술되지 않는다. 대신, 전압-공급 회로(300, 400, 500)의 설명을 참조해야한다.
전압-공급 회로(600)에서 예방 수단(620)은 스위칭할 수 있는 전류 싱크(630)를 포함한다. 예방 수단(620)은 조정 트랜지스터(310)가 낮은 동작 포인트에 있는지에 대한 정보(360)에 의존하여 스위칭할 수 있는 전류 싱크(630)를 스위치 온 또는 오프하도록 형성된다. 스위칭할 수 있는 전류 싱크(630)는 제 2 공급 전압 피드 라인(feed line)(314)에 더 연결되고, 스위치-온 상태에서 제 2 공급 전압 피드 라인(314)으로부터 싱크 전류 ISENKE를 유도하도록 형성된다. 따라서, 스위칭 가능한 전류 싱크(630)가 스위치 온 되었을 때, 조정 트랜지스터(210)를 통해 흐르는 공급 전류 IVERS가 증가한다.
싱크의 전류 ISENKE는 바람직하게, 스위칭 가능한 전류 싱크(630)가 스위치 온 되었을 때 조정 트랜지스터(310)가 낮은 동작 포인트에 있지 않도록 디멘젼된다(dimensioned).
따라서, 스위칭 가능한 전류 싱크(630)는 조정 트랜지스터(310)가 연장된 시 간 간격 동안 낮은 동작 포인트에 있는 것을 방지한다. 따라서, 부하(320)의 전력 소비 ILAST의 변화는 제 2 공급 전압이 허용가능한 최소 전압 값 아래로 하강하는 정도까지의 붕괴를 발생시킬 수 없다.
선택적으로, 예방 수단(620)은 조정 트랜지스터(310)가 낮은 동작 포인트에 있을 때 부하 증가에 의해 제 2 공급 전압(VDD)이 적합하지 않은 방법으로 붕괴할 가능성이 뚜렷한 부하(320)의 전력 소비 ILAST 증가로의 접근을 나타내는 시그널링 신호(640)를 수신하도록 형성된다. 이러한 경우 예방 수단(620)은 바람직하게 오직 시그널링 신호(640)가 매우 강한 부하 변화로의 접근을 나타내는 동시에 동작점 판정 수단(340)이 조정 트랜지스터(310)가 낮은 동작 포인트에 있다는 신호를 발신할 때에만 스위칭 가능한 전류 싱크(630)를 활성화하도록 형성된다. 따라서, 조정 트랜지스터(310)가 낮은 동작 포인트에 존재하는 것이 모든 경우에 스위칭 가능한 전류 싱크(630)를 활성화로 이끄는 것은 아니며 오직 부하(320)의 전력 소비 ILAST의 큰 변화가 실제로 근접할 때에만 활성화한다.
시그널링 신호(640)는 예를 들어 부하(320) 자신 또는 부하(320)를 활성화시키는 상위 제어 수단에 의해 발생될 수 있다. 예를 들어, 시그널링 신호(640)는 부하(320)의 회로 부분의 활성화가 근접한다는 관찰에 응답하여, 부하(320) 자신에 의해 또는 (예를 들어 시퀀셜 제어(sequential control)와 같은) 상위 제어 수단에 의해 활성화될 수 있다.
따라서 전압-공급 회로(600)는, 필요한 경우 자유롭게 프로그램할 수 있는 전류 싱크(스위칭 가능한 전류 싱크(630))를 통해 바람직하게 (조정 트랜지스터(310)와 조정-트랜지스터 제어 회로(330)로 구성된) 전압 조정기를 동작 포인트에 놓아 다가오는 "부적절한" 부하 변화가 제 2 공급 전압(VDD)의 뚜렷한 전압 붕괴 없이 유지되도록 하는 본 발명에 따른 관찰을 수행한다. 본 발명에 따른 설계는 칩의 실제 전류 소비 IVERS와 자유롭게 조정가능한 기준 전류와의 비교를 제공하고, 시스템의 전류 소비가 너무 적을 때, 전류 싱크(630)를 통한 추가의 전류 ISENKE를 흡수한다. 따라서, 최소 시스템 전류가 확보되고, 그에 따라 일반적으로 파생물 또는 부하(320)의 부하 변화가 발생할 때 시스템에 대한 전압 공급이 보장되도록 전압 조정기가 동작 포인트에 유지된다. 만약 큰 부하 변화가 접근하고 있다면, 시스템의 베이스 전류(요컨대 공급 전류 IVERS)는 이것이 트리거되기 전에 (예를 들어 칩 카드 상의 암호 프로세서의 활성화 이전에) 상승한다. 따라서 조정기는 보다 높은 동작 포인트로 이동된다.
따라서 본 발명에 따른 전압-공급 회로(600)는 예를 들어 낮은 초기 전류 값에서 시작한 전류 점프가 보다 높은 초기 전류 값에서 시작한, 대략 동일한 절대 진폭(absolute amplitude)의 전류 점프보다 실질적으로 보다 높은 전압 붕괴를 발생시킨다는 관찰에 기초한다(도 1a 및 도 1b 참조).
상기 관찰에 기초하여, 가장 간단한 해결법은 최악의 경우의 부하 점프에서조차도 제 2 공급 전압(VDD)의 초과 붕괴가 발생하지 않도록 오직 시스템의 베이스 전류만을 (그에 따라 부하(320)가 최소 전류 ILAST를 흡수할 때 존재하는 공급 전류 IVERS도) 상승시키는 데에 있다.
가장 가능성이 높은 시스템의 부하 점프는 일반적으로 시스템의 "최악의" 구성 요소에 의해, 즉 활성화 및 비활성화될 수 있고 (다른 구성 요소에 비해) 높은 전력 소비를 갖는 구성 요소에 의해 발생된다. 따라서, 예를 들어 서로 다른 유형의 칩 카드에서 서로 다른 유형의 구성 요소가 최대의 전력 소비를 가질 수 있다. 일 파생물에서, 예로서 (예를 들어 Crypto2000 유형의) 암호의 공동-프로세서는 결정 요소이다(요컨대 전력 소비가 가장 많이 변화하는 구성 요소). 다른 파생물에서, 이들은 예를 들어 비휘발성 메모리(NVMs)의 판독 증폭기이다. 다시 말하면, 부하 변화에 대한 결정 부분 또는 전력 소비에서의 변화는 파생물을 구성하는 구성 요소에 의존한다.
본 발명의 간단한 실시예에서 시스템의 베이스 전류는 전류 싱크에 의해 상승되어 최대의 가능성에서조차도 부하 변화가 초과의 전압 붕괴를 나타내지 않는다. 다시 말하면, 일정한 전력 소스를 가질 때 전류는 제 2 공급 전압 피드 라인으로부터 유도될 수 있고, 그에 따라 조정 트랜지스터에 의해 제공된 공급 전류가 증가되어 조정 트랜지스터는 (항상) 높은 동작 포인트에 있게 되며, 이 높은 동작 포인트에서 조정 트랜지스터 또는 조정은 부하에 의해 발생하는 부하 변화의 가능성이 최대라 할지라도 제 2 공급 전압이 허용가능한 최소 전압 아래로 하락하지 않도록 조정된 제 2 공급 전압을 보상할 수 있다.
그러나, 상기의 매우 간단한 실시예에서, 불필요하게 높은 베이스 전류가 다 른 모든 부하 변화(요컨대 최악의 경우인 부하 변화보다 작은 정도의 부하 변화)에서 흐른다.
따라서 오직 부적절한 부하 변화가 발생하려는 순간에만 베이스 전류를 상승시키는 것이 바람직하다. 예를 들어 암호 프로세서의 활성화 직전에 (예를 들어 제 2 공급 전압 피드 라인에 연결된 전류 싱크를 활성화함으로써) 시스템의 베이스 전류를 적당히 상승시켜도 충분하다. 다시 말하면, 바람직하게 베이스 전류는, 활성화하는 것이 최대 가능성의 부하 변화를 나타내는 부하의 회로 부분이 활성화되기 이전에 상승되어야 한다. 이러한 구성 요소의 다가오는 활성화는 부하 자신 또는 상위 제어 수단(시퀀셜 제어)에 의해, 본 발명에 따라 예를 들어 예방 수단으로 시그널링될 수 있다. 그 다음 베이스 전류의 상승은 전압 조정기(조정 트랜지스터(310) 포함)를 다가오는 높은 부하 점프에 대비시킨다(예를 들어 암호 프로세서를 스위치 온 한다).
다른 측면에 따르면, 전압-공급 회로는 제 2 공급 전압 피드 라인에 연결된 스위칭 가능한 전류 싱크를 더 포함하여 제 2 공급 전압 피드 라인에 연결된 시스템의 총 전류 소비가 스위칭 가능한 전류 싱크를 활성화함으로써 조정될 수 있도록 한다. 이러한 경우, 동작점 판정 수단은 스위칭 가능한 전류 싱크에 연결되고 일정한 총 전류 흡수를 설정하기 위해 제어가능한 전류 싱크를 활성화하도록 형성된다.
도 7은 본 발명에 따른 낮은 동작 포인트를 시그널링하며 본 발명에 따른 전압-공급 회로에서 사용되는 본 발명에 따른 스위칭 장치의 회로도이다. 도 7의 스 위칭 장치는 그 전체가 (700)으로 지정된다. 조정 트랜지스터(710)는 제 1 공급 전압 피드 라인(714)과 제 2 내부 공급 전압 피드 라인(718) 사이에 접속된다. 조정 트랜지스터(710)에서, NMOS 전계-효과 트랜지스터의 드레인 단자는 제 1 공급 전압 피드 라인(714)에 접속되고, NMOS 전계-효과 트랜지스터의 소스 단자는 제 2 공급 전압 피드 라인(718)에 접속된다. 제 2 공급 전압 피드 라인(718)과 기준 전위(GND) 사이에 캐패시터(720)가 접속된다.
또한, 스위칭 장치(700)는 제 2 공급-전위 제공 라인(718)에 의해 공급되는 전력-소스 회로(730)를 포함한다. 전력-소스 회로(730)는 기설정된 일정한 전류 I1을 제공한다. 그러나 다른 실시예에서, 전류 I1는 아래에서 기술되는 바와 같이, 가변적으로 조정될 수 있다.
일정한 전류 I1는 전류 뱅크에 유사하게 상호접속되는 트랜지스터 장치(740)를 공급된다. 장치(740)는 제 1 PMOS 전계-효과 트랜지스터(742)를 포함하며, 이 트랜지스터(742)의 게이트 단자 및 드레인 단자는 서로 연결되고, 또한 전력-소스 회로(730)의 출력에도 연결된다. 또한, 제 1 PMOS 전계-효과 트랜지스터(742)의 소스 단자는 제 2 공급 전압 피드 라인(718)에 연결된다. 요컨대 제 1 PMOS 전계-효과 트랜지스터(742)의 드레인-소스 경로를 통해 전력-소스 회로(730)에 의해 제공된 일정한 전류 I1이 흐르고, 이때 제 1 PMOS 전계-효과 트랜지스터(742)의 게이트-소스 전압은 상응하는 전류 흐름을 허용하도록 조정된다.
또한, 제 1 PMOS 전계-효과 트랜지스터(742)의 게이트 단자는 제 2 PMOS 전 계-효과 트랜지스터(744)의 게이트 단자 및 제 3 PMOS 전계-효과 트랜지스터(746)의 게이트 단자에 연결된다. 또한, 제 2 PMOS 전계-효과 트랜지스터(744)의 소스 단자는 제 2 공급 전압 피드 라인(718)에 연결되어, 제 2 PMOS 전계-효과 트랜지스터(744)의 게이트-소스 전압이 제 1 PMOS 전계-효과 트랜지스터(742)의 게이트-소스 전압과 동일하도록 한다. 요컨대 제 2 PMOS 전계-효과 트랜지스터(744)는 자신의 드레인 단자에서, 제 1 PMOS 전계-효과 트랜지스터(742)와 제 2 PMOS 전계-효과 트랜지스터(744)의 채널 폭 사이의 관계에 의존하여 제 1 PMOS 전계-효과 트랜지스터(742)의 드레인 전류에 비례하고, 그에 따라 전류-소스 회로(730)에 의해 제공된 일정한 전류 I1에 비례하는 전류를 제공한다.
또한, 스위칭 장치(700)는 조정 트랜지스터(710)와 유사하게 구성되어 있는 동작점 판정 트랜지스터(750)를 포함한다. 다시 말하면, 동작점 판정 트랜지스터(750)의 구조는 조정 트랜지스터(710)의 구조와 예를 들어 도핑 프로파일, 사용된 기술, 채널 길이 및 층의 두께와 같은 면에서 실질적으로 동일하다. 본질적으로 동작점 판정 트랜지스터(750)는, 지형적 변수의 변화 때문에 동작점 판정 트랜지스터가 조정 트랜지스터에 의해 제공되는 전류에 비례하는 전류를 제공한다는 점에서 조정 트랜지스터(710)와 다르다(조정 트랜지스터와 동작점 판정 트랜지스터에 동일한 전압이 존재한다고 가정한다). 이러한 예시적인 실시예에서, 동작점 판정 트랜지스터(750)는 예를 들어 NMOS 전계-효과 트랜지스터이며, 이것은 동작점 판정 트랜지스터(750)의 채널 폭이 조정 트랜지스터(710)의 채널 폭의 일부라는 점에서만 조정 트랜지스터와 다르다. 예를 들어, 동작점 판정 트랜지스터의 채널 폭은 조정 트랜지스터의 채널 폭의 1/10 내지 1/10000일 수 있다.
조정 트랜지스터(710)와 동작점 판정 트랜지스터(750)의 게이트 단자는 바람직하게 모두 조정 회로에 의해 활성화되고, 이 조정 회로는, 제 2 공급 전압 피드 라인(718) 상의 전압에 기초하여 제 2 공급 전압 피드 라인(718) 상의 전압을 기설정된 값으로 보상하도록 상기 트랜지스터에 대해 활성화 신호를 발생한다.
동작점 판정 트랜지스터(750)의 드레인 단자는 조정 트랜지스터(710)의 드레인 단자에 연결된다. 또한, 조정 트랜지스터(710) 및 동작점 판정 트랜지스터(750)의 게이트 단자는 서로 연결된다. 또한 동작점 판정 트랜지스터(750)의 소스 단자는 제 3 PMOS 전계-효과 트랜지스터(746)의 소스 단자에 연결된다.
또한 제 3 PMOS 전계-효과 트랜지스터(746)의 드레인 단자는 예를 들어 두 개의 NMOS 전계-효과 트랜지스터로 구성된 전류 미러(760)를 통해, 제 2 PMOS 전계-효과 트랜지스터(744)의 드레인 단자에 효과적으로 연결된다.
또한, 제 2 캐패시터(770)는 제 2 PMOS 전계-효과 트랜지스터(744)의 드레인 단자에 연결된다. 요컨대 캐패시터(770)는, 가능한 동작점을 제외하고, 제 2 PMOS 전계-효과 트랜지스터(744)와 제 3 PMOS 전계-효과 트랜지스터(746)의 드레인 전류 사이의 차와 동일한 전류 ICAP으로 충전된다. 다시 말하면,
Figure 112007033267394-pat00001
이며, 이때 ID, P2는 제 2 PMOS 전계-효과 트랜지스터(744)의 드레인 전류이 고, ID, P3는 제 3 PMOS 전계-효과 트랜지스터(746)의 드레인 전류이며, C1과 C2는 일정한 동작점 요소이다.
제 3 PMOS 전계-효과 트랜지스터(746)의 드레인 전류인 ID, P3는 실질적으로 동작점 판정 트랜지스터(750)의 게이트 전위과 제 3 PMOS 전계-효과 트랜지스터(746)의 게이트 전위 사이의 전위 차에 의존한다. 또한 상응하는 전위 차는 조정 트랜지스터(710)의 게이트-소스 전위 차에 대한 측정값이며, 그에 따라 조정 트랜지스터(710)를 통해 흐르는 공급 전류 IVERS에 대한 측정값이다.
이제 제 3 PMOS 전계 효과 트랜지스터(746)의 드레인 전류 ID, P3을 조정하는 방법을 설명할 것이다. 우선, 동작점 판정 트랜지스터(750)의 소스 단자에서 제 2 공급 전압 피드 라인(feed line)(718) 상에 존재하는 전위 VDD와 동일한 전위가 존재하면 동작점 판정 트랜지스터(750)의 드레인 전류 ID,AP가 평형값 ID,AP,0을 채택한다고 가정한다. 따라서, 이상의 경우에서, 제 3 PMOS 전계 효과 트랜지스터(746)의 소스 단자에서의 전위도 VDD와 동일하면, 제 3 PMOS 전계 효과 트랜지스터의 드레인 전류 ID, P3도 평형값 ID, P3 ,0을 채택한다. 또한, (채널 폭 또는, 바이폴라 트랜지스터의 경우에, 이미터 표면을 제외하고) 동작점 판정 트랜지스터(750) 및 조정 트랜지스터(710)의 동일한 실행 때문에, 평형값 ID,AP,0이 조정 트랜지스터(710)에 의해 공급된 공급 전류 IVERS에 비례한다는 사실에 가까워진다.
동작점 판정 트랜지스터(750)의 평형 전류 ID,AP,0가 제 3 PMOS 전계 효과 트랜지스터(746)의 동작점 전류 ID, P3 ,0보다 크면, 동작점 판정 트랜지스터(750)와 제 3 PMOS 전계 효과 트랜지스터(746)의 공통 소스 전위는 제 3 PMOS 전계 효과 트랜지스터(746)의 실제 드레인 전류 ID,P가 평형값 ID,AP,0 와 ID, P3 ,0 사이에 포함되도록 조정된다. 이와 달리, 동작점 판정 트랜지스터(750)의 평형 전류가 제 3 PMOS 전계 효과 트랜지스터(746)의 평형 전류보다 작으면, 제 3 PMOS 전계 효과 트랜지스터(746)의 실제 드레인 전류도 평형 전류 ID,AP,0 와 ID, P3 ,0 사이에 포함된다.
따라서, 제 3 PMOS 전계 효과 트랜지스터(746)의 드레인 전류는 평형 전류 ID,AP,0에 대한 단조 의존성을 나타내므로, 공급 전류 IVERS에 대한 단조 의존성도 나타낸다는 점에 유의해야 한다. 따라서, 제 3 PMOS 전계 효과 트랜지스터(746)의 드레인 전류 ID, P3는 현재 공급 전류 IVERS에 대한 (순시) 결정이 가능하므로, 조정 트랜지스터(710)를 통해 흐르는 공급 전류 IVERS에 대한 측정치이다.
도시된 스위칭 장치(700)의 동작은 다음과 같이 요약될 수 있다.
제 2 캐패시터(770)는 진폭이 기설정된 전류(제 2 PMOS 전계 효과 트랜지스터(744)의 드레인 전류 ID, P2) 및 조정 트랜지스터(710)에 의해 공급되는 공급 전류 IVERS에도 순시적으로 의존하는 전류 ICAP로 충전 또는 방전된다. 바꾸어 말하면, 제 2 캐패시터(770)의 충전 전류 ICAP는 공급 전류 IVERS의 순시값에 의존한다. 예컨대, 순간 공급 전류 IVERS가 양적으로 기설정된 값보다 크면, 제 2 캐패시터(770)는 자신(770)이 최소 캐패시터 전압을 가질 때까지 방전된다. 이와 달리, 공급 전류 IVERS가 기설정된 전류값보다 작으면, 즉, 제 2 캐패시터(770)에서의 전압(tension)이 최대 가능 값에 도달하지 않으면, 제 2 캐패시터(770)는 충전된다. 따라서, 상당히 일반적으로, 공급 전류 IVERS가 기설정된 임계 전류값보다 크면 제 2 캐패시터(770)에 저장된 전하는 제 1 방향에 따라 변하고, 공급 전류 IVERS가 기설정된 임계 전류값보다 작으면 제 2 캐패시터에 저장된 전하는 제 1 방향과 반대인 제 2 방향에 따라 변하는 것으로 공식화될 수 있다. 제 2 캐패시터(770)가 충전 또는 방전되는 속도는 공급 전류 IVERS와 임계 전류값 간의 양적인 차이의 진폭에 의존한다.
또한 제 2 캐패시터(770)의 전압은 조정 트랜지스터(710)가 낮은 동작점에 존재하는지 아닌지에 대한 측정치로 사용될 수 있다. 공급 전류 IVERS가 기설정된 임계 전류값보다 작으면 조정 트랜지스터(710)는 낮은 동작점에 존재하고, 공급 전류 IVERS가 기설정된 임계 전류값보다 크면 조정 트랜지스터(710)는 높은 동작점에 존재한다고 가정된다. 조정 트랜지스터(710)가 낮은 동작점과 높은 동작점 사이의 변환에 대해 필요로 하는 시구간은 제 2 캐패시터(770)에 의해 재생성된다. 공급 전류 IVERS와 임계 전류값 사이의 양적인 차이가 커질수록, 제 2 캐패시터(770)의 재충전은 더욱 빠르게 발생하며, 제 2 캐패시터(770)를 통해 존재하는 전압은 조정 트랜지스터(710)의 동작점을 시그널링하는 표지로서 사용된다.
또한, 도시된 스위칭 장치(700)에서, 전원(730)이 반드시 일정한 전류 I1를 공급해야하는 것은 아니라는 사실에 의존한다. 그 대신에, 전원(730)에 의해 공급되는 전류 I1가 조정 트랜지스터(710)가 낮은 동작점에 존재하는지 또는 높은 동작점에 존재하는지에 따라 변하는 것이 가능하다. 따라서, 예컨대, 이력 현상(hysteresis)은 이하에 설명되는 바와 같이 구현될 수 있다. 또한, 전원(730)은 부하 변화가 접근중인지 또는 제 2 공급 전압 피드 라인(718)에 결합되는 부하의 경우에 예상되는지에 대한 정보를 수신하도록 형성될 수 있다. 이에 따라, 전원(730)은 스위치 온 또는 스위치 오프되거나 2개의 상이한 전류값 사이에서 스위칭될 수 있다. 이는 조정 트랜지스터(710)가 실질적으로 낮은 동작점에 존재하는지 또는 높은 동작점에 존재하는지에 대한 판단이 조정 트랜지스터에 의해 보상되는 부하 변화의 크기에 의존하므로, 이치에 맞다. 따라서, 낮은 동작점 또는 높은 동작점의 검출에 대한 조건은 다음 부하 변화의 함수로서 조정될 수 있다. 또한, 전원 회로(730)는 다음 부하 변화의 진폭에 대한 정보도 수신할 수 있으므로, 두 단계로뿐만 아니라 다음 부하 변화의 진폭의 함수로서 양적으로 공급되는 전류 I1도 조정할 수 있다. 전원 회로(730)는 다음 부하 변화의 크기에 대한 정보를 이산값 또는 연속값의 형태로 수신하고, 이산값 또는 연속값의 형태로 공급되는 전류 I1를 조정할 수 있다.
또한, (본 기술의 구성 내에 설명된 다른 모든 예시적인 실시예뿐만 아니라) 도 7에 도시된 스위칭 장치는 도시된 스위칭 장치(700)에 상보적인 방법으로 구현 될 수 있다. 바꾸어 말하면, 회로 소자는 상보성 회로 소자로 대체될 수 있으며, 공급 전압의 극성은 이에 따라 변한다. 예컨대, 상보적인 실시예에서, NMOS 전계 효과 트랜지스터는 PMOS 전계 효과 트랜지스터로 대체되며, 반대의 경우도 또한 같다. 또한, 도시된 전계 효과 트랜지스터를 가진 실시예는 예로써만 고려되는 것이다. 바이폴라 트랜지스터를 가진 실시예 또는 전계 효과 트랜지스터와 바이폴라 트랜지스터를 가진 혼합형 실시예도 가능하다. 바이폴라 트랜지스터를 사용하는 경우에, 베이스 단자는 전계 효과 트랜지스터의 게이트 단자에 해당하고, 이미터 단자는 대응하는 전계 효과 트랜지스터의 소스 단자에 해당하며, 컬렉터 단자는 대응하는 전계 효과 트랜지스터의 드레인 단자에 해당한다. NMOS 전계 효과 트랜지스터는 전형적으로 NPN 바이폴라 트랜지스터로 대체되고, PMOS 전계 효과 트랜지스터는 전형적으로 PNP 바이폴라 트랜지스터로 대체된다.
따라서, 요컨대, 도 7을 참조하여 원칙적으로 조정 트랜지스터(710)의 낮은 동작점을 시그널링하는 회로의 구현을 가능하게 하는 스위칭 장치(700)가 설명되었음을 알 수 있다. 제 2 내부 공급 전압 피드 라인(718)에 의한 전류를 가진 칩의 실제 전류 소비는 (자유롭게) 조정가능한 기준 전류에 비교된다. 시스템의 전류 소비가 너무 적으면 -낮은 공급 전류 IVERS 때문에 인지될 수 없음- , 조정기의 낮은 동작점이 전체 시스템으로 시그널링된다.
도 8은 프로그램가능한 전류 싱크(sink)를 이용하는 본 발명의 예시적인 제 4 실시예에 따른 전압 공급 회로를 실행하는 스위칭 장치의 회로도를 도시한다. 도 8의 스위칭 장치는 전부 800으로 지정된다. 스위칭 장치(800)는 도 7을 참조하여 설명된 스위칭 장치(700)에 상당 부분 대응한다. 따라서, 동일한 수단 또는 변수는 동일한 참조 번호로 지정되며, 본 명세서에서 다시 설명되지 않는다. 대신에, 이러한 점에서 스위칭 장치(700)에 대한 실시예를 지칭할 것이다.
스위칭 장치(800)는 스위칭 장치(700)에 대해 이미 설명된 부품 이외에, 스위칭 가능한 전류 싱크(820)를 포함한다. 스위칭 가능한 전류 싱크(820)는 제 2 공급 급전선(718)과 기준 전위 GND 사이에 접속되고, 제 2 공급 전압 피드 라인(718)으로부터의 전류 ISENKE를 제어 전압(830)의 함수로서 유도하도록 형성됨으로써, 조정 트랜지스터(710)를 통해 흐르는 전류 IVERS는 스위칭 가능한 전류 싱크(820)의 전류 ISENKE의 함수로서 변할 수 있다.
일반적으로, 이러한 측면에서 스위칭 장치(800)는 조정 트랜지스터(710)를 통해 흐르는 전류 IVERS가 기설정된 임계 전류값보다 낮으면 전류 싱크(820)가 전류 IVERS를 (예컨대, 기준 전위 GND 쪽으로) 유도하도록 형성된다는 점에 유의해야 한다. 조정 트랜지스터(710)를 통해 흐르는 공급 전류 IVERS가 기설정된 임계 전류값보다 높으면, 스위칭 가능한 전류 싱크(820)는 대신에 낮은 전류를 공급하거나 극소(infinitesimal) 전류만을 공급한다.
스위칭 가능한 전류 싱크(820)의 특성을 조정하거나 스위칭하는 것은 다른 방법으로 구성될 수 있다. 따라서, 프로그램 가능한 전류 싱크(820)는 예컨대, 실 질적으로 2가지 상태들 사이에서 스위칭되도록 형성되어, 스위칭 가능한 전류 싱크(820)는 서로 다른 전류값들 ISENKE1 , 2을 공급한다. 이와 달리, 스위칭 가능한 전류 싱크(820)에 의해 공급된 전류 ISENKE가 적어도 제한된 조정 범위에서 거의 선형인 공급 전류 IVERS에 대한 의존도를 가짐으로써 공급 전류 IVERS가 작아질수록 전류 ISENKE가 더 커지는 것도 가능하다. 또한, 이와 달리, 다른 예시적인 실시예에서, 스위칭 가능한 전류 싱크(820)에 의해 공급되는 전류 ISENKE가 적어도 제한된 동작 범위에서 제 2 캐패시터(770)에 존재하는 전압에 대해 거의 선형인 관계를 가지는 것이 바람직하다.
도 8을 참조하여 도시된 스위칭 장치(800)에서, 스위칭 가능한 전류 싱크(820)는 NMOS 전계 효과 트랜지스터(840)와 저항기(842)로 구성된 직렬 회로를 포함한다. NMOS 전계 효과 트랜지스터(840)의 드레인 단자는 제 2 공급 전압 피드 라인(718)에 접속된다. 또한, NMOS 전계 효과 트랜지스터(840)의 소스 단자는 저항기(842)를 통해 기준 전위 GND에 결합되어, 저항기(842)는 소스 카운터 커플링으로서 작동한다. NMOS 전계 효과 트랜지스터(840)의 게이트 단자는 제 2 캐패시터(770)의 단자에도 결합된다. 따라서, NMOS 전계 효과 트랜지스터(840)의 게이트 단자에서, 제 2 캐패시터(770)에 있는 전압의 함수인 전압이 존재한다.
따라서, 공급 전류 IVERS가 기설정된 임계 전류값보다 높으면, NMOS 전계 효과 트랜지스터(840)의 소스에서의 전압은 감소하며, 이로써 전류 ISENKE가 감소한다. 변화 속도는 제 2 캐패시터(770)의 크기에 의해 결정된다. 이와 달리, 공급 전류 IVERS가 기설정된 임계 전류값보다 작으면, NMOS 전계 효과 트랜지스터(840)의 게이트 단자에서의 전압은 증가하며, 이로써 스위칭 가능한 전류 싱크(820)에 의해 배출된 전류 ISENKE는 증가한다.
따라서 스위칭 장치(800)는 상당히 일반적으로 조정 트랜지스터(710)를 통해 흐르는 공급 전류 IVERS가 (조정 차이를 제외하고) 기설정된 설정값으로 조정되는 전류 조정 회로로도 생각할 수 있다. 여기서, 스위칭 가능한 전류 싱크(820)는 조정 요소로서 제공된다.
요컨대, 따라서, 도 8에 따른 스위칭 가능한 장치(800)는 원칙적으로 전압 조정기 내의 프로그램 가능한 전류 싱크의 구현을 도시한다는 점에 유의해야 한다.
도 9는 프로그램 가능한 전류 싱크뿐만 아니라 스위칭 가능한 기준 전압 소스도 이용하는 본 발명의 예시적인 제 4 실시예에 따른 전압 공급 회로를 실행하는 다른 스위칭 장치의 회로도를 도시한다. 도 9의 스위칭 장치는 전부 900으로 지정되고, 전류 이력 현상으로 최소 부하를 조정하는 프로그램 가능한 회로("프로그램 가능한 최소부하 회로")로도 생각할 수 있다.
스위칭 장치(900)는 도 7 및 도 8을 참조하여 설명된 스위칭 장치(700,800)와 유사하므로, 스위칭 장치(900) 내의 동일한 수단 및 변수는 스위칭 장치(700,800) 내의 동일한 참조 번호로 지정된다. 따라서, 반복되는 설명은 생략되며, 그 대신에 스위칭 장치(700,800)에 대한 설명을 참조해야 한다.
스위칭 장치(900)는 이미 상술한 특징부 이외에, 조정 트랜지스터와 함께 전압 조정(710)을 구성하는 조정 트랜지스터 활성화 회로(910)를 포함한다. 조정 트랜지스터 활성화 회로(910)(간단히 "조정기"로도 지칭됨)는 조정 트랜지스터(710)의 게이트 단자에서의 전압을 조정하여 조정 트랜지스터(710)가 공급 전류 IVERS를 전달하도록 형성되어, (내부) 제 2 공급 전압 피드 라인(718)에 의한 전류를 가진 칩의 전류 소비에 적합해진다. 조정 트랜지스터 활성화 회로(910)는 제 2 공급 전압 피드 라인(718)에 존재하는 제 2 공급 전압 VDD을 일정한 값으로 보상하도록 형성되는 것이 바람직하다. 이 때문에, 조정 트랜지스터 활성화 회로(910)는 예컨대, 기준 전압 소스를 포함하거나, 고정된 기준 전압을 수신하도록 형성될 수 있다. 조정 트랜지스터 활성화 회로(910)는 증폭기 또는 연산 증폭기도 포함할 수 있다.
제 3 스위칭 장치(900)에서, 도 8에 따른 스위칭 가능한 전류 싱크(820)도 스위칭 가능한 전원(920)으로 대체된다. 전달된 전류의 값은 한번 및 모두에 대해 조정되거나 스위칭 장치(900)의 동작 동안 적절한 제어 신호를 통해 다른 값으로 조정될 수 있다. 스위칭 가능한 전원(920)이 스위치 온 및 스위치 오프될 수 있는 스위칭 가능한 전원(920)의 제어 신호(930)는 제 2 캐패시터(770)에서의 전압으로부터 슈미트 트리거(a Schmitt trigger)에 의해 유도된다.
또한, 스위칭 장치(700,800) 내에 도시된 전원(730)은 스위칭 장치(900)에서 스위칭 가능한 전원(940)으로 대체되어, 스위칭 장치(700,800)에서 I1로 지정된 전 류는 제어 신호(930)의 함수로서 적어도 2개의 서로 다른 값으로 조정될 수 있다. 차례로 장치(740)의 입력단에 결합되는 스위칭 가능한 전원(940)은, 제 2 공급 전압 피드 라인(718)에 결합되는 스위칭 가능한 전원(920)이 비활성화되면 제 1 낮은 전류값을 공급하도록 형성된다. 스위칭 가능한 전원(940)은 제어 신호(930)의 상태에 기초하여, 스위칭 가능한 전원(920)이 활성화되면 높거나 더 높은 전류값을 공급하도록 형성된다.
바꾸어 말하면, 조정 트랜지스터(710)가 낮은 동작점에 존재하는지 여부를 판단하기 위해 공급 전류 IVERS가 비교되는 임계 전류값은, 스위칭 장치(900)의 실시예에 따라 제 2 공급 전압 피드 라인(718)으로부터 (예컨대, 기준 전위 GND 쪽으로) 전류 ISENKE(IShunt로도 지정됨)를 유도하기 위해, 스위칭 가능한 전원(920)이 활성화되면 증가한다.
스위치 온 상태에 존재하는 스위칭 가능한 전류 싱크(920)에 의해 공급되는 전류 ISENKE와, 스위칭 가능한 전원(740)에 의해 교번적으로 공급되는 2개의 전류 IADJUST 및 IADJUST + IHYST는 이력 현상이 달성되도록 스위칭 가능한 전원(940)을 스위칭함으로써 스위칭 장치(900)에서 선택된다. 바꾸어 말하면, 이상의 전류는 공급 전류 IVERS가 보다 낮은 임계 전류값 이하로 하강하면 조정 트랜지스터(710)의 낮은 동작점이 검출되도록 선택되며, 진폭은 전류 IADJUST에 의해 고정된다. 따라서, 공급 전류 IVERS가 충분히 긴 구간(제 2 캐패시터(770)의 크기에 의해 결정되는 구간) 동 안 보다 낮은 임계 전류값 이하로 하강하면, 스위칭 가능한 전류 싱크(920)가 활성화된다. 따라서, 공급 전류 IVERS는 조정 트랜지스터(710)가 더 이상 낮은 동작점에 존재하지 않는 범위까지 증가한다. 그러나, 스위칭 가능한 전류 싱크(920)의 활성화와 동시에, 스위칭 가능한 전류 싱크(940)에 의해 공급되는 전류 IADJUST는 IADJUST + IHYST로 스위칭된다. 이는 조정 트랜지스터(710)의 높은 동작점이 제어 라인(930)에 의한 스위칭 가능한 전류 싱크(920)의 활성화 이후 즉시 시그널링되는 것을 방지한다. 대신에, 스위칭 장치는, 공급 전류 IVERS가 (적어도 양적으로) 낮은 임계 전류값보다 높고, 총 전류 IADJUST + IHYST로 고정되는 높은 임계 전류값에 비해 스위칭 가능한 전류 싱크(920)의 활성화 상태에 존재하므로, 조정가능한 전류 싱크(920)의 활성화 이후 (즉시) 트랜지스터의 낮은 동작점을 검출한다. 따라서, 스위칭 장치(900)는 남아있는 시스템에 의해 흡수되는 전류 ISYSTEM의 증가 때문에 공급 전류 IVERS가 상위 임계 전류값 이상으로 증가할 때까지 조정 트랜지스터(710)의 낮은 동작점을 검출하며 (이로써 예컨대, ISYSTEM=ILAST를 적용할 수 있다). 스위칭 가능한 전류 싱크(920)는 이러한 증가 이후에만 비활성화되고, 이와 동시에 스위칭 가능한 전원(940)은 I1=IADJUST를 적용하도록 조정된다.
스위칭 가능한 전류 싱크(920)의 활성화가 (공급 전류 IVERS가 비교되는) 임계 전류값의 증가에 의해 수반되는 도시된 스위칭 장치(900)에 의해, 본 발명에 따 른 스위칭 장치의 높은 안정도가 달성될 수 있다. 조정 트랜지스터(710)의 시상수는 제 2 캐패시터(770)의 적절한 크기 선택을 통해 고려된다. 단시간 교란은 제 1 캐패시터(770)의 전압으로부터 제어 신호(930)를 생성하는 슈미트 트리거(950)에 의해 억제되고, 다른 이력 현상이 스위칭 가능한 전원(940)에 의해 도입된다.
또한 제 2 캐패시터(770)가 선택적으로 조정 가능하거나 스위칭 가능하게 선택될 수 있다는 사실에 주목해야 한다. 따라서, 캐패시터(770)는, 예를 들어, 제어 신호(930)에 따라 보다 높거나 낮은 동작점이 존재하는지에 따라, 조정되거나 스위칭될 수 있다. 이는 (조정 트랜지스터(710) 및 조정 트랜지스터 활성화 회로(910)로 구성된) 조절부의 시정수가 조정 트랜지스터(710)의 동작점에 따라 달라지는 것으로 관측되었기 때문에, 유리한 점을 갖는다. 공급 전류 IVERS가 높은 값을 채택하는 경우(혹은 제어 신호(930)가 높은 동작점을 시그널링하는 경우) 캐패시터를 보다 작은 값으로 조정하는 것이 바람직하다.
또한, 스위칭 온 상태에서 스위칭 가능한 전류 싱크(920)에 의해 제공된 공급 전류 ISEWRE는, 앞서 이미 기술한 바와 같이, 예를 들어, 준비되어 있는 부하 변화의 진폭의 함수로서 조정될 수 있다.
슈미트 트리거(950)는, 또한 선택사양적으로 생략되거나 히스테리시스를 갖지 않는 임계값 결정 수단으로 대체될 수 있다. 또한, 스위칭 가능한 전류 싱크(920) 및 스위칭 가능한 전원(940)에 포함된 스위치가 제 2 캐패시터(770)에 존재하는 캐패시터 전압을 통해 직접적인 제어를 허용하는 경우 슈미트 트리거(950) 는 대체되지 않고 또한 생략될 수 있다. 이 경우, 제 2 캐패시터(770)의 단자에 존재하는 신호가 제어 신호(930)를 구성한다. 슈미트 트리거(850)는 선형적인(최종적으로 반전하는) 증폭기로 또한 대체될 수 있다.
또한, 스위칭 구성(900)을 비활성 상태 또는 슬립 상태로 스위칭하는 것이 가능하다. 슬립 상태를 얻기 위해, 예를 들어, PMOS 트랜지스터 전계 효과 트랜지스터(742, 744 및 746)의 게이트 단자는 제 2 공급 전위 공급선(718)에 접속될 수 있다. 따라서 적어도 제 1 PMOS 전계 효과 트랜지스터(742) 및 제 2 PMOS 전계 효과 트랜지스터(744)의 게이트 소스 전압은 0으로 되어, 상기 트랜지스터를 통한 전류 흐름이 방지된다(제공된 PMOS 전계 효과 트랜지스터는 자체 차단됨).
또한, 전류 미터(760)를 활성 해제하는 것이 또한 가능하다. 이것은, 예를 들어, NMOS 전류 미러(760)의 NMOS 전계 효과 트랜지스터의 게이트 단자를 레퍼런스 전위에 접속하는 것을 통해 생성될 수 있다. 따라서 전류 미러의 도시된 실시예는 전류 미러가 제 2 캐패시터(770)로부터 임의의 전류 흐름(760)을 더 이상 허용하지 않음을 보장한다. 또한, 도시된 상태에서, 제 2 NMOS 전계 효과 트랜지스터(744)는 제 2 캐패시터(770)에 더 이상의 전류가 흐르도록 허용하지 않는다.
따라서, 기생 전류를 제외하고, 슬립 상태에서 제 2 캐패시터(770)의 충전 및/또는 방전이 방지된다. 따라서, 기생 효과를 제외하고, 슬립 상태에서 변경되지 않는 제 2 캐패시터(770)의 충전 상태가 방지된다. 이와 동시에, 회로의 전류 소모가 명확하게 감소된다. 전류 미터(760)의 PMOS 전계 효과 트랜지스터(742 및 744)가 활성 해제될 수 있는 전술한 스위치는 (980) 및 (982)으로 또한 표시되어 있다.
간략하게는, 스위칭 구성(900)의 동작은 다음과 같이 기술될 수 있다. 즉, 조정 트랜지스터(710) 및 동작점 판정 트랜지스터(750)의 공통 게이트 전압을 통해서 전류는 NMOS 브랜치를 통해 동작점 판정 트랜지스터(750)의 소스 단자에서 가상적인 공급 전압 노트(가상적 VDD)에 대해 반사된다. 전류의 반사는 전류 제한과 매우 유사한 방식으로 생성된다. 방전 전류 IEPTLASS를 구성하는 대응 전류는 시스템 전류 ISYSTEM(또는 공급 전류)의 기설정된 분수이다(예를 들면, 시스템 전류의 10분의 1 및 시스템 전류의 1000분의 1 사이의 범위에 있음). IDPTLASS는 제 3 PMOS 필드 효과 트랜지스터의 드레인-드레인 경로를 통해 투과된다. 대응하는 비(또는 대응하는 기설정된 분수)는 조정 트랜지스터(710)에 대해 동작점 판정 트랜지스터(750)의 동작점으로부터 기인한다. 즉 조정 트랜지스터(710)의 채널 폭은, 예를 들어, 동작점 판정 트랜지스터(750)의 채널 폭의 기설정된 다수배(예를 들면, 10배수 및 1000배수의 범위 내에 있음)이다(상기 비는 실질적인 구현에 따라 달라짐).
방전 전류 IEPTLASS는 CWEAK로 또한 불리우는 제 2 캐패시터(770)를 방전시킨다. 표시 CWEAK에 의해 제 2 캐패시터(770)가 공급 전압 피드 라인을 검출하도록 설계되는 것으로 표현된다. 방전 전류 IEPTLASS는 전류 미러(760)를 통해 제 2 캐패시터(770)로 투과된다.
충전 전류 ILADE는 전원(스위칭 가능한 전원(940))을 통해 조정 가능하고, 제 2 캐패시터(770)를 충전시킨다. 충전 전류 ILADE는 (스위칭 가능한 전원(940)이 스위칭되지 않는 한) 일정하다. 상기 전류(충전 전류 ILADE 및 방전 전류 IEPTLASS)로 인해, 제 2 캐패시터(770) 상의 충전은 (하나 이상의 또다른 회로 부분이 제공되는) 시스템 전류 ISYSTEM에 따라 달라진다. 슈미트 트리거(950)는 NMOS 조정 트랜지스터(710)가 공급 전압 피드 라인에 있는 경우 시그널링하는 디지털 신호를 생성하며, 이는 시스템 전류 ISYSTEM가 설정된 최소값보다 낮다는 것을 의미한다.
시스템 전류 ISYSTEM가 너무 낮으면(예를 들어, 조정 가능한 제 1 전류값 또는 보다 낮은 임계 전류 값 I1), 전원(스위칭 가능한 전원(920))이 스위칭 온된다. 공급 전류 IVERS가 제 2 전류값 또는 보다 높은 임계 전류값 I2에 도달하는 경우, 전류 부하 또는 스위칭 가능한 전류 싱크(920)는 스위칭 오프된다. 히스테리시스는 최소 부하 전류원의 활성화를 위한 전류 레벨을 제 1 전류 값 I1로 스위칭한다.
따라서 NMOS 조정 트랜지스터(710)를 통해 흐르는 전류는 제 1 전류 값 I1 위에서 유지된다. 조절 루프에 의해 안정성 문제가 완화되기 때문에, 최소 부하 전류의 시정수가 신속하게 선택될 수 있다. 시정수는 NMOS 조절기의 시정수보다 빨라야 한다. 또한, 시정수는 클록 펄스 피크를 보상하거나 완화하기 위해, 바람직하게는 (제 2 공급 전압 공급선(718)에 의해 클로킹된(clocked) 회로의) 소수의(예를 들어, 5 또는 10의) 클록 펄스 사이클보다 느리다. 또한, (스위칭 가능한 전류 싱크(920)의) 스위칭 전류는 바람직하게, 발진을 방지하기 위해, 임계값의 히스테리시스(그에 따른 상위 임계 전류값 및 하위 임계 전류값 간의 양의 차이)보다 작다.
도 10은 본 발명의 예시적인 실시예에 따른 전압 공급 회로에서의 예시적인 전류 전개의 그래프 표시를 도시한다. 도 10의 그래프 표시는 (1000)으로 표시된다. 횡좌표(1010) 상에 시간이 도시되어 있다. 또한, 종좌표(1020)는 전류를 도시한다.
점선으로 도시된 제 1 곡선(1050)은 제 2 공급 전압 공급선(718)에 의해 전류가 공급된 스위칭 구성에 의해 흡수되는 시스템 전류 ISYSTEM를 도시한다. 또한, 제 2 곡선(1060)은 조정 트랜지스터(710)의 조절 회로를 통해 흐르는 공급 전류 IVERS의 전개를 도시한다. 이러한 관점에서 제 1 곡선(1050) 및 제 2 곡선(1060)은 이후 기술하는 바와 같이, 부분적으로 일치한다는 사실에 주목해야 한다. 또한, 제 3 곡선(1070)은 스위칭 가능한 전류 싱크(920)에 의해 제공된 전류 ISENKE의 시간 경과에 따른 전개를 도시한다. 초기 모멘트에서(t=0), 스위칭 가능한 전류 싱크(920)는 전류 ISENKE=ISENKE . 1를 제 2 공급 전압 공급선에 제공한다. 따라서, 공급 전류 IVRRSE는 시스템 전류 ISYSTEM 및 스위칭 가능한 전류 싱크(920)의 전류 IVRRSE의 합에 대략 대응한다. 공급 전류 IVRRS가 I2의 값(상위 임계 전류값)에 도달할 때까지, 공급 전류 IVRRS는 조정 가능한 전류 싱크(920)에 의해 고정되는 오프셋에 의해 시스 템 전류 ISYSTEM를 추종하며, 대응하는 모멘트는 t1로 표시된다. 이러한 모멘트에서, 스위칭 구성(900)은 공급 전압 피드 라인으로부터 높은 동작점까지 검출한다. 그 다음에 스위칭 가능한 전류 싱크(920)는 활성 해제되어, 전류 ISENKE는 0으로 복귀한다. 그 다음에 공급 전류 IVRRS는 (스위칭 구성 또는 활성 회로 구성(900)의 전류 소모를 제외하고 그 자신의 전류 소모와 또는 시스템 전류 ISYSTEM와 일치한다. 현재, 공급 전류 IVRRS가 I2의 값(모멘트 t2)에 도달하면, 제 2 캐패시터(770)가 충전된다. 따라서, 모멘트 t3에서, 스위칭 가능한 전류 싱크(920)가 재차 활성화되고(ISENKE=ISENKE .1), NMOS 조정 트랜지스터(710)를 통해 흐르는 공급 전류 IVRRS는 ISENKE의 대응하는 값만큼 증가한다. 시간의 차이 Δt=t1-t2는 t2 및 t3 사이의 시간 간격 동안 IVERS의 실질적인 값 뿐만 아니라, 제 2 캐패시터(770)이 크기에 의해 결정된다.
즉, 공급 전류 IVRRS가 하위 임계값 I1보다 낮게 떨어진 직후(또는 적은 지연에 의해), 스위칭 가능한 전류 싱크(920)가 활성화되어, 공급 전류 IVRRS는 다시 I1(즉, 하위 임계 전류값)보다 높아진다.
따라서 조정 트랜지스터(710)를 통해 흐르는 공급 전류는 (t2 및 t3 사이의 짧은 시간 간격을 제외하고) 하위 임계값보다 위의 임의의 시점에 있다.
스위칭 가능한 전류 싱크(920)의 전류값은 하위 임계 전류값(도시된 예에서 I1)보다 높거나 혹은 동등하다는 사실에 주목해야 한다. 또한, 히스테리시스는 상위 임계 전류값(도시된 예에서 I2) 및 하위 임계 전류값 사이의 차이에 의해 정의된다.
도 11(a) 및 도 11(b)는 본 발명에 따른 전압 공급 회로의 상세한 회로도를 도시한다. 도 11(a) 및 도 11(b)의 회로도는 전체적으로 (1100)으로 표시되어 있다. 또한, 도 12 내지 도 15에 도시된 시뮬레이션 결과는 도 11(a) 및 도 11(b)에 도시된 스위칭 구성(1100)을 이용하여 생성된다는 사실에 주목해야 한다.
스위칭 구성(1100)이 실질적으로 스위칭 구성(900)에 대응함에 따라, 스위칭 구성(900 및 1100)에서의 동일한 수단 및 변수는 동일한 참조 부호로 표시되며 본 명세서에서 개별적으로 도시되지는 않는다.
도 11(a)는 또한, 조절기(특히 조정 트랜지스터(110)) 및 부하 모델(1150)을 도시한다. 부하 모델(1100)은 시뮬레이션에서 간단한 전류 싱크를 포함한다. 작은 베이스 전류는 항상 스위칭 온된다. 또한, 부하 모델은 전류 리미터가 고 전류를 검출하는 경우 스위칭되는 부하를 포함한다. 즉, 공급 전류 IVRRS가 허용 가능한 임계값보다 높은 것을 전류 리미터가 검출하는 경우, 부하는 스위칭 오프되고, 적은 베이스 전류만이 부하 모델에서 스위칭 온을 유지한다. 또한, 부하 모델이 제 2 전류 공급 공급선(718)에 접속되며, 제 2 전류 공급 공급선(718) 상에 존재하는 공급 전류는 조정 트랜지스터(710)에 의해 조절된다.
도 11(b)는 또한, 최소 부허 회로의 상세한 회로도를 도시하며, 이는 조정 트랜지스터(710)를 통해 최소 전류 흐름(그에 따른 최소 공급 전류 IVERS)을 항상 보장하기 위해 형성된다. 따라서 최소 부하 회로가 기본 부하 회로로서 또한 표시되며, 이는 조정 트랜지스터(710)에 대해 최소 기본 부하를 생성한다.
전류 검출 회로는 또한, 동작점 판정 트랜지스터(750) 뿐만 아니라 제 2 PMOS 트랜지스터(744), 제 3 PMOS 트랜지스터(746), 전류 미러(760)를 포함한다. 전류 검출 회로는 또한, 제 3 캐패시터(770)를 포함한다. 전류 검출 회로는 전체적으로 (1100)으로 표시된다는 점에 주목해야 한다.
도 11(b)에 도시된 스위칭 구성(1100)은 또한, 슈미트 트리거(1170)를 포함하며, 이는 스위칭 구성(900)의 슈미트 트리거(950)에 대응한다. 슈미트 트리거(1170)는 스위칭 전원(940)을 활성화하는 제어 신호(930)를 제공한다. 스위칭 전원(940)은 트리거 임계값 또는 레벨(하위 임계 전류값 및 상위 임계 전류값으로 또한 불림)을 조정하도록 기능한다. 조정 자능한 전원(940)은 전류 검출 회로(1160)에 히스테리시스를 제공하도록 허용한다.
스위칭 구성(1100)은 또한, 제어 신호(930)에 의해 활성화되는 스위칭 전류 싱크(920)를 포함한다. 스위칭 전류 싱크(920)는 최소 베이스 전류(최소 부하 전류)를 제공하는 전원으로서 인식될 수 있다.
또한, 도 11(b)의 스위칭 구성(1100)으로부터 최소 부하 회로의 스위칭 레벨이 간단한 피드백 루프에서 설정된다는 것을 알 수 있다. 스위칭 가능한 전원(940 에 의해 결정된 스위칭 레벨은 제어 신호(930)의 값에 따라 달라진다. 즉, 제어 신호(930)의 값에 의존하여, 스위칭 전원(940)은 적어도 2개의 상이한 전류를 제 1 PMOS 전계 효과 트랜지스터(742)애 제공한다. 스위칭 가능한 전원(940)에 의해 제공된 전류는 전류 검출 회로(1160)의 스위칭 임계값을 조정하기 위해 기능한다. 전류 검출 회로(1160)의 스위칭 임계값은 조정 트랜지스터(710)에 의해 제공된 공급 전류 IVERS을 참조한다. 따라서, 전류 검출 회로(1160)는 슈미트 트리거(1170)와 결합하여, 공급 전류 IVERS 및 스위칭 가능한 전원(940), 제어 신호(930)에 의해 제공된 전류의 함수로서 제공되며, 이는 다시 스위칭 가능한 전원(940)에 대한 영향을 미친다.
도 12는 본 발명에 따른 개념을 갖거나 갖지 않는 부하 상에서 스위칭하는 경우, 전압 및 전류가 전개되는 것의 그래프 표시를 도시한다. 도 12의 그래프 표시는 전체적으로 (1200)으로 표시되어 있다. 횡좌표 상에서 (1210)은 시간으로서 도시되어 있다.
제 1 좌표(1220)는 제 2 공급 전위 공급선(718)에서 전압(그에 따른 조정 트랜지스터(710)에 의해 조절되는 전압)을 도시한다. 제 2 좌표(1220)는 조정 트랜지스터(710)를 통해 흐르는 공급 전류 IVERS를 도시한다.
그래프 표시(1200)는 전류 리미터와 결합하여 부하의 스위칭 온을 함께 도시한다.
제 1 전개 곡선(1250)은 본 발명에 따른 개념이 이용되지 않게 되어, 최소 부하를 조정하는 스위칭 구성이 이용도지 않는 경우에 초래되는 제 2 공급 전압 판독선 상에서의 제 2 공급 전압을 도시한다.
제 2 전개 곡선(1252)은 최소 베이스 전류(최소 부하 회로)를 조정하는 회로를 이용하지 않고 대응하는 부하 변화가 발생하는 경우에 초래되는 공급 전류 IVERS의 전개를 도시한다.
제 3 전개 곡선(1260)은 최소 베이스 전류(최소 부하 전류)를 조정하는 본 발명의 회로에 따른 개념이 이용되지 않는 경우 동일한 전력 소모에 의해 부하에 대해 스위칭 온하는 경우 제 2 공급 전압 공급선 상에서의 제 2 공급 전압이 전개하는 것을 도시한다. 또한, 제 4 전개 곡선(1262)은 공급 전류 IVERS의 시간 경과에 따라 연관하여 전개되는 것을 도시한다.
즉, 그래프 표시(1200)는 최소 베이스 전류를 조정하는 회로를 이용하거나 이용하지 않는 부하의 변화에 응답하는 과도를 도시한다.
도 12로부터 알 수 있는 바와 같이, 본 발명에 따른 개념은 전력 흡수의 증가 이전에, 예를 들어, Imin .1의 최소 공급 전류가 존재하는 정적인 경우를 보장한다. 그 대신에, 본 발명에 따른 개념을 이용하지 않고, Imin .1의 최소 공급 전류가 포함되는 경우, 이는 단지 (제 2 전개 곡선(1252) 및 제 4 전개 곡선(1262)의), 예를 들어, Imin .1의 6분의 1일 뿐이다.
또한, 그래프 표시(1200)로부터, 최소 베이스 전류를 조정하는 회로가 이용 되지 않는 경우 기술된 부하 변화에서 또한 제 2 공급 전압이 붕괴된다는 것을 명확히 알 수 있다. 본 발명에 따른 스위칭 구성이 이용되는 경우, 이와 비교하여, 제 2 공급 전압이 덜 붕괴된다. 즉, 최소 베이스 전류를 보장하는 본 발명에 따른 회로를 이용하는 것에 의해, 제 2 공급 전압 공급선 상에서의 제 2 조절된 공급 전압의 붕괴가 저감될 수 있다. 에 의해 제 2 공급 전압이 제공된 회로의 신뢰 가능한 동작이 보장된다.
도 13은 본 발명에 따른 개념을 이용하는 부하 회로 및 이용하지 않는 부하 회로의 고속 스위칭 온 및 오프에서의 전압 및 전류 전개의 그래프 표시를 도시한다.
도 13의 그래프 표시는 전체적으로 (1300)으로 표시된다. 횡좌표 상에서 (1310)은 시간으로서 도시되어 있으며, 절대 시간 값은 중요하지 않은 반면, 그 대신에 시간 차이는 중요하다.
제 1 좌표 상에 제 2 공급 전압 VDD가 도시되어 있다. 제 2 좌표 상에서 (1330)에는 조정 트랜지스터를 통해 흐르는 공급 전류 IVERS가 도시되어 있다. 제 1 전개 곡선(1350)은 최소 베이스 전류를 조정하는 스위칭 구성이 존재하지 않거나 혹은 적어도 활성화되지 않는 경우, 부하 변화의 시간 함수로서 제 2 공급 전압 VDD가 전개되는 것을 도시한다. 제 2 전개 곡선(1352)은 최소 베이스 전류를 조정하는 활성화 스위칭 구성(예를 들어, 그에 따른 스위칭 구성(800, 900 또는 1100))을 갖는 제 2 공급 전압 VDD이 전개되는 것과 유사한 방식으로 도시된다. 제 1 전 개 곡선(1350) 및 제 2 전개 곡선(1352)이 부분적으로 일치한다는 사실에 주목해야 한다.
제 3 전개 곡선(1345)은 최소 베이스 전류(최소 부하 전류)를 조정하는 회로가 활성 해제되거나 혹은 존재하는 않는 경우 시간 함수로서 공급 전류 IVERS를 도시한다. 최종적으로 제 4 전개 곡선(1362)은 이러한 방식으로, 최소 베이스 전류를 조정하는 회로가 활성화되거나 혹은 존재하는 경우 공급 전류 IVERS가 전개되는 것을 도시한다.
시점 t1에서, 부하 전류는 불활성화되고, 이후 부하 전류는 시점 t2에서 다시 활성화된다. 방출 곡선(1350,1352)은, 시점 t1에서 부하 전류의 불활성화 이후, 제 2 공급 전압(VDD)이 상승하는 것을 나타낸다. 부하 전류의 갱신된 활성화 이후, 제 2 공급 전압(VDD)은 다시 드롭된다. 이때, 도시된 전류 방출을 전류의 고속 스위칭 오프-온라고 지칭함을 알아야 한다. 스위칭 온 및 스위칭 오프간의 시간차는 매우 작아서 조정에 의해 전압이 보상될 수 없다. 그러나, 최소 기저 전류를 조정하는 스위칭 구조(minload 회로)가 활성화되면, 최소 기저 전류를 조정하는 스위칭 구조는 부하에 의해 흡수된 전류가 드롭된 후 약간의 시간이 경과하고 나서 조정 트랜지스터를 통과하는 전체 공급 전류(IVERS)를 증가시키기 시작한다. 이러한 것은 시점 t3와 t4간의 방출 곡선(1362)으로부터 알 수 있을 것이다. 부하에 의해 흡수된 전류가 (시점 t2에서 시작하여) 다시 상승하면, 최소 기저 전류 조정을 위한 스위칭 구조(minload 회로)에 의해 제공된 전류(예를 들어, 전류 ISENKE)는 즉시 스위칭 오프되거나 약간의 시간 지연 후 스위칭 오프된다(시점 t4와 t5간의 제 4 방출 곡선(1362) 참조).
다시 말해, 최소 기저 전류를 조정하는 스위칭 구조(minload 회로)는 조정기보다 빠르고 전류 리미터(current limiter)보다 느리다. 상술한 스위칭 구조의 속도는, 예를 들어, 제 2 캐패시터(770)의 크기 및 스위칭 가능 전류 싱크(820)의 스위칭 시간에 의해 결정된다.
도 14에는 종래의 전압-공급 회로를 이용한 부하 변경의 경우에 시뮬레이션된 전압과 전류 방출을 나타낸 그래픽 도면이 도시된다.
도 14에 도시된 그래픽 도면은 전체적으로 1400으로 표시되어, 소위 minload 회로없이 행해진 시스템 시뮬레이션 결과를 나타낸다.
가로축(1410)은 시간을 나타낸다. 제 1 종좌표는 조정 트랜지스터(710)를 통과하는 공급 전류(IVERS)를 나타낸다. 다시 말해, 그래픽 도면(1400)은 제 1 공급 전압 피드 라인상에 제 2 내부 공급 전압을 생성하는 전압 조정 회로를 가진 칩 카드에 카드 판독기가 제공하는 전류의 시간에 따른 방출을 제 1 방출 곡선(1424)으로 나타낸다. 또한, 제 2 종좌표(1430)상에는 제 2 공급 전압(VDD)이 도시된다. 그러므로, 대응하는 제 2 방출 곡선(1434)은 제 1 방출 곡선(1424)에 의해 도시된 부하 변경시에 제 2 내부 공급 전압(VDD)의 시간에 따른 방출을 나타낸다.
공급 전류(IVERS)를 나타내는 제 1 방출 곡선(1424)은, 시스템이 무한소 전력 흡수(infinitesimal power absorption)에서부터 시스템 전류까지 증가(램프(ramp))되는 것을 나타낸다. 시점 t1과 t2 사이에 발생하는 제 1 부하 변경시에, 제 2 공급 전압(VDD)은 최소값(U1)으로 드롭된다. 부하 변경 후 및 그에 따른 시점 t2 이후, 제 2 공급 전압은 너무 높게 된다. 즉, 초기 전압보다 더 높아진다. 대신에, 시점 t3과 t4 사이에 발생하는 제 2 부하 변경시에, 제 2 공급 전압(VDD)은 아주 강하게 붕괴된다(제 1 및 제 2 방출 곡선(1424,1434) 참조).
따라서, 특히, 도시된 제 2 부하 변경시에, 본 발명에 따른 minload 회로를 이용하지 않으면, 제 1 조정 공급 전압이 너무 강하게 붕괴되어 제 1 공급 전압(VDD)을 공급받은 회로의 신뢰성있는 동작이 더 이상 보장되지 않음을 알아야 한다(그 이유는 제 2 공급 전압(VDD)을 제공받은 회로는, 예를 들어, 신뢰성 있는 동작을 위한 최소 전압을 필요로 하기 때문이다).
도 15에는 본 발명에 따른 minload 회로를 가진 전압-공급 회로를 이용할 때 부하 변경의 경우에 시뮬레이션된 전압 및 전류 방출을 나타내는 그래픽 도면이 도시된다. 도 15의 그래픽 도면은 1500으로 표시된다. 가로축(1510)상에는 시간이 도시된다. 제 1 종좌표(1520)는 공급 전류(IVERS)를 나타낸다. 제 1 방출 곡선(1524)은 시간의 함수로서 공급 전류(IVERS)의 시간에 따른 공급 전류를 나타내며, 0(무 전력 흡수)의 (도 9의 스위칭 구조(900)의, 예를 들어, ISYSTEM에 의해 표시된) 시스템 전류 소모는 소정 시스템 전류까지 증가(램프)된다. 제 1 부하 변경은 시 점 t1과 t2 사이에 발생하며, (시점 t3까지의) 전류 소모의 상승과 (시점 t3과 t2 사이의) 전력 흡수의 드롭을 나타낸다.
제 2 부하 변경은 단지 시스템에 의해 흡수된 시스템 전류(ISYSTEM)의 증가만을 포함하며, 시점 t4와 t5 사이에 발생한다.
또한, 방출 곡선(1524)은 본 발명에 따른 전류 공급 회로를 가진 칩 카드에 (카드) 판독기가 제공하는 전류를 나타냄을 알아야 한다.
제 2 종좌표(1530)는 내부 조정 전압 또는 제 2 내부 조정 공급 전압(VDD)을 나타낸다. 제 2 방출 곡선(1534)은, 시간의 함수로서, 제 2 조정 공급 전압(VDD)의 시간에 따른 방출을 나타낸다.
그래픽 도면(1500)으로부터, 제 1 부하 변경시에, 본 발명에 따른 minload 회로를 이용하면 결정된 전압 드롭이 발생한다. 다른 한편, minload 회로를 이용하지 않으면, 보다 높은(예를 들어, 약 2배 높음) 전압 드롭이 발생한다. 제 1 부하 변경이후, 본 발명에 따른 minload 회로를 이용하면, 그 전압은 다시 초기 전압으로 보상된다. minload 회로가 없으면, 제 1 부하 변경 이후에, 대신 초기 전압 보다 아주 큰 조정된 공급 전압이 획득된다. 제 2 부하 변경시에, 본 발명에 따른 minload 회로를 이용하면 결정된 전압 드롭이 발생한다. 본 발명에 따른 minload 회로가 없으면, 대신 상당히 높은 전압 드롭이 획득된다.
본 발명에 따른 minload 회로를 이용함으로써, 설명된 전압 조정 회로의 조정기 동작이 실질적으로 개선됨을 알아야 한다. 조정된 공급 전압을 공급받은 시 스템이 매우 낮은 흡수 또는 무 전력 흡수를 가질 경우에 나타나는 기저 전류를 획득함에 의해 전력 흡수의 상승이 빠르고 비교적 적은 전압 드롭으로 보상될 수 있는 ISYSTEM이 달성될 수 있다. 대응하는 조정 트랜지스터는 기저 전류에 의해 높은 전압 지점에 도달하게 되며, 그 지점에서는 낮은 공급 전류를 가진 낮은 동작점에서보다 더 나은 조정기 동작이 이루어진다. 최소 기저 전류를 제공함으로써, 전압 조정의 오버슈팅(overshooting) 때문에 제공되는 너무 커진 조정 공급 전압이 단기간내에 신뢰성있고 확실하게 감소된다. 보조 캐패시터(supporting capacitor)는 제 2 내부 공급 전압 피드 라인과 기준 전위(GND) 사이에 접속되며, 최소 기저 전류까지 방전되는데, 이러한 것은 전류 공급된 시스템에 의해 흡수된 시스템 전류(ISYSTEM)가 매우 낮거나 0이 되는 경우에도 마찬가지이다.
도 15a에는 조정 트랜지스터를 이용하여 회로에 공급 전압을 제공하는 본 발명에 따른 방법의 흐름도가 도시된다.
도 15a의 방법은 그 전체가 1580으로 표시된다. 방법(1580)을 실행할 때, 조정 트랜지스터는 제 1 공급 전압 피드 라인과 제 2 공급 전압 피드 라인 사이에 접속되며, 제 1 공급 전압 피드 라인상에 제공된 제 1 공급 전압에 기초하여, 제 2 공급 전압 피드 라인상에 제공된 제 2 공급 전압을 조정하도록 형성된다고 가정한다. 조정 트랜지스터는 제 2 공급 전압 피드 라인에 공급 전류를 제공하도록 형성된다.
조정 트랜지스터의 낮은 동작점은, 공급 전류가 결정된 전류 미만일 때 제공 된다. 낮은 동작점의 경우에, 제 2 공급 전압 피드 라인상의 전류(예를 들어, 전류(ISYSTEM))가 기설정된 기간 이내에 기설정된 전류량까지 상승하면, 제 2 공급 전압은 일시적으로 기설정되고 허용 가능한 최소 전압 레벨 미만의 량으로 된다. 또한, 기설정되고 허용 가능한 최소 전압값 미만에서는 제 2 공급 전압을 제공받은 회로의 신뢰성있는 동작이 더 이상 보장되지 않는다.
본 발명에 따른 방법은, 제 1 단계(1590)에서 조정 트랜지스터가 낮은 동작점에 있는지를 판정하는 것을 포함한다. 그 판정은 제 2 내부 공급 전압 피드 라인에 조정 트랜지스터가 제공한 실제 공급 전류에 대한 측정치인 정보에 기초하여 이루어진다.
본 발명에 따른 방법(1580)의 제 2 단계(1592)는 조정 트랜지스터가 낮은 동작점에 있을 때, 기설정된 기간 이내에, 공급 전류가 낮은 동작점에서 출발하여 적어도 판정된 전류량까지 상승하는 것을 방지하는 것을 포함한다.
다시 말해, 본 발명에 따른 방법은, 공급 전류가 낮은 동작점에서 출발하여 (조정 트랜지스터를 포함하는) 조정이 너무 부담이 될 만큼 빠르게 상승하지 못하게 보장한다. 따라서, 제 2 공급 전압은 기 설정되고 허용 가능한 최소 전압값 미만으로 되지 않는다.
또한, 본 발명의 방법(1580)은 대응하는 장치에 대한 설명에서 설명했던 단계들을 포함한다. 다시 말해, 본 발명에 따른 방법은, 설명된 스위칭 구조의 기능이 달성되도록 보완될 수 있다.
또한, 본 명세서에서는 상술한 스위칭 구조(300,400,500,600,700,800,900,1100)가 서로 조합될 수 있음을 알아야 한다. 조정 수단은 (기저 전류를 활성화하고, 회로 부품에 대한 클록 주파수를 조정하고, 제 2 공급 전압을 제공받는 시스템의 일부만을 활성화하는) 개별적 측정치를 조정할 수 있다.
따라서, 본 발명은 조정된 공급 전압의 허용되지 않은 높은 붕괴를 방지하는 종형 조정 트랜지스터를 이용하여 조정된 공급 전압을 스위칭 구조에 제공한다는 개념을 창출한다. 따라서, 조정된 공급 전압을 제공받은 스위칭 구조의 신뢰성있는 동작이 항상 보장된다.
본 발명에 따르면, 전압 공급에 대해 부하 변화시에 전압 붕괴를 줄이는 것을 가능케 하고 따라서 시스템 안정성뿐만 아니라 시스템 성능도 향상시킬 수 있다.

Claims (16)

  1. 전압 공급 회로(300, 400; 500; 600; 700; 800; 900; 1100)에 있어서,
    제 1 공급 전압 피드 라인(supply-voltage feed line)(312; 714)과 제 2 공급 전압 피드 라인(314; 718) 사이에 접속되어 있으며, 상기 제 1 공급 전압 피드 라인 상에 존재하는 제 1 공급 전압(VDDP)에 기초하여 상기 제 2 공급 전압 피드 라인 상에 존재하는 제 2 공급 전압(VDD)을 조정하고, 상기 제 2 공급 전압 피드 라인에 공급 전류(IVERS)를 공급하도록 형성되어 있는, 조정 회로(310; 710)와,
    상기 공급 전류(IVERS)에 대한 측정치 정보에 기초하여, 상기 조정 회로가 상기 조정 회로에 의해 공급되는 상기 공급 전류가 기설정된 값보다 작은 동작점에 있는 지의 여부를 판정하도록 형성되어 있는 동작점(operating-point) 판정 수단(340; 730, 740, 750, 760, 770; 740, 750, 760, 770, 940, 950) -상기 기설정된 값 아래의 공급 전류에서 상기 제 2 공급 전압은 일시적으로 기설정된 허용가능한 최소 전압 값 미만의 양으로 떨어지며, 이 경우 만약 상기 제 2 공급 전압 피드 라인 상에 존재하는 전류가 기설정된 기간 내에 기설정된 전류 양만큼 상승하면, 제 2 공급 전압을 공급받은 회로(320)의 신뢰할 수 있는 동작이 보장되지 않음- 과,
    상기 공급 전류가 상기 기설정된 기간 내에 상기 조정 회로에 의해 공급되는 상기 공급 전류가 기설정된 값보다 작은 상기 동작점으로부터 시작하여 적어도 상기 기설정된 전류 양만큼 상승하지 않게 하도록 형성되어 있는 방지 수단(350; 520; 620; 820; 920)
    을 포함하는 전압 공급 회로.
  2. 제 1 항에 있어서,
    상기 동작점 판정 수단(340; 730, 740, 750, 760, 770; 740, 750, 760, 770, 940, 950)은 상기 공급 전류(IVERS)로부터 상기 공급 전류(IVERS)의 스케일된 이미지(scaled image)를 나타내는 전류(ID, p3)를 유도하고, 상기 유도된 전류를 기준 전류(ID, p2)와 비교하여, 상기 유도된 전류가 상기 기준 전류보다 더 작을 때 낮은 동작점의 존재를 검출하도록 형성되어 있는
    전압 공급 회로.
  3. 제 2 항에 있어서,
    상기 조정 회로는 상기 제 1 공급 전압 피드 라인과 상기 제 2 공급 전압 피드 라인 사이에 접속되어 있는 조정 트랜지스터를 포함하고,
    상기 동작점 판정 수단(340; 730, 740, 750, 760, 770; 740, 750, 760, 770, 940, 950)은 동작점 판정 트랜지스터(750)를 포함하며, 상기 동작점 판정 트랜지스터는 도핑 프로파일, 사용된 기술, 채널 길이 및 층의 두께에 대해서 상기 조정 트랜지스터(710)와 동일하게 구성되어 있으며, 상기 동작점 판정 트랜지스터는, 상기 조정 트랜지스터 및 상기 동작점 판정 트랜지스터에 존재하는 동일한 전압에서, 상기 동작점 판정 트랜지스터를 통해 흐르는 전류(ID,AP0)가 기생 편차(parastic deviation)를 제외하고는 상기 공급 전류(IVERS)에 비례하도록 상기 조정 트랜지스터에 대해 스케일되고,
    상기 조정 트랜지스터는 또한 상기 동작점 판정 트랜지스터를 통해 흐르는 전류가 상기 공급 전류보다 더 적도록 형성되는
    전압 공급 회로.
  4. 제 2 항에 있어서,
    상기 동작점 판정 수단(340; 730, 740, 750, 760, 770; 740, 750, 760, 770, 940, 950)은 캐패시터(770)를 포함하고, 상기 동작점 판정 수단은 상기 캐패시터의 충전 전류(ICAP)가 상기 유도된 전류(ID,p3)와 기준 전류(ID,p2) 사이의 차에 의해 판정되도록 형성되며,
    상기 동작점 판정 수단은 또한 상기 캐패시터의 캐패시터 전압에 기초하여 상기 조정 전류가 낮은 동작점에 있는 지의 여부를 판정하도록 형성되는
    전압 공급 회로.
  5. 제 4 항에 있어서,
    상기 동작점 판정 수단(340; 730, 740, 750, 760, 770; 740, 750, 760, 770, 940, 950)은, 상기 캐패시터(770)의 캐패시터 전압을 수신하도록 형성되어 있으며 그 출력 신호(930)가 상기 조정 회로가 상기 조정 회로에 의해 공급되는 상기 공급 전류가 기설정된 값보다 작은 동작점에 있는 지의 여부에 대한 정보를 구성하는 슈미터 트리거(950)를 포함하는
    전압 공급 회로.
  6. 제 1 항에 있어서,
    상기 제 2 공급 전압 피드 라인에 결합되어 있으며, 스위칭 온에 의해 공급 전류를 증가시키는 스위칭 가능한 전류 싱크(switchable current sink)를 더 포함하며,
    상기 전압 공급 회로는 상기 제 2 공급 전압 피드 라인에 결합된 부하(320)에 의해 흡수되는 전류(ILAST)의 다가오는 증가(forthcoming increase)에 대한 정보를 수신하고, 상기 부하에 의해 흡수되는 전류(ILAST)의 다가오는 증가를 나타내는 정보가 존재하고 상기 조정 트랜지스터(310; 710)가 상기 조정 회로에 의해 공급되는 상기 공급 전류가 기설정된 값보다 작은 동작점에 있을 때, 상기 스위칭 가능한 전류 싱크(630)를 스위칭온하고, 그 외의 경우에는 상기 스위칭 가능한 전류 싱크를 스위치오프하도록 형성되는
    전압 공급 회로.
  7. 제 1 항에 있어서,
    상기 방지 수단(350; 520)은, 상기 제 2 공급 전압(VDD)을 공급받은 회로(320)를 활성화하여, 상기 동작점 판정 수단(340; 730, 740, 750, 760, 770; 740, 750, 760, 770, 940, 950)이 상기 조정 트랜지스터(310)가 상기 조정 회로에 의해 공급되는 상기 공급 전류가 기설정된 값보다 작은 동작점에 있다는 것을 나타내면, 상기 전류 피공급 회로에 의해 흡수된 전류가 상기 기설정된 기간 내에 상기 기설정된 전류 양보다 적게 상승하도록 형성되는
    전압 공급 회로.
  8. 제 1 항에 있어서,
    상기 방지 수단(350; 520)은, 상기 제 2 공급 전압(VDD)을 공급받은 회로(320)를 활성화하여, 상기 동작점 판정 수단(340; 730, 740, 750, 760, 770; 740, 750, 760, 770, 940, 950)이 상기 조정 트랜지스터(310)가 상기 조정 회로에 의해 공급되는 상기 공급 전류가 기설정된 값보다 작은 동작점에 있다는 것을 나타내면, 기설정된 장벽보다 더 높은 상기 전류 피공급 회로에 의해 흡수된 전류(ILAST)의 변화를 계단식으로 발생하고, 그 외의 경우에는 상기 전류 피공급 회로에 의해 흡수된 전류의 변화에 영향을 미치지 않도록 형성되는
    전압 공급 회로.
  9. 제 7 항에 있어서,
    상기 방지 수단(520)은 상기 조정 트랜지스터(310)가 상기 조정 회로에 의해 공급되는 상기 공급 전류가 기설정된 값보다 작은 동작점에 있는 경우에 상기 전류 공급 회로(320)에 공급된 클록 펄스(540)의 클록 주파수를 낮은 값으로 조정하고, 상기 조정 트랜지스터가 상기 조정 회로에 의해 공급되는 상기 공급 전류가 기설정된 값보다 작은 동작점에 있지 않는 경우에는 상기 클록 펄스의 클록 주파수를 높은 값으로 조정하도록 형성되며,
    상기 클록 펄스의 클록 주파수는 상기 전류 피공급 회로의 전류 흡수(ILOAD)에 영향을 미치는
    전압 공급 회로.
  10. 제 7 항에 있어서,
    상기 방지 수단(350)은 상기 조정 트랜지스터(310)가 상기 조정 회로에 의해 공급되는 상기 공급 전류가 기설정된 값보다 작은 동작점에 있으면, 상기 제 2 공급 전압(VDD)을 공급받는 회로(320)의 적어도 비활성 회로 부분(430)을 차단하고, 상기 조정 트랜지스터가 상기 조정 회로에 의해 공급되는 상기 공급 전류가 기설정된 값보다 작은 동작점에 있지 않으면 상기 차단된 회로 부분을 활성화를 위해 해제시키는
    전압 공급 회로.
  11. 제 1 항에 있어서,
    상기 제 2 공급 전압 피드 라인(314; 718)에 결합되어 있으며, 스위칭 온에 의해 공급 전류(IVERS)를 증가시키는 스위칭 가능한 전류 싱크(switchable current sink)(630; 820; 920)를 더 포함하며,
    상기 전류 공급 회로는 상기 동작점 판정 수단(340; 730, 740, 750, 760, 770)이 상기 조정 트랜지스터(310; 710)가 상기 조정 회로에 의해 공급되는 상기 공급 전류가 기설정된 값보다 작은 동작점에 있다는 것을 나타내는 경우에 상기 스위칭 가능한 전류 싱크를 스위칭온하고, 그 외의 경우에는 상기 스위칭 가능한 전류 싱크를 스위치오프하도록 형성되며,
    스위칭온 상태에서의 상기 스위칭 가능한 전류 싱크에 의해 흡수된 전류(ISENKE)는 상기 스위칭 가능한 전류 싱크의 스위칭온 상태에서 상기 조정 트랜지스터가 상기 조정 회로에 의해 공급되는 상기 공급 전류가 기설정된 값보다 작은 동작점에 있지 않도록 선택되는
    전압 공급 회로.
  12. 제 11 항에 있어서,
    상기 동작점 판정 수단(340; 730, 740, 750, 760, 770; 740, 750, 760, 770, 940, 950)은 상기 공급 전류(IVERS)로부터 유도된 전류(ID, p3)의 양 -이 전류의 양은 상기 공급 전류의 양에 비례하여 상승함- 이 제 1 기준 전류의 양보다 적다는 판정 에 응답하여 상기 스위칭 가능한 전류 싱크(630, 820, 920)를 스위칭온하고, 상기 공급 전류로부터 유도된 전류의 양이 제 2 기준 전류보다 많다는 판정에 응답하여 상기 스위칭 가능한 전류 싱크를 스위치오프하도록 형성되고,
    상기 제 2 기준 전류의 양은 상기 제 1 기준 전류의 양보다 더 많고,
    상기 제 1 기준 전류 및 상기 제 2 기준 전류는 상기 공급 전류로부터 유도된 전류의 양이 상기 스위칭된 전류 싱크의 스위칭온 직후의 상기 제 2 기준 전류의 양보다 적도록 선택되는
    전압 공급 회로.
  13. 제 12 항에 있어서,
    상기 동작점 판정 수단(340; 730, 740, 750, 760, 770; 740, 750, 760, 770, 940, 950)은 캐패시터(770)를 포함하고,
    상기 전압 공급 수단은 상기 캐패시터의 충전 전류(ICAP)가 상기 기준 전류들 중 하나와 상기 유도된 전류 간의 차에 의해 판정되도록 형성되며,
    상기 동작점 판정 수단은 상기 캐패시터 상에 존재하는 전압에 기초하여, 상기 조정 트랜지스터(310, 710)가 상기 조정 회로에 의해 공급되는 상기 공급 전류가 기설정된 값보다 작은 동작점에 있는 지의 여부를 판정하도록 형성되는
    전압 공급 회로.
  14. 제 12 항에 있어서,
    상기 동작점 판정 수단(340; 730, 740, 750, 760, 770; 740, 750, 760, 770, 940, 950)이 높은 동작점을 나타내면 상기 제 1 기준 전류를 공급하고, 상기 동작점 판정 수단이 상기 조정 회로에 의해 공급되는 상기 공급 전류가 기설정된 값보다 작은 동작점을 나타내면 상기 제 2 기준 전류를 공급하도록 형성되는 스위칭 가능한 전력원(940)을 더 포함하는
    전압 공급 회로.
  15. 제 1 항에 있어서,
    제어 가능한 전류 싱크를 더 포함하되,
    상기 제어 가능한 전류 싱크는 상기 제 2 공급 전압 피드 라인에 결합되어 있으며, 상기 제 2 공급 전압 피드 라인에 결합된 시스템의 총 전류 흡수량은 상기 제어 가능한 전류 싱크를 활성화함으로써 조정될 수 있는
    상기 동작점 판정 수단은 상기 제어 가능한 전류 싱크에 접속되어 있으며, 일정한 총 전류 흡수량을 설정하기 위해 상기 제어 가능한 전류 싱크를 활성화하도록 형성되는
    전압 공급 회로.
  16. 제 1 공급 전압 피드 라인(312; 714)과 제 2 공급 전압 피드 라인(314; 718) 사이에 접속되어 있으며, 상기 제 1 공급 전압 피드 라인 상에 존재하는 제 1 공급 전압(312; 714)에 기초하여 상기 제 2 공급 전압 피드 라인 상에 존재하는 제 2 공급 전압(314; 718)을 조정하고, 상기 제 2 공급 전압 피드 라인에 공급 전류를 공급하도록 형성되어 있는, 조정 트랜지스터를 사용하여 회로에 공급 전압(VDD)을 공급하는 방법에 있어서,
    상기 공급 전류에 대한 측정치 정보에 기초하여, 상기 조정 트랜지스터가 상기 조정 회로에 의해 공급되는 상기 공급 전류가 기설정된 값보다 작은 동작점에 있는 지의 여부를 판정하는 단계 -상기 기설정된 값 아래의 공급 전류에서 상기 제 2 공급 전압은 일시적으로 기설정된 허용 가능한 최소 전압 값 미만의 양으로 떨어지며, 이 경우 만약 상기 제 2 공급 전압 피드 라인 상에 존재하는 전류가 기설정된 기간 내에 기설정된 전류 양만큼 상승하면, 제 2 공급 전압을 공급받은 회로의 신뢰할 수 있는 동작이 보장되지 않음- 와,
    상기 공급 전류가 상기 기설정된 기간 내에 상기 조정 회로에 의해 공급되는 상기 공급 전류가 기설정된 값보다 작은 상기 동작점으로부터 시작하여 적어도 상기 기설정된 전류 양만큼 상승하지 않도록 방지하는 단계
    를 포함하는 공급 전압 공급 방법.
KR1020070043093A 2006-05-03 2007-05-03 전압 공급 회로 및 공급 전압 공급 방법 KR100908153B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006020561.8 2006-05-03
DE102006020561A DE102006020561B3 (de) 2006-05-03 2006-05-03 Spannungsversorgungsschaltung und Verfahren zum Versorgen einer Schaltung mit einer Versorgungsspannung

Publications (2)

Publication Number Publication Date
KR20070107620A KR20070107620A (ko) 2007-11-07
KR100908153B1 true KR100908153B1 (ko) 2009-07-16

Family

ID=38622506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070043093A KR100908153B1 (ko) 2006-05-03 2007-05-03 전압 공급 회로 및 공급 전압 공급 방법

Country Status (3)

Country Link
US (1) US7605575B2 (ko)
KR (1) KR100908153B1 (ko)
DE (1) DE102006020561B3 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI381261B (zh) * 2008-07-18 2013-01-01 Asia Optical Co Inc 電源管理裝置以及電源管理方法
US8289037B2 (en) * 2009-09-30 2012-10-16 Alcatel Lucent Method and apparatus to measure current in power switchers
US9213381B2 (en) * 2012-05-24 2015-12-15 Ati Technologies Ulc Voltage regulator dynamically determining whether requested power transition can be supported
DE102015118129A1 (de) 2015-10-23 2017-04-27 Dspace Digital Signal Processing And Control Engineering Gmbh Verfahren zum Ermitteln der Leistungsaufnahme eines programmierbaren Logikbausteins
FR3104751B1 (fr) 2019-12-12 2021-11-26 St Microelectronics Rousset Procédé de lissage d’un courant consommé par un circuit intégré et dispositif correspondant
TWI706625B (zh) * 2020-04-09 2020-10-01 義隆電子股份有限公司 感應式電子辨識裝置及其供電補償電路
FR3113777A1 (fr) * 2020-08-25 2022-03-04 Stmicroelectronics (Rousset) Sas Alimentation de circuit électronique
FR3113776A1 (fr) 2020-08-25 2022-03-04 Stmicroelectronics (Rousset) Sas Alimentation de circuit électronique
KR20220159029A (ko) 2021-05-25 2022-12-02 삼성전자주식회사 동적 전력 모니터 및 주파수 컨트롤러를 포함하는 시스템-온-칩 및 이의 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995031761A1 (en) 1994-05-16 1995-11-23 Thomson Consumer Electronics, Inc. Dual voltage voltage regulator with foldback current limiting
JP2002149245A (ja) 2000-11-13 2002-05-24 Denso Corp 電圧レギュレータ
US6952091B2 (en) 2002-12-10 2005-10-04 Stmicroelectronics Pvt. Ltd. Integrated low dropout linear voltage regulator with improved current limiting
JP2006053898A (ja) 2004-07-15 2006-02-23 Rohm Co Ltd 過電流保護回路およびそれを利用した電圧生成回路ならびに電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4123416A1 (de) * 1991-07-15 1993-01-21 Siemens Ag Spannungsversorgungseinrichtung
US5838145A (en) * 1996-05-30 1998-11-17 Poon; Franki Ngai Kit Transient load corrector for switching converters
DE29715925U1 (de) * 1997-09-05 1997-10-23 Festo AG & Co, 73734 Esslingen Schaltungsvorrichtung
DE19812920C2 (de) * 1998-03-24 2000-09-07 Siemens Ag Schaltungsanordnung zur Steuerung und Erfassung des Laststromes durch eine Last
DE10345235B4 (de) 2003-09-29 2006-12-21 Infineon Technologies Ag Stromversorgungsschaltung und Verfahren zur Stromversorgung einer Last
JP2005235932A (ja) * 2004-02-18 2005-09-02 Seiko Instruments Inc ボルテージレギュレータおよびその製造方法
US7268527B2 (en) * 2004-03-11 2007-09-11 Semtech Corporation Method and apparatus for determining load current in a CPU core voltage regulator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995031761A1 (en) 1994-05-16 1995-11-23 Thomson Consumer Electronics, Inc. Dual voltage voltage regulator with foldback current limiting
JP2002149245A (ja) 2000-11-13 2002-05-24 Denso Corp 電圧レギュレータ
US6952091B2 (en) 2002-12-10 2005-10-04 Stmicroelectronics Pvt. Ltd. Integrated low dropout linear voltage regulator with improved current limiting
JP2006053898A (ja) 2004-07-15 2006-02-23 Rohm Co Ltd 過電流保護回路およびそれを利用した電圧生成回路ならびに電子機器

Also Published As

Publication number Publication date
US7605575B2 (en) 2009-10-20
DE102006020561B3 (de) 2007-11-29
KR20070107620A (ko) 2007-11-07
US20070257646A1 (en) 2007-11-08

Similar Documents

Publication Publication Date Title
KR100908153B1 (ko) 전압 공급 회로 및 공급 전압 공급 방법
KR100907893B1 (ko) 기준 전압 발생 회로를 위한 기동 회로
KR100865852B1 (ko) 레귤레이터 및 고전압 발생기
US5847586A (en) Enhanced power-on-reset/low voltage detection circuit
US8943333B2 (en) Large scale integrated circuit for dynamically changing resonant point
KR100815388B1 (ko) 저전압 검출 회로
US20080030177A1 (en) Soft-start circuit of linear voltage regulator and method thereof
US6870351B2 (en) Voltage regulator circuit and integrated circuit device including the same
US20140176096A1 (en) Semiconductor device and power supply system including the same
KR100605594B1 (ko) 파워업신호 발생 장치
JP2012243022A (ja) 半導体装置及びこれを備えたメモリシステム
JP4937078B2 (ja) 定電圧電源回路
US5744990A (en) Enhanced power-on-reset/low voltage detection circuit
US7479767B2 (en) Power supply step-down circuit and semiconductor device
US20050047040A1 (en) System and method to mitigate voltage fluctuations
KR102506362B1 (ko) 동작 속도에 기반하여 제어되는 조정기를 구비한 집적 회로
US7603572B2 (en) Voltage stabilizer stabilizing the voltage of a power line wherein power consumption elements are individually activated based on a quantity of currents to be drained
US8525555B2 (en) Power detector
US7449938B2 (en) Apparatus and method for generating internal voltage in semiconductor integrated circuit
KR20140016535A (ko) 내부 전압 생성 회로
US20230168703A1 (en) Techniques to limit overshoot after dropout condition in voltage regulators
KR20060110045A (ko) 전압 강하 회로
KR20120103001A (ko) 파워 온 리셋 회로 및 그것을 포함하는 전자 장치
US10691151B2 (en) Devices and methods for dynamic overvoltage protection in regulators
KR100554840B1 (ko) 파워 업 신호 발생 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160705

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 10