JP2004288836A - 有機薄膜トランジスタおよびその製造方法 - Google Patents
有機薄膜トランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2004288836A JP2004288836A JP2003078396A JP2003078396A JP2004288836A JP 2004288836 A JP2004288836 A JP 2004288836A JP 2003078396 A JP2003078396 A JP 2003078396A JP 2003078396 A JP2003078396 A JP 2003078396A JP 2004288836 A JP2004288836 A JP 2004288836A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- organic
- thin film
- electron
- organic semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】しきい値電圧の増加やばらつき、ソース−ドレイン間電流値の低下やばらつきが少ない有機薄膜トランジスタ、および歩留まりの改良されたその有機薄膜トランジスタの製造方法の提供。
【解決手段】有機半導体層と、前記有機半導体層内のチャネル領域上に形成されたゲート電極と、前記チャネル領域を挟むソース電極及びドレイン電極とを具備してなる有機薄膜トランジスタであって、前記ソース電極またはドレイン電極の表面領域と前記チャネル領域との間に硫黄原子を含有する電子供与性有機分子からなる薄膜層を有する、有機薄膜トランジスタ。前記有機薄膜トランジスタの電子供与性有機分子からなく薄膜層は、電子供与性有機分子をソース電極またはドレイン電極の表面に吸着させることにより製造する。
【選択図】 図1
【解決手段】有機半導体層と、前記有機半導体層内のチャネル領域上に形成されたゲート電極と、前記チャネル領域を挟むソース電極及びドレイン電極とを具備してなる有機薄膜トランジスタであって、前記ソース電極またはドレイン電極の表面領域と前記チャネル領域との間に硫黄原子を含有する電子供与性有機分子からなる薄膜層を有する、有機薄膜トランジスタ。前記有機薄膜トランジスタの電子供与性有機分子からなく薄膜層は、電子供与性有機分子をソース電極またはドレイン電極の表面に吸着させることにより製造する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、有機薄膜トランジスタ、およびその製造方法に関するものである。
【0002】
【従来の技術】
近年、π共役系の有機高分子や有機低分子からなる有機半導体材料をチャネル層に使用した薄膜トランジスタ(以下、TFTという)が活発に研究されている。例えば、ジャクソンらはガラス基板上またはPET基板上にニッケルからなるゲート電極層、SiO2からなるゲート絶縁層、パラジウムからなるソース電極およびドレイン電極、チャネル層が形成されるペンタセンからなる有機半導体薄膜を順次積層することによってチャネル長が5μm〜44μmのボトムコンタクト型TFTを作成している(非特許文献1)。
【0003】
しかし、ジャクソンらのTFTでは、素子ごとにゲート電圧のしきい値電圧が大きくばらついており、ばらつきの範囲は10V以上にも及んでいる。このため、素子の動作電圧が数10Vと大きい場合には、1cm2/Vs程度のチャネル移動度が得られているにもかかわらず、液晶ディスプレイ等への応用に必要な10V以下の動作電圧では、ソース−ドレイン間電流変調(電流オン・オフ比)が十分に取れない、あるいはソース−ドレイン間のオン電流が十分に流れないなど、ソース−ドレイン間電流値が素子ごとに大きくばらつくため、改良の余地があった。
【0004】
また、ソース−ドレイン間電流値を向上させるための試みとして、ワングらは、熱酸化膜が形成された高ドープのn型シリコン基板上に金からなるソース電極およびドレイン電極を形成させ、これら金電極表面に電子受容性の2−メルカプト−5−ニトロベンズイミダゾール分子を吸着させた後、ペンタセンを蒸着してチャンネル層としたTFTを報告している(非特許文献2)。
【0005】
ワングらはソース電極およびドレイン電極とペンタセン薄膜との界面において、電子供与性のペンタセン分子と電子受容性の2−メルカプト−5−ニトロベンジミダゾール分子との電荷移動錯体を形成させることによって電極−ペンタセン間の接合抵抗低減を試みたものであった。しかし、ソース−ドレイン間のオン電流値の増加は約1.5倍と低い値に留まっていた。しかも、ワングらによる素子は、チャネル長が44μmと長く、またドナー性のチオールを用いた場合にはその素子の接合抵抗低減の効果が得られていない。
【0006】
このため、チャネル長が30μm以下、特に重要なチャネル長が10μm以下、の低動作電圧の有機TFTにおいて、素子性能を向上し、安定化することが重要な課題となっていた。
【0007】
ところで、有機TFTに用いられる有機半導体材料のうち、高動作電圧でチャネル移動度が大きい材料は、前述のペンタセンやテトラセンのような結晶性低分子材料、あるいはまたπ共役系高分子材料であってもレジオレギュラ・ポリ(3−ヘキシルチオフェン)のように結晶性の高いもの、より詳しくは高分子主鎖のねじれによるπ共役系の切断がなく、かつ高分子間の相互作用により結晶性グレインが薄膜内に発達しうる材料、に限られる。
【0008】
このような結晶性の有機半導体材料を用いて高性能のトランジスタを作製するためには、チャネル領域における有機薄膜層の結晶粒を大きく成長させて結晶粒界によるキャリアのトラップや散乱といった、チャネル移動度低下の要因を少なくし、かつチャネル領域となるゲート絶縁層と有機薄膜層との界面において有機結晶粒とゲート絶縁層表面との密着性を高めることによってチャネル移動度を向上させることが重要である。
【0009】
さらに、ゲート電極またはドレイン電極とチャネル領域の有機半導体層との間の接合抵抗を低減することが、しきい値電圧の低減や素子性能安定化のために必要となる。とくに、前述したようなボトムコンタクト型素子においては、素子作製の際にソース電極およびドレイン電極を形成させた後に有機半導体層を形成させる工程を含むため、接合抵抗を低減するためには、ソース電極またはドレイン電極と有機半導体層との界面においても有機半導体結晶粒を大きく揃え、かつ結晶粒とソース電極またはドレイン電極との密着性を高めることが重要となる。
【0010】
ここで有機TFTに通常採用されているトランジスタ構造について説明する。有機TFTのトランジスタ構造は、基板上にゲート電極、ゲート絶縁層、ソース電極およびドレイン電極を順次積層した後、その上に有機半導体層を積層するボトムコンタクト型素子、基板上にゲート電極、ゲート絶縁層、有機半導体層を順次積層した後、その上にソース電極およびドレイン電極を形成するトップコンタクト型素子、基板上にソース電極およびドレイン電極、有機半導体層、ゲート絶縁層、ゲート電極を順次積層するトップゲート型素子に大別される。
【0011】
素子作製の点からいえば、有機半導体層に採用される有機材料のプロセス耐性、すなわち有機半導体層上への電極層形成や絶縁層形成に係わるプロセスに対する有機半導体材料の耐性に応じて、採用できる素子構造がおおよそ限定されることになるが、有機半導体層へのプロセス負荷がもっとも少ないボトムコンタクト型素子が、多くの有機半導体材料に対して適用することが可能である。また、素子性能の点からいえば、有機半導体層の膜厚方向を横断する電流経路がないボトムコンタクト型素子の性能が優れるものと期待できるのが一般的である。
【0012】
ところが、前術したようにソース電極およびドレイン電極形成後に有機半導体層を形成するボトムコンタクト型素子、あるいはまたトップゲート型素子の素子特性を向上するためには、有機半導体層形成の際にチャネル領域における有機半導体晶粒の構造を制御することに加え、ソース電極またはドレイン電極近傍における有機半導体結晶粒構造をも制御することが重要となる。
【0013】
このような、ソース電極またはドレイン電極近傍における有機結晶粒構造の制御は、TFTのチャネル長が短くなるほど重要となる。すなわち、TFTの等価回路上、電極/有機半導体接合抵抗の効果が短チャネルで顕著になることに加え、電極界面における有機結晶粒の乱れが、チャネル領域の広い部分での結晶粒の乱れとなって、チャネル移動度自体の低下ももたらす。
【0014】
ところが、従来技術ではこのような電極界面における有機結晶粒構造の制御がなされていなかったために、しきい値電圧の増加やばらつき、見かけのチャネル移動度の低下によって、ソース−ドレイン間電流値の低下やばらつきが現れるという問題点、とくに応用上重要な短チャネルの低動作電圧の有機TFTにおいて顕著に現れるという問題点があった。
【0015】
【非特許文献1】
1999 International Electron Devices Meeting Technical Digest (1999) 111
【非特許文献2】
41st Electronic Materials Conference Digest (1999) 16
【0016】
【発明が解決しようとする課題】
前述したように、有機TFT特性向上のため、ソース電極またはドレイン電極と有機半導体層との接合抵抗を低減することが重要であるが、そのためにはソース電極又はドレイン電極と有機半導体層との界面における有機半導体層の結晶粒を大きく揃え、かつ結晶粒とソース電極またはドレイン電極との密着性を高めることが有効と考えられる。ところが、従来技術では電極界面における有機結晶粒の制御がなされていなかったために、しきい値電圧の増加やばらつき、見かけのチャネル移動度の低下によって、ソース−ドレイン間電流値の低下やばらつきが現れることがあった。このようなばらつきは、実際の製造工程においては、製品歩留まりの低下の原因となるため、ばらつきとを低減させることが望まれていた。
【0017】
本発明は、このような問題に鑑みてなされたものであり、ソース−ドレイン間のオン電流値が大きく、電流オン・オフ比が大きく、かつ素子ごとの特性のばらつきが小さい有機薄膜トランジスタ、ならびのその製造方法を提供することを目的とするものである。
【0018】
【課題を解決するための手段】
本発明の有機薄膜トランジスタは、
電子供与性を有する結晶性有機半導体材料からなる有機半導体層と、
前記有機半導体層内のチャネル領域上にゲート絶縁層を介して形成されたゲート電極と、
前記チャネル領域を挟むソース電極及びドレイン電極とを具備してなる有機薄膜トランジスタであって、
前記ソース電極またはドレイン電極の表面領域と前記チャネル領域との間に硫黄原子を含有する電子供与性有機分子からなる薄膜層を有し、前記電子供与性有機分子がソース電極またはドレイン電極の表面領域に吸着されていることを特徴とするものである。
【0019】
本発明の有機薄膜トランジスタの製造方法は、
電子供与性を有する結晶性有機半導体材料からなる有機半導体層と、
前記有機半導体層内のチャネル領域上にゲート絶縁層を介して形成されたゲート電極と、
前記チャネル領域を挟むソース電極及びドレイン電極と
を具備してなる有機薄膜トランジスタの製造方法であって、前記ソース電極またはドレイン電極の表面領域に硫黄原子を含有する電子供与性有機分子を吸着させて前記硫黄原子を含有する電子供与性有機分子からなる薄膜層を形成させる工程と、前記硫黄原子を含有する電子供与性有機分子が吸着されたソース電極またはドレイン電極の表面領域上に前記有機半導体層を形成させる工程とを有することを特徴とするものである。
【0020】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明すると以下の通りである。
【0021】
図1は、本発明の有機薄膜トランジスタの一例を示す概略断面図である。
【0022】
例えば、図1に示される有機薄膜トランジスタは、基板1上にゲート電極2が形成されており、さらに基板1上にはゲート電極2を被覆するようにゲート絶縁層3が形成されているものである。またゲート絶縁層3上には、ソース電極4およびドレイン電極5が、ゲート電極2の直上部を避けるように分離形成されている。さらにソース電極4およびドレイン電極5の表面領域に硫黄原子を含有する電子供与性有機分子からなる分子吸着層6が形成されている。さらにまた、ゲート絶縁層3および分子吸着層6を被覆するように、電子供与性を有する結晶性有機半導体材料からなる有機半導体層7が形成されている。
【0023】
分子吸着層6を形成する硫黄原子を含有する電子供与性有機分子のうち、ソース電極4またはドレイン電極5の表面に接している分子は、その分子骨格中の硫黄原子を介してソース電極4およびドレイン電極5の表面領域に吸着されている。
【0024】
分子吸着層6の吸着によってソース電極4およびドレイン電極5の表面のぬれ性が疎水的な方向に変化する。あるいはまた電極表面の微小な凹凸が緩和される。これらの効果によって、電極表面が有機半導体材料との親和性が強い表面に改質される結果、有機半導体結晶粒との密着性が高い電極−有機半導体界面が形成されるものと考えられる。
【0025】
より詳しく言えば、デバイス特性向上のため電極−有機半導体界面で最も重要な部分はソース電極4およびドレイン電極5の表面領域のうち、チャネル領域に近接した電極断面の表面領域であり、次に重要な部分は電極断面に近接した電極上面の表面領域である。これらの表面領域の表面特性を改質することによって、有機半導体層形成の際にチャネル領域と前述の電極断面部分との接続領域、さらには電極断面部分に接続した電極上面部分にかけても粒径の大きな有機半導体結晶粒が電極との密着性良く密に形成される。
【0026】
電気的特性の点からいえば、分子吸着層6を構成する有機分子が電子供与性を有することによって、電子供与性を有する有機半導体層7へのホールの移動は容易に行われる。また電極と分子吸着層間のホールの移動も容易である。したがって、分子吸着層6の存在はソース−ドレイン間電流値の著しい低下をもたらさない。むしろ、前述したような有機半導体層と電極との密着性の向上によって電流値が向上するものと考えられる。
【0027】
とくに、分子吸着層6を構成する電子供与性有機分子の1分子状態におけるイオン化ポテンシャルは9電子ボルト(eV)以下であることが望ましい。1分子状態におけるイオン化ポテンシャルが9eV以下であることは、固体状態等の凝集状態におけるイオン化ポテンシャルに換算すると概ね8eV以下であることに相当する。一方、電子供与性を有する有機半導体材料の固体状態でのイオン化ポテンシャルは概ね4eV以上8eV以下であり、電極材料も仕事関数がこの範囲のものを通常用いる。したがって電子供与性有機分子の1分子状態におけるイオン化ポテンシャルが9eV以下であればソース電極4またはドレイン電極5から有機半導体層7へのホールの移動が容易に行われる。9eVより大きいと、ソース電極またはドレイン電極から有機半導体層へのホールの移動がスムーズに行われなくなることがあるので注意が必要である。
【0028】
分子吸着層6を構成する有機分子として、具体的には、電子供与性を有するチオフェン化合物分子または電子供与性を有するチオール化合物分子を挙げることができる。より具体的には、チオフェンモノマー(1分子状態におけるイオン化ポテンシャルI=8.87eV、以下同様に記載する)、3−アルキルチオフェンモノマー(8eV<I<8.87eV)、ビチオフェン(8eV)、α−ターチエニル(7eV)、α−クォーターチオフェン(5eV<I<6eV)、α−セクシチオフェン(5.2eV)、α,ω−ジヘキシルクォーターチオフェン(5eV<I<6eV)、α,ω−ジヘキシルセクシチオフェン(5eV)、ポリ(3−アルキルチオフェン)(5eV)、ポリ(3−フェニルチオフェン)(5eV)、ポリ(3−フェニル−4−メチルチオフェン)(5eV)、ポリ(3−シクロヘキシルチオフェン)(5eV)、4,4‘−ビフェニルジチオール(8eV<I<9eV)、チオフェンチオール(8eV<I<9eV)、パラチオクレゾール(8eV<I<9eV)、および2,5−ジアミノ−1,4−ベンゼンチオール(7eV)を挙げることができる。しかし、ここに挙げた材料は一例であって、これらに限定されるものではない。
【0029】
なお、分子吸着層6の導電性を高め、ソース電極またはドレイン電極から有機半導体層へのホールの移動を容易にするために、分子吸着層6がドーピングされていてもよい。例えば分子吸着層6がポリ(3−アルキルチオフェン)から成る場合、三塩化鉄(FeCl3)、ヨウ素、過塩素酸、テトラシアノエチレン、ジシアノジクロロベンゾキノン等の電子受容性分子によって分子吸着層6がドープされ導電性が高められていても良い。
【0030】
ソース電極4およびドレイン電極5の電極材料としては、とくに電子供与性有機分子の吸着を容易にするために、金、銀、銅、白金またはパラジウムを用いることが好ましい。しかし、これらに限られるものではなく、電子供与性有機分子がその分子中の硫黄原子を介して電極表面に吸着できる材料であれば良い。
【0031】
また、電子供与性有機分子がその分子中の硫黄原子を介して吸着できる電極材料と、吸着できない電極材料とを組み合わせて電極層に用いても良い。この場合、電極の表面に吸着分子が吸着できる電極材料が露出していれば良い。とくに、電極断面表面に電子供与性有機分子が硫黄原子を介して吸着できる材料が露出していることが望ましい。例えば、電子供与性有機分子が吸着できる電極材料と吸着できない電極材料との2層構造として電極断面部分のみに電子供与性有機分子が吸着できる電極材料を露出させ、電極断面部分のみに分子吸着層6を形成させてもよい。
【0032】
さらに、電極形状については、図1ではチャネル領域に近接した電極断面がゲート絶縁層表面に対してほぼ垂直であるが、有機半導体層形成の際、チャネル領域と電極が近接した領域に有機結晶粒を密着性良く成長させるために、電極断面をテーパー形状としてもよい。すなわち、チャネル領域のゲート絶縁層表面と電極断面とのなす角度を90度より大きくしてもよい。また電極断面が平面でなくともよく、概ねテーパー形状となるような曲面であってもよい。
【0033】
また分子吸着層6を形成させた電極表面の純水に対する接触角は55度以上であることが望ましい。
【0034】
有機半導体層7を構成する電子供与性の結晶性有機半導体材料としては、ペンタセン、テトラセン、アントラセン、ペリレン、ピレン、コロネン、クリセン、デカシクレン、ビオランスレンなどの多環芳香族分子材料、フタロシアニン、トリフェニレン、チオフェンオリゴマーおよびそれらの誘導置換体、ジベンゾテトラチアフルバレンなどのテトラチアフルバレン類、テトラチオテトラセン、およびレジオレギュラ・ポリ(3−アルキルチオフェン)などを挙げることができる。しかし、これらに限定されるものではなく、電子供与性を有する結晶性有機半導体材料であれば任意のものを本発明の有機半導体層7を構成する電子供与性の結晶性有機半導体材料として用いることができる。
【0035】
次に、本発明の有機薄膜トランジスタの製造方法の一例を図面を用いて説明すると以下の通りである。
【0036】
図2は、図1に示すトランジスタの製造工程の一例を示す工程図である。
【0037】
基板1上にゲート電極2、ゲート絶縁層3、ソース電極4およびドレイン電極5が順次形成される(図2a)。
【0038】
ゲート電極層はCr、Al、Ta、Mo、Nb、Cu、Ag、Au、Pt、Pd、In、NiあるいはNdなどの金属材料やこれらの合金材料、あるいはカーボン材料など、既知の導電性材料であれば特に制限することなく使用でき、例えばスパッタ法や蒸着法などにより膜厚約10nm〜約500nmに成膜すればよい。また銀インクやグラファイトインクなど導電性粒子をポリマーとともに液体中に分散させたポリマー混合物を用い、乾燥などにより液体成分を除去してゲート電極層を形成させてもよく、この場合には塗布によって膜厚約30nm〜約1000nmの電極層を成膜することができる。また導電性材料としては、ポリアニリン塩、ポリ(3,4−エチレン−ジオキシチオフェン)のポリスチレンスルホン酸塩またはドープされたポリピロールのような可溶性導電性ポリマーを電極層材料に用いることもでき、この場合も塗布によって膜厚約30nm〜約1000nmの電極層を成膜することができる。
【0039】
さらに、また粒径が数nmから数10nm程度の金属微粒子が分散した溶剤を塗布し、基板温度400℃未満の工程によって金属薄膜を得る方法を用いてもよい。このような方法を可能とする材料としては例えば、Auペースト(商品名パーフェクトゴールド、真空冶金製)、Agペースト(商品名パーフェクトシルバー、真空冶金製)、Cuペースト(商品名パーフェクトカッパー、真空冶金製)が挙げられる。以上に挙げた電極材料は単独で用いてもよいし、複数種類のものを組み合わせて用いてもよい。
【0040】
さらにまた、ゲート電極層2はハイドープのシリコンであっても良い。とくに通常のLSIプロセスで用いられるシリコン基板を用いる場合には、ゲート絶縁層が形成されるシリコン基板表面近傍の領域またはシリコン基板全体がハイドープであれば良く、この場合にはシリコン基板がゲート電極層2と基板1とを兼ねても良いし、シリコン基板を別途プラスチック基板やガラス基板に貼り付けても良い。
【0041】
ゲート絶縁層3に使用する材料としては無機又は有機材料など種々の絶縁性材料を用いることができ、その薄膜形成方法も材料に応じて、蒸着、スパッタリング、電極層2の陽極酸化、塗布、溶液からの付着等、種々の成膜方法を採用することができる。
【0042】
具体的には、無機材料として例えばSiO2、SiO、Al2O3、Ta2O5、ZrO2等の単金属酸化物、チタン酸ストロンチウム、チタン酸ストロンチウムバリウムなどの複合酸化物、SiNxなどの窒化物を挙げることができる。これらの材料はスパッタリング法、蒸着法、CVD法など通常用いられる方法で成膜できる。
【0043】
また、種々の複合酸化物や単金属酸化物は、アルコラートの加水分解を利用したゾルーゲル法によって成膜することも可能である。このような方法を可能とする材料としては例えば、商品名MODコート材料(高純度化学社製)が挙げられる。
【0044】
さらに、Ta2O5やAl2O3は、それぞれゲート電極層2をTaまたはAlとして、ホウ酸アンモニウム水溶液等の電解液を用いてTaまたはAl電極層を陽極酸化することによって形成させることもできる。
【0045】
また、無機材料として単金属酸化物あるいは複合酸化物を用いる場合には、酸化物表面と有機半導体材料との密着性を高めるために、親水的な酸化物表面をオクタデシルトリクロロシランなどのアルキルトリクロロシラン、オクタデシルトリメトキシシランおよびその他のアルキルトリメトキシシラン、フッ素化アルキルトリメトキシシラン、ヘキサメチルジシラザン、およびその他のシリル化剤によって疎水的な表面に改質することが望ましい。
【0046】
なお、ここで挙げた無機材料は一例であって、これらに限定されるものではない。
【0047】
ゲート絶縁層3に用いることができる有機材料としては、ポリビニルフェノール、ポリメタクリル酸メチル、ポリスチレン、ポリイミド、ベンゾシクロブテン、シアノエチルプルラン(商品名シアノレジン、信越化学社製)、ポリフッ化ビニリデン、ビニリデン−4フッ化エチレン共重合体、およびその他のポリマー材料を挙げることが出来る。これらの材料は適当な溶剤に溶解した溶液、あるいは前駆体を溶解した溶液をスピンコート法、スクリーン印刷法等により塗布し、溶剤を揮発させて除去するか、あるいは溶剤を揮発させて除去した後、加熱によって前駆体を所望のポリマーに変換することによって、膜厚約50nm〜約500nmの絶縁層を形成させることができる。また溶剤に架橋剤を混入させ、成膜後に加熱によって架橋してプロセス耐性を向上させてもよい。
【0048】
さらにまた、コール酸、コール酸メチル、およびその他の有機低分子アモルファス材料をゲート絶縁層3に用いてもよい。この場合、真空蒸着法によって膜厚約10nm〜約500nmの絶縁層を容易に形成させることができる。
【0049】
なお、ここで挙げた有機材料は一例であって、これらに限定されるものではない。
【0050】
ソース電極4およびドレイン電極5の形成方法としては、半導体プロセスで通常用いられるフォトエッチングプロセスやリフトオフプロセスが利用できる。これによってチャネル長が短い、好ましくは30μm以下、より好ましくは0.5μm〜10μmの、電極パターンを形成させることができる。チャネル長を短くすることによって、本発明の効果がより強く発現する。
【0051】
さらに、またゲート電極層形成方法に関して前述したように、粒径が数nmから数10nm程度の金属微粒子が分散した溶剤を塗布し、基板温度400℃未満の工程によって金属薄膜を得る方法を用いてソース電極4およびドレイン電極5を形成てもよい。このような方法を可能とする材料として例えば、Auペースト(商品名パーフェクトゴールド、真空冶金製)、Agペースト(商品名パーフェクトシルバー、真空冶金製)、およびCuペースト(商品名パーフェクトカッパー、真空冶金製)が挙げられる。
【0052】
このような溶剤によってソース電極4、ドレイン電極5の電極パターンを形成させる方法としては、例えばスクリーン印刷法、インクジェット印刷法、およびマイクロコンタクト印刷法の溶剤付着法が挙げられる。スクリーン印刷法、インクジェット印刷法によってチャネル長が約10μm〜約20μmの電極パターンを形成させることができる。またマイクロコンタクト印刷法によってチャネル長が約1μm〜約10μmの電極パターンを形成させることができる。
【0053】
とくに、インクジェット印刷法を用いて電極パターンを形成させる場合には、ゲート絶縁層3表面を親水性部位と疎水性部位とにパターン化しておき、溶剤をゲート絶縁層3表面に選択的に付着させることが明確な電極パターンを形成させるために効果的である。またゲート絶縁層3表面を凹凸によってパターン化しておき、溶剤をゲート絶縁層3表面の凹部分に選択的に付着させることも明確な電極パターンを形成するために効果的である。
【0054】
なお、ここで挙げた電極材料および形成方法は一例であって、これらに限定されるものではない。
【0055】
次に、ソース電極4およびドレイン電極5の電極表面に分子吸着層6を形成させる(図2b)。
【0056】
分子吸着層6を形成させる方法としては、特に限定されないが、吸着分子を含む液体、気体または固体を電極表面に接触させて行うことができる。特に吸着分子が常温常圧で固体や液体である場合には、適当な溶媒に溶解させ、その溶液を電極表面に接触させて吸着させることが好ましい。また電極表面に固体状態の吸着分子を付着させたのち電極表面の温度を上げて吸着分子を溶融状態にして電極表面に吸着させてもよい。また吸着分子からなる固体を電極表面に擦り付けることにより分子吸着層を形成させることも可能である。また吸着分子層を水等の液面上に形成させておき、それを電極表面に移し取る、いわゆるラングミュア・ブロジェット法によって分子吸着層6を形成させることも可能である。さらに、吸着を効果的に行うために、電極表面に電位を与えてながら分子を吸着させても良い。しかしここで述べた方法は一例であって、これらの方法に限定されるものではない。
【0057】
分子吸着層6の導電性を高め、ソース電極またはドレイン電極から有機半導体層へのホールの移動を容易にするために、分子吸着層6に電子供与性分子をドーピングすることができる。その具体的な方法としては、分子吸着層6をドーパントとなる電子供与性分子の気体に暴露させる方法、あるいは分子吸着層6をドーパントとなる電子供与性分子を含む溶液に浸漬させる方法が考えられる。しかし分子吸着層6をドーパントとなる電子供与性分子に接触させうる方法であれば良く、ここで述べた方法に限定されるものではない。
【0058】
次に有機半導体層7を形成させる(図2c)。
【0059】
有機半導体層7を形成させる方法としては、蒸着法、およびその他のドライプロセス、スピンコート法、キャスト法、スクリーン印刷法、インクジェット印刷法、マイクロコンタクト印刷法、およびその他のウェットプロセスなどが挙げられる。また、有機半導体層を構成する有機半導体材料の前駆体の薄膜をドライプロセスまたはウェットプロセスによって形成させた後、加熱等の処理によって所望の有機半導体材料に変換することによって有機半導体層を形成させてもよい。
【0060】
次に、本発明のトランジスタの変形例について図3、および図4を用いて説明すると以下の通りである。なお、各構成の材料、形状、成膜方法などについては、図1に示すトランジスタの各構成と同様であり、詳細な説明は省略する。
【0061】
図3に示されるトランジスタは、基板1上にソース電極4およびドレイン電極5が形成されており、ソース電極4およびドレイン電極5の表面に分子吸着層6が形成されている。さらに基板1表面と分子吸着層6が形成されたソース電極4およびドレイン電極5を被覆するように、有機半導体層7が形成されている。さらにソース電極4とドレイン電極5で挟まれる有機半導体層部分の直上にゲート絶縁層3が、形成されている。この構造であっても、分子吸着層6が形成されていることによって、ソース電極4およびドレイン電極5と有機半導体層7との接合特性が改善され、デバイス特性が向上するという本発明の効果が得られる。
【0062】
図4に示すトランジスタは、基板1上にゲート電極2、ゲート絶縁層3が順次形成されており、ゲート電極2の直上部を避けるようにゲート絶縁層3上にソース電極4が形成されている。さらにソース電極4表面に分子吸着層6が形成されている。さらに、分子吸着層6が形成されたソース電極4およびゲート絶縁層3を被覆するように、有機半導体層7が形成されている。さらに有機半導体層7の上にドレイン電極5が形成されている。この素子ではソース電極−ドレイン電極間の有機半導体層のうち、ゲート絶縁層3表面に近い領域がチャネル領域となって、電界効果が現れる。
【0063】
この構造であっても、分子吸着層6が形成されていることによって、ソース電極4と有機半導体層7との接合特性が改善され、デバイス特性が向上するという本発明の効果が得ることができる。
【0064】
なお、図4ではドレイン電極5が、有機半導体層7および分子吸着層6を介してソース電極4の直上部までにも形成されているが、素子作製の観点からは、このような素子構造はドレイン電極5形成の際に電極パターンの微細な位置合わせを要しない点で優れている。この場合、ソース電極4とドレイン電極5との重なり部分を流れるオフ電流を低減するために、ソース電極4上面のみに絶縁層を形成させ、チャネル領域に近接したソース電極断面を露出させ、ソース電極断面の表面領域のみに分子吸着層6を形成させた素子構造としてもよい。
【0065】
勿論、ソース電極4直上部を避けるようにドレイン電極5を分離形成させてもよい。また、図4でソース電極4とドレイン電極5とを入れ替えた構造であってもよい。
【0066】
さらに、図1、図3において、分子吸着層6はソース電極4またはドレイン電極5のいずれか一方の表面上にのみ形成されていても良い。ソース電極−有機半導体接合あるいはドレイン電極−有機半導体接合のうち、デバイスの電気特性に対して律速となる接合部分に分子吸着層が形成されていれば本発明の効果が発現する。
【0067】
また、図1、図3、または図4に示すようなトランジスタの表面にパッシベーション層を形成させ、使用雰囲気に存在する水蒸気や酸素などから素子を保護することもできる。
【0068】
パッシベーション層としては、種々の絶縁性無機材料および絶縁性有機材料を用いることができる。例えば、窒素ドライ雰囲気下でUV硬化性樹脂によってパッシベーション層を形成させることが考えられる。また有機材料として、ポリビニルアルコール、エチレンビニルアルコール共重合体等のポリマーが挙げられる。無機材料としてはスパッタリング法によって成膜したSiOx、SiNx、SiOxNy等が挙げられる。しかし、これらの材料に限定されるものではない。
【0069】
【実施例】
以下、本発明の実施例を説明すると以下の通りである。
【0070】
実施例1
本発明では、図2に示す方法を採用し、有機半導体として電子供与性を有するペンタセンを、ソース電極及びドレイン電極として金薄膜を、金薄膜への吸着分子として電子供与性分子を有するレジオレギュラ・ポリ(3−ヘキシルチオフェン)を用いて以下のようにしてシリコン基板上に薄膜トランジスタを作製した。
【0071】
ハイドープのn+型Siウェハー(抵抗値0.03Ωcm)表面に厚さ約50nmの熱酸化SiO2膜を形成、裏面に厚さ3nmのCr層及び厚さ100nmのAu層を真空中で連続して蒸着した。ゲート絶縁層3となるSiO2の静電容量は70nF/cm2であった。
【0072】
次にSiO2ゲート絶縁層3上に金から成るソース電極4及びドレイン電極5を、リフトオフによって形成させた。ソース電極4及びドレイン電極5はそれぞれ幅100μm×長さ2mmのストライプ形状部分と電気的接点をとるための1mm角のパッド部分とからなっており、ソース電極4及びドレイン電極5のストライプ形状部分の短辺が2μmの間隔で配列されている。すなわちこのTFTのチャンネル長は2μm、チャンネル幅は100μmである。ソース電極4及びドレイン電極5の成膜においては、ゲート絶縁層であるSiO2との密着性を高めるため、2×10−6Torr(2.66×10−3Pa)の真空中でCrを厚さ3nm蒸着した後、引き続き真空中でAuを厚さ50nm蒸着した。蒸着速度はCr:0.1nm/s、Au:0.5nm/sであった。なお、金表面の接触角を測定するために、ソース電極4及びドレイン電極5の近傍に、5mm角のパッド形状の金薄膜部分を、ソース電極4及びドレイン電極5の形成と同時に形成させた。
【0073】
次にSiO2ゲート絶縁層3上のチャンネル領域表面を疎水化処理するため、チャンネル領域表面をヘキサメチルジシラザン(商品名OAP、東京応化製)の蒸気に24時間暴露した。
【0074】
次にソース電極およびドレイン電極表面に付着したヘキサメチルジシラザンの未反応物を除去するため、基板をアセトン中で40分間超音波洗浄し、その後ホットプレートにより100℃で10分間乾燥させた。ヘキサメチルジシラザンの未反応物の除去は、金表面の純水に対する接触角の変化により確認した。すなわち、超音波洗浄前の接触角は約66度であったのに対して、洗浄後の接触角は約52度であった。この値は金表面をヘキサメチルジシラザン処理する前の接触角の実測値約48度に近かった。
【0075】
次にソース電極及びドレイン電極表面にレジオレギュラ・ポリ(3−ヘキシルチオフェン)(アルドリッチ社製)から成る分子吸着層6を形成させた。ポリ(3−ヘキシルチオフェン)は予め、クロロホルムを良溶媒としメタノールを貧溶媒とする再沈殿精製を2回行ったものを使用した。このレジオレギュラ・ポリ(3−ヘキシルチオフェン)の0.1重量%クロロホルム溶液に基板を15時間浸積したのち、クロロホルムでリンスし、さらにクロロホルム中に20分間浸積した。その後、窒素ガスブローによってクロロホルムを除去し、窒素ガス中で2時間乾燥させた。なお分子吸着層6形成後の金表面の純水に対する接触角は約95度であった。
【0076】
次にゲート絶縁層3、ソース電極4及びドレイン電極5上に電子供与性を有する有機半導体材料であるペンタセン(アルドリッチ社製)を膜厚80nmで蒸着して有機半導体層7を作成した。なおペンタセンは予め昇華精製を2回行ったものを使用し、1×10−6Torr(1.33×10−3Pa)の真空中、基板温度80℃、蒸着速度0.03nm/秒で蒸着した。この有機半導体層は特にパターニングしなかった。
【0077】
作製したTFTのペンタセン薄膜をAFMで観察した。チャネル長2μm、チャネル幅100μmのチャネル領域では、粒径約1〜約2μmの大きさがほぼ均一なペンタセン結晶粒が、ソース電極およびドレイン電極との接触部分まで密に成長していた。チャネル長(2μm)方向のペンタセン結晶粒の個数は1〜2個程度であった。
【0078】
実施例2
金薄膜からなるソース電極およびドレイン電極表面への吸着分子として電子供与性分子である3−n−ドデシルチオフェンを用いたこと以外は実施例1と同様にして薄膜トランジスタを作製した。3−n−ドデシルチオフェンの金電極表面への吸着は以下のようにして行った。基板を3−n−ドデシルチオフェン(東京化成製)の1mMエタノール溶液に10時間浸積したのち、エタノールでリンスし、さらにエタノール中に10分間浸積した。その後、窒素ガスブローによってエタノールを除去し、窒素ガス中で2時間乾燥させた。なお分子吸着層6形成後の金表面の純水に対する接触角は約90度であった。
【0079】
なお、実施例1との条件の同一性を期すため、ソース電極およびドレイン電極形成時のCrおよびAuの蒸着、およびペンタセン薄膜の蒸着は実施例1と同時に行った。
【0080】
作製したTFTのペンタセン薄膜をAFMで観察したところ、実施例1とほぼ同様のペンタセン薄膜が形成されていた。
【0081】
実施例3
金薄膜からなるソース電極及びドレイン電極表面への吸着分子として電子供与性分子であるα−ターチエニルを用いたこと以外は実施例1と同様にして薄膜トランジスタを作製した。α−ターチエニルの金電極表面への吸着は以下のようにして行った。基板をα−ターチエニル(アルドリッチ社製)の1mMエタノール溶液に20時間浸積したのち、エタノールでリンスし、さらにエタノール中に10分間浸積した。その後、窒素ガスブローによってエタノールを除去し、窒素ガス中で2時間乾燥させた。なお分子吸着層6形成後の金表面の純水に対する接触角は約70度であった。
【0082】
なお、実施例1との条件の同一性を期すため、ソース電極およびドレイン電極形成時のCrおよびAuの蒸着、およびペンタセン薄膜の蒸着は実施例1と同時に行った。
【0083】
作製したTFTのペンタセン薄膜をAFMで観察したところ、実施例1とほぼ同様のペンタセン薄膜が形成されていた。
【0084】
実施例4
金薄膜からなるソース電極及びドレイン電極表面への吸着分子として電子供与性分子であるα,ω−ジヘキシルクォーターチオフェンを用いたこと以外は実施例1と同様にして薄膜トランジスタを作製した。α,ω−ジヘキシルクォーターチオフェンの金電極表面への吸着は以下のようにして行った。基板をα,ω−ジヘキシルクォーターチオフェン(和光純薬社製)の0.1重量%クロロホルム溶液に20時間浸積したのち、クロロホルムでリンスし、さらにクロロホルム中に15分間浸積した。その後、窒素ガスブローによってクロロホルムを除去し、窒素ガス中で2時間乾燥させた。なお分子吸着層6形成後の金表面の純水に対する接触角は約80度であった。
【0085】
なお、実施例1との条件の同一性を期すため、ソース電極およびドレイン電極形成時のCrおよびAuの蒸着、およびペンタセン薄膜の蒸着は実施例1と同時に行った。
【0086】
作製したTFTのペンタセン薄膜をAFMで観察したところ、実施例1とほぼ同様のペンタセン薄膜が形成されていた。
【0087】
比較例1
比較のため、金電極表面に分子吸着層を形成させずにペンタセンを有機半導体層としたTFTを作成した。金電極表面に単分子層を吸着させなかったこと以外は、実施例1と同様にTFTを作成した。
【0088】
なお、実施例1との条件の同一性を期すため、ソース電極およびドレイン電極形成時のCrおよびAuの蒸着、およびペンタセン薄膜の蒸着は実施例1と同時に行った。
【0089】
作製したTFTのペンタセン薄膜をAFMで観察したところ、チャネル領域におけるペンタセン結晶粒径は概ね1〜2μmであった。しかし、ソース電極またはドレイン電極との接点に近いチャネル領域において、ところどころにペンタセン結晶粒の乱れが観察された。すなわち、結晶粒径が0.1μm〜0.5μmと小さいものが成長している部分があり、また結晶粒間に隙間がある部分、すなわちチャネル領域のゲート絶縁層表面にペンタセンが付着していない部分があった。
【0090】
比較例2
比較のため、絶縁性材料である1−ヘキサンチオールからなる分子吸着層を金電極表面に形成させたこと以外は、実施例1と同様にTFTを作成した。ここで、n−ヘキサンの1分子状態におけるイオン化ポテンシャルが10.2eVであるから、1−ヘキサンチオールの1分子状態におけるイオン化ポテンシャルは9eVより大きい。
【0091】
金電極表面への1−ヘキサンチオールの吸着は以下のように行った。基板を1−ヘキサンチオール(東京化成製)の1mMエタノール溶液に12時間浸積したのち、エタノールでリンスし、さらにエタノール中に10分間浸積し、その後、窒素ガスブローによってエタノールを除去し、窒素ガス中で2時間乾燥させた。
【0092】
なお、実施例1との条件の同一性を期すため、ソース電極およびドレイン電極形成時のCrおよびAuの蒸着、およびペンタセン薄膜の蒸着は実施例1と同時に行った。
【0093】
作製したTFTのペンタセン薄膜をAFMで観察したところ、実施例1とほぼ同様のペンタセン薄膜が形成されていた。
【0094】
実施例5
FET特性の測定
実施例1〜4および比較例1、2で作成した薄膜トランジスタのFET電流−電圧特性を、半導体パラメーターアナライザー(HP社製:HP4145B)でそれぞれ測定した。測定はTFTを窒素ガス雰囲気中に配置し、ソース電極を接地してドレイン電圧VDを−30Vとした状態で、ゲート電圧VGを5V〜―30Vと変化させた時のドレイン電流IDを測定した。また、ソース電極を接地してゲート電圧VGを固定した状態で、ドレイン電圧VDを0Vから―30Vまで変化させた時のドレイン電流IDを測定した。ここでVGを0V、−5V、−10V、−15V、−20V、−25V、および−30Vと固定した場合についてそれぞれ測定した。
【0095】
図5、および図6は実施例1のTFTの代表的なデバイス特性を示すグラフである。前述したように、このTFTはチャネル長が2μm、チャネル幅が100μm、ゲート絶縁層の静電容量が70nF/cm2である。図5はソース電極接地時、VD=−30Vの下でのID対VG(左軸)および絶対値の平方根(√|ID|)対VG(右軸)のプロットを示す。図6は、種々のVG値に対するID対VDのプロットを示す。図5でVG=−30VにおけるIDはID=−476μAであった。図5の√|ID|対VGのプロットにおいてグラフの傾きがほぼ一定となる部分に接線を引き、その接線の傾きからチャネル移動度μはμ=0.44cm2/Vsと求められた。また接線と横軸との交点からしきい値電圧VTは−4Vと求められた。また図5のID対VGプロットから電流オン・オフ比は3V〜−30VのVG変化に対して約105であった。
【0096】
実施例2〜4および比較例1,2のTFTについても同様にチャネル移動度μ、しきい値電圧VT、3V〜−30VのVG変化に対する電流オン・オフ比を求めた。その結果をまとめると表1に示す通りである。
【0097】
実施例1〜4の素子は、比較例1、2の素子に比べて、移動度、しきい値特性、ドレイン電流値ともに向上していることがわかる。
【0098】
さらに、素子ごとの特性のばらつきを調べるために、実施例1〜4および比較例1と同様のTFTをそれぞれ4素子ずつさらに作成し、各例について5素子ずつとして、それらのVG=−30Vにおけるドレイン電流値を比較した。その結果をまとめると表2に示す通りである。
【0099】
ソース電極およびドレイン電極表面にチオフェン化合物分子を吸着させた実施例1〜4の素子では、オン電流値が高く、しかも素子ごとの電流値のばらつきが小さかった。一方、比較例1、2の素子ではオン電流値は低かった。また比較例1では素子ごとの電流値のばらつきが大きかった。
【0100】
実施例6
本実施例では、電子供与性を有する有機半導体としてレジオレギュラ・ポリ(3−ヘキシルチオフェン)を使用したこと、およびSiO2ゲート絶縁層3の膜厚が約35nmでありその静電容量が100nF/cm2であることを除き、実施例1と同様にしてTFTを作製した。すなわち、この例では、レジオレギュラ・ポリ(3−ヘキシルチオフェン)からなる分子吸着層6を形成させた後、同一物質であるレジオレギュラ・ポリ(3−ヘキシルチオフェン)を用いて有機半導体層7を形成させた。またチャネル長は2μm、チャネル幅は100μmである。有機半導体層7の形成は以下のようにして行った。
【0101】
分子吸着層6の形成に使用したものと同じく、予め2回再沈殿精製したレジオレギュラ・ポリ(3−ヘキシルチオフェン)を用いた。レジオレギュラ・ポリ(3−ヘキシルチオフェン)の4重量%クロロホルム溶液を調整し、溶液を0.2μm孔径のPTFEメンブレンフィルターによりろ過した。ろ過後の溶液を用いて、ゲート絶縁層3、分子吸着層6上にレジオレギュラ・ポリ(3−ヘキシルチオフェン)膜をスピンコートにより成膜し、有機半導体層7とした。スピンコートは基板を回転数2000回転/分で30秒間回転させて行った。この有機半導体層は特にパターニングしなかった。この素子を窒素ガス中、室温で20分間乾燥させた。
【0102】
実施例7
本実施例では、分子吸着層6をFeCl3でドーピングしたことを除き、実施例6と同様にしてTFTを作製した。分子吸着層へのドーピングは以下のようにして行った。
【0103】
分子吸着層6を吸着させた基板をFeCl3の0.002重量%アセトニトリル溶液に30秒間浸漬させたのち、アセトニトリルでリンスし、窒素ガスブローによってアセトニトリルを除去し、窒素ガス中で2時間乾燥させた。
【0104】
実施例8
本実施例では、分子吸着層6がレジオレギュラ・ポリ(3−オクチルチオフェン)であることを除き、実施例7と同様にしてTFTを作製した。すなわち、この実施例では、レジオレギュラ・ポリ(3−オクチルチオフェン)からなる分子吸着層にFeCl3をドーピングした。
【0105】
比較例3
比較のため、金電極表面に分子吸着層6を形成せずにレジオレギュラ・ポリ(3−ヘキシルチオフェン)を有機半導体層7としたTFTを作成した。金電極表面に分子吸着層を形成させなかったこと以外は、実施例6と同様にTFTの作成を行った。
【0106】
実施例9
FET特性の測定
実施例6〜8および比較例3で作成した薄膜トランジスタのFET電流−電圧特性を、半導体パラメーターアナライザー(HP社製:HP4145B)でそれぞれ測定した。測定はTFTを窒素ガス雰囲気中に配置し、ソース電極を接地しドレイン電圧VDを−20Vとした状態で、ゲート電圧VGを2V〜―20Vと変化させた時のドレイン電流IDを測定した。実施例4と同様にデバイス特性を求めたところ、移動度μ、しきい値電圧VT、電流オン・オフ比(VG=0V〜−20Vの電流変調)、VG=−20VでのIDはそれぞれ表3に示される通りになった。
【0107】
実施例6〜8の素子は比較例3の素子に対して、移動度、およびドレイン電流値がいずれも向上している。
【0108】
実施例10
本実施例では、電子供与性を有する有機半導体としてジベンゾテトラチアフルバレンを使用したこと以外は、実施例4と同様にしてTFTを作製した。有機半導体層7の形成は以下のようにして行った。
【0109】
ゲート絶縁層3、ソース電極4及びドレイン電極5上にジベンゾテトラチアフルバレン(レスペケミカル社製)を膜厚150nmで蒸着して有機半導体層7を作成した。なおジベンゾテトラチアフルバレンは予めトルエンで再結晶を行い、さらに昇華精製を2回行ったものを使用し、1×10−6Torr(1.33×10−3Pa)の真空中、基板温度30℃、蒸着速度0.05nm/秒で蒸着した。この有機半導体層は特にパターニングしなかった。
【0110】
比較例4
比較のため、金電極表面に分子吸着層6を形成せずにジベンゾテトラチアフルバレンを有機半導体層7としたTFTを作成した。金電極表面に分子吸着層を形成させなかったこと以外は、実施例10と同様である。
【0111】
実施例11
FET特性の測定
実施例10および比較例4で作成した薄膜トランジスタのFET電流−電圧特性を、実施例5と同様に測定した。実施例10および比較例4のTFTについてチャネル移動度μ、しきい値電圧VT、3V〜−30VのVG変化に対する電流オン・オフ比を求めた結果は、それぞれ表4のようになった。
【0112】
実施例10の素子は比較例4の素子に対して、移動度、およびドレイン電流値がいずれも向上している。
【0113】
【発明の効果】
以上説明したように本発明によれば、ソース電極またはドレイン電極と有機半導体層との界面における有機半導体結晶粒の大きさが揃い、かつソース電極またはドレイン電極との密着性が高められる結果、チャネル長が短い場合にもしきい値電圧が低くオン電流値が大きく、また素子毎の電気特性のばらつきが小さい有機薄膜トランジスタを作製することが可能となる。
【図面の簡単な説明】
【図1】本発明の薄膜トランジスタの一例を示す断面図。
【図2】本発明の薄膜トランジスタの製造方法の一例を示す図。
【図3】本発明の薄膜トランジスタの第1の変形例を示す図。
【図4】本発明の薄膜トランジスタの第2の変形例を示す図。
【図5】実施例1の薄膜トランジスタのデバイス特性を示す図。
【図6】実施例1の薄膜トランジスタのデバイス特性を示す図。
【符号の説明】
1 基板
2 ゲート電極
3 ゲート絶縁層
4 ソース電極
5 ドレイン電極
6 分子吸着層
7 有機半導体層
【発明の属する技術分野】
本発明は、有機薄膜トランジスタ、およびその製造方法に関するものである。
【0002】
【従来の技術】
近年、π共役系の有機高分子や有機低分子からなる有機半導体材料をチャネル層に使用した薄膜トランジスタ(以下、TFTという)が活発に研究されている。例えば、ジャクソンらはガラス基板上またはPET基板上にニッケルからなるゲート電極層、SiO2からなるゲート絶縁層、パラジウムからなるソース電極およびドレイン電極、チャネル層が形成されるペンタセンからなる有機半導体薄膜を順次積層することによってチャネル長が5μm〜44μmのボトムコンタクト型TFTを作成している(非特許文献1)。
【0003】
しかし、ジャクソンらのTFTでは、素子ごとにゲート電圧のしきい値電圧が大きくばらついており、ばらつきの範囲は10V以上にも及んでいる。このため、素子の動作電圧が数10Vと大きい場合には、1cm2/Vs程度のチャネル移動度が得られているにもかかわらず、液晶ディスプレイ等への応用に必要な10V以下の動作電圧では、ソース−ドレイン間電流変調(電流オン・オフ比)が十分に取れない、あるいはソース−ドレイン間のオン電流が十分に流れないなど、ソース−ドレイン間電流値が素子ごとに大きくばらつくため、改良の余地があった。
【0004】
また、ソース−ドレイン間電流値を向上させるための試みとして、ワングらは、熱酸化膜が形成された高ドープのn型シリコン基板上に金からなるソース電極およびドレイン電極を形成させ、これら金電極表面に電子受容性の2−メルカプト−5−ニトロベンズイミダゾール分子を吸着させた後、ペンタセンを蒸着してチャンネル層としたTFTを報告している(非特許文献2)。
【0005】
ワングらはソース電極およびドレイン電極とペンタセン薄膜との界面において、電子供与性のペンタセン分子と電子受容性の2−メルカプト−5−ニトロベンジミダゾール分子との電荷移動錯体を形成させることによって電極−ペンタセン間の接合抵抗低減を試みたものであった。しかし、ソース−ドレイン間のオン電流値の増加は約1.5倍と低い値に留まっていた。しかも、ワングらによる素子は、チャネル長が44μmと長く、またドナー性のチオールを用いた場合にはその素子の接合抵抗低減の効果が得られていない。
【0006】
このため、チャネル長が30μm以下、特に重要なチャネル長が10μm以下、の低動作電圧の有機TFTにおいて、素子性能を向上し、安定化することが重要な課題となっていた。
【0007】
ところで、有機TFTに用いられる有機半導体材料のうち、高動作電圧でチャネル移動度が大きい材料は、前述のペンタセンやテトラセンのような結晶性低分子材料、あるいはまたπ共役系高分子材料であってもレジオレギュラ・ポリ(3−ヘキシルチオフェン)のように結晶性の高いもの、より詳しくは高分子主鎖のねじれによるπ共役系の切断がなく、かつ高分子間の相互作用により結晶性グレインが薄膜内に発達しうる材料、に限られる。
【0008】
このような結晶性の有機半導体材料を用いて高性能のトランジスタを作製するためには、チャネル領域における有機薄膜層の結晶粒を大きく成長させて結晶粒界によるキャリアのトラップや散乱といった、チャネル移動度低下の要因を少なくし、かつチャネル領域となるゲート絶縁層と有機薄膜層との界面において有機結晶粒とゲート絶縁層表面との密着性を高めることによってチャネル移動度を向上させることが重要である。
【0009】
さらに、ゲート電極またはドレイン電極とチャネル領域の有機半導体層との間の接合抵抗を低減することが、しきい値電圧の低減や素子性能安定化のために必要となる。とくに、前述したようなボトムコンタクト型素子においては、素子作製の際にソース電極およびドレイン電極を形成させた後に有機半導体層を形成させる工程を含むため、接合抵抗を低減するためには、ソース電極またはドレイン電極と有機半導体層との界面においても有機半導体結晶粒を大きく揃え、かつ結晶粒とソース電極またはドレイン電極との密着性を高めることが重要となる。
【0010】
ここで有機TFTに通常採用されているトランジスタ構造について説明する。有機TFTのトランジスタ構造は、基板上にゲート電極、ゲート絶縁層、ソース電極およびドレイン電極を順次積層した後、その上に有機半導体層を積層するボトムコンタクト型素子、基板上にゲート電極、ゲート絶縁層、有機半導体層を順次積層した後、その上にソース電極およびドレイン電極を形成するトップコンタクト型素子、基板上にソース電極およびドレイン電極、有機半導体層、ゲート絶縁層、ゲート電極を順次積層するトップゲート型素子に大別される。
【0011】
素子作製の点からいえば、有機半導体層に採用される有機材料のプロセス耐性、すなわち有機半導体層上への電極層形成や絶縁層形成に係わるプロセスに対する有機半導体材料の耐性に応じて、採用できる素子構造がおおよそ限定されることになるが、有機半導体層へのプロセス負荷がもっとも少ないボトムコンタクト型素子が、多くの有機半導体材料に対して適用することが可能である。また、素子性能の点からいえば、有機半導体層の膜厚方向を横断する電流経路がないボトムコンタクト型素子の性能が優れるものと期待できるのが一般的である。
【0012】
ところが、前術したようにソース電極およびドレイン電極形成後に有機半導体層を形成するボトムコンタクト型素子、あるいはまたトップゲート型素子の素子特性を向上するためには、有機半導体層形成の際にチャネル領域における有機半導体晶粒の構造を制御することに加え、ソース電極またはドレイン電極近傍における有機半導体結晶粒構造をも制御することが重要となる。
【0013】
このような、ソース電極またはドレイン電極近傍における有機結晶粒構造の制御は、TFTのチャネル長が短くなるほど重要となる。すなわち、TFTの等価回路上、電極/有機半導体接合抵抗の効果が短チャネルで顕著になることに加え、電極界面における有機結晶粒の乱れが、チャネル領域の広い部分での結晶粒の乱れとなって、チャネル移動度自体の低下ももたらす。
【0014】
ところが、従来技術ではこのような電極界面における有機結晶粒構造の制御がなされていなかったために、しきい値電圧の増加やばらつき、見かけのチャネル移動度の低下によって、ソース−ドレイン間電流値の低下やばらつきが現れるという問題点、とくに応用上重要な短チャネルの低動作電圧の有機TFTにおいて顕著に現れるという問題点があった。
【0015】
【非特許文献1】
1999 International Electron Devices Meeting Technical Digest (1999) 111
【非特許文献2】
41st Electronic Materials Conference Digest (1999) 16
【0016】
【発明が解決しようとする課題】
前述したように、有機TFT特性向上のため、ソース電極またはドレイン電極と有機半導体層との接合抵抗を低減することが重要であるが、そのためにはソース電極又はドレイン電極と有機半導体層との界面における有機半導体層の結晶粒を大きく揃え、かつ結晶粒とソース電極またはドレイン電極との密着性を高めることが有効と考えられる。ところが、従来技術では電極界面における有機結晶粒の制御がなされていなかったために、しきい値電圧の増加やばらつき、見かけのチャネル移動度の低下によって、ソース−ドレイン間電流値の低下やばらつきが現れることがあった。このようなばらつきは、実際の製造工程においては、製品歩留まりの低下の原因となるため、ばらつきとを低減させることが望まれていた。
【0017】
本発明は、このような問題に鑑みてなされたものであり、ソース−ドレイン間のオン電流値が大きく、電流オン・オフ比が大きく、かつ素子ごとの特性のばらつきが小さい有機薄膜トランジスタ、ならびのその製造方法を提供することを目的とするものである。
【0018】
【課題を解決するための手段】
本発明の有機薄膜トランジスタは、
電子供与性を有する結晶性有機半導体材料からなる有機半導体層と、
前記有機半導体層内のチャネル領域上にゲート絶縁層を介して形成されたゲート電極と、
前記チャネル領域を挟むソース電極及びドレイン電極とを具備してなる有機薄膜トランジスタであって、
前記ソース電極またはドレイン電極の表面領域と前記チャネル領域との間に硫黄原子を含有する電子供与性有機分子からなる薄膜層を有し、前記電子供与性有機分子がソース電極またはドレイン電極の表面領域に吸着されていることを特徴とするものである。
【0019】
本発明の有機薄膜トランジスタの製造方法は、
電子供与性を有する結晶性有機半導体材料からなる有機半導体層と、
前記有機半導体層内のチャネル領域上にゲート絶縁層を介して形成されたゲート電極と、
前記チャネル領域を挟むソース電極及びドレイン電極と
を具備してなる有機薄膜トランジスタの製造方法であって、前記ソース電極またはドレイン電極の表面領域に硫黄原子を含有する電子供与性有機分子を吸着させて前記硫黄原子を含有する電子供与性有機分子からなる薄膜層を形成させる工程と、前記硫黄原子を含有する電子供与性有機分子が吸着されたソース電極またはドレイン電極の表面領域上に前記有機半導体層を形成させる工程とを有することを特徴とするものである。
【0020】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明すると以下の通りである。
【0021】
図1は、本発明の有機薄膜トランジスタの一例を示す概略断面図である。
【0022】
例えば、図1に示される有機薄膜トランジスタは、基板1上にゲート電極2が形成されており、さらに基板1上にはゲート電極2を被覆するようにゲート絶縁層3が形成されているものである。またゲート絶縁層3上には、ソース電極4およびドレイン電極5が、ゲート電極2の直上部を避けるように分離形成されている。さらにソース電極4およびドレイン電極5の表面領域に硫黄原子を含有する電子供与性有機分子からなる分子吸着層6が形成されている。さらにまた、ゲート絶縁層3および分子吸着層6を被覆するように、電子供与性を有する結晶性有機半導体材料からなる有機半導体層7が形成されている。
【0023】
分子吸着層6を形成する硫黄原子を含有する電子供与性有機分子のうち、ソース電極4またはドレイン電極5の表面に接している分子は、その分子骨格中の硫黄原子を介してソース電極4およびドレイン電極5の表面領域に吸着されている。
【0024】
分子吸着層6の吸着によってソース電極4およびドレイン電極5の表面のぬれ性が疎水的な方向に変化する。あるいはまた電極表面の微小な凹凸が緩和される。これらの効果によって、電極表面が有機半導体材料との親和性が強い表面に改質される結果、有機半導体結晶粒との密着性が高い電極−有機半導体界面が形成されるものと考えられる。
【0025】
より詳しく言えば、デバイス特性向上のため電極−有機半導体界面で最も重要な部分はソース電極4およびドレイン電極5の表面領域のうち、チャネル領域に近接した電極断面の表面領域であり、次に重要な部分は電極断面に近接した電極上面の表面領域である。これらの表面領域の表面特性を改質することによって、有機半導体層形成の際にチャネル領域と前述の電極断面部分との接続領域、さらには電極断面部分に接続した電極上面部分にかけても粒径の大きな有機半導体結晶粒が電極との密着性良く密に形成される。
【0026】
電気的特性の点からいえば、分子吸着層6を構成する有機分子が電子供与性を有することによって、電子供与性を有する有機半導体層7へのホールの移動は容易に行われる。また電極と分子吸着層間のホールの移動も容易である。したがって、分子吸着層6の存在はソース−ドレイン間電流値の著しい低下をもたらさない。むしろ、前述したような有機半導体層と電極との密着性の向上によって電流値が向上するものと考えられる。
【0027】
とくに、分子吸着層6を構成する電子供与性有機分子の1分子状態におけるイオン化ポテンシャルは9電子ボルト(eV)以下であることが望ましい。1分子状態におけるイオン化ポテンシャルが9eV以下であることは、固体状態等の凝集状態におけるイオン化ポテンシャルに換算すると概ね8eV以下であることに相当する。一方、電子供与性を有する有機半導体材料の固体状態でのイオン化ポテンシャルは概ね4eV以上8eV以下であり、電極材料も仕事関数がこの範囲のものを通常用いる。したがって電子供与性有機分子の1分子状態におけるイオン化ポテンシャルが9eV以下であればソース電極4またはドレイン電極5から有機半導体層7へのホールの移動が容易に行われる。9eVより大きいと、ソース電極またはドレイン電極から有機半導体層へのホールの移動がスムーズに行われなくなることがあるので注意が必要である。
【0028】
分子吸着層6を構成する有機分子として、具体的には、電子供与性を有するチオフェン化合物分子または電子供与性を有するチオール化合物分子を挙げることができる。より具体的には、チオフェンモノマー(1分子状態におけるイオン化ポテンシャルI=8.87eV、以下同様に記載する)、3−アルキルチオフェンモノマー(8eV<I<8.87eV)、ビチオフェン(8eV)、α−ターチエニル(7eV)、α−クォーターチオフェン(5eV<I<6eV)、α−セクシチオフェン(5.2eV)、α,ω−ジヘキシルクォーターチオフェン(5eV<I<6eV)、α,ω−ジヘキシルセクシチオフェン(5eV)、ポリ(3−アルキルチオフェン)(5eV)、ポリ(3−フェニルチオフェン)(5eV)、ポリ(3−フェニル−4−メチルチオフェン)(5eV)、ポリ(3−シクロヘキシルチオフェン)(5eV)、4,4‘−ビフェニルジチオール(8eV<I<9eV)、チオフェンチオール(8eV<I<9eV)、パラチオクレゾール(8eV<I<9eV)、および2,5−ジアミノ−1,4−ベンゼンチオール(7eV)を挙げることができる。しかし、ここに挙げた材料は一例であって、これらに限定されるものではない。
【0029】
なお、分子吸着層6の導電性を高め、ソース電極またはドレイン電極から有機半導体層へのホールの移動を容易にするために、分子吸着層6がドーピングされていてもよい。例えば分子吸着層6がポリ(3−アルキルチオフェン)から成る場合、三塩化鉄(FeCl3)、ヨウ素、過塩素酸、テトラシアノエチレン、ジシアノジクロロベンゾキノン等の電子受容性分子によって分子吸着層6がドープされ導電性が高められていても良い。
【0030】
ソース電極4およびドレイン電極5の電極材料としては、とくに電子供与性有機分子の吸着を容易にするために、金、銀、銅、白金またはパラジウムを用いることが好ましい。しかし、これらに限られるものではなく、電子供与性有機分子がその分子中の硫黄原子を介して電極表面に吸着できる材料であれば良い。
【0031】
また、電子供与性有機分子がその分子中の硫黄原子を介して吸着できる電極材料と、吸着できない電極材料とを組み合わせて電極層に用いても良い。この場合、電極の表面に吸着分子が吸着できる電極材料が露出していれば良い。とくに、電極断面表面に電子供与性有機分子が硫黄原子を介して吸着できる材料が露出していることが望ましい。例えば、電子供与性有機分子が吸着できる電極材料と吸着できない電極材料との2層構造として電極断面部分のみに電子供与性有機分子が吸着できる電極材料を露出させ、電極断面部分のみに分子吸着層6を形成させてもよい。
【0032】
さらに、電極形状については、図1ではチャネル領域に近接した電極断面がゲート絶縁層表面に対してほぼ垂直であるが、有機半導体層形成の際、チャネル領域と電極が近接した領域に有機結晶粒を密着性良く成長させるために、電極断面をテーパー形状としてもよい。すなわち、チャネル領域のゲート絶縁層表面と電極断面とのなす角度を90度より大きくしてもよい。また電極断面が平面でなくともよく、概ねテーパー形状となるような曲面であってもよい。
【0033】
また分子吸着層6を形成させた電極表面の純水に対する接触角は55度以上であることが望ましい。
【0034】
有機半導体層7を構成する電子供与性の結晶性有機半導体材料としては、ペンタセン、テトラセン、アントラセン、ペリレン、ピレン、コロネン、クリセン、デカシクレン、ビオランスレンなどの多環芳香族分子材料、フタロシアニン、トリフェニレン、チオフェンオリゴマーおよびそれらの誘導置換体、ジベンゾテトラチアフルバレンなどのテトラチアフルバレン類、テトラチオテトラセン、およびレジオレギュラ・ポリ(3−アルキルチオフェン)などを挙げることができる。しかし、これらに限定されるものではなく、電子供与性を有する結晶性有機半導体材料であれば任意のものを本発明の有機半導体層7を構成する電子供与性の結晶性有機半導体材料として用いることができる。
【0035】
次に、本発明の有機薄膜トランジスタの製造方法の一例を図面を用いて説明すると以下の通りである。
【0036】
図2は、図1に示すトランジスタの製造工程の一例を示す工程図である。
【0037】
基板1上にゲート電極2、ゲート絶縁層3、ソース電極4およびドレイン電極5が順次形成される(図2a)。
【0038】
ゲート電極層はCr、Al、Ta、Mo、Nb、Cu、Ag、Au、Pt、Pd、In、NiあるいはNdなどの金属材料やこれらの合金材料、あるいはカーボン材料など、既知の導電性材料であれば特に制限することなく使用でき、例えばスパッタ法や蒸着法などにより膜厚約10nm〜約500nmに成膜すればよい。また銀インクやグラファイトインクなど導電性粒子をポリマーとともに液体中に分散させたポリマー混合物を用い、乾燥などにより液体成分を除去してゲート電極層を形成させてもよく、この場合には塗布によって膜厚約30nm〜約1000nmの電極層を成膜することができる。また導電性材料としては、ポリアニリン塩、ポリ(3,4−エチレン−ジオキシチオフェン)のポリスチレンスルホン酸塩またはドープされたポリピロールのような可溶性導電性ポリマーを電極層材料に用いることもでき、この場合も塗布によって膜厚約30nm〜約1000nmの電極層を成膜することができる。
【0039】
さらに、また粒径が数nmから数10nm程度の金属微粒子が分散した溶剤を塗布し、基板温度400℃未満の工程によって金属薄膜を得る方法を用いてもよい。このような方法を可能とする材料としては例えば、Auペースト(商品名パーフェクトゴールド、真空冶金製)、Agペースト(商品名パーフェクトシルバー、真空冶金製)、Cuペースト(商品名パーフェクトカッパー、真空冶金製)が挙げられる。以上に挙げた電極材料は単独で用いてもよいし、複数種類のものを組み合わせて用いてもよい。
【0040】
さらにまた、ゲート電極層2はハイドープのシリコンであっても良い。とくに通常のLSIプロセスで用いられるシリコン基板を用いる場合には、ゲート絶縁層が形成されるシリコン基板表面近傍の領域またはシリコン基板全体がハイドープであれば良く、この場合にはシリコン基板がゲート電極層2と基板1とを兼ねても良いし、シリコン基板を別途プラスチック基板やガラス基板に貼り付けても良い。
【0041】
ゲート絶縁層3に使用する材料としては無機又は有機材料など種々の絶縁性材料を用いることができ、その薄膜形成方法も材料に応じて、蒸着、スパッタリング、電極層2の陽極酸化、塗布、溶液からの付着等、種々の成膜方法を採用することができる。
【0042】
具体的には、無機材料として例えばSiO2、SiO、Al2O3、Ta2O5、ZrO2等の単金属酸化物、チタン酸ストロンチウム、チタン酸ストロンチウムバリウムなどの複合酸化物、SiNxなどの窒化物を挙げることができる。これらの材料はスパッタリング法、蒸着法、CVD法など通常用いられる方法で成膜できる。
【0043】
また、種々の複合酸化物や単金属酸化物は、アルコラートの加水分解を利用したゾルーゲル法によって成膜することも可能である。このような方法を可能とする材料としては例えば、商品名MODコート材料(高純度化学社製)が挙げられる。
【0044】
さらに、Ta2O5やAl2O3は、それぞれゲート電極層2をTaまたはAlとして、ホウ酸アンモニウム水溶液等の電解液を用いてTaまたはAl電極層を陽極酸化することによって形成させることもできる。
【0045】
また、無機材料として単金属酸化物あるいは複合酸化物を用いる場合には、酸化物表面と有機半導体材料との密着性を高めるために、親水的な酸化物表面をオクタデシルトリクロロシランなどのアルキルトリクロロシラン、オクタデシルトリメトキシシランおよびその他のアルキルトリメトキシシラン、フッ素化アルキルトリメトキシシラン、ヘキサメチルジシラザン、およびその他のシリル化剤によって疎水的な表面に改質することが望ましい。
【0046】
なお、ここで挙げた無機材料は一例であって、これらに限定されるものではない。
【0047】
ゲート絶縁層3に用いることができる有機材料としては、ポリビニルフェノール、ポリメタクリル酸メチル、ポリスチレン、ポリイミド、ベンゾシクロブテン、シアノエチルプルラン(商品名シアノレジン、信越化学社製)、ポリフッ化ビニリデン、ビニリデン−4フッ化エチレン共重合体、およびその他のポリマー材料を挙げることが出来る。これらの材料は適当な溶剤に溶解した溶液、あるいは前駆体を溶解した溶液をスピンコート法、スクリーン印刷法等により塗布し、溶剤を揮発させて除去するか、あるいは溶剤を揮発させて除去した後、加熱によって前駆体を所望のポリマーに変換することによって、膜厚約50nm〜約500nmの絶縁層を形成させることができる。また溶剤に架橋剤を混入させ、成膜後に加熱によって架橋してプロセス耐性を向上させてもよい。
【0048】
さらにまた、コール酸、コール酸メチル、およびその他の有機低分子アモルファス材料をゲート絶縁層3に用いてもよい。この場合、真空蒸着法によって膜厚約10nm〜約500nmの絶縁層を容易に形成させることができる。
【0049】
なお、ここで挙げた有機材料は一例であって、これらに限定されるものではない。
【0050】
ソース電極4およびドレイン電極5の形成方法としては、半導体プロセスで通常用いられるフォトエッチングプロセスやリフトオフプロセスが利用できる。これによってチャネル長が短い、好ましくは30μm以下、より好ましくは0.5μm〜10μmの、電極パターンを形成させることができる。チャネル長を短くすることによって、本発明の効果がより強く発現する。
【0051】
さらに、またゲート電極層形成方法に関して前述したように、粒径が数nmから数10nm程度の金属微粒子が分散した溶剤を塗布し、基板温度400℃未満の工程によって金属薄膜を得る方法を用いてソース電極4およびドレイン電極5を形成てもよい。このような方法を可能とする材料として例えば、Auペースト(商品名パーフェクトゴールド、真空冶金製)、Agペースト(商品名パーフェクトシルバー、真空冶金製)、およびCuペースト(商品名パーフェクトカッパー、真空冶金製)が挙げられる。
【0052】
このような溶剤によってソース電極4、ドレイン電極5の電極パターンを形成させる方法としては、例えばスクリーン印刷法、インクジェット印刷法、およびマイクロコンタクト印刷法の溶剤付着法が挙げられる。スクリーン印刷法、インクジェット印刷法によってチャネル長が約10μm〜約20μmの電極パターンを形成させることができる。またマイクロコンタクト印刷法によってチャネル長が約1μm〜約10μmの電極パターンを形成させることができる。
【0053】
とくに、インクジェット印刷法を用いて電極パターンを形成させる場合には、ゲート絶縁層3表面を親水性部位と疎水性部位とにパターン化しておき、溶剤をゲート絶縁層3表面に選択的に付着させることが明確な電極パターンを形成させるために効果的である。またゲート絶縁層3表面を凹凸によってパターン化しておき、溶剤をゲート絶縁層3表面の凹部分に選択的に付着させることも明確な電極パターンを形成するために効果的である。
【0054】
なお、ここで挙げた電極材料および形成方法は一例であって、これらに限定されるものではない。
【0055】
次に、ソース電極4およびドレイン電極5の電極表面に分子吸着層6を形成させる(図2b)。
【0056】
分子吸着層6を形成させる方法としては、特に限定されないが、吸着分子を含む液体、気体または固体を電極表面に接触させて行うことができる。特に吸着分子が常温常圧で固体や液体である場合には、適当な溶媒に溶解させ、その溶液を電極表面に接触させて吸着させることが好ましい。また電極表面に固体状態の吸着分子を付着させたのち電極表面の温度を上げて吸着分子を溶融状態にして電極表面に吸着させてもよい。また吸着分子からなる固体を電極表面に擦り付けることにより分子吸着層を形成させることも可能である。また吸着分子層を水等の液面上に形成させておき、それを電極表面に移し取る、いわゆるラングミュア・ブロジェット法によって分子吸着層6を形成させることも可能である。さらに、吸着を効果的に行うために、電極表面に電位を与えてながら分子を吸着させても良い。しかしここで述べた方法は一例であって、これらの方法に限定されるものではない。
【0057】
分子吸着層6の導電性を高め、ソース電極またはドレイン電極から有機半導体層へのホールの移動を容易にするために、分子吸着層6に電子供与性分子をドーピングすることができる。その具体的な方法としては、分子吸着層6をドーパントとなる電子供与性分子の気体に暴露させる方法、あるいは分子吸着層6をドーパントとなる電子供与性分子を含む溶液に浸漬させる方法が考えられる。しかし分子吸着層6をドーパントとなる電子供与性分子に接触させうる方法であれば良く、ここで述べた方法に限定されるものではない。
【0058】
次に有機半導体層7を形成させる(図2c)。
【0059】
有機半導体層7を形成させる方法としては、蒸着法、およびその他のドライプロセス、スピンコート法、キャスト法、スクリーン印刷法、インクジェット印刷法、マイクロコンタクト印刷法、およびその他のウェットプロセスなどが挙げられる。また、有機半導体層を構成する有機半導体材料の前駆体の薄膜をドライプロセスまたはウェットプロセスによって形成させた後、加熱等の処理によって所望の有機半導体材料に変換することによって有機半導体層を形成させてもよい。
【0060】
次に、本発明のトランジスタの変形例について図3、および図4を用いて説明すると以下の通りである。なお、各構成の材料、形状、成膜方法などについては、図1に示すトランジスタの各構成と同様であり、詳細な説明は省略する。
【0061】
図3に示されるトランジスタは、基板1上にソース電極4およびドレイン電極5が形成されており、ソース電極4およびドレイン電極5の表面に分子吸着層6が形成されている。さらに基板1表面と分子吸着層6が形成されたソース電極4およびドレイン電極5を被覆するように、有機半導体層7が形成されている。さらにソース電極4とドレイン電極5で挟まれる有機半導体層部分の直上にゲート絶縁層3が、形成されている。この構造であっても、分子吸着層6が形成されていることによって、ソース電極4およびドレイン電極5と有機半導体層7との接合特性が改善され、デバイス特性が向上するという本発明の効果が得られる。
【0062】
図4に示すトランジスタは、基板1上にゲート電極2、ゲート絶縁層3が順次形成されており、ゲート電極2の直上部を避けるようにゲート絶縁層3上にソース電極4が形成されている。さらにソース電極4表面に分子吸着層6が形成されている。さらに、分子吸着層6が形成されたソース電極4およびゲート絶縁層3を被覆するように、有機半導体層7が形成されている。さらに有機半導体層7の上にドレイン電極5が形成されている。この素子ではソース電極−ドレイン電極間の有機半導体層のうち、ゲート絶縁層3表面に近い領域がチャネル領域となって、電界効果が現れる。
【0063】
この構造であっても、分子吸着層6が形成されていることによって、ソース電極4と有機半導体層7との接合特性が改善され、デバイス特性が向上するという本発明の効果が得ることができる。
【0064】
なお、図4ではドレイン電極5が、有機半導体層7および分子吸着層6を介してソース電極4の直上部までにも形成されているが、素子作製の観点からは、このような素子構造はドレイン電極5形成の際に電極パターンの微細な位置合わせを要しない点で優れている。この場合、ソース電極4とドレイン電極5との重なり部分を流れるオフ電流を低減するために、ソース電極4上面のみに絶縁層を形成させ、チャネル領域に近接したソース電極断面を露出させ、ソース電極断面の表面領域のみに分子吸着層6を形成させた素子構造としてもよい。
【0065】
勿論、ソース電極4直上部を避けるようにドレイン電極5を分離形成させてもよい。また、図4でソース電極4とドレイン電極5とを入れ替えた構造であってもよい。
【0066】
さらに、図1、図3において、分子吸着層6はソース電極4またはドレイン電極5のいずれか一方の表面上にのみ形成されていても良い。ソース電極−有機半導体接合あるいはドレイン電極−有機半導体接合のうち、デバイスの電気特性に対して律速となる接合部分に分子吸着層が形成されていれば本発明の効果が発現する。
【0067】
また、図1、図3、または図4に示すようなトランジスタの表面にパッシベーション層を形成させ、使用雰囲気に存在する水蒸気や酸素などから素子を保護することもできる。
【0068】
パッシベーション層としては、種々の絶縁性無機材料および絶縁性有機材料を用いることができる。例えば、窒素ドライ雰囲気下でUV硬化性樹脂によってパッシベーション層を形成させることが考えられる。また有機材料として、ポリビニルアルコール、エチレンビニルアルコール共重合体等のポリマーが挙げられる。無機材料としてはスパッタリング法によって成膜したSiOx、SiNx、SiOxNy等が挙げられる。しかし、これらの材料に限定されるものではない。
【0069】
【実施例】
以下、本発明の実施例を説明すると以下の通りである。
【0070】
実施例1
本発明では、図2に示す方法を採用し、有機半導体として電子供与性を有するペンタセンを、ソース電極及びドレイン電極として金薄膜を、金薄膜への吸着分子として電子供与性分子を有するレジオレギュラ・ポリ(3−ヘキシルチオフェン)を用いて以下のようにしてシリコン基板上に薄膜トランジスタを作製した。
【0071】
ハイドープのn+型Siウェハー(抵抗値0.03Ωcm)表面に厚さ約50nmの熱酸化SiO2膜を形成、裏面に厚さ3nmのCr層及び厚さ100nmのAu層を真空中で連続して蒸着した。ゲート絶縁層3となるSiO2の静電容量は70nF/cm2であった。
【0072】
次にSiO2ゲート絶縁層3上に金から成るソース電極4及びドレイン電極5を、リフトオフによって形成させた。ソース電極4及びドレイン電極5はそれぞれ幅100μm×長さ2mmのストライプ形状部分と電気的接点をとるための1mm角のパッド部分とからなっており、ソース電極4及びドレイン電極5のストライプ形状部分の短辺が2μmの間隔で配列されている。すなわちこのTFTのチャンネル長は2μm、チャンネル幅は100μmである。ソース電極4及びドレイン電極5の成膜においては、ゲート絶縁層であるSiO2との密着性を高めるため、2×10−6Torr(2.66×10−3Pa)の真空中でCrを厚さ3nm蒸着した後、引き続き真空中でAuを厚さ50nm蒸着した。蒸着速度はCr:0.1nm/s、Au:0.5nm/sであった。なお、金表面の接触角を測定するために、ソース電極4及びドレイン電極5の近傍に、5mm角のパッド形状の金薄膜部分を、ソース電極4及びドレイン電極5の形成と同時に形成させた。
【0073】
次にSiO2ゲート絶縁層3上のチャンネル領域表面を疎水化処理するため、チャンネル領域表面をヘキサメチルジシラザン(商品名OAP、東京応化製)の蒸気に24時間暴露した。
【0074】
次にソース電極およびドレイン電極表面に付着したヘキサメチルジシラザンの未反応物を除去するため、基板をアセトン中で40分間超音波洗浄し、その後ホットプレートにより100℃で10分間乾燥させた。ヘキサメチルジシラザンの未反応物の除去は、金表面の純水に対する接触角の変化により確認した。すなわち、超音波洗浄前の接触角は約66度であったのに対して、洗浄後の接触角は約52度であった。この値は金表面をヘキサメチルジシラザン処理する前の接触角の実測値約48度に近かった。
【0075】
次にソース電極及びドレイン電極表面にレジオレギュラ・ポリ(3−ヘキシルチオフェン)(アルドリッチ社製)から成る分子吸着層6を形成させた。ポリ(3−ヘキシルチオフェン)は予め、クロロホルムを良溶媒としメタノールを貧溶媒とする再沈殿精製を2回行ったものを使用した。このレジオレギュラ・ポリ(3−ヘキシルチオフェン)の0.1重量%クロロホルム溶液に基板を15時間浸積したのち、クロロホルムでリンスし、さらにクロロホルム中に20分間浸積した。その後、窒素ガスブローによってクロロホルムを除去し、窒素ガス中で2時間乾燥させた。なお分子吸着層6形成後の金表面の純水に対する接触角は約95度であった。
【0076】
次にゲート絶縁層3、ソース電極4及びドレイン電極5上に電子供与性を有する有機半導体材料であるペンタセン(アルドリッチ社製)を膜厚80nmで蒸着して有機半導体層7を作成した。なおペンタセンは予め昇華精製を2回行ったものを使用し、1×10−6Torr(1.33×10−3Pa)の真空中、基板温度80℃、蒸着速度0.03nm/秒で蒸着した。この有機半導体層は特にパターニングしなかった。
【0077】
作製したTFTのペンタセン薄膜をAFMで観察した。チャネル長2μm、チャネル幅100μmのチャネル領域では、粒径約1〜約2μmの大きさがほぼ均一なペンタセン結晶粒が、ソース電極およびドレイン電極との接触部分まで密に成長していた。チャネル長(2μm)方向のペンタセン結晶粒の個数は1〜2個程度であった。
【0078】
実施例2
金薄膜からなるソース電極およびドレイン電極表面への吸着分子として電子供与性分子である3−n−ドデシルチオフェンを用いたこと以外は実施例1と同様にして薄膜トランジスタを作製した。3−n−ドデシルチオフェンの金電極表面への吸着は以下のようにして行った。基板を3−n−ドデシルチオフェン(東京化成製)の1mMエタノール溶液に10時間浸積したのち、エタノールでリンスし、さらにエタノール中に10分間浸積した。その後、窒素ガスブローによってエタノールを除去し、窒素ガス中で2時間乾燥させた。なお分子吸着層6形成後の金表面の純水に対する接触角は約90度であった。
【0079】
なお、実施例1との条件の同一性を期すため、ソース電極およびドレイン電極形成時のCrおよびAuの蒸着、およびペンタセン薄膜の蒸着は実施例1と同時に行った。
【0080】
作製したTFTのペンタセン薄膜をAFMで観察したところ、実施例1とほぼ同様のペンタセン薄膜が形成されていた。
【0081】
実施例3
金薄膜からなるソース電極及びドレイン電極表面への吸着分子として電子供与性分子であるα−ターチエニルを用いたこと以外は実施例1と同様にして薄膜トランジスタを作製した。α−ターチエニルの金電極表面への吸着は以下のようにして行った。基板をα−ターチエニル(アルドリッチ社製)の1mMエタノール溶液に20時間浸積したのち、エタノールでリンスし、さらにエタノール中に10分間浸積した。その後、窒素ガスブローによってエタノールを除去し、窒素ガス中で2時間乾燥させた。なお分子吸着層6形成後の金表面の純水に対する接触角は約70度であった。
【0082】
なお、実施例1との条件の同一性を期すため、ソース電極およびドレイン電極形成時のCrおよびAuの蒸着、およびペンタセン薄膜の蒸着は実施例1と同時に行った。
【0083】
作製したTFTのペンタセン薄膜をAFMで観察したところ、実施例1とほぼ同様のペンタセン薄膜が形成されていた。
【0084】
実施例4
金薄膜からなるソース電極及びドレイン電極表面への吸着分子として電子供与性分子であるα,ω−ジヘキシルクォーターチオフェンを用いたこと以外は実施例1と同様にして薄膜トランジスタを作製した。α,ω−ジヘキシルクォーターチオフェンの金電極表面への吸着は以下のようにして行った。基板をα,ω−ジヘキシルクォーターチオフェン(和光純薬社製)の0.1重量%クロロホルム溶液に20時間浸積したのち、クロロホルムでリンスし、さらにクロロホルム中に15分間浸積した。その後、窒素ガスブローによってクロロホルムを除去し、窒素ガス中で2時間乾燥させた。なお分子吸着層6形成後の金表面の純水に対する接触角は約80度であった。
【0085】
なお、実施例1との条件の同一性を期すため、ソース電極およびドレイン電極形成時のCrおよびAuの蒸着、およびペンタセン薄膜の蒸着は実施例1と同時に行った。
【0086】
作製したTFTのペンタセン薄膜をAFMで観察したところ、実施例1とほぼ同様のペンタセン薄膜が形成されていた。
【0087】
比較例1
比較のため、金電極表面に分子吸着層を形成させずにペンタセンを有機半導体層としたTFTを作成した。金電極表面に単分子層を吸着させなかったこと以外は、実施例1と同様にTFTを作成した。
【0088】
なお、実施例1との条件の同一性を期すため、ソース電極およびドレイン電極形成時のCrおよびAuの蒸着、およびペンタセン薄膜の蒸着は実施例1と同時に行った。
【0089】
作製したTFTのペンタセン薄膜をAFMで観察したところ、チャネル領域におけるペンタセン結晶粒径は概ね1〜2μmであった。しかし、ソース電極またはドレイン電極との接点に近いチャネル領域において、ところどころにペンタセン結晶粒の乱れが観察された。すなわち、結晶粒径が0.1μm〜0.5μmと小さいものが成長している部分があり、また結晶粒間に隙間がある部分、すなわちチャネル領域のゲート絶縁層表面にペンタセンが付着していない部分があった。
【0090】
比較例2
比較のため、絶縁性材料である1−ヘキサンチオールからなる分子吸着層を金電極表面に形成させたこと以外は、実施例1と同様にTFTを作成した。ここで、n−ヘキサンの1分子状態におけるイオン化ポテンシャルが10.2eVであるから、1−ヘキサンチオールの1分子状態におけるイオン化ポテンシャルは9eVより大きい。
【0091】
金電極表面への1−ヘキサンチオールの吸着は以下のように行った。基板を1−ヘキサンチオール(東京化成製)の1mMエタノール溶液に12時間浸積したのち、エタノールでリンスし、さらにエタノール中に10分間浸積し、その後、窒素ガスブローによってエタノールを除去し、窒素ガス中で2時間乾燥させた。
【0092】
なお、実施例1との条件の同一性を期すため、ソース電極およびドレイン電極形成時のCrおよびAuの蒸着、およびペンタセン薄膜の蒸着は実施例1と同時に行った。
【0093】
作製したTFTのペンタセン薄膜をAFMで観察したところ、実施例1とほぼ同様のペンタセン薄膜が形成されていた。
【0094】
実施例5
FET特性の測定
実施例1〜4および比較例1、2で作成した薄膜トランジスタのFET電流−電圧特性を、半導体パラメーターアナライザー(HP社製:HP4145B)でそれぞれ測定した。測定はTFTを窒素ガス雰囲気中に配置し、ソース電極を接地してドレイン電圧VDを−30Vとした状態で、ゲート電圧VGを5V〜―30Vと変化させた時のドレイン電流IDを測定した。また、ソース電極を接地してゲート電圧VGを固定した状態で、ドレイン電圧VDを0Vから―30Vまで変化させた時のドレイン電流IDを測定した。ここでVGを0V、−5V、−10V、−15V、−20V、−25V、および−30Vと固定した場合についてそれぞれ測定した。
【0095】
図5、および図6は実施例1のTFTの代表的なデバイス特性を示すグラフである。前述したように、このTFTはチャネル長が2μm、チャネル幅が100μm、ゲート絶縁層の静電容量が70nF/cm2である。図5はソース電極接地時、VD=−30Vの下でのID対VG(左軸)および絶対値の平方根(√|ID|)対VG(右軸)のプロットを示す。図6は、種々のVG値に対するID対VDのプロットを示す。図5でVG=−30VにおけるIDはID=−476μAであった。図5の√|ID|対VGのプロットにおいてグラフの傾きがほぼ一定となる部分に接線を引き、その接線の傾きからチャネル移動度μはμ=0.44cm2/Vsと求められた。また接線と横軸との交点からしきい値電圧VTは−4Vと求められた。また図5のID対VGプロットから電流オン・オフ比は3V〜−30VのVG変化に対して約105であった。
【0096】
実施例2〜4および比較例1,2のTFTについても同様にチャネル移動度μ、しきい値電圧VT、3V〜−30VのVG変化に対する電流オン・オフ比を求めた。その結果をまとめると表1に示す通りである。
【0097】
実施例1〜4の素子は、比較例1、2の素子に比べて、移動度、しきい値特性、ドレイン電流値ともに向上していることがわかる。
【0098】
さらに、素子ごとの特性のばらつきを調べるために、実施例1〜4および比較例1と同様のTFTをそれぞれ4素子ずつさらに作成し、各例について5素子ずつとして、それらのVG=−30Vにおけるドレイン電流値を比較した。その結果をまとめると表2に示す通りである。
【0099】
ソース電極およびドレイン電極表面にチオフェン化合物分子を吸着させた実施例1〜4の素子では、オン電流値が高く、しかも素子ごとの電流値のばらつきが小さかった。一方、比較例1、2の素子ではオン電流値は低かった。また比較例1では素子ごとの電流値のばらつきが大きかった。
【0100】
実施例6
本実施例では、電子供与性を有する有機半導体としてレジオレギュラ・ポリ(3−ヘキシルチオフェン)を使用したこと、およびSiO2ゲート絶縁層3の膜厚が約35nmでありその静電容量が100nF/cm2であることを除き、実施例1と同様にしてTFTを作製した。すなわち、この例では、レジオレギュラ・ポリ(3−ヘキシルチオフェン)からなる分子吸着層6を形成させた後、同一物質であるレジオレギュラ・ポリ(3−ヘキシルチオフェン)を用いて有機半導体層7を形成させた。またチャネル長は2μm、チャネル幅は100μmである。有機半導体層7の形成は以下のようにして行った。
【0101】
分子吸着層6の形成に使用したものと同じく、予め2回再沈殿精製したレジオレギュラ・ポリ(3−ヘキシルチオフェン)を用いた。レジオレギュラ・ポリ(3−ヘキシルチオフェン)の4重量%クロロホルム溶液を調整し、溶液を0.2μm孔径のPTFEメンブレンフィルターによりろ過した。ろ過後の溶液を用いて、ゲート絶縁層3、分子吸着層6上にレジオレギュラ・ポリ(3−ヘキシルチオフェン)膜をスピンコートにより成膜し、有機半導体層7とした。スピンコートは基板を回転数2000回転/分で30秒間回転させて行った。この有機半導体層は特にパターニングしなかった。この素子を窒素ガス中、室温で20分間乾燥させた。
【0102】
実施例7
本実施例では、分子吸着層6をFeCl3でドーピングしたことを除き、実施例6と同様にしてTFTを作製した。分子吸着層へのドーピングは以下のようにして行った。
【0103】
分子吸着層6を吸着させた基板をFeCl3の0.002重量%アセトニトリル溶液に30秒間浸漬させたのち、アセトニトリルでリンスし、窒素ガスブローによってアセトニトリルを除去し、窒素ガス中で2時間乾燥させた。
【0104】
実施例8
本実施例では、分子吸着層6がレジオレギュラ・ポリ(3−オクチルチオフェン)であることを除き、実施例7と同様にしてTFTを作製した。すなわち、この実施例では、レジオレギュラ・ポリ(3−オクチルチオフェン)からなる分子吸着層にFeCl3をドーピングした。
【0105】
比較例3
比較のため、金電極表面に分子吸着層6を形成せずにレジオレギュラ・ポリ(3−ヘキシルチオフェン)を有機半導体層7としたTFTを作成した。金電極表面に分子吸着層を形成させなかったこと以外は、実施例6と同様にTFTの作成を行った。
【0106】
実施例9
FET特性の測定
実施例6〜8および比較例3で作成した薄膜トランジスタのFET電流−電圧特性を、半導体パラメーターアナライザー(HP社製:HP4145B)でそれぞれ測定した。測定はTFTを窒素ガス雰囲気中に配置し、ソース電極を接地しドレイン電圧VDを−20Vとした状態で、ゲート電圧VGを2V〜―20Vと変化させた時のドレイン電流IDを測定した。実施例4と同様にデバイス特性を求めたところ、移動度μ、しきい値電圧VT、電流オン・オフ比(VG=0V〜−20Vの電流変調)、VG=−20VでのIDはそれぞれ表3に示される通りになった。
【0107】
実施例6〜8の素子は比較例3の素子に対して、移動度、およびドレイン電流値がいずれも向上している。
【0108】
実施例10
本実施例では、電子供与性を有する有機半導体としてジベンゾテトラチアフルバレンを使用したこと以外は、実施例4と同様にしてTFTを作製した。有機半導体層7の形成は以下のようにして行った。
【0109】
ゲート絶縁層3、ソース電極4及びドレイン電極5上にジベンゾテトラチアフルバレン(レスペケミカル社製)を膜厚150nmで蒸着して有機半導体層7を作成した。なおジベンゾテトラチアフルバレンは予めトルエンで再結晶を行い、さらに昇華精製を2回行ったものを使用し、1×10−6Torr(1.33×10−3Pa)の真空中、基板温度30℃、蒸着速度0.05nm/秒で蒸着した。この有機半導体層は特にパターニングしなかった。
【0110】
比較例4
比較のため、金電極表面に分子吸着層6を形成せずにジベンゾテトラチアフルバレンを有機半導体層7としたTFTを作成した。金電極表面に分子吸着層を形成させなかったこと以外は、実施例10と同様である。
【0111】
実施例11
FET特性の測定
実施例10および比較例4で作成した薄膜トランジスタのFET電流−電圧特性を、実施例5と同様に測定した。実施例10および比較例4のTFTについてチャネル移動度μ、しきい値電圧VT、3V〜−30VのVG変化に対する電流オン・オフ比を求めた結果は、それぞれ表4のようになった。
【0112】
実施例10の素子は比較例4の素子に対して、移動度、およびドレイン電流値がいずれも向上している。
【0113】
【発明の効果】
以上説明したように本発明によれば、ソース電極またはドレイン電極と有機半導体層との界面における有機半導体結晶粒の大きさが揃い、かつソース電極またはドレイン電極との密着性が高められる結果、チャネル長が短い場合にもしきい値電圧が低くオン電流値が大きく、また素子毎の電気特性のばらつきが小さい有機薄膜トランジスタを作製することが可能となる。
【図面の簡単な説明】
【図1】本発明の薄膜トランジスタの一例を示す断面図。
【図2】本発明の薄膜トランジスタの製造方法の一例を示す図。
【図3】本発明の薄膜トランジスタの第1の変形例を示す図。
【図4】本発明の薄膜トランジスタの第2の変形例を示す図。
【図5】実施例1の薄膜トランジスタのデバイス特性を示す図。
【図6】実施例1の薄膜トランジスタのデバイス特性を示す図。
【符号の説明】
1 基板
2 ゲート電極
3 ゲート絶縁層
4 ソース電極
5 ドレイン電極
6 分子吸着層
7 有機半導体層
Claims (9)
- 電子供与性を有する結晶性有機半導体材料からなる有機半導体層と、
前記有機半導体層内のチャネル領域上にゲート絶縁層を介して形成されたゲート電極と、
前記チャネル領域を挟むソース電極及びドレイン電極とを具備してなる有機薄膜トランジスタであって、
前記ソース電極またはドレイン電極の表面領域と前記チャネル領域との間に硫黄原子を含有する電子供与性有機分子からなる薄膜層を有し、前記電子供与性有機分子がソース電極またはドレイン電極の表面領域に吸着されていることを特徴とする、有機薄膜トランジスタ。 - 前記硫黄原子を含有する電子供与性有機分子の1分子状態におけるイオン化ポテンシャルが9電子ボルト以下であることを特徴とする請求項1に記載の有機薄膜トランジスタ。
- 前記硫黄原子を含有する電子供与性有機分子が、チオフェン化合物であることを特徴とする請求項1〜2のいずれか1項に記載の有機薄膜トランジスタ。
- 前記結晶性有機半導体材料が、ペンタセン、ジベンゾテトラチアフルバレン、およびポリ(3−アルキルチオフェン)からなる群から選択される少なくとも1種であることを特徴とする請求項1〜3のいずれか1項に記載の有機薄膜トランジスタ。
- 前記薄膜層に、電子受容性分子がドーピングされていることを特徴とする、請求項1〜4のいずれか1項に記載の有機薄膜トランジスタ。
- 前記ソース電極と、前記ドレイン電極との間隔が30μm以下であることを特徴とする、請求項1〜5のいずれか1項に記載の有機薄膜トランジスタ。
- 電子供与性を有する結晶性有機半導体材料からなる有機半導体層と、
前記有機半導体層内のチャネル領域上にゲート絶縁層を介して形成されたゲート電極と、
前記チャネル領域を挟むソース電極及びドレイン電極と
を具備してなる有機薄膜トランジスタの製造方法であって、前記ソース電極またはドレイン電極の表面領域に硫黄原子を含有する電子供与性有機分子を吸着させて前記硫黄原子を含有する電子供与性有機分子からなる薄膜層を形成させる工程と、前記硫黄原子を含有する電子供与性有機分子が吸着されたソース電極またはドレイン電極の表面領域上に前記有機半導体層を形成させる工程とを有することを特徴とする有機薄膜トランジスタの製造方法。 - 前記ソース電極またはドレイン電極の表面領域に前記硫黄原子を含有する電子供与性有機分子を含む液体を接触させることにより、前記ソース電極またはドレイン電極の表面領域に硫黄原子を含有する電子供与性有機分子を吸着させる事を特徴とする、請求項7に記載の有機薄膜トランジスタの製造方法。
- 前記電子供与性有機分子からなる前記薄膜層を形成させた後、前記薄膜層に電子受容性分子をドーピングすることを特徴とする、請求項7または8に記載の有機薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003078396A JP2004288836A (ja) | 2003-03-20 | 2003-03-20 | 有機薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003078396A JP2004288836A (ja) | 2003-03-20 | 2003-03-20 | 有機薄膜トランジスタおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004288836A true JP2004288836A (ja) | 2004-10-14 |
Family
ID=33292888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003078396A Pending JP2004288836A (ja) | 2003-03-20 | 2003-03-20 | 有機薄膜トランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004288836A (ja) |
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005093542A (ja) * | 2003-09-12 | 2005-04-07 | Hitachi Ltd | 半導体装置およびその作製方法 |
JP2006128691A (ja) * | 2004-10-27 | 2006-05-18 | Samsung Electronics Co Ltd | 薄膜トランジスタの製造方法及び表示素子 |
WO2006068189A1 (ja) * | 2004-12-22 | 2006-06-29 | Sharp Kabushiki Kaisha | 有機薄膜トランジスタ及びその製造方法 |
JP2006245045A (ja) * | 2005-02-28 | 2006-09-14 | Fuji Photo Film Co Ltd | 光電変換膜積層型固体撮像素子とその製造方法 |
JP2006261528A (ja) * | 2005-03-18 | 2006-09-28 | Ricoh Co Ltd | 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。 |
JP2007019376A (ja) * | 2005-07-11 | 2007-01-25 | Konica Minolta Holdings Inc | 有機半導体材料、有機半導体膜、有機半導体デバイス及び有機薄膜トランジスタ |
JP2007042717A (ja) * | 2005-08-01 | 2007-02-15 | Tokyo Institute Of Technology | テトラチアフルバレン誘導体、テトラセレナフルバレン誘導体及びp型有機電界効果トランジスタ |
JP2007067390A (ja) * | 2005-08-05 | 2007-03-15 | Sony Corp | 半導体装置の製造方法および半導体装置の製造装置 |
WO2007077648A1 (ja) * | 2006-01-06 | 2007-07-12 | Fuji Electric Holdings Co., Ltd. | 薄膜電界効果トランジスタ、およびその製造方法 |
WO2007119703A1 (ja) * | 2006-04-14 | 2007-10-25 | Konica Minolta Holdings, Inc. | 結晶性有機半導体薄膜の製造方法、有機半導体薄膜、電子デバイスおよび薄膜トランジスタ |
WO2007125950A1 (ja) * | 2006-04-26 | 2007-11-08 | Konica Minolta Holdings, Inc. | 有機半導体薄膜および有機半導体デバイス |
JP2007298942A (ja) * | 2006-04-27 | 2007-11-15 | Lg Philips Lcd Co Ltd | 有機薄膜トランジスタアレイ基板及びその製造方法 |
WO2007135861A1 (ja) * | 2006-05-18 | 2007-11-29 | Panasonic Corporation | 電極界面を改善した有機fet及びその製造方法 |
WO2008062843A1 (fr) * | 2006-11-22 | 2008-05-29 | Sony Corporation | Matériau de recouvrement d'électrode, structure d'électrode et dispositif semi-conducteur |
US7504709B2 (en) | 2004-11-05 | 2009-03-17 | Seiko Epson Corporation | Electronic device, method of manufacturing an electronic device, and electronic apparatus |
JP2009200315A (ja) * | 2008-02-22 | 2009-09-03 | Hitachi Ltd | 半導体装置の製造方法 |
JP2009252962A (ja) * | 2008-04-04 | 2009-10-29 | Fujifilm Corp | 半導体装置,半導体装置の製造方法及び表示装置 |
JP2010161312A (ja) * | 2009-01-09 | 2010-07-22 | Sharp Corp | 有機薄膜トランジスタおよびその製造方法 |
US8304762B2 (en) | 2009-02-24 | 2012-11-06 | Tokyo Institute Of Technology | Tetrathiafulvalene derivatives and organic thin-film transistor |
JP2013055339A (ja) * | 2012-10-15 | 2013-03-21 | Sony Corp | 電極被覆材料、電極構造体、及び、半導体装置 |
JP2014096454A (ja) * | 2012-11-08 | 2014-05-22 | Tokyo Electron Ltd | 有機半導体素子の製造方法、絶縁膜の形成方法、及び溶液 |
US8921867B2 (en) | 2012-06-08 | 2014-12-30 | Panasonic Corporation | Thin-film transistor, display panel, and method for producing a thin-film transistor |
JP2015159169A (ja) * | 2014-02-24 | 2015-09-03 | 出光興産株式会社 | 電極修飾用組成物、電極修飾方法および有機薄膜トランジスタ |
JP2015185585A (ja) * | 2014-03-20 | 2015-10-22 | 凸版印刷株式会社 | 薄膜トランジスタ及びその製造方法 |
JP2022527773A (ja) * | 2019-04-03 | 2022-06-06 | オソン メディカル イノベーション ファウンデーション | ドロップキャスティングを用いた導電性ポリマー電極作製方法 |
-
2003
- 2003-03-20 JP JP2003078396A patent/JP2004288836A/ja active Pending
Cited By (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005093542A (ja) * | 2003-09-12 | 2005-04-07 | Hitachi Ltd | 半導体装置およびその作製方法 |
JP4550389B2 (ja) * | 2003-09-12 | 2010-09-22 | 株式会社日立製作所 | 半導体装置 |
JP2006128691A (ja) * | 2004-10-27 | 2006-05-18 | Samsung Electronics Co Ltd | 薄膜トランジスタの製造方法及び表示素子 |
US7504709B2 (en) | 2004-11-05 | 2009-03-17 | Seiko Epson Corporation | Electronic device, method of manufacturing an electronic device, and electronic apparatus |
WO2006068189A1 (ja) * | 2004-12-22 | 2006-06-29 | Sharp Kabushiki Kaisha | 有機薄膜トランジスタ及びその製造方法 |
JP2006245045A (ja) * | 2005-02-28 | 2006-09-14 | Fuji Photo Film Co Ltd | 光電変換膜積層型固体撮像素子とその製造方法 |
JP2006261528A (ja) * | 2005-03-18 | 2006-09-28 | Ricoh Co Ltd | 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。 |
JP2007019376A (ja) * | 2005-07-11 | 2007-01-25 | Konica Minolta Holdings Inc | 有機半導体材料、有機半導体膜、有機半導体デバイス及び有機薄膜トランジスタ |
JP2007042717A (ja) * | 2005-08-01 | 2007-02-15 | Tokyo Institute Of Technology | テトラチアフルバレン誘導体、テトラセレナフルバレン誘導体及びp型有機電界効果トランジスタ |
JP2007067390A (ja) * | 2005-08-05 | 2007-03-15 | Sony Corp | 半導体装置の製造方法および半導体装置の製造装置 |
WO2007077648A1 (ja) * | 2006-01-06 | 2007-07-12 | Fuji Electric Holdings Co., Ltd. | 薄膜電界効果トランジスタ、およびその製造方法 |
US9385333B2 (en) | 2006-01-06 | 2016-07-05 | Fuji Electric Co., Ltd. | Process for producing thin film field-effect transistor |
JP5228491B2 (ja) * | 2006-01-06 | 2013-07-03 | 富士電機株式会社 | 薄膜電界効果トランジスタ、およびその製造方法 |
WO2007119703A1 (ja) * | 2006-04-14 | 2007-10-25 | Konica Minolta Holdings, Inc. | 結晶性有機半導体薄膜の製造方法、有機半導体薄膜、電子デバイスおよび薄膜トランジスタ |
WO2007125950A1 (ja) * | 2006-04-26 | 2007-11-08 | Konica Minolta Holdings, Inc. | 有機半導体薄膜および有機半導体デバイス |
JP2007298942A (ja) * | 2006-04-27 | 2007-11-15 | Lg Philips Lcd Co Ltd | 有機薄膜トランジスタアレイ基板及びその製造方法 |
JP4523577B2 (ja) * | 2006-04-27 | 2010-08-11 | エルジー ディスプレイ カンパニー リミテッド | 有機薄膜トランジスタアレイ基板及びその製造方法 |
US7476894B2 (en) | 2006-05-18 | 2009-01-13 | Panasonic Corporation | Organic FET having improved electrode interfaces and a fabrication method therefor |
WO2007135861A1 (ja) * | 2006-05-18 | 2007-11-29 | Panasonic Corporation | 電極界面を改善した有機fet及びその製造方法 |
WO2008062843A1 (fr) * | 2006-11-22 | 2008-05-29 | Sony Corporation | Matériau de recouvrement d'électrode, structure d'électrode et dispositif semi-conducteur |
JP2008130920A (ja) * | 2006-11-22 | 2008-06-05 | Sony Corp | 電極被覆材料、電極構造体、及び、半導体装置 |
US8895960B2 (en) | 2006-11-22 | 2014-11-25 | Sony Corporation | Electrode covering material, electrode structure and semiconductor device |
JP2009200315A (ja) * | 2008-02-22 | 2009-09-03 | Hitachi Ltd | 半導体装置の製造方法 |
JP2009252962A (ja) * | 2008-04-04 | 2009-10-29 | Fujifilm Corp | 半導体装置,半導体装置の製造方法及び表示装置 |
JP2010161312A (ja) * | 2009-01-09 | 2010-07-22 | Sharp Corp | 有機薄膜トランジスタおよびその製造方法 |
US8334528B2 (en) | 2009-01-09 | 2012-12-18 | Sharp Kabushiki Kaisha | Organic thin-film transistor and method for manufacturing the same |
US8304762B2 (en) | 2009-02-24 | 2012-11-06 | Tokyo Institute Of Technology | Tetrathiafulvalene derivatives and organic thin-film transistor |
US8921867B2 (en) | 2012-06-08 | 2014-12-30 | Panasonic Corporation | Thin-film transistor, display panel, and method for producing a thin-film transistor |
JP2013055339A (ja) * | 2012-10-15 | 2013-03-21 | Sony Corp | 電極被覆材料、電極構造体、及び、半導体装置 |
JP2014096454A (ja) * | 2012-11-08 | 2014-05-22 | Tokyo Electron Ltd | 有機半導体素子の製造方法、絶縁膜の形成方法、及び溶液 |
JP2015159169A (ja) * | 2014-02-24 | 2015-09-03 | 出光興産株式会社 | 電極修飾用組成物、電極修飾方法および有機薄膜トランジスタ |
JP2015185585A (ja) * | 2014-03-20 | 2015-10-22 | 凸版印刷株式会社 | 薄膜トランジスタ及びその製造方法 |
JP2022527773A (ja) * | 2019-04-03 | 2022-06-06 | オソン メディカル イノベーション ファウンデーション | ドロップキャスティングを用いた導電性ポリマー電極作製方法 |
JP7265033B2 (ja) | 2019-04-03 | 2023-04-25 | オソン メディカル イノベーション ファウンデーション | ドロップキャスティングを用いた導電性ポリマー電極作製方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004288836A (ja) | 有機薄膜トランジスタおよびその製造方法 | |
KR101164614B1 (ko) | 금속 단층막 형성 방법, 배선 형성 방법 및 전계 효과형 트랜지스터의 제조 방법 | |
JP5544796B2 (ja) | 3端子型電子デバイス及び2端子型電子デバイス | |
JP4550389B2 (ja) | 半導体装置 | |
US20110186829A1 (en) | Surface Treated Substrates for Top Gate Organic Thin Film Transistors | |
JP5055719B2 (ja) | 絶縁層及び有機半導体層から成る積層構造の形成方法、並びに、有機電界効果型トランジスタ及びその製造方法 | |
JP5811640B2 (ja) | 電子デバイス及び半導体装置の製造方法 | |
CN1775667A (zh) | 用于对碳纳米管进行溶液处理掺杂的方法和设备 | |
JP5132053B2 (ja) | 有機薄膜トランジスタの製造方法 | |
TW200826290A (en) | Vertical organic transistor and manufacturing method thereof | |
TW200843118A (en) | Ambipolar transistor design | |
US20100078639A1 (en) | Thin film semiconductor device fabrication method and thin film semiconductor device | |
JP5504564B2 (ja) | 半導体装置の製造方法 | |
KR20080047542A (ko) | 트랜지스터 및 그 제조 방법, 그리고 이 트랜지스터를 갖는반도체 장치 | |
US8569746B2 (en) | Organic field effect transistor | |
JP2004349292A (ja) | 電界効果型トランジスタ及びその製造方法 | |
JP2010219114A (ja) | 炭素電極及び炭素電極の製造方法、有機トランジスタ及び有機トランジスタの製造方法 | |
KR100538542B1 (ko) | 유기 박막 트랜지스터 및 그의 제조방법 | |
Wu et al. | Screen printing of silver nanoparticles on the source/drain electrodes of organic thin-film transistors | |
JP2010056484A (ja) | 有機トランジスタ及び有機トランジスタの製造方法 | |
JP5369516B2 (ja) | 電子デバイス及びその製造方法、並びに、半導体装置及びその製造方法 | |
KR100976572B1 (ko) | 유기 박막 트랜지스터의 제조방법 | |
WO2011065083A1 (ja) | 有機薄膜トランジスタ、およびその製造方法 | |
Jiang et al. | Enhancement of the field-effect mobility of solution processed organic thin film transistors by surface modification of the dielectric | |
JP2008300419A (ja) | 有機薄膜トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070223 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080215 |