JP2009252962A - 半導体装置，半導体装置の製造方法及び表示装置 - Google Patents

半導体装置，半導体装置の製造方法及び表示装置 Download PDF

Info

Publication number
JP2009252962A
JP2009252962A JP2008098346A JP2008098346A JP2009252962A JP 2009252962 A JP2009252962 A JP 2009252962A JP 2008098346 A JP2008098346 A JP 2008098346A JP 2008098346 A JP2008098346 A JP 2008098346A JP 2009252962 A JP2009252962 A JP 2009252962A
Authority
JP
Japan
Prior art keywords
semiconductor device
pattern
layer
manufacturing
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008098346A
Other languages
English (en)
Other versions
JP5376826B2 (ja
Inventor
Atsushi Tanaka
淳 田中
Kenichi Umeda
賢一 梅田
Kohei Azuma
耕平 東
Maki Nangu
麻紀 南宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2008098346A priority Critical patent/JP5376826B2/ja
Priority to US12/418,671 priority patent/US7851803B2/en
Publication of JP2009252962A publication Critical patent/JP2009252962A/ja
Application granted granted Critical
Publication of JP5376826B2 publication Critical patent/JP5376826B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】印刷技術を用いて製造する際の寸法精度の低さに起因して生じるドレイン電流値の特性ばらつきを抑えることができる半導体装置，半導体装置の製造方法及び表示装置を提供する。
【解決手段】基板と、前記基板上に印刷工程によって形成を規定されたチャネル領域を備え、チャネル領域のチャネル長Ｌを規定するパターンと同一層内におけるパターン寸法もしくはパターン間寸法のうち、最小の寸法をaとし、L≧2aであって、かつ、チャネル領域のチャネル幅Ｗを規定するパターンと同一層内におけるパターン寸法もしくはパターン間寸法のうち、最小の寸法をbとし、W≧2bである。
【選択図】図１

Description

本発明は、薄膜の半導体層を備えた半導体装置及び半導体装置の製造方法に関し、特に、光透過型のディスプレイやボトムエミッション型発光ディスプレイに好適な半導体装置，半導体装置の製造方法及び表示装置に関する。
ＬＣＤ（Liquid Crystal Display）をはじめとするアクティブマトリクス駆動のパネルにはスイッチング素子としてＴＦＴ(Thin Film Transistor)が用いられている。最も一般的に利用されているのはＣＶＤで形成したアモルファスシリコン膜をフォトリソ工程によりパターニングする方法である。アモルファスシリコンは、移動度が0.5cm2/Vs前後であるが、近年では移動度が10cm2/Vs以上と高い値を示す酸化物半導体ＴＦＴの開発も進められている。
一般にＴＦＴに用いられるアモルファスシリコン等の半導体材料は、バンドギャップが1eV前後と小さく、可視域に吸収があって透明ではない、これに対し、酸化物半導体では一般にバンドギャップが3eV以上と大きく、可視域に吸収がないため透明である。この特徴を活かして、例えば、下記特許文献１では開口率を向上させ、ディスプレイの解像度を向上させる効果を得ている。
特開２００７−８１３６２号公報 特開２００３−５０８８０７号公報 特開２００７−８８００１号公報
ところで、ＴＦＴに対しては、製造コストのより一層の低減が求められており、インクジェット等の印刷技術で形成できる有機半導体に関する研究が盛んに行われている。しかしながら、一般に有機半導体では移動度が0.01〜0.1cm2/Vs程度と小さく、十分な駆動電流を得るためにはチャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌを大きく取らざるを得ない。画素領域という限られたスペースに素子作製を行うためにはＬをできるだけ小さくとることになるため、微細加工が苦手な印刷技術ではＬは必然的に最小パターン寸法に近い値となる。このためパターン精度の影響を大きく受けることとなり、素子の寸法バラツキによって生じるドレイン電流値のバラツキが非常に大きくなってしまう点で改善の余地があった。
また、従来の有機半導体では、素子形成面積が大きくなり、光を透過させる領域を確保できないため、画素電極をＴＦＴ上に形成した反射型ディスプレイやトップエミッション型発光ディスプレイに用途が限定されてしまう。
上記特許文献１の薄膜トランジスタは、アモルファスシリコンと同様に、透明半導体層を真空成膜とフォトリソ工程を経て作製しているため製造コストの低減効果はなかった。
上記特許文献２は、有機ポリマー半導体を印刷技術でパターニングしてＴＦＴを作製するが、有機半導体は移動度が低いため、チャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌを大きく取らざるをえず、くし型電極を用いた形状としている。また、印刷技術では微細加工ができないため、Ｌ及びＷを大きく設計する必要があり、素子の形成に必要な面積も大きい。
上記特許文献３は、有機ポリマー半導体をインクジェット技術でパターニングしてＴＦＴを作製しており、パターン精度の低さによる特性バラツキを少しでも抑制するため印刷方向を規定することでＷの精度を上げている。しかしながら、より特性バラツキに大きな影響を与えるチャネル長は、フォトリソ工程によって規定されるため、チャネル長を印刷で形成した場合には特性バラツキが著しく大きくなることが避けられない。
本発明は、上記事情に鑑みてなされたもので、その目的は、印刷技術を用いて製造する際の寸法精度の低さに起因して生じるドレイン電流値の特性ばらつきを抑えることができる半導体装置，半導体装置の製造方法及び表示装置を提供することにある。
本発明の上記目的は、下記構成によって達成される。
（１）基板と、前記基板上に印刷工程によって形成を規定されたチャネル領域を備えた半導体装置であって、
前記チャネル領域のチャネル長Ｌを規定するパターンと同一層内におけるパターン寸法もしくはパターン間寸法のうち、最小の寸法をaとし、L≧2aであって、かつ、
前記チャネル領域のチャネル幅Ｗを規定するパターンと同一層内におけるパターン寸法もしくはパターン間寸法のうち、最小の寸法をbとし、W≧2bである半導体装置。
（２）前記最小寸法aが10μｍ以上であって、かつ、前記最小寸法bが10μｍ以上である（１）に記載の半導体装置。
（３）前記チャネル長Ｌを規定するパターン、及び、前記チャネル幅Ｗを規定するパターンの加工精度をcとしたとき、
Ｗ／ＬのばらつきD=L(W+L)c/W(L2−c2)≦０．１を満たす（２）に記載の半導体装置。
（４）前記加工精度cが2μm以上である（３）に記載の半導体装置。
（５）前記ばらつきD=L(W+L)c/W(L2−c2)≦0.05を満たす（３）又は（４）に記載の半導体装置。
（６）前記半導体層の移動度が0.5cm2/Vs以上である（１）から（５）のいずれか１つに記載の半導体装置。
（７）前記半導体層の移動度が10cm2/Vs以上である（１）から（５）のいずれか１つに記載の半導体装置。
（８）前記基板上にゲート絶縁膜が形成され、該ゲート絶縁膜の静電容量が10nF／cm2以下である（１）から（６）のいずれか１つに記載の半導体装置。
（９）前記半導体層が無機酸化物を含む（１）から（８）のいずれ１つに記載の半導体装置。
（１０）前記無機酸化物がインジウム、亜鉛、ガリウム、スズ、アルミニウムのいずれかを含む（９）に記載の半導体装置。
（１１）前記チャネル領域に対して光入射側に、波長域が400nm以下の光の少なくとも一部を吸収する光吸収層を備えている（１）から（１０）のいずれか１つに記載の半導体装置。
（１２）前記光吸収層が、前記基板又は偏光板の少なくとも一方を兼ねる（１１）に記載の半導体装置。
（１３）上記（１）から（１２）のいずれか１つに記載された半導体装置を備えた表示装置。
（１４）基板と、前記基板上に印刷工程によって形成を規定されたチャネル領域を備えた半導体装置の製造方法であって、
前記チャネル領域のチャネル長Ｌを規定するパターンと同一層内におけるパターン寸法もしくはパターン間寸法のうち、最小の寸法をaとし、L≧2aであって、かつ、
前記チャネル領域のチャネル幅Ｗを規定するパターンと同一層内におけるパターン寸法もしくはパターン間寸法のうち、最小の寸法をbとし、W≧2bである半導体装置の製造方法。
（１５）前記半導体層と前記パターン層とのうち少なくとも一方をインクジェット印刷によって形成する（１４）に記載の半導体装置の製造方法。
（１６）前記最小寸法aが10μｍ以上であって、かつ、前記最小寸法bが10μｍ以上である（１４）又は（１５）に記載の半導体装置の製造方法。
（１７）前記チャネル長Ｌを規定するパターン、及び、前記チャネル幅Ｗを規定するパターンの加工精度をcとしたとき、
W/LのばらつきをDとしたとき、D=L(W+L)c/W(L2−c2)≦0.1を満たす（１６）に記載の半導体装置の製造方法。
（１８）前記加工精度cが2μｍ以上で、かつ、前記ばらつきD=L(W+L)c/W(L2−c2)≦0.05を満たす（１７）に記載の半導体装置の製造方法。
（１９）前記半導体層の移動度が0.5cm2/Vs以上である（１４）から（１８）のいずれか１つに記載の半導体装置の製造方法。
（２０）前記半導体層の移動度が10cm2/Vs以上である（１４）から（１８）のいずれか１つに記載の半導体装置の製造方法。
（２１）前記基板上にゲート絶縁膜が形成され、該ゲート絶縁膜の静電容量が10nF／cm2以下である（１４）から（２０）のいずれか１つに記載の半導体装置の製造方法。
（２２）前記半導体層が無機酸化物を含む（１４）から（２１）のいずれ１つに記載の半導体装置の製造方法。
（２３）前記無機酸化物がインジウム、亜鉛、ガリウム、スズ、アルミニウムのいずれかを含む（２２）に記載の半導体装置の製造方法。
（２４）前記チャネル領域に対して光入射側に、波長域が400nm以下の光の少なくとも一部を吸収する光吸収層を備えている（１４）から（２３）のいずれか１つに記載の半導体装置の製造方法。
（２５）前記光吸収層が、前記基板又は偏光板の少なくとも一方を兼ねる（２４）に記載の半導体装置の製造方法。
本発明によれば、印刷技術を用いて製造する際の寸法精度の低さに起因して生じるドレイン電流値の特性ばらつきを抑えることができる半導体装置，半導体装置の製造方法及び表示装置を提供できる。
以下、本発明の実施形態を図面に基づいて詳しく説明する。
図１は、本発明にかかる半導体装置の構成を説明する平面図である。図２は、従来技術による半導体装置の構成例を示す平面図である。
本実施形態の半導体装置１０は、ガラス等の透明な基板上にマトリクス状に配置した複数の画素形成領域Ｐを備え、各画素形成領域P毎に、TFT素子が形成されている。
複数の画素形成領域Ｐのうち、同じゲートバスライン上に形成される画素Ｐには、共通のゲート電極層１３が形成されている。該ゲート電極層１３上には、各画素形成領域Ｐごとに半導体層１８が形成されている。半導体層１８は、無機酸化物で構成され、後述するように印刷工程によってパターン形成される。
半導体層１８上には、ソース電極層１５ａとドレイン電極層１５ｂとがそれぞれ所定のパターンで形成される。ソース電極層１５ａ及びドレイン電極層１５ｂは、ともに透明な電極材料で構成された層であり、かつ、同じパターニングによって形成されたパターン層とすることができる。ソース電極層１５ａ及びドレイン電極層１５ｂを含むパターン層を形成することで、図１の平面視において半導体層１８のチャネル領域が規定される。本実施形態では、活性層上におけるソース電極層１５ａとドレイン電極層１５ｂとの図１の矢印Ｘ方向の間隔がチャネル長Ｌとなる。また、ソース電極層１５ａ及びドレイン電極層１５ｂを形成する同一パターン内において、パターン寸法もしくはパターン間寸法のうち、最小の寸法をaとした場合、チャネル長Lは寸法aに対してL≧2aとなるように設けられている。
一方、本実施例では半導体層１８のY方向の寸法がチャネル幅Wとなる。また、半導体層を形成する同一パターン内において、パターン寸法もしくはパターン間寸法のうち、最小の寸法をbとする。本実施形態では、隣り合う画素形成領域Ｐにおいて、半導体層１８同士の間隔が最小寸法bとなっている。このとき、チャネル長Wは寸法bに対して、W≧2bとなるように設けられている。
本発明は、特に、チャネル長Lを規定するパターン層における最小寸法aが10μｍ以上であって、かつ、チャネル幅Wを規定するパターン層における最小寸法bが10μｍ以上の場合、より効果的である。
図２に示す従来技術により、有機半導体材料を用いて形成された半導体装置１は、各画素形成領域Pの有機半導体層３の上に、同一のパターン層で形成されたソース電極層５ａとドレイン電極層５ｂとが設けられている。図２に示す半導体装置１では、チャネル長さLがソース電極層５ａ及びドレイン電極層５ｂを形成するパターン層の最小寸法に等しく、チャネル幅Wがチャネル長さLに比べて長くなる。この理由としては、一般に有機半導体では、移動度が、０．０１〜０．１cm2／Vs程度と小さく、十分な駆動電流を得るためにはチャネル幅Wとチャネル長さLの比であるW／Lを大きくする必要があったためである。
本実施形態の半導体装置１０は、チャネル長Lを規定するパターン、及び、チャネル幅Wを規定するパターンの加工精度をcとし、チャネル幅Wとチャネル長さLの比Ｗ／ＬのばらつきをＤとしたとき、D=L(W+L)c/W(L2−c2)≦0.1とすることが好ましい。これは、チャネル幅Wとチャネル長さLの比Ｗ／ＬのばらつきＤが１０パーセント以内であることに相当する。また、さらに、加工精度cが2μm以上で、かつ、ばらつきD=L(W+L)c/W(L2−c2)≦0.05を満たすことがより好ましい。特に、加工精度ｃが２μｍ以上と極めて低い場合、本発明は極めて効果的である。尚、加工精度ｃは、作製した複数の半導体装置のチャネル長Ｌおよびチャネル幅Ｗの値に対する標準偏差σ等で表す。より均一性が重視される場合には３σ等を用いてもよい。
図２の半導体装置１とを比較することでも明らかなように、図１に示す半導体装置１０は、チャネル長さLをパターン層（１５a，１５b）のパターンの最小寸法aの２倍より大きく設定し、チャネル幅Wを半導体層１８のパターンの最小寸法bの２倍より大きく設定することで、ソース電極層１５ａ及びドレイン電極層１５ｂや半導体層１８を印刷工程を用いてパターン形成したときのドレイン電流のばらつきを抑えることができる。一方で、図２の半導体装置１では、チャネル長さLがソース電極層５ａ及びドレイン電極層５ｂを形成するパターン層の最小寸法に等しいため、印刷工程によるばらつきの影響が大きくなり、半導体装置の駆動時におけるドレイン電流の特性ばらつきが大きくなることが避けられない。
図３は、最小寸法a，bがともに15μｍであり、加工精度ｃが2.5μｍである印刷技術を用いて作製した半導体装置の半導体層の移動度に依存したTFT特性の一例を示すグラフである。図３では、横軸がゲート電圧Vgを示し縦軸がドレイン電流Idを示している。また、有機半導体層を用いた移動度μが0.1cm2/Vsである半導体装置の特性を示すグラフを実線で示し、本実施形態の無機酸化物の半導体層を用いた移動度μが10cm2/Vsである半導体装置の特性を示すグラフを点線で示している。図３に見られるように、移動度μが0.1cm2/Vsのときには、ドレイン電流のばらつきが極めて大きく、約17％であった。一方で、移動度μが10cm2/Vsのときには、移動度μが0.1cm2/Vsのときに比べて、ドレイン電流のばらつきは小さく、約2.5％であった。このことから、移動度の大きい無機酸化物の半導体層においては、有機半導体層に比べ、ドレイン電流値のばらつきを抑えることができることがわかる。
したがって、本実施形態の半導体装置において、半導体層が無機酸化物を含む構成とすることで、駆動時に駆動電圧の変化によってドレイン電流値のばらつきを抑えることができる。なお、半導体層の移動度が0.5cm2/Vs以上であることが好ましく、より好ましくは、移動度が10cm2/Vs以上である。
無機酸化物は、インジウム、亜鉛、ガリウム、スズ、アルミニウムのいずれかを含むものであることが好ましい。
図４は、酸化物半導体のTFTの特性例を示すグラフである。図４では、横軸がゲート電圧Vgと示し縦軸がドレイン電流Idを示している。
次に、上記実施形態の半導体装置を透過型ディスプレイに適用した構成の一例を説明する。なお、本発明にかかる半導体装置を適用できる表示装置としては、以下に説明する構成に限定されず、他のボトムエミッション型の発光ディスプレイなどに適用することができる。
図５は、表示装置の構成を説明する断面図である。図５に示す表示装置１００では、下側から光源の光が入射するものとする。なお、以下の図５の説明において、「上」とは図中上側を意味し、「下」とは図中下側を意味する。また、「上面」とは、光が入射する側とは反対側の面を意味し、「下面」とは光が入射する側の面を意味する。
光入射側の透明なガラス基板１１の上に透明な絶縁層１２が形成され、絶縁層１２上にゲート電極１３が所定のパターンで画素形成領域ごとに形成されている。ゲート電極１３を覆うようにゲート絶縁膜１４が形成されている。ゲート絶縁膜１４の上面のおいて、下層のゲート電極１３の上に位置する領域に無機酸化物の半導体層１８が所定のパターンで形成されている。
また、半導体層１８の一部に積層するように、ソース電極層１５ａとドレイン電極層１５ｂとを含むパターン層１５が形成される。パターン層１５の上層には、層間絶縁膜１６が形成され、該層間絶縁膜１６上に画素電極１７が形成される。画素電極１７は、少なくとも一部がドレイン電極層１５ｂと接触し、電気を導通するように設けられている。
画素電極１７上には、下側の配向膜２０と上側の配向膜２２と、これら一対の配向膜２０，２２の間に設けられた液晶層２１とが形成されている。上側の配向膜２２の上面には、画素電極１７に対して上下に対向する透明の対向電極２３が設けられている。対向電極２３の上には、平坦化膜２８が形成され、該平坦化膜２８の上面にカラーフィルタ２４と遮光性を有するブラックマトリクス２５とが並べて配置されている。カラーフィルタ２４上には透明のガラス基板２６が設けられている。ガラス基板２６の上面には、偏光板２７が設けられている。
また、本実施形態では、光入射側のガラス基板１１の下面に偏光板１９が設けられている。なお、光吸収層が、基板又は偏光板の少なくとも一方が波長域400nm以下の光の少なくとも一部を吸収する光吸収層を兼ねることもできる。
このような表示装置によれば、各画素形成領域の半導体層を印刷工程を用いて製造する場合においても、印刷工程の寸法ばらつきを抑えて、駆動時のドレイン電流の特性ばらつきを抑えることができるうえ、印刷工程を用いることでコスト低減を図ることができる。また、半導体層が可視域で透明であるため、ゲート電極１３や画素電極１７にも透明な電極材料を使用することで、チャネル領域に光を透過させることができ、素子形成領域が画素形成領域の大部分を占める構成であっても十分に開口率を確保することができるため、透過型ディスプレイやボトムエミッション型発光ディスプレイへの適用が可能となる。
次に、本実施形態の半導体装置の製造手順を図面に基いて説明する。なお、以下に説明する実施形態において、すでに説明した部材などと同等な構成・作用を有する部材等については、図中に同一符号又は相当符号を付すことにより、説明を簡略化或いは省略する。
図６は、半導体装置の製造手順を説明する断面図である。
先ず、図６（ａ）に示すように、基板１１上（例えばガラス基板や、PET、PEN、PES等のフィルム基板上）に、ITO、IZO、GZO等による透明のゲート電極１３をインクジェット、スクリーン印刷等の印刷技術で形成する。
次に、図６（ｂ）に示すように、基板１１の上面にゲート電極１３を覆うように透明のゲート絶縁膜１４を形成する。ゲート絶縁膜１４は、SiO2，SiNx，Al2O3、Y2O3等による透明ゲート絶縁膜をインクジェット、スクリーン印刷等の印刷技術で形成する。ドレイン／ゲート間の寄生容量を抑えて良好な表示特性を得るため、ゲート絶縁膜の静電容量が10nF／cm2以下であることが好ましい。本実施例では膜厚500nmのSiO2を成膜し、単位面積あたりの静電容量は7.1nF／cm2であった。なお、図５に示すように、基板上にSiNxやSiONx等によるガスバリア層や熱バリア層、UV領域の光をカットする絶縁層１２を形成しておいてもよい。
図６（ｃ）に示すように、IGZO（InGaZnO4）やZnO等の透明酸化物の薄膜の半導体層１８のアイランドパターンをインクジェット、スクリーン印刷等の印刷技術で形成する。このとき、図１に示すようにチャンネル領域を平面視した状態で、チャネル領域の寸法Wと最小寸法bがW≧2bとなるように半導体層１８を形成される。なお、酸化物半導体薄膜は非晶質であっても結晶性であってもよく、機能発現のために熱やレーザ等でアニールしてもよい。
図６（ｄ）に示すように、金属ペースト等により、ソース電極及びドレイン電極のパターン層１５をインクジェット、スクリーン印刷等の印刷技術で形成する。このとき、チャネル領域の寸法Ｌと最小寸法aがL≧2aとなるように、ソース電極及びドレイン電極のパターン層１５を形成する。
金属ペーストとしてはAgやAuのナノ粒子分散液等が使用できる。配線抵抗等に問題がなければ、この層もITO等の透明導電体で形成してもよい。その後、SiNx、PI等の透明絶縁層、ITO、IZO等の透明画素電極をインクジェット、スクリーン印刷等の印刷技術で形成する。得られたTFTの移動度μは、12cm2/Vsであり、一般的な有機半導体（μ＝0.1cm2/Vs）の120倍であった。また、パターン形成に用いたインクジェットで描画できる最小寸法は15μm、寸法精度は±2.5μmであり、300μm2の画素形成領域にＬ／Ｗ＝240/200μmの素子を形成したところ、ドレイン電流のバラツキは3%以内に抑えることができた。その後、図６（ｅ）に示すように層間絶縁膜１６を形成し、更に、図６（ｆ）に示すように層間絶縁膜１６上に少なくとも一部がドレイン電極層に接続された画素電極１７を形成する。以降の工程は通常のプロセス技術を用い、透過型ＬＣＤを作製した。
本発明ではゲート電極、半導体層、画素電極が可視光に対して透明であるため、バックライトからの光を、これらの層を通して取り出す構造としている。この構造は、透過型ＬＣＤ以外にボトムエミッション型の有機ＥＬ(OLED:Organic Light Emitting Diode)等のディスプレイなどにも応用することができる。なお、半導体層は可視域に吸収がないため、光照射による漏れ電流はほとんど発生しないが、発光源の波長域がＵＶ領域にのび、半導体層のバンドギャップより高いエネルギー成分を含む場合は、基板や偏光フィルム、ＵＶカット層、ゲート電極等で遮断することもできる。
なお、本発明は、前述した実施形態に限定されるものではなく、適宜な変形、改良などが可能である。
例えば、上記実施形態の半導体装置は、基板側にゲート電極を構成した、所謂、ボトムゲート型の構成を例に説明したが、基板の上部側にゲート電極を配置した、所謂、トップゲート型の構成とすることできる。
また、本発明かかる半導体装置は、上記表示装置に限定されず、半導体センサに適用することもできる。
本発明にかかる半導体装置の構成を説明する平面図である。 一般的な半導体装置の構成例を示す平面図である。 半導体層の移動度に依存したTFT特性の一例を示すグラフである。 酸化物半導体のTFTの特性例を示すグラフである。 表示装置の構成を説明する断面図である。 半導体装置の製造手順を説明する断面図である。
符号の説明
１０ 半導体装置
１３ ゲート電極
１５ａ ソース電極層（パターン層）
１５ｂ ドレイン電極層（パターン層）
１８ 半導体層
Ｌ チャネル長さ
Ｗ チャネル幅

Claims (25)

  1. 基板と、前記基板上に印刷工程によって形成を規定されたチャネル領域を備えた半導体装置であって、
    前記チャネル領域のチャネル長Ｌを規定するパターンと同一層内におけるパターン寸法もしくはパターン間寸法のうち、最小の寸法をaとし、L≧2aであって、かつ、
    前記チャネル領域のチャネル幅Ｗを規定するパターンと同一層内におけるパターン寸法もしくはパターン間寸法のうち、最小の寸法をbとし、W≧2bである半導体装置。
  2. 前記最小寸法aが10μｍ以上であって、かつ、前記最小寸法bが10μｍ以上である請求項１に記載の半導体装置。
  3. 前記チャネル長Ｌを規定するパターン、及び、前記チャネル幅Wを規定するパターンの加工精度をcとしたとき、
    W／LのばらつきD=L(W+L)c/W(L2−c2)≦０．１を満たす請求項２に記載の半導体装置。
  4. 前記加工精度cが2μm以上である請求項３に記載の半導体装置。
  5. 前記ばらつきD=L(W+L)c/W(L2−c2)≦0.05を満たす請求項３又は４に記載の半導体装置。
  6. 前記半導体層の移動度が0.5cm2/Vs以上である請求項１から５のいずれか１つに記載の半導体装置。
  7. 前記半導体層の移動度が10cm2/Vs以上である請求項１から５のいずれか１つに記載の半導体装置。
  8. 前記基板上にゲート絶縁膜が形成され、該ゲート絶縁膜の静電容量が10nF／cm2以下である請求項１から６のいずれか１つに記載の半導体装置。
  9. 前記半導体層が無機酸化物を含む請求項１から８のいずれ１つに記載の半導体装置。
  10. 前記無機酸化物がインジウム、亜鉛、ガリウム、スズ、アルミニウムのいずれかを含む請求項９に記載の半導体装置。
  11. 前記チャネル領域に対して光入射側に、波長域が400nm以下の光の少なくとも一部を吸収する光吸収層を備えている請求項１から１０のいずれか１つに記載の半導体装置。
  12. 前記光吸収層が、前記基板又は偏光板の少なくとも一方を兼ねる請求項１１に記載の半導体装置。
  13. 上記請求項１から１２のいずれか１つに記載された半導体装置を備えた表示装置。
  14. 基板と、前記基板上に印刷工程によって形成を規定されたチャネル領域を備えた半導体装置の製造方法であって、
    前記チャネル領域のチャネル長Ｌを規定するパターンと同一層内におけるパターン寸法もしくはパターン間寸法のうち、最小の寸法をaとし、L≧2aであって、かつ、
    前記チャネル領域のチャネル幅Ｗを規定するパターンと同一層内におけるパターン寸法もしくはパターン間寸法のうち、最小の寸法をbとし、W≧2bである半導体装置の製造方法。
  15. 前記半導体層と前記パターン層とのうち少なくとも一方をインクジェット印刷によって形成する請求項１４に記載の半導体装置の製造方法。
  16. 前記最小寸法aが10μｍ以上であって、かつ、前記最小寸法bが10μｍ以上である請求項１４又は１５に記載の半導体装置の製造方法。
  17. 前記チャネル長Ｌを規定するパターン、及び、前記チャネル幅Ｗを規定するパターンの加工精度をcとしたとき、
    W/LのばらつきをDとしたとき、D=L(W+L)c/W(L2−c2)≦0.1を満たす請求項１６に記載の半導体装置の製造方法。
  18. 前記加工精度cが2μｍ以上で、かつ、前記ばらつきD=L(W+L)c/W(L2−c2)≦0.05を満たす請求項１７に記載の半導体装置の製造方法。
  19. 前記半導体層の移動度が0.5cm2/Vs以上である請求項１４から１８のいずれか１つに記載の半導体装置の製造方法。
  20. 前記半導体層の移動度が10cm2/Vs以上である請求項１４から１８のいずれか１つに記載の半導体装置の製造方法。
  21. 前記基板上にゲート絶縁膜が形成され、該ゲート絶縁膜の静電容量が10nF／cm2以下である請求項１４から２０のいずれか１つに記載の半導体装置の製造方法。
  22. 前記半導体層が無機酸化物を含む請求項１４から２１のいずれ１つに記載の半導体装置の製造方法。
  23. 前記無機酸化物がインジウム、亜鉛、ガリウム、スズ、アルミニウムのいずれかを含む請求項２２に記載の半導体装置の製造方法。
  24. 前記チャネル領域に対して光入射側に、波長域が400nm以下の光の少なくとも一部を吸収する光吸収層を備えている請求項１４から２３のいずれか１つに記載の半導体装置の製造方法。
  25. 前記光吸収層が、前記基板又は偏光板の少なくとも一方を兼ねる請求項２４に記載の半導体装置の製造方法。
JP2008098346A 2008-04-04 2008-04-04 半導体装置，半導体装置の製造方法及び表示装置 Active JP5376826B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008098346A JP5376826B2 (ja) 2008-04-04 2008-04-04 半導体装置，半導体装置の製造方法及び表示装置
US12/418,671 US7851803B2 (en) 2008-04-04 2009-04-06 Semiconductor device, manufacturing method of semiconductor device, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008098346A JP5376826B2 (ja) 2008-04-04 2008-04-04 半導体装置，半導体装置の製造方法及び表示装置

Publications (2)

Publication Number Publication Date
JP2009252962A true JP2009252962A (ja) 2009-10-29
JP5376826B2 JP5376826B2 (ja) 2013-12-25

Family

ID=41132430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008098346A Active JP5376826B2 (ja) 2008-04-04 2008-04-04 半導体装置，半導体装置の製造方法及び表示装置

Country Status (2)

Country Link
US (1) US7851803B2 (ja)
JP (1) JP5376826B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013525913A (ja) * 2010-04-28 2013-06-20 ドンジン セミケム カンパニー リミテッド タッチパネルおよびその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5977523B2 (ja) * 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
CN105244404B (zh) * 2015-10-19 2018-02-06 昆山龙腾光电有限公司 集成光电传感器
US10566401B2 (en) * 2017-06-28 2020-02-18 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor array substrate and preparing method therefor, and OLED display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288836A (ja) * 2003-03-20 2004-10-14 Toshiba Corp 有機薄膜トランジスタおよびその製造方法
JP2006165528A (ja) * 2004-11-10 2006-06-22 Canon Inc 画像表示装置
JP2006286773A (ja) * 2005-03-31 2006-10-19 Toppan Printing Co Ltd 薄膜トランジスタ装置およびその製造方法並びに薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ
JP2007335560A (ja) * 2006-06-14 2007-12-27 Konica Minolta Holdings Inc 有機薄膜トランジスタ、表示装置、有機薄膜トランジスタの製造方法
JP2008065225A (ja) * 2006-09-11 2008-03-21 Toppan Printing Co Ltd 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU7091400A (en) 1999-08-31 2001-03-26 E-Ink Corporation Transistor for an electronically driven display
JP2001318627A (ja) * 2000-02-29 2001-11-16 Semiconductor Energy Lab Co Ltd 発光装置
US8040469B2 (en) * 2004-09-10 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same and apparatus for manufacturing the same
WO2007013537A1 (en) * 2005-07-27 2007-02-01 Semiconductor Energy Laboratory Co., Ltd. Anthracene derivative, material for light emitting element, light emitting element, light emitting device, and electronic appliance
KR100729043B1 (ko) * 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP2007088001A (ja) 2005-09-20 2007-04-05 Ricoh Co Ltd 薄膜トランジスタ及びそれを用いた画像表示装置並びに薄膜トランジスタの製造方法
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288836A (ja) * 2003-03-20 2004-10-14 Toshiba Corp 有機薄膜トランジスタおよびその製造方法
JP2006165528A (ja) * 2004-11-10 2006-06-22 Canon Inc 画像表示装置
JP2006286773A (ja) * 2005-03-31 2006-10-19 Toppan Printing Co Ltd 薄膜トランジスタ装置およびその製造方法並びに薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ
JP2007335560A (ja) * 2006-06-14 2007-12-27 Konica Minolta Holdings Inc 有機薄膜トランジスタ、表示装置、有機薄膜トランジスタの製造方法
JP2008065225A (ja) * 2006-09-11 2008-03-21 Toppan Printing Co Ltd 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013525913A (ja) * 2010-04-28 2013-06-20 ドンジン セミケム カンパニー リミテッド タッチパネルおよびその製造方法

Also Published As

Publication number Publication date
US7851803B2 (en) 2010-12-14
US20090250694A1 (en) 2009-10-08
JP5376826B2 (ja) 2013-12-25

Similar Documents

Publication Publication Date Title
US10317763B2 (en) Display device
JP2014225680A (ja) 半導体装置，半導体装置の製造方法，表示装置及び表示装置の製造方法
KR101113394B1 (ko) 액정표시장치의 어레이 기판
JP5060738B2 (ja) 画像表示装置
WO2017054271A1 (zh) 低温多晶硅tft基板
JP7085352B2 (ja) 表示装置
WO2017065199A1 (ja) 半導体装置およびその製造方法
JP2023029646A (ja) 表示装置
JP4141309B2 (ja) 半導体装置およびその製造方法
WO2011043300A1 (ja) 半導体装置およびその製造方法
US10361229B2 (en) Display device
WO2019146264A1 (ja) 表示装置及びその製造方法
US20130256668A1 (en) Array substrate and method of fabricating the same
JP2011049529A (ja) トランジスタ回路
JP2010135384A (ja) 薄膜トランジスタアレイ基板、その製造方法及び液晶表示装置
JP2009211009A (ja) 液晶表示装置
TWI519879B (zh) 顯示面板及包含該顯示面板的顯示裝置
WO2013021607A1 (ja) 液晶表示装置、および液晶表示装置の製造方法
TWI651574B (zh) 顯示面板及其製造方法
JP5376826B2 (ja) 半導体装置，半導体装置の製造方法及び表示装置
WO2014042058A1 (ja) 回路基板、その製造方法及び表示装置
JP2019186301A (ja) 表示装置及びその製造方法
US9577113B2 (en) Semiconductor device and method for manufacturing same
KR102132412B1 (ko) 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법
US9035364B2 (en) Active device and fabricating method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110208

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111216

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120914

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20121004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130924

R150 Certificate of patent or registration of utility model

Ref document number: 5376826

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250