JP2015185585A - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP2015185585A JP2015185585A JP2014058610A JP2014058610A JP2015185585A JP 2015185585 A JP2015185585 A JP 2015185585A JP 2014058610 A JP2014058610 A JP 2014058610A JP 2014058610 A JP2014058610 A JP 2014058610A JP 2015185585 A JP2015185585 A JP 2015185585A
- Authority
- JP
- Japan
- Prior art keywords
- film transistor
- organic semiconductor
- thin film
- layer
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】薄膜トランジスタは、絶縁基板と、絶縁基板上に少なくともゲート電極と、ゲート絶縁層と、ソース電極と、ドレイン電極と、有機半導体を含むチャネル層とを含み、ソース電極表面及びドレイン電極表面とチャネル層との間に、有機半導体を含む接触層を有する。
【選択図】図1
Description
絶縁基板上にポリビニルピロリドン等の有機物膜や、SiO2等の無機膜からなるガスバリア層や密着層等を設けてもよい。
図1に示すような断面を有する、実施例に係る薄膜トランジスタを作製した。
絶縁基板10となるポリエチレンナフタレート(PEN)フィルム上に、Alをスパッタリングにて成膜し、フォトリソグラフィー法を用いてゲート電極11を作製した。次に、ゲート絶縁層12となるポリビニルフェノールを、ゲート電極11を含む絶縁基板10上にスピンコート法により成膜し、180℃で1時間で焼成し、ゲート絶縁層12を得た。続いて、ゲート絶縁層12上にソース電極13及びドレイン電極14として、Auを蒸着後、フォトリソグラフィー法を用いてパターンを形成し、ソース電極13及びドレイン電極14を得た。次に、6,13−ビス(トリイソプロピルシリルエチニル)ペンタセンをキシレンを含む溶媒に溶解させた塗布液をディスペンサ法を用いてソース電極13及びドレイン電極14上に塗布し、100℃で60分乾燥させ、接触層15を得た。最後に6,13−ビス(トリイソプロピルシリルエチニル)ペンタセンをトルエンとジメチルテトラリンを含む溶媒に溶解させた塗布液を転写基板上で結晶化させ、凸版印刷法を用いてソース電極13及びドレイン電極14上の一部を覆うようにしてソース電極13及びドレイン電極14間に印刷し、100℃で60分乾燥させて、チャネル層16を形成した。作製した薄膜トランジスタのチャネル長は10μm、チャネル幅は200μmである。
図3に示すような断面を有する、比較例に係る薄膜トランジスタ3を作製した。
絶縁基板10となるポリエチレンナフタレート(PEN)フィルム上に、Alをスパッタリングにて成膜し、フォトリソグラフィー法を用いてゲート電極11を作製した。次に、ゲート絶縁層12となるポリビニルフェノールを、ゲート電極11を含む絶縁基板10上にスピンコート法により成膜し、180℃で1時間で焼成し、ゲート絶縁層12を得た。続いて、ゲート絶縁層12上にソース電極13及びドレイン電極14として、Auを蒸着後、フォトリソグラフィー法を用いてパターンを形成し、ソース電極13及びドレイン電極14を得た。最後に6,13−ビス(トリイソプロピルシリルエチニル)ペンタセンをトルエンとジメチルテトラリンを含む溶媒に溶解させた塗布液を転写基板上で結晶化させ、凸版印刷法を用いてソース電極13及びドレイン電極14上の一部を覆うようにしてソース電極13及びドレイン電極14間に印刷し、100℃で60分乾燥させて、チャネル層16を形成した。作製した薄膜トランジスタ3のチャネル長は10μm、チャネル幅は200μmである。
10 絶縁基板
11 ゲート電極
12 ゲート絶縁層
13 ソース電極
14 ドレイン電極
15 接触層
16 チャネル層
Claims (10)
- 絶縁基板と
前記絶縁基板上に形成された少なくともゲート電極と、ゲート絶縁層と、ソース電極と、ドレイン電極と、有機半導体を含むチャネル層とを含み、
前記ソース電極表面及び前記ドレイン電極表面と前記チャネル層との間に、有機半導体を含む接触層を有する、薄膜トランジスタ。 - 前記チャネル層は結晶性を有する、請求項1に記載の薄膜トランジスタ。
- 前記接触層は結晶性を有する、請求項1又は2に記載の薄膜トランジスタ。
- 前記チャネル層及び前記接触層が同一の有機半導体材料を含む、請求項1乃至3のいずれかに記載の薄膜トランジスタ。
- 請求項1乃至4のいずれかに記載の薄膜トランジスタの製造方法であって、
有機半導体材料を含有する塗布液を塗布して前記チャネル層を形成する工程を含む、薄膜トランジスタの製造方法。 - 請求項1乃至4のいずれかに記載の薄膜トランジスタの製造方法であって、
有機半導体材料を含有する塗布液を用いて前記接触層を形成する工程を含む、薄膜トランジスタの製造方法。 - 前記接触層を形成する工程において、前記塗布液の前記ゲート絶縁層表面に対する接触角が、前記ソース電極及び前記ドレイン電極の前記ゲート絶縁層表面に対する接触角よりも大きくなるように前記塗布液を塗布する、請求項6に記載の薄膜トランジスタの製造方法。
- 前記接触層を形成する工程において、前記塗布液の前記絶縁基板表面に対する接触角が、前記ソース電極及び前記ドレイン電極の前記絶縁基板表面に対する接触角よりも大きくなるように前記塗布液を塗布する、請求項6に記載の薄膜トランジスタの製造方法。
- 前記接触層を形成する工程は、前記塗布液の塗布後に、前記塗布液から溶媒成分を除去して、接触層となる有機半導体膜を形成する工程を含む、請求項6乃至8のいずれかに記載の薄膜トランジスタの製造方法。
- 前記チャネル層を形成する工程は、
転写用基板上に前記塗布液を塗布する工程と、
前記転写用基板上で前記塗布液が含有する有機半導体材料を結晶化させて有機半導体膜を形成する工程と、
少なくとも前記ソース電極、前記ドレイン電極及び前記接触層が形成された前記絶縁基板上に、前記有機半導体膜を転写してチャネル層を形成する工程とを含む、請求項5に記載の薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014058610A JP6330408B2 (ja) | 2014-03-20 | 2014-03-20 | 薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014058610A JP6330408B2 (ja) | 2014-03-20 | 2014-03-20 | 薄膜トランジスタ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015185585A true JP2015185585A (ja) | 2015-10-22 |
JP6330408B2 JP6330408B2 (ja) | 2018-05-30 |
Family
ID=54351838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014058610A Active JP6330408B2 (ja) | 2014-03-20 | 2014-03-20 | 薄膜トランジスタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6330408B2 (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004288836A (ja) * | 2003-03-20 | 2004-10-14 | Toshiba Corp | 有機薄膜トランジスタおよびその製造方法 |
JP2006049578A (ja) * | 2004-08-04 | 2006-02-16 | National Institute Of Advanced Industrial & Technology | 有機半導体装置 |
JP2006135109A (ja) * | 2004-11-05 | 2006-05-25 | Seiko Epson Corp | 電子デバイス、電子デバイスの製造方法および電子機器 |
JP2007184437A (ja) * | 2006-01-10 | 2007-07-19 | Sony Corp | 半導体装置の製造方法 |
JP2007266298A (ja) * | 2006-03-28 | 2007-10-11 | Sanyo Electric Co Ltd | 有機トランジスタ及び有機トランジスタの製造方法 |
JP2008130920A (ja) * | 2006-11-22 | 2008-06-05 | Sony Corp | 電極被覆材料、電極構造体、及び、半導体装置 |
JP2011035411A (ja) * | 2010-10-06 | 2011-02-17 | Sony Corp | 電界効果型トランジスタ |
JP2011249715A (ja) * | 2010-05-31 | 2011-12-08 | Panasonic Corp | 有機fet |
JP2012004583A (ja) * | 2011-08-08 | 2012-01-05 | Sony Corp | 半導体装置、光学装置及びセンサ装置 |
-
2014
- 2014-03-20 JP JP2014058610A patent/JP6330408B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004288836A (ja) * | 2003-03-20 | 2004-10-14 | Toshiba Corp | 有機薄膜トランジスタおよびその製造方法 |
JP2006049578A (ja) * | 2004-08-04 | 2006-02-16 | National Institute Of Advanced Industrial & Technology | 有機半導体装置 |
JP2006135109A (ja) * | 2004-11-05 | 2006-05-25 | Seiko Epson Corp | 電子デバイス、電子デバイスの製造方法および電子機器 |
JP2007184437A (ja) * | 2006-01-10 | 2007-07-19 | Sony Corp | 半導体装置の製造方法 |
JP2007266298A (ja) * | 2006-03-28 | 2007-10-11 | Sanyo Electric Co Ltd | 有機トランジスタ及び有機トランジスタの製造方法 |
JP2008130920A (ja) * | 2006-11-22 | 2008-06-05 | Sony Corp | 電極被覆材料、電極構造体、及び、半導体装置 |
JP2011249715A (ja) * | 2010-05-31 | 2011-12-08 | Panasonic Corp | 有機fet |
JP2011035411A (ja) * | 2010-10-06 | 2011-02-17 | Sony Corp | 電界効果型トランジスタ |
JP2012004583A (ja) * | 2011-08-08 | 2012-01-05 | Sony Corp | 半導体装置、光学装置及びセンサ装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6330408B2 (ja) | 2018-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8963141B2 (en) | Thin-film transistor, fabrication method thereof, and image display device | |
JP2007311377A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタならびに表示装置 | |
JP2008258608A (ja) | 両極性トランジスタ設計 | |
TWI677104B (zh) | 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置 | |
WO2016067590A1 (ja) | 薄膜トランジスタおよびその製造方法 | |
JP2009239033A (ja) | 有機薄膜トランジスタまたは/および有機薄膜トランジスタアレイの製造方法と有機薄膜トランジスタ、有機薄膜トランジスタアレイ | |
US9391168B2 (en) | Manufacturing method of a thin film transistor utilizing a pressing mold and active-matrix display devices made therefrom | |
JP6330408B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
KR102277814B1 (ko) | 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자 | |
JP2018041759A (ja) | 薄膜トランジスタおよび画像表示装置 | |
WO2014049970A1 (ja) | 薄膜トランジスタアレイおよび画像表示装置 | |
JP7163772B2 (ja) | 有機薄膜トランジスタとその製造方法および画像表示装置 | |
JP6369098B2 (ja) | 薄膜トランジスタの製造方法 | |
JP6303358B2 (ja) | 薄膜トランジスタ | |
JP2016163029A (ja) | 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置 | |
JP2021027270A (ja) | センサ装置およびセンサ装置の製造方法 | |
JP6123413B2 (ja) | 薄膜トランジスタアレイおよび画像表示装置 | |
WO2017208923A1 (ja) | 有機薄膜トランジスタおよび画像表示装置 | |
JP6209920B2 (ja) | 薄膜トランジスタアレイおよび画像表示装置 | |
JP6064356B2 (ja) | 薄膜トランジスタアレイおよび画像表示装置 | |
JP6394605B2 (ja) | 薄膜トランジスタアレイ、及び画像表示装置 | |
JP2015185789A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP6446850B2 (ja) | 薄膜トランジスタ | |
JP6492523B2 (ja) | 有機半導体薄膜トランジスタ素子 | |
JP2017195315A (ja) | 薄膜トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180327 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180409 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6330408 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |