JP2015185585A - 薄膜トランジスタ及びその製造方法 - Google Patents

薄膜トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP2015185585A
JP2015185585A JP2014058610A JP2014058610A JP2015185585A JP 2015185585 A JP2015185585 A JP 2015185585A JP 2014058610 A JP2014058610 A JP 2014058610A JP 2014058610 A JP2014058610 A JP 2014058610A JP 2015185585 A JP2015185585 A JP 2015185585A
Authority
JP
Japan
Prior art keywords
film transistor
organic semiconductor
thin film
layer
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014058610A
Other languages
English (en)
Other versions
JP6330408B2 (ja
Inventor
ちひろ 今村
Chihiro Imamura
ちひろ 今村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2014058610A priority Critical patent/JP6330408B2/ja
Publication of JP2015185585A publication Critical patent/JP2015185585A/ja
Application granted granted Critical
Publication of JP6330408B2 publication Critical patent/JP6330408B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】高いオン電流を得られる薄膜トランジスタ及びその製造方法を提供する。
【解決手段】薄膜トランジスタは、絶縁基板と、絶縁基板上に少なくともゲート電極と、ゲート絶縁層と、ソース電極と、ドレイン電極と、有機半導体を含むチャネル層とを含み、ソース電極表面及びドレイン電極表面とチャネル層との間に、有機半導体を含む接触層を有する。
【選択図】図1

Description

本発明は、薄膜トランジスタ及びその製造方法に関する。
現在、一般的な平面薄型画像表示装置は非晶質シリコンや多結晶シリコンを半導体層に用いた薄膜トランジスタのアクティブマトリックスにより駆動されている。
一方、平面薄型画像表示装置のさらなる薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の替わりに樹脂基板を用いる試みが近年なされている。
しかし、上述のシリコンを用いる薄膜トランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。
そこで、低温形成が可能な有機半導体を用いた薄膜トランジスタの開発が活発に行われている。
また、有機半導体は印刷法によってパターニングが可能であるという長所を有する。さらに、有機半導体を用いた薄膜トランジスタは半導体層だけでなく、電極やゲート絶縁層も印刷法によって形成可能な材料を選択することにより、薄膜トランジスタを構成する層を全て印刷により形成することも可能である。
印刷法を用いることにより、真空成膜・フォトリソグラフィーにより製造されるシリコン系薄膜とトランジスタと比較して製造コストの大幅な削減が期待される。
例えば、ボトムゲート・ボトムコンタクト型TFTの場合、有機半導体膜は、ゲート絶縁層及びソース・ドレイン電極上へ形成される。有機半導体膜の形成方法としては、例えばゲート絶縁層及びソース・ドレイン電極上へ有機半導体材料を含有する塗布液を塗工し、その後溶媒を除去して形成する方法や、転写用基板上に有機半導体材料を含有する塗布液を塗布し、転写用基板上で有機半導体材料を結晶化させ、ゲート絶縁層及びソース・ドレイン電極上に、有機半導体膜を転写させて形成する方法等がある(特許文献1、2)。
しかし、有機半導体膜を形成する際に、ゲート絶縁層とソース・ドレイン電極の表面エネルギーが異なるため、有機半導体膜はゲート絶縁層上またはソース・ドレイン電極上のどちらか一方に形成されやすく、どちらか一方には形成されにくいという問題がある。有機半導体膜がゲート絶縁層上に十分に形成されない場合、チャネル内に有機半導体膜が存在しない部分が発生するため、薄膜トランジスタのオン電流が減少し、デバイスを動作させる上で所望の特性が得られないこととなる。またソース・ドレイン電極上に有機半導体膜が十分に形成されない場合においても、有機半導体膜とソース・ドレイン電極との接触面積が小さく、接触抵抗が高くなるため、薄膜トランジスタのオン電流が減少し、デバイスを動作させる上で所望の特性が得られないこととなる。
特許第3803342号公報 特許第4831406号公報
本発明は、高いオン電流を得ることのできる薄膜トランジスタ及びその製造方法を提供することを目的とする。
上記課題を解決するための本発明の一局面は、絶縁基板と、絶縁基板上に形成された少なくともゲート電極と、ゲート絶縁層と、ソース電極と、ドレイン電極と、有機半導体を含むチャネル層とを含み、ソース電極表面及びドレイン電極表面とチャネル層との間に、有機半導体を含む接触層を有する、薄膜トランジスタである。
また、チャネル層または接触層が結晶性を有する材料を含んでもよい。
また、チャネル層及び接触層が同一の有機半導体材料を含んでもよい。
また、本発明の他の局面は、有機半導体材料を含む塗布液を用いてチャネル層及び/又は接触層を形成する工程を含む、薄膜トランジスタの製造方法である。
また、接触層を形成する工程において、塗布液のゲート絶縁層表面に対する接触角を、ソース電極及びドレイン電極のゲート絶縁層表面に対する接触角よりも大きくなるように塗布液を塗布してもよい。
また、接触層を形成する工程において、塗布液の絶縁基板表面に対する接触角を、ソース電極及びドレイン電極の絶縁基板表面に対する接触角よりも大きくなるように塗布液を塗布してもよい。
また、接触層を形成する工程において、塗布液の塗布後に、塗布液から溶媒成分を除去して、接触層となる有機半導体膜を形成する工程を含んでも良い。
また、チャネル層を形成する工程において、転写用基板上に塗布液を塗布する工程と、転写用基板上で塗布液が含有する有機半導体材料を結晶化させて有機半導体膜を形成する工程と、少なくともソース電極、ドレイン電極及び接触層が形成された絶縁基板上に、有機半導体膜を転写してチャネル層を形成する工程を含んでもよい。
ソース電極及びドレイン電極表面とチャネル層の間に、有機半導体材料を含む接触層を有することで、チャネル層とソース・ドレイン電極間のコンタクト抵抗が低く、高いオン電流が得られる。
チャネル層及び接触層が結晶性を有することで、より高いオン電流を得ることが可能となる。
チャネル層及び接触層が同一の有機半導体材料を含むことで、半導体膜中のキャリアの移動がスムーズに行われ、より高いオン電流を得ることが可能となる。
チャネル層及び接触層を、有機半導体材料を含む塗布液から形成することで、印刷法を用いて製造することが可能となり、低コストな薄膜トランジスタを実現することができる。
ボトムゲート−ボトムコンタクト型薄膜トランジスタの場合、接触層となる有機半導体膜を形成する際に、有機半導体材料を含有する塗布液のゲート絶縁層表面に対する接触角を、ソース電極及びドレイン電極表面に対する接触角よりも大きくすることで、塗布液がソース電極及びドレイン電極を十分に濡らし、溶媒が乾燥する際に、ソース電極及びドレイン電極表面に十分に接触層を形成することができる。
トップゲート−ボトムコンタクト型薄膜トランジスタの場合、接触層となる有機半導体膜を形成する際に、有機半導体材料を含有する塗布液の絶縁基板表面に対する接触角を、ソース電極及びドレイン電極表面に対する接触角よりも大きくすることで、塗布液がソース電極及びドレイン電極を十分に濡らし、溶媒が乾燥する際に、ソース電極及びドレイン電極表面に十分に接触層を形成することができる。
ソース電極及びドレイン電極上に、前述の有機半導体材料を含有する塗布液が塗出される工程と、該塗布液から溶媒成分を除去する工程とにより、ソース電極及びドレイン電極上に接触層となる有機半導体膜を容易に形成することができる。
転写用基板上に前述の有機半導体材料を含有する塗布液を塗布する工程と、転写用基板上で有機半導体材料を結晶化させる工程と、ソース電極及びドレイン電極及び接触層が形成された絶縁基板上に、有機半導体膜を転写させる工程とにより、接触層を溶解させずに、ゲート絶縁層表面または絶縁基板上に結晶性の有機半導体膜を形成することができる。
本発明の第1の実施形態および実施例に係る薄膜トランジスタの断面構造を表す概略図である。 本発明の第2の実施形態に係る薄膜トランジスタの断面構造を表す概略図である。 本発明の比較例に係る薄膜トランジスタの断面構造を表す概略図である。
以下、本発明の実施の形態を、図面を参照しつつ説明する。実施の形態において、同一構成要素には同一符号を付け、実施の形態の間において重複する説明は省略する。
図1に本発明の薄膜トランジスタの第1の実施形態である、薄膜トランジスタ1を示す。絶縁基板10上にゲート電極11、ゲート絶縁層12、ソース電極13およびドレイン電極14、接触層15、チャネル層(半導体層)16を備えたボトムゲート−ボトムコンタクト構造の薄膜トランジスタである。
図2に本発明の薄膜トランジスタの第2の実施形態である、薄膜トランジスタ2を示す。絶縁基板10上にゲート電極11、ゲート絶縁層12、ソース電極13およびドレイン電極14、接触層15、チャネル層16を備えたトップゲート−ボトムコンタクト構造の薄膜トランジスタである。
本発明の絶縁基板10としてガラス基板または樹脂基板を用いることができる。樹脂基板の場合、例えば、ポリイミド、ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン(PES)、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート(PEN)、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン-テトラフルオロエチレン共重合樹脂、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、フッ素系樹脂、環状ポリオレフィン系樹脂等を使用することができる。これらの基板は単独で使用することもでき、2種以上を積層した複合基板を使用することもできる。
絶縁基板上にポリビニルピロリドン等の有機物膜や、SiO等の無機膜からなるガスバリア層や密着層等を設けてもよい。
本発明のゲート電極11には、Ag、Cu、Auなどの低抵抗金属材料をインキ状、ペースト状にしたものをスクリーン印刷、転写印刷、凸版印刷、インクジェット法等で塗布し、焼成することにより形成することができる。PEDOT(ポリエチレンジオキシチフェン)等の導電性有機材料を用いることもできる。また、Mo、Al、Cuなどの低抵抗金属材料を真空成膜し、フォトリソグラフィーを用いてパターニングすることにより形成することもできるが、これらに限定されるものではない。
本発明のゲート絶縁層12としては、例えば、ポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、パリレン、フッ素樹脂、エポキシ樹脂などの高分子溶液、アルミナやシリカゲル等の粒子を分散させた溶液、または酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、酸化ジルコニウム、酸化チタン等の無機材料の前駆体溶液を、スピンコート法やスリットダイコート法等を用いて塗布し、焼成することにより形成することができる。また、上記無機材料を真空成膜法を用いて形成し、フォトリソグラフィー法でパターニングすることにより形成することもできるが、これらに限定されるものではない。
本発明のソース電極13及びドレイン電極14には、Ag、Cu、Auなどの低抵抗金属材料をインキ状、ペースト状にしたものをスクリーン印刷、転写印刷、凸版印刷、インクジェット法等で塗布し、焼成することにより形成することができる。PEDOT(ポリエチレンジオキシチフェン)等の導電性有機材料を用いることもできる。また、Mo、Al、Cuなどの低抵抗金属材料を真空成膜し、フォトリソグラフィーを用いてパターニングすることにより形成することもできるが、これらに限定されるものではない。
本発明の接触層15は、有機半導体材料を含有する塗布液を用いて形成される。具体例としては、有機半導体材料を含有する塗布液を、スクリーン印刷、凸版印刷等の印刷法、またはインクジェット法、ディスペンサ法等を用いてソース電極及びドレイン電極上に塗布し、その後、塗布液から溶媒成分を除去する方法がある。印刷法を用いて製造することにより、低コストな薄膜トランジスタを実現することができる。また、塗布後に塗布液から溶媒成分を除去する方法により、ソース電極及びドレイン電極上に接触層となる有機半導体膜を容易に形成することができる。接触層15の形成方法は、これに限定されるものではない。接触層15の材料は、より高いオン電流を得ることが可能となるため、結晶性の有機半導体材料である方が好ましいが、非結晶性であっても構わない。ペンタセン、テトラセン、銅フタロシアニン、およびそれらの誘導体のような低分子有機半導体材料や、ポリチオフェン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料を用いることができる。また、溶媒に適当な分散剤や安定剤等の添加剤を加えてもよい。
接触層15は、図1及び図2に示すように、ソース電極13表面及びドレイン電極14表面とチャネル層16の間に形成される。これにより、チャネル層とソース・ドレイン電極間のコンタクト抵抗が低く、高いオン電流が得られる
図1に示すボトムゲート−ボトムコンタクト型の薄膜トランジスタ1の場合、接触層15となる有機半導体膜を形成する際に、有機半導体材料を含有する塗布液のゲート絶縁層12表面に対する接触角を、ソース電極13及びドレイン電極14表面のゲート絶縁層12に対する接触角よりも大きくすることが好ましい。塗布液がソース電極13及びドレイン電極14を十分に濡らし、溶媒が乾燥する際に、ソース電極13及びドレイン電極14表面に十分に接触層を形成することができるためである。
また、図2に示すトップゲート−ボトムコンタクト型の薄膜トランジスタ2の場合、接触層15となる有機半導体膜を形成する際に、絶縁基板10の表面に対する有機半導体材料を含有する塗布液の接触角を、ソース電極13及びドレイン電極14の絶縁基板10の表面に対する接触角よりも大きくすることが好ましい。塗布液がソース電極13及びドレイン電極14を十分に濡らし、溶媒が乾燥する際に、ソース電極13及びドレイン電極14表面に十分に接触層を形成することができるためである。
本発明のチャネル層16は、より高いオン電流を得ることが可能となるため、転写用基板上に結晶性を有する有機半導体材料を含有する塗布液を塗布し、転写用基板上で有機半導体材料を結晶化させ有機半導体膜を形成し、ソース電極13、ドレイン電極14及び接触層15が形成された絶縁基板10上に、有機半導体膜を転写させて形成される。このような工程により、接触層15を溶解させずに、ゲート絶縁層表面または絶縁基板上に結晶性の有機半導体膜を形成することができる。有機半導体膜の転写には、例えば凸版印刷法、反転印刷法、マイクロコンタクトプリンタ法等を用いることができる。チャネル層16の材料としてはペンタセン、テトラセン、銅フタロシアニン、およびそれらの誘導体のような低分子有機半導体材料が挙げられるがこれに限定されるものではない。塗布液には適当な分散剤や安定剤等の添加剤を加えてもよい。また、半導体膜中のキャリアの移動がスムーズに行われ、より高いオン電流を得ることが可能となるため、接触層15とチャネル層16は、同一の有機半導体材料を含んでも良い。
以下、本発明に係る薄膜トランジスタの具体的な実施例について説明する。なお、本発明は各実施例に限るものではない。
(実施例)
図1に示すような断面を有する、実施例に係る薄膜トランジスタを作製した。
絶縁基板10となるポリエチレンナフタレート(PEN)フィルム上に、Alをスパッタリングにて成膜し、フォトリソグラフィー法を用いてゲート電極11を作製した。次に、ゲート絶縁層12となるポリビニルフェノールを、ゲート電極11を含む絶縁基板10上にスピンコート法により成膜し、180℃で1時間で焼成し、ゲート絶縁層12を得た。続いて、ゲート絶縁層12上にソース電極13及びドレイン電極14として、Auを蒸着後、フォトリソグラフィー法を用いてパターンを形成し、ソース電極13及びドレイン電極14を得た。次に、6,13−ビス(トリイソプロピルシリルエチニル)ペンタセンをキシレンを含む溶媒に溶解させた塗布液をディスペンサ法を用いてソース電極13及びドレイン電極14上に塗布し、100℃で60分乾燥させ、接触層15を得た。最後に6,13−ビス(トリイソプロピルシリルエチニル)ペンタセンをトルエンとジメチルテトラリンを含む溶媒に溶解させた塗布液を転写基板上で結晶化させ、凸版印刷法を用いてソース電極13及びドレイン電極14上の一部を覆うようにしてソース電極13及びドレイン電極14間に印刷し、100℃で60分乾燥させて、チャネル層16を形成した。作製した薄膜トランジスタのチャネル長は10μm、チャネル幅は200μmである。
以上のようにして作製した実施例に係る薄膜トランジスタの素子特性はオフ電流1.1×10−12A、オン電流5.6×10−6Aであり、高いオン電流を有する薄膜トランジスタが得られた。
(比較例)
図3に示すような断面を有する、比較例に係る薄膜トランジスタ3を作製した。
絶縁基板10となるポリエチレンナフタレート(PEN)フィルム上に、Alをスパッタリングにて成膜し、フォトリソグラフィー法を用いてゲート電極11を作製した。次に、ゲート絶縁層12となるポリビニルフェノールを、ゲート電極11を含む絶縁基板10上にスピンコート法により成膜し、180℃で1時間で焼成し、ゲート絶縁層12を得た。続いて、ゲート絶縁層12上にソース電極13及びドレイン電極14として、Auを蒸着後、フォトリソグラフィー法を用いてパターンを形成し、ソース電極13及びドレイン電極14を得た。最後に6,13−ビス(トリイソプロピルシリルエチニル)ペンタセンをトルエンとジメチルテトラリンを含む溶媒に溶解させた塗布液を転写基板上で結晶化させ、凸版印刷法を用いてソース電極13及びドレイン電極14上の一部を覆うようにしてソース電極13及びドレイン電極14間に印刷し、100℃で60分乾燥させて、チャネル層16を形成した。作製した薄膜トランジスタ3のチャネル長は10μm、チャネル幅は200μmである。
以上のようにして作製した薄膜トランジスタ3の素子特性はオフ電流1.0×10−12A、オン電流1.1×10−6Aであり、実施例と比較すると、オン電流が低い薄膜トランジスタが得られた。
以上の結果から、本発明により、高いオン電流の薄膜トランジスタを得ることができることが確認できた。
このような薄膜トランジスタは、フレキシブル電子ペーパー、圧力センサ等のスイッチング素子として利用できる。
1、2、3 薄膜トランジスタ
10 絶縁基板
11 ゲート電極
12 ゲート絶縁層
13 ソース電極
14 ドレイン電極
15 接触層
16 チャネル層

Claims (10)

  1. 絶縁基板と
    前記絶縁基板上に形成された少なくともゲート電極と、ゲート絶縁層と、ソース電極と、ドレイン電極と、有機半導体を含むチャネル層とを含み、
    前記ソース電極表面及び前記ドレイン電極表面と前記チャネル層との間に、有機半導体を含む接触層を有する、薄膜トランジスタ。
  2. 前記チャネル層は結晶性を有する、請求項1に記載の薄膜トランジスタ。
  3. 前記接触層は結晶性を有する、請求項1又は2に記載の薄膜トランジスタ。
  4. 前記チャネル層及び前記接触層が同一の有機半導体材料を含む、請求項1乃至3のいずれかに記載の薄膜トランジスタ。
  5. 請求項1乃至4のいずれかに記載の薄膜トランジスタの製造方法であって、
    有機半導体材料を含有する塗布液を塗布して前記チャネル層を形成する工程を含む、薄膜トランジスタの製造方法。
  6. 請求項1乃至4のいずれかに記載の薄膜トランジスタの製造方法であって、
    有機半導体材料を含有する塗布液を用いて前記接触層を形成する工程を含む、薄膜トランジスタの製造方法。
  7. 前記接触層を形成する工程において、前記塗布液の前記ゲート絶縁層表面に対する接触角が、前記ソース電極及び前記ドレイン電極の前記ゲート絶縁層表面に対する接触角よりも大きくなるように前記塗布液を塗布する、請求項6に記載の薄膜トランジスタの製造方法。
  8. 前記接触層を形成する工程において、前記塗布液の前記絶縁基板表面に対する接触角が、前記ソース電極及び前記ドレイン電極の前記絶縁基板表面に対する接触角よりも大きくなるように前記塗布液を塗布する、請求項6に記載の薄膜トランジスタの製造方法。
  9. 前記接触層を形成する工程は、前記塗布液の塗布後に、前記塗布液から溶媒成分を除去して、接触層となる有機半導体膜を形成する工程を含む、請求項6乃至8のいずれかに記載の薄膜トランジスタの製造方法。
  10. 前記チャネル層を形成する工程は、
    転写用基板上に前記塗布液を塗布する工程と、
    前記転写用基板上で前記塗布液が含有する有機半導体材料を結晶化させて有機半導体膜を形成する工程と、
    少なくとも前記ソース電極、前記ドレイン電極及び前記接触層が形成された前記絶縁基板上に、前記有機半導体膜を転写してチャネル層を形成する工程とを含む、請求項5に記載の薄膜トランジスタの製造方法。
JP2014058610A 2014-03-20 2014-03-20 薄膜トランジスタ及びその製造方法 Active JP6330408B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014058610A JP6330408B2 (ja) 2014-03-20 2014-03-20 薄膜トランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014058610A JP6330408B2 (ja) 2014-03-20 2014-03-20 薄膜トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015185585A true JP2015185585A (ja) 2015-10-22
JP6330408B2 JP6330408B2 (ja) 2018-05-30

Family

ID=54351838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014058610A Active JP6330408B2 (ja) 2014-03-20 2014-03-20 薄膜トランジスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JP6330408B2 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288836A (ja) * 2003-03-20 2004-10-14 Toshiba Corp 有機薄膜トランジスタおよびその製造方法
JP2006049578A (ja) * 2004-08-04 2006-02-16 National Institute Of Advanced Industrial & Technology 有機半導体装置
JP2006135109A (ja) * 2004-11-05 2006-05-25 Seiko Epson Corp 電子デバイス、電子デバイスの製造方法および電子機器
JP2007184437A (ja) * 2006-01-10 2007-07-19 Sony Corp 半導体装置の製造方法
JP2007266298A (ja) * 2006-03-28 2007-10-11 Sanyo Electric Co Ltd 有機トランジスタ及び有機トランジスタの製造方法
JP2008130920A (ja) * 2006-11-22 2008-06-05 Sony Corp 電極被覆材料、電極構造体、及び、半導体装置
JP2011035411A (ja) * 2010-10-06 2011-02-17 Sony Corp 電界効果型トランジスタ
JP2011249715A (ja) * 2010-05-31 2011-12-08 Panasonic Corp 有機fet
JP2012004583A (ja) * 2011-08-08 2012-01-05 Sony Corp 半導体装置、光学装置及びセンサ装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288836A (ja) * 2003-03-20 2004-10-14 Toshiba Corp 有機薄膜トランジスタおよびその製造方法
JP2006049578A (ja) * 2004-08-04 2006-02-16 National Institute Of Advanced Industrial & Technology 有機半導体装置
JP2006135109A (ja) * 2004-11-05 2006-05-25 Seiko Epson Corp 電子デバイス、電子デバイスの製造方法および電子機器
JP2007184437A (ja) * 2006-01-10 2007-07-19 Sony Corp 半導体装置の製造方法
JP2007266298A (ja) * 2006-03-28 2007-10-11 Sanyo Electric Co Ltd 有機トランジスタ及び有機トランジスタの製造方法
JP2008130920A (ja) * 2006-11-22 2008-06-05 Sony Corp 電極被覆材料、電極構造体、及び、半導体装置
JP2011249715A (ja) * 2010-05-31 2011-12-08 Panasonic Corp 有機fet
JP2011035411A (ja) * 2010-10-06 2011-02-17 Sony Corp 電界効果型トランジスタ
JP2012004583A (ja) * 2011-08-08 2012-01-05 Sony Corp 半導体装置、光学装置及びセンサ装置

Also Published As

Publication number Publication date
JP6330408B2 (ja) 2018-05-30

Similar Documents

Publication Publication Date Title
US8963141B2 (en) Thin-film transistor, fabrication method thereof, and image display device
JP2007311377A (ja) 薄膜トランジスタの製造方法および薄膜トランジスタならびに表示装置
JP2008258608A (ja) 両極性トランジスタ設計
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
WO2016067590A1 (ja) 薄膜トランジスタおよびその製造方法
JP2009239033A (ja) 有機薄膜トランジスタまたは/および有機薄膜トランジスタアレイの製造方法と有機薄膜トランジスタ、有機薄膜トランジスタアレイ
US9391168B2 (en) Manufacturing method of a thin film transistor utilizing a pressing mold and active-matrix display devices made therefrom
JP6330408B2 (ja) 薄膜トランジスタ及びその製造方法
KR102277814B1 (ko) 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자
JP2018041759A (ja) 薄膜トランジスタおよび画像表示装置
WO2014049970A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP7163772B2 (ja) 有機薄膜トランジスタとその製造方法および画像表示装置
JP6369098B2 (ja) 薄膜トランジスタの製造方法
JP6303358B2 (ja) 薄膜トランジスタ
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
JP2021027270A (ja) センサ装置およびセンサ装置の製造方法
JP6123413B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
WO2017208923A1 (ja) 有機薄膜トランジスタおよび画像表示装置
JP6209920B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP6064356B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP6394605B2 (ja) 薄膜トランジスタアレイ、及び画像表示装置
JP2015185789A (ja) 薄膜トランジスタおよびその製造方法
JP6446850B2 (ja) 薄膜トランジスタ
JP6492523B2 (ja) 有機半導体薄膜トランジスタ素子
JP2017195315A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180409

R150 Certificate of patent or registration of utility model

Ref document number: 6330408

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250