JP2005093542A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法 Download PDF

Info

Publication number
JP2005093542A
JP2005093542A JP2003321870A JP2003321870A JP2005093542A JP 2005093542 A JP2005093542 A JP 2005093542A JP 2003321870 A JP2003321870 A JP 2003321870A JP 2003321870 A JP2003321870 A JP 2003321870A JP 2005093542 A JP2005093542 A JP 2005093542A
Authority
JP
Japan
Prior art keywords
source
semiconductor device
semiconductor layer
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003321870A
Other languages
English (en)
Other versions
JP4550389B2 (ja
Inventor
Masahiro Kawasaki
昌宏 川崎
Shuji Imazeki
周治 今関
Masahiko Ando
正彦 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2003321870A priority Critical patent/JP4550389B2/ja
Priority to US10/786,097 priority patent/US7081641B2/en
Publication of JP2005093542A publication Critical patent/JP2005093542A/ja
Application granted granted Critical
Publication of JP4550389B2 publication Critical patent/JP4550389B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/615Polycyclic condensed aromatic hydrocarbons, e.g. anthracene

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】
スイッチング素子に、ボトムコンタクト型の有機TFTを用いることにより、表示装置,IDタグ,センサー等の半導体装置の低コストで提供すること。
【解決手段】
ボトムコンタクト型有機TFTの半導体層を多結晶材料で形成し、ソース・ドレイン電極のチャネル長方向におけるテーパー幅を、ソース・ドレイン電極上に成長する半導体結晶の平均粒径よりも短くする。または、ボトムコンタクト型有機TFTのソース・ドレイン電極のチャネル側側面の形状を、基板面に対して上に凸型になるように形成する。または、ボトムコンタクト型有機TFTのソース・ドレイン電極と半導体層との間には、前記半導体層とは異なる有機化合物層1Å以上10Å以下の厚さで介在させる。
【選択図】図1

Description

本発明は、薄膜トランジスタの性能向上に関する。特に、電極/半導体界面に生じるコンタクト抵抗の低減方法に関する。
情報化の進展に伴い、紙に代わる薄くて軽い電子ペーパーや、商品1つ1つを瞬時に識別可能なIDタグ等の開発が注目されている。現行では、これらのデバイスにアモルファスシリコン(a−Si)や多結晶シリコン(p−Si)を半導体に用いた薄膜トランジスタ(TFT)をスイッチング素子として使用している。しかし、これらのシリコン系半導体を用いたTFTを作製するには、高価なプラズマ化学気相成長(CVD)装置やスパッタリング装置等が必要なために製造コストがかかるうえに、真空プロセス,フォトリソグラフィー,加工等のプロセスをいくつも経るため、スループットが低いという問題がある。
このため、プリント形成ができ、安価に製品を提供することが可能な、有機材料を半導体層に用いた有機TFTが注目されている。特開2000−307172号公報では、典型的な有機TFTの構造として、ボトムコンタクト構造が開示されている。一般的に有機半導体材料は、耐薬品性,耐熱性が無機半導体に比べて劣ることが知られているが、電極や絶縁膜は高温プロセス及びウエットエッチング、または、塗布プロセスによって形成される。このため、有機半導体と電極用の金属や絶縁膜等の別の有機材料が混在する有機
TFTでは、各層を形成するプロセス時に、有機半導体膜が劣化する懸念がある。こうした点から、絶縁基板上にゲート電極,ゲート絶縁膜,ソース・ドレイン電極を形成した後、有機半導体層を形成するボトムコンタクト構造が有機TFTに適している。
また、IEEE TRANSACTION ON ELECTRON DEVICE, VOL.48, NO.6 p.1060には、ボトムコンタクト構造の有機TFTにおいて、金のソース・ドレイン電極をチオールの自己組織化単分子膜(SAM)で修飾することにより、金の表面エネルギーを変化させると同時に、電極上に成長するペンタセンの結晶粒径を大きくし、TFTの移動度を向上させることが報告されている。
IEEE TRANSACTION ON ELECTRON DEVICE
上記のようなボトムコンタクト構造では、半導体層をペンタセン等の多結晶成長する有機材料で形成した場合、ソース・ドレイン電極上では絶縁膜上に比べて半導体結晶のサイズが1桁以上小さくなる。その結果、ソース・ドレイン電極と半導体の境界近傍のチャネル領域に多数の結晶粒界が介在し、ソース・ドレイン電極/半導体界面のコンタクト抵抗が増加するという問題がある。ここで、ゲート電極に印加される電圧の極性、及び大きさに応じて、ソース電極とドレイン電極との間にあり、ゲート電極上部のゲート絶縁層と有機半導体層の界面におけるキャリアが蓄積状態あるいは空乏状態となり、ソース電極とドレイン電極間の電流を変調する。上記厚さ約10nmの電流経路がチャネルである。
また、金上をチオールのSAMで密に修飾した場合には、金の仕事関数が0.5eV 程度低下し、金/ペンタセン界面のショットキー障壁が増加するという問題がある。更に、オクタデカンチオール等の分子長が長い分子で金電極を修飾した場合には、金とペンタセン間の距離が長くなり、電極から半導体へのキャリア注入が妨げられるという問題がある。
本発明の目的は、ボトムコンタクト構造有機TFTのソース・ドレイン電極/半導体界面のコンタクト抵抗を低減し、それをスイッチング素子に用いた高性能半導体装置の提供にある。
本発明は、前記目的を達成するために、絶縁基板上に、ゲート電極,ゲート絶縁膜,ソース・ドレイン電極,半導体層及び保護絶縁膜を順次積層したスイッチング素子を用いた半導体装置において、前記半導体層は多結晶材料で形成され、前記ソース・ドレイン電極はテーパー部を有し、チャネル長方向における前記テーパー部の長さは、前記ソース・ドレイン電極上の半導体結晶の平均粒径よりも短いことを特徴とした。
また、絶縁基板上に、ゲート電極,ゲート絶縁膜,ソース・ドレイン電極、及び半導体層を順次積層した薄膜トランジスタを用いた半導体装置において、
前記半導体層は多結晶材料で形成され、前記ソース・ドレイン電極のチャネル側側面のうち、少なくともゲート絶縁膜からの高さが3nm以下の領域に接する半導体結晶の中心がゲート絶縁膜上にあることを特徴とした。
また、絶縁基板上に、ゲート電極,ゲート絶縁膜,ソース・ドレイン電極,半導体層及び保護絶縁膜を順次積層したスイッチング素子を用いた半導体装置において、前記ソース・ドレイン電極のチャネル側側面の形状が、基板面に対して上に凸型であることを特徴とした。
また、絶縁基板上に、ゲート電極,ゲート絶縁膜,ソース・ドレイン電極,半導体層及び保護絶縁膜を順次積層したスイッチング素子を用いた半導体装置において、前記ソース・ドレイン電極は逆テーパー部を有することを特徴とした。
また、絶縁基板上に、ゲート電極,ゲート絶縁膜,ソース・ドレイン電極,半導体層及び保護絶縁膜を順次積層したスイッチング素子を用いた半導体装置において、前記ソース・ドレイン電極と前記半導体層との間には、前記半導体層とは異なる有機化合物層が介在し、その介在する有機物層の平均膜厚が1Å以上10Å以下であることを特徴とした。
また、絶縁基板上に、ゲート電極,ゲート絶縁膜,ソース・ドレイン電極,半導体層及び保護絶縁膜を順次積層した薄膜トランジスタを用いた半導体装置において、
前記ソース・ドレイン電極と前記半導体層との間に介在する有機化合物層の厚さが、前記有機化合物層を形成する分子長の2分の1以下であることを特徴とした。
本発明によって、ボトムコンタクト型有機TFTの電極/半導体界面に生じるコンタクト抵抗を低減することにより、電流量をa−Si TFT並に向上させることが可能になり、表示装置,IDタグ,センサー等の半導体装置を低コストで提供できる。
以下に図面を用いて本発明の実施の形態を詳細に説明する。
図1〜図4を用いて本発明の第1の実施例について説明する。図1に、本発明を用いたボトムコンタクト有機TFTの断面概略図を示す。絶縁基板101としてガラス基板を用い、その上に厚さ100nmのクロムをスパッタ成膜後、フォトリソグラフィー法でゲート電極102を形成した。絶縁基板101には、絶縁性の材料であれば広い範囲から選択することが可能である。具体的には、ガラス,石英,アルミナ焼結体等の無機材料や、ポリイミド膜,ポリエステル膜,ポリエチレン膜,ポリフェニルレンスルフィド膜,ポリパラキシレン膜等の絶縁プラスチック、及びこれら無機材料と絶縁プラスチックとを組み合わせたハイブリッド基板等が使用可能である。ゲート電極102には、タンタル,アルミニウム,金,銀,銅,白金,パラジウム,クロム,モリブデン,ニッケル等や、これらの金属を用いた合金、ポリアニリン、ポリピロール、ポリ−3,4−エチレンジオキシチオフェン(PEDOT)等の導電性高分子が使用可能である。インクジェットや印刷法、もしくはフォトリソグラフィー法を用いてパターン形成する。
次に、厚さ300nmのSiNをCVDで成膜し、ゲート絶縁膜103を形成した。ゲート絶縁膜103には、例えばゲート電極102にタンタルやアルミニウムを用いた場合には、ゲート電極102を陽極酸化して得られる酸化タンタル,酸化アルミニウムを用いても良いし、CVDによってSiO2 等を形成しても良い。また、ポリイミド,ポリビニルフェノール(PVP),ポリビニルアルコール(PVA),酸化ケイ素等を塗布し、
120℃〜300℃で焼成しても構わない。次に、ネガ型のレジストを3000rpm で厚さ4μmにスピンコートし、90℃,90s焼成、5〜250mJで露光,現像後、110℃,60s焼成すると逆テーパーのエッジをもったレジストパターンが形成される。次に、厚さ1nmのクロム、及び厚さ100nmの金を前記レジストパターン上に順次蒸着し、リフトオフ法によってテーパー領域のついたソース電極104、及びドレイン電極105を形成した。ソース電極104、及びドレイン電極105の材料には、有機半導体とのショットキー障壁を減らすため、仕事関数が4.5eV以上の金,銀,銅,白金,パラジウム,クロム,モリブデンやそれらの合金、もしくは、ITO,IZOやPEDOT等を用いることが望ましい。最後に、厚さ50nmのペンタセンを2×10-6の雰囲気下、1Å/sで蒸着し、半導体層106を形成した。半導体層106は可溶性のペンタセン誘導体を塗布後、焼成して形成しても良いし、多結晶構造を形成するものであれば、ペンタセン以外の有機半導体材料を用いても良い。図1に示したように、チャネル長は、ソース電極104の端からドレイン電極105の端までの距離で定義される。テーパー幅は、電極上面の基板に対して水平な面のチャネル側端部から基板に対して垂線を引き、電極下面との交点から電極下面のチャネル側端までの距離とした。図2に、ソース・ドレイン電極上及びゲート絶縁膜上の核成長したペンタセン結晶の表面形状(AFM像)を示す。本実施例の条件では、テーパー上も含めてソース・ドレイン電極上の核から成長するペンタセンの結晶粒径は約50nmである。ここで、結晶粒径は、基板に対して水平方向の結晶断面の最長径と定義した。一方、ゲート絶縁膜の核から成長するペンタセン結晶は、1μm程度のサイズで樹状になる。
図3に、前記プロセスで作成した、チャネルと平行方向のテーパー幅が異なる2種類のTFTのコンタクト抵抗のゲート電圧Vg依存性を示す。テーパー幅はネガレジストの露光エネルギーを変えて、約20nm〜約600nmにした。ネガレジストの露光エネルギーを大きくする程、ネガレジストの逆テーパー角が緩慢になるため、電極のテーパー角が急峻になり、テーパー部の長さを短くすることができる。またテーパー幅は、電極を蒸着する際の基板と蒸着源との位置によっても変化させることができる。コンタクト抵抗は、チャネル長が5μm〜400μmの素子を作成し、縦軸にソース・ドレイン間電圧Vds=−20V,ゲート電圧Vg=−20,−30,−40,−50,−60Vにおけるソース・ドレイン間電流Idsを、横軸にチャネル長Lを取り、直線上に乗ったプロットの縦軸切片から求めた。テーパー幅が短いTFTはテーパー幅が長いTFTに比べてコンタクト抵抗が低く、特に|Vg|が低い程、その傾向が顕著になる。
テーパー幅が短いTFTでは、図4(a)に示すように、ソース・ドレイン電極のチャネル側側面のうち、チャネルを形成するゲート絶縁膜からの高さが10nm以下の領域に接する半導体結晶が、ゲート絶縁膜上の核から成長する。それに対してテーパー幅が長いTFTでは、図4(b)に示すように、ソース・ドレイン電極のチャネル側側面のうち、チャネルを形成するゲート絶縁膜からの高さが10nm以下の領域に接する半導体結晶の一部が、電極上の核から成長する。このため、テーパー幅が長いTFTでは、ソース電極・ドレイン電極近傍で、キャリアをトラップする結晶粒界の数が多くなるため、テーパー幅が短いTFTに比べてソース・ドレイン電極/半導体界面のコンタクト抵抗が高くなる。チャネル長方向の前記テーパー幅を、前記ソース・ドレイン電極上の半導体結晶の平均粒径よりも短くすることにより、チャネルを形成するゲート絶縁膜からの高さが10nm以下の領域に接する半導体結晶をゲート絶縁膜上の核から成長させることができる。本実施例では、電極上に成長する結晶サイズが約50nmであることから、テーパー部幅は
50nm以下にすることが望ましい。また、ソース・ドレイン電極が理想的な厚さである50〜100nmの場合、ソース・ドレイン電極のテーパー角θは45°以上であることが望ましい。
図5,図6を用いて本発明の第2の実施例について説明する。図5に、本発明に関わる半導体装置の第2の実施例の断面概略図を示す。絶縁基板101としてガラス基板を用い、その上に厚さ100nmのクロムをスパッタ成膜後、フォトリソグラフィー法でゲート電極102を形成した。絶縁基板101には、第1の実施例と同様に、絶縁性の材料であれば広い範囲から選択することが可能である。ゲート電極102についても第1の実施例と同様に、他の金属やそれら金属を用いた合金,導電性高分子等が使用可能である。形成方法はインクジェットや印刷法、もしくはフォトリソグラフィー法等、いずれを用いてもよい。次に、厚さ300nmのSiO2 をCVDで成膜し、ゲート絶縁膜103を形成した。ゲート絶縁膜103についても第1の実施形態と同様に、例えばゲート電極102にタンタルやアルミニウムを用いた場合には、ゲート電極102を陽極酸化して得られる酸化タンタル,酸化アルミニウムを用いても良いし、CVDによってSiN等を形成しても良い。また、ポリイミド,ポリビニルフェノール(PVP),ポリビニルアルコール
(PVA),ポリメチルメタクリレート(PMMA),酸化ケイ素等を塗布し、120℃〜300℃で焼成しても構わない。次に、ゲート絶縁膜103上のうち、ゲート電極直上のチャネル領域になる部分に1mMol/lのオクタデシルチオールシラン(OTS)を塗布し、クロロホルムでリンスして、撥水性の吸着分子層501を形成した。吸着分子層501は撥水性のものであればOTSに限らない。次に、トルエンに溶かした平均粒径数10
nmの金ペーストを単分子層107の両端に塗布し、200℃,1h、ホットプレート上での基板加熱より焼結させ、ソース電極104、及びドレイン電極105を形成した。ソース・ドレイン電極はパラジウム,銀,銅,白金,タンタル,インジウム,スズ,亜鉛,アルミニウム等から選択することが可能で、1種類からなる微粒子、または2種類以上からなる合金微粒子を用いることができる。微粒子の平均粒径は数nm〜数10nmであることが望ましい。溶剤はキシレン,トルエン,エチルベンゼン,メシチレン等を用いる。最後に、厚さ50nmのペンタセンを2×10-6の雰囲気下、1Å/sで蒸着し、半導体層106を形成した。半導体層106には、ペンタセン等のアセン系材料の他、フルオレン−バイチオフェン(F8T2)等のフルオレン系材料,ヘキシルチオフェン(P3HT)等のチオフェン系材料等、全ての半導体材料を用いることができる。撥水膜端に金ペーストを塗布・焼成したことにより、図5のように電極端部を凸型のテーパーにすることができた。これにより、撥水膜なしの場合に比べてコンタクト抵抗が減少した。金属インクの表面張力と粘性、及び吸着分子層の表面エネルギーをそれぞれ調整することにより、図6のように逆テーパー形状のソース・ドレイン電極を形成することも可能であり、この場合もコンタクト抵抗を低減することができた。
図7〜図10を用いて本発明の第3の実施例について説明する。図7に、本発明に関わる半導体装置の第3の実施例の断面概略図を示す。絶縁基板101としてガラス基板を用い、その上に厚さ100nmのクロムをスパッタ成膜後、フォトリソグラフィー法でゲート電極102を形成した。絶縁基板101には、第1の実施形態と同様に、絶縁性の材料であれば広い範囲から選択することが可能である。ゲート電極102についても第1の実施形態と同様に、他の金属やそれら金属を用いた合金,導電性高分子等が使用可能である。形成方法はインクジェットや印刷法、もしくはフォトリソグラフィー法等、いずれを用いてもよい。次に、厚さ300nmのSiNをCVDで成膜し、ゲート絶縁膜103を形成した。ゲート絶縁膜103についても第1の実施形態と同様に、例えばゲート電極102にタンタルやアルミニウムを用いた場合には、ゲート電極102を陽極酸化して得られる酸化タンタル,酸化アルミニウムを用いても良いし、CVDによってSiO2 等を形成しても良い。また、ポリイミド,ポリビニルフェノール(PVP),ポリビニルアルコール(PVA),酸化ケイ素等を塗布し、120℃〜300℃で焼成しても構わない。次に、ネガ型のレジストを3000rpm で厚さ4μmにスピンコートし、90℃,90s焼成、30mJで露光,現像後、110℃,60s焼成すると逆テーパーのエッジをもったレジストパターンが形成される。次に、厚さ1nmのクロム、及び厚さ100nmの金を前記レジストパターン上に順次蒸着し、リフトオフ法によってテーパー領域のついたソース電極104、及びドレイン電極105を形成した。ソース・ドレイン電極は硫黄原子と共有結合するものであれば、銀,銅,白金,パラジウム,スズ等の金属、或いはこれらの金属を含む合金または混合物を用いても良い。次に基板を0.1mMol/l のオクタデカンチオール溶液に1分間浸液後、クロロホルムでリンスして、ソース電極104、及びドレイン電極105上に吸着分子層701を形成した。吸着分子層701には、チオール基(-SH)を有するものであれば、全て用いることができる。最後に、厚さ50nmのペンタセンを2×10-6の雰囲気下、1Å/sで蒸着し、半導体層106を形成した。半導体層106には、ペンタセン等のアセン系材料の他、F8T2等のフルオレン系材料,P3HT等のチオフェン系材料等、全ての半導体材料を用いることができる。
図8に、金電極の仕事関数、及び接触角の0.1mMol/l のオクタデカンチオール溶液への浸液時間依存性を示す。オクタデカンチオール溶液への浸液前は約4.8eV である金電極の仕事関数の変化は、浸液時間が103s までは微小だが、浸液時間が103s を超えると急激に減少し、4日間浸液させると約4.4eV にまで減少する。一方、初期値浸液前は約88°である金電極接触角は、浸液直後から増加する。つまり、浸液時間が
103s までの短時間処理では、オクタデカンチオールが金電極表面に吸着するが、半導体と電極界面のショットキー障壁の原因となる金電極仕事関数の変化は0.2eV 以内に抑えることができる。仕事関数は、AC−2(理研計器製)等の光電子分光装置によって容易に測定できる。
図9は、浸液時間に対して、オクタデカンチオール分子が電極表面に吸着していく様子を示した模式図である。浸透時間が短い場合は、オクタデカンチオール分子は寝た状態で疎に電極に吸着するが、浸透時間の増加に伴いオクタデカンチオール分子は立つ状態で密に電極に吸着するようになる。
上記現象は、電極表面の和周波分光(SFG)スペクトルによって確認することができる。浸液時間が長くなる程、CH2のピークがなくなりCH3のピークが大きくなる。これは以下のことを示唆する。浸液時間が短いものは、表面に吸着している分子が少ないためアルキル鎖の自由度が大きく、アルキル鎖はゴーシュ欠陥を形成し、折れ曲がって比較的ランダムに配向する。電極への吸着量が増加し、分子の密度が大きくなるとアルキル鎖は相互作用によってゴーシュ欠陥をつくらず、鎖が直線的に伸び、CH3が先端である角度で配向する。アルキルが直線的に伸びる場合、CH2からは互いにダイポールをキャンセルするのでCH2のピークがなくなる(CH2(symmetric):2850cm-1,CH2
(asymmetric):2920cm-1,CH3(Fermi resonance):2935cm-1,CH3
(asymmetric):2960cm-1)。
図10に、上記プロセスで作製した薄膜トランジスタのVds−Ig特性のオクタデカンチオール浸液時間依存性を示す。素子のチャネル長L,チャネル幅Wはそれぞれ400μm,2mmである。浸液時間1min では、浸液前に比べてVg=−20Vにおけるオン電流が約50%増加し、Vg=5Vにおけるオフ電流が1桁減少する。浸液時間1min では、チオール分子が図9(a)のように、電極に対して寝た状態で疎に吸着するため、電極と半導体との間にできる間隙は数Å程度である。ソース電極からチオール分子層をトンネリングして、数Å離れた半導体へ注入されたキャリアは、電極からの鏡像力の影響を受けにくくなるため、スムーズにドレイン電極に流れ込み、オン電流が増加する。上記、Vds−Ig特性とSFGの結果から、電極と半導体との間に1Å以上10Å以下の吸着層を形成することが、電極/半導体界面のコンタクト抵抗を低減するのに有効であることが分かった。浸液時間の増加に伴い、オン電流増加、及びオフ電流減少の効果が無くなり、浸液時間1dayの素子では、オン電流が2桁減少する。浸液時間1dayでは、チオール分子が図9(c)のように、電極に対して立つ状態で密に吸着するため、電極と半導体との間にできる間隙は23Å程度になる。間隙が厚くなると、キャリアがソース電極からチオール分子層をトンネリングする際に大きなエネルギーが必要になり、ドレイン電極に到達する数が減少する。メチルチオール,エチルチオール,チオフェノールのように分子長が短いものは、図9(c)のように、電極に対して立つ状態で密に吸着させてもコンタクト抵抗を低減し、TFTの性能を向上させる効果があった。
本発明の一実施形態における薄膜トランジスタの断面構造である。 ソースまたはドレイン電極とチャネルの境界近傍の表面形状である。 コンタクト抵抗とゲート電圧の関係のテーパー幅依存性である。 ソースまたはドレイン電極とチャネルの境界近傍の断面概略図である。 本発明の一実施形態における薄膜トランジスタの断面構造である。 本発明の一実施形態における薄膜トランジスタの断面構造である。 本発明の一実施形態における薄膜トランジスタの断面構造である。 金電極の仕事関数、及び接触角のチオール処理時間依存性である。 ソース、及びドレイン電極に吸着したチオール分子の構造変化モデルである。 本発明の一実施形態における薄膜トランジスタのIds−Vg特性のチオール処理時間依存性である。
符号の説明
101…絶縁基板、102…ゲート電極、103…ゲート絶縁膜、104…ソース電極、105…ドレイン電極、106…半導体層、501…撥水吸着分子層。

Claims (26)

  1. 絶縁基板上に、ゲート電極,ゲート絶縁膜,ソース・ドレイン電極、及び半導体層を順次積層した薄膜トランジスタを用いた半導体装置において、
    前記半導体層は多結晶材料で形成され、前記ソース・ドレイン電極はチャネル側にテーパー部を有し、チャネル長方向の前記テーパー幅が、前記ソース・ドレイン電極上の半導体結晶の平均粒径よりも短いことを特徴とする半導体装置。
  2. 請求項1において、チャネル長方向における前記テーパー部の幅が、50nm以下であることを特徴とする半導体装置。
  3. 請求項1において、前記ソース・ドレイン電極のテーパー部の基板に対する角度が45°以上であることを特徴とする半導体装置。
  4. 請求項1において、前記半導体層がアセン系材料であることを特徴とする半導体装置。
  5. 絶縁基板上に、ゲート電極,ゲート絶縁膜,ソース・ドレイン電極、及び半導体層を順次積層した薄膜トランジスタを用いた半導体装置において、
    前記半導体層は多結晶材料で形成され、前記ソース・ドレイン電極のチャネル側側面のうち、少なくともゲート絶縁膜からの高さが3nm以下の領域に接する半導体結晶の成長核がゲート絶縁膜上にあることを特徴とする半導体装置。
  6. 請求項5において、前記半導体層がアセン系材料であることを特徴とする半導体装置。
  7. 絶縁基板上に、ゲート電極,ゲート絶縁膜,ソース・ドレイン電極、及び半導体層を順次積層した薄膜トランジスタを用いた半導体装置において、
    前記ソース・ドレイン電極のチャネル側側面の形状が、基板面に対して上に凸型であることを特徴とする半導体装置。
  8. 請求項7において、前記ソース・ドレイン電極間のチャネル領域において、前記ゲート絶縁膜と前記半導体層との間に、前記半導体層とは異なる有機化合物層が介在することを特徴とする半導体装置。
  9. 請求項7において、前記ソース・ドレイン電極が金属インクを塗布することで形成されたことを特徴とする半導体装置。
  10. 請求項7において、前記ソース・ドレイン電極間のチャネル領域において、前記ゲート絶縁膜と前記半導体層との間に介在する、前記半導体層とは異なる有機化合物層が撥水性を有する吸着分子層であることを特徴とする半導体装置。
  11. 請求項7及び請求項10において、前記ソース・ドレイン電極間のチャネル領域において、前記ゲート絶縁膜と前記半導体層との間に介在する、前記半導体層とは異なる有機化合物層が撥水性を有する吸着分子層が単分子膜であることを特徴とする半導体装置。
  12. 絶縁基板上に、ゲート電極,ゲート絶縁膜,ソース・ドレイン電極,半導体層及び保護絶縁膜を順次積層した薄膜トランジスタを用いた半導体装置において、
    前記半導体層は有機化合物で形成され、前記ソース・ドレイン電極は逆テーパー部を有することを特徴とする半導体装置。
  13. 請求項12において、前記ソース・ドレイン電極間のチャネル領域において、前記ゲート絶縁膜と前記半導体層との間に、前記半導体層とは異なる有機化合物層が介在することを特徴とする半導体装置。
  14. 請求項12において、前記ソース・ドレイン電極が金属インクを塗布することで形成されたことを特徴とする半導体装置。
  15. 請求項12において、前記ソース・ドレイン電極間のチャネル領域において、前記ゲート絶縁膜と前記半導体層との間に介在する、前記半導体層とは異なる有機化合物層が撥水性を有する吸着分子層であることを特徴とする半導体装置。
  16. 請求項2及び請求項15において、前記ソース・ドレイン電極間のチャネル領域において、前記ゲート絶縁膜と前記半導体層との間に介在する、前記半導体層とは異なる有機化合物層が撥水性を有する吸着分子層が単分子膜であることを特徴とする半導体装置。
  17. 絶縁基板上に、ゲート電極,ゲート絶縁膜,ソース・ドレイン電極、及び半導体層を順次積層した半導体装置において、前記ソース・ドレイン電極と前記半導体層との間には、前記半導体層とは異なる有機化合物層が介在し、その介在する有機物層の平均膜厚が1Å以上10Å以下であることを特徴とする半導体装置。
  18. 請求項17において、前記ソース・ドレイン電極と前記半導体層との間に介在する有機化合物はチオール基を有することを特徴とする半導体装置。
  19. 請求項17において、前記ソース・ドレイン電極と前記半導体層との間に介在する有機化合物はアルカンチオールであることを特徴とする半導体装置。
  20. 請求項17において、前記ソース・ドレイン電極は金,銀,銅,白金,パラジウム,スズ或いはこれらの金属を含む合金または混合物からなることを特徴とする半導体装置。
  21. 請求項17において、前記ソース・ドレイン電極と前記半導体層との間に介在する有機化合物層の影響による、前記ソース・ドレイン電極の仕事関数の減少量が0.2eV以下であることを特徴とする半導体装置。
  22. 絶縁基板上に、ゲート電極,ゲート絶縁膜,ソース・ドレイン電極,半導体層及び保護絶縁膜を順次積層した薄膜トランジスタを用いた半導体装置において、
    前記ソース・ドレイン電極と前記半導体層との間に介在する有機化合物層の厚さが、前記有機化合物層を形成する分子長の2分の1以下であることを特徴とする半導体装置。
  23. 請求項22において、前記ソース・ドレイン電極と前記半導体層との間に介在する有機化合物はチオール基を有することを特徴とする半導体装置。
  24. 請求項22において、前記ソース・ドレイン電極と前記半導体層との間に介在する有機化合物はアルカンチオールであることを特徴とする半導体装置。
  25. 請求項22において、前記ソース・ドレイン電極は金,銀,銅,白金,パラジウム,スズ或いはこれらの金属を含む合金または混合物からなることを特徴とする半導体装置。
  26. 請求項22において、前記ソース・ドレイン電極と前記半導体層との間に介在する有機化合物層の影響による、前記ソース・ドレイン電極の仕事関数の減少量が0.2eV 以下であることを特徴とする半導体装置。
JP2003321870A 2003-09-12 2003-09-12 半導体装置 Expired - Fee Related JP4550389B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003321870A JP4550389B2 (ja) 2003-09-12 2003-09-12 半導体装置
US10/786,097 US7081641B2 (en) 2003-09-12 2004-02-26 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003321870A JP4550389B2 (ja) 2003-09-12 2003-09-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2005093542A true JP2005093542A (ja) 2005-04-07
JP4550389B2 JP4550389B2 (ja) 2010-09-22

Family

ID=34269968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003321870A Expired - Fee Related JP4550389B2 (ja) 2003-09-12 2003-09-12 半導体装置

Country Status (2)

Country Link
US (1) US7081641B2 (ja)
JP (1) JP4550389B2 (ja)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043160A (ja) * 2005-08-01 2007-02-15 Samsung Electronics Co Ltd 平板表示装置及びその製造方法
JP2007059520A (ja) * 2005-08-23 2007-03-08 Iwate Univ 微細加工方法及び微細加工構造並びに電子デバイスの製造方法及び電子デバイス
JP2007115944A (ja) * 2005-10-21 2007-05-10 Victor Co Of Japan Ltd 有機薄膜トランジスタ
JP2007158146A (ja) * 2005-12-07 2007-06-21 Toppan Printing Co Ltd 半導体デバイスおよびその製造方法
JP2007180462A (ja) * 2005-12-28 2007-07-12 Seiko Epson Corp 電子デバイス、電子デバイスの製造方法および電子機器
WO2007135861A1 (ja) * 2006-05-18 2007-11-29 Panasonic Corporation 電極界面を改善した有機fet及びその製造方法
JP2007311677A (ja) * 2006-05-22 2007-11-29 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法、有機薄膜トランジスタ
JP2008060117A (ja) * 2006-08-29 2008-03-13 Konica Minolta Holdings Inc 有機薄膜トランジスタ及びその製造方法
WO2008032637A1 (fr) * 2006-09-13 2008-03-20 Brother Kogyo Kabushiki Kaisha Transistor organique, et procédé de fabrication d'un transistor organique
JP2008078653A (ja) * 2006-09-19 2008-04-03 Samsung Electronics Co Ltd リン酸エステル系自己組織化単分子膜を含む有機薄膜トランジスタおよびその製造方法
JP2008085315A (ja) * 2006-08-31 2008-04-10 Toppan Printing Co Ltd 薄膜トランジスタおよびその製造方法
JP2008141197A (ja) * 2006-11-29 2008-06-19 Xerox Corp 薄膜トランジスタ及び有機薄膜トランジスタ
US7504709B2 (en) 2004-11-05 2009-03-17 Seiko Epson Corporation Electronic device, method of manufacturing an electronic device, and electronic apparatus
US7622734B2 (en) 2006-10-03 2009-11-24 Hitachi, Ltd. Organic transistor using self-assembled monolayer
US7635860B2 (en) 2006-02-02 2009-12-22 Hitachi, Ltd. Manufacturing method of organic thin-film transistors and equipment for manufacturing the same
WO2010117021A1 (ja) 2009-04-10 2010-10-14 三菱化学株式会社 電界効果トランジスタ、その製造方法及びそれを用いた電子デバイス
WO2011065156A1 (ja) * 2009-11-25 2011-06-03 シャープ株式会社 有機トランジスタおよびその製造方法
WO2011065083A1 (ja) * 2009-11-25 2011-06-03 シャープ株式会社 有機薄膜トランジスタ、およびその製造方法
JP2011187750A (ja) * 2010-03-09 2011-09-22 Ricoh Co Ltd 有機薄膜トランジスタの製造方法、有機薄膜トランジスタレイの製造方法及び表示装置の製造方法
JP2012080115A (ja) * 2011-11-29 2012-04-19 Sony Corp 半導体装置
JP2012509573A (ja) * 2008-08-08 2012-04-19 ケンブリッジ ディスプレイ テクノロジー リミテッド トップゲート有機薄膜トランジスタのための表面処理基板
JP2012109586A (ja) * 2011-12-26 2012-06-07 Iwate Univ 微細加工構造及び電子デバイス
WO2012132250A1 (ja) * 2011-03-30 2012-10-04 ソニー株式会社 有機素子の製造方法、有機分子結晶層の接合方法、細線状導電体の製造方法、有機素子および細線状導電体
US8618532B2 (en) 2008-06-18 2013-12-31 Idemitsu Kosan Co., Ltd. Organic thin-film transistor
JP2017130667A (ja) * 2008-11-07 2017-07-27 株式会社半導体エネルギー研究所 トランジスタ

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1434281A3 (en) * 2002-12-26 2007-10-24 Konica Minolta Holdings, Inc. Manufacturing method of thin-film transistor, thin-film transistor sheet, and electric circuit
JP4550389B2 (ja) * 2003-09-12 2010-09-22 株式会社日立製作所 半導体装置
US20060001021A1 (en) * 2004-06-30 2006-01-05 Motorola, Inc. Multiple semiconductor inks apparatus and method
US7208756B2 (en) * 2004-08-10 2007-04-24 Ishiang Shih Organic semiconductor devices having low contact resistance
US7619242B2 (en) * 2005-02-25 2009-11-17 Xerox Corporation Celluloses and devices thereof
KR101102152B1 (ko) * 2005-06-28 2012-01-02 삼성전자주식회사 유기박막 트랜지스터의 제조방법 및 그에 의해 제조된유기박막 트랜지스터
JP4860980B2 (ja) * 2005-10-20 2012-01-25 ローム株式会社 モータ駆動回路およびそれを用いたディスク装置
US20070145359A1 (en) * 2005-12-07 2007-06-28 Chi Ming Che Materials for organic thin film transistors
KR100670379B1 (ko) * 2005-12-15 2007-01-16 삼성에스디아이 주식회사 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기발광 디스플레이 장치
JP4176785B2 (ja) * 2006-06-02 2008-11-05 株式会社東芝 スイッチング素子、半導体装置及びそれらの製造方法
KR20080013300A (ko) * 2006-08-08 2008-02-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8309952B2 (en) * 2007-08-28 2012-11-13 Toppan Printing Co., Ltd. Thin film transistor and method for manufacturing the same
CN100573959C (zh) * 2007-10-24 2009-12-23 中国科学院微电子研究所 一种有源层图形化的有机薄膜晶体管的制备方法
GB2458483B (en) * 2008-03-19 2012-06-20 Cambridge Display Tech Ltd Organic thin film transistor
KR101498664B1 (ko) * 2010-05-04 2015-03-05 주식회사 엘지화학 네가티브 포토레지스트 조성물 및 소자의 패터닝 방법
EP3007155B1 (en) 2013-03-12 2018-10-24 Arizona Board of Regents, a Body Corporate of the State of Arizona acting for and on behalf of Arizona State University Image processing of dendritic structures used in tags as physical unclonable function for anti-counterfeiting
WO2016073910A1 (en) 2014-11-07 2016-05-12 Arizona Board Of Regents On Behalf Of Arizona State University Information coding in dendritic structures and tags
US11430233B2 (en) 2017-06-16 2022-08-30 Arizona Board Of Regents On Behalf Of Arizona State University Polarized scanning of dendritic identifiers
WO2019210129A1 (en) 2018-04-26 2019-10-31 Kozicki Michael N Fabrication of dendritic structures and tags
US20220045274A1 (en) * 2020-08-06 2022-02-10 Facebook Technologies Llc Ofets having organic semiconductor layer with high carrier mobility and in situ isolation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269504A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
JP2001244467A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd コプラナー型半導体装置とそれを用いた表示装置および製法
JP2004288836A (ja) * 2003-03-20 2004-10-14 Toshiba Corp 有機薄膜トランジスタおよびその製造方法
JP2005033184A (ja) * 2003-05-21 2005-02-03 Lucent Technol Inc 自己組織化単分子膜の縁部を用いた狭小形状の形成

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265243B1 (en) 1999-03-29 2001-07-24 Lucent Technologies Inc. Process for fabricating organic circuits
US6335539B1 (en) * 1999-11-05 2002-01-01 International Business Machines Corporation Method for improving performance of organic semiconductors in bottom electrode structure
US6858527B2 (en) * 2003-04-14 2005-02-22 Intel Corporation Method to increase electromigration resistance of copper using self-assembled organic thiolate monolayers
JP4550389B2 (ja) * 2003-09-12 2010-09-22 株式会社日立製作所 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269504A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
JP2001244467A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd コプラナー型半導体装置とそれを用いた表示装置および製法
JP2004288836A (ja) * 2003-03-20 2004-10-14 Toshiba Corp 有機薄膜トランジスタおよびその製造方法
JP2005033184A (ja) * 2003-05-21 2005-02-03 Lucent Technol Inc 自己組織化単分子膜の縁部を用いた狭小形状の形成

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7504709B2 (en) 2004-11-05 2009-03-17 Seiko Epson Corporation Electronic device, method of manufacturing an electronic device, and electronic apparatus
JP2007043160A (ja) * 2005-08-01 2007-02-15 Samsung Electronics Co Ltd 平板表示装置及びその製造方法
KR101240656B1 (ko) * 2005-08-01 2013-03-08 삼성디스플레이 주식회사 평판표시장치와 평판표시장치의 제조방법
US7682886B2 (en) 2005-08-01 2010-03-23 Samsung Electronics Co., Ltd. Flat panel display and manufacturing method of flat panel display
JP2007059520A (ja) * 2005-08-23 2007-03-08 Iwate Univ 微細加工方法及び微細加工構造並びに電子デバイスの製造方法及び電子デバイス
JP2007115944A (ja) * 2005-10-21 2007-05-10 Victor Co Of Japan Ltd 有機薄膜トランジスタ
JP2007158146A (ja) * 2005-12-07 2007-06-21 Toppan Printing Co Ltd 半導体デバイスおよびその製造方法
JP2007180462A (ja) * 2005-12-28 2007-07-12 Seiko Epson Corp 電子デバイス、電子デバイスの製造方法および電子機器
US8017936B2 (en) 2005-12-28 2011-09-13 Seiko Epson Corporation Electric device, method of manufacturing electric device and electric apparatus
US7635860B2 (en) 2006-02-02 2009-12-22 Hitachi, Ltd. Manufacturing method of organic thin-film transistors and equipment for manufacturing the same
US7476894B2 (en) 2006-05-18 2009-01-13 Panasonic Corporation Organic FET having improved electrode interfaces and a fabrication method therefor
WO2007135861A1 (ja) * 2006-05-18 2007-11-29 Panasonic Corporation 電極界面を改善した有機fet及びその製造方法
JP2007311677A (ja) * 2006-05-22 2007-11-29 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法、有機薄膜トランジスタ
JP2008060117A (ja) * 2006-08-29 2008-03-13 Konica Minolta Holdings Inc 有機薄膜トランジスタ及びその製造方法
JP2008085315A (ja) * 2006-08-31 2008-04-10 Toppan Printing Co Ltd 薄膜トランジスタおよびその製造方法
WO2008032637A1 (fr) * 2006-09-13 2008-03-20 Brother Kogyo Kabushiki Kaisha Transistor organique, et procédé de fabrication d'un transistor organique
JP2008078653A (ja) * 2006-09-19 2008-04-03 Samsung Electronics Co Ltd リン酸エステル系自己組織化単分子膜を含む有機薄膜トランジスタおよびその製造方法
US7622734B2 (en) 2006-10-03 2009-11-24 Hitachi, Ltd. Organic transistor using self-assembled monolayer
JP2008141197A (ja) * 2006-11-29 2008-06-19 Xerox Corp 薄膜トランジスタ及び有機薄膜トランジスタ
US8618532B2 (en) 2008-06-18 2013-12-31 Idemitsu Kosan Co., Ltd. Organic thin-film transistor
JP2012509573A (ja) * 2008-08-08 2012-04-19 ケンブリッジ ディスプレイ テクノロジー リミテッド トップゲート有機薄膜トランジスタのための表面処理基板
US11239332B2 (en) 2008-11-07 2022-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10665684B2 (en) 2008-11-07 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10411102B2 (en) 2008-11-07 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2017130667A (ja) * 2008-11-07 2017-07-27 株式会社半導体エネルギー研究所 トランジスタ
JPWO2010117021A1 (ja) * 2009-04-10 2012-10-18 三菱化学株式会社 電界効果トランジスタ、その製造方法及びそれを用いた電子デバイス
CN102379042A (zh) * 2009-04-10 2012-03-14 三菱化学株式会社 场效应晶体管、其制造方法以及使用了该场效应晶体管的电子器件
US8969871B2 (en) 2009-04-10 2015-03-03 Mitsubishi Chemical Corporation Field-effect transistor, processes for producing the same, and electronic device using the same
JP5833439B2 (ja) * 2009-04-10 2015-12-16 三菱化学株式会社 電界効果トランジスタ、その製造方法及びそれを用いた電子デバイス
WO2010117021A1 (ja) 2009-04-10 2010-10-14 三菱化学株式会社 電界効果トランジスタ、その製造方法及びそれを用いた電子デバイス
WO2011065083A1 (ja) * 2009-11-25 2011-06-03 シャープ株式会社 有機薄膜トランジスタ、およびその製造方法
WO2011065156A1 (ja) * 2009-11-25 2011-06-03 シャープ株式会社 有機トランジスタおよびその製造方法
JP2011187750A (ja) * 2010-03-09 2011-09-22 Ricoh Co Ltd 有機薄膜トランジスタの製造方法、有機薄膜トランジスタレイの製造方法及び表示装置の製造方法
WO2012132250A1 (ja) * 2011-03-30 2012-10-04 ソニー株式会社 有機素子の製造方法、有機分子結晶層の接合方法、細線状導電体の製造方法、有機素子および細線状導電体
JP2012080115A (ja) * 2011-11-29 2012-04-19 Sony Corp 半導体装置
JP2012109586A (ja) * 2011-12-26 2012-06-07 Iwate Univ 微細加工構造及び電子デバイス

Also Published As

Publication number Publication date
JP4550389B2 (ja) 2010-09-22
US7081641B2 (en) 2006-07-25
US20050056897A1 (en) 2005-03-17

Similar Documents

Publication Publication Date Title
JP4550389B2 (ja) 半導体装置
US9088000B2 (en) Transistor structures and methods of fabrication thereof
US9520572B2 (en) Electronic device and method of manufacturing semiconductor device
JP4194436B2 (ja) 電界効果型有機トランジスタ
US20070178710A1 (en) Method for sealing thin film transistors
JP2007013138A (ja) 有機簿膜トランジスタの製造方法及びこれによって製造された有機薄膜トランジスタ
JP2008258608A (ja) 両極性トランジスタ設計
KR20120120226A (ko) 나노입자의 침착
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
JP2004288836A (ja) 有機薄膜トランジスタおよびその製造方法
JP6887806B2 (ja) 薄膜トランジスタおよびその製造方法
US9087999B2 (en) Method of fabricating an electronic device comprising allowing a self-assembled layer to form selectively
Risteska et al. Structural ordering versus energy band alignment: Effects of self-assembled monolayers on the metal/semiconductor interfaces of small molecule organic thin-film transistors
JP2007158140A (ja) 有機トランジスタ
JP2014530490A (ja) 有機電界効果トランジスタ
WO2011065083A1 (ja) 有機薄膜トランジスタ、およびその製造方法
JP2008300419A (ja) 有機薄膜トランジスタ
Lee et al. Stable 6, 13-bis (4-pentylphenylethynyl) pentacene thin-film transistor by Ink-jet printing
WO2015004847A1 (en) Electronic device and manufacturing method therefor and image display apparatus and substrate for constituting image display apparatus
JP2008300546A (ja) 有機薄膜トランジスタ
Kim et al. Device fabrications of organic thin-film transistors
JP5737849B2 (ja) 有機半導体膜の製造方法及び有機トランジスタ
JP2010219457A (ja) 有機トランジスタとその製造方法
Ohe BOTTOM CONTACT ORGANIC THIN-FILM TRANSISTORS WITH THIOL-BASED SAM TREATMENT
JP2008294061A (ja) 有機薄膜トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050519

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060421

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100708

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees