JP4523577B2 - 有機薄膜トランジスタアレイ基板及びその製造方法 - Google Patents
有機薄膜トランジスタアレイ基板及びその製造方法 Download PDFInfo
- Publication number
- JP4523577B2 JP4523577B2 JP2006324196A JP2006324196A JP4523577B2 JP 4523577 B2 JP4523577 B2 JP 4523577B2 JP 2006324196 A JP2006324196 A JP 2006324196A JP 2006324196 A JP2006324196 A JP 2006324196A JP 4523577 B2 JP4523577 B2 JP 4523577B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- organic
- electrode
- array substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 90
- 238000004519 manufacturing process Methods 0.000 title claims description 57
- 239000010409 thin film Substances 0.000 title claims description 28
- 238000000034 method Methods 0.000 claims description 82
- 239000004065 semiconductor Substances 0.000 claims description 79
- 229920002120 photoresistant polymer Polymers 0.000 claims description 53
- 239000010408 film Substances 0.000 claims description 52
- 229910052751 metal Inorganic materials 0.000 claims description 43
- 239000002184 metal Substances 0.000 claims description 43
- 239000000463 material Substances 0.000 claims description 26
- 238000000059 patterning Methods 0.000 claims description 23
- 238000000206 photolithography Methods 0.000 claims description 20
- 239000011810 insulating material Substances 0.000 claims description 18
- 230000001681 protective effect Effects 0.000 claims description 16
- 238000004544 sputter deposition Methods 0.000 claims description 14
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 12
- 238000004528 spin coating Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 11
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 11
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 10
- 229910052750 molybdenum Inorganic materials 0.000 claims description 9
- 239000011733 molybdenum Substances 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 7
- 229920000123 polythiophene Polymers 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 5
- 229920000083 poly(allylamine) Polymers 0.000 claims description 5
- 238000003860 storage Methods 0.000 claims description 5
- 150000002964 pentacenes Chemical class 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 3
- IKXKTLBKRBLWNN-UHFFFAOYSA-N pentacene Chemical group C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21.C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 IKXKTLBKRBLWNN-UHFFFAOYSA-N 0.000 claims 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 10
- 239000007788 liquid Substances 0.000 description 8
- 238000007740 vapor deposition Methods 0.000 description 7
- 239000010931 gold Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- -1 acrylic organic compound Chemical class 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
- H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
- H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/464—Lateral top-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
- H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、有機薄膜トランジスタアレイ基板及びその製造方法に関し、特に製造工程数を減らすことにより、製造費用の節減を可能にした有機薄膜トランジスタアレイ基板及びその製造方法に関する。
薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下、「ＴＦＴ」と称する）は、画素がアクティブマトリクス状に配列された液晶表示装置、または有機電界発光表示装置等の平板表示装置等にスイッチング素子として用いられる。
図１は、平板表示装置等に一般的に用いられるＴＦＴを示す断面図である。
図１において、ＴＦＴ６は、基板２上に形成され、ゲート信号が供給されるゲート電極８と、データ信号が供給されるソース電極１０と、ＴＦＴ６のチャネルを介してソース電極１０から離隔されたドレイン電極１２と、ソース電極１０とドレイン電極１２との間にＴＦＴ６のチャネルを形成するために、ゲート絶縁膜２４を介してゲート電極８上に重畳された活性層１４と、活性層１４とソース電極１０及びドレイン電極１２との間に介在されて、接触抵抗を減らすためのオーミック接触層１６と、を備えている。
図１のようなＴＦＴ６において、それぞれの薄膜は無機物から成り、これらの薄膜は、無機物をスパッタリングまたはプラズマ強化型化学気相蒸着（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等の蒸着工程により基板２上に蒸着した後、パターニングすることによって形成される。しかし、蒸着装備が非常に高価であるため、ＴＦＴ６の薄膜を無機物で製造することは、ＴＦＴ６の製造費用を増加させる原因となっている。更に、ゲート電極８、ソース及びドレイン電極１０、１２、活性層１４及びオーミック接触層１６を形成するフォトリソグラフィ工程が露光及び現像工程等を含むので、ＴＦＴ６の製造費用を増加させる他の原因となっている。
このような無機物を用いたＴＦＴ（以下、「無機ＴＦＴ」と称する）の問題点を克服するため、有機半導体層を含むＴＦＴ（以下、「有機ＴＦＴ」と称する）が提案されている。
図２は、有機ＴＦＴを示す断面図である。
図２において、有機ＴＦＴ５６は、基板５２上に形成され、データ信号が供給されるソース電極６０と、ソース電極６０と対向すると共に、一定間隔に離隔されたドレイン電極６２と、ソース電極６０及びドレイン電極６２上に形成された有機半導体層６４と、有機半導体層６４上に形成された有機ゲート絶縁膜７４と、有機ゲート絶縁膜７４上に形成され、ソース電極６０とドレイン電極６２の間の領域の上に形成されたゲート電極５８と、を備えている。
図２のような有機ＴＦＴの製造方法を、図３Ａ〜図３Ｄを参照して説明すると下記の通りである。
まず、図３Ａにおいて、基板５２上に、スパッタリングまたはＰＥＣＶＤ等の蒸着方法でソース／ドレイン金属層を形成した後、フォトリソグラフィ工程及びエッチング工程を施すことにより、ソース電極６０及びドレイン電極６２を形成する。ソース／ドレイン金属としては、金（Ａｕ）、モリブデン（Ｍｏ）、チタニウム、タンタリウム、モリブデン合金（Ｍｏ ａｌｌｏｙ）、銅（Ｇｕ）及びアルミニウム（Ａｌ）系金属等が用いられる。
その後、ソース電極６０及びドレイン電極６２が形成された基板５２上に、スピンコーティングまたはスピンレスコーティング等の方法で有機半導体物質を形成した後、強化することにより、図３Ｂに示すように、有機半導体層６４を形成する。有機半導体物質としては、ペンタセン（ｐｅｎｔａｃｅｎｅ）系列、ポリチオフェン（ｐｏｌｙｔｈｉｏｐｈｅｎｅ）系列、またはポリアリルアミン（ｐｏｌｙａｒｙｌａｍｉｎｅ）系列の物質が用いられる。
続いて、有機半導体層６４が形成された基板５２上に、有機絶縁物質をスピンコーティングまたはスピンレスコーティング等の方法により塗布して、図３Ｃに示すように、有機ゲート絶縁膜７４を形成する。有機絶縁物質としては、ＢＣＢまたはＰＦＣＢのようなアクリル（ａｃｒｙｌ）系有機化合物が用いられる。
最後に、ゲート絶縁膜７４上に、スパッタリング等の蒸着方法でゲート金属層を形成した後、フォトリソグラフィ工程及びエッチング工程を施すことにより、図３Ｄに示すように、ゲート電極５８を形成する。ゲート金属としては、クロム（Ｃｒ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、アルミニウムネオディウム（ＡｌＮｄ）等のアルミニウム系金属等が用いられる。
図２のような構造を有し、図３Ａ〜図３Ｄから説明した方法により形成される有機ＴＦＴ５６は、有機半導体層６４及び有機ゲート絶縁膜７４が有機物でスピンコーティングまたはスピンレスコーティング等の方式により形成される。従って、有機ＴＦＴ５６は、無機ＴＦＴ６に比べて製造工程が単純化され、スパッタリングまたはＰＥＣＶＤ等を施すための高価の蒸着装備の使用を減らすことができるので、ＴＦＴの製造費用を節減することが可能になる。
従来の有機薄膜トランジスタアレイ基板及びその製造方法では、図２及び図３Ａ〜図３Ｄに示したように、有機ＴＦＴ５６の有機半導体層６４は、後続工程において、ゲート電極５８を形成するために用いられたフォトレジストを除去するストリップ液により、損傷される可能性があるという課題があった。
また、ゲート電極５８の後続工程により画素電極（図示せず）を形成する際に、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）等の透明導電物質を蒸着させるための蒸着工程において、熱によって劣化される可能性があるという課題があった。
更に、有機ＴＦＴ５６の有機半導体層６４を形成するための有機半導体物質が、パターニング用のフォトリソグラフィ工程での腐食液や、フォトレジストのストリップ工程でのストリップ液によって損傷され易いので、ＴＦＴアレイ基板に適用することができないという課題があった。
本発明は、製造工程数を減らすことにより、製造費用を節減することのできる有機ＴＦＴアレイ基板及びその製造方法を提供することを目的とする。
また、本発明は、有機ＴＦＴの有機半導体層の損傷または劣化を防ぐことのできる有機ＴＦＴアレイ基板及びその製造方法を提供することを目的とする。
更に、本発明は、有機ＴＦＴの有機半導体層のパターニングを可能にした有機ＴＦＴアレイ基板及びその製造方法を提供することを目的とする。
本発明に係る有機ＴＦＴアレイ基板は、基板上に形成されたデータライン及びデータラインに交差するゲートラインと；データラインに接続されたソース電極と；ソース電極から一定間隔に離隔されたドレイン電極と；ソース電極とドレイン電極が離隔された領域にチャネルを形成するための有機半導体層と；有機半導体層上に形成されるゲート電極と；有機半導体層とゲート電極の間に形成される有機ゲート絶縁膜と；ゲート電極を形成するためにゲート電極上に形成されたゲートフォトレジストパターンと；ドレイン電極に接続された画素電極と；基板上に形成され、画素電極を露出させる貫通ホールを備えた保護膜と；ゲートラインで接続され、データラインにゲート信号を供給するゲートパッドと；データラインに接続され、データラインにデータ信号を供給するデータパッドと；を備えたものである。
また、本発明に係る有機ＴＦＴアレイ基板の製造方法は、基板上に、データライン、データラインに接続されたソース電極、及びソース電極から一定間隔に離隔されたドレイン電極、を含むソース／ドレイン金属パターンを形成する段階と；ドレイン電極に接続される画素電極を形成する段階と；ソース／ドレイン金属パターンが形成された基板上に、有機半導体物質、有機絶縁物質、ゲート金属層及びフォトレジスト膜を順次積層する段階と；フォトレジスト膜をパターニングして、ゲート金属パターンが形成される領域にフォトレジストパターンを形成する段階と；フォトレジストパターンをマスクとして用いて、ゲート金属パターンを形成する段階と；フォトレジストパターン及びゲート金属パターンをマスクとして用いて、有機絶縁物質及び有機半導体物質をパターニングし、有機ゲート絶縁膜を形成し、ソース電極とドレイン電極との間にチャネルを形成するための有機半導体層を形成する段階と；基板上に保護膜を形成して、フォトリソグラフィ工程によって保護膜に貫通ホールを形成して、画素電極を露出させる段階と；ゲートラインに接続され、ゲートラインにゲート信号を供給するためのゲートパッドを形成する段階と；データラインに接続され、データラインにデータ信号を供給するためのデータパッドを形成する段階と；を含むものである。
本発明に係る有機ＴＦＴアレイ基板によれば、有機半導体層が比較的単純なスピンコーティングまたはスピンレスコーティング等の方式により形成することができるので、無機ＴＦＴを用いた無機ＴＦＴアレイ基板に比べて製造工程が単純化され、スパッタリングまたはＰＥＣＶＤ等を施すための高価の蒸着装備の使用を減らすことができ、製造費用を節減することが可能になる。
また、本発明に係る有機ＴＦＴアレイ基板の製造方法によれば、ゲート電極パターンを形成した後に、ゲート電極パターンを形成するためのゲートフォトレジストパターンを除去しないので、有機半導体層の形成後にストリップ工程を削除することができ、ゲートフォトレジストパターンの除去のためのストリップ液により有機半導体層が損傷されることを防ぐことができる。
更に、本発明によれば、ゲートフォトレジストパターン及びゲート電極パターンをマスクとして用いて、有機半導体層をドライエッチングでパターニングすることにより、フォトリソグラフィ工程を用いることなく有機半導体層を形成することができるので、フォトリソグラフィ工程での腐食液やフォトレジストのストリップ工程でのストリップ液による有機半導体層の損傷を受けることなく、有機ＴＦＴのチャネルにパターニングすることができる。
実施の形態１．
本発明の上記目的及び利点は、添付図面を参照した以下の本発明の実施の形態１の説明により、明らかとなる。
本発明の上記目的及び利点は、添付図面を参照した以下の本発明の実施の形態１の説明により、明らかとなる。
なお、当業者であれば、本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であり、本発明の技術的範囲は、明細書の詳細な説明に記載された内容に限定されるものではなく、特許請求の範囲によって決定される。
以下、本発明の実施の形態１に係る有機ＴＦＴアレイ基板及びその製造方法について、図４〜図９を参照しながら詳細に説明する。
図４は、本発明に係る有機ＴＦＴアレイ基板に適用される有機ＴＦＴを示す断面図である。
図４において、有機ＴＦＴ１５６は、基板１５１上に形成され、データ信号が供給されるソース電極１６０と、ソース電極１６０と対向すると共に、一定間隔に離隔されたドレイン電極１６２と、ソース電極１６０とドレイン電極１６２との間にチャネルを形成するための有機半導体層１６４と、有機半導体層１６４と同一のパターンで有機半導体層１６４上に形成される有機ゲート絶縁膜１７４と、有機ゲート絶縁膜１７４上を介して有機半導体層１６４の上に形成されるゲート電極１５８と、を備えている。また、有機ＴＦＴ１５６は、ゲート電極１５８上に、ゲート電極１５８をパターニングするためのゲートフォトレジストパターン１７５を備えている。
有機ＴＦＴ１５６の有機半導体層１６４及び有機ゲート絶縁膜１７４は、ゲートフォトレジストパターン１７５及びゲート電極１５８をマスクとして用いるドライエッチング工程でパターニングされる。従って、有機ＴＦＴ１５６は、フォトリソグラフィ工程を用いることなく、有機半導体層１６４を有機ＴＦＴ１５６のチャネルにパターニングすることができるので、後述するように、ＴＦＴアレイ基板に容易に適用されることができる。
以下、図５Ａ〜図５Ｄを参照しながら、図１に示した有機ＴＦＴ１５６の製造方法について詳細に説明する。
まず、図５Ａにおいて、基板１５１上にスパッタリングまたはＰＥＣＶＤ等の蒸着方法によりソース／ドレイン金属層を形成した後、フォトリソグラフィ工程及びエッチング工程を施すことにより、ソース電極１６０及びドレイン電極１６２を形成する。ソース／ドレイン金属としては、金（Ａｕ）、モリブデン（Ｍｏ）、チタニウム、タンタリウム、モリブデン合金（Ｍｏ ａｌｌｏｙ）、銅（Ｇｕ）及びアルミニウム（Ａｌ）系金属等が用いられる。
その後、ソース電極１６０及びドレイン電極１６２が形成された基板１５１上に、スピンコーティングまたはスピンレスコーティング等の方法により有機半導体物質及び有機絶縁物質を順次前面塗布した後、約８０℃以上かつ１２０℃以下の温度で、１分〜５分の期間にわたって硬化させることにより、図５Ｂに示すように、有機半導体物質層１６４ａ及び有機絶縁物質層１７４ａを基板１５１上の全面に形成する。有機半導体物質としては、ペンタセン（ｐｅｎｔａｃｅｎｅ）系列、ポリチオフェン（ｐｏｌｙｔｈｉｏｐｈｅｎｅ）系列、ポリアリルアミン（ｐｏｌｙａｒｙｌａｍｉｎｅ）系列の物質等が用いられ、有機絶縁物質としては、ＢＣＢまたはＰＦＣＢのようなアクリル（ａｃｒｙｌ）系有機化合物が用いられる。
続いて、有機半導体物質層１６４ａ及び有機絶縁物質層１７４ａ上に、スパッタリング等の蒸着方法によりゲート金属層を形成し、スピンコーティングまたはスピンレスコーティング等の方法によりフォトレジスト膜を形成した後、フォトリソグラフィ工程によりゲートフォトレジストパターン１７５を形成し、更に、ゲートフォトレジストパターン１７５をマスクとしてエッチング工程を施すことにより、図５Ｃに示すように、ゲート電極１５８を形成する。ゲートフォトレジストパターン１７５は、フォトアクリル（ｐｈｏｔｏａｃｒｙｌ）を含む。
最後に、ゲートフォトレジストパターン１７５及びゲート電極１５８をマスクとして用いたドライエッチング工程で、有機半導体物質１６４ａ及び有機ゲート絶縁物質１７４ａをパターニングすることにより、図５Ｄに示すように、有機半導体層１６４及び有機ゲート絶縁膜１７４を形成する。以上の有機ＴＦＴ１５６の製造方法では、有機半導体層１６４及び有機ゲート絶縁膜１７４が形成されるが、ゲート電極１５８上のゲートフォトレジストパターン１７５がストリップ工程によって除去されることはない。ゲート金属としては、モリブデン（Ｍｏ）及びモリブデン合金（Ｍｏ ａｌｌｏｙ）のようなモリブデン系金属が用いられる。
以上のように、本発明の有機ＴＦＴ１５６及びその製造方法によれば、有機半導体層１６４は、スピンコーティングまたはスピンレスコーティングのような比較的単純な方式により形成することができる。従って、無機ＴＦＴ（図１内のＴＦＴ６参照）を用いた場合に比べて製造工程が単純化され、スパッタリングまたはＰＥＣＶＤ等を施すための高価の蒸着装備の使用を減らすことができるので、ＴＦＴの製造費用を節減することが可能になる。
また、ゲート電極１５８を形成した後、ゲート電極１５８を形成するためのゲートフォトレジストパターン１７５が除去されないので、有機半導体層１６４の形成後のストリップ工程を削除することができる。従って、ゲートフォトレジストパターン１７５の除去用のストリップ液によって有機半導体層１６４が損傷されることを防ぐことができる。
また、ゲートフォトレジストパターン１７５及びゲート電極１５８をマスクとして用いるドライエッチング工程で有機半導体層１６４をパターニングすることにより、フォトリソグラフィ工程を用いることなく有機半導体層１６４を形成することができる。従って、有機半導体層１６４を形成するためのフォトリソグラフィ工程での現像工程における現像液や、フォトレジストのストリップ工程でのストリップ液による有機半導体層１６４の損傷を受けることなく、有機半導体層１６４を有機ＴＦＴ１５６のチャネルにパターニングすることができる。この結果、有機ＴＦＴ１５６をＴＦＴアレイ基板に容易に適用することができ、有機ＴＦＴ１５６を用いた有機ＴＦＴアレイ基板を形成することができる。
以下、図６〜図８Ｆを参照しながら、有機ＴＦＴ１５６を適用した有機ＴＦＴアレイ基板及びその製造方法について説明する。
図６は、図４に示す有機ＴＦＴ１５６を適用した本発明の実施の形態１に係る有機ＴＦＴアレイ基板を示す平面図である。また、図７は、図６内のＩ−Ｉ’線に沿って有機ＴＦＴアレイ基板を切り取った場合の断面図である。
図６及び図７において、本発明の実施の形態１に係る有機ＴＦＴアレイ基板は、基板１５１上に形成されて互いに交差するゲートライン１５２及びデータライン１５４と、ゲートライン１５２とデータライン１５４との交差部に形成された有機ＴＦＴ１５６と、ゲートライン１５２とデータライン１５４との交差部のセル領域に形成された画素電極１７６とを備えている。また、本発明の実施の形態１に係る有機ＴＦＴアレイ基板は、画素電極１７６と前段のゲートラインとの重畳部に形成されたストレージキャパシタ１７０と、ゲートライン１５２に接続されたゲートパッド１８０と、データライン１５４に接続されたデータパッド１８４と、を備えている。
有機ＴＦＴ１５６は、データライン１５４に接続されたソース電極１６０と、ソース電極１６０に対向しかつ画素電極１７６に接続されたドレイン電極１６２と、ソース電極１６０とドレイン電極１６２との間に有機ＴＦＴ１５６のチャネルを形成する有機半導体層１６４と、有機半導体層１６４と同一のパターンとなるように有機半導体層１６４上に形成された有機ゲート絶縁膜１７４と、有機ゲート絶縁膜１７４上に形成され、かつ有機半導体層１６４に重畳するように形成されたゲート電極１５８とを備えている。また、有機ＴＦＴ１５６は、ゲート電極１５８上に、ゲート電極１５８をパターニングするためのゲートフォトレジストパターン１７５を備えている。
有機ＴＦＴ１５６は、ゲートライン１５２に供給されるゲート信号に応じて、データライン１５４に供給される画素電圧信号が、画素電極１７６に充電されて維持されるようにする。
画素電極１７６は、有機ＴＦＴ１５６のドレイン電極１６２に接続されると共に、保護膜１７８が除去されることにより、セル領域において露出される。このような画素電極１７６は、充電された画素電圧と共通電極（図示せず）の共通電圧との間から電位差を発生させる。この電位差により、ＴＦＴアレイ基板とカラーフィルターアレイ基板との間に位置する液晶は、誘電異方性によって回転するので、液晶表示装置等の平板表示素子は画像を示すことができる。
ストレージキャパシタ１７０は、前段ゲートラインと、有機ゲート絶縁膜１７４を介してゲートライン１５２に重畳される画素電極１７６とから構成される。このようなストレージキャパシタ１７０は、画素電極１７６に充電された画素電圧を、次の画素電圧が充電される時点まで維持されるようにする。
ゲートパッド１８０は、ゲートライン１５２から延長されて、ゲートドライバ（図示せず）及び保護膜１７８を貫通するゲートパッドホール１８２に接続されることにより、ゲートドライバとゲートライン１５２とを電気的に接続させる。
データパッド１８４は、データライン１５４から延長されて、データドライバ（図示せず）及び保護膜１７８を貫通するデータパッドホール１８６を介して接続されることにより、データドライバとデータライン１５４とを電気的に接続させる。このようなデータパッド１８４は、データライン１５４から延長されたデータパッド下部電極１８４ａと、データパッド下部電極１８４ａを覆うように形成されたデータパッド上部電極１８４ｂとを含む。
以下、図８Ａ〜図８Ｆを参照しながら、本発明の実施の形態１に係る有機ＴＦＴアレイ基板の製造方法について詳細に説明する。
まず、図８Ａにおいて、基板１５１上にスパッタリングまたはＰＥＣＶＤ等の蒸着方法によりソース／ドレイン金属層を形成した後、第１マスクを用いたフォトリソグラフィ工程及びエッチング工程を施すことにより、ソース電極１６０及びドレイン電極１６２と、データパッド下部電極１８４ａ及びデータライン（図示せず）を含むソース／ドレイン金属パターンを形成する。ソース／ドレイン金属としては、金（Ａｕ）、モリブデン（Ｍｏ）、チタニウム、タンタリウム、モリブデン合金（Ｍｏ ａｌｌｏｙ）、銅（Ｇｕ）及びアルミニウム（Ａｌ）系金属等が用いられる。
その後、ソース／ドレイン金属パターンが形成された基板１５１上に、スパッタリングまたはＰＥＣＶＤ等の蒸着方法により透明導電物質を形成した後、第２マスクを用いたフォトリソグラフィ工程及びエッチング工程を施すことにより、図８Ｂに示すように、ドレイン電極１６２に接続された画素電極１７６と、データパッド下部電極１８４ａを覆うデータパッド上部電極１８４ｂを含む透明導電パターンを形成する。この際、データパッド下部電極１８４ａと、データパッド下部電極１８４ａを覆うデータパッド上部電極１８４ｂとから成るデータパッド１８４が完成する。透明導電物質としては、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）等が用いられる。
続いて、透明導電パターンが形成された基板１５１上に、スピンコーティングまたはスピンレスコーティング等の方法により、有機半導体物質及び有機絶縁物質を順次前面塗布した後、約８０℃以上かつ１２０℃以下の温度で、１分〜５分の期間にわたって硬化することにより、図８Ｃに示すように、有機半導体物質層１６４ａ及び有機絶縁物質層１７４ａを基板１５１上の全面に形成する。有機半導体物質としては、ペンタセン（ｐｅｎｔａｃｅｎｅ）系列、ポリチオフェン（ｐｏｌｙｔｈｉｏｐｈｅｎｅ）系列、ポリアリルアミン（ｐｏｌｙａｒｙｌａｍｉｎｅ）系列の物質等が用いられ、有機絶縁物質としては、ＢＣＢまたはＰＦＣＢのようなアクリル（ａｃｒｙｌ）系有機化合物が用いられる。
その後、有機半導体物質層１６４ａ及び有機絶縁物質層１７４ａ上に、スパッタリング等の蒸着方法によりゲート金属層及びフォトレジスト膜を形成した後、第３マスクを用いたフォトリソグラフィ工程によりゲートフォトレジストパターン１７５を形成し、ゲートフォトレジストパターン１７５をマスクとしてエッチング工程を施すことにより、図８Ｄに示すように、ゲート電極１５８、ゲートライン１５２及びゲートパッド１８０を含むゲート電極パターンを形成する。ゲートフォトレジストパターン１７５はフォトアクリルを含む。
続いて、ゲートフォトレジストパターン１７５及びゲート電極パターンをマスクとして用いたドライエッチング工程で、有機半導体物質１６４ａ及び有機ゲート絶縁物質１７４ａをパターニングすることにより、図８Ｅに示すように、有機ＴＦＴ１５６のチャネルを形成する有機半導体層１６４と、有機ゲート絶縁膜１７４とを含む有機物質パターンを形成する。ダミー有機半導体層１６５は、有機半導体層１６４が形成された領域を除いて、ゲート電極パターンが形成された全領域下で形成される。以上の本発明の有機ＴＦＴアレイ基板の製造方法では、有機物質パターンが形成されるが、ゲート電極パターン上のゲートフォトレジストパターン１７５がストリップ工程で除去されることはない。ゲート金属としては、モリブデン（Ｍｏ）及びモリブデン合金（Ｍｏ ａｌｌｏｙ）等を含むモリブデン系金属が用いられる。
最後に、有機物質パターンが形成された基板１５１上に、スピンコーティングまたはスピンレスコーティング等の方法により、フォトアクリル（ｐｈｏｔｏａｃｒｙｌ）または他の物質を全面塗布した後、約８０℃以上かつ１２０℃以下の温度で、１分〜５分の期間にわたって硬化した後、第４マスクを用いたフォトリソグラフィ工程でパターニングすることにより、図８Ｆに示すように、セル領域から画素電極１７６を露出させると共に、ゲートパッド１８０を露出させるゲートパッドホール１８２と、データパッド上部電極１８４ｂを露出させるデータパッドホール１８４と、を含む保護膜１７８を形成する。保護膜１７８は、形成後に、約１２０℃以上かつ１７０℃以下の温度で、３０分〜２時間の期間にわたって硬化させることによって完成する。
以上のように、本発明の実施の形態１に係る有機ＴＦＴアレイ基板及びその製造方法によれば、有機半導体層１６４を比較的単純なスピンコーティングまたはスピンレスコーティング等の方式で形成することができる。従って、無機ＴＦＴ（図１内のＴＦＴ６参照）を用いた無機ＴＦＴアレイ基板に比べて製造工程が単純化され、スパッタリングまたはＰＥＣＶＤ等を施すための高価の蒸着装備の使用を減らすことができるので、ＴＦＴの製造費用を節減することが可能になる。
また、ゲート電極パターンを形成した後、ゲート電極パターンを形成するためのゲートフォトレジストパターン１７５が除去されないので、有機半導体層１６４の形成後のストリップ工程を削除することができる。従って、ゲートフォトレジストパターン１７５を除去するためのストリップ液によって有機半導体層１６４が損傷されることを防ぐことができる。
更に、ゲートフォトレジストパターン１７５及びゲート電極パターンをマスクとして用いたドライエッチング工程で有機半導体層１６４をパターニングすることにより、フォトリソグラフィ工程を用いることなく有機半導体層１６４を形成することができる。従って、有機半導体層１６４を形成するためのフォトリソグラフィ工程での腐食液や、フォトレジストのストリップ工程でのストリップ液による有機半導体層１６４の損傷を受けることなく、有機ＴＦＴ１５６のチャネルにパターニングすることができる。
実施の形態２．
図９は、本発明の実施の形態２に係る有機ＴＦＴアレイ基板を示す断面図であり、前述の製造工程において、第２マスク工程（図８Ｂ参照）を第１マスク工程（図８Ａ参照）よりも先に施した場合の基板構成を示している。図９においては、画素電極１７６をソース／ドレイン金属パターン（ドレイン電極１６２）の下部に形成することができる。この際、データパッド１８４は、図６及び図７に示す有機ＴＦＴアレイ基板のデータパッド１８４とは異なり、データパッド上部電極１８４ｂがデータライン（図示せず）から延長される。
図９は、本発明の実施の形態２に係る有機ＴＦＴアレイ基板を示す断面図であり、前述の製造工程において、第２マスク工程（図８Ｂ参照）を第１マスク工程（図８Ａ参照）よりも先に施した場合の基板構成を示している。図９においては、画素電極１７６をソース／ドレイン金属パターン（ドレイン電極１６２）の下部に形成することができる。この際、データパッド１８４は、図６及び図７に示す有機ＴＦＴアレイ基板のデータパッド１８４とは異なり、データパッド上部電極１８４ｂがデータライン（図示せず）から延長される。
１５１ 基板、１５６ ＴＦＴ、１５８ ゲート電極、１６０ ソース電極、１６２ ドレイン電極、１７４ ゲート絶縁膜、１６４ 半導体層、１５２ ゲートライン、１５４ データライン、１６４ 有機半導体層、１６５ ダミー半導体層、１７０ ストレージキャパシタ、１７４ 有機ゲート絶縁膜、１７５ ゲートフォトレジストパターン、１７６ 画素電極、１７８ 保護膜、１８０ ゲートパッド、１８２ ゲートパッドホール、１８４ データパッド、１８６ データパッドホール。
Claims (31)
- 基板上に形成されたデータライン及び前記データラインに交差するゲートラインと；
前記データラインに接続されたソース電極と；
前記ソース電極から一定間隔に離隔されたドレイン電極と；
前記ソース電極と前記ドレイン電極とが離隔された領域にチャネルを形成するための有機半導体層と；
前記有機半導体層上に形成されるゲート電極と；
前記有機半導体層と前記ゲート電極との間に形成される有機ゲート絶縁膜と；
前記ゲート電極を形成するために前記ゲート電極上に形成されたゲートフォトレジストパターンと；
前記ドレイン電極に接続された画素電極と；
前記基板上に形成され、前記画素電極を露出させる貫通ホールを備えた保護膜と；
前記ゲートラインで接続され、前記データラインにゲート信号を供給するゲートパッドと；
前記データラインに接続され、前記データラインにデータ信号を供給するデータパッドと；
を備えたことを特徴とする有機薄膜トランジスタアレイ基板。 - 前記ゲート電極はパターンを有し、前記有機ゲート絶縁膜及び前記有機半導体層は、前記ゲート電極のパターンと同一のパターンを有することを特徴とする請求項１に記載の有機薄膜トランジスタアレイ基板。
- 前記有機半導体層は、ペンタセン（ｐｅｎｔａｃｅｎｅ）系列、ポリチオフェン（ｐｏｌｙｔｈｉｏｐｈｅｎｅ）系列、ポリアリルアミン（ｐｏｌｙａｒｙｌａｍｉｎｅ）系列の物質のうち、少なくとも１つを含むことを特徴とする請求項１に記載の有機薄膜トランジスタアレイ基板。
- 前記ゲートフォトレジストパターンは、フォトアクリル（ｐｈｏｔｏａｃｒｙｌ）を含むことを特徴とする請求項１に記載の有機薄膜トランジスタアレイ基板。
- 前記ゲート金属は、モリブデン（Ｍｏ）を含むことを特徴とする請求項１に記載の有機薄膜トランジスタアレイ基板。
- 前記保護膜は、フォトアクリル（ｐｈｏｔｏａｃｒｙｌ）を含むことを特徴とする請求項１に記載の有機薄膜トランジスタアレイ基板。
- 前記データパッドは、
前記データラインから伸張されるデータパッド下部電極と；
前記データパッド下部電極の上に形成されたデータパッド上部電極と；
を備えたことを特徴とする請求項１に記載の有機薄膜トランジスタアレイ基板。 - 前記データパッドは、
データパッド下部電極と；
前記データラインから伸張され、前記データパッド下部電極の上に形成されたデータパッド上部電極と；
を備えたことを特徴とする請求項１に記載の有機薄膜トランジスタアレイ基板。 - 前記保護膜を貫通して、前記ゲートパッドを露出させるゲートパッドホールと；
前記保護膜を貫通して、前記データパッドを露出させるデータパッドホールと；
を更に備えたことを特徴とする請求項１に記載の有機薄膜トランジスタアレイ基板。 - 基板上に、データライン、前記データラインに接続されたソース電極、及び前記ソース電極から一定間隔に離隔されたドレイン電極、を含むソース／ドレイン金属パターンを形成する段階と；
前記ドレイン電極に接続される画素電極を形成する段階と；
前記ソース／ドレイン金属パターンが形成された前記基板上に、有機半導体物質、有機絶縁物質、ゲート金属層及びフォトレジスト膜を順次積層する段階と；
前記フォトレジスト膜をパターニングして、ゲート金属パターンが形成される領域にフォトレジストパターンを形成する段階と；
前記フォトレジストパターンをマスクとして用いて、前記ゲート金属パターンを形成する段階と；
前記フォトレジストパターン及び前記ゲート金属パターンをマスクとして用いて、前記有機絶縁物質及び前記有機半導体物質をパターニングし、有機ゲート絶縁膜を形成し、前記ソース電極と前記ドレイン電極との間にチャネルを形成するための有機半導体層を形成する段階と；
前記基板上に保護膜を形成して、フォトリソグラフィ工程によって前記保護膜に貫通ホールを形成して、前記画素電極を露出させる段階と；
前記ゲートラインに接続され、前記ゲートラインにゲート信号を供給するゲートパッドを形成する段階と；
前記データラインに接続され、前記データラインにデータ信号を供給するデータパッドを形成する段階と；
を含むことを特徴とする有機薄膜トランジスタアレイ基板の製造方法。 - 前記フォトレジスト膜をパターニングする段階は、フォトリソグラフィ工程を含むことを特徴とする請求項１０に記載の有機薄膜トランジスタアレイ基板の製造方法。
- 前記ゲート金属パターンは、前記データラインに交差するゲートラインと、前記ゲートラインに接続されたゲート電極と、を含むことを特徴とする請求項１０に記載の有機薄膜トランジスタアレイ基板の製造方法。
- 前記ゲート金属パターンを形成する段階は、エッチング工程を含むことを特徴とする請求項１０に記載の有機薄膜トランジスタアレイ基板の製造方法。
- 前記有機絶縁物質及び前記有機半導体物質をパターニングする段階は、エッチング工程を含むことを特徴とする請求項１０に記載の有機薄膜トランジスタアレイ基板の製造方法。
- 前記ソース／ドレイン金属パターンを形成する段階は、
前記基板上に、ソース／ドレイン金属層を蒸着する段階と；
前記ソース／ドレイン金属層上にフォトレジスト膜を形成する段階と；
前記フォトレジスト膜をパターニングしてフォトレジストパターンを形成する段階と；
前記フォトレジストパターンをマスクとして用いて、前記ソース／ドレイン金属層をパターニングする段階と；
前記フォトレジストパターンを除去する段階と；
を含むことを特徴とする請求項１０に記載の有機薄膜トランジスタアレイ基板の製造方法。 - 前記ソース／ドレイン金属層を蒸着する段階は、スパッタリングまたはＰＥＣＶＤ方式のうちの一つを含むことを特徴とする請求項１５に記載の有機薄膜トランジスタアレイ基板の製造方法。
- 前記フォトレジスト膜を形成する段階は、スピンコーティングまたはスピンレスコーティングのうちの一つを含むことを特徴とする請求項１５に記載の有機薄膜トランジスタアレイ基板の製造方法。
- 前記フォトレジスト膜をパターニングする段階は、フォトリソグラフィ工程を含むことを特徴とする請求項１５に記載の有機薄膜トランジスタアレイ基板の製造方法。
- 前記ソース／ドレイン金属層をパターニングする段階は、エッチング工程を含むことを特徴とする請求項１５に記載の有機薄膜トランジスタアレイ基板の製造方法。
- 前記フォトレジストパターンを除去する段階は、ストリップ工程を含むことを特徴とする請求項１５に記載の有機薄膜トランジスタアレイ基板の製造方法。
- 前記有機半導体物質及び前記有機絶縁物質は、スピンコーティングまたはスピンレスコーティングのうちの一つにより基板上に形成されることを特徴とする請求項１０に記載の有機薄膜トランジスタアレイ基板の製造方法。
- 前記ゲート金属層は、スパッタリング方法により蒸着されることを特徴とする請求項１０に記載の有機薄膜トランジスタアレイ基板の製造方法。
- 前記有機絶縁物質及び前記有機半導体物質をパターニングするエッチング工程は、ドライエッチング工程であることを特徴とする請求項１４に記載の有機薄膜トランジスタアレイ基板の製造方法。
- 前記ゲート電極、前記有機ゲート絶縁膜及び前記有機半導体層は、同一のパターンに形成されることを特徴とする請求項１０に記載の有機薄膜トランジスタアレイ基板の製造方法。
- 前記有機半導体層は、ペンタセン（ｐｅｎｔａｃｅｎｅ）系列、ポリチオフェン（ｐｏｌｙｔｈｉｏｐｈｅｎｅ）系列、ポリアリルアミン（ｐｏｌｙａｒｙｌａｍｉｎｅ）系列の物質のうち、少なくとも何れか１つから形成されることを特徴とする請求項１０に記載の有機薄膜トランジスタアレイ基板の製造方法。
- 前記ゲートフォトレジストパターンは、フォトアクリル（ｐｈｏｔｏａｃｒｙｌ）を含むことを特徴とする請求項１６に記載の有機薄膜トランジスタアレイ基板の製造方法。
- 前記ゲート金属は、モリブデン（Ｍｏ）を含むことを特徴とする請求項１０に記載の有機薄膜トランジスタアレイ基板の製造方法。
- 前記データパッドを形成する段階は、
前記データラインから伸張されるデータパッド下部電極を形成する段階と；
前記データパッド下部電極の上にデータパッド上部電極を形成する段階と；
を含むことを特徴とする請求項１０に記載の有機薄膜トランジスタアレイ基板の製造方法。 - 前記データパッドは、
データパッド下部電極を形成する段階と；
前記データラインから伸張されて、前記データパッド下部電極の上にデータパッド上部電極を形成する段階と；
を含むことを特徴とする請求項１０に記載の有機薄膜トランジスタアレイ基板の製造方法。 - 前記保護膜を貫通して、前記ゲートパッドを露出させるゲートパッドホールと、前記保護膜を貫通して、前記データパッドを露出させるデータパッドホールと、を形成する段階を更に含むことを特徴とする請求項１０に記載の有機薄膜トランジスタアレイ基板の製造方法。
- 前記有機ゲート絶縁膜を介して、前記画素電極が前記ゲートラインと重畳される領域にストレージキャパシタを形成する段階を更に含むことを特徴とする請求項１０に記載の有機薄膜トランジスタアレイ基板の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060038241A KR101243395B1 (ko) | 2006-04-27 | 2006-04-27 | 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007298942A JP2007298942A (ja) | 2007-11-15 |
| JP4523577B2 true JP4523577B2 (ja) | 2010-08-11 |
Family
ID=38647939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006324196A Active JP4523577B2 (ja) | 2006-04-27 | 2006-11-30 | 有機薄膜トランジスタアレイ基板及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7602464B2 (ja) |
| JP (1) | JP4523577B2 (ja) |
| KR (1) | KR101243395B1 (ja) |
| CN (1) | CN100563022C (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101340727B1 (ko) * | 2006-09-11 | 2013-12-12 | 엘지디스플레이 주식회사 | 박막 패턴의 제조방법 및 이를 이용한 액정표시패널 및 그제조방법 |
| KR20090037725A (ko) * | 2007-10-12 | 2009-04-16 | 삼성전자주식회사 | 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시장치 |
| DE102008026216B4 (de) * | 2008-05-30 | 2010-07-29 | Polyic Gmbh & Co. Kg | Elektronische Schaltung |
| CN102034751B (zh) * | 2009-09-24 | 2013-09-04 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN102646792B (zh) * | 2011-05-18 | 2015-07-22 | 京东方科技集团股份有限公司 | 有机薄膜晶体管阵列基板及其制备方法 |
| CN102956550B (zh) * | 2011-08-18 | 2015-03-25 | 元太科技工业股份有限公司 | 制造主动阵列基板的方法与主动阵列基板 |
| CN102629578B (zh) * | 2011-09-29 | 2014-05-07 | 京东方科技集团股份有限公司 | 一种tft阵列基板及其制造方法和显示装置 |
| TWI544263B (zh) | 2011-11-02 | 2016-08-01 | 元太科技工業股份有限公司 | 陣列基板及其製造方法 |
| TWI575577B (zh) * | 2011-11-15 | 2017-03-21 | 友達光電股份有限公司 | 畫素結構及畫素結構的製造方法 |
| TWI463534B (zh) * | 2012-02-10 | 2014-12-01 | E Ink Holdings Inc | ㄧ種主動陣列基板的製造方法 |
| US20170104033A1 (en) * | 2015-10-13 | 2017-04-13 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Array substrate and manufacturing method for the same |
| CN109088001B (zh) * | 2018-09-14 | 2022-04-12 | 宁波石墨烯创新中心有限公司 | 一种有机薄膜晶体管及其制备方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03145767A (ja) * | 1989-10-31 | 1991-06-20 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
| JPH0611733A (ja) * | 1992-03-11 | 1994-01-21 | Honeywell Inc | マルチギャップカラー液晶表示装置 |
| JPH1051001A (ja) * | 1996-08-07 | 1998-02-20 | Mitsubishi Electric Corp | 薄膜トランジスタおよびこれを用いた液晶表示装置並びに薄膜トランジスタの製造方法 |
| JP2001196591A (ja) * | 2000-01-13 | 2001-07-19 | Internatl Business Mach Corp <Ibm> | 薄膜トランジスタ、および薄膜トランジスタの製造方法 |
| JP2004006827A (ja) * | 2002-04-22 | 2004-01-08 | Konica Minolta Holdings Inc | 有機薄膜トランジスタ素子 |
| JP2004163941A (ja) * | 2003-11-10 | 2004-06-10 | Seiko Epson Corp | 表示装置及びアクテブマトリクス基板 |
| JP2004288836A (ja) * | 2003-03-20 | 2004-10-14 | Toshiba Corp | 有機薄膜トランジスタおよびその製造方法 |
| JP2005196157A (ja) * | 2003-12-29 | 2005-07-21 | Lg Philips Lcd Co Ltd | 半透過型液晶表示素子およびその製造方法 |
| JP2006013513A (ja) * | 2004-06-25 | 2006-01-12 | Lg Phillips Lcd Co Ltd | 薄膜トランジスタアレイ基板及びその製造方法 |
| JP2006073993A (ja) * | 2004-08-30 | 2006-03-16 | Lg Philips Lcd Co Ltd | 有機薄膜トランジスタの製造方法及び液晶表示素子の製造方法並びに有機薄膜トランジスタ |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100619160B1 (ko) * | 1999-12-24 | 2006-09-08 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정표시장치의 제조방법 |
| KR101002332B1 (ko) * | 2003-12-30 | 2010-12-17 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100659055B1 (ko) * | 2004-06-23 | 2006-12-19 | 삼성에스디아이 주식회사 | 유기 박막 트랜지스터를 구비한 능동 구동형 유기전계발광 디스플레이 장치 및 그 제조방법 |
| KR100659061B1 (ko) * | 2004-09-20 | 2006-12-19 | 삼성에스디아이 주식회사 | 유기 박막 트랜지스터 및 이를 구비한 평판표시장치 |
-
2006
- 2006-04-27 KR KR1020060038241A patent/KR101243395B1/ko active IP Right Grant
- 2006-11-14 US US11/599,559 patent/US7602464B2/en active Active
- 2006-11-22 CN CNB2006101449117A patent/CN100563022C/zh active Active
- 2006-11-30 JP JP2006324196A patent/JP4523577B2/ja active Active
-
2009
- 2009-08-27 US US12/549,032 patent/US7820477B2/en active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03145767A (ja) * | 1989-10-31 | 1991-06-20 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
| JPH0611733A (ja) * | 1992-03-11 | 1994-01-21 | Honeywell Inc | マルチギャップカラー液晶表示装置 |
| JPH1051001A (ja) * | 1996-08-07 | 1998-02-20 | Mitsubishi Electric Corp | 薄膜トランジスタおよびこれを用いた液晶表示装置並びに薄膜トランジスタの製造方法 |
| JP2001196591A (ja) * | 2000-01-13 | 2001-07-19 | Internatl Business Mach Corp <Ibm> | 薄膜トランジスタ、および薄膜トランジスタの製造方法 |
| JP2004006827A (ja) * | 2002-04-22 | 2004-01-08 | Konica Minolta Holdings Inc | 有機薄膜トランジスタ素子 |
| JP2004288836A (ja) * | 2003-03-20 | 2004-10-14 | Toshiba Corp | 有機薄膜トランジスタおよびその製造方法 |
| JP2004163941A (ja) * | 2003-11-10 | 2004-06-10 | Seiko Epson Corp | 表示装置及びアクテブマトリクス基板 |
| JP2005196157A (ja) * | 2003-12-29 | 2005-07-21 | Lg Philips Lcd Co Ltd | 半透過型液晶表示素子およびその製造方法 |
| JP2006013513A (ja) * | 2004-06-25 | 2006-01-12 | Lg Phillips Lcd Co Ltd | 薄膜トランジスタアレイ基板及びその製造方法 |
| JP2006073993A (ja) * | 2004-08-30 | 2006-03-16 | Lg Philips Lcd Co Ltd | 有機薄膜トランジスタの製造方法及び液晶表示素子の製造方法並びに有機薄膜トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101064332A (zh) | 2007-10-31 |
| CN100563022C (zh) | 2009-11-25 |
| US20070252934A1 (en) | 2007-11-01 |
| KR20070105708A (ko) | 2007-10-31 |
| KR101243395B1 (ko) | 2013-03-13 |
| US7820477B2 (en) | 2010-10-26 |
| US7602464B2 (en) | 2009-10-13 |
| US20090317941A1 (en) | 2009-12-24 |
| JP2007298942A (ja) | 2007-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4523577B2 (ja) | 有機薄膜トランジスタアレイ基板及びその製造方法 | |
| JP4527615B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| JP4107662B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JP4280727B2 (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| US7907228B2 (en) | TFT LCD structure and the manufacturing method thereof | |
| KR101127836B1 (ko) | 박막트랜지스터 기판의 제조 방법 | |
| TWI475643B (zh) | 液晶顯示器之陣列基板及其之製造方法 | |
| US20150179669A1 (en) | Method of manufacturing array substrate, array substrate and display device | |
| US7927899B2 (en) | Liquid crystal display panel and fabricating method thereof | |
| JP2004212940A (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| JP5329019B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| JP2000221542A (ja) | 薄膜トランジスタ基板 | |
| KR101340727B1 (ko) | 박막 패턴의 제조방법 및 이를 이용한 액정표시패널 및 그제조방법 | |
| WO2011114404A1 (ja) | アクティブマトリクス基板 | |
| KR101267067B1 (ko) | 유기 박막 트랜지스터 및 그 제조방법과 이를 이용한 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR101055201B1 (ko) | Ｃｏｔ형 액정표시소자의 제조방법 | |
| KR20050055384A (ko) | 액정표시패널 및 그 제조 방법 | |
| KR100625030B1 (ko) | 액정표시소자의 제조방법 | |
| KR20170013576A (ko) | 박막트랜지스터를 포함하는 기판 | |
| KR101409287B1 (ko) | 박막 트랜지스터 어레이 기판 | |
| KR101398325B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| KR20040076974A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20080050711A (ko) | 액정표시패널의 제조 방법 | |
| KR20050065819A (ko) | 박막트랜지스터 어레이 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100401 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100511 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100527 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4523577 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |