JP2004279741A

JP2004279741A - 表示装置およびその駆動方法

Info

Publication number: JP2004279741A
Application number: JP2003071194A
Authority: JP
Inventors: Naoki Takada; 直樹高田; Hiroyuki Nitta; 博幸新田; Nobuyuki Koganezawa; 信之小金沢; Kikuo Ono; 記久雄小野; Takashi Shoji; 孝志庄司
Original assignee: Hitachi Ltd; Hitachi Displays Ltd
Current assignee: Hitachi Ltd; Japan Display Inc
Priority date: 2003-03-17
Filing date: 2003-03-17
Publication date: 2004-10-07
Anticipated expiration: 2023-03-17
Also published as: KR20040082028A; CN100337267C; TWI264696B; KR100563170B1; JP4628650B2; CN1530903A; US7446760B2; TW200425038A; US20040183792A1; US20090058844A1

Abstract

【課題】本発明の目的は、表示装置の階調電圧の不足及び動画ぼやけを抑制することである。
【解決手段】本発明は、走査ドライバ１０４が、４行分の画素をまとめて選択した後に他の４行分の画素について１行単位でかつダブルゲート駆動で順次選択し、データドライバ１０３が、黒データに応じた階調電圧を４行分の画素へまとめて供給した後に表示データに応じた階調電圧を他の４行分の画素へ順次供給する。
【選択図】図３

Description

【０００１】
【発明の属する技術分野】
本発明は、ホールド型輝度応答である液晶表示装置において、１フレーム期間において映像データをブランキング・データによりマスクをする輝度応答化する駆動技術と、各画素行に対応した夫々ゲート線にゲート信号を２度印加するダブルゲートパルス駆動技術を組み合わせた表示装置及びその駆動方法に関する。
【０００２】
【従来の技術】
第１の従来の技術として、動画データ中に黒データを挿入し液晶表示パネルに表示する表示装置がある（特許文献１〜３参照）。
【０００３】
第２の従来の技術として、正規の階調電圧を液晶表示パネルの画素行に印加する前に予備的な電圧をその画素行に印加する表示装置（ダブルゲート駆動）がある（特許文献４及び５参照）。
【０００４】
【特許文献１】特開平９−１８８１４号公報
【特許文献２】特開平１１−１０９９２１号公報
【特許文献３】特開２００３−３６０５６号公報
【特許文献４】特開平８−２４８３８５号公報
【特許文献５】特開２００２−２５８８１７号公報
【０００５】
【発明が解決しようとする課題】
第１の従来技術では、動画ぼやけを防止できるが、画素に階調電圧を印加する期間が短い場合や画素の応答性が悪い場合には画素に階調電圧を十分に印加できない恐れがある。
【０００６】
第２の従来技術では、画素に階調電圧を十分に印加できるが、動画表示する場合に残像が発生し動画ぼやけが発生する恐れがある。
【０００７】
本発明の目的は、階調電圧の不足及び動画ぼやけを抑制した高画質の表示装置及びその駆動方法を提供することである。
【０００８】
【課題を解決しようとする手段】
本発明は、走査ドライバが、ｎ行分の画素をまとめて選択した後に他のｎ行分の画素についてｎ行よりも少ない行単位でかつダブルゲート駆動で順次選択し、データドライバが、黒データに応じた階調電圧をｎ行分の画素へまとめて供給した後に表示データに応じた階調電圧を他のｎ行分の画素へ順次供給する。さらに、制御回路が、ｎ周期に１度の割合で信号を発生しないクロック信号（例えば、走査・クロック）と１フレーム周期で信号を複数回発生する走査開始信号を走査ドライバへ出力し、ブランキング・データをクロック信号の信号を発生しないタイミングで表示データの代わりにデータドライバへ出力する。
【０００９】
また、本発明は、制御回路が、ｎ周期に１度の割合で信号を発生しないクロック信号とクロック信号の信号を発生しないタイミングで走査ドライバによる画素の選択を無効化する第１の走査有効信号とクロック信号の信号を発生しないタイミングで走査ドライバによる画素の選択を有効化する第２の走査有効信号を走査ドライバへ出力し、特定データ（例えば、ブランキング・データ）をクロック信号の信号を発生しないタイミングで表示データの代わりにデータドライバへ出力する。好ましくは、制御回路が、クロック信号の信号を発生しないタイミングから次の次に信号を発生しないタイミングまでの期間分（例えば、８Ｈ水平周期期間分）の時間幅を有する信号を１フレーム周期で１回発生する走査開始信号を走査ドライバへ出力する。
【００１０】
また、本発明は、制御回路が、ｎ周期に１度の割合で信号を発生しないクロック信号と１フレーム周期で信号を複数回発生する走査開始信号を走査ドライバへ出力し、ブランキング・データをクロック信号の信号を発生しないタイミングの直前の信号を発生したタイミングで表示データの代わりにデータドライバへ出力する。
【００１１】
また、本発明は、制御回路が、クロック信号と１フレーム周期で信号を複数回発生する走査開始信号を走査ドライバへ出力し、ブランキング・データをクロック信号の周期期間のうち後半期間に表示データの代わりにデータドライバへ出力する。
【００１２】
【発明の実施の形態】
以下、本発明による表示装置及びその駆動方法に関する具体的な実施形態を、第１の実施例及びこれに関連する図面を参照して説明する。この実施例の説明にて参照する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、夫々の実施例において、本発明による表示装置はノーマリ・ブラック方式で画像を表示する液晶表示装置として記述されるが、その画素構造を先述の如く変更することにより、本発明によるエレクトロルミネセンス型や発光素子アレイ型の表示装置が具現され得ることは言うまでもない。また、ノーマリ・ホワイト方式で画像を表示する液晶表示装置でもよい。
【００１３】
以下、第１の実施例について図１、図２、図３、図４で説明する。
【００１４】
第１の実施例は、アクティブ・マトリクス方式の液晶表示装置においてダブルゲート駆動を行い、さらにホールド型輝度応答である液晶表示装置にブランキング・データを挿入する駆動を行うことを特徴とする。特に、第１の実施例は、映像データに対してダブルゲート駆動を行い、ブランキング・データに対してシングルゲート駆動を行う。これら２つの駆動を併せ持つことによって、高精細化が進む液晶表示装置において、高画質な映像を実現し、且つホールド型輝度応答による表示装置に特有な「動画ぼやけ」を改善することができる。
【００１５】
図１に、アクティブ・マトリクス方式（ＡｃｔｉｖｅＭａｔｒｉｘＳｃｈｅｍｅ）の液晶表示装置の構成を示す。
【００１６】
図１に示す如く、二次元的又は行列（Ｍａｔｒｉｘ）状に配置された複数の画素ＰＩＸの各々に画素電極ＰＸとこれに映像信号を供給するスイッチング素子ＳＷ（例えば、薄膜トランジスタ）が設けられる。このように複数の画素ＰＩＸが配置された素子は、画素アレイ（ＰｉｘｅｌｓＡｒｒａｙ）１０１とも呼ばれ、液晶表示装置における画素アレイは液晶表示パネルとも呼ばれる。この画素アレイにおいて、複数の画素ＰＩＸは画像を表示する所謂画面をなす。
【００１７】
図１に示された画素アレイ１０１には、横方向に延びる複数のゲート線１０（ＧａｔｅＬｉｎｅｓ、走査信号線とも呼ばれる）と縦方向（このゲート線１０と直交する方向）に延びる複数のデータ線１２（ＤａｔａＬｉｎｅｓ、映像信号線とも呼ばれる）とがそれぞれ並設（ｊｕｘｔａｐｏｓｅ）される。図１に示される如く、Ｇ１，Ｇ２，Ｇ３，…Ｇｎなる番地で識別される夫々のゲート線１０沿いには複数の画素ＰＩＸが横方向に並ぶ所謂画素行（ＰｉｘｅｌＲｏｗ）が、Ｄ１Ｒ，Ｄ１Ｇ，Ｄ１Ｂ，…ＤｍＢなる番地で識別される夫々のデータ線１２沿いには複数の画素ＰＩＸが縦方向に並ぶ所謂画素列（ＰｉｘｅｌＣｏｌｕｍｎ）が形成される。ゲート線１０は、走査ドライバ１０４（ＳｃａｎｎｉｎｇＤｒｉｖｅｒ，走査駆動回路とも呼ばれる）からその各々に対応する画素行（図１の場合、各ゲート線の下側）をなす画素ＰＩＸに夫々設けられたスイッチング素子ＳＷに電圧信号を印加し、夫々の画素ＰＩＸに設けられた画素電極ＰＸとデータ線１２の一つとの電気的な接続を開閉する。特定の画素行に設けられたスイッチング素子ＳＷの群を、これに対応するゲート線１０から電圧信号（選択電圧）を印加して制御する動作は、ラインの選択又は「走査（Ｓｃａｎｎｉｎｇ）」とも呼ばれ、走査ドライバ１０４からゲート線１０に印加される上記電圧信号は走査信号又はゲート信号とも呼ばれる。
【００１８】
一方、データ線１２の夫々には、データ・ドライバ１０３（ＤａｔａＤｒｉｖｅｒ，映像信号駆動回路とも呼ばれる）から階調電圧（ＧｒａｙＳｃａｌｅＶｏｌｔａｇｅ，又はＴｏｎｅＶｏｌｔａｇｅ）とよばれる電圧信号が印加され、その各々に対応する画素列（図１の場合、各データ線の右側）をなす画素ＰＩＸの上記走査信号で選択された夫々の画素電極ＰＸに上記階調電圧を印加する。データ・ドライバ１０３は、画素アレイ１０１に対して片側に配置される。よって、データ・ドライバ１０３は、１度に１行分の階調電圧しか出力できない。
【００１９】
このような液晶表示装置をテレビジョン装置に組み込んだ場合、インタレース方式で受信される映像データ（映像信号）の１フィールド期間又はプログレッシブ方式で受信される映像データの１フレーム期間に対して、上記走査信号はゲート線１０のＧ１からＧｎに順次印加され、１フィールド期間又は１フレーム期間に受信される映像データから生成された階調電圧が夫々の画素行を構成する画素の一群に順次印加される。画素の各々には、上述の画素電極ＰＸと、共通電極１０２からの基準電圧（ＲｅｆｅｒｅｎｃｅＶｏｌｔａｇｅ）又はコモン電圧（ＣｏｍｍｏｎＶｏｌｔａｇｅ）が信号線１１を通して印加される対向電極ＣＴとで液晶層ＬＣを挟む言わば容量素子が形成され、画素電極ＰＸと対向電極ＣＴとの間に生じる電界で液晶層ＬＣの光透過率を制御する。上述の如く、映像データのフィールド期間毎又はフレーム期間毎にゲート線Ｇ１乃至Ｇｎを順次選択する動作を１回行う場合、例えば或るフィールド期間に或る画素の画素電極ＰＸに印加された階調電圧は、この或るフィールド期間に続く次のフィールド期間で別の階調電圧を受けるまで、この画素電極ＰＸに理論的には保持される。従って、この画素電極ＰＸと上記対向電極ＣＴとに挟まれる液晶層ＬＣの光透過率（換言すれば、この画素電極ＰＸを有する画素の明るさ）は、１フィールド期間毎に所定の状態に保たれる。このようにフィールド期間毎又はフレーム期間毎に画素の明るさを保持しながら画像を表示する液晶表示装置は、ホールド型表示装置（Ｈｏｌｄ−ｔｙｐｅＤｉｓｐｌａｙＤｅｖｉｃｅ）とも呼ばれ、映像信号を受けた瞬間に画素毎に設けられた蛍光体を電子線照射により発光させる陰極線管（Ｃａｔｈｏｄｅ−ｒａｙＴｕｂｅ）のような所謂インパルス型表示装置（Ｉｍｐｕｌｓｅ−ｔｙｐｅＤｉｓｐｌａｙＤｅｖｉｃｅ）と区別される。
【００２０】
図２に液晶表示装置における駆動回路のブロック図を示す。データ・ドライバ駆動信号群１０７には、ドライバ・データ１０６に含まれるデータ群とその各々に対応する水平走査期間との関係をデータ・ドライバ１０３に認識させる水平データ・クロック（ＨｏｒｉｚｏｎｔａｌＤａｔａＣｌｏｃｋ）ＣＬ１と、各水平走査期間に対応するデータ群に含まれるデータの夫々と液晶パネル１０１の信号線との関係をデータ・ドライバ１０３に認識させるドットクロック（ＤｏｔＣｌｏｃｋ）ＣＬ２と、データ・ドライバ１０３に入力するＬＣＤ制御信号の極性反転制御信号ＰＯＬとが含まれる。
【００２１】
一方、走査ドライバ１０４には、走査・ドライバ駆動信号群１０８として、上記水平走査期間に呼応して階調電圧を供給すべき１又は複数の画素行を選択する、換言すれば夫々の画素行に対応するゲート線１０に走査信号を印加するタイミングを制御する走査クロック（ＳｃａｎｎｉｎｇＣｌｏｃｋ）ＣＬ３と、夫々の画素行に対応するゲート線１０に走査信号を印加するのを有効もしくは無効にする走査有効信号（ＳｃａｎｎｉｎｇＥｎａｂｌｅＳｉｇｎａｌ）ＤＩＳＰ１、ＤＩＳＰ２と、画素アレイの１画面を表示制御回路１０５から水平走査期間毎に転送されるデータ郡で走査する一連の工程の開始と終了を指示する走査開始信号（ＳｃａｎｎｉｎｇＳｔａｒｔＳｉｇｎａｌ）ＦＬＭが表示制御回路１０５から転送される。走査クロックＣＬ３は、水平データ・クロックＣＬ１と同期している。しかし、走査クロックＣＬ３は、水平走査期間の周期で信号を発生するが、ｎ周期（ｎは２以上の自然数）に一度の割合で信号を発生しない信号である。走査開始信号ＦＬＭは、１フレーム期間（画素アレイ１０１が１画面分の映像データを表示する期間）に２回の信号を発生する。走査開始信号ＦＬＭの１回分の信号の時間幅は、水平走査期間の整数倍（自然数倍）である。よって、１フレーム期間中の走査開始信号ＦＬＭ全体の時間幅も整数倍（２以上の自然数倍）である。
【００２２】
液晶タイミング・コントローラ１０５は、８つのメモリ回路（ライン・メモリとも呼ばれる。）１１３−１、１１３−２、・・・、１１３−８を持ち、表示装置に入力される映像データ１０９は、１ライン毎にこのメモリ回路の何れかにメモリライトデータ１１２として書き込まれ、且つこのメモリ回路から映像データ１０９がメモリリードデータ１１２として再生映像に適した様式で読み出される。液晶タイミング・コントローラ１０５は、メモリリードライト制御信号１１１を用いて、メモリ回路１１３へのメモリライトデータ１１２の書き込み及びメモリリードデータ１１２の読み出しを制御する。本実施例の場合、例えば、１ライン分のデータが１１３−１のメモリ回路に書き込まれると同時に１１３−２のメモリ回路から映像データ１０９が再生映像に適した様式で読み出される。次に次ライン分の映像データが１１３−２のメモリ回路に書き込まれると同時に１１３−３のメモリ回路から映像データ１０９が再生映像に適した様式で読み出される。このような映像データのメモリ回路１１３への書き込みとこれからの読み出しがライン毎に繰り返される。本実施例では、映像データ処理用のメモリ回路１１３を８つ使用しているが、その数は表示装置に要請される機能に応じて適宜変更しうる。なお、メモリ回路を示す参照番号に付けられたサフィックス（Ｓｕｆｆｉｘ）−１、−２、・・・、−８は、本実施例の表示装置に備えられた表示制御回路（液晶タイミング・コントローラ）に接続された８つのメモリ回路を識別させる為のものであり、これらのサフィックスが省かれて記される参照番号１１３はメモリ回路を総称するものとして理解されたい。液晶タイミング・コントローラ１０５は、ブランキング・データを予め（初期設定で）保持しており、所定のタイミングでブランキング・データを出力する。液晶タイミング・コントローラ１０５は、ＲＯＭ内にブランキング・データを予め保持しておくのが好ましい。
【００２３】
図３は液晶表示制御回路ブロックへの入力信号と上記液晶表示制御回路ブロックからの出力信号及び各ゲート線におけるゲート信号の波形を示すタイミングチャートである。
【００２４】
液晶表示装置ブロック１００に入力される映像データ１０９は、メモリ回路１１３から水平データ・クロックＣＬ１の周期で読み出される。図３に示すように、液晶表示装置に出力される映像データＤａｔａ（出）には、映像データ１，２，３，４・・・と、ブランキング・データとしての黒データＢＫが水平走査期間毎に分けられる。ブランキング・データは、黒データでなくても、データ・ドライバ１０３で生成可能な複数の階調電圧のうち、相対的に低い又は最も低い階調電圧を出力するためのデータ、即ち画素アレイ１０１上で相対的に低い又は最も低い輝度を発するためのデータであればよい。
【００２５】
図３の各ゲートＧ１、Ｇ２、Ｇ３・・・のゲート信号は、走査開始信号ＦＬＭ、走査・クロックＣＬ３及びに走査有効信号ＤＩＳＰ１、ＤＩＳＰ２によって制御される。本実施例における図３では、１×１ドット反転駆動において、映像データに対してのみダブルゲート駆動を行い、且つブランキング・データには正規のゲート電圧信号のみを挿入する。ダブルゲート駆動において、２つの走査開始信号ＦＬＭのうち、各画素行において予備充電（Ｐｒｅ−Ｃｈａｒｇｅ）を行う１つめのゲート電圧信号を生成するための第一弾目のＦＬＭ信号は、各画素行において正規のゲート電圧信号を生成するための第二弾目のＦＬＭ信号の、走査・クロックＣＬ３信号の周期で数えて二つ手前に、換言すれば黒データＢＫの階調電圧信号が印加される１Ｈ水平周期期間を除いた２Ｈ水平周期期間手前のタイミングに合わせて生成する。走査されるゲート線は、走査・クロックＣＬ３の周期でシフトされ、且つゲート線の走査タイミングは、走査有効信号ＤＩＳＰ１が有効な場合にのみ行われる。尚、予備充電の電圧は、正規のゲート電圧と同一である。
【００２６】
例えば、図３においては１つ目の走査開始信号ＦＬＭが来たときに、走査・クロックＣＬ３信号の周期に合わせ、１Ｈ水平周期期間、データ線Ｇ１にデータ信号が生成される。またこの時、ＤＩＳＰ１は有効状態になっている。また、１つ目のゲート信号が印加される場合においては、予備充電を行うので、データ信号の極性は正規の階調電圧と同極性である。この１Ｈ水平周期期間を経て次の走査・クロックＣＬ３信号によって、選択されるゲート線はＧ１からＧ２にシフトする。ここで、ゲート線Ｇ１からゲート線Ｇ２にシフトしてきてから、次のゲート線Ｇ３にシフトするまでは２Ｈ水平周期期間ある。その中で、走査有効信号ＤＩＳＰ１の制御により、２Ｈ水平周期期間の内の前半の１Ｈ水平周期期間ではゲート信号を生成して、後半の１Ｈ水平周期期間ではゲート信号を生成しない。また、ＤＩＳＰ１の制御によって、ゲート線のＧ２においてゲート信号が生成されない１Ｈ水平周期期間では、走査有効信号ＤＩＳＰ２による制御により、ゲート線Ｇ２５３、Ｇ２５４、Ｇ２５５、Ｇ２５６にゲート信号を生成する。そして、このゲート信号が生成された４つのゲート線には、データ・ドライバよりデータ信号として黒データＢＫの階調電圧が印加される。次に、走査・クロックＣＬ３によってゲート信号が印加されるゲート線はＧ２からＧ３へとシフトし、１Ｈ水平周期期間の間、ゲート線Ｇ３にゲート信号が生成される。このように、ダブルゲート駆動の予備充電を行う為の１つ目のゲート信号は、選択するゲート線をゲート線Ｇ１、Ｇ２、Ｇ３・・・と走査・クロックＣＬ３に同期させて順次シフトさせ、走査有効信号ＤＩＳＰ１による制御によって生成される。ここで、ダブルゲート駆動の予備充電を行う為の１つ目のゲート信号が生成されるゲート線に対応した画素行に印加されるデータ極性は、正規の階調電圧を印加する為の二つ目のゲート信号電圧と同極性になる。また、途中、ＤＩＳＰ１の制御によってゲート信号が生成されない１Ｈ水平周期期間では、ＤＩＳＰ２の制御によって選択された４つのゲート線において、黒データＢＫのデータ信号が印加される。
【００２７】
次に図３において２つ目の走査開始信号が来たときにも、同様に、走査・クロックＣＬ３信号の周期に合わせ、１Ｈ水平周期期間、データ線Ｇ１にデータ信号が生成される。またこの時、ＤＩＳＰ１は有効状態になっている。この１Ｈ水平周期期間を経て次の走査・クロックＣＬ３信号によって、選択されるゲート線はＧ１からＧ２にシフトする。さらに、走査・クロックＣＬ３の周期にあわせ、選択されるゲート線はＧ２からＧ３へ、Ｇ３からＧ４へと順次シフトする。またこの時の、ＤＩＳＰ１も有効状態になっている。各ゲート線における夫々２つ目のゲート信号が生成され、順次ゲート線をシフトしていく時、メモリ回路１１３からは１Ｈ水平周期期間毎の映像データ１，２，３，４・・・が順次送られてくる。ここで、映像データ１，２，３，４・・・とした映像データの数字は、液晶表示装置の画素アレイにおいて、先頭ラインを１として上から順番に番号をつけた時のライン番号に対応している。よって、各ゲート線Ｇ１，Ｇ２，Ｇ３，Ｇ４に対応した夫々画素行における各画素ＰＩＸへは、各データ線からの階調電圧として、夫々映像データ１，２，３，４からの階調電圧が印加される。
【００２８】
そして、ゲート線Ｇ３からゲート線Ｇ４にシフトしてきてから、次のゲート線Ｇ５にシフトするまでは２Ｈ水平周期期間ある。ここでも上記したダブルゲート駆動の１つ目のゲート信号の生成と同様な制御を行う。走査有効信号ＤＩＳＰ１の制御により、２Ｈ水平周期期間の内の前半の１Ｈ水平周期期間ではゲート信号を生成して、後半の１Ｈ水平周期期間ではゲート信号を生成しない。また、ＤＩＳＰ１の制御によって、ゲート線のＧ２においてゲート信号が生成されない１Ｈ水平周期期間では、走査有効信号ＤＩＳＰ２による制御により、ゲート線Ｇ２５７、Ｇ２５８、Ｇ２５９、Ｇ２６０にゲート信号を生成する。そして、このゲート信号が生成された４つのゲート線には、ブランキング・データとして黒データＢＫの階調電圧がデータ信号に印加される。このように、ダブルゲート駆動の正規な階調電圧を各ラインに印加する為の２つ目のゲート信号においても、選択するゲート線をゲート線Ｇ１、Ｇ２、Ｇ３・・・と走査・クロックＣＬ３に同期させて順次シフトさせ、走査有効信号ＤＩＳＰ１による制御によって生成される。この時、映像データ１，２，３，４・・・の各データ線におけるデータ信号は、夫々ゲート線Ｇ１、Ｇ２、Ｇ３、Ｇ４・・・に対応した夫々の画素行における各画素ＰＩＸに順次印加される。そして、途中、ＤＩＳＰ１の制御によってゲート信号が生成されない１Ｈ水平周期期間では、ＤＩＳＰ２の制御によって選択された４つのゲート線において、黒データＢＫのデータ信号が画素アレイ１０１へ印加される。つまり黒データＢＫに応じた階調電圧が４行分の画素行にまとめて供給され、その後、表示データに応じた階調電圧が１行づつ順次画素行へ供給される。また、図３の例では、黒データＢＫのデータ信号は、予備充電の直後の１Ｈ水平周期期間又は正規充電の直後の１Ｈ水平周期期間の何れかに画素アレイ１０１へ印加される。
【００２９】
次に図４の各ゲートＧ１、Ｇ２、Ｇ３・・・のゲート信号は、走査開始信号ＦＬＭ、走査・クロックＣＬ３及びに走査有効信号ＤＩＳＰ１、ＤＩＳＰ２によって制御される。図４では、１×２ドット反転駆動において、映像データに対してのみダブルゲート駆動を行い、ブランキング・データには正規のゲート電圧信号のみを挿入する。ダブルゲート駆動において、２つの走査開始信号ＦＬＭのうち、各画素行において予備充電を行う１つめのゲート電圧信号を生成するための第一弾目のＦＬＭ信号は、各画素行において正規のゲート電圧信号を生成するための第二弾目のＦＬＭ信号の、走査・クロックＣＬ３信号の周期で数えて４つ手前に、換言すれば黒データＢＫの階調電圧信号が印加される１Ｈ水平周期期間を除いた４Ｈ水平周期期間手前のタイミングに合わせて生成する。走査されるゲート線は、走査・クロックＣＬ３の周期でシフトされ、且つゲート線の走査タイミングは、走査有効信号ＤＩＳＰ１が有効な場合にのみ行われる。図４における制御は図３と同じであり、よって走査開始信号ＦＬＭが異なるだけであるので、ここでは図４における事象の説明を省略する。図４の例では、黒データＢＫのデータ信号は、予備充電と正規充電の間の１Ｈ水平周期期間に画素アレイ１０１へ印加される。
【００３０】
上記したような走査開始信号ＦＬＭ、走査・クロックＣＬ３、走査有効信号ＤＩＳＰ１、ＤＩＳＰ２により制御することで、各ゲート線に対応した夫々の画素行の走査においては、映像データに関して、ダブルパルス駆動が行われる事で各画素ＰＩＸにおける画素電極ＰＸへの充電率を改善し、且つ映像データの途中にブランキング・データが入ることで、ホールド型輝度応答によりみられる「動画ぼやけ」を改善することができる。第１の実施例では、１フレーム期間内にダブルゲート駆動とブランキング・データ挿入の両者を実現できる。
【００３１】
次に、第２の実施例について図１、図２、図５で説明する。
【００３２】
本第２の実施例における液晶表示装置に関しては図１と同様なので、ここでは液晶表示装置の映像表示原理の説明については省略する。また本第２の実施例における液晶表示装置の制御回路ブロック図についても、図２と同様なものなので詳細は略す。
【００３３】
第２の実施例は、第１の実施例でシングルゲート駆動を行っていたブランキング・データに対してもダブルゲート駆動を行う点を特徴とする。第２の実施例での駆動方法により、第１の実施例が有する効果に加え、ホールド型輝度応答による表示装置に特有な「動画ぼやけ」を、より改善する事が可能である。
【００３４】
図５は液晶表示制御回路ブロックへの入力信号と上記液晶表示制御回路ブロックからの出力信号及び各ゲート線におけるゲート信号の波形を示すタイミングチャートである。
【００３５】
液晶表示装置ブロック１００に入力される映像データ１０９は、メモリ回路１１３から水平データ・クロックＣＬ１の周期で読み出される。図５においても、図３と同様に、液晶表示装置の中の画素アレイへ出力される映像データＤａｔａ（出）には、映像データ１，２，３，４・・・と、ブランキング・データとしての黒データＢＫが水平走査期間毎に分けられる。図５の各ゲートＧ１、Ｇ２、Ｇ３・・・のゲート信号は、走査開始信号ＦＬＭ、走査・クロックＣＬ３及びに走査有効信号ＤＩＳＰ１、ＤＩＳＰ２によって制御される。
【００３６】
映像データに対するダブルゲート駆動に関しては、第１の実施例における制御と同じ方法で行われるので、第２の実施例においてはその説明を省く。
【００３７】
ブランキング・データに対するダブルゲート駆動では、生成された走査開始信号ＦＬＭが８Ｈ水平周期期間を持つ。走査開始信号ＦＬＭにより、先頭ゲート線Ｇ１の選択期間には８回分の走査・クロックＣＬ３周期期間が、換言すれば１０Ｈ水平周期期間が存在する。一方、走査有効信号ＤＩＳＰ２は常に５Ｈ水平周期期間毎に１回、１Ｈ水平周期間の走査有効期間を生成する。よって、ゲート線Ｇ１の選択期間と走査有効信号ＤＩＳＰ２が有効になる周期より、ゲート線Ｇ１には二つのゲート信号が生成される。
【００３８】
例えば、図５に示すように生成された走査開始信号ＦＬＭが８Ｈ水平周期期間を持つ場合、先頭ゲート線Ｇ１の選択期間には８回の走査・クロックＣＬ３周期が、換言すれば１０Ｈ水平周期期間が存在する。選択された１０Ｈ水平周期期間の間で、走査有効信号ＤＩＳＰ２の制御によって、先頭ゲート線Ｇ１におけるゲート信号は、４Ｈ水平周期期間を空けて、二つ生成される（図５）。また、先頭ゲート線Ｇ１が選択された後は、選択されるゲート線が走査・クロックＣＬ３毎に順次ゲート線Ｇ２，Ｇ３，Ｇ４・・・とシフトしていき、またゲート線Ｇ１と同様に、夫々のゲート線においては、４Ｈ水平周期を空けてゲート信号が二つ生成される（図５）。夫々のゲート線における二つの生成されたゲート信号により選択された各画素行におけるそれぞれの画素ＰＩＸには、データ・ドライバから、ブランキング・データとして黒データＢＫの階調電圧が印加される。
【００３９】
このように、ダブルゲート駆動を映像データに加えブランキング・データにおいても行うことで、各画素行における黒データへの充電率は改善される。
【００４０】
次に、第３の実施例について図１、図２、図６、図７、図８で説明する。
【００４１】
本第３の実施例における液晶表示装置に関しては図１と同様なので、ここでは液晶表示装置の映像表示原理の説明については省略する。また本第３の実施例における液晶表示装置の制御回路ブロック図についても、図２と同様なものなので詳細は略す。
【００４２】
映像データもしくはブランキング・データの階調電圧をデータ・ドライバから各画素ＰＩＸに書き込むのは、夫々のゲート線においてゲート信号が生成されている期間において行われる。映像データの書き込みが行われるゲート線においてゲート信号が生成され、そのゲート信号の立下り時、ゲート波形遅延により、飛び込み電圧、再書き込み電圧がばらつく。図６はスイッチング素子（例えば、薄膜トランジスタなど）の特性により作られるＣｇｓ起因の飛び込み電圧をＣａｄｄで相殺することで、飛び込み電圧絶対値を小さくし、飛び込み電圧ばらつき、再書き込みばらつきを低減し横輝度傾斜を改善する。
【００４３】
本第３の実施例は、第１の実施例に対し、Ｃａｄｄ，Ｃｇｓ相殺駆動を追加した点を特徴とするこれによって、第１の実施例が有する効果に加え、横輝度傾斜を改善することができる。
【００４４】
Ｃａｄｄ、Ｃｇｓ相殺駆動を行う為には、ゲート線Ｇ（ｎ）におけるゲート信号の立ち下がりとゲート線Ｇ（ｎ＋１）におけるゲート信号の立ち上がりのタイミングが一致することが必要となる。
【００４５】
図７は、第１の実施例における１×１ドット反転駆動においての駆動方法に加えＣａｄｄ、Ｃｇｓ相殺駆動を行う場合の液晶表示制御回路ブロックへの入力信号と上記液晶表示制御回路ブロックからの出力信号及び各ゲート線におけるゲート信号の波形を示すタイミングチャートである。
【００４６】
例えば、図７における各ゲート線に生成される二つのゲート信号のうち正規の階調電圧を印加する為の２つ目のゲート信号に着目すると、ゲート線Ｇ４におけるゲート信号の立ち下がりとゲート線Ｇ５、もしくはゲート線Ｇ８におけるゲート信号の立ち下がりとゲート線Ｇ９におけるゲート信号の立ち上がりのタイミングが一致するようにする。換言すると、ブランキング・データである黒データＢＫの書き込み前後のタイミングでゲート信号をシフトしていくゲート線Ｇ４とＧ５もしくはゲート線Ｇ８とＧ９において、黒データ書き込み直前のゲート線Ｇ４もしくはＧ８におけるゲート信号の立ち下がりのタイミングと黒データ書き込み直後のゲート線Ｇ５もしくはＧ９におけるゲート信号の立ち上がりのタイミングを一致させる。その為に、黒データ書き込み直前のゲート線Ｇ４もしくはＧ８におけるゲート信号の立ち下がりのタイミングにあわせて、黒データ書き込み直後のゲート線におけるゲート信号Ｇ５もしくはＧ９のゲート信号が立ち上げるようにダミー信号を生成する。よって、黒データ書き込み直後のゲート線Ｇ５もしくはＧ９におけるゲート信号は２Ｈ水平周期期間、生成される。この時ゲート信号の中にダミー信号が生成されたゲート線Ｇ５もしくはＧ９では、ダミー信号である１Ｈ水平周期期間では黒データＢＫの階調電圧が、正規の階調電圧が印加される１Ｈ水平周期期間では映像データの階調電圧が、データ・ドライバより送られてくるデータ信号として印加される。その為、ダミー信号の１Ｈ水平周期期間では黒データが一度走査されるが、この程度の時間的変化である場合、人間の視覚能力では変化をあまり感じ取れない程度であると考えられるので、影響は少ない。
【００４７】
同様に第１の実施例と同じ制御により、ブランキング・データである黒データＢＫが書き込まれるタイミングでは、４つのゲート線Ｇ２５７、Ｇ２５８、Ｇ２５９、Ｇ２６０もしくはＧ２６１、Ｇ２６２、Ｇ２６３、Ｇ２６４が同時に選択され、各ゲート線にゲート信号が印加される。この場合、同時に選択された４つのゲート線のうちの一番下になるゲート線Ｇ２６０もしくはＧ２６４とその次にくるゲート線Ｇ２６１もしくはＧ２６５のうち、前者のゲート線Ｇ２６０もしくはＧ２６４におけるゲート信号の立下りと後者のゲート線Ｇ２６１もしくはＧ２６５におけるゲート信号の立ち上がりを同じタイミングにするように、後者側のゲート線Ｇ２６１もしくはＧ２６５にダミー信号を生成する。こうする事で、同時に４つ選択されたゲート線において一番下にくるゲート線Ｇ２６０もしくはＧ２６４とその次にくるゲート線Ｇ２６１もしくはＧ２６５の間には、Ｃｇｓ起因の飛び込み電圧をＣａｄｄで相殺することで、飛び込み電圧絶対値を小さくし、飛び込み電圧ばらつき、再書き込みばらつきを低減し横輝度傾斜を改善する。また、ゲート線Ｇ２６１もしくはＧ２６５と夫々の次にシフトしていくゲート線Ｇ２６２もしくはＧ２６６の間では、Ｃｇｓ起因の飛び込み電圧をＣａｄｄにより相殺されないので、飛び込み電圧ばらつき、再書き込みばらつきが低減されず横輝度傾斜が起こる。しかしゲート線Ｇ２６１もしくはＧ２６５と夫々の次にシフトしていくゲート線Ｇ２６２もしくはＧ２６６は、それぞれ４Ｈ水平周期期間が経過した後に、それら二つのゲート線を含めた４つのゲート線が同時に選択されゲート信号が印加される為、この横輝度傾斜はキャンセルされる。
【００４８】
図８は、第１の実施例における１×２ドット反転駆動においての駆動方法に加えＣａｄｄ、Ｃｇｓ相殺駆動を行う場合の液晶表示制御回路ブロックへの入力信号と上記液晶表示制御回路ブロックからの出力信号及び各ゲート線におけるゲート信号の波形を示すタイミングチャートである。
【００４９】
図８における制御は図７と同じであり、よって走査開始信号ＦＬＭが異なるだけであるので、ここでは図８における事象の説明を省略する。
【００５０】
上記したように、ゲート線Ｇ（ｎ）において生成されるゲート信号の立下り時とゲート線Ｇ（ｎ＋１）において生成されるゲート信号の立ち上がり時を同タイミングにするためにダミー信号を生成する。このような制御を行う事で、第１の実施例に加え、横輝度傾斜において改善するので、液晶表示装置における高画質化を計ることができる。
【００５１】
次に、第４の実施例について図１、図２、図９、図１０で説明する。
【００５２】
本第４の実施例における液晶表示装置に関しては図１と同様なので、ここでは液晶表示装置の映像表示原理の説明については省略する。また本第４の実施例における液晶表示装置の制御回路ブロック図についても、図２と同様なものなので詳細は略す。
【００５３】
本第４の実施例は、第１の実施例及び第３の実施例で、映像データの階調電圧のホールド時間とブランキング・データである黒データＢＫの階調電圧のホールド時間の比率が、１フレーム周期で３対１であったものを、１対１にしたことを特徴とする。このような駆動を行う事で、第１の実施例から第３の実施例に比べ、ブランキング・データのホールド時間が長くなり、よりインパルス型輝度応答に近づくので、ホールド型表示装置において見られる「動画ぼやけ」をさらに改善できる。
【００５４】
図９は液晶表示制御回路ブロックへの入力信号と上記液晶表示制御回路ブロックからの出力信号及び各ゲート線におけるゲート信号の波形を示すタイミングチャートである。
【００５５】
図９の各ゲートＧ１、Ｇ２、Ｇ３・・・のゲート信号は、走査開始信号ＦＬＭ、走査・クロックＣＬ３及びに走査有効信号ＤＩＳＰ１、ＤＩＳＰ２によって制御される。本実施例における図９では、１×１ドット反転駆動における映像データに対してのみダブルゲート駆動を行い、ブランキング・データには正規のゲート電圧信号のみを挿入する。ダブルゲート駆動において、２つの走査開始信号ＦＬＭのうち、各画素行において予備充電を行う１つめのゲート電圧信号を生成するための第一弾目のＦＬＭ信号は、各画素行において正規のゲート電圧信号を生成するための第二弾目のＦＬＭ信号の、走査・クロックＣＬ３信号の周期で数えて二つ手前に生成する。また、この走査開始信号ＦＬＭにより生成されるゲート線におけるゲート信号は、走査・クロックＣＬ３の周期でシフトされ、且つ走査有効信号ＤＩＳＰ１が有効な場合にのみ生成される。走査有効信号ＤＩＳＰ１は１Ｈ水平周期期間の前半半分において有効となり後半半分を無効にする。また走査有効信号ＤＩＳＰ１が１Ｈ水平周期期間の前半半分において有効なときに走査有効信号ＤＩＳＰ２は無効となり、走査有効信号ＤＩＳＰ１が１Ｈ水平周期期間の後半半分において無効なときに走査有効信号ＤＩＳＰ２は有効となる。よって、各ゲート線におけるゲート信号は、走査・クロックＣＬ３の周期でシフトしていき、且つ生成期間は１Ｈ水平周期期間の前半半分となり、後半半分の１Ｈ水平周期期間にはブランキング・データである黒データＢＫがある。
【００５６】
例えば、図９においては１つ目もしくは２つ目の走査開始信号ＦＬＭが来たときに、走査・クロックＣＬ３信号の周期に合わせ、１Ｈ水平周期期間の半分でデータ線Ｇ１にデータ信号が生成される。またこの時、１Ｈ水平周期期間の前半半分の期間でＤＩＳＰ１は有効状態になっている。また、１つ目と２つ目のゲート信号が印加される場合においては、データ信号の極性は予備充電の階調電圧と正規の階調電圧とは同極性である。これらのゲート線Ｇ１における二つのゲート信号が１Ｈ水平周期期間を経て次の走査・クロックＣＬ３信号によって、選択されるゲート線はＧ１からＧ２にシフトする。また、ＤＩＳＰ１の制御によって、選択されたゲート線Ｇ１においてゲート信号が生成されない１Ｈ水平周期期間の後半では、走査有効信号ＤＩＳＰ２による制御により、ゲート線Ｇ２５７にゲート信号を生成する。そして、ゲート線Ｇ２５７には、データ・ドライバよりデータ信号として黒データＢＫの階調電圧が印加される。このように、ダブルゲート駆動の予備充電を行う為の１つ目と正規の階調電圧を印加する２つ目のゲート信号は、選択するゲート線をゲート線Ｇ１、Ｇ２、Ｇ３・・・と走査・クロックＣＬ３に同期させて順次シフトさせ、走査有効信号ＤＩＳＰ１による制御によって１Ｈ水平周期の前半半分の期間で生成される。それに対応したＤＩＳＰ１の制御によってゲート信号が生成されない１Ｈ水平周期の後半半分の期間では、走査・クロックＣＬ３に同期して、ゲート線ＧＧ２５８、Ｇ２５９、２６０、２６１・・・と順次シフトさせて、ＤＩＳＰ２の制御によって黒データＢＫの階調電圧としてデータ信号が印加される。
【００５７】
次に本実施例における図１０では、１×２ドット反転駆動における映像データに対してのみダブルゲート駆動を行い、ブランキング・データには正規のゲート電圧信号のみを挿入する。ダブルゲート駆動において、２つの走査開始信号ＦＬＭのうち、各画素行において予備充電を行う１つめのゲート電圧信号を生成するための第一弾目のＦＬＭ信号は、各画素行において正規のゲート電圧信号を生成するための第二弾目のＦＬＭ信号の、走査・クロックＣＬ３信号の周期で数えて４つ手前に生成する。また、この走査開始信号ＦＬＭにより生成されるゲート線におけるゲート信号は、走査・クロックＣＬ３の周期でシフトされ、且つ走査有効信号ＤＩＳＰ１が有効な場合にのみ生成される。走査有効信号ＤＩＳＰ１は１Ｈ水平周期期間の前半半分において有効となり後半半分を無効にする。また走査有効信号ＤＩＳＰ１が１Ｈ水平周期期間の前半半分において有効なときに走査有効信号ＤＩＳＰ２は無効となり、走査有効信号ＤＩＳＰ１が１Ｈ水平周期期間の後半半分において無効なときに走査有効信号ＤＩＳＰ２は有効となる。よって、各ゲート線におけるゲート信号は、走査・クロックＣＬ３の周期でシフトしていき、且つ生成期間は１Ｈ水平周期期間の前半半分となり、後半半分の１Ｈ水平周期期間にはブランキング・データである黒データＢＫがある。
【００５８】
図１０における制御は図９と同じであり、よって走査開始信号ＦＬＭが異なるだけであるので、ここでは図１０における事象の説明を省略する。
【００５９】
このように、１Ｈ水平周期期間において、半周期を映像データの階調電圧のゲート信号を生成する時間とし、もう半周期をブランキング・データである黒データＢＫの階調電圧のゲート信号を生成する時間とする。そうすることで、１フレーム期間において、各画素ＰＩＸにおける画素電極ＰＸに対して印加される映像データの階調電圧のホールド時間とブランキング・データである黒データＢＫの階調電圧のホールド時間を、１対１の比率にし、且つダブルゲート駆動を行う。
【００６０】
本発明によれば、液晶表示装置に１フレーム期間に入力される映像データをブランキング・データによってマスクしてインパルス型輝度応答に近づけ、且つ各画素行に対応した夫々ゲート線にゲート信号を複数回印加することによりゲート走査駆動電位と同一極性電位を画素容量に予備充電するため、書き込み率の低下を回避でき、さらに高画質動画表示を実現できる。
【００６１】
【発明の効果】
本発明によれば、表示データをブランキング・データによってマスクすることにより動画ぼやけを抑制すると共に、ダブルゲート駆動により階調電圧の不足を抑制するという効果を奏する。これにより、高画質の表示装置を実現できる。
【図面の簡単な説明】
【図１】本発明によるアクティブ・マトリクス型の表示装置に備えられる画素アレイの一例の概略図。
【図２】本発明による液晶表示装置の概要を示すブロック図。
【図３】本発明の第１の実施例による液晶表示装置において、黒挿入を５Ｈ水平周期に１度のタイミングで行い、且つゲートダブルパルス駆動を１×１ドット反転駆動において行うタイミングチャート。
【図４】本発明の第１の実施例による液晶表示装置において、黒挿入を５Ｈ水平周期に１度のタイミングで行い、且つゲートダブルパルス駆動を１×２ドット反転駆動において行うタイミングチャート。
【図５】本発明の第２の実施例による液晶表示装置において、挿入される黒データに対するゲートダブルパルス駆動を行うタイミングチャート。
【図６】Ｃｇｓ起因によるデータ信号の飛び込み電圧、再書き込み電圧を相殺するための画素の設計図。
【図７】本発明による液晶表示装置において、ダミー信号を生成したゲート信号がシフトし、且つゲートダブルパルス駆動を１×１ドット反転駆動において行う第３の実施例におけるタイミングチャート。
【図８】本発明の第３の実施例による液晶表示装置において、ダミー信号を生成したゲート信号がシフトし、且つゲートダブルパルス駆動を１×２ドット反転駆動において行うタイミングチャート。
【図９】本発明の第４の実施例による液晶表示装置において、黒挿入を１Ｈ水平周期に１度のタイミングで行い、ゲートダブルパルス駆動を行う１×１ドット反転駆動において行うタイミングチャート。
【図１０】本発明の第４の実施例による液晶表示装置において、黒挿入を１Ｈ水平周期に１度のタイミングで行い、ゲートダブルパルス駆動を行う１×２ドット反転駆動において行うタイミングチャート。
【符号の説明】
１００…表示装置、１０１…画素アレイ、１０２…共通電圧電極、１０３…データ・ドライバ、１０４…走査ドライバ、１０５…タイミング・コントローラ、１０６…ドライバ・データ、１０７…データ・ドライバ駆動信号郡、１０８…走査・ドライバ駆動信号郡、１０９…映像データ（映像信号）、１１０…映像制御信号、１１１…メモリリードライト制御信号、１１２…メモリリードデータ及びメモリライトデータ、１１３…メモリ回路、１１４…ｎライン目ゲート線、１１５…ｎ＋１ライン目ゲート線、１１６…ｎライン目ドレイン線、１１７…ｎ＋１ライン目ドレイン線、１１８…薄膜トランジスタ（ＴＦＴ）。

Claims

マトリックス状に配置された複数の画素を有する画素アレイと、表示データに応じた階調電圧を前記画素へ供給するデータドライバと、前記階調電圧を供給すべき前記画素を行単位で選択するためのゲート信号を前記画疎へ供給する走査ドライバを備えた表示装置において、
前記走査ドライバは、ｎ行分の画素をまとめて選択した後に他のｎ行分の画素についてｎ行よりも少ない行単位でかつダブルゲート駆動で順次選択し、
前記データドライバは、黒データに応じた階調電圧を前記ｎ行分の画素へまとめて供給した後に前記表示データに応じた階調電圧を前記他のｎ行分の画素へ順次供給することを特徴とする表示装置。
前記走査ドライバは、４行分の画素をまとめて選択した後に他の４行分の画素について１行単位でかつダブルゲート駆動で順次選択し、
前記データドライバは、前記黒データに応じた階調電圧を前記４行分の画素へまとめて供給した後に前記表示データに応じた階調電圧を前記他の４行分の画素へ順次供給することを特徴とする請求項１に記載の表示装置。
前段行に供給する前記ゲート信号が立ち下がる場合に、後段行のゲート信号は立ち上がることを特徴とする請求項１に記載の表示装置。
マトリックス状に配置された複数の画素を有する画素アレイと、表示データに応じた階調電圧を前記画素へ供給するデータドライバと、前記階調電圧を供給すべき前記画素を１又は複数の行単位で選択する走査ドライバと、前記データドライバ及び前記走査ドライバを制御する制御回路を備えた表示装置において、
前記制御回路は、第１のクロック信号と前記表示データを前記データドライバへ出力し、ｎ周期に１度の割合で信号を発生しない第２のクロック信号と１フレーム周期で信号を複数回発生する走査開始信号を前記走査ドライバへ出力し、前記表示データとは異なる予め定められたブランキング・データを前記第２のクロック信号の信号を発生しないタイミングで前記表示データの代わりに前記データドライバへ出力することを特徴とする表示装置。
前記表示データを保持する第１のメモリと
前記ブランキング・データを予め保持する第２のメモリを備え、
前記制御回路は、前記表示データを前記第１のクロック信号に同期して前記第１のメモリから読み出して前記データドライバへ出力し、前記ブランキング・データを前記第１のクロック信号に同期しかつ前記第２のクロック信号の信号を発生しないタイミングで前記第２のメモリから読み出して前記データドライバへ出力することを特徴とする請求項４に記載の表示装置。
前記第１のクロック信号の周期及び前記第２のクロック信号の周期は、水平走査期間の周期に同期していることを特徴とする請求項４に記載の表示装置。
前記走査ドライバは、前記第２のクロック信号に従って前記画素を１行単位で順次選択すると共に前記走査開始信号に従って前記画素を１フレーム周期で１行あたり２回選択し、前記第２のクロック信号の信号を発生しないタイミングで前記画素をｎ行単位で選択し、
前記データドライバは、前記第１のクロック信号に従って、前記表示データに応じた階調電圧を前記１行単位で選択された画素へ供給し、前記ブランキング・データに応じた階調電圧を前記ｎ行単位で選択された画素へ供給することを特徴とする請求項４に記載の表示装置。
前記制御回路は、前記第２のクロック信号の信号を発生しないタイミングで前記走査ドライバによる前記画素の選択を無効化する第１の走査有効信号と、前記第２のクロック信号の信号を発生しないタイミングで前記走査ドライバによる前記画素の選択を有効化する第２の走査有効信号を前記走査ドライバへ出力することを特徴とする請求項４に記載の表示装置。
マトリックス状に配置された複数の画素を有する画素アレイと、表示データに応じた階調電圧を前記画素へ供給するデータドライバと、前記階調電圧を供給すべき前記画素を１又は複数の行単位で選択する走査ドライバと、前記データドライバ及び前記走査ドライバを制御する制御回路を備えた表示装置において、
前記制御回路は、第１のクロック信号と前記表示データを前記データドライバへ出力し、ｎ周期に１度の割合で信号を発生しない第２のクロック信号と前記第２のクロック信号の信号を発生しないタイミングで前記走査ドライバによる前記画素の選択を無効化する第１の走査有効信号と前記第２のクロック信号の信号を発生しないタイミングで前記走査ドライバによる前記画素の選択を有効化する第２の走査有効信号を前記走査ドライバへ出力し、前記表示データとは異なる予め定められた特定データを前記第２のクロック信号の信号を発生しないタイミングで前記表示データの代わりに前記データドライバへ出力することを特徴とする表示装置。
前記制御回路は、前記第２のクロック信号の信号を発生しないタイミングから次の次に信号を発生しないタイミングまでの期間分の時間幅を有する信号を１フレーム周期で１回発生する走査開始信号を前記走査ドライバへ出力することを特徴とする請求項９に記載の表示装置。
マトリックス状に配置された複数の画素を有する画素アレイと、表示データに応じた階調電圧を前記画素へ供給するデータドライバと、前記階調電圧を供給すべき前記画素を１又は複数の行単位で選択する走査ドライバと、前記データドライバ及び前記走査ドライバを制御する制御回路を備えた表示装置において、
前記制御回路は、第１のクロック信号と前記表示データを前記データドライバへ出力し、ｎ周期に１度の割合で信号を発生しない第２のクロック信号と１フレーム周期で信号を複数回発生する走査開始信号を前記走査ドライバへ出力し、前記表示データとは異なる予め定められたブランキング・データを前記第２のクロック信号の信号を発生しないタイミングの直前の信号を発生したタイミングで前記表示データの代わりに前記データドライバへ出力することを特徴とする表示装置。
前記走査ドライバは、前記第２のクロック信号及び前記走査開始信号に従って、前記第２のクロック信号のうち信号を発生しないタイミングの直前の信号を発生したタイミングを始期とする１水平周期期間から前記第２のクロック信号の信号を発生しないタイミングを始期とする１水平周期期間までに前記画素を１行単位で順次選択すると共に、前記第２のクロック信号の信号を発生しないタイミングの直前の信号を発生したタイミングを始期とする１水平周期期間に前記画素をｎ行単位で選択することを特徴とする請求項１１に記載の表示装置。
前記データドライバは、前記第１のクロック信号に従って、前記第２のクロック信号のうち信号を発生しないタイミングの直前に信号を発生したタイミングを始期とする１水平周期期間に前記表示データに応じた階調電圧を前記画素へ供給し、前記第２のクロック信号の信号を発生しないタイミングを始期とする１水平周期期間に前記ブランキング・データに応じた階調電圧を前記画素へ供給することを特徴とする請求項１２に記載の表示装置。
マトリックス状に配置された複数の画素を有する画素アレイと、表示データに応じた階調電圧を前記画素へ供給するデータドライバと、前記階調電圧を供給すべき前記画素を１又は複数の行単位で選択する走査ドライバと、前記データドライバ及び前記走査ドライバを制御する制御回路を備えた表示装置において、
前記制御回路は、第１のクロック信号と前記表示データを前記データドライバへ出力し、前記第１のクロック信号に同期した第２のクロック信号と１フレーム周期で信号を複数回発生する走査開始信号を前記走査ドライバへ出力し、前記表示データとは異なる予め定められたブランキング・データを前記第２のクロック信号の周期期間のうち後半期間に前記表示データの代わりに前記データドライバへ出力することを特徴とする表示装置。
前記第１のクロック信号及び前記第２のクロック信号の周期は、２水平周期期間であることを特徴とする請求項１４に記載の表示装置。
前記走査ドライバは、前記第２のクロック信号に従って前記第２のクロック信号の周期期間のうち前半期間に前記画素を１行単位で順次選択すると共に前記走査開始信号に従って前記画素を１フレーム周期で１行あたり２回選択し、前記第２のクロック信号に従って前記第２のクロック信号の周期期間の後半期間に前記画素を１行単位で順次選択することを特徴とする請求項１５に記載の表示装置。
マトリックス状に配置された複数の画素を有する画素アレイと、表示データに応じた階調電圧を前記画素へ供給するデータドライバと、前記階調電圧を供給すべき前記画素を行単位で選択するためのゲート信号を前記画疎へ供給する走査ドライバを備えた表示装置において、
前記走査ドライバは、ｎ行分の画素をダブルゲート駆動でまとめて選択することを特徴とする表示装置。
マトリックス状に配置された複数の画素を有する画素アレイと、表示データに応じた階調電圧を前記画素へ供給するデータドライバと、前記階調電圧を供給すべき前記画素を行単位で選択するためのゲート信号を前記画疎へ供給する走査ドライバを備えた表示装置において、
前記走査ドライバは、前記画素をダブルゲート駆動で選択し、
前記データドライバは、所定間隔で前記表示データの代わりに黒データに応じた階調電圧を前記画素へ供給することを特徴とする表示装置。
第１方向とこれに交差する第２方向に複数画素が存在する２次元的な画素群から形成される画素アレイと、
前記画素アレイに、前記第２方向沿いに平行に並んでいる各画素群に対し、走査信号を送る複数の走査信号線と、
前記画素アレイに、前記第１方向沿いに平行に並んでいる各画素群に対し、表示データの階調電圧をデータ信号として送る複数のデータ信号線と、
前記複数の前記走査信号線の夫々に前記走査信号を出力する走査ドライバと、前記複数の前記データ信号線の夫々に前記データ信号を出力するデータドライバと、
前記走査ドライバの中で前記走査信号線の走査を開始する第１クロック信号を送信し、且つ前記データドライバに送信される前記表示データの制御を行う第２クロック信号を送信する制御回路を備えた表示装置において、
前記制御回路は、前記走査ドライバから出力される前記走査信号を前記画疎アレイの全ライン数より少ないライン内に２度挿入し、且つ前記走査ドライバから出力される前記走査信号を１フレーム毎に合計３度挿入し、且つ１フレーム期間に各画素にホールドされるデータとして前記表示データと黒階調を示すデータを前記データドライバに出力することを特徴とする表示装置。
ホールド型輝度応答する液晶表示装置を駆動するための駆動方法において、
前記液晶表示装置の画素アレイに出力される映像データをｎラインに１度ブランキング・データでマスクしてインパルス型輝度応答化すると共に、前記画疎アレイの各画素行に対応した夫々ゲート線にゲート信号を２度印加することを特徴とする駆動方法。