JP3862966B2 - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP3862966B2 JP3862966B2 JP2001098862A JP2001098862A JP3862966B2 JP 3862966 B2 JP3862966 B2 JP 3862966B2 JP 2001098862 A JP2001098862 A JP 2001098862A JP 2001098862 A JP2001098862 A JP 2001098862A JP 3862966 B2 JP3862966 B2 JP 3862966B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- display
- period
- data
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0205—Simultaneous scanning of several lines in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2029—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having non-binary weights
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2033—Display of intermediate tones by time modulation using two or more time intervals using sub-frames with splitting one or more sub-frames corresponding to the most significant bits into two or more sub-frames
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Description
【発明の属する技術分野】
本発明は、アクティブマトリクス型の画像表示装置に係り、特にある選択期間に書き込まれた信号電圧を該選択期間以外も保持し、その信号電圧によって表示素子の電気光学特性を制御する画像表示装置に関し、さらに詳しくは、上記信号電圧は2値であり、その信号電圧の保持期間を表示すべき映像信号のレベルに応じて制御することにより画像の多階調表示を行う画像表示装置に関するものである。
【0002】
【従来の技術】
近年、高度情報化社会の到来に伴い、パーソナルコンピュータ、携帯情報端末、情報通信機器あるいはこれらの複合製品の需要が増大している。これらの製品には、薄型、軽量、高速応答のディスプレイが好適であり、自発光型の有機LED素子(OLED)などによる表示装置が用いられている。
【0003】
従来の有機LED表示装置の画素は、図21のようなものとなる。同図(a)において、ゲート線22とデータ線21の各交点に第一の薄膜トランジスタ(TFT)Tsw23が接続され、これにデータを蓄積する容量Cs25、有機LED26に流す電流を制御する第二の薄膜トランジスタTdr24が接続されている。
【0004】
これを駆動する波形は、同図(b)に示す通りである。データ信号Vsig28に応じた電圧が、ゲート電圧Vgh29でオンされる第一のTFTのトランジスタを介して第二のTFTのゲート電極に印加される。この第二のTFTのゲートに印加された信号電圧により第二のTFTの導電率が定まり、電流供給線27に印加される電圧Vddが、TFTと負荷素子である有機LED素子との間で分圧されて有機LED素子に流れる電流が定まる。ここで、Vsigがアナログ的に多値をとる構成では、第二のTFTの特性が表示装置の表示領域にわたって均一であることが要求される。しかし、非単結晶シリコンで能動層が構成されるTFTの電気的特性の不均一性により上記要求を満たすことが難しい。
【0005】
これを解決するために、第二のTFTをスイッチとして用い、有機LED素子に流す電流をオンとオフの2値とするデジタル駆動方式が提案されている。階調表示は、電流を流す時間を制御することにより実現する。この公知例としては、特開平10−214060号が知られている。
【0006】
その駆動のダイアグラムを図22に示す。同図の縦軸は垂直方向の走査線の位置であり、横軸は時間で、1フレーム分を示してある。上記公知例による駆動では、1フレーム期間を4個のサブフレームに分け、各サブフレーム内で共通の長さを有する垂直走査期間と、長さがサブフレームにより1,2,・・,24=64に重み付けされた発光期間が設けられている。
【0007】
【発明が解決しようとする課題】
上記のように、垂直走査期間と発光期間を分離する方式によると、文字どおり垂直走査期間は発光に供することができないので、1フレームに占める発光時間が短縮されてしまう。発光時間を確保するためには、垂直走査期間を短くしなければならない。しかし、ほぼ、垂直走査期間/垂直走査線数mの間だけTswのオン時間となるので、アクティブマトリクスに固有な配線容量、抵抗などを考慮すると、このオン時間を確保するためには十分大きな垂直走査期間が必要となる。例えば、8サブフレームの表示の場合、1サブフレームあたり約1ms程度の垂直走査期間が想定される。この場合は、発光に使える時間は約8msと1フレームの半分となるのに加え、1垂直走査は通常の約16倍速であることが要求される。
【0008】
これを解決するには、垂直走査を多重化し、垂直走査と発光を同時に進行させればよい。この時の駆動ダイアグラムは、図23に示すようなものとなる。図23は、3ビットの駆動例を示すものであり、3つの垂直走査と、表示が進行する状況が示されている。この駆動法の基本的な概念は、テレビジョン学会画像表示システム研究会資料11―4「AC形プラズマディスプレイによる中間調動画表示」(1973年3月12日)や、それをアクティブマトリクス液晶に適用した特許第2954329号に示唆されている。しかしながら、この垂直多重化の駆動法を実際に具体化する構成は明らかにされていない。
【0009】
また,一般にデジタルデータを用いて高精細,多階調表示を行う場合には,データ数の増加により,駆動回路の動作速度を高速化する必要があると共に,駆動回路の回路規模も増大する。このため,デジタルデータを用いて高精細化,多階調化を進めていくと消費電力が増大するという問題があるため,低消費電力化することが求められる。
【0010】
また,表示期間をいくつかのサブフレームに分割して各フレーム毎のオン・オフ表示を制御する手法では,テレビのように動画表示を行う場合に連続フレーム間でデータが混在し,動画像の画質が低下する問題がある。
【0011】
本発明の目的は、上記した従来技術の状況に鑑み、デジタル駆動で高精細な画像表示を行う構成、かつ階調数を増しても消費電力の増加を抑える回路規模を低減した構成の画像表示装置を提供することにある。また、動画像を表示しても画質が劣化しないように、常時、非表示のサブフレームを設ける画像表示装置を提供することにある。
【0012】
【課題を解決するための手段】
上記目的を達成する本発明は、アクティブマトリクス方式の画像表示装置において、垂直走査を多重化し表示期間と垂直走査期間を同時に進行させて高画質のデジタル駆動表示をさせる構成を実現することにある。
【0013】
本発明では、垂直ドライブ回路は、ビット数mのデジタルデータに対し(nは1以上の整数)<mであるn個のシフトレジスタが並列に配置され、前記シフトレジスタにそれぞれの走査開始信号が入力され、前記シフトレジスタの各々の垂直走査線への出力信号と、水平走査期間を各ビットごとに分割する制御信号との積からなる論理信号を、前記表示部に対して最も外側となるシフトレジスタから順に該シフトレジスタの出力を足し合わせた結果に応じて前記垂直走査線が駆動され、前記シフトレジスタによる垂直走査期間が、連続して入力される任意のnビットの表示期間の総和の最小値よりも短く、かつ前記n個のシフトレジスタの少なくとも一つの前記走査開始信号入力は複数の前記入力を切り替えて用いる。すなわち、n個のシフトレジスタにmビットのデジタルデータを印加し、それらの出力の論理演算を行った結果にもとづき垂直走査線一段分の電圧状態を規定する構成としてこれらを多重化し、かつシフトレジスタの少なくとも一つは複数のビットデータを切り替えて入力し、これらを上記多重化した垂直走査に同期させて出力させる。また、水平ドライブ回路は、n<mであるn個のラインデータラッチ回路を並列に有し、該データラッチ回路の各信号線へのビット毎の出力と水平走査期間を分割する制御信号との積からなる論理信号を、前記表示部に対して最も外側となるラインデータラッチ回路から順に該ラインデータラッチ回路の出力を足し合わせた結果に応じて表示素子の表示信号を出力し、かつ該ラインデータラッチ回路のうち少なくとも一つのデータ入力は複数のビットデータ信号を切り替えて入力する。
【0014】
これにより、回路規模を抑え、消費電力を低減しながら、mビットの階調表示を実現している。
【0015】
【発明の実施の形態】
以下、図面を用いて本発明の複数の実施の形態を説明する。
(実施例1)
図1は、第1の実施の形態による画像表示装置の主要部のブロック図である。画像表示装置は、画像信号入力端子1、A/D変換器2、メモリ3、垂直走査パルス発生回路4、水平走査パルス発生回路5、垂直ドライバ6、水平ドライバ7、アクティブマトリクス有機LEDパネル8、制御回路9、入力切替器10からなる。また、入力部に入力切替器10−1を有する垂直ドライバ6、同じく入力部に入力選択切替器10−2を有する水平ドライバ7、アクティブマトリクス有機LEDパネル8をまとめて表示部11と呼ぶことにする。表示部11は、同一基板上によるTFT駆動の構成としている。
【0016】
以下各ブロック図の動作を説明する。制御回路9では、入力された画像信号に同期した各種のコントロール信号を形成し、各回路に供給する。垂直走査パルス発生回路4では、制御回路9からのコントロール信号に基づき、有機LEDパネル8を垂直走査するためのパルスを発生し、入力切替器10−1を経て垂直ドライバ6を介して有機LEDパネル8を走査する。水平走査パルス発生回路5では、制御回路9からのコントロール信号に同期してメモリ3の各ビット毎の画像信号を入力切替器10−2を経て取り込み、水平方向に並ぶ表示画素への書込みパルスを形成する。この書き込みパルスは、水平ドライバ7を介し垂直走査にタイミングを合せて有機LEDパネル8に印加される。
【0017】
表示部11においては、垂直ドライバ6で選択された行の画素に対して、画像信号をA/D変換して得られたデジタルデータの各ビットに応じた所定の2値の電圧が、水平ドライバ7から出力され、その所定の電圧が各画素に書き込まれる。表示部11におけるアクティブマトリクス有機LEDパネルとしては、水平320画素、垂直240画素の表示領域を有する。
【0018】
以上の駆動で階調を表示するには、図2に示されるような多重化垂直走査を行えばよい。図2(a)は、画像信号が6ビットのデジタルデータの場合である。最下位ビット(LSB)から最上位ビット(MSB)までをb0、b1、b2、b3、b4、b5とする。このとき各ビット毎に対応させてそれぞれ実線L0、L1、L2、L3、L4、L5に沿って位相をずらした形で走査させ、時分割的に走査すればよい。ここで各ビットの垂直走査期間をフレーム期間に対して1/2以下となるようにすれば、MSBであるb5の走査期間は、下位ビットのb0またはb1の走査期間と全く重ならない。
【0019】
図2(b)に、(a)と同じ時間軸において各ビット毎のデータがパネルに出力される様子を示す。多重化垂直走査のために各ビット毎の処理回路を設けるとしたとき、各ビット処理回路BCnが表示のためのデータを出力している期間を、BC0〜5それぞれについてb0〜b5の枠で示している。垂直走査期間が短いと、図のようにBC5から出力されるb5のデータを、同期間にデータを出力していないBC1から出力しても問題ない。従って、例えば、b5とb1のデータを同じ出力回路を用いても,デジタルデータにしたがって各画素での有機LEDの発光時間が制御されるので、6ビットの場合は64階調の表示が可能になる。
【0020】
図3に、垂直ドライバ6の構成を示す。この構成例では、ビット毎に垂直走査制御の信号を足し合せることと、b5とb1とで共通の出力回路を用いている。ここでは、データビット数より少ない5系統のシフトレジスタ12―0、12―1、12―2、12―3、12―4が、それぞれスタートパルスG0st、G2st、G3st、G4st、及び選択スイッチで切り替えられるG5stまたはG1stによりシフト動作を開始する。これらシフトレジスタの出力を論理演算回路13―0、13―1、13―2、13―3、13―4に入力し、それぞれの論理演算回路の出力と、階調制御信号GDE0、GDE1、GDE2、GDE3、GDE4の制御信号をそれぞれのビット毎に積和してゆき、最終出力がハイレベルになった時に垂直走査線G1,G2,・・,G240に接続されたTFT、Tswがオンされる信号Vghが印加される。
【0021】
図4は,かかる構成の垂直ドライバに印加する制御動作波形を示したものである。図4(a)に示すように、時刻t=0にスタートパルスG0stが1H期間オンとなる(1Hは,水平走査期間)。この後,b0の発光期間1L(1Lは,フレーム期間を表示階調数で分割した期間:6ビットでは約1/63フレーム期間で,かつ1Hの整数倍とし,ここでは,1L=9Hとする。このときフレーム期間は,63L+6H=573Hとなる。)をおいて、t=10HにスタートパルスG1stがオンとなり、その後、期間2L=18Hをおいてt=29HにスタートパルスG2stがオンとなり、さらに4L=36Hをおいてt=66HにスタートパルスG3stが、さらに8L=72Hをおいてt=139HにスタートパルスG4stが、さらに16L=144Hをおいてt=284HにスタートパルスG5stがオンとなる。これらのスタートパルス間の期間は、それぞれ表示に用いられる。
【0022】
図4(b)に示すように、GDE0,GDE1,GDE2,GDE3,GDE4は、1H期間をこの順に等間隔に分割したパルス列である。図2の中で時刻t=t0で示した時間のように、BC0〜BC4の各ビット回路すべてからデータ出力がある場合はこのようなパルス列を、図2の中で時刻t=t1のように、BC1,BC3,BC4からのみ出力がある場合には図4(c)に示すようなパルス列を、それぞれ図3の構成の垂直ドライバに印加すればよい。
【0023】
ビット処理回路BC1でb1とb5を切り替えるとすると、最初の垂直走査線G1には、時刻0,時刻10+(1/5)H,時刻29+(2/5)H,時刻66+(3/5)H,時刻139+(4/5)H,時刻284+(1/5)Hのそれぞれに、期間約H/5だけTFTがオンする電圧Vghが印加されることになる。上述したように垂直走査期間がフレーム期間の1/2以下の240Hであるとすると、G1stからG5stまで及びG5stからG1stまでの間隔はそれぞれ274Hと298Hとであるため、同じシフトレジスタ12−1と論理演算回路13−1を共有しても時間的な重なりはない。また、1Hをビット数分割しているので、同時刻に複数の垂直走査線に接続されたTFTがオンして信号が混ざりあうことはない。
【0024】
上記の構成による垂直ドライバは、シフトレジスタと論理演算回路部および積和部を単位として追加すれば、垂直方向の配線の増大を来たすことなく容易に表示ビット数を増やすことができる。一方で、上記構成のように入力を切り替えて複数ビットを同一の出力回路で処理することにより、デジタルデータのビット数の増加よりは、回路規模の増加を抑えることができる。また、発光時間の総和は1フレーム期間をほぼ用いることができ、発光の効率を高めることができる。
【0025】
図5に、水平ドライバの構成を示す。水平ドライバ7は1系統のシフトレジスタとビット毎に、ラッチ回路14−0,14−1,14−2,14−3,14−4を設け、これらの出力とデータ出力制御信号DDE0,DDE1,DDE2,DDE3,DDE4を順次積和する構成である。ラッチ回路14−1の入力は選択スイッチをもうけてデータバスDB1とDB5を切り替えて用いる。
【0026】
基本的な駆動波形を図6に示す。データバスDB0,DB1,DB2,DB3,DB4には、フレームメモリに蓄積された画像データから必要に応じて取り出された最大5ビット分の画像データが並列に出力され、各ラッチ回路15に入力される。このデータ入力は、1H期間内にシフトレジスタ出力に同期して水平方向画素数320回繰り返される。しかる後、データラッチ信号DLに基づいてラッチ回路内のラインメモリに格納される。次の1H期間内にDDE0,DDE1,DDE2,DDE3,DDE4が順次オンとなっていき、デジタルデータに応じた高レベル電圧Vdh、低レベル電圧Vdlがデータ線に印加される。このデータ線への電圧印加のタイミングは、上に述べた垂直走査のタイミングと一致させる。
【0027】
従って、図2の中でt=t1で表される時刻のように、5ビット中3ビットしか出力がない場合には図4(c)と同じように、図6(c)のようなパルス列が印加される。これにより、最下位ビットのデータによるVdh印加は1L=9H保たれ、最上位ビットによるVdh印加は32L=288H保たれるように構成される。
【0028】
以上により、表示部11においては、有機LEDに流れる電流はオンオフの2値となるように制御される。すなわち、画素におけるスイッチトランジスタにおいて、ゲート信号Vghが、データ信号Vdh,Vdlと非飽和状態で動作する関係にあり、さらに、ドライバトランジスタにおいて、データ信号Vdhが、有機LEDの電流供給線への印加電圧Vddと非飽和状態で動作する関係にある。蓄積容量Csは、スイッチトランジスタがオフ状態にあるときにドライバトランジスタのゲート電圧変動を抑制し、有機LEDに流れる電流変化による階調表示の変化をきたさないように設定される。
【0029】
なお、本発明は上記の実施の形態に限定されるものではない。画素内のTFTの数は2個に限られず、これ以上でもよい。水平ドライバ、垂直ドライバをTFTで構成する例を示したが、アクティブマトリクス部との接続部分がTFTであれば本発明の効果が損われることがない。例えば、垂直ドライバのシフトレジスタ部分が外付けの集積回路で構成されてもよい。
【0030】
また、上記では、有機LEDディスプレイに関して説明したが、表示素子は発光素子に限らず、その駆動回路構成が、他のアクティブマトリクス方式のディスプレイ、例えば高速スイッチする液晶や電界放射素子(FED)を用いたディスプレイにも適用できることはいうまでもない。
【0031】
多重化水平走査を行う場合、上記のように垂直走査期間Tvscがフレーム期間Tfrの1/2以下であれば、データ出力期間の重ならない2つのビットデータを共通の出力回路で処理することができるため、垂直ドライブ回路、水平ドライブ回路双方から1ビット分の回路を削減できる。
【0032】
上記のように、1ビット分のデータを共有して垂直ドライバ回路から順序回路系及び水平ドライブ回路からラインラッチ回路を減少させた場合、フレーム期間中において順序回路あるいはラインラッチ回路全体に対して実際にデータが入力されて回路が利用されている割合は、動作率Rmvとして(1)式のように定義される。
【0033】
Rmv=Tvsc×m/(Tfr×n) …(1)
ただし、m:入力ビット数、n:垂直ドライバあるいは水平ドライバのビット処理回路BC数である。
【0034】
(1)式で、Tvsc/Tfrの比率Rvsが、例えば40%であった場合は、動作率はRmv=Rvs×m/n=40×6/5=0.48となり,48%にとどまる。これは、順序回路/ラインラッチ回路のうち、複数ビットで共有されていない4ビット分の回路の動作率がいずれも40%しかないためである。
【0035】
1H期間の長さとして考えると、順序回路またはラインラッチ回路を複数ビット間で共有せず、垂直走査期間Tvscとフレーム期間Tfrが等しい場合は、実施例1と同じ垂直方向に240行で構成される表示装置の場合、1H=Tvsc/240=Tfr/240となり、1ビットあたり選択期間は1H/6=Tfr/(6×240)=Tfr/1440となる。
【0036】
一方、実施例1のように順序回路またはラインラッチ回路を共有して、6ビットデータを5段の回路で処理する場合は、上記のように、垂直走査期間/フレーム期間の比率Rvsが、例えば40%であれば、1H=Tvsc/240=0.4×Tfr/240=Tfr/600となるので、1ビットあたりの選択期間は1H/5=Tfr/(5×600)=Tfr/3000となり、複数ビットで回路を共有する場合に比べて1ビットあたりの選択期間は、(Tfr/1440)/(Tfr/3000)=0.48となり、動作率Rmvの比率で短くなる。
【0037】
従って、実施例1では回路規模は減らすことに成功したが、さらに約2倍の速度で駆動を行うことになる。動作速度が増すと消費電力の増加にもつながるため、動作速度はなるべく低くすることが望ましい。
【0038】
このように、回路をより減らすためには、さらに垂直走査期間を短くすればよいが、1Hの期間も短くなって、TFTのオン時間も低下して画質を劣化させる要因となりうる。これを避けるためには、回路規模を削減しながらも、垂直走査期間はなるべく長くとって、前記の順序回路あるいはラインラッチ回路全体の動作率Rmvを向上させることが必要になる。
【0039】
以下では、動作率Rmvを向上させる手順について説明する。前述したように、動作率は、Rmv=(垂直走査期間)×(入力ビット数m)/{(フレーム期間)×(順序orラインラッチ回路の段数n)}であるから、比率Rvs=(垂直走査期間)/(フレーム期間)を用いて、(2)式のよう書き換えることができる。
【0040】
Rmv=Rvs×m/n …(2)
このことから、ある入力ビット数mに対して、Rmvを大きくするにはRvsを大きく、順序orラインラッチ回路の段数nをなるべく小さくすればよい。このような手法を実施例2で説明する。
(実施例2)
図2のような動作条件において、ある時間で見たときに各ビットデータに対応して、前記垂直ドライブ回路の順序回路及びその論理演算回路または前記水平ドライブ回路のラインデータラッチ回路が動作する時間は、図2(b)に示したようなデータ利用時間となる。
【0041】
この例では、縦に示した線で示される時刻において5つのビットデータを利用しているため、少なくとも5個の垂直ドライブ回路の順序回路及びその論理演算回路、または水平ドライブ回路のラインデータラッチ回路が必要となる。つまり、m(>n)ビットのデジタルデータにより多階調表示される表示装置において、垂直ドライブ回路の順序回路及びその論理演算回路の個数がn個であるとき、nの最小値はフレーム期間中、同時刻に入力されるビットデータの個数の最大値に等しい。
【0042】
一方で、垂直走査期間Tvscを最大値は次のように定義できる。mビットの画像データの各ビットごとのフレーム内での発光期間tl0,tl1,・・,tlmが決まっているとき、n段の順序回路13及びラインラッチ回路15でこれを表示するためには、あるデータが入力されてからn個目のデータが入力されるときに、前記あるデータの垂直走査期間Tvscが終了していればよい。本発明の表示方式では、フレーム期間中の多くを表示期間に当てられることから、以下の議論ではデータ書き込み期間である水平選択期間1Hを無視するものとする。
【0043】
あるデータが入力されてからn個目のデータが入力されるまでに経過する時間は、あるデータからn+1番目までの各ビットに割り当てられた発光期間の総和に等しいので、この値が常にTvscより大きければ、n段の回路で表示できることになる。
【0044】
例えば、フレーム期間をTfr=2m-1Lとし、mビットの画像データ各ビットごとのフレーム内での発光期間tl0,tl1,・・,tlmがそれぞれ発光期間tlx(x=1,2,・・,m)=2x-1Lとなるとき、データビットの入力順をDB0,DBm,・・,DB2,DBm−1のように定めるとき、対応する発光期間tlxを上記データビットの入力順に一致するように並び替えて作った順列の中から、連続する任意のn(<m)個からなる総和をすべて求めて、その最小値をTvscmaxと定めるとき、垂直走査期間Tvsc≦Tvscmaxとなるように垂直走査期間Tvscを定めれば、垂直駆動回路中の順序回路の段数nまたは水平駆動回路中のラインラッチ回路の段数nをデータビットmより少ない数で構成し、かつ駆動回路の動作率Rmvが最大となるように垂直走査期間Tvscを決定でき、回路規模を小さく、かつ消費電力も少ない画像表示装置を構成することができる。
【0045】
以下、6ビットの画像データ入力に対して垂直駆動回路及び水平駆動回路をそれぞれ3段の順序回路及びデータラインラッチ回路とで構成されるような画像表示装置において、駆動回路の動作率Rmvが最大となるような画像データの入力順の決め方について説明する。
【0046】
フレーム期間をTfr=26-1Lとし、画像データの各ビットごとのフレーム内での発光期間tl0,tl1,・・,tl6がそれぞれ発光期間tlx(x=1,2,・・,6)=2x-1Lで定められるとき、実施例1で説明したのと同様のデータ入力順:0,1,2,3,4,5,0,1,2,3,4,5,・・、ビットごとの発光期間:1L,2L,4L,8L,16L,32L,1L,2L,4L,8L,16L,32L,・・のような順列となる。ここから、順に3ビットごとの発光期間の和をとっていくと、3ビットごとの発光期間の総和は以下のようになる。
【0047】
発光期間の総和:7L,14L,28L,56L,49L,35L,7L,14L,28L,56L,49L,35L,・・となるので、Tvscmax=7Lであるから、動作率Rmv=7L/63L×6/3=0.22となって、動作率は最大22%である。
【0048】
動作率向上のためには、3ビットごとの発光期間の総和の最小値が大きくなるようにしてやればよいので、発光期間の短いビットがなるべく連続しないような順序に変えればよい。発光期間の短いビットと発光期間の長いビットが交互に来るようにすると、データ入力順:0,5,1,3,2,4,0,5,1,3,2,4,・・,ビットごとの発光期間(tbx):1L,32L,2L,8L,4L,16L,1L,32L,2L,8L,4L,16L,・・となる。
【0049】
3ビットごとの発光期間の総和は、35L,42l,14L,28L,21L,49L,35l,42l,・・であるから、Tvscmax=14Lより、動作率は最大44%となり、実施例1のデータ入力順を用いる場合に比べて3倍に向上する。
(実施例3)
上記のように、実施例2に示した手順でデータの並び替えを行うことで、6ビットの画像データでは、実施例1のデータ入力順を用いる場合に比べて動作率が2倍に向上した。しかしながら、動作率はまだ50%以下である。動作率をより向上させる手順を以下に説明する。
【0050】
実施例2で説明したように、mビットの画像データを垂直ドライバ、水平ドライバにそれぞれn段のビット処理回路を持つ構成で実現するためには、垂直走査期間Tvscが最小となる連続したnビットの発光期間の総和以下となることが必要である。
【0051】
ここで、連続したnビットの発光期間の総和をtlbnとすると、tlbnはあるデータが垂直駆動回路の順序回路または水平駆動回路のデータラインラッチ回路に入力されてから、同じ前記順序回路またはデータラインラッチ回路に次のデータが入力されるまでの時間を意味する。したがって、tlbnから垂直走査期間Tvscを差し引いた期間が同前記順序回路またはデータラインラッチ回路にデータが入力されていない、すなわち回路が使用されてない期間である。したがって、tlbnの最大値tlbnmaxと、Tvscの差を小さくできれば、回路の動作率を向上させることができる。Tvsc=tlbnの最小値tlbnminであるから、tlbnmin/tlbnmaxを大きくすることに他ならない。
【0052】
実施例2の場合、tlbnの最小値tlbnmin=Tvscmax=14Lで、tlbnmax=49Lと、その差は3倍以上である。この原因は、発光期間が最長であるビット5において、その発光期間tb5=32Lがtlbnminより大きいことにある。つまり、tlbnのうち、ビット5が含まれるものはそれだけで、tlbnminより大きいので、順序回路またはデータラインラッチ回路の非使用期間が長くなって、回路の動作率Rmvを低下させる。このため、発光期間が最長であるビットの発光期間がtlbnmin=Tvscmaxを越える場合には、これを2分して、2回に分けて入力を行うようにすればよい。
【0053】
上記の手法を適用して6ビットデータを、3個の前記垂直ドライブ回路の順序回路及びその論理演算回路または前記水平ドライブ回路のラインデータラッチ回路で実現するための実施例を図7〜図9に示す。
【0054】
図7は、6ビットのデータを最大重みビットを2分して、垂直走査期間が長く、回路の動作率が高くなるようにデータの入力順を決定したときの多重垂直走査の様子と、そのときの各ビット処理回路から出力されるデータの様子を示している。
【0055】
図8は、図7の動作を実現するための垂直ドライブ回路の構成例である。また、図9は、図7の動作を実現するための水平ドライブ回路の構成例である。図7に示すように、フレーム期間中で表示期間が最大のb5を2分すると、動作率Rmv=77%となり、50%を大きく越えた値となる。
【0056】
この実施例では、6ビットのデジタルデータに対して、前記垂直ドライブ回路の順序回路及びその論理演算回路、または前記水平ドライブ回路のラインデータラッチ回路の個数は半数の3ビット分ですみ、回路規模を非常に削減し、消費電力を大きく下げることが可能である。6ビットの階調表示が可能であることからPCなどの画像表示装置として、良好な表示を提供することができる。
【0057】
また、発光期間が最長であるビットの発光期間を2分する手法として、上記では32Lを16Lずつの2回に等分したが、分けられた2つの発光期間は同じ長さである必要はなく、本発明の効果はこれに限定されるものではない。上記の例では動作率をより向上させるために17Lと15Lのように分けてもかまわないことは言うまでもなく、このとき動作率は最大値81%という値を示す。
(実施例4)
次に、8ビットデータを用いて、動作率が最も高くなる実施例を説明する。実施例3の手法を適用して、8ビットデータを垂直ドライブ回路及び水平ドライブ回路にそれぞれ3段のビット処理回路を有する構成で実現する実施例を図10〜図12に示す。
【0058】
図10は8ビットのデータを最大重みビット(図では、b7)を2分して、垂直走査期間が長く、回路の動作率が高くなるようにデータの入力順を決定したときの多重垂直走査の様子と、そのときの各ビットの処理回路から出力されるデータの様子を示している。また図11は、図10の動作を実現するための垂直ドライブ回路の構成、図12は水平ドライブ回路の構成を示している。
【0059】
この実施例では、回路規模は上述の6ビットの画像表示装置と同じでありながら、さらに高画質の8ビットの表示を行うことが可能であり、回路規模削減、及び低消費電力化の効果がさらに大きい。また、入力切替部の構成はさらに6ビットの場合よりも単純化されており、切替制御がより単純に実現できるという特徴がある。
(実施例5)
次に、10ビットデータを用いて、動作率が最も高くなる実施例を説明する。実施例3の手法を適用して、10ビットデータを垂直ドライブ回路及び、水平ドライブ回路にそれぞれ4段のビット処理回路を有する構成で実現するための実施例を図13〜図15に示す。
【0060】
図13は、10ビットのデータを最大重みビット(図では、b9)を2分して、垂直走査期間が長く、回路の動作率が高くなるようにデータの入力順を決定したときの多重垂直走査の様子と、そのときの各ビット処理回路から出力されるデータの様子を示している。図14は、図13の動作を実現するための垂直ドライブ回路の構成例である。図15は、図13の動作を実現するための水平ドライブ回路の構成例である。図13に示すように、フレーム期間中で表示期間が最大のb9をb9_aとb9_bとに2分すると、動作率Rmv=85%となる。
(実施例6)
この実施例は、画質を向上させるために、フレーム期間中に常時,非表示となるサブフレームを設けている。上記と同様の駆動方法により、10ビットデータを垂直ドライブ回路及び、水平ドライブ回路にそれぞれ4段のビット処理回路を有する構成で実現するための実施例を図16〜図19に示す。
【0061】
図16は、10ビットのデータを最大重みビットを2分して垂直走査期間が長く、回路の動作率が高くなるようにデータの入力順を決定し、さらに各フレームに非発光である期間bb(図では、黒く塗り潰されている)を設けたときの多重垂直走査の様子と、そのときの各ビット処理回路から出力されるデータの様子を示している。図17は、図16の動作を実現するための垂直ドライブ回路の構成例である。図18は、同様に図16の動作を実現するための水平ドライブ回路の構成例である。図19は、図16中にt=tbで示された時刻における、垂直ドライバ及び水平ドライバに印加される駆動波形の一部である。
【0062】
非表時間はビットbbに対応し、垂直ドライブ回路はビット処理回路BC2から選択走査パルスを出力させるための信号を出力させるため、選択スイッチの入力にはGbstが増えている。このときGDEに印加される駆動波形は図19(a)のようなパルス列である。水平ドライブ回路は図19(b)に示されるようなパルス列が印加されるが、非表示のためデータを出力しないように、GDE2とは異なり、DDE2の出力がオフとなっている。
【0063】
このようなパルス列を出力するため、実施例5と比較して、ビットデータとビット処理回路の組合せが変化した以外は、回路構成に変化はない。図16に示すような駆動を行うことにより、動作率Rmv=90%となる。
(実施例7)
図20に、表示部を構成する基板上にフレームメモリを実装する場合のブロック構成を示す。フレームメモリを同一基板上に構成することで、垂直走査に同期してメモリから取り出されたビットデータは直接水平ドライバに入力される。一般に、mビットの画像データに対応するフレームメモリはm枚のメモリプレーンから構成され、mビットのデータを同時に出力するが、フレームメモリを基板上に構成する場合は、制御信号によってメモリから出力されるデータアドレスのうち、ラインだけではなくビットまで指定できる構成となる。これにより、水平ドライバは1段のラインラッチ回路でよく、回路規模は小さくなり、消費電力を低減することができる。
【0064】
【発明の効果】
本発明によれば、デジタルデータに基づき表示素子の2値状態を制御して表示素子を駆動する画像表示素子において、1フレーム期間内の表示期間の占める割合を大きくでき、また、垂直走査に割り当てられる時間を長くすることができるので、明るく高品質の画像表示を実現できると同時に垂直ドライブ回路の負荷を軽減でき、また、階調数が増えても回路規模と消費電力の増加を抑えて低コストな画像表示装置を実現できるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施の形態による画像表示装置のブロック図。
【図2】実施例1の駆動ダイアグラムを説明するための説明図。
【図3】実施例1の垂直ドライバの構成図。
【図4】実施例1の垂直ドライバの制御波形図。
【図5】実施例1の水平ドライバの構成図。
【図6】実施例1の水平ドライバの制御波形図。
【図7】実施例3による6ビット階調表示の駆動ダイアグラムを示す説明図。
【図8】実施例3による6ビット階調表示の垂直ドライバの構成図。
【図9】実施例3による6ビット階調表示の水平ドライバの構成図。
【図10】実施例4による8ビット階調表示の駆動ダイアグラムを示す説明図。
【図11】実施例4による8ビット階調表示の垂直ドライバの構成図。
【図12】実施例4による8ビット階調表示の水平ドライバの構成図。
【図13】実施例5による10ビット階調表示の駆動ダイアグラム示す説明図。
【図14】実施例5による10ビット階調表示の垂直ドライバの構成図。
【図15】実施例6による10ビット階調表示の水平ドライバの構成図。
【図16】実施例7によるフレーム期間中に非表示期間を有する10ビット階調表示の駆動ダイアグラムを示す説明図。
【図17】実施例7による垂直ドライバの構成図。
【図18】実施例7による水平ドライバの構成図。
【図19】実施例7による垂直ドライバ及び水平ドライバに印加する駆動波形図。
【図20】本発明の他の実施の形態による画像表示装置のブロック図。
【図21】従来例による有機LEDの画素および駆動方法を示す説明図。
【図22】従来例による有機LEDのデジタル駆動ダイアグラムを示す説明図。
【図23】垂直走査多重化の駆動ダイアグラムを示す説明図。
【符号の説明】
1…画像信号入力端子、2…A/D変換器、3…メモリ、4…垂直走査パルス発生回路、5…水平走査パルス発生回路、6…垂直ドライバ、7…水平ドライバ、8…アクティブマトリクス有機LEDパネル、9…制御回路、10…入力切替器、11…表示部、12…シフトレジスタ、13…論理演算回路、15…ラッチ回路。
Claims (10)
- ビット数mのデジタルデータの画像信号をビット数mにより定まる階調数で多階調表示する画像表示装置であって、マトリクス上に配列された画素内にデータ保持機能を保有し、保持したデータに従って表示する表示部と、前記表示部を構成するマトリクス状の表示素子を行毎に順次選択走査する垂直ドライブ回路と、垂直ドライブ回路により選択された行の表示素子に対し、表示すべき画像信号のデジタルデータに応じてあらかじめ割り当てられた2値の電圧の中から電圧を書き込む水平ドライブ回路と、前記水平、垂直ドライブ回路をして、表示すべき前記画像信号に同期し、1フレーム期間において少なくともm回各表示画素を選択走査せしめることにより多階調表示する画像表示装置において、
前記垂直ドライブ回路は、n(nは1以上の整数)<mであるn個のシフトレジスタが並列に配置され、前記シフトレジスタにそれぞれの走査開始信号が入力され、前記シフトレジスタの各々の垂直走査線への出力信号と、水平走査期間を各ビットごとに分割する制御信号との積からなる論理信号を、前記表示部に対して最も外側となるシフトレジスタから順に該シフトレジスタの出力を足し合わせた結果に応じて前記垂直走査線が駆動され、
前記シフトレジスタによる垂直走査期間が、1フレーム期間の1/2以下であり、かつ前記n個のシフトレジスタの少なくとも一つの入力は複数の前記走査開始信号を切り替えて用いることを特徴とする画像表示装置。 - ビット数mのデジタルデータの画像信号をビット数mにより定まる階調数で多階調表示する画像表示装置であって、マトリクス上に配列された画素内にデータ保持機能を保有し、保持したデータに従って表示する表示部と、前記表示部を構成するマトリクス状の表示素子を行毎に順次選択走査する垂直ドライブ回路と、垂直ドライブ回路により選択された行の表示素子に対し、表示すべき画像信号のデジタルデータに応じてあらかじめ割り当てられた2値の電圧のなかから電圧を書き込む水平ドライブ回路と、表示すべき画像信号のデータビットに応じてあらかじめ表示期間が、前記水平、垂直ドライブ回路をして、表示すべき前記画像信号に同期し、1フレーム期間において少なくともm回各表示画素を選択走査せしめ、かつ表示すべき画像信号のデータビットに応じてあらかじめ表示期間が定められていることにより多階調表示する画像表示装置において、
前記垂直ドライブ回路は、n(nは1以上の整数)<mであるn個のシフトレジスタが並列に配置され、前記シフトレジスタにそれぞれの走査開始信号が入力され、前記シフトレジスタの各々の垂直走査線への出力信号と、水平走査期間を各ビットごとに分割する制御信号との積からなる論理信号を、前記表示部に対して最も外側となるシフトレジスタから順に該シフトレジスタの出力を足し合わせた結果に応じて前記垂直走査線が駆動され、
前記シフトレジスタによる垂直走査期間が、連続して入力される任意のnビットの表示期間の総和の最小値よりも短く、かつ前記n個のシフトレジスタの少なくとも一つの前記走査開始信号入力は複数の前記入力を切り替えて用いることを特徴とする画像表示装置。 - 請求項2において、前記シフトレジスタの前記垂直走査期間よりも、最大重み付けビットの表示期間が長い場合には、前記表示期間を2分して1フレーム期間において分けて入力することを特徴とする画像表示装置。
- 請求項1から3のいずれかにおいて、前期垂直ドライブ回路は各フレーム期間に、前記画像信号のデジタルデータと対応しない走査パルスを発生させ、該走査パルスによって選択走査される行に対して、前記水平ドライブ回路からのデータをすべて非表示とすることを特徴とする画像表示装置。
- 請求項1または2において、前記垂直ドライブ回路によって選択走査される行に同期して、前記水平ドライブ回路は、n<mであるn個のラインデータラッチ回路を並列に有し、該データラッチ回路の各信号線へのビット毎の出力と水平走査期間を分割する制御信号との積からなる論理信号を、前記表示部に対して最も外側となるラインデータラッチ回路から順に該ラインデータラッチ回路の出力を足し合わせた結果に応じて表示素子の表示信号を出力し、かつ該ラインデータラッチ回路のうち少なくとも一つのデータ入力は複数のビットデータ信号を切り替えて入力することを特徴とする画像表示装置。
- 請求項1から5のいずれかにおいて、前記垂直ドライブ回路は、前記シフトレジスタの各々の前記垂直走査線への出力信号と、水平走査期間を各ビットごとに分割する制御信号との積からなる論理信号を、前記表示部に対して最も外側となるシフトレジスタから順に該シフトレジスタの出力を足し合わせた結果に応じて、前記表示素子の垂直走査線に印加する電圧を規定することを特徴とする画像表示装置。
- 請求項1から6のいずれかにおいて、前記表示素子は、前記アクティブマトリクスの垂直走査線にゲートを、水平走査線にドレインを接続された第一の薄膜トランジスタと、該第一の薄膜トランジスタのソースに第二の薄膜トランジスタのゲートと蓄積容量の電極が接続され、該第二の薄膜トランジスタに有機LEDが接続され、画像信号が前記蓄積容量に保持される期間は、前記有機LEDに電流が流れ続けることにより表示状態が保持されることを特徴とする画像表示装置。
- 請求項1から7のいずれかにおいて、前記垂直ドライブ回路および水平ドライブ回路は、アクティブマトリクス基板上に薄膜トランジスタにより構成されていることを特徴とする画像表示装置。
- 請求項1から8のいずれかにおいて、6ビットのデジタルデータの画像信号を1フレームの中で各ビットに応じて重み付けされた表示期間を制御して多階調表示するものであって、
前記垂直ドライブ回路は3個のシフトレジスタを並列に有し、該シフトレジスタの各々の垂直走査線への出力と、水平走査期間を3分割する制御信号との演算結果を前記表示部に対して最も外側となるシフトレジスタから順に該シフトレジスタの出力を足し合わせた結果に応じて、各走査線が駆動され、重み付けが最大ビットの表示期間を2分して1フレーム中に少なくとも7回各表示画素を選択走査し、かつ連続して入力される任意の3ビットの表示期間の総和の最小値が、前記シフトレジスタの垂直走査期間より大きくなるようにビットデータの入力順が定められることを特徴とする画像表示装置。 - 請求項1から8のいずれかにおいて、8ビットのデジタルデータの画像信号を1フレームの中で各ビットに応じて重み付けされた表示期間を制御して多階調表示するものであって、
前記垂直ドライブ回路は3個のシフトレジスタを並列に有し、該シフトレジスタの各々の垂直走査線への出力と、水平走査期間を3分割する制御信号との演算結果を前記表示部に対して最も外側となるシフトレジスタから順に該シフトレジスタの出力を足し合わせた結果に応じて、各走査線が駆動され、重み付けが最大ビットの表示期間を2分して1フレーム中に少なくとも9回各表示画素を選択走査し、かつ連続して入力される任意の3ビットの表示期間の総和の最小値が、前記シフトレジスタの垂直走査期間より大きくなるようにビットデータの入力順が定められることを特徴とする画像表示装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001098862A JP3862966B2 (ja) | 2001-03-30 | 2001-03-30 | 画像表示装置 |
US09/938,541 US6885385B2 (en) | 2001-03-30 | 2001-08-27 | Image display apparatus |
TW090121060A TW529000B (en) | 2001-03-30 | 2001-08-27 | Image display apparatus |
KR10-2001-0052392A KR100444917B1 (ko) | 2001-03-30 | 2001-08-29 | 화상 표시 장치 |
CNB011338792A CN1178188C (zh) | 2001-03-30 | 2001-08-30 | 图象显示器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001098862A JP3862966B2 (ja) | 2001-03-30 | 2001-03-30 | 画像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002297094A JP2002297094A (ja) | 2002-10-09 |
JP3862966B2 true JP3862966B2 (ja) | 2006-12-27 |
Family
ID=18952472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001098862A Expired - Fee Related JP3862966B2 (ja) | 2001-03-30 | 2001-03-30 | 画像表示装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6885385B2 (ja) |
JP (1) | JP3862966B2 (ja) |
KR (1) | KR100444917B1 (ja) |
CN (1) | CN1178188C (ja) |
TW (1) | TW529000B (ja) |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4628650B2 (ja) * | 2003-03-17 | 2011-02-09 | 株式会社日立製作所 | 表示装置およびその駆動方法 |
US7151521B2 (en) * | 2003-03-31 | 2006-12-19 | Intel Corporation | Methods and apparatus for driving pixels in a microdisplay |
KR100570976B1 (ko) * | 2003-10-06 | 2006-04-13 | 삼성에스디아이 주식회사 | 필드순차구동방식의 액정표시장치 |
JP2005173418A (ja) * | 2003-12-15 | 2005-06-30 | Tohoku Pioneer Corp | 発光表示パネルの駆動装置 |
JP4749687B2 (ja) * | 2004-07-30 | 2011-08-17 | シャープ株式会社 | 表示装置 |
JP4958392B2 (ja) * | 2004-08-11 | 2012-06-20 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | 表示装置 |
KR101280293B1 (ko) | 2004-12-06 | 2013-07-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 그 표시장치를 사용한 전자기기 |
CA2490858A1 (en) | 2004-12-07 | 2006-06-07 | Ignis Innovation Inc. | Driving method for compensated voltage-programming of amoled displays |
EP2264690A1 (en) | 2005-05-02 | 2010-12-22 | Semiconductor Energy Laboratory Co, Ltd. | Display device and gray scale driving method with subframes thereof |
CN101694766A (zh) | 2005-05-02 | 2010-04-14 | 株式会社半导体能源研究所 | 发光器件、以及电子器具 |
TW200707376A (en) | 2005-06-08 | 2007-02-16 | Ignis Innovation Inc | Method and system for driving a light emitting device display |
US8519988B2 (en) | 2005-06-13 | 2013-08-27 | Sharp Kabushiki Kaisha | Display device and drive control device thereof, scan signal line driving method, and drive circuit |
US7986287B2 (en) | 2005-08-26 | 2011-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of driving the same |
EP1788548A1 (en) * | 2005-11-16 | 2007-05-23 | Deutsche Thomson-Brandt Gmbh | Display method in an active matrix display device |
US9269322B2 (en) | 2006-01-09 | 2016-02-23 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
EP1971975B1 (en) | 2006-01-09 | 2015-10-21 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
US9489891B2 (en) | 2006-01-09 | 2016-11-08 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
JP5046657B2 (ja) * | 2006-01-13 | 2012-10-10 | 株式会社半導体エネルギー研究所 | 表示装置 |
US9165505B2 (en) | 2006-01-13 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electoric device having the same |
US20070229408A1 (en) * | 2006-03-31 | 2007-10-04 | Eastman Kodak Company | Active matrix display device |
JP5508662B2 (ja) | 2007-01-12 | 2014-06-04 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP5466694B2 (ja) | 2008-04-18 | 2014-04-09 | イグニス・イノベーション・インコーポレイテッド | 発光デバイス・ディスプレイのためのシステムおよび駆動方法 |
CA2637343A1 (en) * | 2008-07-29 | 2010-01-29 | Ignis Innovation Inc. | Improving the display source driver |
JP5644071B2 (ja) * | 2008-08-20 | 2014-12-24 | 株式会社リコー | 電界効果型トランジスタ、表示素子、画像表示装置及びシステム |
US9370075B2 (en) | 2008-12-09 | 2016-06-14 | Ignis Innovation Inc. | System and method for fast compensation programming of pixels in a display |
US8130182B2 (en) * | 2008-12-18 | 2012-03-06 | Global Oled Technology Llc | Digital-drive electroluminescent display with aging compensation |
US8633873B2 (en) | 2009-11-12 | 2014-01-21 | Ignis Innovation Inc. | Stable fast programming scheme for displays |
CA2687631A1 (en) | 2009-12-06 | 2011-06-06 | Ignis Innovation Inc | Low power driving scheme for display applications |
CA2696778A1 (en) | 2010-03-17 | 2011-09-17 | Ignis Innovation Inc. | Lifetime, uniformity, parameter extraction methods |
US9886899B2 (en) | 2011-05-17 | 2018-02-06 | Ignis Innovation Inc. | Pixel Circuits for AMOLED displays |
US9351368B2 (en) | 2013-03-08 | 2016-05-24 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
US20140368491A1 (en) | 2013-03-08 | 2014-12-18 | Ignis Innovation Inc. | Pixel circuits for amoled displays |
US9881587B2 (en) | 2011-05-28 | 2018-01-30 | Ignis Innovation Inc. | Systems and methods for operating pixels in a display to mitigate image flicker |
US9747834B2 (en) | 2012-05-11 | 2017-08-29 | Ignis Innovation Inc. | Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore |
US9786223B2 (en) | 2012-12-11 | 2017-10-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
US9336717B2 (en) | 2012-12-11 | 2016-05-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
CA2894717A1 (en) | 2015-06-19 | 2016-12-19 | Ignis Innovation Inc. | Optoelectronic device characterization in array with shared sense line |
US9721505B2 (en) | 2013-03-08 | 2017-08-01 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
JP6320679B2 (ja) * | 2013-03-22 | 2018-05-09 | セイコーエプソン株式会社 | 表示装置のラッチ回路、表示装置及び電子機器 |
CA2873476A1 (en) | 2014-12-08 | 2016-06-08 | Ignis Innovation Inc. | Smart-pixel display architecture |
CA2886862A1 (en) | 2015-04-01 | 2016-10-01 | Ignis Innovation Inc. | Adjusting display brightness for avoiding overheating and/or accelerated aging |
US10373554B2 (en) | 2015-07-24 | 2019-08-06 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
CA2898282A1 (en) | 2015-07-24 | 2017-01-24 | Ignis Innovation Inc. | Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays |
US10657895B2 (en) | 2015-07-24 | 2020-05-19 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
CA2908285A1 (en) | 2015-10-14 | 2017-04-14 | Ignis Innovation Inc. | Driver with multiple color pixel structure |
JP6468312B2 (ja) * | 2017-05-25 | 2019-02-13 | セイコーエプソン株式会社 | 表示装置のラッチ回路、表示装置及び電子機器 |
JP2020154230A (ja) * | 2019-03-22 | 2020-09-24 | 株式会社Jvcケンウッド | 液晶表示装置及びその製造方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2728877B2 (ja) * | 1987-12-02 | 1998-03-18 | 富士通株式会社 | マトリクス型ディスプレイのデータドライバ |
DE69115414T2 (de) * | 1990-09-28 | 1996-06-13 | Sharp Kk | Steuerschaltung für ein Anzeigegerät |
JP2954329B2 (ja) * | 1990-11-21 | 1999-09-27 | 株式会社日立製作所 | 多階調画像表示装置 |
JP3582082B2 (ja) * | 1992-07-07 | 2004-10-27 | セイコーエプソン株式会社 | マトリクス型表示装置,マトリクス型表示制御装置及びマトリクス型表示駆動装置 |
JPH06282243A (ja) * | 1993-03-29 | 1994-10-07 | Pioneer Electron Corp | プラズマディスプレイパネルの駆動装置 |
US5703617A (en) * | 1993-10-18 | 1997-12-30 | Crystal Semiconductor | Signal driver circuit for liquid crystal displays |
JP3390239B2 (ja) * | 1994-01-11 | 2003-03-24 | パイオニア株式会社 | プラズマディスプレイパネルの駆動方法 |
JP3834086B2 (ja) * | 1995-11-06 | 2006-10-18 | シャープ株式会社 | マトリックス型表示装置およびその駆動方法 |
JP3056085B2 (ja) * | 1996-08-20 | 2000-06-26 | 日本電気株式会社 | マトリクス型液晶表示装置の駆動回路 |
JPH10214060A (ja) * | 1997-01-28 | 1998-08-11 | Casio Comput Co Ltd | 電界発光表示装置およびその駆動方法 |
JPH11175027A (ja) * | 1997-12-08 | 1999-07-02 | Hitachi Ltd | 液晶駆動回路および液晶表示装置 |
JP3129271B2 (ja) * | 1998-01-14 | 2001-01-29 | 日本電気株式会社 | ゲートドライバ回路及びその駆動方法、並びにアクティブマトリクス型液晶表示装置 |
JP3524778B2 (ja) * | 1998-10-06 | 2004-05-10 | シャープ株式会社 | 表示装置の動作方法 |
JP3627536B2 (ja) * | 1998-10-16 | 2005-03-09 | セイコーエプソン株式会社 | 電気光学装置の駆動回路、電気光学装置およびこれを用いた電子機器 |
JP2000276108A (ja) * | 1999-03-24 | 2000-10-06 | Sanyo Electric Co Ltd | アクティブ型el表示装置 |
JP4345135B2 (ja) * | 1999-05-28 | 2009-10-14 | ソニー株式会社 | 表示装置及びその駆動方法 |
JP5210473B2 (ja) * | 1999-06-21 | 2013-06-12 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP4627822B2 (ja) * | 1999-06-23 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP3823645B2 (ja) * | 1999-12-09 | 2006-09-20 | セイコーエプソン株式会社 | 電気光学装置の駆動方法、その駆動回路、電気光学装置および電子機器 |
JP3812340B2 (ja) * | 2001-01-15 | 2006-08-23 | 株式会社日立製作所 | 画像表示装置 |
-
2001
- 2001-03-30 JP JP2001098862A patent/JP3862966B2/ja not_active Expired - Fee Related
- 2001-08-27 US US09/938,541 patent/US6885385B2/en not_active Expired - Lifetime
- 2001-08-27 TW TW090121060A patent/TW529000B/zh not_active IP Right Cessation
- 2001-08-29 KR KR10-2001-0052392A patent/KR100444917B1/ko active IP Right Grant
- 2001-08-30 CN CNB011338792A patent/CN1178188C/zh not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6885385B2 (en) | 2005-04-26 |
US20020140712A1 (en) | 2002-10-03 |
JP2002297094A (ja) | 2002-10-09 |
CN1379382A (zh) | 2002-11-13 |
KR20020077006A (ko) | 2002-10-11 |
KR100444917B1 (ko) | 2004-08-23 |
CN1178188C (zh) | 2004-12-01 |
TW529000B (en) | 2003-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3862966B2 (ja) | 画像表示装置 | |
JP3812340B2 (ja) | 画像表示装置 | |
JP3277106B2 (ja) | 表示装置の駆動装置 | |
EP1146501B1 (en) | Display device with memory integrated on the display substrate | |
US7961167B2 (en) | Display device having first and second vertical drive circuits | |
JP4395921B2 (ja) | 表示装置及びその駆動方法 | |
JP2003228347A (ja) | 表示装置およびその駆動方法 | |
WO2001052229A1 (fr) | Appareil d'affichage a matrice active et procede de commande correspondant | |
JPH07281636A (ja) | 液晶表示装置に用いられる駆動装置ならびに列電極駆動用半導体集積回路および行電極駆動用半導体集積回路 | |
WO2005116971A1 (en) | Active matrix display device | |
US20060082525A1 (en) | Drive device for light-emitting display panel and electronic machine on which the device is mounted | |
WO2008018113A1 (fr) | Appareil de commande de pixel et procédé de commande de pixel | |
US20030001870A1 (en) | Image display apparatus and driving method thereof | |
JP2001051656A (ja) | データ・ドライバ及びそれを備えた液晶表示装置 | |
JP2006500613A (ja) | アクティブマトリクスディスプレイ | |
JP4345135B2 (ja) | 表示装置及びその駆動方法 | |
JP4604455B2 (ja) | 電気光学装置、電気光学装置の駆動方法及び電子機器 | |
JP2006171651A (ja) | 画像表示装置の駆動方法 | |
JP2004163774A (ja) | 表示装置および表示装置の駆動方法 | |
JP4085323B2 (ja) | フラットディスプレイ装置及び携帯端末装置 | |
JP4290444B2 (ja) | 表示装置 | |
JPH07104716A (ja) | 表示装置 | |
JP2002351419A (ja) | 表示装置 | |
JP3750722B2 (ja) | 液晶装置、その駆動装置及びその駆動方法、並びに電子機器 | |
JP2004163777A (ja) | 表示装置および表示装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060807 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060927 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |