JP2002359341A - 半導体モジュールおよびその製造方法 - Google Patents

半導体モジュールおよびその製造方法

Info

Publication number
JP2002359341A
JP2002359341A JP2001163640A JP2001163640A JP2002359341A JP 2002359341 A JP2002359341 A JP 2002359341A JP 2001163640 A JP2001163640 A JP 2001163640A JP 2001163640 A JP2001163640 A JP 2001163640A JP 2002359341 A JP2002359341 A JP 2002359341A
Authority
JP
Japan
Prior art keywords
wiring
substrate
semiconductor device
layer
chip module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001163640A
Other languages
English (en)
Other versions
JP4092890B2 (ja
Inventor
Yoshihide Yamaguchi
欣秀 山口
Takao Terabayashi
隆夫 寺林
Hiroyuki Tenmyo
浩之 天明
Hiroyuki Hozoji
裕之 宝蔵寺
Naoya Isada
尚哉 諫田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001163640A priority Critical patent/JP4092890B2/ja
Priority to US09/995,772 priority patent/US6610934B2/en
Priority to US09/997,175 priority patent/US6791178B2/en
Publication of JP2002359341A publication Critical patent/JP2002359341A/ja
Application granted granted Critical
Publication of JP4092890B2 publication Critical patent/JP4092890B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0949—Pad close to a hole, not surrounding the hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】貫通孔を有する絶縁基板と、その絶縁基板の表
面に形成された薄膜配線層とを有する多層配線基板にお
いて、信頼性が高く、高密度配線可能な多層配線基板お
よびそれを用いた半導体モジュールを低コストに提供す
る。 【解決手段】半導体装置と該半導体装置を実装する配線
基板とを有するマルチチップモジュールであって、該配
線基板は、サンドブラストにより形成された孔を備える
ガラス基板と、該ガラス基板の表面に形成された配線お
よび絶縁層を備えた配線層とを有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体モジュール
およびそれらを用いた電機機器、およびそれらの製造方
法に関する。
【０００２】
【従来の技術】従来、電子装置の小型化と高性能化の一
手段として、ベアーチップ（所望の機能を有するチップ
状の各種半導体素子、ＩＣを本明細書ではベアーチップ
と総称する）と抵抗、コンデンサおよびコイルなど各種
受動素子を複数個相互に接続して一つのモジュールを構
成する、いわゆるマルチチップモジュールが使用されて
いる。
【０００３】
【発明が解決しようとする課題】しかし、従来のマルチ
チップモジュール（ＭＣＭ）では、半導体チップと、半
導体チップが搭載される基板と、半導体チップが搭載さ
れた基板を実装する基板の熱膨張係数が異なるため、マ
ルチチップモジュール（ＭＣＭ）の動作時に熱応力が発
生し、接続信頼性が確保されないという問題があった。 また、マルチチップモジュール（ＭＣＭ）の製造工程に
おいても、次のような問題があった。マルチチップモジ
ュールに用いられるセラミック配線基板は、その製造時
において焼成および冷却という工程を経る。この際にグ
リーンシートおよび導体ペーストからバインダーが脱離
しながら積層圧着されるが、それらの変形率が異なるた
め、微細な配線パターンでは配線の変形が生じやすい。
また、圧着終了後に焼結温度から冷却するが、その過程
でもセラミック基材と配線材がそれぞれ熱変形を起こす
ため、基板全体の熱変形を計算し、マルチチップモジュ
ールを製造することは困難であった。従って、半導体チ
ップが搭載される配線基板の配線幅が大きくなるため、
配線基板の層数が増加し、薄型で小型な実装構造体の実
現が困難になっていた。
【０００４】特願平８―５２７４８９（国際公開番号Ｗ
Ｏ／９７／０３４６０）には、半導体チップを実装する
ガラス基板が開示されている。しかし、ガラス基板は一
方の面に半導体チップを搭載するものであり、ガラス基
板の両面に絶縁層と導体層からなる配線層を形成するも
のではない。
【０００５】特開平１０―２４２２０６には、露光・現
像プロセスを用いて、感光性ガラスに貫通孔を形成した
基板が開示されている。この基板は、ベアチップを搭載時
に、バーンイン時の検査基板としての機能と、プリント
回路基板等の基板に接続するためのインタポーザ（ベア
チップと外部端子との間をつなぐ材料）としての機能と
を兼ね備えることを目的とするものであるが、コア基板
の上に絶縁層と導体層からなる配線層が多層に形成され
たものではない。また、貫通孔をサンドブラストによっ
て形成することは開示されていない。
【０００６】特開平１１―２４３２６７には、貫通孔を
有する絶縁基板の上に配線が形成された配線基板が開示
されている。この絶縁基板は、ガラスセラミックス焼結
体等のセラミック焼結体によって形成されており、例え
ばセラミックグリーンシート（セラミック生シート）を
形成した後、前記セラミックグリーンシートに適当な打
ち抜き加工を施し、所定形状となすとともに高温で焼成
することによって製作されることが開示されている。ま
た、絶縁基板の表面、および貫通孔の内壁面に断線しに
くい配線を形成するために、例えば貫通孔の径は基板の
中心から両開口端に向って、順次広くなっている。該貫
通孔の形成方法としては、三角形状のドリルやレーザ加
工法等が開示されている。しかし、絶縁基板はガラスセ
ラミックであり、ガラス基板ではなく、また絶縁基板の
上に絶縁層と導体層からなる配線層が多層に形成された
ものではない。
【０００７】本発明の目的は、半導体チップと半導体チ
ップが実装される配線基板の接続信頼性、及びマルチチ
ップモジュールとマルチチップモジュールが実装される
実装基板の接続信頼性が向上させたマルチチップモジュ
ールを提供することである。
【０００８】
【課題を解決するための手段】我々は、これまでの研究
開発により、高密度配線可能な配線基板を低コストに提
供するためには、表面平滑で熱膨張係数の小さなガラス
基板を用いた配線基板の構成およびその製造プロセスを
工夫することが重要であることを明らかにした。
【０００９】また、その配線基板を用いた電子装置、例
えばマルチチップモジュールの接続信頼性を向上させる
には、多層配線基板に応力を緩和する機構を持たせるこ
とが重要であることを明らかにした。上記目的を達成す
るために、本願において開示される発明のうち、代表的
なものの概要を簡単に説明すれば、次の通りである。半
導体装置と該半導体装置を実装する配線基板とを有する
マルチチップモジュールであって、該配線基板は、両面
で電気的接続を取るための孔を備えるガラス基板と、該
ガラス基板の表面に形成された配線（導体層）および絶
縁層を備えた複数の配線層とを有し、かつ該孔の径が一
方の開口端から他方の開口端に向かって広がっているも
のである。
【００１０】半導体装置と該半導体装置を実装する配線
基板とを有するマルチチップモジュールであって、該配
線基板は、サンドブラストにより形成された孔を備える
ガラス基板と、該ガラス基板の表面に形成された配線お
よび絶縁層を備えた配線層とを有するものである。
【００１１】前記記載のマルチチップモジュールであっ
て、前記半導体装置と前記配線基板は鉛フリーはんだに
より接続されているものである。
【００１２】また、半導体装置と該半導体装置を実装す
る配線基板とを有するマルチチップモジュールであっ
て、該配線基板は、貫通孔を備えた第一の基板と、該第
一の基板の一方の面に形成された第一の配線および第一
の絶縁層を有する第一の配線層と、該第一の基板の他方
の面に形成された第二の配線および第二の絶縁層を有す
る第二の配線層とを有し、かつ該第一の配線層と該第二
の配線層の熱膨張係数が異なるものである。
【００１３】また、前記記載のマルチチップモジュール
であって、前記第一の配線層の熱膨張係数は前記半導体
装置の熱膨張係数に近く、前記第二の配線層の熱膨張係
数は該配線基板が実装される実装基板の熱膨張係数に近
いものである。
【００１４】また、半導体装置と該半導体装置を実装す
る配線基板とを有するマルチチップモジュールであっ
て、該配線基板は、貫通孔を備えた第一の基板と、該第
一の基板の表面のうち、該半導体装置が実装される側に
形成された第一の配線および第一の絶縁層を有する第一
の配線層と、該第一の基板の表面のうち、該配線基板が
実装される側に形成された第二の配線および第二の絶縁
層を有する第二の配線層とを有し、該第一の配線層の熱
膨張係数は該半導体装置の熱膨張係数に近く、該第二の
配線層の熱膨張係数は該配線基板が実装される実装基板
の熱膨張係数に近いものである。
【００１５】また、半導体装置と該半導体装置を実装す
る配線基板とを有するマルチチップモジュールであっ
て、該配線基板は、貫通孔を備え、かつ熱膨張係数が３p
pm/℃から５ppm/℃である第一の基板と、該第一の基板
の一方の面に形成された第一の配線および第一の絶縁層
を有する第一の配線層と、該第一の基板の他方の面に形
成された第二の配線および第二の絶縁層を有する第二の
配線層と、該第二の配線層の表面であって、かつ該第一
の基板の反対側に形成された第三の絶縁層を有し、かつ
該第三の絶縁層の弾性係数は０．１ＧＰａから１０ＧＰ
ａであるものである。
【００１６】また、半導体装置と該半導体装置を実装す
る配線基板とを有するマルチチップモジュールであっ
て、該配線基板は、貫通孔を備え、かつ熱膨張係数が約
３ppm/℃から約５ppm/℃である第一の基板と、該第一の
基板の一方の面に形成された第一の配線および第一の絶
縁層を有する第一の配線層と、該第一の基板の他方の面
に形成された第二の配線および第二の絶縁層を有する第
二の配線層と、該第二の配線層の表面であって、かつ該
第一の基板の反対側に形成された第三の絶縁層を有し、
該第三の絶縁層は該配線基板と該配線基板が実装される
実装基板の間に生じる熱応力を緩和するものである。
【００１７】また、マルチチップモジュールの製造方法
であって、配線および絶縁層を備えた配線層をガラス基
板の少なくとも一方の面に形成する工程と、サンドブラ
ストにより該ガラス基板に孔を形成する工程と、該配線
層の上に半導体装置を実装する工程とを有するものであ
る。
【００１８】また、マルチチップモジュールの製造方法
であって、配線および絶縁層を含む第一の配線層をガラ
ス基板の一方の面に形成する工程と、該ガラス基板と該
配線基板を実装する実装基板の間に生じる応力を緩和す
るための第二の絶縁層をガラス基板の他方の面に形成す
る工程と、該第二の絶縁層に第一の孔を形成する工程
と、該第一の孔に対してサンドブラストを行い、該ガラ
ス基板に第二の孔を形成する工程と、該第一の配線層の
上に半導体装置を実装する工程を有するものである。
【００１９】また、マルチチップモジュールの製造方法
であって、第一の配線および第一の絶縁層を備えた第一
の配線層をガラス基板の一方の面に形成する工程と、第
二の配線および第二の絶縁層を備えた第二の配線層をガ
ラス基板の他方の面に形成する工程と、該ガラス基板と
該配線基板を実装する実装基板の間に生じる応力を緩和
するための第三の絶縁層を該第二の配線層の上に形成す
る工程と、該第三の絶縁層に第一の孔を形成する工程
と、該第一の孔に対してサンドブラストを行い、該ガラ
ス基板に第二の孔を形成する工程と、該第一の配線層の
上に半導体装置を実装する工程を有するものである。
【００２０】また、マルチチップモジュールの製造方法
であって、サンドブラストによりガラス基板に貫通孔を
形成する工程と、該貫通孔の内壁面および該ガラス基板
の上に第一の配線を形成する工程と、該貫通孔に導電性
材料または絶縁材料を充填する工程と、該ガラス基板の
一方の面に第一の絶縁層を形成する工程と、該ガラス基
板の他方の面に第二の絶縁層を形成する工程と、該第二
の絶縁層に孔を形成する工程と、該第二の絶縁層の孔の
内壁面に第二の配線を形成する工程と、該第一の絶縁層
の表面であり、かつガラス基板と反対側の面に第三の配
線を形成する工程と該第三の配線と電気的接続を取るよ
うに該第一の絶縁層の上に半導体装置を実装する工程を
有するものである。
【００２１】また、マルチチップモジュールの製造方法
であって、両面で電気的接続を取るための孔を備えるガ
ラス基板と、該ガラス基板に形成された配線および絶縁
層を備えた複数の配線層を有する配線基板を準備する工
程と、該配線基板に複数の半導体装置を実装する工程
と、該半導体装置間の動作試験を行う工程と、該動作試
験の結果に応じて該半導体装置を交換する工程と、該配
線基板を個別化する工程を有するものである。
【００２２】
【発明の実施の形態】以下、本発明の半導体モジュール
について、図を参照しながら実施の形態とともに詳細に
説明する。なお、実施の形態を説明するための全図にお
いて、同一の機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。
【００２３】図1は、基板１（以下、コア基板１、絶縁
基板１ということもある）と多層配線層３を有する多層
配線基板６に半導体装置９（半導体チップ、ＬＳＩ等）
およびコンデンサ等の個別部品を実装した半導体モジュ
ール１０００の一実施例を示す断面図の一部である。な
お、図１は図８のａ―ａ’の断面図を示す。なお、図１
では、半導体モジュールが実装基板１０に実装された状
態を示している。図２は半導体モジュール全体の一例の
斜視図である。
【００２４】ここで、基板１は基板１の表裏で電気的接
続を取るために貫通孔を有している。また、多層配線層
３は少なくとも１層以上の薄膜配線層２からなり、その
薄膜配線層２は配線１２０および層間絶縁層１１０を有
する。なお、配線１２０は、ビア内の配線および配線パ
ッドを含む。
【００２５】また、多層配線層３の最表面の各配線の間
には、必要に応じて絶縁層（保護層）を形成してもよ
い。保護層は、層間絶縁層や配線に不純物が混入するの
を防止し、またはんだが濡れ広がるのを防止する。多層配
線基板６そのものは、外部接続端子、例えばはんだバン
プ７を有するものであってもよいし、有しないものであ
ってもよい。なお、この半導体モジュールに用いる多層
配線基板６は、シリコンの場合には、通常の半導体装置
製造で使用するようなウエハ状態で製造することも可能
である。ガラスを用いた場合にはシリコンと同様のウエ
ハ状態で多層配線基板６を製作することも可能である
し、角型の薄板状で基板製作することも可能である。
【００２６】図３は、シリコンウエハ３０１を用いて多
数個取りする状態を示す。シリコンウエハ上に複数個の
モジュール回路を形成し、所定の半導体装置９、抵抗、
コンデンサ等を搭載し、外部接続端子、例えばはんだボ
ールを形成し、さらに必要に応じて半導体装置と基板間
を樹脂で充填する。その後、シリコンウエハのダイシン
グと同様な方法により、各モジュール部分を個々に切り
出し所望の半導体モジュールを得る。
【００２７】図４は、ガラス基板３０２を用いて多数個
取りする状態を示す。この場合も、シリコンウエハを用
いた場合と同様に、ガラス基板上に複数個のモジュール
回路を形成し、所定の半導体装置、抵抗、コンデンサ等
を搭載し、外部接続端子、例えばはんだボールを搭載
し、さらに必要に応じて半導体装置と基板間を樹脂で充
填する。その後、シリコンウエハのダイシングと同様な
方法により、各モジュール部分を個々に切り出し所望の
半導体装置を得ることが可能である。
【００２８】続いて、本実施例の半導体モジュール１０
００の各構成要素について説明する。基板１（コア基板
１）としては、ガラス基板、シリコン基板、セラミック
基板、ガラスエポキシ基板が用いられる。 ガラス基板またはシリコン基板の熱膨張係数は約３ppm/
℃から５ ppm/℃であり、セラミック基板と比べて、基
板の熱膨張は小さいため、微細な配線を形成することが
できる。 また、ガラス基板またはシリコン基板は、熱膨張係数が
半導体装置９のシリコンに近いため、ガラス基板または
シリコン基板と半導体装置９の間では、熱膨張係数の差
から生じる応力が小さく、多層配線基板６と半導体装置
９の接続が確保できる。
【００２９】特に、基板１としてシリコンを用いた場合
には、半導体チップのシリコンと熱膨張係数が等しいた
め、半導体チップと基板１（多層配線基板）の間では、
実質的に熱応力が生じない。
【００３０】また、基板１としてガラス、例えば低アル
カリガラスを用いた場合には、その線膨張係数は約５.
０であり、従来のセラミック基板等に比べると小さく、
熱膨張も小さい。また、半導体装置と絶縁基板（多層配
線基板）の間で生じる熱応力も小さい。ガラス基板は、
シリコン基板に比べると安価に入手できる。さらに、ガ
ラスは絶縁性を有するため、ガラス基板を絶縁基板とし
て用いる場合には、ガラス基板表面やその貫通孔内表面
に導線性物質を充填、または配線をめっき等により形成
する場合に、改めて絶縁膜を形成する必要が無く、製造
工程が簡略化できる。
【００３１】一方、半導体モジュール１０００とそれが
実装される実装基板１０の接続信頼性について説明す
る。実装基板１０の線膨張係数は、約１０〜２０ppm/℃
であり、一般的な実装基板であるガラスエポキシ基板の
場合は約１５〜１８ppm/℃である。従って、絶縁基板１
としてガラス基板またはシリコン基板を用いた場合は、
絶縁基板１の二次側に、半導体モジュール１０００と実
装基板１０の間に生じる熱応力を緩和する絶縁層が必要
になる。これについては、後述する。 また、ガラス基板またはシリコン基板は、従来のセラミ
ック基板に比べ平滑性が優れているため、セラミック基
板上よりガラス基板またはシリコン基板上では微細に配
線パターンを形成することができる。具体的には、ガラ
ス基板またはシリコン基板上の配線ピッチは約２から２
００umである。２００マイクロメータを越える配線ピッ
チでは、配線層の層数を効果的に低減できない。２マイ
クロメータ未満の配線ピッチでは、配線の電気抵抗が大
きくなってしまう。
【００３２】このように、ガラス基板またはシリコン基
板を基板１（コア基板１）に用いると、基板１上に微細
な配線パターンを形成することができるので、基板１上
の薄膜配線層２の層数は従来のセラミック基板に比べて
少なくなり、マルチチップモジュール全体を小さく（薄
く）できる。さらに、薄膜配線層２の層数が少ないとい
うことは、ＬＳＩ等の半導体チップ９からユーザ基板１
０への配線長が短くなるため、より高速な信号をやり取
りすることができる。
【００３３】絶縁基板１の厚さは、絶縁基板１の種類お
よび貫通孔の形成方法に応じても微妙に変化するが、お
よそ１００から１０００umが望ましく、より好ましくは
約３００から５００umである。絶縁基板１の厚さが１０
００um以上であると、貫通孔加工のコストが増大して実
用的ではないからである。一方、１００um以下である
と、基板の製造工程における搬送などハンドリング性に
劣る上、貫通孔１００を形成した場合に絶縁基板１の強
度が低下し、破損するおそれがあるからである。
【００３４】基板１は、基板の両面に形成される配線を
相互に接続し、かつその接続を維持する貫通孔１００を
有している。貫通孔１００は、絶縁基板１の種類に応じ
て色々な方法、例えばサンドブラスト加工、レーザ加
工、フォトリソ加工により形成される。サンドブラスト
では、図３１に示すように、ガラス基板上に耐サンドブ
ラスト性を有する膜を形成し（ａ）、該膜にフォトリソ
技術を用いて開口部を形成し（ｂ）、マスクとする。そ
の後、研磨粒子をマスク層に吹き付けることで（ｃ）、
開口部にあるガラスを微小単位で破砕しながら貫通孔を
形成する（ｄ）。その後、マスクを除去することにより
（ｅ）、貫通孔を有する絶縁基板１が形成される。
【００３５】サンドブラスト加工により貫通孔１００を
形成すると、貫通孔１００の壁面の極表面には、加工原
理そのものに由来する微小の凹凸が存在するため、貫通
孔１００の内壁面上の配線は強い密着強度が得られる。
この結果として、給電膜の形成後に貫通孔１００の内面
にめっき配線を精密に形成できる。
【００３６】また、基板１がガラス基板の場合には、サ
ンドブラスト加工を用いることが有効である。ガラス基
板にフォトリソ技術を用いて貫通孔を形成する場合、ガ
ラス基板は感光性を有する必要となるが、感光性ガラス
は高価である。一方、サンドブラスト加工では、ガラス
基板に感光性は必要ないため低コストであり、かつ複数
の貫通孔を一度に形成できる。従って、マルチチップモ
ジュールを低コストで大量生産できる。 サンドブラストにより貫通孔１００を形成すると、図１
にも示すように、一方の開口端と他方の開口端とで貫通
孔１００の径が異なること多い。すなわち、サンドブラ
ストが開始された基板の表面（加工開始面）からもう一
方の基板の表面（加工終了面）に向って、貫通孔１００
の径の大きさは徐々に小さくなる。なお、図３２に示す
ように、両面からサンドブランドを行うことにより絶縁
基板の中央から外部に向って貫通孔の径が広がっていく
形状としてもよい。この場合、一方から貫通孔を開口す
る場合に比べ、貫通孔形成までの時間が短縮されるた
め、開口端での貫通孔の径は小さくすることができる。 一方、フォトエッチング法またはレーザ加工では、径が
ほぼ一定の貫通孔１０１（スルーホール）が形成されや
すい。図５（ａ）はサンドブラストによって形成された
貫通孔１００を、図５（ｂ）はフォトエッチング法によ
って形成された貫通孔１０１を示したものである。
【００３７】絶縁基板１の貫通孔１００の開口径が小さ
い面（基板の１次側）には、接続端子が狭ピッチである
半導体装置９を搭載し、開口径が大きい面（基板の２次
側）は、半導体モジュールを実装する実装基板１０に実
装する。これにより、半導体装置９が搭載される多層配
線層３の一次側の配線は狭ピッチが可能となる。すなわ
ち、貫通孔１００の１次側の開口径を小さくすると、貫
通孔の間により多くの配線チャンネルを通すことがで
き、その結果として、より少ない薄膜配線層２で配線の
引き回しが可能になる。
【００３８】１次側の開口径は５umから３００umであ
り、より好ましくは１０umから１００umであり、絶縁基
板１の厚みの約１／５０から約１／５倍である。
【００３９】一方、貫通孔１００の２次側開口径は、１
００から１０００umであり、絶縁基板１の厚みに対して
１／１０倍から１０倍程度となることが望ましい。２次
側開口径が絶縁基板１の厚みの約１０倍を越えると、絶
縁基板１のその部分における機械的強度、例えば抗折強
度が保てないからである。逆に、２次側開口径が絶縁基
板１の厚みの約１／１０より小さくなると、１次側にま
で貫通する孔を形成するためには、ほぼ９０度、少なく
とも８８度のテーパ角が必要となるので、貫通孔壁面へ
の配線形成が困難になりやすい。また、加工粉体が孔の
奥にまで到達しにくくなり、その結果としてサンドブラ
スト加工の速度が遅くなるからである。
【００４０】さらに好ましくは、貫通孔の２次側開口径
は２００umから３００umであり、絶縁基板１の厚みに対
して約２／５倍から約１倍である。例えば、貫通孔１０
０の２次側開口直径が２５０umであるとき、貫通孔１０
０と千鳥の位置関係になるようにはんだバンプ７を配置
してやることによって、貫通孔内部の配線とはんだバン
プ７とを相互に接続するための配線のレイアウトも容易
である。
【００４１】ただし、貫通孔の形成方法はサンドブラス
ト加工に限定されない。図６には、サンドブラスト以
外、例えばレーザ加工またはフォトリソ加工によって貫
通孔が形成された多層配線基板を用いたマルチチップモ
ジュールを示す。 図１では、絶縁基板１の両面において電気的接続を可能
とする貫通孔１００の内面には、導電性材料が存在して
いる。例えば、銅配線１０１は、貫通孔１００の内面に
スパッタ等により給電膜、例えばＣｒ／Ｃｕを形成し、
その後電気めっきにより形成する。配線１０１が形成さ
れた後に、貫通孔内に絶縁性の材料を充填して基板１の
強度を高めてもよい。
【００４２】また、絶縁基板１の両面間の電気的接続を
取る方法として、貫通孔１００の内面に配線を形成する
以外に、ペースト印刷等により貫通孔１００を導電性材
料で充填する、又ははんだ材料を溶融させて流し込むよ
うにしてもよい。適切に選択した導電性材料を絶縁基板
１に充填した場合は、貫通孔１００を有する絶縁基板１
の強度を高めることもできる。
【００４３】本実施例では、絶縁基板１の表面には、配
線１２０とポリイミドやポリベンゾシクロブテン等の層
間絶縁層１１０等からなる薄膜配線層２が形成されてい
る。各層間絶縁層１１０（薄膜配線層２）は層間および
線間の配線絶縁が確保できる厚みが必要であり、約５〜
５０umの範囲であるが、より好ましくは約１０から２０
umである。
【００４４】各層間絶縁層１１０の物性値、例えば熱膨
張係数や弾性率は同じではなく、例えば材料の種類およ
び材料の組成比を変えることにより、必要に応じて変化
させることもできる。半導体装置９が実装される多層配
線基板６の１次側では、層間絶縁層の物性値を半導体装
置（シリコン）の物性値に近づけ、多層配線基板６の２
次側では、層間絶縁層の物性値を実装基板の物性値に近
づける。 例えば、半導体装置９が実装される多層配線基板６の１
次側では、線膨張係数が小さい材料で層間絶縁層を形成
する。これにより、多層配線基板６の１次側と半導体装
置９の線膨張係数が近づくため、発生する熱応力を減少
させることができ、接続信頼性を確保できる。特に、基
板１の熱膨張係数と半導体装置（シリコン）の熱膨張係
数が異なるときには有効である。 一方、多層配線基板６の２次側では、線膨張係数が大き
い材料で層間絶縁層を形成する。これにより、多層配線
基板６の２次側と実装される基板（実装基板１０）の線
膨張係数が近づくため、発生する熱応力を減少させるこ
とができ、マルチチップモジュール１０００と実装基板
１０との接続信頼性を確保できる。 このように多層配線基板６の厚さ方向で線膨張係数を変
化させることにより、半導体装置９と多層配線基板、お
よびマルチチップモジュールと実装基板１０の間で生じ
る熱応力を緩和し、接続信頼性を確保することができ
る。 なお、多層配線基板６の１次側と２次側の両方で層間絶
縁層の材料を変化させる必要はなく、例えば、基板１と
実装基板１０の線膨張係数の差が大きい２次側だけ層間
絶縁層の材料を変化させ、実装基板の線膨張係数に近づ
けてもよい。
【００４５】続いて、絶縁基板１の種類と層間絶縁層１
１０の熱膨張係数の差について説明する。層間絶縁層に
用いられるポリイミドやポリベンゾシクロブテン等の樹
脂の熱膨張係数は数１０ppm/℃であり、絶縁基板１とし
てシリコン基板を用いた場合、その熱膨張係数は約３pp
m/℃であり、ガラス基板を用いた場合、その熱膨張係数
は約５ppm/℃である。従って、絶縁基板１と多層配線層
３（薄膜配線層２）の間で熱応力が生じ、この熱応力に
よって多層配線基板６の反りやたわみが発生し、マルチ
チップモジュールの接続信頼性が確保されないおそれが
ある。また、層間絶縁層上で微細な配線の形成が困難に
なる。絶縁基板の厚みを層間絶縁層１１０の厚さの３０
倍から５０倍程度の厚みとなるように調整すると、多層
配線基板６の反りは小さく抑えられる。
【００４６】図１では、絶縁基板１の面のうち、貫通孔
１００の開口部の径が小さい側（１次側）には２層の薄
膜配線層２が形成され、貫通孔１００の開口部の径が大
きい側（２次側）には２層の薄膜配線層２が形成されて
いる。しかし、絶縁基板１の両面に形成される薄膜配線
層２の層数は任意であり、当該半導体モジュールの設計
に応じて自由に設定できる。また、絶縁基板１の２次側
において、層間絶縁層を形成せずに、マルチチップモジ
ュールとそれを実装する基板との間に生じる応力を緩和
するための層（応力緩和層）のみ形成してもよい。
【００４７】薄膜配線層２は一層ずつ形成して積層して
もよい。例えば、絶縁基板１の上に配線パターンを形成
し、その後層間絶縁層１１０を形成する。その際、フォ
トリソグラフィ技術を用い、セミアディティブめっきプ
ロセスにより配線形成すると配線高密度化が図れる。ま
た、スクリーン印刷などの方法を用いて配線形成しても
構わない。そして、必要に応じて形成された層間絶縁層
１１０の上に配線パターンを形成し、再び層間絶縁層１
１０を形成する。なお、絶縁基板の１次側と２次側で配
線の形成方法を異ならせてもよい。すなわち、絶縁基板
の１次側には半導体チップが搭載されるため、狭ピッチ
の配線パターンが要求される。一方、絶縁基板の２次側
は実装基板（ユーザ基板）に接続されるため、１次側ほ
ど狭ピッチの配線は要求されない。従って、例えば狭ピ
ッチが要求される１次側配線ではフォトリソおよびめっ
きにより、２次側配線を印刷によって形成してもよい。
【００４８】多層配線基板６の薄膜配線層２の各層で、
配線の役割を決めておくのよい。例えば、図１の一次側
の２層からなる薄膜配線層２のうち、絶縁基板１のすぐ
上に形成される配線（第一の配線）ではユーザ基板と半
導体装置９との信号をやり取りする信号配線を、１層目
の層間絶縁層１１０の上に形成される第二の配線では電
源線またはグランド線を、２層目の層間絶縁層１１０の
上に形成される第３の配線は半導体装置９（ＬＳＩ）同
士の信号のやり取りを行う信号線として形成してもよ
い。このように、多層配線層３を少なくとも２層構造と
することにより、３層の配線層を形成することができ、
半導体装置９とユーザ基板１０との信号線、半導体装置
９同士の信号配線、電源配線またはグランド配線を分け
ることができ、高速かつ微細な配線パターンを形成で
き、また信号の雑音等の防止にも効果がある。もちろ
ん、配線パターンの制約等により、半導体装置９（ＬＳ
Ｉ）同士の信号のやり取りする配線をすべてを２層目の
層間絶縁層の上に形成する必要はなく、半導体装置９
（ＬＳＩ）同士の信号のやり取りする配線が、他の配線
層よりも多層配線基板の最表面で多く行われていればよ
い。 あるいは、絶縁基板１のすぐ上に形成される配線（第一
の配線）では電源線またはグランド線を形成し、１層目
の層間絶縁層１１０の上に形成される第二の配線の中
に、ユーザ基板と半導体装置９との信号をやり取りする
信号配線と半導体装置９（ＬＳＩ）同士の信号のやり取
りを行う信号線とを一緒に配置して形成すれば、多層配
線層３を１層とすることができる。
【００４９】なお、多層配線層３を１層とするか、２層
以上必要となるかは、半導体装置９の論理規模やそのレ
イアウト、要求される高速信号特性などによって決ま
る。
【００５０】また、各層間絶縁層の上に形成する配線の
役割を変化させる場合、各層毎に配線幅や配線形状を変
えることも有効である。 この多層配線基板６の１次側には、ＬＳＩ等の半導体装
置９（半導体素子９）を実装する。半導体装置９には、
ＢＧＡ、ＣＳＰ、ウエハーレベルＣＳＰなどの他、ＱＦ
Ｐ、TSOPなどのリードタイプの半導体装置も使用しても
良い。
【００５１】この半導体装置９および受動部品は表面実
装型であることが望ましい。本実施例では、基板１と半
導体装置９の間で発生する熱応力を小さくしているの
で、半導体装置と基板１との間にアンダーフィル（樹
脂）が不要となる。従って、表面実装であれば、複数の
チップを有するＭＣＭの製造において、チップ間で適正
に動作するか試験を行い、不良と判定された場合に、不
良のチップのみを交換することが容易になる。さらに、
図７に示すように、半導体装置９自身が、半導体装置と
それが実装される基板との間に生じる応力を緩和する層
９９を有している場合は、一層アンダーフィルは不要に
なるので、不良チップのリペアは容易になる。なお、図
７では、素子回路が形成されたウエハ９７の電極と電気
的に接続される配線９５は応力緩和層の傾斜を越えては
んだバンプ３００と接続されている。
【００５２】実装される半導体チップ９は、同種のもの
に限らず、例えば図８に示すように、異種の複数の半導
体チップを多層配線基板６上に実装してもよい。例え
ば、Ａはマイコン、Ｂはフラッシュメモリ、ＣはＤＲＡ
Ｍ、Ｄはコンデンサ等の個別部品という組合せでもよ
い。図１は図８の断面ａ―ａ’を表している。あるいは動
作電圧の異なる複数の半導体チップを組み合わせて使用
することもできる。また、ＱＦＰやＣＳＰなどの半導体
パッケージや抵抗やコンデンサなどの受動部品を１つ以
上含んでいても構わない。
【００５３】異種の半導体チップを多層配線基板６上に
実装した場合は、異なる半導体チップ間を接続するため
に必要な配線を多層配線層３の最上層で行い、下位の配
線層ではグランド配線または信号配線を形成するように
する。さらに、最終的にユーザ基板と電気的に接続する
必要のある配線のみを絶縁基板１の貫通孔１００を通じ
て接続するようにしてもよい。
【００５４】異なる半導体チップの組合せとしては、DR
AMとマイコン、DRAMとマイコンとDSP、DRAMとマイコン
とROM、DRAMとフラッシュメモリ、DRAMとSRAMとフラッ
シュメモリ、ASICとDRAMなどがある。例えば、カーナビ
ゲーションシステムではフラッシュ内蔵マイコンとASIC
とDRAMの組み合せなどが使われる。デジタルスチルカメ
ラやデジタルビデオカメラではマイコンとフラッシュメ
モリ、フラッシュ内蔵マイコンとDRAM、あるいはマイコ
ンとフラッシュメモリーとDRAMの組み合せなどが好適で
ある。低電力化のためにフラッシュメモリーが使用され
るが、フラッシュメモリーだけではメモリー容量が不足
する場合に、高集積DRAMを組み合わせる。必要に応じて
チップを積層してもかまわない。携帯端末、例えば、携
帯電話にはデジタルスチルカメラと同様の構成が使用さ
れるが、携帯電話ではデジタルスチルカメラよりも低消
費電力が要求されるため、一般に、フラシュメモリーの
容量をDRAMの容量と同等以上に設定することが多い。
【００５５】半導体装置９（半導体チップ）と多層配線
基板６は、バンプ３００等の外部接続端子により接続さ
れる。例えば、バンプ３００を有する半導体素子９を多
層配線基板６に実装し、リフローすることにより接続さ
れる。また、バンプ３００を予め多層配線基板６に形成
した場合は、いわゆるベアチップ（パッケージされてい
ない半導体素子）を多層配線基板に実装することができ
る。
【００５６】バンプ３００には、金等の線材を超音波ボ
ンディング装置により凸型の形状を形成したものや、ス
ズ、鉛、銅、銀、ビスマス、亜鉛、インジウム等の金属
を単独あるいは２種類以上混合した合金をはんだバンプ
３００として用いることができる。さらに、銀や金等の
導電性材料を配合した樹脂をバンプ３００として用いる
ことも可能である。はんだバンプ３００は、はんだの微
粒子をロジン等からなる材料に配合し、適当なマスクを
用いて半導体装置の電極上に印刷し、その後はんだの溶
融温度以上に加熱してはんだを溶融させることにより形
成することもできる。導電性の粒子を配合した樹脂を用
いた場合も同様に、ペースト状の前記樹脂材料を適当な
マスクを用いて半導体装置の電極上に印刷し、加熱によ
り硬化あるいは半硬化状態とする方法によってもバンプ
形成が可能である。さらに、電極表面の酸化膜を除去し
適度な粘着性を有するフラックスを当該電極上に塗布
し、適当な粒子径のはんだボールをマスク等により該電
極上に整列し、リフロ炉等によりはんだの溶融温度以上
に加熱することによりバンプを形成することもできる。
これらは当然、外部接続端子７の形成にも適用すること
ができる。
【００５７】バンプ３００と接続する半導体装置９に設
けた電極は、前工程と呼ばれる工程で形成されたアルミ
ニウムや銅の電極や、前工程の後さらにウエハーレベル
ＣＳＰのような電極から半導体装置表面に銅等の配線で
再配線を行った後に形成される電極を用いることが可能
である。この電極表面にニッケルや金等の表面処理を行
うことにより、バンプと電極表面のぬれ性を向上させた
り、後述する半導体モジュールを外部基板に搭載する等
の加熱工程においてバンプ材料が電極中に拡散しバンプ
と電極部の接合強度の低下を防止させることができる。
【００５８】外部接続端子３００がはんだバンプの場
合、はんだとして、Ｓｎ−Ａｇ系、またはＳｎ−Ａｇ−
Ｃｕ系等のいわゆる鉛フリーはんだ、例えばＳｎ-３.０
Ａｇ−０.５Ｃｕを用いてもよい。また、はんだの濡れ性
を考慮して、Ｂｉ、Ｉｎを含ませてもよい。
【００５９】しかし、鉛フリーはんだは、従来使用され
ていた鉛はんだに比べて固いため、半導体装置９と多層
配線基板６との間で生じる熱応力をはんだバンプで緩和
することが困難である。 そこで、本実施例のように、層間絶縁層の物性値、例え
ば熱膨張係数や弾性係数を多層配線基板の厚さ方向で変
化させる、具体的には、一次側の最表面の層間絶縁層
と、多層配線基板６に実装される半導体チップ９との熱
膨張係数と近づけて、発生する熱応力を小さくすること
により、鉛フリーはんだを用いた場合であっても、半導
体装置９と多層配線基板６との接続信頼性を確保するこ
とができる。また、絶縁基板にガラスやシリコン基板を
用いれば、発生する熱応力が小さくなり、鉛フリーはん
だを用いた場合であっても、半導体装置９と多層配線基
板６との接続信頼性を確保することができる。 ところで、一次側の接続に用いられるはんだバンプの融
点は、二次側の接続に用いられるはんだボール７よりも
高くなくてはならない。すなわち、一次側および二次側
において、はんだ接続温度を変化させて、温度階層を設
けることが必要である。 例えば、半導体素子と多層配線基板の一次接続には高温
系はんだを、マルチチップモジュールと実装基板１０と
の２次接続には低温系はんだを用いることが望ましい。
【００６０】多層配線基板６の２次側には、実装基板１
０（ユーザ基板１０）との接続を取るため、外部接続端
子７が形成されている。外部接続端子７は、バンプ３０
０と同様に、はんだボール以外にも、導電性の粒子を配
合した樹脂などにより構成しても良い。外部基板との接
続方法によっては、ボールや端子形成を行わずに使用し
ても良い。
【００６１】外部接続端子７として、はんだバンプを形
成した場合、隣り合うバンプ間の距離（バンプピッチ）
は５００umから８００umであり、バンプピッチにあわせ
てはんだバンプ７の直径を適宜選択するが、はんだバン
プの直径は最大でバンプピッチの約７０％の大きさとな
る。
【００６２】外部接続端子７がはんだバンプの場合、は
んだとして、Ｓｎ−Ａｇ系、またはＳｎ−Ａｇ−Ｃｕ系
等のいわゆる鉛フリーはんだ、例えばＳｎ-３.０Ａｇ−
０.５Ｃｕを用いてもよい。また、はんだの濡れ性を考慮
して、Ｂｉ、Ｉｎを含ませてもよい。
【００６３】上述したように、従来用いられていた鉛は
んだに比べ、鉛フリーはんだは固いので、鉛フリーはん
だを用いた場合は、マルチチップモジュールと実装基板
１０との間で生じる熱応力をはんだバンプで緩和するこ
とが困難である。 しかし、本実施例のように、マルチチップモジュールの
層間絶縁層の熱膨張係数を多層配線基板の厚さ方向で変
化させて、応力を緩和することにより、鉛フリーはんだ
を用いた場合であっても、マルチチップモジュールと実
装基板１０との接続信頼性を確保できる。本実施例にお
ける多層配線基板６は、半導体チップのインターポーザ
としての役割を果たすのみならず、半導体装置９（半導
体チップ、ＬＳＩ等）および多層配線基板６と実装基板
１０の間に生じる熱応力を緩和する。
【００６４】なお、図９に示すように、本実施例に説明
した半導体モジュールであっても、ユーザがより高い信
頼性を望む場合は、半導体モジュールと実装基板の間に
アンダーフィル２９（樹脂）を形成してもよいことはい
うまでもない。アンダーフィルとして用いる樹脂は、エ
ポキシ樹脂、フェノール樹脂、シリコーン樹脂等を単
独、あるいは2種類以上混合したものに、二酸化珪素、
酸化アルミニウム等の充填材や、カップリング剤、着色
剤、難燃剤等を必要に応じて配合しても良い。
【００６５】その他、図１０に示すように、半導体素子
９（半導体チップ）と多層配線基板６は、フリップチッ
プ接続ではなく、ワイヤボンディングによって接続して
もよい。もちろん、図１１に示すように、複数の半導体チ
ップ９を有する半導体モジュール内に、半導体チップ９
の種類等に応じて、フリップチップ接続とワイヤボンデ
ィング接続を複合するようにしてもよい。
【００６６】ワイヤボンディングを用いた場合、半導体
装置９の発熱は主にその裏面から生じるので、半導体装
置９を多層配線基板６にダイボンデングすることで、放
熱を多層配線基板６を介して行うことが出来る。半導体
装置９の電極と多層配線基板６の電極とがワイヤボンデ
ングにより接続される。なお、必要に応じて、図１２に
示すように、半導体装置９を樹脂８９でカバーする（レ
ジンモールド）したり、また半導体装置９と多層配線基
板との間にアンダーフィルを充填すれば、より信頼性が
向上することはいうまでもない。
【００６７】本実施例の効果としては、多層配線基板が
応力を緩和する機能を有する、半導体チップと半導体チ
ップが実装される配線基板、及びそれらから構成される
マルチチップモジュールと実装基板の接続信頼性を向上
させることができる。
【００６８】また、多層配線基板が応力を緩和する機能
を有することにより、このマルチチップモジュールを実
装基板に実装する場合に、アンダーフィルを充填しなく
ても、マルチチップモジュールとユーザの基板の応力を
緩和することができ、ユーザの作業を軽減することがで
きる。
【００６９】また、絶縁基板として、貫通孔を有するガ
ラス基板またはシリコン基板を用いれば、絶縁基板上に
高密度に配線を形成できる。また薄膜配線層の層数を少
なくできるため、多層配線基板を薄く形成でき、半導体
モジュールを薄型化、小型化することができる。
【００７０】また、このマルチチップモジュールを実装
した電気機器、例えば携帯電話等の携帯端末やパソコ
ン、カーナビゲーション、デジタル／アナログカメラま
たはビデオ等をより小型化、高性能にすることができ
る。
【００７１】なお、マルチチップモジュールであること
により、従来は、ユーザであるセットメーカなどがメモ
リ、マイコンなどの半導体を個別に購入し、配線の引き
回しなどのレイアウト設計を行い、その設計に基づいて
半導体を外部基板（回路基板）上に実装していたが、所
定の機能を実現した半導体モジュールを提供できれば、
ユーザはこの半導体モジュールを１つの部品として取り
扱うことができ、設計の負担は激減する。特に数ヶ月お
きに新機能を追加したり、機能のバージョンアップなど
がある分野、例えば携帯電話や携帯情報端末等で有効と
なる。
【００７２】なお、基板１にガラス基板を用いた場合、
好適なガラスの組成としては、ソーダガラス、低アルカ
リガラス、無アルカリガラス、イオン強化ガラスなどが
あるが、弾性率や線膨脹係数などを考慮して適宜選択す
る。例えば、アルカリイオン含有量が少ないガラスほど
一般には線膨脹係数が小さくなる傾向がある。
【００７３】半導体装置９と多層配線基板６の間の接続
信頼性を向上させる観点では、無アルカリガラスや低ア
ルカリガラスが好ましい。ただし、実施例においては、
半導体装置９と多層配線基板６との間の接続信頼性は、
ガラス材質の特性だけではなく、両者の間の接続構造や
アンダーフィル材の選択にも依存しているので、それら
をも考慮してガラス材質を選択する。
【００７４】一方、半導体モジュール１０００全体での
接続信頼性の観点では、アルカリ含有量の大きなソーダ
ガラスが好ましい。多層配線基板６とそれを実装する実
装基板１０との間の線膨脹係数差が小さいからである。
ただし、本実施例においては多層配線基板６と実装基板
１０との間の接続信頼性は、ガラス材質の特性だけでは
なく、多層配線基板６の表面に設けた応力緩和層の材
質、構造（厚み、面積など）にも依存しているので、こ
れらをも考慮してガラス材質を選択する。
【００７５】半導体装置９と多層配線基板６との間の熱
膨張係数差と、多層配線基板６とそれを実装する実装基
板との間の熱膨張係数差とを両立させ、かつ価格なども
考慮すると、ソーダライムと無アルカリガラスの中間的
なアルカリイオン含有量である低アルカリガラスが好ま
しい。
【００７６】本発明に係るマルチチップモジュールの他
の実施例を、図１３を用いて説明する。本実施例では、
実装基板１０（ユーザ基板）に実装される２次側に、マ
ルチチップモジュールと実装基板１０との間に生じる応
力を緩和するための絶縁層５（以下、応力緩和層５とい
う）を形成するものである。 この応力緩和層５の厚さは応力緩和の観点からは絶縁基
板１の厚みに対して約１／１０から約１／２程度の厚み
であるか、あるいは絶縁基板の対角長さに対して約１/
３００〜約１/２０であることが望ましいが、製造プロ
セスの観点からは約１０乃至２００マイクロメートルが
望ましく、更に好ましくは約３５乃至１５０マイクロメ
ートルである。応力緩和層の厚さおよび物性値について
は後述する。
【００７７】応力緩和層５は、絶縁基板１上にまたはマ
スクを用いてスクリーン印刷することにより形成される
が、スプレー塗布、カレンダーコートやフォトリソグラ
フィ技術等を使用しても構わない。
【００７８】例えば、応力緩和層５をマスク印刷（スク
リーン印刷）する場合、所望の位置に応力緩和層を形成
することができる。また、応力緩和層の端部で傾斜部が
形成することもできる。応力緩和層の材質等により、傾
斜部が形成されないようにすることもできるし、また傾
斜部の角度を制御することもできる。図１４に示すよう
に、基板１で貫通孔が形成されていない部分に応力緩和
層を設け、その応力緩和層の上に外部接続端子を形成す
ると、外部接続端子に加わる応力をより効率よく緩和す
ることができる。
【００７９】一方、スタンピングで応力緩和層を形成す
る場合、スタンピング用の型に応力緩和用の絶縁材料を
塗布し、基板上に応力緩和層の形状を転写するため絶縁
材料硬化時の端部の形状変化が生じない絶縁材料の選択
が可能となる。この場合、印刷方式に比べ端部の形状が
一定になり易いという特徴がある。
【００８０】さらに、スプレー塗布方式では、印刷マス
クあるいはスタンピング金型を用いないため、応力緩和
層形成時の形状に自由度あり、ノズル形状を適当に選択
すれば、印刷マスクやスタンピング金型では形成し難い
応力緩和層の形成が可能となる。また、印刷方式やスタ
ンピング方式に比べ、吹き付け量の調整で応力緩和層の
厚さを調整でき、厚さ調整の範囲も広くなる。
【００８１】半硬化あるいは未硬化の樹脂シートを貼り
付ける方式では、厚膜の応力緩和層の形成が可能となり
予めシート状の絶縁樹脂を用いるため、応力緩和層表面
の平坦性に優れるという特徴がある。
【００８２】なお、これらの方法を単一で用いるのでは
なく、組み合せて応力緩和層を形成してもよいことはい
うまでもない。
【００８３】絶縁基板１と同じように、応力緩和層５の
両面においても電気的に接続をとる必要があるため、応
力緩和層５にも貫通孔１００が形成されている。この貫
通孔１００は、サンドブラストのみならずレーザ加工、
またはフォトエッチングにより形成される。
【００８４】本実施例によれば、半導体チップ９を搭載
した半導体モジュール１０００と実装基板１０との熱膨
張係数の差から生じる応力を緩和することができる。特
に、基板１がガラス基板またはシリコン基板の場合に
は、基板の二次側に生じる応力を効率よく緩和すること
ができる。また、半導体モジュール１０００とユーザ基
板１０の間に生じる熱応力を緩和することができれば、
半導体モジュール１０００をユーザ基板１０に実装する
場合にアンダーフィルを充填する必要がなくなり、ユー
ザの作業を軽減することができる。なお、応力緩和層５
を形成した半導体モジュールであっても、ユーザがより
高い信頼性を望む場合は、図１５に示すように、アンダ
ーフィルを用いてもよいことはいうまでもない。
【００８５】この応力緩和層５は多層配線基板６に必須
の構成ではなく、半導体モジュール１０００とユーザ基
板１０によって生じる熱応力が許容できる範囲であれ
ば、多層配線基板６に応力緩和層５を形成する必要はな
い。
【００８６】図１６は、本発明に係るマルチチップモジ
ュールの他の実施例を示す図である。本実施例では、多
層配線基板６にコアとなる基板１を有さず、線膨張係数
が異なる薄膜配線層が積層されている。このような構造
にすれば、多層配線基板により、半導体装置９と実装基
板１０の間の熱応力を緩和し、接続信頼性を確保するこ
とができ、さらに多層配線基板のコア基板である絶縁基
板１の厚さを省略できるため、より薄い多層配線基板が
実現できる。従って、かかる多層配線基板を用いれば、よ
り薄膜化した電子装置を実現できる。 続いて、図１７を用いて、マルチチップモジュールの製
造方法の一実施例について説明する。 まず、ユーザからの要求等に応じて、マルチチップモジ
ュールを設計する。 続いて、マルチチップモジュールに用いる半導体装置
（半導体チップ）を用意する。この半導体チップは、例
えば素子回路が形成され、いわゆる前工程が済んだ半導
体ウエハ上に、再配線およびはんだバンプ等を形成し
て、その後ダイシングされた半導体パッケージ（いわゆ
るウエハレベルチップサイズパッケージ）であってもよ
いし、そうでなくてもよい。また、必ずしも自ら製造し
た半導体チップでなくてもよく、必要に応じて他社より
購入した半導体チップを用いてもよい。半導体チップ自
身は動作試験の工程等で合格していることが望ましい。 また、半導体チップ等を実装する配線基板（インターポ
ーザ）も用意する。この配線基板も自ら製造したもので
あってもよいし、他社から購入したものでもよい。この
配線基板は、上記実施例で説明した配線基板であり、例
えば基板１（コア基板１）がガラス基板またはシリコン
基板であり、基板１の表面には薄膜配線層２が形成され
ているものであってもよいし、基板１（コア基板１）の
二次側に応力を緩和するための層を有するものであって
もよい。この配線基板自身も配線の短絡等の試験工程を
合格していることが望ましい。 また、配線基板は最終製品のマルチチップモジュールの
大きさにダイシングされる前のものであってよい。図
３、図４に示すようなダイシング前の配線基板であれ
ば、配線基板の上に複数の半導体チップを搭載し、はん
だリフローまたはワイヤボンディング等により半導体チ
ップ等を実装する。 その後、半導体チップと配線基板の電気的接続をとり、
動作試験を行い、良／不良の判別工程を行う。動作試験
において、半導体チップ間（メモリとマイコン等）の特
性や相性等が悪い場合、マルチチップモジュール全体を
不良品とするのではなく、少なくとも一つのチップを交
換し、再び動作試験を行い、良／不良の判別工程を行っ
てもよい。不良品が発生した場合、チップのリペアを行
う回数は任意である。
【００８７】判別工程をおこない、最終的にマルチチッ
プモジュールとして良品、不良品を選別した後に、ダイ
シングしてマルチチップモジュールを形成し、その後出
荷する。無論、製造したマルチチップモジュールを他の
実装基板に実装し、電子部品、電子機器に組み込んで情
報端末機器等として販売してもよい。なお、ダイシング
した後にマルチチップモジュールの動作試験を行っても
よい。 所定の機能を実現した半導体モジュール（マルチチップ
モジュール）を購入したユーザは、この半導体モジュー
ルを１つの部品として取り扱うことができ、はんだバン
プ等の外部接続端子を用いて実装基板に実装し、所望の
電子機器等を製造する。 本実施例の製造方法によれば、多層配線基板と半導体装
置の間にアンダーフィルを充填していない状態で、マル
チチップモジュールの各半導体チップ間の動作試験を行
うことができるので、不良のモジュールが見つかった場
合には、ウエハ（ガラスウエハ、シリコンウエハ等）上
で不良チップ毎の取替えが可能になる。従って、マルチ
チップモジュールの製造の歩留まりが向上する。
【００８８】また、多層配線基板に応力を緩和する機能
を有することにより、このマルチチップモジュールを実
装基板に実装する場合に、アンダーフィル（樹脂）を充
填しなくても、マルチチップモジュールとユーザの基板
の応力を緩和することができ、ユーザの作業を軽減する
ことができる。
【００８９】続いて、多層配線基板６および半導体モジ
ュール１０００の製造方法の一例について説明する。本
実施例では、基板１（コア基板１、絶縁基板１というこ
ともある）であるガラス又はシリコン基板に応力緩和層
となる厚膜の絶縁層を形成し、サンドブラストによって
該絶縁層に貫通孔を形成している。
【００９０】基板１として、ガラスやシリコンを用いた
場合には、ウエハ状態で多層配線基板６を製作すること
も可能であるし、角型の薄板状で基板製作することも可
能である。
【００９１】図３、図４は、ガラス基板やシリコン基板
を用いて多数個取りする状態を示す。ガラス基板やシリ
コン基板上に複数個のモジュール回路を形成し、所定の
半導体装置９（半導体チップ）、抵抗、コンデンサ等を
搭載し、外部接続端子となるはんだボールを搭載し、さ
らに必要に応じて半導体装置と基板間を樹脂で充填す
る。その後、シリコンウエハのダイシングと同様な方法
により、各モジュール部分を個々に切り出し所望の半導
体装置を得ることが可能である。なお、下記では説明を
容易にするため、多層配線基板およびマルチチップモジ
ュールの一部の構造を用いて説明する。 図１８は、本実施例にかかる製造方法をフローチャート
で表したものである。 なお、本実施例では、多層配線基板の二次側の外部接続
端子（二次側バンプ７）を形成する工程を有している
が、マルチチップモジュールとして出荷、販売等する場
合には、二次側バンプは必ずしも形成されていなくても
よい。また、本実施例では、基板１としてガラス基板ま
たはシリコン基板を用いた場合について説明する。 図１９、図２０、図２１はマルチチップモジュールの製
造方法を説明した工程図である。
【００９２】まず、配線基板に用いられる絶縁基板１と
して、ガラス基板またはシリコン基板を用意する。必要
に応じ、表面や端面の整面処理や清浄化処理をおこなっ
ておく。適切な端面処理をおこなうことにより、製造上
の不良を低減できる。
【００９３】なお、シリコンの素材そのものは導電性
（半導体〜導体）であるため、これを基板１（絶縁基板
１）として用いる場合には、その表面に絶縁性の膜を形
成する必要がある。このような膜としては、例えば、水
蒸気中で加熱することによって表面に形成できる熱酸化
膜や、有機樹脂膜などがある。図１９、図２０、図２１
では簡便化のために、シリコン基板の場合は、その表面
に形成した絶縁膜を一体化して絶縁基板１と表示してい
る。
【００９４】次に、図１９.aに示すように、絶縁基板１
の表面に配線１２０を形成する。配線形成は例えばセミ
アディティブ法を用いることができる。セミアディティ
ブ法で配線形成する場合、めっき種膜を成膜する前に絶
縁基板１の表面をスパッタエッチ等によって清浄化して
おくと良い。これにより、基板表面と配線との密着性を
確保できる。配線材料は導電性の観点から、Ｃｕ、Ａ
ｌ、Ａｇ、Ａｕがよいが、腐食性、マイグレーション耐
性、価格を考慮するとCuが望ましい。Cuは延性を有する
材料であるため、サンドブラスト加工のマスクとして使
用することもできる。
【００９５】続いて、図１９.bに示すように、配線パタ
ーンの上に層間絶縁層１１０を形成する。層間絶縁層１
１０の厚みはおおむね約５〜５０umの範囲であるが、よ
り好ましくは約１０から２０umである。層間絶縁層１１
０としてはポリアミド樹脂、ポリイミド樹脂、ポリベン
ゾシクロブテン樹脂、ポリベンズオキサゾール樹脂等を
用いることができる。絶縁基板１上に薄膜配線層２を１
層ずつ形成する場合、その薄膜配線層の層数および層の
厚さは必要に応じて変化させることができる。各層を１
層ずつ形成することを利用して、配線層の厚さや層間絶
縁材料の厚さ、材質などを調整することにより、配線の
電気特性を向上させることも可能である。例えば、グラ
ンド層と信号層との間の絶縁層の絶縁材料Aと信号層の
線間の絶縁材料Bとで異なる誘電特性を有する材料を使
用することにより、グランド層と信号層、信号層同士の
電気的結合の強度を調節することができ、高速配線への
対応が可能となる。また、各層間絶縁層の材質を変える
ことにより、基板の厚さ方向で線膨張係数を変化させる
こともできる。 図１９.ｂでは、半導体チップが搭載される絶縁基板１
の面（１次側）には２層の配線層が形成されて、この半
導体モジュールが実装される面（２次側）には１層の配
線層が形成された場合を示す。
【００９６】図２２は、絶縁基板１上の２次側の配線パ
ターンを示したものである。図２２、図３０にしめすパ
ッドの部分のうち、サンドブラストするときに研磨粒子
があたる部分を斜線で示している。このように、貫通孔
１００が形成される位置を取り巻くように銅パッドをあ
らかじめ設けておくことにより、サンドブラストによっ
て絶縁基板１の表面にマイクロクラックが生じにくくす
ることができ、絶縁基板の強度を維持することができ
る。
【００９７】続いて、図１９.ｃでは、半導体モジュー
ルがユーザ基板に実装される絶縁基板１の面（２次側）
に、ステンシル印刷やフォトリソグラフィ等により厚膜
の絶縁層５を形成する。この絶縁層５は応力緩和層の役
割を果たし、半導体モジュールと実装基板１０の線膨張
係数の差から生じる熱応力を緩和することができる。な
お、所定の位置に精度良く絶縁層を形成したい場合は、
ステンシルマスクを用いてスクリーン印刷した後にレー
ザトリミングするなどの方法がある。
【００９８】次に、図２０.ａ、図２０.ｂの工程によ
り、絶縁基板１の両面の配線層を接続する貫通孔１００
を形成する。このとき、応力緩和層５と絶縁基板１は材
質（硬度）が異なり、サンドブラストによって、応力緩
和層５に貫通孔１００を形成することは困難である。従
って、レーザ加工等によって応力緩和層５に穴（窪み部
分）を形成し、その後サンドブラストによって絶縁基板
１に貫通孔１００を形成する。
【００９９】多層配線基板６に貫通孔１００を形成する
ためのマスクを形成する方法の代表例は次の通りであ
る。第１の方法は、フォトリソグラフィ技術を用いる方
法である。具体的には、サンドブラスト加工の際にマスク
となるブラストレジストを応力緩和層の上に成膜し、こ
のブラストレジストと応力緩和層をフォトリソグラフィ
技術により開孔する。この開孔されたブラストレジスト
は、サンドブラストにより、応力緩和層に貫通孔を形成
するためのマスクとなる。この方法では、ブラストレジ
ストと応力緩和層の両方を一括して開孔することができ
る。しかし、ブラストレジストおよび応力緩和層の両方
が感光性材料であることが条件である。 第２の方法は、レーザ加工を用いる方法である。具体的
には、第１の方法と同様に、ブラストレジストを応力緩
和層の上に成膜し、ブラストレジストと応力緩和層をレ
ーザ加工により一括で開孔する。第２の方法では、ブラ
ストレジスト及び応力緩和層の感光性有無に関わらず用
いることができる。また、この第２の方法で使用するブ
ラストレジストには解像特性が必ずしも必要ではないた
め、第１の方法と比べてブラスト耐性がより優れた材料
を選択できる。
【０１００】第３の方法は、第１の方法と同様に、感光
性のブラストレジストを応力緩和層の上に成膜し、フォ
トリソグラフィにより、ブラストレジストに開孔パター
ンを形成する。次に、ブラストレジストの開孔部を通し
て応力緩和層をエッチングして応力緩和層５に穴（窪み
部分）を形成する。
【０１０１】上記ブラストレジストは耐熱性および耐サ
ンドブラスト性を有することが必要であるが、その成膜
には、（１）耐サンドブラスト性を有する感光性樹脂を
薄膜配線層２上に塗布するか、（２）耐サンドブラスト
性を有する感光性樹脂をドライフィルム状としたものを
貼り付ける、などの方法がある。なお、貫通孔の開孔径
や孔ピッチ、およびその位置精度次第で、マスクのパタ
ーンをスクリーン印刷によって形成することも可能であ
る。その場合、必要に応じてフォトリソグラフィやレー
ザによる追加加工で位置精度、加工精度の微調整するこ
ともできる。
【０１０２】上記第１から第３などの方法により、図２
０.ａに示す形状となるが、このとき、形成された窪み
部分が絶縁基板１に達していてもよいが、必ずしも達し
ていなくても良い。
【０１０３】続いて、図２０.ｂに示すように、同じマ
スクを用いて、その応力緩和層５の穴（窪み部分）に対
してサンドブラストを行い、絶縁基板１に貫通孔１００
を形成する。
【０１０４】貫通孔１００を形成する条件は、基板材質
の特性、特に基板の弾性率や破壊靭性に応じて適宜選択
する必要があるが、比重が2.0〜10.0でバルク材の曲げ
強度が0.1〜2.0GPaとなるような加工粒体を使用するこ
とが望ましい。加工粒体の粒径が大きくなるほど加工速
度は速くなりやすいが、逆に後述するマイクロクラック
やチッピングの問題が発生しやすい傾向がある。
【０１０５】本実施例では、基板材質や貫通孔の加工寸
法（厚み、径）、所望の加工速度などを考慮して加工粉
体の粒径（＃）を決定するが、＃１５０〜＃２０００の
範囲であることが望ましい。本実施例では＃５００、＃
６００、＃７００、＃８００、＃９００、＃１０００、
＃１１００、＃１２００のいずれか、あるいはそれらを
適宜組み合わせて使用した。なお、加工粉体は循環・再
利用するが、使用している間に互いに衝突して破砕しあ
うので、粒径が上記範囲を維持するように適宜分球する
と良い。また、基板の貫通孔部分の破砕粉等も混入する
ので、必要に応じ、これを除去する。従って、本実施例
において貫通孔形成に使用するサンドブラストマシン
は、循環・再利用機構と、分球機構とを備えていること
が望ましい。加工粉体の循環・再利用や分球が貫通孔加
工と同時並行で自動的に運転されるように設定されてい
るサンドブラストマシンを使用すると実用的である。
【０１０６】なお、フォトエッチングやレーザ加工で応
力緩和層に孔を設けた場合、絶縁基板１の表面に樹脂加
工残さが残ることがあるが、絶縁基板１に行うサンドブ
ラスト加工の際に一緒に除去される。通常レーザ加工に
より樹脂に孔を形成すると、配線接続信頼性低下の原因
となる樹脂の残留（スミア）が形成され、化学処理等に
よるデスミア処理を行う工程が必要となる。本実施例の
製造工程では、レーザ加工で形成した窪み部分に対して
サンドブラストするため、サンドブラストの段階でスミ
アを除去することができ、化学的なデスミア処理を行う
必要がない。
【０１０７】サンドブラストにより貫通孔１００を形成
すると、一方の開口端から他方の開口端で、貫通孔１０
０の径の大きさは異なるように形成されるが、このよう
にテーパを有することにより、スパッタや無電解めっき
等の成膜方法により貫通孔１００の内面に給電膜が形成
され易くなる。
【０１０８】応力緩和層５が形成されていない絶縁基板
１の面（１次側）において、貫通孔１００が形成される
位置にあらかじめ銅配線を形成しておくと、サンドブラ
ストが絶縁基板１を貫通した後に、サンドブラストによ
って一次側の層間絶縁層１１０（薄膜配線層２）が削ら
れることを防止することができる。
【０１０９】貫通孔１００が形成された後、エッチング
等によりマスクを除去する。
【０１１０】続いて、必要に応じて、貫通孔１００を形
成する過程で絶縁基板１の貫通孔１００周辺に生じたマ
イクロクラックを除去する。
【０１１１】絶縁基板１に生じるマイクロクラックは、
大きく分けるといわゆるメディアンクラックとラテラル
クラックと呼ばれる２種類に分類される。メディアンク
ラックは貫通孔側壁面に対して深さ方向にのびているク
ラックであり、一方、ラテラルクラックは貫通孔側壁面
に対して沿面方向にのびるものである。
【０１１２】我々の実験によると、ラテラルクラックの
発生状況がサンドブラストによる貫通孔加工の能率に影
響を与えるものと推測され、ラテラルクラックが発生し
やすくなるような加工条件を選択することによりサンド
ブラストの加工能率が増大する。一方、メディアンクラ
ックは貫通孔壁面に対して深さ方向にのびており、我々
の実験によるとメディアンクラックが多くなるほど基板
強度、特に抗折強度が低下しやすい傾向があった。
【０１１３】従って、本実施例では、ラテラルクラック
が発生しやすく、メディアンクラックが発生しにくいよ
うなサンドブラスト条件を選定することが肝要である。
我々の実験によると、ラテラルクラックとメディアンク
ラックの発生比率は、（１）加工粒体の硬度、（２）加
工粒体の形状、（３）加工粒体の粒径、（４）加工粒体
が被加工物へ単位時間に衝突する回数、（５）加工粒体
が被加工物に衝突する角度、（６）加工粒体を搬送する
気体の圧力、等に依存していることがわかった。従っ
て、単位時間の衝突回数や衝突角度、搬送気体の圧力な
どを調整できるようなノズルを有しているブラストマシ
ンを使用すると良い。適切なブラストマシンと加工条件
を選ぶと加工能率と基板強度とを両立できる。
【０１１４】しかしながら、メディアンクラックが全く
発生させないようにすることは実用上困難であり、仮に
メディアンクラックを全く発生させなかったとしても、
ラテラルクラックを起点に亀裂進展すると基板強度が低
下して破損するおそれがあるため、貫通孔形成後にはマ
イクロクラックを除去する工程を入れておくことが望ま
しい。
【０１１５】我々の実験によると貫通孔壁面の最表面を
組成流動領域での機械加工や、化学的処理などで整面す
るなどの方法で貫通孔壁面の表面を除去してやれば、マ
イクロクラックが除去できる。あるいは、ガラス基板の
場合には、少なくとも貫通孔周囲を軟化〜溶融温度まで
加熱して自己融着させるなどの処理を施して、マイクロ
クラックを除去することもできる。貫通孔周囲を加熱す
る方法として、例えば、レーザーアニールなどの方法が
挙げられる。あるいは、ガラス基板全体を加熱してマイ
クロクラックを自己融着させた後にゆっくり冷却する
と、孔加工時にガラス基板内に蓄積されたひずみが開放
されるので、基板割れによる不良率を低下させることが
できる。
【０１１６】続いて、図２１に示すように、絶縁基板１
の１次側と２次側の配線層を電気的に接続するため、貫
通孔１００の内壁面および多層配線基板の最表面に配線
を形成する。
【０１１７】本実施例に好適な配線形成方法はいくつか
あげられる。以下には、その代表例を例示する。第１の
方法では、まず、貫通孔１００の内壁に給電膜をスパッ
タやＣＶＤ、蒸着などの方法により形成する。給電膜と
しては、例えばクロム／銅の多層膜が好ましいが、チタ
ン／銅の多層膜などめっき給電膜として公知慣用の膜構
成であればどれでも良い。ここで、クロムの機能は、基
板と銅との接着を確保することであり、その膜厚は、７
５ナノメートル程度であり、最大でも０．５マイクロメ
ートル程度である。一方、給電膜の銅の膜厚は０．５マ
イクロメートル程度、最大で１マイクロメートルであ
る。給電膜の形成後、絶縁基板１の表面にめっきレジス
トを成膜し、フォトリソグラフィ技術により、配線の逆
パターンとなるめっきマスクを形成した後、電気めっき
により給電膜の上に配線を形成する。レジスト除去、め
っき種膜除去を経て、配線間に絶縁膜（線間絶縁膜）を
形成する。
【０１１８】第２の方法は配線形成にサブトラクティブ
法を用いる。配線として、クロム／銅などからなる多層
膜をスパッタ成膜するところまでは第１の方法と同じで
あるが、その後、全面にめっきを施してから、絶縁基板
の表裏にエッチングレジストを成膜、フォトリソグラフ
ィ技術によりエッチングマスクパターンを形成する。エ
ッチングによって配線を形成した後、レジスト除去、線
間絶縁膜を形成する。
【０１１９】第３の方法では、貫通孔内部に導電性材料
を充填する。導電材料充填には、例えば、ペースト印刷
などが用いられる。なお、導電材料充填に先立って上記
２つの方法と同様に貫通孔内壁にスパッタ成膜してもよ
い。内壁表面にスパッタ膜を形成すると、（１）内壁表
面の平滑性向上による充填性の改善、（２）充填材と絶
縁基板との密着性向上、などの効果がある。
【０１２０】その場合に成膜するスパッタ膜は、第１や
第２の方法と同様のクロム／銅の多層膜でもよいし、単
層膜でも構わない。導電性材料としてはんだを使用する
場合には、絶縁基板との密着性を確保するためのクロム
やチタンなどの膜とはんだの濡れ性を確保するための銅
やニッケル、金などの膜との積層膜であることが望まし
い。貫通孔内部の導電材料充填のあとは、セミアディテ
ィブ法かサブトラクティブ法によって基板表面に配線を
形成する。なお、配線パターンによっては、ペースト印
刷によって貫通孔充填と配線パターン形成とを一括で達
成できる場合もある。
【０１２１】上記第１から第３の方法を単独、あるいは
適宜組み合わせて使用することで、基板の表裏を接続す
る貫通孔の導通配線と基板表面（２次側）の配線とを形
成する。基板表面の配線は、必要な層数積層するが、電
気抵抗の観点から銅配線であることが望ましい。また、
必要に応じて、密着信頼性、絶縁信頼性などの観点か
ら、銅の表面に異種金属を成膜することがある。
【０１２２】なお、絶縁基板１がガラス基板の場合、ガ
ラスは絶縁性を有する素材であるため、貫通孔内壁に直
接接触するように配線等を形成しても問題はないが、密
着性や絶縁信頼性、耐マイグレーション性、耐湿性など
の観点から、貫通孔内壁面の表面を覆うように絶縁層を
形成してもよい。一方、絶縁基板１がシリコン基板の場
合には、シリコンが導電性を有しているため、配線基板
１の表裏を接続するための配線を形成するに先立って貫
通孔内壁面表面を覆うように絶縁層を設ける必要があ
る。
【０１２３】続いて、図２１．ｂに示すように、半導体
装置に形成されたはんだバンプ等の外部接続端子や異方
導電性シート（ＡＣＦ）を用いて、多層配線基板６に半
導体装置９およびコンデンサ等を実装し、半導体モジュ
ールを形成する。多層配線基板６の２次側には、この半
導体モジュール１０００を実装基板１０に実装するため
外部接続端子、例えばはんだバンプ７（２次接続用バン
プ）を形成する。
【０１２４】半導体装置９の実装は、半導体装置に形成
されたはんだバンプを用いてもよいし、配線基板に形成
されたはんだバンプを用いてもよい。例えば、まず、配
線基板の１次側に半導体装置９の外部端子ピッチに応じ
てはんだバンプ（１次側バンプ）を形成する。バンプピ
ッチは一般に約５０〜５００umの範囲になることが多
い。バンプサイズは前記バンプピッチに対して約１５〜
８０％、望ましくは、約３０〜６５％になるように調整
する。
【０１２５】続いて、形成された１次バンプを用いて、
多層配線基板６に半導体装置９を実装する。この１次側
バンプのピッチは約５０から５００um程度である。配線
基板６と半導体装置９とは線膨脹係数の差は小さいが、
必要に応じて、配線基板６と半導体装置９との間にアン
ダーフィル剤を充填したり、半導体装置９の上部にポッ
ティング材を塗布してもよい。また、特定の半導体装置
をレジンモールドしてもよい。バンプサイズが２００マ
イクロメータ以下という微少なバンプになると、バンプ
の体積が小さくなったことにより機械的強度が低下する
場合があるが、その場合にはアンダーフィル剤やポッテ
ィング材を単独あるいは組み合わせて使用することによ
って信頼性低下などの問題は起こらない。
【０１２６】そして、半導体モジュールを実装基板１０
に実装するためのバンプ７（２次側バンプ）を形成す
る。
【０１２７】これにより、半導体装置９（半導体チッ
プ）の配線と、一次側バンプ７が電気的に接続され、ま
た多層配線基板６によりファインピッチが実現される。
【０１２８】なお、上記では半導体モジュールを実装基
板１０に実装するためのバンプ７（２次側バンプ）を一
次側のバンプ形成後に形成している。しかし、必要に応
じて、二次側バンプを形成後に、一次側バンプを形成し
てもよい。
【０１２９】また、図１では、半導体装置９は２つ記載
されているが、半導体装置9の数は任意であり、複数の
半導体装置９（半導体チップ等）を多層配線基板６に実
装し、いわゆるマルチチップモジュールを形成すること
もできることは言うまでもない。
【０１３０】以上の工程により、ウエハ状態でマルチチ
ップモジュールを形成することができる。マルチチップ
モジュールは、各チップ間の特性、相性等を試験し、必
要に応じてウエハ上でチップ等を交換する。その後、多
層配線基板をダイシングして、マルチチップモジュール
を個別化する。
【０１３１】各マルチチップモジュールは実装基板に実
装され、電子機器、例えば情報携帯端末等が製造され
る。本実施例にかかる製造方法では、サンドブラストに
より貫通孔１００を開けるため、高コストな感光性ガラ
スを基板材料として用いる必要はなく、低コストなガラ
ス基板、シリコン基板を用いてマルチチップモジュール
を製造することができる。また、絶縁基板１の二次側
で、サンドブラストにより形成される貫通孔１００の位
置に、あらかじめ銅パッドを形成することにより、絶縁
基板１にマイクロクラックが発生しにくくすることがで
き、マルチチップモジュールの強度および信頼性が向上
する。
【０１３２】また、絶縁基板１の一次側で、サンドブラ
ストにより形成される貫通孔１００の位置に、あらかじ
め銅配線を形成することにより、層間絶縁層１１０が侵
食されることを防止できる。
【０１３３】続いて、マルチチップモジュールの他の製
造方法について説明する。図２３は、本実施例にかかる
製造方法をフローチャートで表したものである。第一の
実施例と主に異なるところは、絶縁基板１に形成する貫
通孔１００の工程の順番である。
【０１３４】まず、第一の実施例と同様、配線基板に用
いられる絶縁基板１として、ガラス基板またはシリコン
基板を用意し、必要に応じ、表面や端面の整面処理や清
浄化処理、表面絶縁化処理をおこなっておく。
【０１３５】続いて、図２４.ａに示すように、第一の
実施例と同様にサンドブラストにより絶縁基板１にのみ
貫通孔１００を形成する。このサンドブラストにより、
絶縁基板１にはマイクロクラックが発生する。
【０１３６】続いて、絶縁基板１に発生したマイクロク
ラックを第一の実施例と同様の方法で除去する。
【０１３７】続いて、図２４.ｂに示すように、絶縁基
板１の貫通孔１００および絶縁基板１の上に配線１２０
を形成する。上記実施例１と同様にセミアディティブ法
やサブトラクティブ法などを用いて配線形成できる。
【０１３８】上記実施例１と異なる点は、貫通孔１００
内面および絶縁基板１の表裏（１次面、２次面）の３面
に給電膜を形成することである。給電膜は基板の両面か
ら同時に成膜しても良いし、１次面、２次面と片側ずつ
成膜しても良い。３面に同時形成するという観点からみ
ると、無電解めっき法が効率的である。スパッタにより
給電膜を形成する場合は、基板の表裏へ成膜、特に２次
面への給電膜の成膜と同時に貫通孔内壁への給電膜の形
成が達成できる。給電膜としては上記第１の実施例と同
様、例えば、クロム膜／銅の多層膜などがあげられる。
給電膜形成後の配線形成方法としては次の２通りの方法
がある。
【０１３９】第１の方法はセミアディティブプロセスで
ある。絶縁基板１の表裏（１次面および２次面）にめっ
きレジストを成膜し、フォトリソグラフィ技術により所
望のめっき配線の反転パターンとなるレジストパターン
を形成し、しかる後にめっきによって配線を形成する。
貫通孔上部のレジストを開口しておくことにより、貫通
孔１００内壁と基板の表裏とを一括してめっきできる。
常法通りのパターン分離工程で、貫通孔内壁配線と基板
表裏の配線とを一気にパターン分離できる。配線材料と
しては、Ｃｕ、Ａｌ、Ａｇ、Ａｕ、Ｎｉ等があげられ
る。
【０１４０】第２の方法はサブトラクティブプロセスで
ある。常法通りのめっき処理により、貫通孔１００内壁
と基板の表裏とを一括してめっきできる。このめっき膜
の上にエッチングレジストを成膜し、フォトリソグラフ
ィ技術により所望の配線の反転パターンとなるレジスト
パターンを形成し、しかる後にエッチングによって配線
を分離する。配線材料は第１の方法と同様、Ｃｕ、Ａ
ｌ、Ａｇ、Ａｕ、Ｎｉ等である。
【０１４１】このように、本実施例では貫通孔１００内
壁と基板の表裏（１次面および２次面）の配線形成を一
括で処理できるため、露光、現像、めっきの工数を大き
く削減できる。
【０１４２】続いて、図２４.ｃに示すように、貫通孔
１００に充填材を充填する。充填材は必ずしも導電性材
料である必要はなく、絶縁材料であっても良い。ペース
ト印刷などの簡便な充填方法で充填できるような充填性
の高い材料であることが望ましい。一度の印刷で貫通孔
１００に充填できない場合は、複数回印刷する必要があ
る。
【０１４３】図２６は実際にペースト印刷を５回行って
貫通孔１００を充填したときに、貫通孔１００の中央に
未充填の部分（以下、未充填ボイド２００という）が形
成された様子を示している。このような未充填ボイド２
００を内包するような絶縁基板では、製造プロセス中の
温度変化、例えば、絶縁膜成膜工程や半田付け工程など
での温度変化の度に、ボイド内の空気の膨張収縮が起こ
るため貫通孔内壁の配線の断線が起こりやすくなった
り、絶縁基板内部にひずみが集積して絶縁基板１の強度
が低下する恐れがある。また、第１回目の印刷工程で未
充填ボイド２００ができると、２回目以降の印刷時に、
ペーストへの圧力の一部がボイドの圧縮という形で逃げ
てしまうので、印刷圧が不足し、その結果完全な充填で
きなくなる。開口部の径が小さくなる絶縁基板１の１次
側端面付近では圧損が大きいので、印刷圧が不足した場
合には１次側端面付近で未充填部分２０１ができてしま
うこともある。
【０１４４】さらに、未充填ボイド２００を内包する貫
通孔の上部には、ポリイミドやポリベンゾシクロブテン
などの層間絶縁膜、線間絶縁膜を精密に成膜することが
困難となる。絶縁膜の硬化過程で加熱する際にボイドが
膨張し、その影響を受けて基板表面に存在していて硬化
途上にある絶縁層を変形させるためである。
【０１４５】絶縁基板１の１次側端面付近で発生する未
充填部分２０１の上には、次の工程で形成される層間絶
縁層を平坦に形成することは困難である。その解決策の
一つとしては、未充填ボイドを貫通孔内に形成しないこ
とであり、それには貫通孔裏面から吸引しながらペース
ト印刷することが有効である。また揮発成分を含まない
材料もしくは揮発成分の含有量が少ない絶縁性物質でペ
ースト印刷したり、あるいは、ペースト印刷後に基板全
体を減圧してボイドを除去した後静水圧を作用させるな
どの処理が有効である。例えば絶縁性物質として無溶剤
ワニスが有効である。
【０１４６】他の解決策としては、絶縁基板１の上に配
線を形成するに先だって、導電性材料等を１次側端面付
近で発生する未充填部分２０１のくぼみに塗布すること
である。このようにすれば、未充填部分２０１があった
としても、絶縁基板１上は平坦になる。導電性材料とし
て銀ペーストなどを使用して、これを未充填部分２０１
のくぼみに印刷すればよい。
【０１４７】続いて、図２４.ｄに示すように、貫通孔
１００が充填された絶縁基板１に、配線１２０と層間絶
縁層１１０を有する薄膜配線層２からなる多層配線層３
を形成する。配線形成工程そのものは、前記第１の実施
例と本質的には同じである。
【０１４８】続いて、図２５.ａに示すように、必要に
応じて、応力緩和層５を形成し、さらに応力緩和層５に
フォトエッチングまたはレーザ加工等により孔（ビアホ
ール）を形成する。応力緩和層５形成工程そのものは、
前記第１の実施例と本質的には同じである。
【０１４９】そして、図２５.ｂに示すように、形成さ
れた多層配線層３および応力緩和層５の孔およびその表
面に配線を形成して、多層配線基板６を完成させる。
【０１５０】図２５.ｃに示すように、半導体装置を多
層配線基板６に実装する。多層配線基板６完成後のバン
プ形成からモジュール形成までの工程も前記第１の実施
例と本質的に同様である。 本実施例によれば、絶縁基板１に絶縁性物質を充填する
ため、貫通孔１００を充填しない場合に比べ、絶縁基板
１および多層配線基板６の強度は向上し、マルチチップ
モジュールの信頼性も向上する。
【０１５１】また、貫通孔１００内壁と基板の表裏（１
次面および２次面）の配線形成を一括で処理できるた
め、露光、現像、めっきの工程数を大きく削減でき、マ
ルチチップモジュールの生産効率を向上させることがで
きる。
【０１５２】続いて、図２７および図２８を用いて、マ
ルチチップモジュールの他の製造方法について説明す
る。
【０１５３】まず、第２の実施例と同様、配線基板に用
いられる絶縁基板１として、ガラス基板またはシリコン
基板を用意し、必要に応じ、表面や端面の整面処理や清
浄化処理、表面絶縁化処理をおこなっておく。
【０１５４】続いて、図２７.ａに示すように、サンド
ブラストにより、絶縁基板１に貫通孔１００を形成す
る。続いて、絶縁基板１に発生したマイクロクラックを
除去する。
【０１５５】続いて、図２７.ｂに示すように、絶縁基
板１の貫通孔１００および絶縁基板１の上に配線を形成
する。上記実施例１、実施例２と同様にセミアディティ
ブ法やサブトラクティブ法などを用いて配線形成でき、
貫通孔１００内面および絶縁基板１の表裏（１次面、２
次面）の３面に給電膜を形成する点も実施例２と同じで
ある。
【０１５６】実施例２と本実施例との違いは、絶縁基板
１の貫通孔１００への絶縁性物質充填と絶縁基板１上へ
の層間絶縁層１１０（薄膜配線層２）形成の順番にあ
る。実施例２では基板表面配線形成の 際には貫通孔１
００の１次側端は開口したままであり、その状態で貫通
孔内部を充填していた。一方、本実施例では、層間絶縁
層１１０（薄膜配線層２）の形成に先だって絶縁基板１
の1次側の開孔端を配線によって塞ぐ。貫通孔の径が小
さい場合にはめっき膜厚を厚くすれば、貫通孔の狭くな
っている方の開孔端（１次側開孔端）をめっき被膜で塞
ぐことができる。貫通孔開孔端を塞いだ後、多層配線層
３を形成する。
【０１５７】続いて、図２７.ｃに示すように、１次側
開孔端が塞がれた貫通孔１００を充填する。実施例１や
実施例２と同様、絶縁性物質をペースト印刷することに
よる充填でもよいし、導電性材料の充填でも良い。
【０１５８】続いて、図２８.ａに示すように、実施例
１や実施例２と同様、必要に応じて、応力緩和層５を形
成し、さらに応力緩和層５にフォトエッチングまたはレ
ーザ加工等により孔を形成する。
【０１５９】最後に、図２８.ｂ形成された多層配線層
３および応力緩和層５の孔およびその表面に配線を形成
して、多層配線基板６を完成させる。
【０１６０】図２８.ｃに示すように、半導体装置を多
層配線基板６に実装する。多層配線基板６完成後のバン
プ形成からモジュール形成までの工程も前記第１の実施
例と本質的に同様である。 本実施例では、絶縁基板１上の二次側の配線により、貫
通孔１００の開口部を塞ぐため、多層配線層３を形成し
た後に、絶縁基板１の貫通孔１００に絶縁性物質を充填
することができる。この結果、絶縁基板１の１次側端面
付近で発生しやすい未充填部分２０１の形成を効果的に
抑制できる。これにより、次の工程で形成される層間絶
縁層の平坦性を確保でき、高密度に配線を形成すること
がさらに容易となる。従って、より薄膜化されたマルチ
チップモジュールを製造することができる。 続いて、上記実施例で説明した多層配線基板に形成され
る絶縁層５（応力緩和層５）の物性値等について詳しく
説明する。
【０１６１】応力緩和層５の膜厚は、半導体モジュール
のサイズ、応力緩和層５の弾性率、絶縁基板１の厚さや
対角長さなどにも依存していて一概には断定できない
が、絶縁基板１の厚さを０．３〜０．５ｍｍとし、絶縁
基板１とその表面に形成される応力緩和層５とからなる
バイメタルモデルで応力シミュレーション実験を行なっ
たところ、許容できる応力緩和層５の膜厚範囲は、１０
乃至５００マイクロメートルが望ましく、更に好ましく
は３０乃至２５０マイクロメートルであることがわかっ
た。これは、絶縁基板１の厚みに対して約１／１０から
１／２程度の厚みに相当する。
【０１６２】膜厚が３０マイクロメートルより小さくな
ると、所望の応力緩和を得ることができず、また膜厚が
２５０マイクロメートルを越えて厚くなると応力緩和層
５自身が持っている内部応力のために絶縁基板１の反り
が発生して基板が破損したり、配線が断線するおそれが
あるからである。
【０１６３】応力緩和層５は、絶縁基板１より大幅に小
さい弾性係数、例えば室温において０．１ＧＰａから１
０ＧＰａの弾性係数を有する樹脂材料により形成されて
いる。この範囲の弾性係数を有する応力緩和層５であれ
ば信頼性のある多層配線基板６を提供することができ
る。すなわち、０．１ＧＰaを下回る弾性係数の応力緩
和層５の場合、絶縁基板１そのものの重量を支えること
が困難になって半導体モジュール１０００として使用す
る際に特性が安定しないという問題が生じやすい。一
方、１０ＧＰaを越える弾性係数の応力緩和層５を使用
すると、応力緩和層５５自身が持っている内部応力のた
めに絶縁基板１の反りが発生し、絶縁基板１が割れるお
それがある。
【０１６４】ここで使用している応力緩和層５の形成用
の材料は、ペースト状のポリイミドであるがこれに必ず
しも限定されるわけではない。前記ペースト状のポリイ
ミドを使用する場合には、印刷塗布された後に加熱する
ことで硬化することが出来る。また、このペースト状の
ポリイミドは、ポリイミドの前駆体と溶媒およびその中
に分散した多数のポリイミドの微小粒子からなってい
る。微粒子としては、具体的には平均粒径１乃至２マイ
クロメートルであり、最大粒径が約１０マイクロメート
ルとなる粒度分布を有する微小粒子を使用した。本実施
例に用いられているポリイミドの前駆体は、硬化すると
ポリイミドの微小粒子と同一材料となるので、ペースト
状のポリイミドが硬化した際には、一種類の材料からな
る均一な応力緩和層５が形成されることとなる。本実施
例では、応力緩和層５の形成材料としてポリイミドを用
いたが、本実施例ではポリイミド以外にアミドイミド樹
脂、エステルイミド樹脂、エーテルイミド樹脂、シリコ
ーン樹脂、アクリル樹脂、ポリエステル樹脂、これらを
変性した樹脂などを用いることも可能である。ポリイミ
ド以外の樹脂を使用する場合には、上記ポリイミド微小
粒子表面に相溶性を付与する処理を施すか、あるいは、
上記ポリイミド微小粒子との親和性を向上するように樹
脂組成に変成を施すことが望ましい。
【０１６５】上記列挙した樹脂のうち、イミド結合を有
する樹脂、例えばポリイミド、アミドイミド、エステル
イミド、エーテルイミド等では、イミド結合による強固
な骨格のおかげで熱機械的特性、例えば高温での強度な
どに優れ、その結果として、配線のためのめっき給電膜
形成方法の撰択肢が広がる。例えば、スパッタなどの高
温処理を伴うめっき給電膜形成方法を選択できる。シリ
コーン樹脂やアクリル樹脂、ポリエステル樹脂、アミド
イミド、エステルイミド、エーテルイミドなどイミド結
合以外の結合で縮合した部分がある樹脂の場合、熱機械
特性は若干劣るものの加工性や樹脂価格などの点で有利
な場合がある。例えば、ポリエステルイミド樹脂では、
一般にポリイミドよりも硬化温度が低いため扱いやす
い。
【０１６６】応力緩和層５形成用の材料は、例えばエポ
キシ、フェノール、ポリイミド、シリコーン等の樹脂を
単独あるいは２種類以上配合し、これに各種界面との接
着性を改善するためのカップリング剤や着色剤等を配合
して用いることが可能である。
【０１６７】本実施例では、これらの樹脂の中から価
格、熱機械特性などを総合的に勘案してこれらの樹脂を
適宜使い分ける。
【０１６８】ペースト状のポリイミド中にポリイミド微
小粒子を分散させることで材料の粘弾特性を調整するこ
とが可能となるため、印刷性に優れたペーストを使用す
ることが出来る。微小粒子の配合を調整することで、ペ
ーストのチキソトロピー特性を制御することが可能とな
るため、粘度の調整と組み合わせることで、印刷特性を
改善することが出来る。本願実施例で好適なペーストの
チクソトロピー特性は、回転粘度計を用いて測定した回
転数１rpmでの粘度と回転数１０rpmでの粘度の比から求
めた、いわゆるチクソトロピーインデックスが１．０か
ら１０．０の範囲にあることが望ましい。なお、チクソ
トロピーインデックスに温度依存性が現れるペーストの
場合、チクソトロピーインデックスが１．０から１０．
０の範囲になるような温度領域で印刷すると高成績が得
られる。
【０１６９】必要となる応力緩和層５の膜厚が１回の印
刷および加熱硬化で形成されないときには、印刷及び材
料の硬化を複数回繰り返すことで所定の膜厚を得ること
ができる。例えば、固形分濃度３０乃至４０％のペース
トを用いて厚さ６５マイクロメートルのメタルマスクを
使用した場合、２回の印刷で硬化後の膜厚として約５０
マイクロメートルを得ることが出来る。
【０１７０】さらに、応力緩和層５用材料の硬化温度は
１００℃から２５０℃までのものを用いる事が望まし
い。硬化温度がこれより低い場合、半導体モジュール製
造の工程内での管理が難しく、硬化温度がこれより高く
なると硬化冷却時の熱収縮で絶縁基板１の応力が増大す
る懸念があるからである。
【０１７１】硬化後の応力緩和層５はスパッタ、めっ
き、エッチングなどのさまざまな工程にさらされること
から、耐熱性、耐薬品性、耐溶剤性などの特性も要求さ
れる。具体的には、耐熱性としてそのガラス転位温度(T
g)が１５０℃超４００℃以下であることが望ましく、よ
り望ましくはTgが１８０℃以上、最も好ましくはTgが２
００℃以上である。図２９はガラス転移温度(Tg)と線膨
張係数の関係を示す実験結果である。これより、ガラス
転移温度(Tg)が２００℃以上であれば、クラックが発生
していないことが分かる。なお、工程中での様々な温度
処理における変形量を抑える観点から、Tｇ以下の領域
での線膨脹係数（α１）は小さいほど好ましい。具体的
には３ppm/℃に近いほどよい。一般に低弾性材料は線膨
脹係数が大きい場合が多いが、本実施例で好適な応力緩
和層５材料の線膨脹係数の範囲は３ppm/℃〜３００ppm/
℃の範囲であることが望ましい。より好ましくは３ppm/
℃〜２００ppm/℃の範囲であり、最も望ましい線膨脹係
数は３ppm/℃〜１５０ppm/℃の範囲である。なお、線膨
脹係数が大きい場合には、前述した弾性係数が小さいこ
とが望ましい。より具体的には、弾性係数（GPa)と線膨
脹係数(ppm／℃)の積の値が特定の範囲にはいるように
すると良い。この値の望ましい範囲は、基板のサイズや
厚み、実装形態によって変動するが、一般的には、この
値がおおむね、５０〜１０００の範囲に入っていること
が望ましい。
【０１７２】一方、熱分解温度（Td）は約３００℃以上
であることが望ましく、さらに望ましくは３５０℃以上
であればよい。TgやTdがこれらの値を下回っていると、
プロセス中での熱工程、例えばスパッタやスパッタエッ
チ工程で樹脂の変形、変質や分解が起こる危険性があ
る。耐薬品性の観点から言うと、３０％硫酸水溶液や１
０％水酸化ナトリウム水溶液への２４時間以上の浸漬で
変色、変形などの樹脂変質が起こらない事が望ましい。
耐溶剤性としては、溶解度パラメーター（ＳＰ値）が５
〜３０(cal/cm3)1/2となることが望ましい。応力緩和層
５用がベースレジンに幾つかの成分を変成してなる材料
である場合には、その組成の大部分が上記溶解度パラメ
ータの範囲にはいっていることが望ましい。より具体的
にいうと、溶解度パラメータ（ＳＰ値）が５未満あるい
は３０超である成分が５０重量％を越えて含有されてい
ないことが望ましい。
【０１７３】これらの耐薬品性や耐溶剤性が不十分だと
適用可能な製造プロセスが限定される場合があり、製造
原価低減の観点から好ましくないこともある。現実的に
は、これらの特性を満足する材料コストとプロセス自由
度とを総合的に勘案した上で、応力緩和層５用の材料を
決定すると良い。
【０１７４】以上、本発明に関し、実施の形態に基づき
具体的に説明したが、本発明は前記実施の形態に限定さ
れるものではなく、その趣旨を逸脱しない範囲で種々変
更可能である。
【０１７５】
【発明の効果】本発明によれば、マルチチップモジュー
ルにおいて、半導体チップと半導体チップが実装される
配線基板の接続信頼性、及びマルチチップモジュールと
マルチチップモジュールが実装される実装基板の接続信
頼性が向上する。
【図面の簡単な説明】
【図１】本発明に係る半導体モジュールの一実施例を示
す図
【図２】本発明に係る半導体モジュールの一実施例を示
す図
【図３】複数の半導体モジュールをシリコンウエハ上に
形成した様子を示す図
【図４】複数の半導体モジュールをガラス基板上に形成
した様子を示す図
【図５】ガラス基板にサンドブラストとフォトエッチン
グによって形成した貫通孔を示す図
【図６】本発明に係る半導体モジュールの一実施例を示
す図
【図７】応力緩和層を有する半導体装置の図
【図８】多層配線基板に実装される半導体チップの組合
せの一例を示す図
【図９】本発明に係る半導体モジュールの一実施例を示
す図
【図１０】本発明に係る半導体モジュールの一実施例を
示す図
【図１１】本発明に係る半導体モジュールの一実施例を
示す図
【図１２】本発明に係る半導体モジュールの一実施例を
示す図
【図１３】本発明に係る半導体モジュールの一実施例を
示す図
【図１４】本発明に係る半導体モジュールの一実施例を
示す図
【図１５】本発明に係る半導体モジュールの一実施例を
示す図
【図１６】本発明に係る半導体モジュールの一実施例を
示す図
【図１７】本発明に係る半導体モジュールの製造工程の
一例を示すフローチャート図
【図１８】本発明に係る半導体モジュールの製造工程の
一例を示すフローチャート図
【図１９】本発明に係る半導体モジュールの製造工程の
一例を示す図
【図２０】本発明に係る半導体モジュールの製造工程の
一例を示す図
【図２１】本発明に係る半導体モジュールの製造工程の
一例を示す図
【図２２】配線とサンドブラストによる粒子があたる位
置の関係を示す図
【図２３】本発明に係る半導体モジュールの製造工程の
一例を示すフローチャート図
【図２４】本発明に係る半導体モジュールの製造工程の
一例を示す図
【図２５】本発明に係る半導体モジュールの製造工程の
一例を示す図
【図２６】貫通孔内に形成された未充填の部分を示す図
【図２７】本発明に係る半導体モジュールの製造工程の
一例を示す図
【図２８】本発明に係る半導体モジュールの製造工程の
一例を示す図
【図２９】ガラス転移温度(Tg)と線膨張係数の関係を示
す実験結果の図
【図３０】配線とサンドブラストによる粒子があたる位
置の関係を示す図
【図３１】サンドブラスト法により基板に貫通孔を形成
する様子を示す図
【図３２】本発明に係る半導体モジュールの一実施例を
示す図
【符号の説明】
１…絶縁基板 ２…薄膜配線層 ３…多層配線層 ５…応力緩和層 ６…多層配線基板 ７…はんだバンプ ８…はんだバンプ ９…半導体装置（Ｌ
ＳＩ） １０…ユーザ基板 １００…貫通孔 １０１…貫通孔内配線 １１０…層間絶縁層 １２０…配線 １３０…ビア １０００…半導体モジュール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 天明 浩之 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 宝蔵寺 裕之 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 諫田 尚哉 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】半導体装置と該半導体装置を実装する配線
    基板とを有するマルチチップモジュールであって、該配
    線基板は、両面で電気的接続を取るための孔を備えるガ
    ラス基板と、該ガラス基板の表面に形成された配線およ
    び絶縁層を備えた複数の配線層とを有し、かつ該孔の径
    が一方の開口端から他方の開口端に向かって広がってい
    ることを特徴とするマルチチップモジュール。
  2. 【請求項２】半導体装置と該半導体装置を実装する配線
    基板とを有するマルチチップモジュールであって、該配
    線基板は、サンドブラストにより形成された孔を備える
    ガラス基板と、該ガラス基板の表面に形成された配線お
    よび絶縁層を備えた配線層とを有することを特徴とする
    マルチチップモジュール。
  3. 【請求項３】請求項１に記載のマルチチップモジュール
    であって、前記孔の開口径の小さなガラス基板面の上に
    複数の半導体装置を実装していることを特徴とするマル
    チチップモジュール。
  4. 【請求項４】請求項１または２に記載のマルチチップモ
    ジュールであって、前記孔の内壁面には配線が形成され
    て、かつ該孔の内部には絶縁性の材料が充填されている
    ことを特徴とするマルチチップモジュール。
  5. 【請求項５】請求項１または２に記載のマルチチップモ
    ジュールであって、前記孔の内部には導電性の材料が充
    填されていることを特徴とするマルチチップモジュー
    ル。
  6. 【請求項６】請求項１または２に記載のマルチチップモ
    ジュールであって、前記ガラス基板の一方の面に形成さ
    れる配線の幅と、他方の面に形成される配線の幅が異な
    ることを特徴とするマルチチップモジュール。
  7. 【請求項７】請求項１または２に記載のマルチチップモ
    ジュールであって、前記ガラス基板の厚さは、前記絶縁
    層の厚さの３０倍から５０倍であることを特徴とするマ
    ルチチップモジュール。
  8. 【請求項８】請求項１または２に記載のマルチチップモ
    ジュールであって、前記複数の半導体装置のうち、少な
    くとも１つの半導体装置は、該半導体装置と該半導体装
    置が実装される基板との間に生じる熱応力を緩和するた
    めの層を有していることを特徴とするマルチチップモジ
    ュール。
  9. 【請求項９】請求項１または２に記載のマルチチップモ
    ジュールであって、前記半導体装置と前記配線基板は鉛
    フリーはんだにより接続されていることを特徴とするマ
    ルチチップモジュール。
  10. 【請求項１０】半導体装置と該半導体装置を実装する配
    線基板とを有するマルチチップモジュールであって、該
    配線基板は、貫通孔を備えた第一の基板と、該第一の基
    板の一方の面に形成された第一の配線および第一の絶縁
    層を有する第一の配線層と、該第一の基板の他方の面に
    形成された第二の配線および第二の絶縁層を有する第二
    の配線層とを有し、かつ該第一の配線層と該第二の配線
    層の熱膨張係数が異なることを特徴とするマルチチップ
    モジュール。
  11. 【請求項１１】請求項１０に記載のマルチチップモジュ
    ールであって、前記第一の配線層の熱膨張係数は前記半
    導体装置の熱膨張係数に近く、前記第二の配線層の熱膨
    張係数は該配線基板が実装される実装基板の熱膨張係数
    に近いことを特徴とするマルチチップモジュール。
  12. 【請求項１２】半導体装置と該半導体装置を実装する配
    線基板とを有するマルチチップモジュールであって、該
    配線基板は、貫通孔を備えた第一の基板と、該第一の基
    板の表面のうち、該半導体装置が実装される側に形成さ
    れた第一の配線および第一の絶縁層を有する第一の配線
    層と、該第一の基板の表面のうち、該配線基板が実装さ
    れる側に形成された第二の配線および第二の絶縁層を有
    する第二の配線層とを有し、該第一の配線層の熱膨張係
    数は該半導体装置の熱膨張係数に近く、該第二の配線層
    の熱膨張係数は該配線基板が実装される実装基板の熱膨
    張係数に近いことを特徴とするマルチチップモジュー
    ル。
  13. 【請求項１３】半導体装置と該半導体装置を実装する配
    線基板とを有するマルチチップモジュールであって、該
    配線基板は、貫通孔を備え、かつ熱膨張係数が３ppm/℃
    から５ppm/℃である第一の基板と、該第一の基板の一方
    の面に形成された第一の配線および第一の絶縁層を有す
    る第一の配線層と、該第一の基板の他方の面に形成され
    た第二の配線および第二の絶縁層を有する第二の配線層
    と、該第二の配線層の表面であって、かつ該第一の基板
    の反対側に形成された第三の絶縁層を有し、かつ該第三
    の絶縁層の弾性係数は０．１ＧＰａから１０ＧＰａであ
    ることを特徴とするマルチチップモジュール。
  14. 【請求項１４】半導体装置と該半導体装置を実装する配
    線基板とを有するマルチチップモジュールであって、該
    配線基板は、貫通孔を備え、かつ熱膨張係数が約３ppm/
    ℃から約５ppm/℃である第一の基板と、該第一の基板の
    一方の面に形成された第一の配線および第一の絶縁層を
    有する第一の配線層と、該第一の基板の他方の面に形成
    された第二の配線および第二の絶縁層を有する第二の配
    線層と、該第二の配線層の表面であって、かつ該第一の
    基板の反対側に形成された第三の絶縁層を有し、該第三
    の絶縁層は該配線基板と該配線基板が実装される実装基
    板の間に生じる熱応力を緩和することを特徴とするマル
    チチップモジュール。
  15. 【請求項１５】請求項１３または１４に記載のマルチチ
    ップモジュールであって、前記第一の基板はガラス基板
    であることを特徴とするマルチチップモジュール。
  16. 【請求項１６】請求項１３または１４に記載のマルチチ
    ップモジュールであって、前記第三の絶縁層は、前記第
    一の基板に形成された孔の開口がない領域上に形成され
    ていることを特徴とするマルチチップモジュール。
  17. 【請求項１７】請求項１３または１４に記載のマルチチ
    ップモジュールであって、前記第三の絶縁層の熱膨張係
    数は３ppm/℃から３００ppm/℃であることを特徴とする
    マルチチップモジュール。
  18. 【請求項１８】両面で電気的接続を取るための孔を備え
    るガラス基板と、該ガラス基板に形成された配線および
    絶縁層を備えた複数の配線層を有する配線基板を準備す
    る工程と、該配線基板に複数の半導体装置を実装する工
    程と、該半導体装置間の動作試験を行う工程と、該動作
    試験の結果に応じて該半導体装置を交換する工程と、該
    配線基板を個別化する工程を有することを特徴とするマ
    ルチチップモジュールの製造方法。
JP2001163640A 2001-05-31 2001-05-31 マルチチップモジュール Expired - Lifetime JP4092890B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001163640A JP4092890B2 (ja) 2001-05-31 2001-05-31 マルチチップモジュール
US09/995,772 US6610934B2 (en) 2001-05-31 2001-11-29 Semiconductor module and method of making the device
US09/997,175 US6791178B2 (en) 2001-05-31 2001-11-30 Multi-chip module including semiconductor devices and a wiring substrate for mounting the semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001163640A JP4092890B2 (ja) 2001-05-31 2001-05-31 マルチチップモジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007117958A Division JP4840245B2 (ja) 2007-04-27 2007-04-27 マルチチップモジュール

Publications (2)

Publication Number Publication Date
JP2002359341A true JP2002359341A (ja) 2002-12-13
JP4092890B2 JP4092890B2 (ja) 2008-05-28

Family

ID=19006570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001163640A Expired - Lifetime JP4092890B2 (ja) 2001-05-31 2001-05-31 マルチチップモジュール

Country Status (2)

Country Link
US (2) US6610934B2 (ja)
JP (1) JP4092890B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340724A (ja) * 2004-05-31 2005-12-08 Matsushita Electric Ind Co Ltd 半導体集積回路
JP2006324271A (ja) * 2005-05-17 2006-11-30 Renesas Technology Corp 半導体装置
WO2009019787A1 (ja) * 2007-08-09 2009-02-12 Pioneer Corporation 有機半導体装置用樹脂基板
JP2012028513A (ja) * 2010-07-22 2012-02-09 Elpida Memory Inc 半導体装置及びその製造方法
KR20130040224A (ko) * 2010-07-02 2013-04-23 쇼오트 아게 인터포저 및 인터포저에 구멍을 형성하는 방법
JP2018120902A (ja) * 2017-01-24 2018-08-02 ゼネラル・エレクトリック・カンパニイ 電力用電子回路パッケージおよびその製造方法
JP2019096735A (ja) * 2017-11-22 2019-06-20 株式会社伸光製作所 集合回路基板とその製造方法
US11177204B2 (en) 2016-01-19 2021-11-16 General Electric Company Power electronics package and method of manufacturing thereof
US11516911B2 (en) * 2018-05-25 2022-11-29 Toppan Printing Co., Ltd. Glass circuit board and stress relief layer

Families Citing this family (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US6180426B1 (en) 1999-03-01 2001-01-30 Mou-Shiung Lin High performance sub-system design and assembly
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6379982B1 (en) * 2000-08-17 2002-04-30 Micron Technology, Inc. Wafer on wafer packaging and method of fabrication for full-wafer burn-in and testing
TW575949B (en) * 2001-02-06 2004-02-11 Hitachi Ltd Mixed integrated circuit device, its manufacturing method and electronic apparatus
US6815324B2 (en) 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
EP2315510A3 (en) * 2001-06-05 2012-05-02 Dai Nippon Printing Co., Ltd. Wiring board provided with passive element
US6613606B1 (en) 2001-09-17 2003-09-02 Magic Corporation Structure of high performance combo chip and processing method
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
JP3998984B2 (ja) 2002-01-18 2007-10-31 富士通株式会社 回路基板及びその製造方法
JP2003298003A (ja) * 2002-04-03 2003-10-17 Mitsubishi Electric Corp 半導体モジュール
US6566761B1 (en) * 2002-05-03 2003-05-20 Applied Micro Circuits Corporation Electronic device package with high speed signal interconnect between die pad and external substrate pad
US6911726B2 (en) * 2002-06-07 2005-06-28 Intel Corporation Microelectronic packaging and methods for thermally protecting package interconnects and components
JP3529050B2 (ja) * 2002-07-12 2004-05-24 沖電気工業株式会社 半導体装置の製造方法
JPWO2004030075A1 (ja) * 2002-09-26 2006-01-26 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4138529B2 (ja) * 2003-02-24 2008-08-27 浜松ホトニクス株式会社 半導体装置、及びそれを用いた放射線検出器
US6753595B1 (en) * 2003-01-14 2004-06-22 Silicon Integrated Systems Corp Substrates for semiconductor devices with shielding for NC contacts
US20050001309A1 (en) * 2003-06-20 2005-01-06 Akinori Tanaka Printed wiring board for mounting semiconductor
JP4397210B2 (ja) * 2003-10-20 2010-01-13 ローム株式会社 半導体装置
US20050104374A1 (en) * 2003-11-17 2005-05-19 Steur Gunnar V.D. Pull-out resistant compression fitting for fluid lines
JP4556454B2 (ja) * 2004-03-15 2010-10-06 パナソニック電工株式会社 半導体装置の製造方法
JP2005277355A (ja) * 2004-03-26 2005-10-06 Sanyo Electric Co Ltd 回路装置
SG115811A1 (en) * 2004-03-31 2005-10-28 Nitto Denko Corp Epoxy resin composition for semiconductor encapsulation and semiconductor device using the same
US8022544B2 (en) * 2004-07-09 2011-09-20 Megica Corporation Chip structure
KR100575591B1 (ko) * 2004-07-27 2006-05-03 삼성전자주식회사 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7221050B2 (en) * 2004-09-02 2007-05-22 Intel Corporation Substrate having a functionally gradient coefficient of thermal expansion
US7355282B2 (en) * 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US8008775B2 (en) * 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
TWI315648B (en) * 2004-11-17 2009-10-01 Phoenix Prec Technology Corp Circuit board structure with embeded adjustable passive components and method for fabricating the same
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
TWI269420B (en) 2005-05-03 2006-12-21 Megica Corp Stacked chip package and process thereof
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
TWI330863B (en) 2005-05-18 2010-09-21 Megica Corp Semiconductor chip with coil element over passivation layer
US7352061B2 (en) * 2005-05-20 2008-04-01 Intel Corporation Flexible core for enhancement of package interconnect reliability
TW200941544A (en) * 2005-05-25 2009-10-01 Megica Corp Chip structure and process for forming the same
CN1901161B (zh) 2005-07-22 2010-10-27 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
TWI272728B (en) * 2005-09-02 2007-02-01 Touch Micro System Tech Three-dimensional interconnect interposer adapted for use in system in package and method of making the same
CN100490605C (zh) * 2005-11-11 2009-05-20 鸿富锦精密工业（深圳）有限公司 印刷电路板
US7684205B2 (en) * 2006-02-22 2010-03-23 General Dynamics Advanced Information Systems, Inc. System and method of using a compliant lead interposer
JP4938346B2 (ja) * 2006-04-26 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8421227B2 (en) * 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
JP4938018B2 (ja) * 2006-09-06 2012-05-23 株式会社トクヤマ セラミック基板の製造方法、および、セラミック基板
US7557449B2 (en) * 2006-09-07 2009-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Flexible via design to improve reliability
CN101517719B (zh) * 2006-09-18 2012-08-29 Nxp股份有限公司 制造半导体基板中的垂直接触的方法
US8193636B2 (en) 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
US7964961B2 (en) * 2007-04-12 2011-06-21 Megica Corporation Chip package
US8155663B2 (en) * 2007-04-13 2012-04-10 Tessera, Inc. Wearable ultra-thin miniaturized mobile communications
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
JP5656341B2 (ja) * 2007-10-29 2015-01-21 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置およびその製造方法
US7892885B2 (en) * 2007-10-30 2011-02-22 International Business Machines Corporation Techniques for modular chip fabrication
US8097946B2 (en) * 2007-10-31 2012-01-17 Sanyo Electric Co., Ltd. Device mounting board, semiconductor module, and mobile device
TW200931634A (en) * 2008-01-10 2009-07-16 Abounion Technology Corp Multi-channel stacked semiconductor device and method for fabricating the same, and stacking substrate applied to the semiconductor device
WO2009107747A1 (ja) * 2008-02-29 2009-09-03 日本発條株式会社 配線基板およびプローブカード
US8217514B2 (en) * 2008-04-07 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with warpage control system and method of manufacture thereof
US8823179B2 (en) * 2008-05-21 2014-09-02 Chia-Lun Tsai Electronic device package and method for fabricating the same
KR101022903B1 (ko) * 2008-11-26 2011-03-16 삼성전기주식회사 매립패턴을 갖는 인쇄회로기판 및 그 제조방법
US8482931B2 (en) * 2008-12-24 2013-07-09 Panasonic Corporation Package structure
US8133759B2 (en) * 2009-04-28 2012-03-13 Macronix International Co., Ltd. Leadframe
US8102042B2 (en) * 2009-12-03 2012-01-24 International Business Machines Corporation Reducing plating stub reflections in a chip package using resistive coupling
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9299664B2 (en) * 2010-01-18 2016-03-29 Semiconductor Components Industries, Llc Method of forming an EM protected semiconductor die
KR101060936B1 (ko) * 2010-01-19 2011-08-30 삼성전기주식회사 인터커넥션 구조, 인터포저, 반도체 패키지 및 인터커넥션 구조의 제조 방법
JP5290215B2 (ja) * 2010-02-15 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
US20190157218A1 (en) * 2010-07-02 2019-05-23 Schott Ag Interposer and method for producing holes in an interposer
US9029991B2 (en) * 2010-11-16 2015-05-12 Conexant Systems, Inc. Semiconductor packages with reduced solder voiding
US8338294B2 (en) * 2011-03-31 2012-12-25 Soitec Methods of forming bonded semiconductor structures including two or more processed semiconductor structures carried by a common substrate, and semiconductor structures formed by such methods
US20120248621A1 (en) * 2011-03-31 2012-10-04 S.O.I.Tec Silicon On Insulator Technologies Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
TWI517226B (zh) * 2011-03-31 2016-01-11 索泰克公司 形成包含由一共同底材承載之兩個或以上已處理半導體構造之黏附半導體構造之方法及應用此等方法所形成之半導體構造
CH704884B1 (fr) * 2011-04-29 2015-04-30 Suisse Electronique Microtech Substrat destiné à recevoir des contacts électriques.
US8803269B2 (en) * 2011-05-05 2014-08-12 Cisco Technology, Inc. Wafer scale packaging platform for transceivers
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US9131602B2 (en) * 2012-02-24 2015-09-08 Mediatek Inc. Printed circuit board for mobile platforms
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
WO2013146931A1 (ja) * 2012-03-30 2013-10-03 日立化成株式会社 多層配線板
US9165796B2 (en) * 2012-04-18 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for bump-on-trace chip packaging
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
US9237648B2 (en) * 2013-02-25 2016-01-12 Invensas Corporation Carrier-less silicon interposer
US9447308B2 (en) * 2013-03-14 2016-09-20 Dow Corning Corporation Curable silicone compositions, electrically conductive silicone adhesives, methods of making and using same, and electrical devices containing same
US9428680B2 (en) * 2013-03-14 2016-08-30 Dow Corning Corporation Conductive silicone materials and uses
JP2014236102A (ja) * 2013-05-31 2014-12-15 凸版印刷株式会社 貫通電極付き配線基板、その製造方法及び半導体装置
US9691693B2 (en) * 2013-12-04 2017-06-27 Invensas Corporation Carrier-less silicon interposer using photo patterned polymer as substrate
CN106663660B (zh) * 2014-12-24 2019-11-05 瑞萨电子株式会社 半导体装置
KR20160122020A (ko) * 2015-04-13 2016-10-21 에스케이하이닉스 주식회사 기판 및 이를 구비하는 반도체 패키지
US9437536B1 (en) 2015-05-08 2016-09-06 Invensas Corporation Reversed build-up substrate for 2.5D
KR20170004260A (ko) * 2015-07-01 2017-01-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US10211160B2 (en) 2015-09-08 2019-02-19 Invensas Corporation Microelectronic assembly with redistribution structure formed on carrier
US9666560B1 (en) 2015-11-25 2017-05-30 Invensas Corporation Multi-chip microelectronic assembly with built-up fine-patterned circuit structure
JP2017168548A (ja) * 2016-03-15 2017-09-21 ソニー株式会社 ガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
US10204889B2 (en) 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US10531566B2 (en) * 2017-07-11 2020-01-07 AGC Inc. Glass substrate
DE102017118490A1 (de) * 2017-08-14 2019-02-14 Tdk Electronics Ag LED Modul
TWM555065U (zh) * 2017-09-05 2018-02-01 恆勁科技股份有限公司 電子封裝件及其封裝基板
DE112018004499T5 (de) * 2017-10-11 2020-06-10 Sony Semiconductor Solutions Corporation Halbleitervorrichtung und verfahren zur herstellung derselben
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
US10892290B2 (en) * 2018-03-27 2021-01-12 Omnivision Technologies, Inc. Interconnect layer contact and method for improved packaged integrated circuit reliability
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
WO2019235617A1 (ja) * 2018-06-08 2019-12-12 凸版印刷株式会社 ガラスデバイスの製造方法、及びガラスデバイス
JP7183582B2 (ja) * 2018-06-19 2022-12-06 凸版印刷株式会社 ガラス配線基板
JP7492969B2 (ja) 2019-02-21 2024-05-30 コーニング インコーポレイテッド 銅金属化貫通孔を有するガラスまたはガラスセラミック物品およびその製造方法
US10790241B2 (en) 2019-02-28 2020-09-29 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
EP3905315A4 (en) * 2019-03-07 2022-10-19 Absolics Inc. PACKAGING SUBSTRATE AND SEMICONDUCTOR DEVICE EQUIPPED WITH THE SAME
WO2020180149A1 (ko) * 2019-03-07 2020-09-10 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
US10903157B2 (en) * 2019-03-08 2021-01-26 Skc Co., Ltd. Semiconductor device having a glass substrate core layer
CN113272951B (zh) 2019-03-12 2024-04-16 爱玻索立克公司 封装基板及包括其的半导体装置
WO2020185023A1 (ko) * 2019-03-12 2020-09-17 에스케이씨 주식회사 패키징 기판 및 이의 제조방법
WO2020185020A1 (ko) 2019-03-12 2020-09-17 에스케이씨 주식회사 유리를 포함하는 기판의 적재 카세트 및 이를 적용한 기판의 적재방법
US20220052209A1 (en) * 2020-08-11 2022-02-17 The Boeing Company Feed-Through Wiring Solution for Solar Cell Modules
US11776887B2 (en) * 2021-05-07 2023-10-03 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US20230098054A1 (en) * 2021-09-29 2023-03-30 International Business Machines Corporation Electronic substrate stacking

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997003460A1 (fr) 1995-07-12 1997-01-30 Hoya Corporation Carte comportant une puce nue, procede de fabrication de la carte et procede de creation d'une electrode de puce nue
JPH10242206A (ja) 1997-02-25 1998-09-11 Hoya Corp ベアチップパッケージ、半導体接続基板、及び半導体チップ検査方法
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JPH11243267A (ja) 1998-02-25 1999-09-07 Kyocera Corp 配線基板
US6465085B1 (en) * 2000-04-04 2002-10-15 Fujitsu Limited Thin film wiring board and method for manufacturing the same, base substrate and method for manufacturing the same

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4543755B2 (ja) * 2004-05-31 2010-09-15 パナソニック株式会社 半導体集積回路
JP2005340724A (ja) * 2004-05-31 2005-12-08 Matsushita Electric Ind Co Ltd 半導体集積回路
JP2006324271A (ja) * 2005-05-17 2006-11-30 Renesas Technology Corp 半導体装置
WO2009019787A1 (ja) * 2007-08-09 2009-02-12 Pioneer Corporation 有機半導体装置用樹脂基板
KR101598260B1 (ko) * 2010-07-02 2016-02-26 쇼오트 아게 인터포저 및 인터포저에 구멍을 형성하는 방법
KR20130040224A (ko) * 2010-07-02 2013-04-23 쇼오트 아게 인터포저 및 인터포저에 구멍을 형성하는 방법
JP2013531380A (ja) * 2010-07-02 2013-08-01 ショット アクチエンゲゼルシャフト インターポーザおよびインターポーザに孔を生成する方法
KR101726982B1 (ko) * 2010-07-02 2017-04-13 쇼오트 아게 인터포저 및 인터포저에 구멍을 형성하는 방법
KR20160013259A (ko) * 2010-07-02 2016-02-03 쇼오트 아게 인터포저 및 인터포저에 구멍을 형성하는 방법
JP2012028513A (ja) * 2010-07-22 2012-02-09 Elpida Memory Inc 半導体装置及びその製造方法
US8873247B2 (en) 2010-07-22 2014-10-28 Ps4 Luxco S.A.R.L. Device and manufacturing method of the same
US11177204B2 (en) 2016-01-19 2021-11-16 General Electric Company Power electronics package and method of manufacturing thereof
JP2018120902A (ja) * 2017-01-24 2018-08-02 ゼネラル・エレクトリック・カンパニイ 電力用電子回路パッケージおよびその製造方法
JP7021854B2 (ja) 2017-01-24 2022-02-17 ゼネラル・エレクトリック・カンパニイ 電力用電子回路パッケージおよびその製造方法
JP2019096735A (ja) * 2017-11-22 2019-06-20 株式会社伸光製作所 集合回路基板とその製造方法
US11516911B2 (en) * 2018-05-25 2022-11-29 Toppan Printing Co., Ltd. Glass circuit board and stress relief layer

Also Published As

Publication number Publication date
US6791178B2 (en) 2004-09-14
US20020180027A1 (en) 2002-12-05
US6610934B2 (en) 2003-08-26
US20020180015A1 (en) 2002-12-05
JP4092890B2 (ja) 2008-05-28

Similar Documents

Publication Publication Date Title
JP4092890B2 (ja) マルチチップモジュール
JP4012375B2 (ja) 配線基板およびその製造方法
KR100430203B1 (ko) 반도체 장치 및 그 제조 방법
CN107112297B (zh) 配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法
KR100393363B1 (ko) 반도체 장치 및 그 제조 방법
JP3981089B2 (ja) 半導体装置とその製造方法
JP2004335641A (ja) 半導体素子内蔵基板の製造方法
JPWO2010024233A1 (ja) 機能素子を内蔵可能な配線基板及びその製造方法
JP4045083B2 (ja) 半導体モジュールおよび実装構造体
KR100393864B1 (ko) 반도체 장치
JP4840245B2 (ja) マルチチップモジュール
JP4073830B2 (ja) 半導体チップ内蔵モジュールの製造方法
JP4599121B2 (ja) 電気中継板
JP2002016178A (ja) 半導体装置およびその製造方法
JP2001237362A (ja) 半導体装置
JP3947043B2 (ja) 半導体装置
JP2003179183A (ja) 半導体装置およびその製造方法
JP2002016198A (ja) 半導体装置
JP2005286323A (ja) 配線基板、半田部材付き配線基板及び配線基板の製造方法
WO2023021887A1 (ja) 電子部品モジュール
JP3452043B2 (ja) 半導体装置およびその製造方法
JP3895156B2 (ja) 配線基板
KR100567103B1 (ko) 플립칩 범프 형성 방법
JP2011071542A (ja) 半導体装置の製造方法および半導体装置
JP6950795B2 (ja) ガラス回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050926

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5