JP4012375B2 - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
JP4012375B2
JP4012375B2 JP2001163641A JP2001163641A JP4012375B2 JP 4012375 B2 JP4012375 B2 JP 4012375B2 JP 2001163641 A JP2001163641 A JP 2001163641A JP 2001163641 A JP2001163641 A JP 2001163641A JP 4012375 B2 JP4012375 B2 JP 4012375B2
Authority
JP
Japan
Prior art keywords
wiring
hole
substrate
layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001163641A
Other languages
English (en)
Other versions
JP2002359446A (ja
Inventor
欣秀 山口
隆夫 寺林
裕之 宝蔵寺
浩之 天明
尚哉 諫田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2001163641A priority Critical patent/JP4012375B2/ja
Priority to PCT/JP2002/005162 priority patent/WO2002100142A1/ja
Priority to TW091111588A priority patent/TW550983B/zh
Publication of JP2002359446A publication Critical patent/JP2002359446A/ja
Application granted granted Critical
Publication of JP4012375B2 publication Critical patent/JP4012375B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/0949Pad close to a hole, not surrounding the hole
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • H05K2201/09518Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1581Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、配線基板およびその製造方法に関する。
【0002】
【従来の技術】
従来、貫通孔を有する多層配線基板としては、セラミック配線基板が広く利用されていた。すなわち、セラミック原料粉末をバインダーである有機樹脂で結合したセラミック生シート(以下、グリーンシートと称することもある)に貫通孔を加工した後、導体ペーストを用いてスクリーン印刷法で配線パターンを形成するとともに、各シートの配線パターンを接続する貫通孔にも導体ペーストを充填する。そして、配線パターンを形成したグリーンシートを所定枚数積み重ねて積層圧着した後、焼成してセラミック配線基板を作成していた。
【0003】
【発明が解決しようとする課題】
しかし、上記セラミック配線基板は、その製造時において焼成および冷却という工程を経る。この際にグリーンシートおよび導体ペーストからバインダーが脱離しながら積層圧着されるが、それらの変形率が異なるため、微細な配線パターンでは配線の変形が生じやすいという問題があった。また、圧着終了後に焼結温度から冷却するが、その過程でもセラミック基材と配線材がそれぞれ熱変形を起こすため、基板全体の熱変形を計算することは困難であった。
【0004】
また、熱変形を予想すべく所定の計算を行う場合には、配線パターンを変更する毎に計算が必要となる。配線パターンが微細化に伴って計算の精度が要求されるため、熱変形を計算するための物性値の測定も高精度が要求されると共に、その計算を実行するのに膨大な時間を要し、100マイクロメータを下回るような配線パターンを形成することは必ずしも実用的であるとは言えなかった。
【0005】
また、セラミック基板は焼成時においてバインダーが揮発するため、セラミック基板の表面は凸凹となり、そのままでは微細な配線パターンを形成することは困難であった。
【0006】
一方、コア基板を有する多層配線基板として、ガラス基板またはシリコン基板も考えられていたが、ガラス基板またはシリコン基板は基板が脆弱で、貫通孔を有する多層配線基板としてはあまり用いられていなかった。
【0007】
特願平8―527489(国際公開番号WO/97/03460)には、半導体チップを実装するガラス基板が開示されている。しかし、ガラス基板は一方の面に半導体チップを搭載するものであり、ガラス基板の両面に絶縁層と導体層からなる配線層を形成するものではない。
【0008】
特開平10―242206には、露光・現像プロセスを用いて、感光性ガラスに貫通孔を形成した基板が開示されている。この基板は、ベアチップを搭載時に、バーンイン時の検査基板としての機能と、プリント回路基板等の基板に接続するためのインタポーザ(ベアチップと外部端子との間をつなぐ材料)としての機能とを兼ね備えることを目的とするものであるが、コア基板の上に絶縁層と導体層からなる配線層が多層に形成されたものではない。また、貫通孔をサンドブラストによって形成することは開示されていない。
【0009】
特開平11―243267には、貫通孔を有する絶縁基板の上に配線が形成された配線基板が開示されている。この絶縁基板は、ガラスセラミックス焼結体等のセラミック焼結体によって形成されており、例えばセラミックグリーンシート(セラミック生シート)を形成した後、前記セラミックグリーンシートに適当な打ち抜き加工を施し、所定形状となすとともに高温で焼成することによって製作されることが開示されている。また、絶縁基板の表面、および貫通孔の内壁面に断線しにくい配線を形成するために、例えば貫通孔の径は基板の中心から両開口端に向って、順次広くなっている。該貫通孔の形成方法としては、三角形状のドリルやレーザ加工法等が開示されている。しかし、絶縁基板はガラスセラミックであり、ガラス基板ではなく、また絶縁基板の上に絶縁層と導体層からなる配線層が多層に形成されたものではない。
【0010】
本発明の目的は、高密度配線可能な配線基板を低コストに提供することである。
【0011】
また、本発明の他の目的は、貫通孔を有する基板と、その基板の表面に形成された薄膜配線層とを有する多層配線基板において、信頼性が高く、高密度配線可能な配線基板を低コストに提供することである。
【0012】
【課題を解決するための手段】
我々は、これまでの研究開発により、高密度配線可能な配線基板を低コストに提供するためには、表面平滑で熱膨張係数の小さなガラス基板を用いた配線基板の構成およびその製造プロセスを工夫することが重要であることを明らかにした。
【0013】
また、その配線基板を用いた電子装置、例えばマルチチップモジュールの接続信頼性を向上させるには、多層配線基板に応力を緩和する機構を持たせることが重要であることを明らかにした。
上記目的を達成するために、本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。
すなわち、ガラス基板と、該ガラス基板の上に形成された配線および絶縁層を含む多層配線層とを有する配線基板であって、前記多層配線層は、第一の孔を有し、前記ガラス基板は、該ガラス基板の両面で電気的接続を取るための第二の孔を有し、該第二の孔は、前記第一の孔が形成された位置から前記ガラス基板にサンドブラストを行うことにより形成されたものであり、前記第二の孔の内壁面および前記多層配線層の最表面には、配線が形成されているものである
【0014】
さらに、絶縁基板と、該絶縁基板の上に形成された配線および絶縁層を含む多層配線層とを有し、前記多層配線層は、第一の孔を有し、前記絶縁基板は、該絶縁基板の両面で電気的接続を取るための第二の孔を有し、該第二の孔は、前記第一の孔が形成された位置から前記絶縁基板にサンドブラストを行うことにより形成されたものであり、前記第二の孔の内壁面および前記多層配線層の最表面には、配線が形成されている配線基板であって、前記配線基板の一方の面に形成された第一の配線および第一の絶縁層を有する第一の配線層と、前記配線基板の他方の面に形成された第二の配線および第二の絶縁層を有する第二の配線層とを有し、前記第一の絶縁層と該第二の絶縁層の熱膨張係数が異なるものである。
【0015】
また、絶縁基板と、該絶縁基板の上に形成された配線および絶縁層を含む多層配線層とを有し、前記多層配線層は、第一の孔を有し、前記絶縁基板は、該絶縁基板の両面で電気的接続を取るための第二の孔を有し、該第二の孔は、前記第一の孔が形成された位置から前記絶縁基板にサンドブラストを行うことにより形成されたものであり、前記第二の孔の内壁面および前記多層配線層の最表面には、配線が形成されている配線基板であって、前記絶縁基板の熱膨張係数が約3ppm/℃から約5ppm/℃であり、前記第二の孔の開口端の径が小さい方の前記絶縁基板の面に形成された第一の配線および第一の絶縁層を有する第一の配線層と、前記第二の孔の開口端の径が大きい方の前記絶縁基板の面に形成された第二の配線および第二の絶縁層を有する第二の配線層と、該第二の配線層の表面であって、かつ前記絶縁基板の反対側に形成された第三の絶縁層を有し、前記第三の絶縁層は該配線基板と該配線基板が実装される実装基板の間に生じる熱応力を緩和するものである。
【0016】
また、配線基板の製造方法であって、ガラス基板の上に導体層および絶縁層を有する配線層を多層に形成する工程と、該ガラス基板の一方の面に形成された配線層に第一の孔を形成する工程と、該第一の孔が形成された位置から該ガラス基板にサンドブラストを行って、該ガラス基板に第二の孔を形成する工程と、該第二の孔の内壁面および該配線層の最表面に配線を形成する工程と、を有するものである。
【0017】
また、配線基板の製造方法であって、サンドブラストによりガラス基板に第一の孔を形成する工程と、前記ガラス基板の少なくとも一方の面、および前記第一の孔の内壁面に配線を形成する工程と、前記ガラス基板の前記第一の孔の開口端側および該ガラス基板の上に形成された配線の上に、絶縁層および導体層を含む多層配線層を形成する工程と、前記多層配線層に第二の孔を形成する工程と、前記第二の孔の内壁面および前記多層配線層の表面に配線を形成する工程と、を有し、前記第一の孔の内壁面に配線を形成する場合に、該第一の孔を形成した後、前記ガラス基板の他方の面を所望の厚さまで研磨し、該第一の孔の内壁面に配線を形成するものである。
さらに、配線基板の製造方法であって、サンドブラストによりガラス基板に第一の孔を形成する工程と、前記ガラス基板の少なくとも一方の面、および前記第一の孔の内壁面に配線を形成する工程と、前記ガラス基板の前記第一の孔の開口端側および該ガラス基板の上に形成された配線の上に、絶縁層および導体層を含む多層配線層を形成する工程と、前記多層配線層に第二の孔を形成する工程と、前記第二の孔の内壁面および前記多層配線層の表面に配線を形成する工程と、を有し、前記第一の孔の内壁面に配線を形成する場合に、前記ガラス基板の一方の側からスパッタを行い第一の導電性の膜を形成する工程と、前記ガラス基板を裏返して、スパッタを行い第二の導電性の膜を形成する工程と、該第二の導電性の膜上に第三の導電性の膜を形成する工程と、前記ガラス基板を裏返して第一の導電性の膜上に第四の導電性の膜を形成する工程を有するものである
【0018】
【発明の実施の形態】
以下、本発明の配線基板およびそれをコア基板に用いた多層配線基板について、図を参照しながら実施の形態とともに詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0019】
図1は、貫通孔100を有する基板1(コア基板1)に配線120を形成した配線基板の一部分の断面図である。図2は貫通孔100を有する基板1と多層配線層3と応力緩和するための絶縁層5(応力緩和層5)等を有する多層配線基板6の一部分を示す断面図である。図3は、多層配線基板を用いた電子装置として、多層配線基板6に半導体装置9(以下、半導体素子、半導体チップということもある)等を実装したマルチチップモジュールの一部分を示す断面図である。なお、図3は図12のa―a’の断面図を示す。図4は、そのマルチチップモジュールを実装基板(ユーザ基板)10に実装した様子を示す断面図である。図5は、マルチチップモジュールの一例の斜視図である。
【0020】
ここで、多層配線層3は複数の薄膜配線層2からなり、その薄膜配線層2は配線120および層間絶縁層110を有する。なお、配線120はビア内の配線および配線パッドを含む。また、応力緩和層5は必ずしも必要なく、必要に応じて形成すればよい。また、図示していないが、多層配線層3および応力緩和層5の最表面の各配線の間に絶縁層を形成してもよい。
また、多層配線基板6そのものは、外部接続端子、例えばはんだバンプ7を有する基板であってもいいし、有しない状態の基板であってもよい。
本実施例においては、基板1(コア基板1、絶縁基板1ということもある)はガラス基板またはシリコン基板を用いる。シリコンの素材そのものは導電性(半導体〜導体)であるため、シリコン基板を絶縁基板1として用いる場合には、その表面に絶縁性の膜を形成する必要がある。
【0021】
ガラス基板またはシリコン基板は従来のセラミック基板に比べ平滑性が優れているため、ガラス基板またはシリコン基板上では従来のセラミック基板上より微細に配線パターンを形成することができる。
【0022】
また、ガラス基板またはシリコン基板の熱膨張係数は約3ppm/℃から約5ppm/℃であり、従来のセラミック基板と比べて基板の熱膨張が小さいため、熱膨張による配線の短絡を防止でき、微細な配線を形成することができる。
さらに、ガラス基板またはシリコン基板の熱膨張係数は、セラミック基板と比べて、基板に実装される半導体素子(半導体チップ)のシリコンに近いため、ガラス基板またはシリコン基板と半導体装置の間では、基板と半導体素子の熱膨張係数の差から生じる応力が小さく、多層配線基板と半導体装置の接続信頼性が向上する。
【0023】
絶縁基板1としてシリコンを用いた場合には、熱膨張係数が約3ppm/℃で、半導体素子9と熱膨張係数がほぼ等しいため、多層配線基板との間で熱応力が実質的に生じない。
【0024】
また、シリコン基板は熱伝導性に優れているため、製造プロセスにおける熱工程での処理が均一になり、高歩留まりを得やすい。さらに、配線板として使用する場合には、放熱特性の観点で有利である。
【0025】
なお、シリコンの素材そのものは導電性(半導体〜導体)であるため、シリコン基板を絶縁基板として用いる場合には、その表面に絶縁性の膜を形成する必要がある。絶縁性の膜として、水蒸気中で加熱することによって表面に形成できる熱酸化膜や、有機樹脂膜などがある。
【0026】
絶縁基板1としてガラスを用いた場合には、シリコン基板に比べ、熱膨張係数は約5.0と若干大きくなるが、半導体装置と多層配線基板との間で生じる熱応力は十分に小さい。
また、シリコン基板に比べ、材料の入手が容易で安価である。さらに、ガラスは絶縁性を有するため、ガラス基板を絶縁基板として用いる場合には、ガラス基板表面やその貫通孔内表面に導線性物質を充填、または配線をめっき等により形成する場合に、改めて絶縁膜を形成する必要が無く、製造工程が簡略化できる。
【0027】
なお、本実施例に好適なガラスの組成としては、ソーダガラス、低アルカリガラス、無アルカリガラス、イオン強化ガラスなどがあるが、弾性率や線膨脹係数などを考慮して適宜選択する。
【0028】
半導体装置9と多層配線基板6の間の接続信頼性を向上させる観点では、無アルカリガラスや低アルカリガラスが好ましい。アルカリイオン含有量が少ないガラスほど、一般には線膨脹係数が小さくなるためである。すなわち、半導体装置のシリコンの線膨張係数は約3ppm/℃と小さいため、アルカリイオン含有量が少ないガラスほど絶縁基板と半導体装置の線膨張係数が近くなり、半導体装置9と多層配線基板6の間の熱応力が小さくなるからである。ただし、半導体装置9と多層配線基板6との間の接続信頼性は、ガラス材質の特性だけではなく、両者の間の接続構造やアンダーフィル材の選択にも依存しているので、それらをも考慮してガラス材質を選択する。
【0029】
一方、半導体モジュール1000全体と実装基板10との接続信頼性の観点では、アルカリ含有量の大きなソーダガラスが好ましい。実装基板10の線膨張係数は10から20ppm/℃程度と大きいため、アルカリ含有量の大きなガラスほど、多層配線基板6と実装基板10との間の線膨脹係数差が小さく、熱応力が小さくなるからである。ただし、本実施例においては多層配線基板6と実装基板10との間の接続信頼性は、ガラス材質の特性だけではなく、多層配線基板6の表面に設けた応力緩和層の材質、構造(厚み、面積など)にも依存しているので、これらをも考慮してガラス材質を選択する。
【0030】
半導体装置9と多層配線基板6との間の熱膨張係数差と、多層配線基板6とそれを実装する実装基板との間の熱膨張係数差とを両立させ、かつ価格なども考慮すると、ソーダライムと無アルカリガラスの中間的なアルカリイオン含有量である低アルカリガラスが好ましい。
【0031】
絶縁基板1の厚さは100から1000umが望ましく、より好ましくは約300から500umである。絶縁基板1の厚さが1000um以上であると、貫通孔加工のコストが増大して実用的ではないからである。一方、100um以下であると、基板の製造工程における搬送などハンドリング性に劣る上、貫通孔100を形成した場合に絶縁基板1の強度が低下し、破損するおそれがあるからである。
【0032】
この絶縁基板1は、サンドブラストにより形成された貫通孔100を有している。この貫通孔100により、基板の両面に形成される配線を相互に接続し、かつその接続を維持できる。サンドブラストでは、図31に示すように、ガラス基板上に耐サンドブラスト性を有する膜を形成し(a)、該膜にフォトリソ技術を用いて開口部を形成し(b)、マスクとする。その後、研磨粒子をマスク層に吹き付けることで(c)、開口部にあるガラスを微小単位で破砕しながら貫通孔を形成する(d)。その後、マスクを除去することにより(e)、貫通孔を有する絶縁基板1が形成される。
【0033】
加工条件にもよるが、サンドブラストにより貫通孔100を形成すると、図1にも示すように、一方の開口端と他方の開口端とで貫通孔100の径が異なること多い。すなわち、フォトエッチング法またはレーザ加工では、径がほぼ一定の貫通孔101(スルーホール)が形成されやすいのに対して、サンドブラストでは、サンドブラストが開始された基板の表面(加工開始面)からもう一方の基板の表面(加工終了面)に向って、貫通孔100の径の大きさは徐々に小さくなる。
【0034】
このような形状になるのは、加工が進むにつれて孔が深くなると加工粉体を搬送している空気の圧力が低下(圧損)して加工粉体そのものの到達効率が低下するからである。また、加工が進むにつれ、被加工物であるガラスの破砕粉も発生し、この運動方向が加工粉体とは逆であるために、加工粉体の運動エネルギーをうち消すような衝突も発生しやすくなるからである。なお、両面からサンドブラストしさえすれば多層配線基板6に形成した貫通孔の開口径を表裏で同じにすることも可能である。ただし、その場合には加工終点の制御が必要となる。
【0035】
図6はサンドブラストによって形成された貫通孔100と、フォトエッチング法によって形成された貫通孔101を示したものである。サンドブラストにより形成された貫通孔100の壁面の極表面には、加工原理そのものに由来する微小の凹凸が存在するため、貫通孔100の内壁面上の配線は強い密着強度が得られる。また、サンドブラストの加工条件を適宜選択して、スパッタにより貫通孔100の内面に給電膜が形成され易くなるように壁面のテーパ角を調節することも容易である。この結果として、給電膜の形成後に貫通孔100の内面にめっき配線を精密に形成できる。なお、テーパの角度を調節するには、加工が進むにつれてサンドブラストに用いる粒子の粒径を変化させたり、風圧を調整するなどの方法がある。
【0036】
なお、図32に示すように、両面からサンドブランドを行うことにより絶縁基板の中央から外部に向って貫通孔の径が広がっていく形状としてもよい。この場合、一方から貫通孔を開口する場合に比べ、貫通孔形成までの時間が短縮されるため、開口端での貫通孔の径は小さくすることができる。
また、図33に示すように、貫通孔の形成開始面を異ならせることにより、テーパの向きが逆方向の貫通孔を有する絶縁基板を形成することができる。貫通孔のテーバの向きが全て同じ場合、応力により絶縁基板が反る場合があるが、貫通孔のテーパの向きを異ならせると、絶縁基板の反りを防止でき、その後絶縁基板上に微細配線を形成することができる。
本実施例にかかる多層配線基板は、例えばマルチチップモジュールのインターポーザとして用いることができる。図4は、絶縁基板1の貫通孔100の開口径が小さい面(基板の1次側)には、半導体装置9を搭載し、開口径が大きい面(基板の2次側)は、半導体モジュールを実装する実装基板10に実装したものを示している。これにより、基板の1次側では、半導体装置を狭ピッチに実装、接続できる。
【0037】
貫通孔100の2次側開口径は、100から1000umであり、絶縁基板1の厚みに対して1/10倍から10倍程度となることが望ましい。2次側開口径が絶縁基板1の厚みの約10倍を越えると、絶縁基板1のその部分における機械的強度、例えば抗折強度が保てないからである。逆に、2次側開口径が絶縁基板1の厚みの約1/10より小さくなると、1次側にまで貫通する孔を形成するためには、ほぼ90度、少なくとも88度のテーパ角が必要となるので、貫通孔壁面への配線形成が困難になりやすい。また、加工粉体が孔の奥にまで到達しにくくなり、その結果としてサンドブラスト加工の速度が遅くなるからである。
【0038】
さらに好ましくは、貫通孔の2次側開口径は200umから300umであり、絶縁基板1の厚みに対して約2/5倍から約1倍である。例えば、貫通孔100の2次側開口直径が250umであるとき、貫通孔100と千鳥の位置関係になるようにはんだバンプ7を配置してやることによって、貫通孔内部の配線とはんだバンプ7とを相互に接続するための配線のレイアウトも容易である。
【0039】
一方、1次側の開口径は5umから300umであり、より好ましくは10umから100umであり、絶縁基板1の厚みの約1/50から約1/5倍である。
【0040】
多層配線基板6の1次側には半導体装置9が搭載されるため、1次側の多層配線層3の配線は狭ピッチが必要となり、開口径は小さい方が望ましい。すなわち、貫通孔100の1次側の開口径を小さくすると、貫通孔の間により多くの配線チャンネルを通すことができ、その結果として、より層数の少ない薄膜配線層2で配線の引き回しが可能になるからである。
【0041】
図1乃至図4では、絶縁基板1の両面において電気的接続を可能とする貫通孔100の内面には、導電性材料(配線101)が存在している。例えば銅配線101は、貫通孔100の内面にスパッタ等により給電膜、例えばCr/Cuを形成し、その後電気めっきにより形成する。なお、銅配線101が形成された後に、絶縁性の材料を充填してもよい。
また、絶縁基板1の両面間の電気的接続を取る方法として、貫通孔100の内面に配線を形成する以外に、ペースト印刷等により貫通孔100を導電性材料で充填する、又ははんだ材料を溶融させて流し込むようにしてもよい。適切に選択した導電性材料を絶縁基板1に充填した場合は、貫通孔100を有する絶縁基板1の強度を高めることもできる。
【0042】
絶縁基板1の表面には、配線120とポリイミドやポリベンゾシクロブテン等の層間絶縁層110等からなる薄膜配線層2が形成されており、各層間絶縁層110(薄膜配線層2)は層間および線間の配線絶縁が確保できる厚みが必要である。本願発明では、おおむね約5〜50umの範囲であるが、より好ましくは約10から20umである。なお、層間絶縁層110は高耐熱性樹脂であることが望ましい。
【0043】
図2乃至図4では、絶縁基板1の面のうち、貫通孔100の開口部の径が小さい側(1次側)には2層の薄膜配線層2が形成され、貫通孔100の開口部の径が大きい側(2次側)には1層の薄膜配線層2が形成されている。しかし、絶縁基板1の両面に形成される薄膜配線層2の層数は任意であり、当該半導体モジュールの設計に応じて自由に設定できる。また、絶縁基板1の2次側において、層間絶縁層を形成せず応力緩和層のみ形成してもよい。
【0044】
本実施例においては、例えば、薄膜配線層2は、一層ずつ形成して積層してもよい。すなわち、絶縁基板1の上に配線パターンを形成し、その後層間絶縁層110を形成する。その際、フォトリソグラフィ技術を用い、セミアディティブめっきプロセスにより配線形成すると配線高密度化が図れる。また、スクリーン印刷などの方法を用いて配線形成しても構わない。そして、必要に応じて形成された層間絶縁層110の上に配線パターンを形成し、再び層間絶縁層110を形成する。
【0045】
本実施例では、絶縁基板1はガラス基板またはシリコン基板であり、セラミック基板に比べ平滑性があり、熱膨張係数が小さく、さらに半導体装置9と熱膨張係数が近い。従って、基板上で微細な配線パターンを形成することができる。具体的には、ガラス基板上の配線ピッチは約2から200umである。200マイクロメータを越える配線ピッチでは、層数を効果的に低減できない。2マイクロメータ未満の配線ピッチでは、配線の電気抵抗が大きくなってしまう。
【0046】
本実施例で用いられるガラス基板の熱膨張係数は約5ppm/℃であり、一方ポリイミドやポリベンゾシクロブテン等の樹脂からなる層間絶縁層110の熱膨張係数は数10ppm/℃であるため、熱膨張係数の差から熱応力が発生する。ガラス基板1と層間絶縁層110の厚みの相対比を考慮せずに層間絶縁層110を作製すると、配線パターンの粗密により、多層配線基板6の反りやたわみが発生する。本実施例ではガラス基板の厚みが層間絶縁層110の厚さの関係を30倍から50倍程度の厚みとなるように調整しているので、多層配線基板6の反りは小さく抑えられる。なお、層間絶縁層110として液晶性高分子を使用する場合には、熱膨張係数がポリイミドやポリベンゾシクロブテンと比べて小さいため、基板反りの抑制という観点では有利となる。
【0047】
このように、ガラスまたはシリコン基板では、基板上に微細な配線パターンを形成することができる。さらに、ガラスまたはシリコン基板上には微細な配線を形成できるため、絶縁基板1上の薄膜配線層2の層数は従来のセラミック基板に比べて少なくでき、多層配線基板を薄くできる。
【0048】
続いて、薄膜配線層2の各層で配線の引回しの一実施例を説明する。例えば、図2乃至図4の一次側の2層からなる薄膜配線層2のうち、絶縁基板1のすぐ上に形成される配線(第一の配線)ではユーザ基板と半導体装置9との信号をやり取りする信号配線を、1層目の層間絶縁層の上に形成される第二の配線では電源線またはグランド線を、2層目の層間絶縁層の上に形成される第3の配線は半導体装置9(LSI)同士の信号のやり取りを行う信号線として形成してもよい。このように、多層配線層3を少なくとも2層構造とすることにより、3層の配線層を形成することができ、半導体装置9とユーザ基板10との信号線、半導体装置9同士の信号配線、電源配線またはグランド配線を分けることができ、高速かつ微細な配線パターンを形成でき、また信号の雑音等の防止にも効果がある。もちろん、配線パターンの制約等により、半導体装置9(LSI)同士の信号のやり取りする配線をすべてを2層目の層間絶縁層の上に形成する必要はなく、半導体装置9(LSI)同士の信号のやり取りする配線が、他の配線層よりも多層配線基板の最表面で多く行われていればよい。
あるいは、絶縁基板1のすぐ上に形成される配線(第一の配線)では電源線またはグランド線を形成し、1層目の層間絶縁層110の上に形成される第二の配線の中に、ユーザ基板と半導体装置9との信号をやり取りする信号配線と半導体装置9(LSI)同士の信号のやり取りを行う信号線とを一緒に配置して形成すれば、多層配線層3を1層とすることができる。
【0049】
なお、多層配線層3を1層とするか、2層以上必要となるかは、半導体装置9の論理規模やそのレイアウト、要求される高速信号特性などによって決まる。
【0050】
また、各層間絶縁層の上に形成する配線の役割を変化させる場合、各層毎に配線幅や配線形状を変えることも有効である。
本実施例では、ユーザ基板に実装される基板の2次側には、応力緩和層5が形成されている。絶縁基板1が低アルカリガラスの場合、その線膨張係数は約5ppm/℃であり、一方半導体チップ9の線膨張係数は約3ppm/℃であり、半導体チップが搭載された半導体モジュール全体の線膨張係数は、ほぼガラス基板の線膨脹係数に等しく約5ppm/℃である。従って、絶縁基板1と半導体装置9の間で生じる熱応力は小さい。
【0051】
一方、半導体モジュール1000が実装される実装基板10の線膨張係数は、約10〜20ppm/℃である。なお、最も一般的なガラスエポキシ基板の場合は約15〜18ppm/℃である。従って、半導体モジュール1000と実装基板10の間で生じる熱応力は大きい。厚膜の絶縁層5(応力緩和層)は、半導体チップ9を搭載した半導体モジュール1000と実装基板10との熱膨張係数の差から生じる応力を緩和することができる。
【0052】
この応力緩和層5の厚さは、応力緩和の観点からは絶縁基板1の厚みに対して約1/10から約1/2程度の厚みであるか、あるいは絶縁基板の対角長さに対して約1/300〜約1/20であることが望ましい。例えば、絶縁基板1の厚さが約100マイクロメートルから約1000マイクロメートルの場合は、応力緩和層5の厚さは約10から500マイクロメートルが望ましく、絶縁基板1の厚さが約300マイクロメートルから約500マイクロメートルの場合は、約30乃至250マイクロメートルである。応力緩和層の厚さおよび物性値については後述する。
【0053】
応力緩和層5は、絶縁基板1上にまたはマスクを用いてスクリーン印刷することにより形成されるが、スプレー塗布やディスペンス、カレンダーコートやフォトリソグラフィ技術等を使用しても構わない。
【0054】
例えば、応力緩和層5をマスク印刷(スクリーン印刷)する場合、所望の位置に応力緩和層を形成することができる。また、応力緩和層の端部で傾斜部が形成することもできる。応力緩和層の材質等により、傾斜部が形成されないようにすることもできるし、また傾斜部の角度を制御することもできる。
一方、スタンピングで応力緩和層を形成する場合、スタンピング用の型に応力緩和用の絶縁材料を塗布し、基板上に応力緩和層の形状を転写するため絶縁材料硬化時の端部の形状変化が生じない絶縁材料の選択が可能となる。この場合、印刷方式に比べ端部の形状が一定になり易いという特徴がある。
【0055】
さらに、スプレー塗布やディスペンス方式では、印刷マスクあるいはスタンピング金型を用いないため、応力緩和層形成時の形状に自由度あり、ノズル形状を適当に選択すれば、印刷マスクやスタンピング金型では形成し難い応力緩和層の形成が可能となる。また、印刷方式やスタンピング方式に比べ、吹き付け量の調整で応力緩和層の厚さを調整でき、厚さ調整の範囲も広くなる。
【0056】
半硬化あるいは未硬化の樹脂シートを貼り付ける方式では、厚膜の応力緩和層の形成が可能となり予めシート状の絶縁樹脂を用いるため、応力緩和層表面の平坦性に優れるという特徴がある。
【0057】
なお、これらの方法を単一で用いるのではなく、組み合せて応力緩和層を形成してもよいことはいうまでもない。
【0058】
絶縁基板1と同じように、応力緩和層5の両面においても電気的に接続をとる必要がある。そのための1つの方法として、応力緩和層5にも貫通孔100が形成されている。この貫通孔100は、サンドブラストのみならずレーザ加工、またはフォトエッチングなどにより形成される。応力緩和層5において電気的接続をとる別の方法としては、図29のように、配線基板の貫通孔が形成されていないところに応力緩和層5を形成し、その応力緩和層の表面(傾斜表面も含む)に密着して配線を形成するという方法がある。このように所定の位置に応力緩和層を形成するには、メタルマスク等を用いて印刷形成する、いわゆるスクリーン印刷が有効である。
なお、応力緩和層5は多層配線基板6に必須の構成ではなく、半導体モジュール1000とユーザ基板10によって生じる熱応力が許容できる範囲であれば、多層配線基板6に応力緩和層5を形成する必要はない。また、半導体モジュール1000とユーザ基板10の熱応力が生じたときに、応力緩和層5ではなくアンダーフィルを用いて信頼性を確保してもよい。また、応力緩和層5を形成した半導体モジュールであっても、ユーザがより高い信頼性を望む場合はアンダーフィルを用いてもよいことはいうまでもない。
【0059】
また、他の実施例として、絶縁基板の二次側に応力を緩和するための絶縁層を特別に設けるのではなく、図7、図8に示すように、層間絶縁層110の材料を変えることにより、多層配線基板6の厚さ方向で線膨張係数を変化させることも可能である。すなわち、絶縁基板1の1次側では、線膨張係数が小さい材料で層間絶縁層を形成し、実装される半導体装置の線膨張係数に近づける。一方、絶縁基板1の2次側では、線膨張係数が大きい材質で層間絶縁層を形成し、実装される基板に線膨張係数を近づける。特に、薄膜配線層2を一層ずつ形成して積層する場合は、必要に応じて、容易に、薄膜配線層の線膨張係数を変化させることができる。このように形成することにより、応力緩和層5を特別設けなくても、多層配線基板により、半導体装置9と実装基板10の間の熱応力を緩和し、接続信頼性を確保することができる。多層配線基板6の厚さ方向で線膨張係数を変化させる場合は、多層配線基板のコア基板である絶縁基板1はガラスまたはシリコン基板に限定されず、従来のセラミック基板、メタルコア基板であってもよい。また、この多層配線基板6の厚さ方向で、線膨張係数を変化させる場合は、貫通孔形成はサンドブラストのみならずレーザ加工、フォトリソエッチング加工であってもよい。
【0060】
また、他の実施例として、図9、10のように絶縁基板1を有さず、線膨張係数が異なる薄膜配線層が積層された多層配線基板であってもよい。このような構造にすれば、多層配線基板により、半導体装置9と実装基板10の間の熱応力を緩和し、接続信頼性を確保することができ、さらに多層配線基板のコア基板である絶縁基板1の厚さを省略できるため、より薄い多層配線基板が実現できる。従って、かかる多層配線基板を用いれば、より薄膜化した電子装置を実現できる。
この多層配線基板6の1次側には、LSI等の半導体チップを実装する。半導体装置9には、半導体チップ、BGA、CSP、ウエハーレベルCSPなどの他、QFP、TSOPなどのリードタイプの半導体装置も使用しても良い。また、半導体装置9自身が、半導体装置とそれが実装される基板との間に生じる応力を緩和する層を有するものであってもよい。
【0061】
なお、絶縁基板1にガラス基板またはシリコン基板を用いた場合は、半導体チップと絶縁基板との間に生じる応力は小さい、または実質的に生じないが、ユーザがより高い信頼性を望む場合は、図11に示すように、半導体装置9とそれが実装される基板との間に絶縁層50(アンダーフィル層)を充填してもよい。
実装される半導体チップ9は、同種のものに限らず、例えば図12に示すように、異種の複数の半導体チップを多層配線基板6上に実装してもよい。例えば、Aはマイコン、Bはフラッシュメモリ、CはDRAM、Dはコンデンサ等の個別部品という組合せでもよい。図11は図12の断面a―a’を表している。あるいは動作電圧の異なる複数の半導体チップを組み合わせて使用することもできる。また、QFPやCSPなどの半導体パッケージや抵抗やコンデンサなどの受動部品を1つ以上含んでいても構わない。なお、ここで使用される半導体チップ、半導体パッケージ、受動部品は表面実装型であることが望ましい。異種の半導体チップを多層配線基板6上に実装した場合は、異なる半導体チップ間を接続するために必要な配線を多層配線層3の最上層で行い、下位の配線層ではグランド配線または信号配線を形成するようにする。さらに、最終的にユーザ基板と電気的に接続する必要のある配線のみを絶縁基板1の貫通孔100を通じて接続するようにしてもよい。
【0062】
異なる半導体チップの組合せとしては、DRAMとマイコン、DRAMとマイコンとDSP、DRAMとマイコンとROM、DRAMとフラッシュメモリ、DRAMとSRAMとフラッシュメモリ、ASICとDRAMなどがある。例えば、カーナビゲーションシステムではフラッシュ内蔵マイコンとASICとDRAMの組み合せなどが使われる。デジタルスチルカメラやデジタルビデオカメラではマイコンとフラッシュメモリ、フラッシュ内蔵マイコンとDRAM、あるいはマイコンとフラッシュメモリーとDRAMの組み合せなどが好適である。低電力化のためにフラッシュメモリーが使用されるが、フラッシュメモリーだけではメモリー容量が不足する場合に、高集積DRAMを組み合わせる。必要に応じてチップを積層してもかまわない。携帯端末、例えば、携帯電話にはデジタルスチルカメラと同様の構成が使用されるが、携帯電話ではデジタルスチルカメラよりも低消費電力が要求されるため、一般に、フラシュメモリーの容量をDRAMの容量と同等以上に設定することが多い。
【0063】
半導体素子9(半導体チップ)と多層配線基板6は、バンプ300等の外部接続端子により接続される。例えば、バンプ300を有する半導体素子9を多層配線基板6に実装し、リフローすることにより接続される。また、図34に示すように、多層配線基板の1実施例として、バンプ300を多層配線基板6に形成しておいてもよい。この場合には、いわゆるベアチップ(パッケージされていない半導体素子)を多層配線基板に実装することができる。
【0064】
バンプ300には、金等の線材を超音波ボンディング装置により凸型の形状を形成したものや、スズ、鉛、銅、銀、ビスマス、亜鉛、インジウム等の金属を単独あるいは2種類以上混合した合金をはんだバンプ300として用いることができる。さらに、銀や金等の導電性材料を配合した樹脂をバンプ300として用いることも可能である。はんだバンプ300は、はんだの微粒子をロジン等からなる材料に配合し、適当なマスクを用いて半導体装置の電極上に印刷し、その後はんだの溶融温度以上に加熱してはんだを溶融させることにより形成することもできる。導電性の粒子を配合した樹脂を用いた場合も同様に、ペースト状の前記樹脂材料を適当なマスクを用いて半導体装置の電極上に印刷し、加熱により硬化あるいは半硬化状態とする方法によってもバンプ形成が可能である。さらに、電極表面の酸化膜を除去し適度な粘着性を有するフラックスを当該電極上に塗布し、適当な粒子径のはんだボールをマスク等により該電極上に整列し、リフロ炉等によりはんだの溶融温度以上に加熱することによりバンプを形成することもできる。これらは当然、外部接続端子7の形成にも適用することができる。
【0065】
バンプ300と接続する半導体装置9に設けた電極は、前工程と呼ばれる工程で形成されたアルミニウムや銅の電極や、前工程の後さらにウエハーレベルCSPのような電極から半導体装置表面に銅等の配線で再配線を行った後に形成される電極を用いることが可能である。この電極表面にニッケルや金等の表面処理を行うことにより、バンプと電極表面のぬれ性を向上させたり、後述する半導体モジュールを外部基板に搭載する等の加熱工程においてバンプ材料が電極中に拡散しバンプと電極部の接合強度の低下を防止させることができる。
【0066】
バンプ300がはんだバンプの場合、はんだとして、Sn−Zn系、Sn−Ag系、またはSn−Ag−Cu系等のいわゆる鉛フリーはんだ、例えばSn-3.0Ag−0.5Cuを用いてもよい。
しかし、鉛フリーはんだは、従来使用されていた鉛はんだに比べて固いため、半導体装置9と多層配線基板6との間で生じる熱応力をはんだバンプで緩和することが困難である。
そこで、本実施例のように、絶縁基板1にガラスやシリコン基板を用いれば、発生する熱応力が小さくなり、鉛フリーはんだを用いた場合であっても、半導体装置9と多層配線基板6との接続信頼性を確保することができる。
また、層間絶縁層の物性値、例えば熱膨張係数や弾性係数を多層配線基板の厚さ方向で変化させる、具体的には、一次側の最表面の層間絶縁層と、多層配線基板6に実装される半導体チップ9との熱膨張係数と近づけて、発生する熱応力を小さくすることにより、鉛フリーはんだを用いた場合であっても、半導体装置9と多層配線基板6との接続信頼性を確保することができる。
ところで、一次側の接続に用いられるはんだバンプの融点は、二次側の接続にはんだを用いた場合には、二次側のはんだよりも高くなくてはならない。すなわち、一次側および二次側において、はんだ接続の温度を変化させて、温度階層を設けることが必要である。
例えば、半導体素子と多層配線基板の一次接続には高温系鉛フリーはんだを、マルチチップモジュールと実装基板10との2次接続には低温系鉛フリーはんだを用いることが望ましい。
【0067】
多層配線基板6の2次側には、ユーザ基板10との接続を取るため、外部接続端子7が形成されている。外部接続端子7は、バンプ300と同様に、はんだボール以外にも、導電性の粒子を配合した樹脂などにより構成しても良い。外部基板との接続方法によっては、ボールや端子形成を行わずに使用しても良い。
【0068】
外部接続端子7として、はんだバンプを形成した場合、隣り合うバンプ間の距離(バンプピッチ)は500umから800um程度であるが、必然的にユーザ基板の接続端子のピッチに制約されている。一般的に、接続端子ピッチが狭くなるとユーザ基板の価格が増大するため、モジュール全体のコストを勘案して接続ピッチが決まっている。典型的な接続ピッチは前述の通り500〜800mm程度であるが、1000mmを越える接続ピッチとなる場合もある。バンプピッチにあわせてはんだバンプ7の直径を適宜選択するが、はんだバンプの直径は最大でバンプピッチの約70%の大きさとなる。
【0069】
外部接続端子7がはんだバンプの場合、はんだとして、Sn−Zn系、Sn−Ag系、またはSn−Ag−Cu系等のいわゆる鉛フリーはんだ、例えばSn-3.0Ag−0.5Cuを用いてもよい。
上述したように、従来用いられていた鉛はんだに比べ、鉛フリーはんだは固いので、鉛フリーはんだを用いた場合は、マルチチップモジュールと実装基板10との間で生じる熱応力をはんだバンプ自身で緩和することが困難である。
しかし、本実施例のように、応力緩和層を設けたり、マルチチップモジュールの層間絶縁層の熱膨張係数を多層配線基板の厚さ方向で変化させて、応力を緩和することにより、鉛フリーはんだを用いた場合であっても、マルチチップモジュールと実装基板10との接続信頼性を確保できる。
すなわち、本実施例における多層配線基板6は、半導体チップのインターポーザとしての役割を果たすのみならず、半導体装置9(半導体チップ、LSI等)および多層配線基板6と実装基板10の間に生じる熱応力を緩和する。さらに、応力緩和層等の手段により半導体モジュール1000とユーザ基板10の間に生じる熱応力を緩和することができれば、半導体モジュール1000をユーザ基板10に実装する場合にアンダーフィルを充填する必要がなくなる。
【0070】
なお、本実施例に説明した半導体モジュールであっても、ユーザがより高い信頼性を望む場合は、半導体モジュールと実装基板10(ユーザ基板)の間にアンダーフィルを形成してもよいことはいうまでもない。アンダーフィルとして用いる樹脂は、エポキシ樹脂、フェノール樹脂、シリコーン樹脂等を単独、あるいは2種類以上混合したものに、二酸化珪素、酸化アルミニウム等の充填材や、カップリング剤、着色剤、難燃剤等を必要に応じて配合しても良い。
【0071】
このように、半導体モジュールとして、貫通孔を有するガラス基板またはシリコン基板を用いると、絶縁基板上に高密度に配線を形成できる。従って、薄膜配線層の層数を少なくできるため、多層配線基板を薄く形成でき、半導体モジュールを薄型化、小型化することができる。
【0072】
また、薄膜配線層2の層数が少ないということは、LSI等の半導体チップ9からユーザ基板10への配線長が短くなるため、より高速な信号をやり取りすることができる。
【0073】
また、このマルチチップモジュールを実装した電気機器、例えば携帯電話等の携帯端末(情報送受信端末)やパソコン、カーナビゲーション、デジタル/アナログカメラまたはビデオ等をより小型化、高性能にすることができる。
【0074】
また、マルチチップモジュールは応力を緩和する機構を有するため、このマルチチップモジュールをユーザの基板に実装する場合に、アンダーフィルを省略することも可能であり、電子装置を製造するユーザの作業を軽減することも可能となる。
【0075】
続いて、多層配線基板6および半導体モジュール1000の製造方法の一例について説明する。
本実施例では、絶縁基板であるガラス又はシリコン基板に応力緩和層となる厚膜の絶縁層を形成し、サンドブラストによって該絶縁層に貫通孔を形成している。
【0076】
基板1として、ガラスやシリコンを用いた場合には、ウエハ状態で多層配線基板6を製作することも可能であるし、角型の薄板状で基板製作することも可能である。
【0077】
図28は、ガラス基板やシリコン基板301を用いて多数個取りする状態を示す。ガラス基板やシリコン基板上に複数個のモジュール回路を形成し、所定の半導体装置9(半導体チップ)、抵抗、コンデンサ等を搭載し、外部接続端子となるはんだボールを搭載し、さらに必要に応じて半導体装置と基板間を樹脂で充填する。その後、シリコンウエハのダイシングと同様な方法により、各モジュール部分を個々に切り出し所望の半導体装置を得ることが可能である。なお、下記では説明を容易にするため、多層配線基板の一部の構造を用いて説明する。
図13は、本実施例にかかる製造方法をフローチャートで表したものである。なお、本実施例では、多層配線基板の二次側の外部接続端子(二次側バンプ7)までを形成する工程を多層配線基板の製造方法としているが、多層配線基板として出荷、販売等する場合には、二次側バンプは必ずしも形成されていなくてもよい。
図14、図15、図16は本発明による多層配線板の製造方法を説明した工程図である。
【0078】
まず、配線基板に用いられる絶縁基板1として、ガラス基板またはシリコン基板を用意する。
必要に応じ、表面や端面の整面処理や清浄化処理をおこなっておく。適切な端面処理をおこなうことにより、製造上の不良を低減できる。
【0079】
なお、シリコンの素材そのものは導電性(半導体〜導体)であるため、これを絶縁基板として用いる場合には、その表面に絶縁性の膜を形成する必要がある。このような膜としては、例えば、水蒸気中で加熱することによって表面に形成できる熱酸化膜や、有機樹脂膜などがある。図14、図15、図16では簡便化のために、シリコン基板の場合は、その表面に形成した絶縁膜を一体化して絶縁基板1と表示している。
【0080】
次に、図14.aに示すように、絶縁基板1の表面に配線120を形成する。配線形成は例えばセミアディティブ法を用いることができる。セミアディティブ法で配線形成する場合、めっき種膜を成膜する前に絶縁基板1の表面をスパッタエッチ等によって清浄化しておくと良い。これにより、基板表面と配線との密着性を確保できる。配線材料は導電性の観点から、Cu、Al、Ag、Auがよいが、腐食性、マイグレーション耐性、価格を考慮するとCuが望ましい。Cuは延性を有する材料であるため、サンドブラスト加工のマスクとして使用することもできる。
【0081】
続いて、図14.bに示すように、配線パターンの上に層間絶縁層110を形成する。層間絶縁層110の厚みはおおむね約5〜50umの範囲であるが、より好ましくは約10から20umである。層間絶縁層110としてはポリアミド樹脂、ポリイミド樹脂、ポリベンゾシクロブテン樹脂、ポリベンズオキサゾール樹脂等を用いることができる。絶縁基板1上に薄膜配線層2を1層ずつ形成する場合、その薄膜配線層の層数および層の厚さは必要に応じて変化させることができる。各層を1層ずつ形成することを利用して、配線層の厚さや層間絶縁材料の厚さ、材質などを調整することにより、配線の電気特性を向上させることも可能である。例えば、グランド層と信号層との間の絶縁層の絶縁材料Aと信号層の線間の絶縁材料Bとで異なる誘電特性を有する材料を使用することにより、グランド層と信号層、信号層同士の電気的結合の強度を調節することができ、高速配線への対応が可能となる。また、各層間絶縁層の材質を変えることにより、基板の厚さ方向で線膨張係数を変化させることもできる。
図14.bでは、半導体チップが搭載される絶縁基板1の面(1次側)には2層の配線層が形成されて、この半導体モジュールが実装される面(2次側)には1層の配線層が形成された場合を示す。なお、絶縁基板の1次側と2次側で配線の形成方法を異ならせてもよい。すなわち、絶縁基板の1次側には半導体チップが搭載されるため、狭ピッチの配線パターンが要求される。一方、絶縁基板の2次側は実装基板(ユーザ基板)に接続されるため、1次側ほど狭ピッチの配線は要求されない。従って、例えば狭ピッチが要求される1次側配線ではフォトリソおよびめっきにより、2次側配線を印刷によって形成してもよい。
【0082】
図17、図35は、絶縁基板1上の2次側の配線パターンを示したものである。図17、図35のパッドの部分のうち、サンドブラストするときに研磨粒子があたる部分を斜線で示している。このように、貫通孔100が形成される位置を取り巻くように銅パッドをあらかじめ設けておくことにより、サンドブラストによって絶縁基板1の表面にマイクロクラックが生じにくくすることができ、絶縁基板の強度を維持することができる。
【0083】
続いて、図14.cでは、半導体モジュールがユーザ基板に実装される絶縁基板1の面(2次側)に、ステンシル印刷やフォトリソグラフィ等により厚膜の絶縁層5を形成する。この絶縁層5は応力緩和層の役割を果たし、半導体モジュールと実装基板10の線膨張係数の差から生じる熱応力を緩和することができる。なお、所定の位置に精度良く絶縁層を形成したい場合は、ステンシルマスクを用いてスクリーン印刷した後にレーザトリミングするなどの方法がある。
【0084】
次に、図15.a、図15.bの工程により、絶縁基板1の両面の配線層を接続する貫通孔100を形成する。このとき、応力緩和層5と絶縁基板1は材質(硬度)が異なり、サンドブラストによって、応力緩和層5に貫通孔100を形成することは困難である。従って、レーザ加工等によって応力緩和層5に穴(窪み部分)を形成し、その後サンドブラストによって絶縁基板1に貫通孔100を形成する。
【0085】
多層配線基板6に貫通孔100を形成するためのマスクを形成する方法の代表例は次の通りである。第1の方法は、フォトリソグラフィ技術を用いる方法である。具体的には、サンドブラスト加工の際にマスクとなるブラストレジストを応力緩和層の上に成膜し、このブラストレジストと応力緩和層をフォトリソグラフィ技術により開孔する。この開孔されたブラストレジストは、サンドブラストにより、応力緩和層に貫通孔を形成するためのマスクとなる。この方法では、ブラストレジストと応力緩和層の両方を一括して開孔することができる。しかし、ブラストレジストおよび応力緩和層の両方が感光性材料であることが条件である。
第2の方法は、レーザ加工を用いる方法である。具体的には、第1の方法と同様に、ブラストレジストを応力緩和層の上に成膜し、ブラストレジストと応力緩和層をレーザ加工により一括で開孔する。第2の方法では、ブラストレジスト及び応力緩和層の感光性有無に関わらず用いることができる。また、この第2の方法で使用するブラストレジストには解像特性が必ずしも必要ではないため、第1の方法と比べてブラスト耐性がより優れた材料を選択できる。
【0086】
第3の方法は、第1の方法と同様に、感光性のブラストレジストを応力緩和層の上に成膜し、フォトリソグラフィにより、ブラストレジストに開孔パターンを形成する。次に、ブラストレジストの開孔部を通して応力緩和層をエッチングして応力緩和層5に穴(窪み部分)を形成する。
【0087】
上記ブラストレジストは耐熱性および耐サンドブラスト性を有することが必要であるが、その成膜には、(1)耐サンドブラスト性を有する感光性樹脂を薄膜配線層2上に塗布するか、(2)耐サンドブラスト性を有する感光性樹脂をドライフィルム状としたものを貼り付ける、などの方法がある。なお、貫通孔の開孔径や孔ピッチ、およびその位置精度次第で、マスクのパターンをスクリーン印刷によって形成することも可能である。その場合、必要に応じてフォトリソグラフィやレーザによる追加加工で位置精度、加工精度の微調整することもできる。
【0088】
上記第1から第3などの方法により、図15.aに示す形状となるが、このとき、形成された窪み部分が絶縁基板1に達していてもよいが、必ずしも達していなくても良い。
【0089】
続いて、図15.bに示すように、同じマスクを用いて、その応力緩和層5の穴(窪み部分)に対してサンドブラストを行い、絶縁基板1に貫通孔100を形成する。
【0090】
貫通孔100を形成する条件は、基板材質の特性、特に基板の弾性率や破壊靭性に応じて適宜選択する必要があるが、比重が2.0〜10.0でバルク材の曲げ強度が0.1〜2.0GPaとなるような加工粒体を使用することが望ましい。加工粒体の粒径が大きくなるほど加工速度は速くなりやすいが、逆に後述するマイクロクラックやチッピングの問題が発生しやすい傾向がある。
【0091】
本実施例では、基板材質や貫通孔の加工寸法(厚み、径)、所望の加工速度などを考慮して加工粉体の粒径(#)を決定するが、#150〜#2000の範囲であることが望ましい。本実施例では#500、#600、#700、#800、#900、#1000、#1100、#1200のいずれか、あるいはそれらを適宜組み合わせて使用した。なお、加工粉体は循環・再利用するが、使用している間に互いに衝突して破砕しあうので、粒径が上記範囲を維持するように適宜分球すると良い。また、基板の貫通孔部分の破砕粉等も混入するので、必要に応じ、これを除去する。
従って、本実施例において貫通孔形成に使用するサンドブラストマシンは、循環・再利用機構と、分球機構とを備えていることが望ましい。加工粉体の循環・再利用や分球が貫通孔加工と同時並行で自動的に運転されるように設定されているサンドブラストマシンを使用すると実用的である。
【0092】
なお、フォトエッチングやレーザ加工で応力緩和層に孔を設けた場合、絶縁基板1の表面に樹脂加工残さが残ることがあるが、絶縁基板1に行うサンドブラスト加工の際に一緒に除去される。通常レーザ加工により樹脂に孔を形成すると、配線接続信頼性低下の原因となる樹脂の残留(スミア)が形成され、化学処理等によるデスミア処理を行う工程が必要となる。本実施例の製造工程では、レーザ加工で形成した窪み部分に対してサンドブラストするため、サンドブラストの段階でスミアを除去することができ、化学的なデスミア処理を行う必要がない。
【0093】
サンドブラストにより貫通孔100を形成すると、一方の開口端から他方の開口端で、貫通孔100の径の大きさは異なるように形成されるが、このようにテーパを有することにより、スパッタや無電解めっき等の成膜方法により貫通孔100の内面に給電膜が形成され易くなる。
【0094】
応力緩和層5が形成されていない絶縁基板1の面(1次側)において、貫通孔100が形成される位置にあらかじめ銅配線を形成しておくと、サンドブラストが絶縁基板1を貫通した後に、サンドブラストによって一次側の層間絶縁層110(薄膜配線層2)が削られることを防止することができる。
【0095】
貫通孔100が形成された後、エッチング等によりマスクを除去する。
【0096】
続いて、必要に応じて、貫通孔100を形成する過程で絶縁基板1の貫通孔100周辺に生じたマイクロクラックを除去する。
【0097】
絶縁基板1に生じるマイクロクラックは、大きく分けるといわゆるメディアンクラックとラテラルクラックと呼ばれる2種類に分類される。メディアンクラックは貫通孔側壁面に対して深さ方向にのびているクラックであり、一方、ラテラルクラックは貫通孔側壁面に対して沿面方向にのびるものである。
【0098】
我々の実験によると、ラテラルクラックの発生状況がサンドブラストによる貫通孔加工の能率に影響を与えるものと推測され、ラテラルクラックが発生しやすくなるような加工条件を選択することによりサンドブラストの加工能率が増大する。一方、メディアンクラックは貫通孔壁面に対して深さ方向にのびており、我々の実験によるとメディアンクラックが多くなるほど基板強度、特に抗折強度が低下しやすい傾向があった。
【0099】
従って、本実施例では、ラテラルクラックが発生しやすく、メディアンクラックが発生しにくいようなサンドブラスト条件を選定することが肝要である。我々の実験によると、ラテラルクラックとメディアンクラックの発生比率は、(1)加工粒体の硬度、(2)加工粒体の形状、(3)加工粒体の粒径、(4)加工粒体が被加工物へ単位時間に衝突する回数、(5)加工粒体が被加工物に衝突する角度、(6)加工粒体を搬送する気体の圧力、等に依存していることがわかった。従って、単位時間の衝突回数や衝突角度、搬送気体の圧力などを調整できるようなノズルを有しているブラストマシンを使用すると良い。適切なブラストマシンと加工条件を選ぶと加工能率と基板強度とを両立できる。
【0100】
しかしながら、メディアンクラックが全く発生させないようにすることは実用上困難であり、仮にメディアンクラックを全く発生させなかったとしても、ラテラルクラックを起点に亀裂進展すると基板強度が低下して破損するおそれがあるため、貫通孔形成後にはマイクロクラックを除去する工程を入れておくことが望ましい。
【0101】
我々の実験によると貫通孔壁面の最表面を組成流動領域での機械加工や、化学的処理などで整面するなどの方法で貫通孔壁面の表面を除去してやれば、マイクロクラックが除去できる。あるいは、ガラス基板の場合には、少なくとも貫通孔周囲を軟化〜溶融温度まで加熱して自己融着させるなどの処理を施して、マイクロクラックを除去することもできる。貫通孔周囲を加熱する方法として、例えば、レーザーアニールなどの方法が挙げられる。あるいは、ガラス基板全体を加熱してマイクロクラックを自己融着させた後にゆっくり冷却すると、孔加工時にガラス基板内に蓄積されたひずみが開放されるので、基板割れによる不良率を低下させることができる。
【0102】
続いて、図16に示すように、絶縁基板1の1次側と2次側の配線層を電気的に接続するため、貫通孔100の内壁面および多層配線基板の最表面に配線を形成する。
【0103】
本実施例に好適な配線形成方法はいくつかあげられる。以下には、その代表例を例示する。第1の方法では、まず、貫通孔100の内壁に給電膜をスパッタやCVD、蒸着などの方法により形成する。給電膜としては、例えばクロム/銅の多層膜が好ましいが、チタン/銅の多層膜などめっき給電膜として公知慣用の膜構成であればどれでも良い。ここで、クロムの機能は、基板と銅との接着を確保することであり、その膜厚は、75ナノメートル程度であり、最大でも0.5マイクロメートル程度である。一方、給電膜の銅の膜厚は0.5マイクロメートル程度、最大で1マイクロメートルである。給電膜の形成後、絶縁基板1の表面にめっきレジストを成膜し、フォトリソグラフィ技術により、配線の逆パターンとなるめっきマスクを形成した後、電気めっきにより給電膜の上に配線を形成する。レジスト除去、めっき種膜除去を経て、配線間に絶縁膜(線間絶縁膜)を形成する。なお図2は、基板最表面における配線間絶縁膜(線間絶縁膜)の形成前の状態を示している。
【0104】
第2の方法は配線形成にサブトラクティブ法を用いる。配線として、クロム/銅などからなる多層膜をスパッタ成膜するところまでは第1の方法と同じであるが、その後、全面にめっきを施してから、絶縁基板の表裏にエッチングレジストを成膜、フォトリソグラフィ技術によりエッチングマスクパターンを形成する。エッチングによって配線を形成した後、レジスト除去、線間絶縁膜を形成する。
【0105】
第3の方法では、貫通孔内部に導電性材料を充填する。導電材料充填には、例えば、ペースト印刷などが用いられる。なお、導電材料充填に先立って上記2つの方法と同様に貫通孔内壁にスパッタ成膜してもよい。内壁表面にスパッタ膜を形成すると、(1)内壁表面の平滑性向上による充填性の改善、(2)充填材と絶縁基板との密着性向上、などの効果がある。
【0106】
その場合に成膜するスパッタ膜は、第1や第2の方法と同様のクロム/銅の多層膜でもよいし、単層膜でも構わない。導電性材料としてはんだを使用する場合には、絶縁基板との密着性を確保するためのクロムやチタンなどの膜とはんだの濡れ性を確保するための銅やニッケル、金などの膜との積層膜であることが望ましい。貫通孔内部の導電材料充填のあとは、セミアディティブ法かサブトラクティブ法によって基板表面に配線を形成する。なお、配線パターンによっては、ペースト印刷によって貫通孔充填と配線パターン形成とを一括で達成できる場合もある。
【0107】
上記第1から第3の方法を単独、あるいは適宜組み合わせて使用することで、基板の表裏を接続する貫通孔の導通配線と基板表面(2次側)の配線とを形成する。基板表面の配線は、必要な層数積層するが、電気抵抗の観点から銅配線であることが望ましい。また、必要に応じて、密着信頼性、絶縁信頼性などの観点から、銅の表面に異種金属を成膜することがある。
【0108】
なお、絶縁基板1がガラス基板の場合、ガラスは絶縁性を有する素材であるため、貫通孔内壁に直接接触するように配線等を形成しても問題はないが、密着性や絶縁信頼性、耐マイグレーション性、耐湿性などの観点から、貫通孔内壁面の表面を覆うように絶縁層を形成してもよい。一方、絶縁基板1がシリコン基板の場合には、シリコンが導電性を有しているため、配線基板1の表裏を接続するための配線を形成するに先立って貫通孔内壁面表面を覆うように絶縁層を設ける必要がある。
【0109】
以上の工程により、貫通孔100を有する多層配線基板6を形成することができる。このように多層配線基板を多面取りできる状態で出荷してもよいし、さらに多層配線基板をダイシングして個別化して出荷してもよい。多層配線基板をダイシングせずに出荷する場合は、後の半導体チップ等を実装し、マルチチップモジュールを形成した後にダイシングしてもよい。
図3に示すように、はんだバンプ等の外部接続端子300や異方導電性シート(ACF)を用いて、多層配線基板6に半導体装置9およびコンデンサ等を実装し、半導体モジュールを形成する。多層配線基板6の2次側には、この半導体モジュール1000を実装基板10に実装するため外部接続端子、例えばはんだバンプ7(2次接続用バンプ)を形成する。
【0110】
例えば、まず、配線基板の1次側に半導体装置9の外部端子ピッチに応じてはんだバンプ(1次側バンプ)を形成する。バンプピッチは一般に約50〜500umの範囲になることが多い。バンプサイズは前記バンプピッチに対して約15〜80%、望ましくは、約30〜65%になるように調整する。
【0111】
続いて、形成された1次バンプを用いて、多層配線基板6に半導体装置9を実装する。この1次側バンプのピッチは約50から500um程度である。配線基板6と半導体装置9とは線膨脹係数の差は小さいが、必要に応じて、配線基板6と半導体装置9との間にアンダーフィル剤を充填したり、半導体装置9の上部にポッティング材を塗布してもよい。バンプサイズが200マイクロメータ以下という微少なバンプになると、バンプの体積が小さくなったことにより機械的強度が低下する場合があるが、その場合にはアンダーフィル剤やポッティング材を単独あるいは組み合わせて使用することによって信頼性低下などの問題は起こらない。
【0112】
そして、半導体モジュールを実装基板10に実装するためのバンプ7(2次側バンプ)を形成する。
【0113】
これにより、半導体装置9(半導体チップ)の配線と、一次側バンプ7が電気的に接続され、また多層配線基板6によりファインピッチが実現される。
【0114】
なお、上記では半導体モジュールを実装基板10に実装するためのバンプ7(2次側バンプ)を一次側のバンプ形成後に形成している。しかし、必要に応じて、二次側バンプを形成後に、一次側バンプを形成してもよい。例えば、半導体装置9と多層配線基板6、半導体モジュールと実装基板10をともにはんだバンプで形成する場合、はんだバンプ7(二次側バンプ)の融点が、はんだバンプ300(一次側バンプ)の融点よりも低いときには、1次側接続の後で2次側接続を行なう。つまり、はんだバンプ300を形成し、半導体チップ9を実装した後に、はんだバンプ7を形成して、半導体モジュールを実装基板10に実装するのがよい。
【0115】
また、図3では、半導体装置9は2つ記載されているが、半導体装置9の数は任意であり、複数の半導体装置9(半導体チップ等)を多層配線基板6に実装し、いわゆるマルチチップモジュールを形成することもできることは言うまでもない。
【0116】
本実施例にかかる製造方法では、サンドブラストにより貫通孔100を開けるため、高コストな感光性ガラスを基板材料として用いる必要はなく、低コストなガラス基板、シリコン基板を用いて配線基板および多層配線基板を製造することができる。
また、絶縁基板1の二次側で、サンドブラストにより形成される貫通孔100の位置に、あらかじめ銅パッドを形成することにより、絶縁基板1にマイクロクラックが発生しにくくすることができる。
【0117】
また、絶縁基板1の一次側で、サンドブラストにより形成される貫通孔100の位置に、あらかじめ銅配線を形成することにより、層間絶縁層110が侵食されることを防止できる。
【0118】
続いて、多層配線基板6の他の製造方法について説明する。図18は、本実施例にかかる製造方法をフローチャートで表したものである。第一の実施例と主に異なるところは、絶縁基板1に形成する貫通孔100の工程の順番である。
【0119】
まず、第一の実施例と同様、配線基板に用いられる絶縁基板1として、ガラス基板またはシリコン基板を用意し、必要に応じ、表面や端面の整面処理や清浄化処理、表面絶縁化処理をおこなっておく。
【0120】
続いて、図19.aに示すように、第一の実施例と同様にサンドブラストにより絶縁基板1にのみ貫通孔100を形成する。このサンドブラストにより、絶縁基板1にはマイクロクラックが発生する。
【0121】
続いて、絶縁基板1に発生したマイクロクラックを第一の実施例と同様の方法で除去する。
【0122】
続いて、図19.bに示すように、絶縁基板1の貫通孔100および絶縁基板1の上に配線120を形成する。上記実施例1と同様にセミアディティブ法やサブトラクティブ法などを用いて配線形成できる。
【0123】
上記実施例1と異なる点は、貫通孔100内面および絶縁基板1の表裏(1次面、2次面)の3面に給電膜を形成することである。給電膜は基板の両面から同時に成膜しても良いし、1次面、2次面と片側ずつ成膜しても良い。3面に同時形成するという観点からみると、無電解めっき法が効率的である。スパッタにより給電膜を形成する場合は、基板の表裏へ成膜、特に2次面への給電膜の成膜と同時に貫通孔内壁への給電膜の形成が達成できる。給電膜としては上記第1の実施例と同様、例えば、クロム膜/銅の多層膜などがあげられる。給電膜形成後の配線形成方法としては次の2通りの方法がある。
【0124】
第1の方法はセミアディティブプロセスである。絶縁基板1の表裏(1次面および2次面)にめっきレジストを成膜し、フォトリソグラフィ技術により所望のめっき配線の反転パターンとなるレジストパターンを形成し、しかる後にめっきによって配線を形成する。貫通孔上部のレジストを開口しておくことにより、貫通孔100内壁と基板の表裏とを一括してめっきできる。常法通りのパターン分離工程で、貫通孔内壁配線と基板表裏の配線とを一気にパターン分離できる。配線材料としては、Cu、Al、Ag、Au、Ni等があげられる。
【0125】
第2の方法はサブトラクティブプロセスである。常法通りのめっき処理により、貫通孔100内壁と基板の表裏とを一括してめっきできる。このめっき膜の上にエッチングレジストを成膜し、フォトリソグラフィ技術により所望の配線の反転パターンとなるレジストパターンを形成し、しかる後にエッチングによって配線を分離する。配線材料は第1の方法と同様、Cu、Al、Ag、Au、Ni等である。
【0126】
このように、本実施例では貫通孔100内壁と基板の表裏(1次面および2次面)の配線形成を一括で処理できるため、露光、現像、めっきの工数を大きく削減できる。
【0127】
続いて、図19.cに示すように、貫通孔100に充填材を充填する。充填材は必ずしも導電性材料である必要はなく、絶縁材料であっても良い。ペースト印刷などの簡便な充填方法で充填できるような充填性の高い材料であることが望ましい。一度の印刷で貫通孔100に充填できない場合は、複数回印刷する必要がある。
【0128】
図21は実際にペースト印刷を5回行って貫通孔100を充填したときに、貫通孔100の中央に未充填の部分(以下、未充填ボイド200という)が形成された様子を示している。このような未充填ボイド200を内包するような絶縁基板では、製造プロセス中の温度変化、例えば、絶縁膜成膜工程や半田付け工程などでの温度変化の度に、ボイド内の空気の膨張収縮が起こるため貫通孔内壁の配線の断線が起こりやすくなったり、絶縁基板内部にひずみが集積して絶縁基板1の強度が低下する恐れがある。また、第1回目の印刷工程で未充填ボイド200ができると、2回目以降の印刷時に、ペーストへの圧力の一部がボイドの圧縮という形で逃げてしまうので、印刷圧が不足し、その結果完全な充填できなくなる。開口部の径が小さくなる絶縁基板1の1次側端面付近では圧損が大きいので、印刷圧が不足した場合には1次側端面付近で未充填部分201ができてしまうこともある。
【0129】
さらに、未充填ボイド200を内包する貫通孔の上部には、ポリイミドやポリベンゾシクロブテンなどの層間絶縁膜、線間絶縁膜を精密に成膜することが困難となる。絶縁膜の硬化過程で加熱する際にボイドが膨張し、その影響を受けて基板表面に存在していて硬化途上にある絶縁層を変形させるためである。
【0130】
絶縁基板1の1次側端面付近で発生する未充填部分201の上には、次の工程で形成される層間絶縁層を平坦に形成することは困難である。その解決策の一つとしては、未充填ボイドを貫通孔内に形成しないことであり、それには貫通孔裏面から吸引しながらペースト印刷することが有効である。また揮発成分を含まない材料もしくは揮発成分の含有量が少ない絶縁性物質でペースト印刷したり、あるいは、ペースト印刷後に基板全体を減圧してボイドを除去した後静水圧を作用させるなどの処理が有効である。例えば絶縁性物質として無溶剤ワニスが有効である。
【0131】
他の解決策としては、絶縁基板1の上に配線を形成するに先だって、導電性材料等を1次側端面付近で発生する未充填部分201のくぼみに塗布することである。このようにすれば、未充填部分201があったとしても、絶縁基板1上は平坦になる。導電性材料として銀ペーストなどを使用して、これを未充填部分201のくぼみに印刷すればよい。
【0132】
続いて、図20.aに示すように、貫通孔100が充填された絶縁基板1に、配線120と層間絶縁層110を有する薄膜配線層2からなる多層配線層3を形成する。配線形成工程そのものは、前記第1の実施例と本質的には同じである。
【0133】
続いて、図20.bに示すように、必要に応じて、応力緩和層5を形成し、さらに応力緩和層5にフォトエッチングまたはレーザ加工等により孔(ビアホール)を形成する。応力緩和層5形成工程そのものは、前記第1の実施例と本質的には同じである。
【0134】
最後に、図20.cに示すように、形成された多層配線層3および応力緩和層5の孔およびその表面に配線を形成して、多層配線基板6を完成させる。
【0135】
多層配線基板6完成後のバンプ形成からモジュール形成までの工程も前記第1の実施例と本質的に同様である。
本実施例によれば、絶縁基板1に絶縁性物質を充填するため、貫通孔100を充填しない場合に比べ、絶縁基板1および多層配線基板6の強度は大きくなる。
【0136】
また、貫通孔100内壁と基板の表裏(1次面および2次面)の配線形成を一括で処理できるため、露光、現像、めっきの工程数を大きく削減できる。
【0137】
続いて、図22および図23を用いて、多層配線基板6の他の製造方法について説明する。
【0138】
まず、第2の実施例と同様、配線基板に用いられる絶縁基板1として、ガラス基板またはシリコン基板を用意し、必要に応じ、表面や端面の整面処理や清浄化処理、表面絶縁化処理をおこなっておく。
【0139】
続いて、図22.aに示すように、サンドブラストにより、絶縁基板1に貫通孔100を形成する。続いて、絶縁基板1に発生したマイクロクラックを除去する。
【0140】
続いて、図22.bに示すように、絶縁基板1の貫通孔100および絶縁基板1の上に配線を形成する。上記実施例1、実施例2と同様にセミアディティブ法やサブトラクティブ法などを用いて配線形成でき、貫通孔100内面および絶縁基板1の表裏(1次面、2次面)の3面に給電膜を形成する点も実施例2と同じである。
【0141】
実施例2と本実施例との違いは、絶縁基板1の貫通孔100への絶縁性物質充填と絶縁基板1上への層間絶縁層110(薄膜配線層2)形成の順番にある。実施例2では基板表面配線形成の 際には貫通孔100の1次側端は開口したままであり、その状態で貫通孔内部を充填していた。一方、本実施例では、層間絶縁層110(薄膜配線層2)の形成に先だって絶縁基板1の1次側の開孔端を配線によって塞ぐ。貫通孔の径が小さい場合にはめっき膜厚を厚くすれば、貫通孔の狭くなっている方の開孔端(1次側開孔端)をめっき被膜で塞ぐことができる。貫通孔開孔端を塞いだ後、多層配線層3を形成する。
【0142】
続いて、図22.cに示すように、1次側開孔端が塞がれた貫通孔100を充填する。実施例1や実施例2と同様、絶縁性物質をペースト印刷することによる充填でもよいし、導電性材料の充填でも良い。
【0143】
続いて、図23.aに示すように、実施例1や実施例2と同様、必要に応じて、応力緩和層5を形成し、さらに応力緩和層5にフォトエッチングまたはレーザ加工等により孔を形成する。
【0144】
最後に、図23.b形成された多層配線層3および応力緩和層5の孔およびその表面に配線を形成して、多層配線基板6を完成させる。
【0145】
本実施例では、絶縁基板1上の二次側の配線により、貫通孔100の開口部を塞ぐため、多層配線層3を形成した後に、絶縁基板1の貫通孔100に絶縁性物質を充填することができる。この結果、絶縁基板1の1次側端面付近で発生しやすい未充填部分201の形成を効果的に抑制できる。これにより、次の工程で形成される層間絶縁層の平坦性を確保でき、高密度に配線を形成することがさらに容易となる。
【0146】
続いて、配線基板および多層配線基板およびマルチチップモジュールの製造工程のうち、サンドブラストによって貫通孔を加工した絶縁基板上に配線をめっき形成する工程について詳しく説明する。
【0147】
サンドブラストにより形成された微細な貫通孔の内壁面にスパッタや蒸着、CVDなどの方法で配線を形成すると、貫通孔開孔端部付近あるいはその上部近傍領域での配線断線や配線密着不良が発生しやすい。我々の研究によると、サンドブラストにより形成された微細な貫通孔を有する配線基板に接続信頼性が高い配線を形成することが困難である理由が、サンドブラストにより形成された貫通孔の形状にその原因があることをつきとめた。ここでは、Cu/Crなどの給電膜(めっき膜形成のための下地膜)をスパッタにより形成し、その後めっきにより銅(Cu)配線を形成する場合について説明する。
図6はサンドブラストを用いて基板に開孔した貫通孔の拡大写真を示しているが、図24はその模式図を示す。図6および図24より明らかなように、絶縁基板のサンドブラストで砂を吹き付ける側(以下、2次側)の裏側(1次側)の開孔先端部でくびれ形状になっていることがわかる。すなわち、2次側の開口径をd1、1次側の開口径をd3、1次側の開口径の直前をd2とすると、d1>d3>d2となっている。図6および図24に示すように、このくびれ形状は加工先端のわずか数マイクロメートル程度の大きさしかないが、給電膜の膜厚が1マイクロメートル以下であることを考慮すると、数マイクロメートルのくびれ形状は給電膜の形成に大きな影響を与える。
【0148】
すなわち、このようなくびれ形状の最先端部は不連続形状となっているため、貫通孔の内面にスパッタやCVD、蒸着などの方法では給電膜の形成が不十分になりやすい。従って、その箇所でめっきによる銅配線が形成されにくくなる。特に、基板と配線との密着性を確保するためにスパッタにより成膜するCrやTiなどは回り込みが起こりにくい傾向がある。銅などの展性のある金属の場合には、スパッタ成膜でも数マイクロメートル程度は回り込むが、本来その下部に成膜されるべきCrなどの密着膜が精度良く成膜されていないために、配線密着不良が起こりやすくなっている。
【0149】
我々の実験によると、貫通孔開孔端部付近あるいはその上部近傍領域での配線断線や配線密着不良が発生し易いのは、この配線密着不良に起因する現象であることがわかった。
【0150】
開孔先端部におけるくびれは、貫通孔壁面に対して深さ方向に形成されていることが示しているとおり、サンドブラスト加工の際にできるメディアンクラックによるものである。
【0151】
本実施例では、開孔先端部におけるくびれ形状を抑制するために、いくつかの方法を単独あるいは適宜組み合わせて使用する。
【0152】
第一の方法として、貫通孔を形成した後に、くびれ形状が形成されている厚さまで基板を研磨あるいは研削して、くびれ形状を除去して平坦化する方法がある。平坦化する方法としては、化学的機械的研磨(CMP:Chemical Mechanical Polishing)やラッピングなどが有効である。くびれ形状が無くなった後に、スパッタによりクロム膜を形成すれば、一方向からスパッタを行っても、貫通孔の内面全体にクロム膜を形成することができ、貫通孔の内面全体に正確に銅めっきを行うことができる。
【0153】
第二の方法として、貫通孔が1次側の付近まで形成されたときに、サンドブラストの風圧を弱める、もしくは粒子の径を小さくする方法がある。このように、風圧を弱める、もしくは砂の粒径を微細にすることにより、メディアンクラック発生を抑制し、従って、くびれ形状が形成されないか、あるいはくびれを小さくすることができる。
【0154】
第三の方法として、図25に示すように、基板の1次側に他の部材をあてがう、または1次側の基板にフィルム等を貼り付け、貫通孔が基板に達した後に、その部材またはフィルムを取り外す方法がある。これにより、貫通孔の2次側表面近傍での見かけの剛性が増大し、従って、メディアンクラックの発生が抑制される。基板の2次側にあてがうまたは貼付ける部材は、絶縁基板1と同等あるいはそれ以上の曲げ弾性率を有する材料であることが望ましいが、これに限定するわけではない。また、1次側に隙間なく密着させることが望ましい。例えば、貫通孔形成工程に先立って絶縁基板1の2次側の表面にスパッタなどを用いて補強膜を設けても良い。また、あてがう部材は、例えば基板の上に形成される配線であってもよい。
第四の方法として、くびれ形状が生じた状態のままで、基板の貫通孔にスパッタを行う方法として、基板の1次側と2次側の両面からスパッタを行う方法がある。
【0155】
第五の方法としては、図26に示すように、まず基板の2次方向からクロムのスパッタを行い、つぎに基板を裏返して1次方向からクロムのスパッタを行い、その状態でつぎに銅のスパッタを行い、最後に基板をもう一度裏返して、基板の2次方向から銅のスパッタを行う方法がある。
【0156】
第四、第五の方法では、基板のくびれ形状を除去することなしに、給電膜(Cu/Cr)を均一に貫通孔の内部に形成することができる。
【0157】
これらの方法を用いてめっき配線の形成を行えば、サンドブラストにより形成された貫通孔に信頼性の高い金属配線を形成することができる。
【0158】
なお、上記5つの方法は、サンドブラストによって形成された貫通孔にめっき配線を行う場合に有効であり、貫通孔が形成される基板はガラスまたはシリコン基板に限定されるものではなく、公知慣用の基板材料、例えばセラミック基板等に形成された貫通孔にめっき配線を行う場合にも有効である。
【0159】
続いて、上記実施例で説明した多層配線基板に形成される絶縁層5(応力緩和層5)の物性値等について詳しく説明する。
【0160】
応力緩和層5の膜厚は、半導体モジュールのサイズ、応力緩和層5の弾性率、絶縁基板1の厚さや対角長さなどにも依存していて一概には断定できないが、絶縁基板1の厚さを0.3〜0.5mmとし、絶縁基板1とその表面に形成される応力緩和層5とからなるバイメタルモデルで応力シミュレーション実験を行なったところ、許容できる応力緩和層5の膜厚範囲は、10乃至500マイクロメートルが望ましく、更に好ましくは30乃至250マイクロメートルであることがわかった。これは、絶縁基板1の厚みに対して約1/10から1/2程度の厚みに相当する。
【0161】
膜厚が30マイクロメートルより小さくなると、所望の応力緩和を得ることができず、また膜厚が250マイクロメートルを越えて厚くなると応力緩和層5自身が持っている内部応力のために絶縁基板1の反りが発生して基板が破損したり、配線が断線するおそれがあるからである。
【0162】
応力緩和層5は、絶縁基板1より大幅に小さい弾性係数、例えば室温において0.1GPaから10GPaの弾性係数を有する樹脂材料により形成されている。この範囲の弾性係数を有する応力緩和層5であれば信頼性のある多層配線基板6を提供することができる。すなわち、0.1GPaを下回る弾性係数の応力緩和層5の場合、絶縁基板1そのものの重量を支えることが困難になって半導体モジュール1000として使用する際に特性が安定しないという問題が生じやすい。一方、10GPaを越える弾性係数の応力緩和層5を使用すると、応力緩和層55自身が持っている内部応力のために絶縁基板1の反りが発生し、絶縁基板1が割れるおそれがある。
【0163】
ここで使用している応力緩和層5の形成用の材料は、ペースト状のポリイミドであるがこれに必ずしも限定されるわけではない。前記ペースト状のポリイミドを使用する場合には、印刷塗布された後に加熱することで硬化することが出来る。また、このペースト状のポリイミドは、ポリイミドの前駆体と溶媒およびその中に分散した多数のポリイミドの微小粒子からなっている。微粒子としては、具体的には平均粒径1乃至2マイクロメートルであり、最大粒径が約10マイクロメートルとなる粒度分布を有する微小粒子を使用した。本実施例に用いられているポリイミドの前駆体は、硬化するとポリイミドの微小粒子と同一材料となるので、ペースト状のポリイミドが硬化した際には、一種類の材料からなる均一な応力緩和層5が形成されることとなる。本実施例では、応力緩和層5の形成材料としてポリイミドを用いたが、本実施例ではポリイミド以外にアミドイミド樹脂、エステルイミド樹脂、エーテルイミド樹脂、シリコーン樹脂、アクリル樹脂、ポリエステル樹脂、これらを変性した樹脂などを用いることも可能である。ポリイミド以外の樹脂を使用する場合には、上記ポリイミド微小粒子表面に相溶性を付与する処理を施すか、あるいは、上記ポリイミド微小粒子との親和性を向上するように樹脂組成に変成を施すことが望ましい。
【0164】
上記列挙した樹脂のうち、イミド結合を有する樹脂、例えばポリイミド、アミドイミド、エステルイミド、エーテルイミド等では、イミド結合による強固な骨格のおかげで熱機械的特性、例えば高温での強度などに優れ、その結果として、配線のためのめっき給電膜形成方法の撰択肢が広がる。例えば、スパッタなどの高温処理を伴うめっき給電膜形成方法を選択できる。シリコーン樹脂やアクリル樹脂、ポリエステル樹脂、アミドイミド、エステルイミド、エーテルイミドなどイミド結合以外の結合で縮合した部分がある樹脂の場合、熱機械特性は若干劣るものの加工性や樹脂価格などの点で有利な場合がある。例えば、ポリエステルイミド樹脂では、一般にポリイミドよりも硬化温度が低いため扱いやすい。
【0165】
応力緩和層5形成用の材料は、例えばエポキシ、フェノール、ポリイミド、シリコーン等の樹脂を単独あるいは2種類以上配合し、これに各種界面との接着性を改善するためのカップリング剤や着色剤等を配合して用いることが可能である。
【0166】
本実施例では、これらの樹脂の中から価格、熱機械特性などを総合的に勘案してこれらの樹脂を適宜使い分ける。
【0167】
ペースト状のポリイミド中にポリイミド微小粒子を分散させることで材料の粘弾特性を調整することが可能となるため、印刷性に優れたペーストを使用することが出来る。微小粒子の配合を調整することで、ペーストのチキソトロピー特性を制御することが可能となるため、粘度の調整と組み合わせることで、印刷特性を改善することが出来る。本願実施例で好適なペーストのチクソトロピー特性は、回転粘度計を用いて測定した回転数1rpmでの粘度と回転数10rpmでの粘度の比から求めた、いわゆるチクソトロピーインデックスが1.0から10.0の範囲にあることが望ましい。なお、チクソトロピーインデックスに温度依存性が現れるペーストの場合、チクソトロピーインデックスが1.0から10.0の範囲になるような温度領域で印刷すると高成績が得られる。
【0168】
必要となる応力緩和層5の膜厚が1回の印刷および加熱硬化で形成されないときには、印刷及び材料の硬化を複数回繰り返すことで所定の膜厚を得ることができる。例えば、固形分濃度30乃至40%のペーストを用いて厚さ65マイクロメートルのメタルマスクを使用した場合、2回の印刷で硬化後の膜厚として約50マイクロメートルを得ることが出来る。
【0169】
さらに、応力緩和層5用材料の硬化温度は100℃から250℃までのものを用いる事が望ましい。硬化温度がこれより低い場合、半導体モジュール製造の工程内での管理が難しく、硬化温度がこれより高くなると硬化冷却時の熱収縮で絶縁基板1の応力が増大する懸念があるからである。
【0170】
硬化後の応力緩和層5はスパッタ、めっき、エッチングなどのさまざまな工程にさらされることから、耐熱性、耐薬品性、耐溶剤性などの特性も要求される。具体的には、耐熱性としてそのガラス転位温度(Tg)が150℃超400℃以下であることが望ましく、より望ましくはTgが180℃以上、最も好ましくはTgが200℃以上である。図27はガラス転移温度(Tg)と線膨張係数の関係を示す実験結果である。これより、ガラス転移温度(Tg)が200℃以上であれば、クラックが発生していないことが分かる。なお、工程中での様々な温度処理における変形量を抑える観点から、Tg以下の領域での線膨脹係数(α1)は小さいほど好ましい。具体的には3ppm/℃に近いほどよい。一般に低弾性材料は線膨脹係数が大きい場合が多いが、本実施例で好適な応力緩和層5材料の線膨脹係数の範囲は3ppm/℃〜300ppm/℃の範囲であることが望ましい。より好ましくは3ppm/℃〜200ppm/℃の範囲であり、最も望ましい線膨脹係数は3ppm/℃〜150ppm/℃の範囲である。線膨脹係数が大きい場合には、前述した弾性係数が小さいことが望ましい。より具体的には、弾性係数(GPa)と線膨脹係数(ppm/℃)の積の値が特定の範囲にはいるようにすると良い。この値の望ましい範囲は、基板のサイズや厚み、実装形態によって変動するが、一般的には、この値がおおむね、50〜1000の範囲に入っていることが望ましい。
【0171】
一方、熱分解温度(Td)は約300℃以上であることが望ましく、さらに望ましくは350℃以上であればよい。TgやTdがこれらの値を下回っていると、プロセス中での熱工程、例えばスパッタやスパッタエッチ工程で樹脂の変形、変質や分解が起こる危険性がある。耐薬品性の観点から言うと、30%硫酸水溶液や10%水酸化ナトリウム水溶液への24時間以上の浸漬で変色、変形などの樹脂変質が起こらない事が望ましい。耐溶剤性としては、溶解度パラメーター(SP値)が5〜30(cal/cm3)1/2となることが望ましい。応力緩和層5用がベースレジンに幾つかの成分を変成してなる材料である場合には、その組成の大部分が上記溶解度パラメータの範囲にはいっていることが望ましい。より具体的にいうと、溶解度パラメータ(SP値)が5未満あるいは30超である成分が50重量%を越えて含有されていないことが望ましい。
【0172】
これらの耐薬品性や耐溶剤性が不十分だと適用可能な製造プロセスが限定される場合があり、製造原価低減の観点から好ましくないこともある。現実的には、これらの特性を満足する材料コストとプロセス自由度とを総合的に勘案した上で、応力緩和層5用の材料を決定すると良い。
【0173】
上記実施例においては、主にガラスおよびシリコンからなる配線基板およびそれを用いた多層配線基板、さらにそれを用いたマルチチップモジュールについて詳しく説明した。本実施例では、本発明に係る配線基板および配線基板の製造方法を変位センサ等、加速度や角速度を検出して運動している物体の位置や姿勢の制御を行う装置およびその製造方法に用いた場合について説明する。
【0174】
図30を用いて、本実施例にかかるマイクロセンサパッケージの製造方法を説明する。まず、デバイスウエハ400の表面をエッチングする(図30(a))。続いて、デバイスウエハ400を保護する第一の基板、たとえばガラス基板等にエッチングされたデバイスウエハ400を接合する(図30(b))。続いて、デバイスウエハ400を再びエッチングして、微細な振動素子等のデバイスを形成する(図30(c))。
【0175】
続いて、デバイスウエハ400を支持するガラス基板等の第二の基板420をエッチングして、窪み部分を形成する(図30(d))。続いて、振動素子等が形成されているデバイスウエハと第二の基板420を接合する(図30(e))。
【0176】
続いて、第一の基板410とデバイスウエハ410を電気的に接続するため、サンドブラストにより第一の基板410に貫通孔430を形成する(図30(f))。なお、第一の基板に貫通孔を形成するときに、後の個別化工程でダイシングする第一の基板の位置に窪み(穴)を形成していてもよい。
続いて、第一の基板410とデバイスウエハ400の電気的に接続するために、第一の基板410の表面および第一の基板410の貫通孔(コンタクトホール)430の内側に、図1(g)に示すような導体の金属を蒸着してパターニングして配線を形成する。
【0177】
最後に、第二のガラス基板420の上に形成されているマイクロセンサ(マイクロジャイロ)をダイシングして、個別化する(図30(h))。これにより、マイクロセンサのパッケージが完成する。
【0178】
なお、貫通孔内壁面の配線の形成をデバイスウエハに接合される前に行い、配線パターンが形成されたパッケージ用基板をデバイスウエハに接合してもよい。この場合、貫通孔内壁面の配線の形成には、上記実施例で説明したように、基板両面からスパッタを行ってもよい。また、サンドブラスト等により貫通孔を形成する場合には、上記説明したように貫通孔の開口端でくびれ部分が形成されることがあるので、貫通孔形成後にパッケージ用基板を研磨してもよい。
また、第一の基板410とデバイスウエハ400および第二の基板420とデバイスウエハ430との間に、第一及び第二の基板とデバイスウエハの間に生じる熱応力を緩和するための層を設けてもよい。
【0179】
本実施例では、デバイスウエハの上下に位置する基板にガラスまたはシリコン基板を用いるため、狭ピッチな配線を形成することができる。したがって、マイクロジャイロをより小型にすることができる。また、貫通孔をサンドブラストにより形成しているため、貫通孔内の微小な凸凹により配線を形成する金属材料とパッケージ用基板との密着性が増し、短絡等を防止することができる。また、本実施例では、貫通孔のくびれ部分が形成されない、または形成されたくびれ部分を研磨して除去することにより、配線の短絡等の防止ができる。また、第一及び第二の基板とデバイスウエハの間に生じる熱応力を緩和するための層を形成することにより、熱膨張係数の差によって熱応力が生じたとしても、第一及び第二の基板とデバイスウエハの間の振動素子が位置するキャビティ内の真空状態を保つことができる。
【0180】
なお、変位センサ、慣性センサ、特に加速度センサや回転角速度センサ(ジャイロスコープ、ヨーレートセンサ)は、自動車の車両安定制御システム、エアバックシステム、ナビゲーションシステム、カメラや小型ビデオカメラの手ぶれ防止などに必要なセンサとして用いられる。
【0181】
以上、本発明に関し、実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その趣旨を逸脱しない範囲で種々変更可能である。
【0182】
【発明の効果】
本発明にかかる配線基板によれば、信頼性が高く、高密度配線可能な配線基板を製造することができる。
【図面の簡単な説明】
【図1】貫通孔を有する絶縁基板に配線を形成した配線基板の断面図
【図2】本発明に係る配線基板の一実施例を示す図
【図3】本発明に係る配線基板を有するマルチチップモジュールの一実施例を示す図
【図4】半導体モジュールを実装基板に実装した様子を示す図
【図5】本発明に係る半導体モジュールの一実施例を示す斜視図
【図6】ガラス基板にサンドブラストとフォトエッチングによって形成した貫通孔を示す図
【図7】本発明に係る配線基板の一実施例を示す図
【図8】本発明に係る配線基板を有するマルチチップモジュールを実装基板に実装した様子を示す図
【図9】本発明に係る配線基板の一実施例を示す図
【図10】本発明に係る配線基板を有するマルチチップモジュールを実装基板に実装した様子を示す図
【図11】本発明に係る配線基板を有するマルチチップモジュールの一実施例を示す図
【図12】多層配線基板に実装される半導体チップの組合せの一例を示す図
【図13】本発明に係る配線基板の製造工程のフローチャート図
【図14】本発明に係る配線基板の製造工程の一例を示す図
【図15】本発明に係る配線基板の製造工程の一例を示す図
【図16】本発明に係る配線基板の製造工程の一例を示す図
【図17】配線とサンドブラストによる粒子があたる位置の関係を示す図
【図18】本発明に係る配線基板の製造工程のフローチャート図
【図19】本発明に係る配線基板の製造工程の一例を示す図
【図20】本発明に係る配線基板の製造工程の一例を示す図
【図21】貫通孔を充填したときに、未充填の部分が形成された様子を示す図
【図22】本発明に係る配線基板の製造工程の一例を示す図
【図23】本発明に係る配線基板の製造工程の一例を示す図
【図24】サンドブラストにより基板に形成した貫通孔の模式図
【図25】サンドブラストにより部材をあてがった絶縁基板に形成した貫通孔を示す図
【図26】基板の貫通孔へ配線を形成する方法を示す図
【図27】ガラス転移温度(Tg)と線膨張係数の関係を示す実験結果の図
【図28】ガラス基板やセラミック基板を用いて配線基板を多数個取りする状態を示す図
【図29】本発明に係る配線基板の一実施例を示す図
【図30】ジャイロスコープの製造方法を示す図
【図31】サンドブラスト法により基板に貫通孔を形成する様子を示す図
【図32】本発明に係る配線基板の一実施例を示す図
【図33】本発明に係る配線基板の一実施例を示す図
【図34】本発明に係る配線基板の一実施例を示す図
【図35】配線とサンドブラストによる粒子があたる位置の関係を示す図
【符号の説明】
1…絶縁基板 2…薄膜配線層
3…多層配線層 5…応力緩和層
6…多層配線基板 7…はんだバンプ
8…はんだバンプ 9…半導体装置(LSI)
10…実装基板 50…アンダーフィル
100…貫通孔 101…貫通孔内の配線
110…層間絶縁層 120…配線
1000…半導体モジュール

Claims (14)

  1. ガラス基板と、該ガラス基板の上に形成された配線および絶縁層を含む多層配線層とを有する配線基板であって、
    前記多層配線層は、第一の孔を有し、
    前記ガラス基板は、該ガラス基板の両面で電気的接続を取るための第二の孔を有し、該第二の孔は、前記第一の孔が形成された位置から前記ガラス基板にサンドブラストを行うことにより形成されたものであり、
    前記第二の孔の内壁面および前記多層配線層の最表面には、配線が形成されている
    ことを特徴とする配線基板。
  2. 請求項1に記載の配線基板であって、前記第二の孔には絶縁性の材料が充填されていることを特徴とする配線基板。
  3. 請求項1に記載の配線基板であって、前記第二の孔の内部には導電性の材料が充填されていることを特徴とする配線基板。
  4. 請求項1に記載の配線基板であって、該配線基板は外部接続端子を有し、かつ該外部接続端子は鉛フリーであることを特徴とする配線基板。
  5. 絶縁基板と、該絶縁基板の上に形成された配線および絶縁層を含む多層配線層とを有し、前記多層配線層は、第一の孔を有し、前記絶縁基板は、該絶縁基板の両面で電気的接続を取るための第二の孔を有し、該第二の孔は、前記第一の孔が形成された位置から前記絶縁基板にサンドブラストを行うことにより形成されたものであり、前記第二の孔の内壁面および前記多層配線層の最表面には、配線が形成されている配線基板であって、
    前記配線基板の一方の面に形成された第一の配線および第一の絶縁層を有する第一の配線層と、
    前記配線基板の他方の面に形成された第二の配線および第二の絶縁層を有する第二の配線層と、を有し、
    前記第一の絶縁層と該第二の絶縁層の熱膨張係数が異なることを特徴とする配線基板。
  6. 請求項5に記載の配線基板であって、
    前記第一の絶縁層の熱膨張係数は該配線基板に実装される半導体素子の熱膨張係数に近く、
    前記第二の絶縁層の熱膨張係数は該配線基板が実装される実装基板の熱膨張係数に近いことを特徴とする配線基板。
  7. 絶縁基板と、該絶縁基板の上に形成された配線および絶縁層を含む多層配線層とを有し、前記多層配線層は、第一の孔を有し、前記絶縁基板は、該絶縁基板の両面で電気的接続を取るための第二の孔を有し、該第二の孔は、前記第一の孔が形成された位置から前記絶縁基板にサンドブラストを行うことにより形成されたものであり、前記第二の孔の内壁面および前記多層配線層の最表面には、配線が形成されている配線基板であって、
    前記絶縁基板の熱膨張係数が約3ppm/℃から約5ppm/℃であり、
    前記第二の孔の開口端の径が小さい方の前記絶縁基板の面に形成された第一の配線および第一の絶縁層を有する第一の配線層と、
    前記第二の孔の開口端の径が大きい方の前記絶縁基板の面に形成された第二の配線および第二の絶縁層を有する第二の配線層と、
    該第二の配線層の表面であって、かつ前記絶縁基板の反対側に形成された第三の絶縁層を有し、
    前記第三の絶縁層は該配線基板と該配線基板が実装される実装基板の間に生じる熱応力を緩和する
    ことを特徴とする配線基板。
  8. ガラス基板の上に導体層および絶縁層を有する配線層を多層に形成する工程と、
    該ガラス基板の一方の面に形成された配線層に第一の孔を形成する工程と、
    該第一の孔が形成された位置から該ガラス基板にサンドブラストを行って、該ガラス基板に第二の孔を形成する工程と、
    該第二の孔の内壁面および該配線層の最表面に配線を形成する工程と、
    を有することを特徴とする配線基板の製造方法。
  9. 請求項8に記載の配線基板の製造方法において、
    前記サンドブラストを前記ガラス基板の上に形成された配線パッドがある位置に対して行うことを有することを特徴とする配線基板の製造方法。
  10. 請求項8に記載の配線基板の製造方法において、
    前記サンドブラストは、該サンドブラストが開始される前記ガラス基板の面の裏面に形成された前記導体層に向って行われることを有することを特徴とする配線基板の製造方法。
  11. 請求項8に記載の配線基板の製造方法において、
    前記第二の孔を形成する方法と前記第一の孔を形成する方法は異なることを特徴とする配線基板の製造方法。
  12. 請求項8に記載の配線基板の製造方法において、
    前記絶縁層の少なくとも1層はマスクを用いて印刷形成されたものであることを特徴とする配線基板の製造方法。
  13. サンドブラストによりガラス基板に第一の孔を形成する工程と、
    前記ガラス基板の少なくとも一方の面、および前記第一の孔の内壁面に配線を形成する工程と、
    前記ガラス基板の前記第一の孔の開口端側および該ガラス基板の上に形成された配線の上に、絶縁層および導体層を含む多層配線層を形成する工程と、
    前記多層配線層に第二の孔を形成する工程と、
    前記第二の孔の内壁面および前記多層配線層の表面に配線を形成する工程と、を有し、
    前記第一の孔の内壁面に配線を形成する場合に、該第一の孔を形成した後、前記ガラス基板の他方の面を所望の厚さまで研磨し、該第一の孔の内壁面に配線を形成することを特徴とする配線基板の製造方法。
  14. サンドブラストによりガラス基板に第一の孔を形成する工程と、
    前記ガラス基板の少なくとも一方の面、および前記第一の孔の内壁面に配線を形成する工程と、
    前記ガラス基板の前記第一の孔の開口端側および該ガラス基板の上に形成された配線の上に、絶縁層および導体層を含む多層配線層を形成する工程と、
    前記多層配線層に第二の孔を形成する工程と、
    前記第二の孔の内壁面および前記多層配線層の表面に配線を形成する工程と、を有し、
    前記第一の孔の内壁面に配線を形成する場合に、前記ガラス基板の一方の側からスパッタを行い第一の導電性の膜を形成する工程と、
    前記ガラス基板を裏返して、スパッタを行い第二の導電性の膜を形成する工程と、
    該第二の導電性の膜上に第三の導電性の膜を形成する工程と、
    前記ガラス基板を裏返して第一の導電性の膜上に第四の導電性の膜を形成する工程を有することを特徴とする配線基板の製造方法。
JP2001163641A 2001-05-31 2001-05-31 配線基板およびその製造方法 Expired - Fee Related JP4012375B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001163641A JP4012375B2 (ja) 2001-05-31 2001-05-31 配線基板およびその製造方法
PCT/JP2002/005162 WO2002100142A1 (fr) 2001-05-31 2002-05-28 Tableau de connexions et son procede de fabrication
TW091111588A TW550983B (en) 2001-05-31 2002-05-30 Wiring board and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001163641A JP4012375B2 (ja) 2001-05-31 2001-05-31 配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2002359446A JP2002359446A (ja) 2002-12-13
JP4012375B2 true JP4012375B2 (ja) 2007-11-21

Family

ID=19006571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001163641A Expired - Fee Related JP4012375B2 (ja) 2001-05-31 2001-05-31 配線基板およびその製造方法

Country Status (3)

Country Link
JP (1) JP4012375B2 (ja)
TW (1) TW550983B (ja)
WO (1) WO2002100142A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009133886A1 (ja) * 2008-04-28 2009-11-05 日本電気株式会社 多層配線基板、及びその製造方法
WO2015076301A1 (ja) 2013-11-21 2015-05-28 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
WO2019225695A1 (ja) 2018-05-25 2019-11-28 凸版印刷株式会社 ガラス回路基板およびその製造方法
US11437308B2 (en) 2019-03-29 2022-09-06 Absolics Inc. Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus
US11469167B2 (en) 2019-08-23 2022-10-11 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
US11652039B2 (en) 2019-03-12 2023-05-16 Absolics Inc. Packaging substrate with core layer and cavity structure and semiconductor device comprising the same
US11728243B2 (en) 2016-09-05 2023-08-15 Dai Nippon Printing Co., Ltd. Through electrode substrate and semiconductor device
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied
US12027454B1 (en) 2023-05-25 2024-07-02 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4365108B2 (ja) * 2003-01-08 2009-11-18 浜松ホトニクス株式会社 配線基板、及びそれを用いた放射線検出器
JP4364514B2 (ja) * 2003-01-08 2009-11-18 浜松ホトニクス株式会社 配線基板、及びそれを用いた放射線検出器
KR100834591B1 (ko) * 2003-05-19 2008-06-02 다이니폰 인사츠 가부시키가이샤 양면 배선기판과, 양면 배선기판 제조방법 및 다층배선기판
WO2004110116A1 (ja) * 2003-06-03 2004-12-16 Hitachi Metals, Ltd. 貫通電極付き基板の製造方法
JP4398225B2 (ja) * 2003-11-06 2010-01-13 株式会社ルネサステクノロジ 半導体装置
JP4671699B2 (ja) * 2005-01-14 2011-04-20 三菱電機株式会社 半導体容量式加速度センサの製造方法
JP4758678B2 (ja) * 2005-05-17 2011-08-31 ルネサスエレクトロニクス株式会社 半導体装置
EP1850648A4 (en) 2005-11-02 2011-03-30 Ibiden Co Ltd Multilayer printed circuit board for a semiconductor device and manufacturing method therefor
JP4826248B2 (ja) * 2005-12-19 2011-11-30 Tdk株式会社 Ic内蔵基板の製造方法
JP4957123B2 (ja) * 2006-08-25 2012-06-20 大日本印刷株式会社 センサーユニットおよびその製造方法
JP2009164153A (ja) * 2007-12-28 2009-07-23 Kyocera Kinseki Corp 電子部品用基板の貫通穴埋め方法
JPWO2010047228A1 (ja) * 2008-10-21 2012-03-22 日本電気株式会社 配線基板およびその製造方法
JP2010118635A (ja) 2008-11-12 2010-05-27 Ibiden Co Ltd 多層プリント配線板
JP5584986B2 (ja) * 2009-03-25 2014-09-10 富士通株式会社 インターポーザ
CN102947931A (zh) * 2010-03-03 2013-02-27 佐治亚技术研究公司 无机中介片上的贯通封装过孔(tpv)结构及其加工方法
TWI404468B (zh) * 2011-06-03 2013-08-01 矽品精密工業股份有限公司 單層線路之封裝基板及其製法
JP5758548B2 (ja) * 2012-09-07 2015-08-05 株式会社フジクラ 配線基板
JP2013225687A (ja) * 2013-06-18 2013-10-31 Fujikura Ltd 貫通配線基板及びその製造方法
JP6201663B2 (ja) * 2013-11-13 2017-09-27 大日本印刷株式会社 貫通電極基板の製造方法、貫通電極基板、および半導体装置
JP6142831B2 (ja) * 2014-03-27 2017-06-07 ソニー株式会社 実装用基板及びその製造方法、並びに、部品実装方法
JP2015233084A (ja) * 2014-06-10 2015-12-24 株式会社日立製作所 チップモジュールおよび情報処理機器
JP2017005205A (ja) * 2015-06-15 2017-01-05 シャープ株式会社 配線基板および配線基板の製造方法
KR102488076B1 (ko) * 2016-01-21 2023-01-13 삼성디스플레이 주식회사 스트레쳐블 표시 장치
JP2017135318A (ja) * 2016-01-29 2017-08-03 株式会社ブイ・テクノロジー 配線基板の配線修正装置、配線基板の製造方法、配線基板、および表示装置
JP6756154B2 (ja) * 2016-05-25 2020-09-16 大日本印刷株式会社 貫通電極基板およびその製造方法
US9917046B2 (en) 2016-07-04 2018-03-13 Unimicron Technology Corp. Manufacturing method of a circuit board having a glass film
TWI612857B (zh) 2016-07-05 2018-01-21 欣興電子股份有限公司 電路板元件
JP2019179780A (ja) * 2018-03-30 2019-10-17 住友大阪セメント株式会社 静電チャック装置の製造方法
KR102571588B1 (ko) 2018-07-04 2023-08-29 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR102671972B1 (ko) 2018-12-04 2024-06-05 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP7010314B2 (ja) * 2020-02-03 2022-01-26 大日本印刷株式会社 貫通電極基板
WO2021182554A1 (ja) * 2020-03-12 2021-09-16 リンテック株式会社 保護膜形成用シート

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567878A (ja) * 1991-09-06 1993-03-19 Hitachi Ltd 混成回路基板及びその製造方法
KR0127666B1 (ko) * 1992-11-25 1997-12-30 모리시다 요이찌 세라믹전자부품 및 그 제조방법
JP3164751B2 (ja) * 1995-06-08 2001-05-08 京セラ株式会社 多層薄膜配線基板
JP2000024923A (ja) * 1998-07-09 2000-01-25 Seiko Epson Corp 微細穴・溝加工方法
JP2000100988A (ja) * 1998-09-18 2000-04-07 Sumitomo Metal Electronics Devices Inc Pgaパッケージ
JP2001036250A (ja) * 1999-07-16 2001-02-09 Mitsubishi Electric Corp 多層配線基板の製造方法、多層配線基板およびそれを用いた半導体装置
JP2001044597A (ja) * 1999-07-29 2001-02-16 Mitsubishi Gas Chem Co Inc 炭酸ガスレーザー孔あけ性に優れた銅張板
JP3622594B2 (ja) * 1999-10-14 2005-02-23 三菱電機株式会社 セラミックス基板の製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009133886A1 (ja) * 2008-04-28 2009-11-05 日本電気株式会社 多層配線基板、及びその製造方法
EP4095895A2 (en) 2013-11-21 2022-11-30 Dai Nippon Printing Co., Ltd. Through electrode substrate and semiconductor device using through electrode substrate
WO2015076301A1 (ja) 2013-11-21 2015-05-28 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
US10256176B2 (en) 2013-11-21 2019-04-09 Dai Nippon Printing Co., Ltd. Through-hole electrode substrate and semiconductor device using through-hole electrode substrate
US10580727B2 (en) 2013-11-21 2020-03-03 Dai Nippon Printing Co., Ltd. Through-hole electrode substrate
EP3690933A1 (en) 2013-11-21 2020-08-05 Dai Nippon Printing Co., Ltd. Through electrode substrate
US10790221B2 (en) 2013-11-21 2020-09-29 Dai Nippon Printing Co., Ltd. Through-hole electrode substrate
US11362028B2 (en) 2013-11-21 2022-06-14 Dai Nippon Printing Co., Ltd. Through-hole electrode substrate
US11728243B2 (en) 2016-09-05 2023-08-15 Dai Nippon Printing Co., Ltd. Through electrode substrate and semiconductor device
WO2019225695A1 (ja) 2018-05-25 2019-11-28 凸版印刷株式会社 ガラス回路基板およびその製造方法
US11516911B2 (en) 2018-05-25 2022-11-29 Toppan Printing Co., Ltd. Glass circuit board and stress relief layer
US11652039B2 (en) 2019-03-12 2023-05-16 Absolics Inc. Packaging substrate with core layer and cavity structure and semiconductor device comprising the same
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied
US11437308B2 (en) 2019-03-29 2022-09-06 Absolics Inc. Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus
US11469167B2 (en) 2019-08-23 2022-10-11 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
US11728259B2 (en) 2019-08-23 2023-08-15 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
US12027454B1 (en) 2023-05-25 2024-07-02 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same

Also Published As

Publication number Publication date
TW550983B (en) 2003-09-01
WO2002100142A1 (fr) 2002-12-12
JP2002359446A (ja) 2002-12-13

Similar Documents

Publication Publication Date Title
JP4012375B2 (ja) 配線基板およびその製造方法
JP4092890B2 (ja) マルチチップモジュール
TWI708352B (zh) 配線電路基板之製造方法及半導體裝置之製造方法
US6876554B1 (en) Printing wiring board and method of producing the same and capacitor to be contained in printed wiring board
JP5771987B2 (ja) 多層回路基板、絶縁シート、および多層回路基板を用いた半導体パッケージ
US20100044845A1 (en) Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate
WO2010024233A1 (ja) 機能素子を内蔵可能な配線基板及びその製造方法
KR20110083506A (ko) 배선 기판, 그 제조 방법, 및 반도체 패키지
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JPWO2005076682A1 (ja) 多層プリント配線板
JPWO2008120755A1 (ja) 機能素子内蔵回路基板及びその製造方法、並びに電子機器
JP4840245B2 (ja) マルチチップモジュール
JP2009099963A (ja) はんだバンプを有する配線基板の製造方法
JP4885366B2 (ja) 配線基板の製造方法
JP4599121B2 (ja) 電気中継板
JP5053593B2 (ja) スルーホール用充填剤及び多層配線基板
JP2002348441A (ja) 埋め込み樹脂及びそれを用いた配線基板
JP2016058483A (ja) インターポーザー、半導体装置及び半導体装置の製造方法
JP2011014572A (ja) 回路基板の製造方法及び半田塊
JP4695289B2 (ja) 配線基板の製造方法
JP2015018988A (ja) キャパシタ内蔵基板及びその製造方法、キャパシタ内蔵基板を用いた半導体装置
CN114451072A (zh) 印刷电路板
JP5479959B2 (ja) はんだバンプを有する配線基板の製造方法、はんだボール搭載用マスク
JP6950795B2 (ja) ガラス回路基板
JP3895156B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050209

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070416

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070814

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070907

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees