JP2002222914A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002222914A
JP2002222914A JP2001017800A JP2001017800A JP2002222914A JP 2002222914 A JP2002222914 A JP 2002222914A JP 2001017800 A JP2001017800 A JP 2001017800A JP 2001017800 A JP2001017800 A JP 2001017800A JP 2002222914 A JP2002222914 A JP 2002222914A
Authority
JP
Japan
Prior art keywords
semiconductor element
sealing resin
resin
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001017800A
Other languages
English (en)
Inventor
Hitoshi Shibue
人志 渋江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001017800A priority Critical patent/JP2002222914A/ja
Priority to US10/052,078 priority patent/US6803646B2/en
Priority to KR1020020004448A priority patent/KR100845725B1/ko
Publication of JP2002222914A publication Critical patent/JP2002222914A/ja
Priority to US10/919,033 priority patent/US6958259B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体素子の外形サイズに制約されることな
く、任意の外形サイズの半導体素子を積層することがで
きる半導体装置及びその製造方法を提供し、上下に積層
される半導体素子のあらゆる形状の組合せにおいても、
高密度実装化を可能にする。 【解決手段】 半導体装置４１において、配線基板４３
上にフリップチップボンディングされる第一の半導体素
子４５と、この第一の半導体素子４５を包囲して配線基
板４３上に設けられる樹脂周壁４７と、この樹脂周壁４
７の内方に充填されて硬化される封止用樹脂４９と、こ
の封止用樹脂４９の上面に背面が固着され表面に設けら
れた電極が配線基板４３の配線にボンディングワイヤー
５０によって接続される第二の半導体素子５１とを設け
た。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の半導体素子
が重ねられて積層状となる半導体装置及びその製造方法
に関し、特に、上下に配置される半導体素子の外形サイ
ズに制約されることなく積層を可能にする技術に関す
る。
【０００２】
【従来の技術】半導体素子が配線基板に実装されると、
その面積が当該半導体素子に専有され、他の半導体素子
の実装ができなくなる。一方、近年では、ビデオカメ
ラ、ＣＤ・ＭＤプレーヤ、携帯電話機等の電子機器は、
より一層の小型化、高性能化が要請されている。このよ
うな要請に応えるため、半導体素子の占める面積を二倍
に活用可能にした半導体装置が提案された。
【０００３】例えば、図４に示す半導体装置１は、二つ
の半導体素子３、５のうち、一方の半導体素子３の電気
接続面７の反対側面（背面）９と、他方の半導体素子５
の電気接続面１１の反対側面（背面）１３を重ねて接着
剤１５で接着し、上方の半導体素子５の電気接続面１１
をボンディングワイヤー１７により配線基板１９の配線
に電気接続し、下方の半導体素子３の電気接続面７をバ
ンプ２３により配線基板１９の配線と電気接続したもの
となっている。
【０００４】また、図５に示す半導体装置２５は、二つ
の半導体素子２７、２９のうち、一方の半導体素子２７
の電気接続面３１の反対側面（背面）３３を接着剤１５
で配線基板１９にダイボンディングし、この半導体素子
２７の各電極をボンディングワイヤー１７により配線基
板１９の配線に電気接続し、さらにその半導体素子２７
の表面に、他方の半導体素子２９をバンプ３５によりフ
リップチップボンディングしたものとなっている。
【０００５】これらの半導体装置１、２５によれば、一
つの半導体素子によって実装面積が専有される従来の半
導体装置に比べ、二倍の高密度実装が可能になり、電子
機器の小型化を実現可能にしている。
【０００６】
【発明が解決しようとする課題】しかしながら、図４に
示した従来の半導体装置１は、上層の半導体素子の各電
極の配置されることによって形成される電極エリアより
も、下層の半導体素子の外形サイズが大きいことが必要
であった。その理由は、上層の半導体素子の各電極にボ
ンディングワイヤーを接続する際、上層の半導体素子の
各電極の直下には、何らかの支持体が必要になり、その
支持体が存在しない場合（オーバーハング状態の場
合）、上層の半導体素子の各電極にボンディングが施さ
れると、上層の半導体素子に部分的に機械的な負荷がか
かり、上層の半導体素子が破損するためである。また、
図５に示した従来の半導体装置２５は、下層の半導体素
子へボンディングワイヤーを接続しなければならないた
め、下層の半導体素子の各電極の配置によって形成され
る電極エリアよりも、上層の半導体素子の外形サイズが
小さいことが必要になる。従って、上記したいずれの従
来技術も、下層の半導体素子と、上層の半導体素子との
外形サイズの関係に制約が生じ、外形サイズの組合せに
よっては積層が不能なことから、高密度実装が実現でき
ない問題があった。本発明は上記状況に鑑みてなされた
もので、半導体素子の外形サイズに制約されることな
く、任意の外形サイズの半導体素子を積層することがで
きる半導体装置及びその製造方法を提供し、上下に積層
される半導体素子のあらゆる形状の組合せにおいても、
高密度実装化を可能にすることを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
の本発明に係る請求項１記載の半導体装置は、配線基板
上にフリップチップボンディングされる第一の半導体素
子と、該第一の半導体素子を包囲して前記配線基板上に
設けられる樹脂周壁と、該樹脂周壁の内方に充填されて
硬化される封止用樹脂と、該封止用樹脂の上面に背面が
固着され表面に設けられた電極が前記配線基板の配線に
ボンディングワイヤーによって接続される第二の半導体
素子とを具備したことを特徴とする。
【０００８】この半導体装置では、第二の半導体素子の
外形サイズが第一の半導体素子の外形サイズより大きい
場合であっても、第二の半導体素子が封止用樹脂に載置
される。従って、ボンディングの際に、第二の半導体素
子に作用する機械的な負荷が、封止用樹脂に負担され、
第二の半導体素子の破損が防止される。これにより、第
一の半導体素子の外形サイズに制約されることなく、任
意の外形サイズの第二の半導体素子が積層可能になり、
上下に積層される半導体素子のあらゆる形状の組合せに
おいて、高密度実装化が可能になる。
【０００９】請求項２記載の半導体装置は、前記第二の
半導体素子の厚み方向の一部分が前記封止用樹脂に埋入
されるとともに、該第二の半導体素子の背面が前記封止
用樹脂を介在させて前記第一の半導体素子の背面に支持
され、且つ前記第二の半導体素子の表面が前記封止用樹
脂の表面から突出して配置されることを特徴とする。
【００１０】この半導体装置では、第二の半導体素子の
厚み方向の一部分が封止用樹脂に埋入され、第二の半導
体素子の封止用樹脂への接着強度が高まる。また、第二
の半導体素子の背面が、封止用樹脂を介在させて第一の
半導体素子の背面に支持され、第二の半導体素子の封止
用樹脂への埋没が阻止され、第二の半導体素子の高さ方
向の位置決めが高精度に可能になる。さらに、第二の半
導体素子の表面が封止用樹脂の表面から突出して配置さ
れ、表面に設けられた電極が封止用樹脂に覆われること
が防止される。
【００１１】請求項３記載の半導体装置の製造方法は、
配線基板上に第一の半導体素子をフリップチップボンデ
ィングする工程と、前記配線基板上に前記第一の半導体
素子を包囲する樹脂周壁を形成する工程と、該樹脂周壁
の内方に液状の封止用樹脂を充填する工程と、該封止用
樹脂の上面に第二の半導体素子の背面を固着する工程
と、前記第二の半導体素子が前記封止用樹脂に固着され
た後に、前記第二の半導体素子の表面に設けられた電極
をボンディングワイヤーによって前記配線基板の配線に
接続する工程とを含むことを特徴とする。
【００１２】この半導体装置の製造方法では、配線基板
上に第一の半導体素子を包囲する樹脂周壁が形成された
後、この樹脂周壁の内方に封止用樹脂が充填される。従
って、配線基板上には、第一の半導体素子が包含され且
つ樹脂周壁によって外形の定められた封止用樹脂が台板
状に形成され、この封止用樹脂の上面が第二の半導体素
子を支持する載置面となる。この封止用樹脂の上面に第
二の半導体素子が固着されることで、第一の半導体素子
の外形サイズに依存せず、第二の半導体素子が支持可能
になる。これにより、あらゆる形状の半導体素子の組合
せにおいて、上下に半導体素子を積層する半導体装置の
製造が可能になる。
【００１３】請求項４記載の半導体装置の製造方法は、
前記封止用樹脂の上面への前記第二の半導体素子の固着
が、前記封止用樹脂の完全硬化前で且つ所定の硬度発現
後に、前記第二の半導体素子の背面を前記封止用樹脂の
上面に載置することで行われることを特徴とする。
【００１４】この半導体装置の製造方法では、第二の半
導体素子が、封止用樹脂の完全硬化前で且つ所定の硬度
発現後に、封止用樹脂の上面に載置され、封止用樹脂に
固着される。即ち、封止用樹脂の完全硬化と同時に、第
二の半導体素子が封止用樹脂に固着される。従って、完
全硬化した後の封止用樹脂に、第二の半導体素子を固着
する場合に必要な固着のための専用接着剤が不要にな
る。
【００１５】請求項５記載の半導体装置の製造方法は、
前記封止用樹脂に使用される樹脂の硬化前の粘度が、前
記樹脂周壁に使用される樹脂の硬化前の粘度より低いこ
とを特徴とする。
【００１６】この半導体装置の製造方法では、封止用樹
脂の硬化前の粘度が、樹脂周壁に使用される樹脂の硬化
前の粘度より低いことにより、樹脂周壁の内方への封止
用樹脂の充填率が高まる。また、逆に、樹脂周壁に使用
される樹脂の硬化前の粘度が、封止用樹脂の硬化前の粘
度より高いことにより、封止用樹脂の樹脂周壁からの流
出が防止される。
【００１７】
【発明の実施の形態】以下、本発明に係る半導体装置及
びその製造方法の好適な実施の形態を図面を参照して詳
細に説明する。図１は本発明に係る半導体装置の断面
図、図２は半導体素子の外形サイズの組合せ例（ａ）
（ｂ）を示す説明図、図３は図１に示した半導体装置の
変形例を説明する要部拡大断面図である。
【００１８】この実施の形態による半導体装置４１は、
配線基板４３上に、第一の半導体素子（下層の半導体素
子）４５がバンプ４６によってフリップチップボンディ
ングされている。配線基板４３上には、第一の半導体素
子４５を包囲して樹脂周壁４７が形成されている。この
樹脂周壁４７の形状は、後述する第二の半導体素子の電
極エリアによって決定される。即ち、第二の半導体素子
の電極エリアが、内方に配置される形状で形成される。
従って、第二の半導体素子の外形の全てが、樹脂周壁４
７の内方に配置される必要はない。つまり、第二の半導
体素子の電極エリア以外の部分は、樹脂周壁４７から外
れて、オーバーハング状態となっていてもよい。
【００１９】この樹脂周壁４７の内方には、封止用樹脂
４９が充填され、硬化されている。封止用樹脂４９の上
面には、第二の半導体素子（上層の半導体素子）５１の
背面が固着されている。第二の半導体素子５１は、封止
用樹脂４９の硬化前に、載置されることで、封止用樹脂
４９を接着材として固着される。第二の半導体素子５１
は、表面に設けられた電極がボンディングワイヤー５０
によって配線基板４３の配線に接続されている。
【００２０】なお、第二の半導体素子５１は、封止用樹
脂４９が完全硬化した後に、封止用樹脂４９に接着され
るものであってもよい。この場合には、専用の接着剤が
封止用樹脂４９と第二の半導体素子５１との間に塗布さ
れることになる。このような封止用樹脂４９の完全硬化
後に第二の半導体素子５１を固着させる構造では、第二
の半導体素子５１の高さ寸法や平行度を高精度に確保す
ることができる。
【００２１】この半導体装置４１によれば、図２（ａ）
に示すように、第二の半導体素子５１の外形サイズが第
一の半導体素子４５の外形サイズより大きい場合であっ
ても、第二の半導体素子５１が封止用樹脂４９に載置さ
れる。従って、ボンディングの際に、第二の半導体素子
５１に作用する機械的な負荷を、封止用樹脂４９に負担
させて、第二の半導体素子５１の破損を防止することが
できる。これにより、第一の半導体素子４５の外形サイ
ズに制約されることなく、任意の外形サイズの第二の半
導体素子５１が積層可能になり、上下に積層される半導
体素子のあらゆる形状の組合せにおいて、高密度実装化
が可能になる。
【００２２】なお、半導体装置４１は、図２（ｂ）に示
すように、第二の半導体素子５１の外形サイズが第一の
半導体素子４５の外形サイズより小さい外形サイズ関係
において積層されるものであっても勿論よい。
【００２３】また、本発明に係る半導体装置は、上記の
実施の形態の変形例として、図３に示す構成とされても
よい。即ち、図３に示す半導体装置は、第二の半導体素
子５１の厚み方向の一部分が、封止用樹脂４９に埋入さ
れるとともに、第二の半導体素子５１の背面が封止用樹
脂４９を介在させて第一の半導体素子４５の背面に支持
されている。また、第二の半導体素子５１は、表面が封
止用樹脂４９の表面から突出するようにして配置されて
いる。
【００２４】この半導体装置の変形例によれば、第二の
半導体素子５１の厚み方向の一部分が封止用樹脂４９に
埋入され、第二の半導体素子５１の封止用樹脂４９への
接着強度が高まる。また、第二の半導体素子５１の背面
が、封止用樹脂４９を介在させて第一の半導体素子４５
の背面に支持され、第二の半導体素子５１の封止用樹脂
４９への埋没が阻止される。これにより、第二の半導体
素子５１を、高さ方向に高精度に位置決めできる。さら
に、第二の半導体素子５１の表面が封止用樹脂４９の表
面から突出して配置されるので、表面に設けられた電極
や受光部が封止用樹脂４９に覆われることを防止でき
る。
【００２５】上記の実施の形態による半導体装置４１を
製造する手順としては、先ず、配線基板４３上に第一の
半導体素子４５をフリップチップボンディングする。次
いで、配線基板４３上に、第一の半導体素子４５を包囲
するようにして、樹脂周壁４７を形成する。次いで、樹
脂周壁４７の内方に、液状の封止用樹脂４９を充填す
る。その後、封止用樹脂４９の上面に第二の半導体素子
５１の背面を固着する。第二の半導体素子５１が封止用
樹脂４９に固着された後に、第二の半導体素子５１の表
面に設けられた電極を、ボンディングワイヤー５０によ
って配線基板４３の配線に接続する。以上により半導体
装置４１の製造が完了する。
【００２６】この半導体装置４１の製造方法によれば、
配線基板４３上に第一の半導体素子４５を包囲する樹脂
周壁４７が形成された後、この樹脂周壁４７の内方に封
止用樹脂４９が充填される。従って、配線基板４３上に
は、第一の半導体素子４５が包含され且つ樹脂周壁４７
によって外形の定められた封止用樹脂４９が台板状に形
成され、この封止用樹脂４９の上面が第二の半導体素子
５１を支持する載置面となる。この封止用樹脂４９の上
面に第二の半導体素子５１が固着されることで、第一の
半導体素子４５の外形サイズに依存せず、第二の半導体
素子５１が支持可能になる。これにより、あらゆる形状
の半導体素子の組合せにおいて、上下に半導体素子を積
層する半導体装置４１の製造が可能になる。
【００２７】なお、上記の製造方法において、封止用樹
脂４９の上面への第二の半導体素子５１の固着は、封止
用樹脂４９の完全硬化前で且つ所定の硬度発現後に、第
二の半導体素子５１の背面を封止用樹脂４９の上面に載
置することで行われるものであってもよい。
【００２８】このような固着方法によれば、封止用樹脂
４９の完全硬化と同時に、第二の半導体素子５１が封止
用樹脂４９に固着される。従って、完全硬化した後の封
止用樹脂４９に、第二の半導体素子５１を固着する場合
に必要な固着のための専用接着剤が不要になる。なお、
ここで、封止用樹脂４９の「完全硬化前」とは、接着力
の消失する前を意味し、「所定の硬度」とは第二の半導
体素子５１を浮上させた状態に支持可能な硬度を意味す
るものとする。
【００２９】また、上記の製造方法において、封止用樹
脂４９に使用される樹脂の硬化前の粘度は、樹脂周壁４
７に使用される樹脂の硬化前の粘度より低いことが好ま
しい。このような粘度条件とすることにより、樹脂周壁
４７の内方への封止用樹脂４９の充填率を高めることが
できる。また、封止用樹脂４９の樹脂周壁４７からの流
出を防止することができる。
【００３０】
【発明の効果】以上詳細に説明したように、本発明に係
る半導体装置によれば、第一の半導体素子を包囲して配
線基板上に樹脂周壁が設けられ、この樹脂周壁の内方に
封止用樹脂が充填され、この封止用樹脂の上面に第二の
半導体素子が固着されているので、第二の半導体素子の
外形サイズが第一の半導体素子の外形サイズより大きい
場合であっても、第二の半導体素子の背面を封止用樹脂
に載置することが可能になる。従って、ボンディングの
際に、第二の半導体素子に作用する機械的な負荷を、封
止用樹脂に負担させることができ、第二の半導体素子の
破損を防止することができる。この結果、第一の半導体
素子の外形サイズに制約されることなく、任意の外形サ
イズの第二の半導体素子を積層することができ、上下に
積層される半導体素子のあらゆる形状の組合せにおい
て、高密度実装化を可能にすることができる。
【００３１】本発明に係る半導体装置の製造方法によれ
ば、配線基板上に第一の半導体素子を包囲する樹脂周壁
を形成し、この樹脂周壁の内方に封止用樹脂を充填し、
この封止用樹脂の上面に第二の半導体素子を固着するの
で、第一の半導体素子の外形サイズに依存することな
く、第二の半導体素子の背面を支持する載置面を、封止
用樹脂によって形成することができる。この結果、あら
ゆる形状の半導体素子の組合せにおいて、半導体素子を
上下に積層した半導体装置の製造を可能にすることがで
きる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の断面図である。
【図２】半導体素子の外形サイズの組合せ例（ａ）
（ｂ）を示す説明図である。
【図３】図１に示した半導体装置の変形例を説明する要
部拡大断面図である。
【図４】上層の半導体素子にボンディングワイヤーが接
続される従来の高密度実装化半導体装置の断面図であ
る。
【図５】下層の半導体素子にボンディングワイヤーが接
続される従来の高密度実装化半導体装置の断面図であ
る。
【符号の説明】
４１…半導体装置、４３…配線基板、４５…第一の半導
体素子、４７…樹脂周壁、４９…封止用樹脂、５０…ボ
ンディングワイヤー、５１…第二の半導体素子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/56 Ｈ０１Ｌ 23/28 Ｃ 21/60 ３０１ 25/08 Ｚ ３１１ 23/28

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 配線基板上にフリップチップボンディン
    グされる第一の半導体素子と、 該第一の半導体素子を包囲して前記配線基板上に設けら
    れる樹脂周壁と、 該樹脂周壁の内方に充填されて硬化される封止用樹脂
    と、 該封止用樹脂の上面に背面が固着され表面に設けられた
    電極が前記配線基板の配線にボンディングワイヤーによ
    って接続される第二の半導体素子とを具備したことを特
    徴とする半導体装置。
  2. 【請求項２】 前記第二の半導体素子の厚み方向の一部
    分が前記封止用樹脂に埋入されるとともに、該第二の半
    導体素子の背面が前記封止用樹脂を介在させて前記第一
    の半導体素子の背面に支持され、 且つ前記第二の半導体素子の表面が前記封止用樹脂の表
    面から突出して配置されることを特徴とする請求項１記
    載の半導体装置。
  3. 【請求項３】 配線基板上に第一の半導体素子をフリッ
    プチップボンディングする工程と、 前記配線基板上に前記第一の半導体素子を包囲する樹脂
    周壁を形成する工程と、 該樹脂周壁の内方に液状の封止用樹脂を充填する工程
    と、 該封止用樹脂の上面に第二の半導体素子の背面を固着す
    る工程と、 前記第二の半導体素子が前記封止用樹脂に固着された後
    に、前記第二の半導体素子の表面に設けられた電極をボ
    ンディングワイヤーによって前記配線基板の配線に接続
    する工程とを含むことを特徴とする半導体装置の製造方
    法。
  4. 【請求項４】 前記封止用樹脂の上面への前記第二の半
    導体素子の固着が、前記封止用樹脂の完全硬化前で且つ
    所定の硬度発現後に、前記第二の半導体素子の背面を前
    記封止用樹脂の上面に載置することで行われることを特
    徴とする請求項３記載の半導体装置の製造方法。
  5. 【請求項５】 前記封止用樹脂に使用される樹脂の硬化
    前の粘度が、前記樹脂周壁に使用される樹脂の硬化前の
    粘度より低いことを特徴とする請求項３又は４記載の半
    導体装置の製造方法。
JP2001017800A 2001-01-26 2001-01-26 半導体装置及びその製造方法 Pending JP2002222914A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001017800A JP2002222914A (ja) 2001-01-26 2001-01-26 半導体装置及びその製造方法
US10/052,078 US6803646B2 (en) 2001-01-26 2002-01-17 Semiconductor device having first chip secured within resin layer and second chip secured on resin layer
KR1020020004448A KR100845725B1 (ko) 2001-01-26 2002-01-25 반도체 장치 및 그 제조 방법
US10/919,033 US6958259B2 (en) 2001-01-26 2004-08-16 Method of stacking semiconductor element in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001017800A JP2002222914A (ja) 2001-01-26 2001-01-26 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002222914A true JP2002222914A (ja) 2002-08-09

Family

ID=18883923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001017800A Pending JP2002222914A (ja) 2001-01-26 2001-01-26 半導体装置及びその製造方法

Country Status (3)

Country Link
US (2) US6803646B2 (ja)
JP (1) JP2002222914A (ja)
KR (1) KR100845725B1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006046299A1 (ja) * 2004-10-29 2006-05-04 Spansion Llc マルチチップパッケージおよびその製造方法
KR100631948B1 (ko) * 2004-07-14 2006-10-04 주식회사 하이닉스반도체 멀티 칩 패키지
US7119426B2 (en) 2002-11-07 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method of same
JP2007207805A (ja) * 2006-01-31 2007-08-16 Sony Corp 半導体装置の製造方法及び半導体装置
WO2009042546A2 (en) * 2007-09-26 2009-04-02 Fairchild Semiconductor Corporation Stacked dual-die packages, methods of making, and systems incorporating said packages
JP2009092545A (ja) * 2007-10-10 2009-04-30 Panasonic Corp 角速度および加速度検出用複合センサ
JP2012015142A (ja) * 2010-06-29 2012-01-19 Shinko Electric Ind Co Ltd 半導体パッケージおよびその製造方法
JP2013016850A (ja) * 2012-09-21 2013-01-24 Renesas Electronics Corp 半導体装置およびその製造方法
US8691628B2 (en) 2010-12-10 2014-04-08 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device, manufacturing program, and manufacturing apparatus
WO2014208080A1 (ja) * 2013-06-28 2014-12-31 株式会社デンソー 電子装置
JP2017502521A (ja) * 2013-12-27 2017-01-19 ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング 電子製品中のダイボンディングプロセス
JP2017022300A (ja) * 2015-07-14 2017-01-26 新光電気工業株式会社 電子部品装置及びその製造方法
JP2019509620A (ja) * 2016-03-31 2019-04-04 エルジー・ケム・リミテッド 半導体装置および半導体装置の製造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG97938A1 (en) * 2000-09-21 2003-08-20 Micron Technology Inc Method to prevent die attach adhesive contamination in stacked chips
JP4149377B2 (ja) 2001-06-07 2008-09-10 株式会社ルネサステクノロジ 半導体装置の製造方法
US6573592B2 (en) * 2001-08-21 2003-06-03 Micron Technology, Inc. Semiconductor die packages with standard ball grid array footprint and method for assembling the same
JP3693057B2 (ja) * 2003-07-04 2005-09-07 セイコーエプソン株式会社 半導体装置の製造方法
US7185821B1 (en) * 2003-07-07 2007-03-06 Cisco Technology, Inc. Method and apparatus for delivering high-current power and ground voltages using top side of chip package substrate
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
CN100456474C (zh) * 2005-06-24 2009-01-28 精工爱普生株式会社 半导体装置、半导体装置的制造方法及电子设备
TWI339436B (en) * 2006-05-30 2011-03-21 Advanced Semiconductor Eng Stackable semiconductor package
TWI298198B (en) * 2006-05-30 2008-06-21 Advanced Semiconductor Eng Stackable semiconductor package
TWI317993B (en) 2006-08-18 2009-12-01 Advanced Semiconductor Eng Stackable semiconductor package
JP5388673B2 (ja) * 2008-05-07 2014-01-15 パナソニック株式会社 電子部品
US8923004B2 (en) * 2008-07-31 2014-12-30 Micron Technology, Inc. Microelectronic packages with small footprints and associated methods of manufacturing
KR101481577B1 (ko) * 2008-09-29 2015-01-13 삼성전자주식회사 잉크 젯 방식의 댐을 구비하는 반도체 패키지 및 그 제조방법
JP5579402B2 (ja) * 2009-04-13 2014-08-27 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法並びに電子装置
JP2011176112A (ja) * 2010-02-24 2011-09-08 Renesas Electronics Corp 半導体集積回路及びその製造方法
TWI424552B (zh) 2010-12-31 2014-01-21 Ind Tech Res Inst 三維立體堆疊晶片封裝結構
US8642382B2 (en) 2011-06-20 2014-02-04 Stats Chippac Ltd. Integrated circuit packaging system with support structure and method of manufacture thereof
MY179499A (en) * 2011-12-27 2020-11-09 Intel Corp Barrier tape for keep-out zone management
JP2014049733A (ja) * 2012-09-04 2014-03-17 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
DE102014202302B4 (de) * 2013-07-03 2015-02-19 Technische Universität Dresden Vorrichtung zum Beheizen von Vorformkörpern
KR102012788B1 (ko) * 2015-09-23 2019-08-21 주식회사 엘지화학 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치
US10586716B2 (en) * 2017-06-09 2020-03-10 Advanced Semiconductor Engineering, Inc. Semiconductor device package
KR20210098659A (ko) 2020-02-03 2021-08-11 삼성전자주식회사 댐 구조물을 갖는 반도체 패키지
JP2022034947A (ja) * 2020-08-19 2022-03-04 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0735389Y2 (ja) * 1986-07-09 1995-08-09 ソニー株式会社 半導体装置
US4821849A (en) * 1986-09-29 1989-04-18 Lord Corporation Control method and means for vibration attenuating damper
KR0182506B1 (ko) * 1995-10-28 1999-03-20 김광호 동시에 절단된 반도체 칩을 이용한 고밀도 실장형 패키지 및 그 제조 방법
JPH10284525A (ja) * 1997-04-03 1998-10-23 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JPH11163022A (ja) * 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
JP2001320014A (ja) * 2000-05-11 2001-11-16 Seiko Epson Corp 半導体装置及びその製造方法
US6291264B1 (en) * 2000-07-31 2001-09-18 Siliconware Precision Industries Co., Ltd. Flip-chip package structure and method of fabricating the same

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7119426B2 (en) 2002-11-07 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method of same
KR100631948B1 (ko) * 2004-07-14 2006-10-04 주식회사 하이닉스반도체 멀티 칩 패키지
WO2006046299A1 (ja) * 2004-10-29 2006-05-04 Spansion Llc マルチチップパッケージおよびその製造方法
JPWO2006046299A1 (ja) * 2004-10-29 2008-05-22 スパンション エルエルシー マルチチップパッケージおよびその製造方法
JP2007207805A (ja) * 2006-01-31 2007-08-16 Sony Corp 半導体装置の製造方法及び半導体装置
US7768123B2 (en) 2007-09-26 2010-08-03 Fairchild Semiconductor Corporation Stacked dual-die packages, methods of making, and systems incorporating said packages
WO2009042546A3 (en) * 2007-09-26 2009-06-04 Fairchild Semiconductor Stacked dual-die packages, methods of making, and systems incorporating said packages
WO2009042546A2 (en) * 2007-09-26 2009-04-02 Fairchild Semiconductor Corporation Stacked dual-die packages, methods of making, and systems incorporating said packages
US9069000B2 (en) 2007-10-10 2015-06-30 Panasonic Intellectual Property Management Co., Ltd. Composite sensor for detecting angular velocity and acceleration
JP2009092545A (ja) * 2007-10-10 2009-04-30 Panasonic Corp 角速度および加速度検出用複合センサ
US9453851B2 (en) 2007-10-10 2016-09-27 Panasonic Intellectual Property Management Co., Ltd. Composite sensor for detecting angular velocity and acceleration
JP2012015142A (ja) * 2010-06-29 2012-01-19 Shinko Electric Ind Co Ltd 半導体パッケージおよびその製造方法
US8691628B2 (en) 2010-12-10 2014-04-08 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device, manufacturing program, and manufacturing apparatus
JP2013016850A (ja) * 2012-09-21 2013-01-24 Renesas Electronics Corp 半導体装置およびその製造方法
WO2014208080A1 (ja) * 2013-06-28 2014-12-31 株式会社デンソー 電子装置
JP2015029055A (ja) * 2013-06-28 2015-02-12 株式会社デンソー 電子装置
JP2017502521A (ja) * 2013-12-27 2017-01-19 ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング 電子製品中のダイボンディングプロセス
JP2017022300A (ja) * 2015-07-14 2017-01-26 新光電気工業株式会社 電子部品装置及びその製造方法
JP2019509620A (ja) * 2016-03-31 2019-04-04 エルジー・ケム・リミテッド 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
KR20020063131A (ko) 2002-08-01
US6803646B2 (en) 2004-10-12
US20020102769A1 (en) 2002-08-01
KR100845725B1 (ko) 2008-07-14
US20050017340A1 (en) 2005-01-27
US6958259B2 (en) 2005-10-25

Similar Documents

Publication Publication Date Title
JP2002222914A (ja) 半導体装置及びその製造方法
US8729690B2 (en) Assembly having stacked die mounted on substrate
JP5005534B2 (ja) ダイと、ボールグリッドアレイパッケージを覆うように積層された反転ランドグリッドアレイパッケージとを含む半導体マルチパッケージモジュール
US8143710B2 (en) Wafer-level chip-on-chip package, package on package, and methods of manufacturing the same
US6492726B1 (en) Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
US6906415B2 (en) Semiconductor device assemblies and packages including multiple semiconductor devices and methods
TWI278947B (en) A multi-chip package, a semiconductor device used therein and manufacturing method thereof
US6545366B2 (en) Multiple chip package semiconductor device
US9129826B2 (en) Epoxy bump for overhang die
US20020142513A1 (en) Ball grid array interposer, packages and methods
US20070001296A1 (en) Bump for overhang device
KR100926002B1 (ko) 반도체 패키지 디바이스와 그의 형성 및 테스트 방법
US20030042589A1 (en) Stack chip module
KR20040053902A (ko) 멀티 칩 패키지
JPWO2008152774A1 (ja) メモリカードおよびその製造方法
JP2015523740A (ja) 再構成されたウェハレベル超小型電子パッケージ
US20030015803A1 (en) High-density multichip module and method for manufacturing the same
US9087883B2 (en) Method and apparatus for stacked semiconductor chips
US20080237831A1 (en) Multi-chip semiconductor package structure
TW558810B (en) Semiconductor package with lead frame as chip carrier and fabrication method thereof
JP2005167286A (ja) 半導体装置およびその製造方法
JPH10223683A (ja) 半導体モジュール
JP2005332973A (ja) 半導体装置およびその製造方法
JP4452767B2 (ja) 半導体装置およびその製造方法
KR100577015B1 (ko) 반도체 소자의 적층 칩 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090918

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091001

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100202