JP2013016850A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2013016850A JP2013016850A JP2012207739A JP2012207739A JP2013016850A JP 2013016850 A JP2013016850 A JP 2013016850A JP 2012207739 A JP2012207739 A JP 2012207739A JP 2012207739 A JP2012207739 A JP 2012207739A JP 2013016850 A JP2013016850 A JP 2013016850A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- insulating resin
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】複数の半導体チップが積層されてオーバハングした部分が生じる場合でも、簡易な手順および構成でオーバハングした部分の樹脂の未充填を防ぐ。
【解決手段】半導体装置１００は、基板１０２と、基板１０２上に搭載された第１の半導体チップ１１０と、第１の半導体チップ１１０上に第１の半導体チップ１１０から離間した状態で積層されるとともに、第１の半導体チップ１１０からオーバハングした部分を有して設けられた第２の半導体チップ１２０と、第１の半導体チップ１１０と第２の半導体チップ１２０との間に充填されるとともに、第２の半導体チップ１２０が第１の半導体チップ１１０からオーバハングした部分と基板１０２との間に充填された絶縁樹脂１３２と、を含む。
【選択図】図１０
【解決手段】半導体装置１００は、基板１０２と、基板１０２上に搭載された第１の半導体チップ１１０と、第１の半導体チップ１１０上に第１の半導体チップ１１０から離間した状態で積層されるとともに、第１の半導体チップ１１０からオーバハングした部分を有して設けられた第２の半導体チップ１２０と、第１の半導体チップ１１０と第２の半導体チップ１２０との間に充填されるとともに、第２の半導体チップ１２０が第１の半導体チップ１１０からオーバハングした部分と基板１０２との間に充填された絶縁樹脂１３２と、を含む。
【選択図】図１０
Description
本発明は、半導体装置およびその製造方法に関する。
複数の半導体素子を配線基板等の基板に搭載する際、半導体素子上に同等サイズの半導体素子をスタックする時は、下段の半導体素子上にその半導体素子よりもサイズの小さいスペーサ（かさ上げ）を設け、その上に上段の半導体素子を設ける構成がとられる。これは下段の半導体素子のワイヤと上段の半導体素子が接触することを回避するためである。しかし、スペーサによってオーバハング構造が生じ、封止樹脂のフィラーの大きさにより、オーバハング構造下に封止樹脂の未充填およびボイド等が発生するという問題があった。
特許文献１（特開２００６−１２８１６９号公報）には、スペーサを用いない構成の半導体装置が記載されている。当該文献には、基板に搭載された第１の半導体チップ上に積層された第２の半導体チップの底部に２種の接着層が形成されており、第１の半導体チップのワイヤが接着層に入り込んだ構成が記載されている。
しかし、特許文献１においては、上段の半導体チップが下段の半導体チップよりサイズが大きい場合にオーバハング構造が生じ、依然としてオーバハング構造下に封止樹脂の未充填およびボイド等が発生するという問題があった。また、上段の半導体素子が下段の半導体素子よりもサイズが大きい場合、上段の半導体素子のボンディング時の支えがないためボンディングの強度が充分でなく、ボンディングが行えない可能性もある。
特許文献２（特開２０００−２７７５５９号公報）には、基板上に、第１のペレット（素子）と、下段の第１のペレットのボンディングパッドと重ならないように上段に第２のペレットとが積層されており、第２のペレットが第１のペレットからはみ出した部分（オーバハング構造）と基板との間の空間に絶縁材が充填された構成が記載されている。この構成により、上層のペレットを充分に固定することができるとされている。
しかし、特許文献２に記載の技術では、第２のペレットが下段の第１のペレットのボンディングパッドと重ならないような特殊な配置となっており、半導体素子の形状や配置に制限がある。また、第２のペレットを第１のペレット上に積層した後に、絶縁材を充填する手順が増え、工程数が増加するという問題もある。
本発明によれば、
基板と、
前記基板上に搭載された第１の半導体チップと、
前記第１の半導体チップ上に当該第１の半導体チップから離間した状態で積層されるとともに、前記第１の半導体チップからオーバハングした部分を有して設けられた第２の半導体チップと、
前記第１の半導体チップと前記第２の半導体チップとの間に充填されるとともに、前記第２の半導体チップが前記第１の半導体チップからオーバハングした部分と前記基板との間に充填された絶縁樹脂と、
を含む半導体装置が提供される。
基板と、
前記基板上に搭載された第１の半導体チップと、
前記第１の半導体チップ上に当該第１の半導体チップから離間した状態で積層されるとともに、前記第１の半導体チップからオーバハングした部分を有して設けられた第２の半導体チップと、
前記第１の半導体チップと前記第２の半導体チップとの間に充填されるとともに、前記第２の半導体チップが前記第１の半導体チップからオーバハングした部分と前記基板との間に充填された絶縁樹脂と、
を含む半導体装置が提供される。
本発明によれば、
基板上に搭載された第１の半導体チップ上に、第２の半導体チップを積層搭載する工程を含み、
当該工程は、
前記第１の半導体チップ上に、平面視で前記第１の半導体チップからオーバハングした部分を有するように、前記第２の半導体チップと同じサイズの絶縁樹脂の層と前記第２の半導体チップとをこの順で配置する工程と、
前記第２の半導体チップを前記第１の半導体チップの方向に押圧して、前記第１の半導体チップと前記第２の半導体チップとの間に前記絶縁樹脂を充填するとともに、前記第２の半導体チップが前記第１の半導体チップからオーバハングした部分と前記基板との間にも前記絶縁樹脂を充填する工程と、
を含む半導体装置の製造方法が提供される。
基板上に搭載された第１の半導体チップ上に、第２の半導体チップを積層搭載する工程を含み、
当該工程は、
前記第１の半導体チップ上に、平面視で前記第１の半導体チップからオーバハングした部分を有するように、前記第２の半導体チップと同じサイズの絶縁樹脂の層と前記第２の半導体チップとをこの順で配置する工程と、
前記第２の半導体チップを前記第１の半導体チップの方向に押圧して、前記第１の半導体チップと前記第２の半導体チップとの間に前記絶縁樹脂を充填するとともに、前記第２の半導体チップが前記第１の半導体チップからオーバハングした部分と前記基板との間にも前記絶縁樹脂を充填する工程と、
を含む半導体装置の製造方法が提供される。
この構成によれば、第２の半導体チップと第１の半導体チップとの間に設けられる絶縁樹脂が第２の半導体チップが第１の半導体チップからオーバハングした部分の下方にも配置されているため、簡易な手順および構成で封止樹脂の未充填やボイドの発生を防ぐことができる。また、第２の半導体チップと第１の半導体チップとの配置に関わらず、封止樹脂の未充填やボイドの発生を防ぐことができる。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
本発明によれば、複数の半導体チップが積層されてオーバハングした部分が生じる場合でも、簡易な手順および構成で封止樹脂の未充填を防ぐことができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１は、本実施の形態における半導体装置１００の構成を示す断面図である。図２は、半導体装置１００を模式的に示した平面図である。図１は、図２のＡ−Ａ’断面図に該当する。なお、図２では、各要素の配置関係をわかりやすくするために、各要素を線でのみ記載している。
半導体装置１００は、基板１０２と、基板１０２上に搭載された第１の半導体チップ１１０と、第１の半導体チップ１１０上に積層された第２の半導体チップ１２０と、を含む。第２の半導体チップ１２０は、第１の半導体チップ１１０から離間した状態で積層されるとともに、第１の半導体チップ１１０からオーバハングした部分を有して設けられている。オーバハングした部分とは、平面視で、第２の半導体チップ１２０下に第１の半導体チップ１１０が存在しない箇所のことである。基板１０２は、配線層を含む配線基板とすることができる。本実施の形態において、基板１０２は、複数の配線層が接続された多層配線基板とすることができる。
また、半導体装置１００は、第１の半導体チップ１１０と第２の半導体チップ１２０との間に充填された絶縁樹脂１３２を含む。絶縁樹脂１３２は、第２の半導体チップ１２０が第１の半導体チップ１１０からオーバハングした部分と基板１０２との間にも充填して設けられる。絶縁樹脂１３２は、たとえば、エポキシ樹脂、硬化剤、シリカ等の充填材、可撓剤等を含む構成とすることができる。また、絶縁樹脂１３２は、たとえば、放熱効果等を有する構成とすることができる。このような効果を持たせるためには、絶縁樹脂１３２は、たとえば充填材としてアルミナ等を含む構成とすることができる。
半導体装置１００は、さらに、第２の半導体チップ１２０および第１の半導体チップ１１０を埋め込む封止樹脂１４０を含む。封止樹脂１４０は、たとえばエポキシ樹脂、硬化剤、シリカ等の充填材、可撓剤等を含む構成とすることができる。また、封止樹脂１４０は、封止する第１の半導体チップ１１０や第２の半導体チップ１２０を保護するために、カーボンブラックを含む構成とすることができる。絶縁樹脂１３２も、カーボンブラックを含む構成としてもよいが、絶縁樹脂１３２は、さらに封止樹脂１４０で覆われるため、カーボンブラックの含有量を低くすることができる。
また、第１の半導体チップ１１０は、第２の半導体チップ１２０と対向する面に形成された第１のボンディングパッド（不図示）と、当該第１のボンディングパッドと基板１０２とを接続するボンディングワイヤ１１２（第１のボンディングワイヤ）とを含む。第２の半導体チップ１２０は、ボンディングワイヤ１１２の少なくとも一部の上でオーバハングした構成とすることができる。また、絶縁樹脂１３２は、第２の半導体チップ１２０がオーバハングした部分の下方に位置するボンディングワイヤ１１２の少なくとも一部を埋め込む。
本実施の形態において、第２の半導体チップ１２０の第１の半導体チップ１１０と対向する面（以下、裏面とも言う。）全面に絶縁樹脂１３２が形成されている。絶縁樹脂１３２は、少なくとも第１の半導体チップ１１０の第２の半導体チップ１２０との間隔以上の膜厚で、第２の半導体チップ１２０の裏面全面に形成されている。本実施の形態において、第２の半導体チップ１２０は、第１の半導体チップ１１０の全てのボンディングワイヤ１１２上でオーバハングした構成となっている。また、第１の半導体チップ１１０のボンディングワイヤ１１２は、絶縁樹脂１３２により完全に埋め込まれている。
第２の半導体チップ１２０は、オーバハングした部分において、第１の半導体チップ１１０と対向する面と反対側の面に形成された第２のボンディングパッド（不図示）と、当該第２のボンディングパッドと基板１０２とを接続するボンディングワイヤ１２２（第２のボンディングワイヤ）と、を含む。
図３は、本実施の形態における半導体装置１００の製造手順を示す工程断面図である。以下、図３を参照して半導体装置１００の製造手順を説明する。
まず、基板１０２上にマウント材である接着剤１３０を介して第１の半導体チップ１１０を取り付ける。接着剤１３０は、たとえば、Ａｇペースト等の導電ペースト、エポキシ樹脂等の絶縁ペーストまたはダイアタッチフィルム（ＤＡＦ：Die Attach Film）等とすることができる。次いで、第１の半導体チップ１１０の第１のボンディングパッドと基板１０２とをボンディングワイヤ１１２を介して電気的に接続する。これにより、第１の半導体チップ１１０が基板１０２上に搭載される。
まず、基板１０２上にマウント材である接着剤１３０を介して第１の半導体チップ１１０を取り付ける。接着剤１３０は、たとえば、Ａｇペースト等の導電ペースト、エポキシ樹脂等の絶縁ペーストまたはダイアタッチフィルム（ＤＡＦ：Die Attach Film）等とすることができる。次いで、第１の半導体チップ１１０の第１のボンディングパッドと基板１０２とをボンディングワイヤ１１２を介して電気的に接続する。これにより、第１の半導体チップ１１０が基板１０２上に搭載される。
つづいて、基板１０２上に搭載された第１の半導体チップ１１０上に、第２の半導体チップ１２０を積層搭載する。この工程は、第１の半導体チップ１１０上に、平面視で第１の半導体チップ１１０からオーバハングした部分を有するように、第２の半導体チップ１２０と同じサイズの絶縁樹脂１３２の層と第２の半導体チップ１２０とをこの順で配置する工程と、第２の半導体チップ１２０を第１の半導体チップ１１０の方向に押圧して、第１の半導体チップ１１０と第２の半導体チップ１２０との間に絶縁樹脂１３２を充填するとともに、第２の半導体チップ１２０が第１の半導体チップ１１０からオーバハングした部分と基板１０２との間にも絶縁樹脂１３２を充填する工程とを含む。
本実施の形態においては、第２の半導体チップ１２０の裏面に、マウント材として、全面に絶縁樹脂１３２の層を貼り付けておく。本実施の形態において、絶縁樹脂１３２の層は、フィルム状に形成された構成とすることができる。たとえば、絶縁樹脂１３２の層は、両面に接着性を有するフィルム状の層とすることができる。
また、絶縁樹脂１３２の層は、下段の第１の半導体チップ１１０の厚さ以上の膜厚を有する。とくに限定されないが、第２の半導体チップ１２０の下段に搭載する第１の半導体チップ１１０の高さは、たとえば１５〜１００μｍ程度となる。絶縁樹脂１３２の層の膜厚は、ボンディングワイヤ１１２の高さを考慮して、第１の半導体チップ１１０の高さにさらに５０μｍ程度加えた膜厚以上とすることが望ましい。
このように、裏面にフィルム状の絶縁樹脂１３２が貼り付けられた第２の半導体チップ１２０を第１の半導体チップ１１０が搭載された基板１０２上に搭載し、第２の半導体チップ１２０を第１の半導体チップ１１０の方向に押圧する（図３（ａ））。絶縁樹脂１３２の層は未硬化の状態で第２の半導体チップ１２０の裏面に塗布される。第２の半導体チップ１２０を第１の半導体チップ１１０上に搭載する時に、第２の半導体チップ１２０を加熱することができる。これにより、絶縁樹脂１３２の層が軟化（ゲル化）して、粘度が低下し、第１の半導体チップ１１０のボンディングワイヤ１１２を変形することなく、ボンディングワイヤ１１２を絶縁樹脂１３２で埋め込むことができる。この後、絶縁樹脂１３２を硬化する。これにより、第１の半導体チップ１１０と第２の半導体チップ１２０との間に絶縁樹脂１３２が充填され、第１の半導体チップ１１０と第２の半導体チップ１２０との間の領域が絶縁樹脂１３２により埋め込まれた構成とすることができる。また、このとき、第２の半導体チップ１２０が第１の半導体チップ１１０上でオーバハングした部分の裏面に形成された絶縁樹脂１３２を基板１０２と接触させる。これにより、第２の半導体チップ１２０がオーバハングした部分と基板１０２との間にも絶縁樹脂１３２が充填される。さらに、同時に、第１の半導体チップ１１０のボンディングワイヤ１１２が一括して絶縁樹脂１３２で埋め込まれる。これにより、図３（ｂ）に示した構成となる。
この後、第２の半導体チップ１２０の表面に形成された第２のボンディングパッドと基板１０２とをボンディングワイヤ１２２を介して電気的に接続する。これにより、第２の半導体チップ１２０が基板１０２上に搭載される（図３（ｃ））。
つづいて、第２の半導体チップ１２０、第１の半導体チップ１１０、および第２の半導体チップ１２０のボンディングワイヤ１２２を封止樹脂１４０で封止する。これにより、図１に示した構成の半導体装置１００が得られる。
また、絶縁樹脂１３２として、両面に接着性を有するフィルム状の層を用いる場合、第２の半導体チップ１２０の裏面に貼り付けるのではなく、第２の半導体チップ１２０を搭載する前に、絶縁樹脂１３２を第１の半導体チップ１１０上に貼り付けておくこともできる。この場合、絶縁樹脂１３２を平面視で第２の半導体チップ１２０と同じサイズ以上にしておき、第１の半導体チップ１１０上の第２の半導体チップ１２０を搭載するのと同じ箇所に絶縁樹脂１３２を配置しておく。次いで、絶縁樹脂１３２と重なるように第２の半導体チップ１２０を絶縁樹脂１３２上に搭載し、第２の半導体チップ１２０を第１の半導体チップ１１０の方向に押圧する。これによっても、図３（ｂ）に示した構成とすることができる。
本実施の形態における半導体装置１００の効果を説明する。
本実施の形態において、第２の半導体チップ１２０と第１の半導体チップ１１０との間に充填される絶縁樹脂１３２が第２の半導体チップ１２０の第１の半導体チップ１１０からオーバハングした部分の下方にも充填されているため、簡易な手順でオーバハングした部分の封止樹脂の未充填やボイドの発生を防ぐことができる。また、第２の半導体チップ１２０と第１の半導体チップ１１０との配置に関わらず、封止樹脂の未充填やボイドの発生を防ぐことができる。
本実施の形態において、第２の半導体チップ１２０と第１の半導体チップ１１０との間に充填される絶縁樹脂１３２が第２の半導体チップ１２０の第１の半導体チップ１１０からオーバハングした部分の下方にも充填されているため、簡易な手順でオーバハングした部分の封止樹脂の未充填やボイドの発生を防ぐことができる。また、第２の半導体チップ１２０と第１の半導体チップ１１０との配置に関わらず、封止樹脂の未充填やボイドの発生を防ぐことができる。
さらに、第２の半導体チップ１２０のオーバハングした部分の下方に絶縁樹脂１３２が充填されているため、第２の半導体チップ１２０のボンディングを行う際に、絶縁樹脂１３２が支えとなり、ボンディングワイヤ１２２のボンディングを良好に行うことができる。さらに、第１の半導体チップ１１０のボンディングワイヤ１１２が絶縁樹脂１３２で埋め込まれた構成となるので、封止樹脂１４０によるワイヤ流れや封止樹脂１４０に含まれるフィラー等によるワイヤへの影響をなくすことができる。
本実施の形態においては、ボンディングワイヤ１１２が一種類の絶縁樹脂１３２により埋め込まれているので、ボンディングワイヤ１１２を取り囲む材料の線膨張の違い等によるボンディングワイヤ１１２の破断の可能性もなくすことができる。さらに、スペーサレスの構造となり、パッケージを小型化することもできる。
（他の例）
図４は、図１から図３に示した半導体装置１００の他の例を示す図である。図４（ａ）は、断面図、図４（ｂ）は、平面図である。図４（ａ）は、図４（ｂ）のＢ−Ｂ’断面図に該当する。なお、図４（ｂ）では、各要素の配置関係をわかりやすくするために、各要素を線でのみ記載している。
図４は、図１から図３に示した半導体装置１００の他の例を示す図である。図４（ａ）は、断面図、図４（ｂ）は、平面図である。図４（ａ）は、図４（ｂ）のＢ−Ｂ’断面図に該当する。なお、図４（ｂ）では、各要素の配置関係をわかりやすくするために、各要素を線でのみ記載している。
本例において、基板１０２上の第１の半導体チップ１１０と同層には、第１の半導体チップ１１０と並置してさらに第３の半導体チップ１５０が搭載された構成とすることができる。第２の半導体チップ１２０は、第１の半導体チップ１１０と第３の半導体チップ１５０とを覆うとともに、第１の半導体チップ１１０および第３の半導体チップ１５０からオーバハングした部分を有する構成とすることができる。
第３の半導体チップ１５０は、第２の半導体チップ１２０と対向する面に形成されたボンディングパッド（不図示）と、当該ボンディングパッドと基板１０２とを接続するボンディングワイヤ１５２とを含む。ここで、ボンディングワイヤ１５２も、絶縁樹脂１３２により完全に埋め込まれた構成とすることができる。また、第２の半導体チップ１２０が第１の半導体チップ１１０および第３の半導体チップ１５０からオーバハングした部分、すなわち平面視で第２の半導体チップ１２０の下方に第１の半導体チップ１１０または第３の半導体チップ１５０が形成されていない箇所においては、絶縁樹脂１３２が基板１０２と接触して第２の半導体チップ１２０と基板１０２との間が絶縁樹脂１３２で充填された構成とすることができる。
本例において、第２の半導体チップ１２０を第１の半導体チップ１１０上に搭載する際の絶縁樹脂１３２の層の膜厚は、第１の半導体チップ１１０と第３の半導体チップ１５０のうち、高さの高い方のチップの高さにさらに５０μｍ程度加えた膜厚以上とすることができる。このような構成としても、図１から図３に示した半導体装置１００と同様の効果が得られる。
図５は、図４（ｂ）に示した半導体装置１００の平面図の他の例を示す図である。図４（ａ）は、図５のＢ−Ｂ’断面図にも該当する。なお、図５でも、各要素の配置関係をわかりやすくするために、各要素を線でのみ記載している。
図示したように、基板１０２上の第１の半導体チップ１１０および第３の半導体チップ１５０と同層には、これらと並置してさらに半導体チップ１６０が搭載された構成とすることができる。第２の半導体チップ１２０は、第１の半導体チップ１１０、第３の半導体チップ１５０、および半導体チップ１６０を覆うとともに、これらからオーバハングした部分を有する構成とすることができる。
半導体チップ１６０は、第２の半導体チップ１２０と対向する面に形成されたボンディングパッド（不図示）と、当該ボンディングパッドと基板１０２とを接続するボンディングワイヤ１６２とを含む。ここで、ボンディングワイヤ１６２も、絶縁樹脂１３２により完全に埋め込まれた構成とすることができる。また、第２の半導体チップ１２０が第１の半導体チップ１１０、第３の半導体チップ１５０および半導体チップ１６０からオーバハングした部分、すなわち平面視で第２の半導体チップ１２０の下方に第１の半導体チップ１１０、第３の半導体チップ１５０、または半導体チップ１６０が形成されていない箇所においては、絶縁樹脂１３２が基板１０２と接触して第２の半導体チップ１２０と基板１０２との間が絶縁樹脂１３２で充填された構成とすることができる。
本例において、第２の半導体チップ１２０を第１の半導体チップ１１０上に搭載する際の絶縁樹脂１３２の膜厚は、第１の半導体チップ１１０、第３の半導体チップ１５０および半導体チップ１６０のうち、高さが最も高いチップの高さにさらに５０μｍ程度加えた膜厚以上とすることができる。このような構成としても、図１から図３に示した半導体装置１００と同様の効果が得られる。
図６および図７は、図１から図５に示した半導体装置１００のまた他の例を示す図である。図６は断面図、図７は平面図である。図６（ａ）は、図７のＣ−Ｃ’断面図に該当する。なお、図７でも、各要素の配置関係をわかりやすくするために、各要素を線でのみ記載している。図６（ａ）では、第２の半導体チップ１２０の下に一つの第１の半導体チップ１１０が設けられた構成、図６（ｂ）は、図４と同様、第２の半導体チップ１２０の下に第１の半導体チップ１１０と第３の半導体チップ１５０とが設けられた構成を示す。ここでは、下段に搭載された第１の半導体チップ１１０が完全に第２の半導体チップ１２０に覆われていない点で図１から図５に示した例と異なる。
この例においても、第２の半導体チップ１２０は、第１の半導体チップ１１０や第３の半導体チップ１５０からオーバハングした部分を有する構成とすることができる。第２の半導体チップ１２０は、下段の半導体チップのボンディングワイヤ１１２やボンディングワイヤ１５２の少なくとも一部の上でオーバハングした構成とすることができる。また、絶縁樹脂１３２は、第２の半導体チップ１２０がオーバハングした部分の下方に位置するボンディングワイヤ１１２を埋め込む。
また、第２の半導体チップ１２０が第１の半導体チップ１１０および第３の半導体チップ１５０からオーバハングした部分、すなわち平面視で第２の半導体チップ１２０の下方に第１の半導体チップ１１０または第３の半導体チップ１５０が形成されていない箇所においては、絶縁樹脂１３２が基板１０２と接触して第２の半導体チップ１２０と基板１０２との間が絶縁樹脂１３２で充填された構成とすることができる。このような構成としても、図１から図５に示した半導体装置１００と同様の効果が得られる。
図８は、図７に示した半導体装置１００の他の例を示す平面図である。なお、図８でも、各要素の配置関係をわかりやすくするために、各要素を線でのみ記載している。ここでは、下段に搭載された第１の半導体チップ１１０上に、さらに半導体チップ１７０が設けられている点で図７に示した例と異なる。
半導体チップ１７０は、第１の半導体チップ１１０と対向する面と反対側の面に形成されたボンディングパッド（不図示）と、当該ボンディングパッドと基板１０２とを接続するボンディングワイヤ１７２とを含む。本例において、半導体チップ１７０は、第２の半導体チップ１２０に取り付けられたのと同様の絶縁樹脂１３２により、第１の半導体チップ１１０上にマウントされた構成とすることもでき、また、接着剤１３０と同様の接着剤により、第１の半導体チップ１１０上にマウントされた構成とすることもできる。このような構成としても、図１から図３に示した半導体装置１００と同様の効果が得られる。
図９は、図１から図３に示した半導体装置１００の他の例を示す断面図である。ここでは、下段に搭載された第１の半導体チップ１１０のボンディングワイヤ１１２が絶縁樹脂１３２により完全に埋め込まれていない点で図１から図３に示した例と異なる。
すなわち、この例では、第２の半導体チップ１２０は、ボンディングワイヤ１１２の少なくとも一部の上でオーバハングした構成とすることができる。また、絶縁樹脂１３２は、第２の半導体チップ１２０がオーバハングした部分の下方に位置するボンディングワイヤ１１２の一部、すなわち第１の半導体チップ１１０の表面のボンディングパッドとの接続部分を埋め込んでいる。第１の半導体チップ１１０の残りの部分は、封止樹脂１４０により埋め込まれている。
このような構成としても、簡易な手順で樹脂の未充填やボイドの発生を防ぐことができる。また、第２の半導体チップ１２０のボンディングを行う際に、絶縁樹脂１３２が支えとなり、ボンディングワイヤ１２２のボンディングを良好に行うことができる。さらに、第１の半導体チップ１１０の表面のボンディングパッドとの接続部分が絶縁樹脂１３２で埋め込まれているため、封止樹脂１４０によるワイヤ流れ等を防ぐことができる。
図１０は、図１から図３に示した半導体装置１００の他の例を示す断面図である。本例において、第１の半導体チップ１１０がボンディングワイヤ１１２ではなく、バンプ１１４を介して基板１０２とフリップチップ接続された構成である点で図１から図３に示した構成と異なる。このような構成としても、簡易な手順でオーバハングした部分の樹脂の未充填やボイドの発生を防ぐことができる。また、第２の半導体チップ１２０のボンディングを行う際に、絶縁樹脂１３２が支えとなり、ボンディングワイヤ１２２のボンディングを良好に行うことができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
以上の実施の形態において、絶縁樹脂１３２がフィルム状に形成されたフィルム状の層である場合を例として説明したが、絶縁樹脂１３２は、液状タイプの樹脂とすることもできる。たとえば、液状タイプの樹脂を第１の半導体チップ１１０の表面に多めに塗布して、第２の半導体チップ１２０を第１の半導体チップ１１０上に配置して半導体装置１００を製造することもできる。また、液状タイプの樹脂の形状がある程度維持できるのであれば、液状タイプの樹脂を第２の半導体チップ１２０の裏面に塗布して、第１の半導体チップ１１０上に配置して半導体装置１００を製造することもできる。
１００ 半導体装置
１０２ 基板
１１０ 第１の半導体チップ
１１２ ボンディングワイヤ
１１４ バンプ
１２０ 第２の半導体チップ
１２２ ボンディングワイヤ
１３０ 接着剤
１３２ 絶縁樹脂
１４０ 封止樹脂
１５０ 第３の半導体チップ
１５２ ボンディングワイヤ
１６０ 半導体チップ
１６２ ボンディングワイヤ
１７０ 半導体チップ
１７２ ボンディングワイヤ
１０２ 基板
１１０ 第１の半導体チップ
１１２ ボンディングワイヤ
１１４ バンプ
１２０ 第２の半導体チップ
１２２ ボンディングワイヤ
１３０ 接着剤
１３２ 絶縁樹脂
１４０ 封止樹脂
１５０ 第３の半導体チップ
１５２ ボンディングワイヤ
１６０ 半導体チップ
１６２ ボンディングワイヤ
１７０ 半導体チップ
１７２ ボンディングワイヤ
以上の実施の形態において、絶縁樹脂１３２がフィルム状に形成されたフィルム状の層である場合を例として説明したが、絶縁樹脂１３２は、液状タイプの樹脂とすることもできる。たとえば、液状タイプの樹脂を第１の半導体チップ１１０の表面に多めに塗布して、第２の半導体チップ１２０を第１の半導体チップ１１０上に配置して半導体装置１００を製造することもできる。また、液状タイプの樹脂の形状がある程度維持できるのであれば、液状タイプの樹脂を第２の半導体チップ１２０の裏面に塗布して、第１の半導体チップ１１０上に配置して半導体装置１００を製造することもできる。
なお、本発明は、以下の構成を適用することも可能である。
（１）
基板と、
前記基板上に搭載された第１の半導体チップと、
前記第１の半導体チップ上に当該第１の半導体チップから離間した状態で積層されるとともに、前記第１の半導体チップからオーバハングした部分を有して設けられた第２の半導体チップと、
前記第１の半導体チップと前記第２の半導体チップとの間に充填されるとともに、前記第２の半導体チップが前記第１の半導体チップからオーバハングした部分と前記基板との間に充填された絶縁樹脂と、
を含む半導体装置。
（２）
（１）に記載の半導体装置において、
前記第２の半導体チップの、前記第１の半導体チップと対向する面全面に前記絶縁樹脂が形成された半導体装置。
（３）
（１）または（２）に記載の半導体装置において、
前記第１の半導体チップは、前記第２の半導体チップと対向する面に形成された第１のボンディングパッドと、当該第１のボンディングパッドと前記基板とを接続する第１のボンディングワイヤとを含み、
前記第２の半導体チップは、前記第１のボンディングワイヤの少なくとも一部の上でオーバハングし、
前記絶縁樹脂は、前記第２の半導体チップがオーバハングした部分の下方に位置する前記第１のボンディングワイヤの少なくとも一部を充填する半導体装置。
（４）
（１）から（３）いずれに記載の半導体装置において、
前記第２の半導体チップは、前記オーバハングした部分において、前記第１の半導体チップと対向する面と反対側の面に形成された第２のボンディングパッドと、当該第２のボンディングパッドと前記基板とを接続する第２のボンディングワイヤと、を含む半導体装置。
（５）
基板上に搭載された第１の半導体チップ上に、第２の半導体チップを積層搭載する工程を含み、
当該工程は、
前記第１の半導体チップ上に、平面視で前記第１の半導体チップからオーバハングした部分を有するように、前記第２の半導体チップと同じサイズの絶縁樹脂の層と前記第２の半導体チップとをこの順で配置する工程と、
前記第２の半導体チップを前記第１の半導体チップの方向に押圧して、前記第１の半導体チップと前記第２の半導体チップとの間に前記絶縁樹脂を充填するとともに、前記第２の半導体チップが前記第１の半導体チップからオーバハングした部分と前記基板との間にも前記絶縁樹脂を充填する工程と、
を含む半導体装置の製造方法。
（６）
（５）に記載の半導体装置の製造方法において、
前記絶縁樹脂の層と前記第２の半導体チップとをこの順で配置する工程において、前記第２の半導体チップの前記第１の半導体チップと対向する面の全面に前記絶縁樹脂の層を貼り付けた状態で、前記第２の半導体チップを前記第１の半導体チップ上に配置する半導体装置の製造方法。
（７）
（５）または（６）に記載の半導体装置の製造方法において、
前記絶縁樹脂の層は、前記第１の半導体チップの高さ以上の膜厚を有する半導体装置の製造方法。
（８）
（５）から（７）いずれかに記載の半導体装置の製造方法において、
前記絶縁樹脂の層は、フィルム状に形成された層である半導体装置の製造方法。
なお、本発明は、以下の構成を適用することも可能である。
（１）
基板と、
前記基板上に搭載された第１の半導体チップと、
前記第１の半導体チップ上に当該第１の半導体チップから離間した状態で積層されるとともに、前記第１の半導体チップからオーバハングした部分を有して設けられた第２の半導体チップと、
前記第１の半導体チップと前記第２の半導体チップとの間に充填されるとともに、前記第２の半導体チップが前記第１の半導体チップからオーバハングした部分と前記基板との間に充填された絶縁樹脂と、
を含む半導体装置。
（２）
（１）に記載の半導体装置において、
前記第２の半導体チップの、前記第１の半導体チップと対向する面全面に前記絶縁樹脂が形成された半導体装置。
（３）
（１）または（２）に記載の半導体装置において、
前記第１の半導体チップは、前記第２の半導体チップと対向する面に形成された第１のボンディングパッドと、当該第１のボンディングパッドと前記基板とを接続する第１のボンディングワイヤとを含み、
前記第２の半導体チップは、前記第１のボンディングワイヤの少なくとも一部の上でオーバハングし、
前記絶縁樹脂は、前記第２の半導体チップがオーバハングした部分の下方に位置する前記第１のボンディングワイヤの少なくとも一部を充填する半導体装置。
（４）
（１）から（３）いずれに記載の半導体装置において、
前記第２の半導体チップは、前記オーバハングした部分において、前記第１の半導体チップと対向する面と反対側の面に形成された第２のボンディングパッドと、当該第２のボンディングパッドと前記基板とを接続する第２のボンディングワイヤと、を含む半導体装置。
（５）
基板上に搭載された第１の半導体チップ上に、第２の半導体チップを積層搭載する工程を含み、
当該工程は、
前記第１の半導体チップ上に、平面視で前記第１の半導体チップからオーバハングした部分を有するように、前記第２の半導体チップと同じサイズの絶縁樹脂の層と前記第２の半導体チップとをこの順で配置する工程と、
前記第２の半導体チップを前記第１の半導体チップの方向に押圧して、前記第１の半導体チップと前記第２の半導体チップとの間に前記絶縁樹脂を充填するとともに、前記第２の半導体チップが前記第１の半導体チップからオーバハングした部分と前記基板との間にも前記絶縁樹脂を充填する工程と、
を含む半導体装置の製造方法。
（６）
（５）に記載の半導体装置の製造方法において、
前記絶縁樹脂の層と前記第２の半導体チップとをこの順で配置する工程において、前記第２の半導体チップの前記第１の半導体チップと対向する面の全面に前記絶縁樹脂の層を貼り付けた状態で、前記第２の半導体チップを前記第１の半導体チップ上に配置する半導体装置の製造方法。
（７）
（５）または（６）に記載の半導体装置の製造方法において、
前記絶縁樹脂の層は、前記第１の半導体チップの高さ以上の膜厚を有する半導体装置の製造方法。
（８）
（５）から（７）いずれかに記載の半導体装置の製造方法において、
前記絶縁樹脂の層は、フィルム状に形成された層である半導体装置の製造方法。
Claims (8)
- 基板と、
前記基板上に搭載された第１の半導体チップと、
前記第１の半導体チップ上に当該第１の半導体チップから離間した状態で積層されるとともに、前記第１の半導体チップからオーバハングした部分を有して設けられた第２の半導体チップと、
前記第１の半導体チップと前記第２の半導体チップとの間に充填されるとともに、前記第２の半導体チップが前記第１の半導体チップからオーバハングした部分と前記基板との間に充填された絶縁樹脂と、
を含む半導体装置。 - 請求項１に記載の半導体装置において、
前記第２の半導体チップの、前記第１の半導体チップと対向する面全面に前記絶縁樹脂が形成された半導体装置。 - 請求項１または２に記載の半導体装置において、
前記第１の半導体チップは、前記第２の半導体チップと対向する面に形成された第１のボンディングパッドと、当該第１のボンディングパッドと前記基板とを接続する第１のボンディングワイヤとを含み、
前記第２の半導体チップは、前記第１のボンディングワイヤの少なくとも一部の上でオーバハングし、
前記絶縁樹脂は、前記第２の半導体チップがオーバハングした部分の下方に位置する前記第１のボンディングワイヤの少なくとも一部を充填する半導体装置。 - 請求項１から３いずれに記載の半導体装置において、
前記第２の半導体チップは、前記オーバハングした部分において、前記第１の半導体チップと対向する面と反対側の面に形成された第２のボンディングパッドと、当該第２のボンディングパッドと前記基板とを接続する第２のボンディングワイヤと、を含む半導体装置。 - 基板上に搭載された第１の半導体チップ上に、第２の半導体チップを積層搭載する工程を含み、
当該工程は、
前記第１の半導体チップ上に、平面視で前記第１の半導体チップからオーバハングした部分を有するように、前記第２の半導体チップと同じサイズの絶縁樹脂の層と前記第２の半導体チップとをこの順で配置する工程と、
前記第２の半導体チップを前記第１の半導体チップの方向に押圧して、前記第１の半導体チップと前記第２の半導体チップとの間に前記絶縁樹脂を充填するとともに、前記第２の半導体チップが前記第１の半導体チップからオーバハングした部分と前記基板との間にも前記絶縁樹脂を充填する工程と、
を含む半導体装置の製造方法。 - 請求項５に記載の半導体装置の製造方法において、
前記絶縁樹脂の層と前記第２の半導体チップとをこの順で配置する工程において、前記第２の半導体チップの前記第１の半導体チップと対向する面の全面に前記絶縁樹脂の層を貼り付けた状態で、前記第２の半導体チップを前記第１の半導体チップ上に配置する半導体装置の製造方法。 - 請求項５または６に記載の半導体装置の製造方法において、
前記絶縁樹脂の層は、前記第１の半導体チップの高さ以上の膜厚を有する半導体装置の製造方法。 - 請求項５から７いずれかに記載の半導体装置の製造方法において、
前記絶縁樹脂の層は、フィルム状に形成された層である半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012207739A JP2013016850A (ja) | 2012-09-21 | 2012-09-21 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012207739A JP2013016850A (ja) | 2012-09-21 | 2012-09-21 | 半導体装置およびその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008291461A Division JP2010118554A (ja) | 2008-11-13 | 2008-11-13 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013016850A true JP2013016850A (ja) | 2013-01-24 |
Family
ID=47689137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012207739A Pending JP2013016850A (ja) | 2012-09-21 | 2012-09-21 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013016850A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019509620A (ja) * | 2016-03-31 | 2019-04-04 | エルジー・ケム・リミテッド | 半導体装置および半導体装置の製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001018864A1 (fr) * | 1999-09-03 | 2001-03-15 | Seiko Epson Corporation | Dispositif a semi-conducteurs, son procede de fabrication, carte de circuit et dispositif electronique |
| JP2002222914A (ja) * | 2001-01-26 | 2002-08-09 | Sony Corp | 半導体装置及びその製造方法 |
| JP2004014913A (ja) * | 2002-06-10 | 2004-01-15 | Seiko Epson Corp | 半導体集積回路、信号伝送装置、電気光学装置および電子機器 |
| JP2004158716A (ja) * | 2002-11-07 | 2004-06-03 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2006049569A (ja) * | 2004-08-04 | 2006-02-16 | Sharp Corp | スタック型半導体装置パッケージおよびその製造方法 |
| JP2008098620A (ja) * | 2006-09-14 | 2008-04-24 | Shin Etsu Chem Co Ltd | システムインパッケージ型半導体装置用の樹脂組成物セット |
-
2012
- 2012-09-21 JP JP2012207739A patent/JP2013016850A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001018864A1 (fr) * | 1999-09-03 | 2001-03-15 | Seiko Epson Corporation | Dispositif a semi-conducteurs, son procede de fabrication, carte de circuit et dispositif electronique |
| JP2002222914A (ja) * | 2001-01-26 | 2002-08-09 | Sony Corp | 半導体装置及びその製造方法 |
| JP2004014913A (ja) * | 2002-06-10 | 2004-01-15 | Seiko Epson Corp | 半導体集積回路、信号伝送装置、電気光学装置および電子機器 |
| JP2004158716A (ja) * | 2002-11-07 | 2004-06-03 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2006049569A (ja) * | 2004-08-04 | 2006-02-16 | Sharp Corp | スタック型半導体装置パッケージおよびその製造方法 |
| JP2008098620A (ja) * | 2006-09-14 | 2008-04-24 | Shin Etsu Chem Co Ltd | システムインパッケージ型半導体装置用の樹脂組成物セット |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019509620A (ja) * | 2016-03-31 | 2019-04-04 | エルジー・ケム・リミテッド | 半導体装置および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010118554A (ja) | 半導体装置およびその製造方法 | |
| JP5415823B2 (ja) | 電子回路装置及びその製造方法 | |
| US7116002B2 (en) | Overhang support for a stacked semiconductor device, and method of forming thereof | |
| JP5032623B2 (ja) | 半導体記憶装置 | |
| CN108701664B (zh) | 用于经封装半导体裸片的内部热扩散的设备及方法 | |
| JP2015176906A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2004312008A (ja) | 半導体マルチチップパッケージ及びその製造方法 | |
| CN106847781B (zh) | 功率模块封装及其制造方法 | |
| JP2012028510A (ja) | 回路装置及びその製造方法 | |
| JP6469660B2 (ja) | 半導体装置の製造方法 | |
| JP2021048195A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4203031B2 (ja) | 積層型電子部品の製造方法 | |
| JP5983249B2 (ja) | 半導体モジュールの製造方法 | |
| JP2015216263A (ja) | 半導体装置 | |
| JP4939916B2 (ja) | 多層プリント配線板およびその製造方法 | |
| JP2012009655A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
| JP2011243724A (ja) | 半導体装置およびその製造方法 | |
| US20110316151A1 (en) | Semiconductor package and method for manufacturing semiconductor package | |
| JP2004193363A (ja) | 半導体装置及びその製造方法 | |
| JP2013016850A (ja) | 半導体装置およびその製造方法 | |
| JP4647673B2 (ja) | 放熱型多穿孔半導体パッケージ | |
| JP2011071234A (ja) | 半導体装置およびその製造方法 | |
| JP2021111700A (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
| JP2008235492A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4995764B2 (ja) | リード支持型半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130605 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130709 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131105 |