JP2013016850A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2013016850A JP2013016850A JP2012207739A JP2012207739A JP2013016850A JP 2013016850 A JP2013016850 A JP 2013016850A JP 2012207739 A JP2012207739 A JP 2012207739A JP 2012207739 A JP2012207739 A JP 2012207739A JP 2013016850 A JP2013016850 A JP 2013016850A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- insulating resin
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】複数の半導体チップが積層されてオーバハングした部分が生じる場合でも、簡易な手順および構成でオーバハングした部分の樹脂の未充填を防ぐ。
【解決手段】半導体装置100は、基板102と、基板102上に搭載された第1の半導体チップ110と、第1の半導体チップ110上に第1の半導体チップ110から離間した状態で積層されるとともに、第1の半導体チップ110からオーバハングした部分を有して設けられた第2の半導体チップ120と、第1の半導体チップ110と第2の半導体チップ120との間に充填されるとともに、第2の半導体チップ120が第1の半導体チップ110からオーバハングした部分と基板102との間に充填された絶縁樹脂132と、を含む。
【選択図】図10
【解決手段】半導体装置100は、基板102と、基板102上に搭載された第1の半導体チップ110と、第1の半導体チップ110上に第1の半導体チップ110から離間した状態で積層されるとともに、第1の半導体チップ110からオーバハングした部分を有して設けられた第2の半導体チップ120と、第1の半導体チップ110と第2の半導体チップ120との間に充填されるとともに、第2の半導体チップ120が第1の半導体チップ110からオーバハングした部分と基板102との間に充填された絶縁樹脂132と、を含む。
【選択図】図10
Description
本発明は、半導体装置およびその製造方法に関する。
複数の半導体素子を配線基板等の基板に搭載する際、半導体素子上に同等サイズの半導体素子をスタックする時は、下段の半導体素子上にその半導体素子よりもサイズの小さいスペーサ(かさ上げ)を設け、その上に上段の半導体素子を設ける構成がとられる。これは下段の半導体素子のワイヤと上段の半導体素子が接触することを回避するためである。しかし、スペーサによってオーバハング構造が生じ、封止樹脂のフィラーの大きさにより、オーバハング構造下に封止樹脂の未充填およびボイド等が発生するという問題があった。
特許文献1(特開2006−128169号公報)には、スペーサを用いない構成の半導体装置が記載されている。当該文献には、基板に搭載された第1の半導体チップ上に積層された第2の半導体チップの底部に2種の接着層が形成されており、第1の半導体チップのワイヤが接着層に入り込んだ構成が記載されている。
しかし、特許文献1においては、上段の半導体チップが下段の半導体チップよりサイズが大きい場合にオーバハング構造が生じ、依然としてオーバハング構造下に封止樹脂の未充填およびボイド等が発生するという問題があった。また、上段の半導体素子が下段の半導体素子よりもサイズが大きい場合、上段の半導体素子のボンディング時の支えがないためボンディングの強度が充分でなく、ボンディングが行えない可能性もある。
特許文献2(特開2000−277559号公報)には、基板上に、第1のペレット(素子)と、下段の第1のペレットのボンディングパッドと重ならないように上段に第2のペレットとが積層されており、第2のペレットが第1のペレットからはみ出した部分(オーバハング構造)と基板との間の空間に絶縁材が充填された構成が記載されている。この構成により、上層のペレットを充分に固定することができるとされている。
しかし、特許文献2に記載の技術では、第2のペレットが下段の第1のペレットのボンディングパッドと重ならないような特殊な配置となっており、半導体素子の形状や配置に制限がある。また、第2のペレットを第1のペレット上に積層した後に、絶縁材を充填する手順が増え、工程数が増加するという問題もある。
本発明によれば、
基板と、
前記基板上に搭載された第1の半導体チップと、
前記第1の半導体チップ上に当該第1の半導体チップから離間した状態で積層されるとともに、前記第1の半導体チップからオーバハングした部分を有して設けられた第2の半導体チップと、
前記第1の半導体チップと前記第2の半導体チップとの間に充填されるとともに、前記第2の半導体チップが前記第1の半導体チップからオーバハングした部分と前記基板との間に充填された絶縁樹脂と、
を含む半導体装置が提供される。
基板と、
前記基板上に搭載された第1の半導体チップと、
前記第1の半導体チップ上に当該第1の半導体チップから離間した状態で積層されるとともに、前記第1の半導体チップからオーバハングした部分を有して設けられた第2の半導体チップと、
前記第1の半導体チップと前記第2の半導体チップとの間に充填されるとともに、前記第2の半導体チップが前記第1の半導体チップからオーバハングした部分と前記基板との間に充填された絶縁樹脂と、
を含む半導体装置が提供される。
本発明によれば、
基板上に搭載された第1の半導体チップ上に、第2の半導体チップを積層搭載する工程を含み、
当該工程は、
前記第1の半導体チップ上に、平面視で前記第1の半導体チップからオーバハングした部分を有するように、前記第2の半導体チップと同じサイズの絶縁樹脂の層と前記第2の半導体チップとをこの順で配置する工程と、
前記第2の半導体チップを前記第1の半導体チップの方向に押圧して、前記第1の半導体チップと前記第2の半導体チップとの間に前記絶縁樹脂を充填するとともに、前記第2の半導体チップが前記第1の半導体チップからオーバハングした部分と前記基板との間にも前記絶縁樹脂を充填する工程と、
を含む半導体装置の製造方法が提供される。
基板上に搭載された第1の半導体チップ上に、第2の半導体チップを積層搭載する工程を含み、
当該工程は、
前記第1の半導体チップ上に、平面視で前記第1の半導体チップからオーバハングした部分を有するように、前記第2の半導体チップと同じサイズの絶縁樹脂の層と前記第2の半導体チップとをこの順で配置する工程と、
前記第2の半導体チップを前記第1の半導体チップの方向に押圧して、前記第1の半導体チップと前記第2の半導体チップとの間に前記絶縁樹脂を充填するとともに、前記第2の半導体チップが前記第1の半導体チップからオーバハングした部分と前記基板との間にも前記絶縁樹脂を充填する工程と、
を含む半導体装置の製造方法が提供される。
この構成によれば、第2の半導体チップと第1の半導体チップとの間に設けられる絶縁樹脂が第2の半導体チップが第1の半導体チップからオーバハングした部分の下方にも配置されているため、簡易な手順および構成で封止樹脂の未充填やボイドの発生を防ぐことができる。また、第2の半導体チップと第1の半導体チップとの配置に関わらず、封止樹脂の未充填やボイドの発生を防ぐことができる。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
本発明によれば、複数の半導体チップが積層されてオーバハングした部分が生じる場合でも、簡易な手順および構成で封止樹脂の未充填を防ぐことができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図1は、本実施の形態における半導体装置100の構成を示す断面図である。図2は、半導体装置100を模式的に示した平面図である。図1は、図2のA−A’断面図に該当する。なお、図2では、各要素の配置関係をわかりやすくするために、各要素を線でのみ記載している。
半導体装置100は、基板102と、基板102上に搭載された第1の半導体チップ110と、第1の半導体チップ110上に積層された第2の半導体チップ120と、を含む。第2の半導体チップ120は、第1の半導体チップ110から離間した状態で積層されるとともに、第1の半導体チップ110からオーバハングした部分を有して設けられている。オーバハングした部分とは、平面視で、第2の半導体チップ120下に第1の半導体チップ110が存在しない箇所のことである。基板102は、配線層を含む配線基板とすることができる。本実施の形態において、基板102は、複数の配線層が接続された多層配線基板とすることができる。
また、半導体装置100は、第1の半導体チップ110と第2の半導体チップ120との間に充填された絶縁樹脂132を含む。絶縁樹脂132は、第2の半導体チップ120が第1の半導体チップ110からオーバハングした部分と基板102との間にも充填して設けられる。絶縁樹脂132は、たとえば、エポキシ樹脂、硬化剤、シリカ等の充填材、可撓剤等を含む構成とすることができる。また、絶縁樹脂132は、たとえば、放熱効果等を有する構成とすることができる。このような効果を持たせるためには、絶縁樹脂132は、たとえば充填材としてアルミナ等を含む構成とすることができる。
半導体装置100は、さらに、第2の半導体チップ120および第1の半導体チップ110を埋め込む封止樹脂140を含む。封止樹脂140は、たとえばエポキシ樹脂、硬化剤、シリカ等の充填材、可撓剤等を含む構成とすることができる。また、封止樹脂140は、封止する第1の半導体チップ110や第2の半導体チップ120を保護するために、カーボンブラックを含む構成とすることができる。絶縁樹脂132も、カーボンブラックを含む構成としてもよいが、絶縁樹脂132は、さらに封止樹脂140で覆われるため、カーボンブラックの含有量を低くすることができる。
また、第1の半導体チップ110は、第2の半導体チップ120と対向する面に形成された第1のボンディングパッド(不図示)と、当該第1のボンディングパッドと基板102とを接続するボンディングワイヤ112(第1のボンディングワイヤ)とを含む。第2の半導体チップ120は、ボンディングワイヤ112の少なくとも一部の上でオーバハングした構成とすることができる。また、絶縁樹脂132は、第2の半導体チップ120がオーバハングした部分の下方に位置するボンディングワイヤ112の少なくとも一部を埋め込む。
本実施の形態において、第2の半導体チップ120の第1の半導体チップ110と対向する面(以下、裏面とも言う。)全面に絶縁樹脂132が形成されている。絶縁樹脂132は、少なくとも第1の半導体チップ110の第2の半導体チップ120との間隔以上の膜厚で、第2の半導体チップ120の裏面全面に形成されている。本実施の形態において、第2の半導体チップ120は、第1の半導体チップ110の全てのボンディングワイヤ112上でオーバハングした構成となっている。また、第1の半導体チップ110のボンディングワイヤ112は、絶縁樹脂132により完全に埋め込まれている。
第2の半導体チップ120は、オーバハングした部分において、第1の半導体チップ110と対向する面と反対側の面に形成された第2のボンディングパッド(不図示)と、当該第2のボンディングパッドと基板102とを接続するボンディングワイヤ122(第2のボンディングワイヤ)と、を含む。
図3は、本実施の形態における半導体装置100の製造手順を示す工程断面図である。以下、図3を参照して半導体装置100の製造手順を説明する。
まず、基板102上にマウント材である接着剤130を介して第1の半導体チップ110を取り付ける。接着剤130は、たとえば、Agペースト等の導電ペースト、エポキシ樹脂等の絶縁ペーストまたはダイアタッチフィルム(DAF:Die Attach Film)等とすることができる。次いで、第1の半導体チップ110の第1のボンディングパッドと基板102とをボンディングワイヤ112を介して電気的に接続する。これにより、第1の半導体チップ110が基板102上に搭載される。
まず、基板102上にマウント材である接着剤130を介して第1の半導体チップ110を取り付ける。接着剤130は、たとえば、Agペースト等の導電ペースト、エポキシ樹脂等の絶縁ペーストまたはダイアタッチフィルム(DAF:Die Attach Film)等とすることができる。次いで、第1の半導体チップ110の第1のボンディングパッドと基板102とをボンディングワイヤ112を介して電気的に接続する。これにより、第1の半導体チップ110が基板102上に搭載される。
つづいて、基板102上に搭載された第1の半導体チップ110上に、第2の半導体チップ120を積層搭載する。この工程は、第1の半導体チップ110上に、平面視で第1の半導体チップ110からオーバハングした部分を有するように、第2の半導体チップ120と同じサイズの絶縁樹脂132の層と第2の半導体チップ120とをこの順で配置する工程と、第2の半導体チップ120を第1の半導体チップ110の方向に押圧して、第1の半導体チップ110と第2の半導体チップ120との間に絶縁樹脂132を充填するとともに、第2の半導体チップ120が第1の半導体チップ110からオーバハングした部分と基板102との間にも絶縁樹脂132を充填する工程とを含む。
本実施の形態においては、第2の半導体チップ120の裏面に、マウント材として、全面に絶縁樹脂132の層を貼り付けておく。本実施の形態において、絶縁樹脂132の層は、フィルム状に形成された構成とすることができる。たとえば、絶縁樹脂132の層は、両面に接着性を有するフィルム状の層とすることができる。
また、絶縁樹脂132の層は、下段の第1の半導体チップ110の厚さ以上の膜厚を有する。とくに限定されないが、第2の半導体チップ120の下段に搭載する第1の半導体チップ110の高さは、たとえば15〜100μm程度となる。絶縁樹脂132の層の膜厚は、ボンディングワイヤ112の高さを考慮して、第1の半導体チップ110の高さにさらに50μm程度加えた膜厚以上とすることが望ましい。
このように、裏面にフィルム状の絶縁樹脂132が貼り付けられた第2の半導体チップ120を第1の半導体チップ110が搭載された基板102上に搭載し、第2の半導体チップ120を第1の半導体チップ110の方向に押圧する(図3(a))。絶縁樹脂132の層は未硬化の状態で第2の半導体チップ120の裏面に塗布される。第2の半導体チップ120を第1の半導体チップ110上に搭載する時に、第2の半導体チップ120を加熱することができる。これにより、絶縁樹脂132の層が軟化(ゲル化)して、粘度が低下し、第1の半導体チップ110のボンディングワイヤ112を変形することなく、ボンディングワイヤ112を絶縁樹脂132で埋め込むことができる。この後、絶縁樹脂132を硬化する。これにより、第1の半導体チップ110と第2の半導体チップ120との間に絶縁樹脂132が充填され、第1の半導体チップ110と第2の半導体チップ120との間の領域が絶縁樹脂132により埋め込まれた構成とすることができる。また、このとき、第2の半導体チップ120が第1の半導体チップ110上でオーバハングした部分の裏面に形成された絶縁樹脂132を基板102と接触させる。これにより、第2の半導体チップ120がオーバハングした部分と基板102との間にも絶縁樹脂132が充填される。さらに、同時に、第1の半導体チップ110のボンディングワイヤ112が一括して絶縁樹脂132で埋め込まれる。これにより、図3(b)に示した構成となる。
この後、第2の半導体チップ120の表面に形成された第2のボンディングパッドと基板102とをボンディングワイヤ122を介して電気的に接続する。これにより、第2の半導体チップ120が基板102上に搭載される(図3(c))。
つづいて、第2の半導体チップ120、第1の半導体チップ110、および第2の半導体チップ120のボンディングワイヤ122を封止樹脂140で封止する。これにより、図1に示した構成の半導体装置100が得られる。
また、絶縁樹脂132として、両面に接着性を有するフィルム状の層を用いる場合、第2の半導体チップ120の裏面に貼り付けるのではなく、第2の半導体チップ120を搭載する前に、絶縁樹脂132を第1の半導体チップ110上に貼り付けておくこともできる。この場合、絶縁樹脂132を平面視で第2の半導体チップ120と同じサイズ以上にしておき、第1の半導体チップ110上の第2の半導体チップ120を搭載するのと同じ箇所に絶縁樹脂132を配置しておく。次いで、絶縁樹脂132と重なるように第2の半導体チップ120を絶縁樹脂132上に搭載し、第2の半導体チップ120を第1の半導体チップ110の方向に押圧する。これによっても、図3(b)に示した構成とすることができる。
本実施の形態における半導体装置100の効果を説明する。
本実施の形態において、第2の半導体チップ120と第1の半導体チップ110との間に充填される絶縁樹脂132が第2の半導体チップ120の第1の半導体チップ110からオーバハングした部分の下方にも充填されているため、簡易な手順でオーバハングした部分の封止樹脂の未充填やボイドの発生を防ぐことができる。また、第2の半導体チップ120と第1の半導体チップ110との配置に関わらず、封止樹脂の未充填やボイドの発生を防ぐことができる。
本実施の形態において、第2の半導体チップ120と第1の半導体チップ110との間に充填される絶縁樹脂132が第2の半導体チップ120の第1の半導体チップ110からオーバハングした部分の下方にも充填されているため、簡易な手順でオーバハングした部分の封止樹脂の未充填やボイドの発生を防ぐことができる。また、第2の半導体チップ120と第1の半導体チップ110との配置に関わらず、封止樹脂の未充填やボイドの発生を防ぐことができる。
さらに、第2の半導体チップ120のオーバハングした部分の下方に絶縁樹脂132が充填されているため、第2の半導体チップ120のボンディングを行う際に、絶縁樹脂132が支えとなり、ボンディングワイヤ122のボンディングを良好に行うことができる。さらに、第1の半導体チップ110のボンディングワイヤ112が絶縁樹脂132で埋め込まれた構成となるので、封止樹脂140によるワイヤ流れや封止樹脂140に含まれるフィラー等によるワイヤへの影響をなくすことができる。
本実施の形態においては、ボンディングワイヤ112が一種類の絶縁樹脂132により埋め込まれているので、ボンディングワイヤ112を取り囲む材料の線膨張の違い等によるボンディングワイヤ112の破断の可能性もなくすことができる。さらに、スペーサレスの構造となり、パッケージを小型化することもできる。
(他の例)
図4は、図1から図3に示した半導体装置100の他の例を示す図である。図4(a)は、断面図、図4(b)は、平面図である。図4(a)は、図4(b)のB−B’断面図に該当する。なお、図4(b)では、各要素の配置関係をわかりやすくするために、各要素を線でのみ記載している。
図4は、図1から図3に示した半導体装置100の他の例を示す図である。図4(a)は、断面図、図4(b)は、平面図である。図4(a)は、図4(b)のB−B’断面図に該当する。なお、図4(b)では、各要素の配置関係をわかりやすくするために、各要素を線でのみ記載している。
本例において、基板102上の第1の半導体チップ110と同層には、第1の半導体チップ110と並置してさらに第3の半導体チップ150が搭載された構成とすることができる。第2の半導体チップ120は、第1の半導体チップ110と第3の半導体チップ150とを覆うとともに、第1の半導体チップ110および第3の半導体チップ150からオーバハングした部分を有する構成とすることができる。
第3の半導体チップ150は、第2の半導体チップ120と対向する面に形成されたボンディングパッド(不図示)と、当該ボンディングパッドと基板102とを接続するボンディングワイヤ152とを含む。ここで、ボンディングワイヤ152も、絶縁樹脂132により完全に埋め込まれた構成とすることができる。また、第2の半導体チップ120が第1の半導体チップ110および第3の半導体チップ150からオーバハングした部分、すなわち平面視で第2の半導体チップ120の下方に第1の半導体チップ110または第3の半導体チップ150が形成されていない箇所においては、絶縁樹脂132が基板102と接触して第2の半導体チップ120と基板102との間が絶縁樹脂132で充填された構成とすることができる。
本例において、第2の半導体チップ120を第1の半導体チップ110上に搭載する際の絶縁樹脂132の層の膜厚は、第1の半導体チップ110と第3の半導体チップ150のうち、高さの高い方のチップの高さにさらに50μm程度加えた膜厚以上とすることができる。このような構成としても、図1から図3に示した半導体装置100と同様の効果が得られる。
図5は、図4(b)に示した半導体装置100の平面図の他の例を示す図である。図4(a)は、図5のB−B’断面図にも該当する。なお、図5でも、各要素の配置関係をわかりやすくするために、各要素を線でのみ記載している。
図示したように、基板102上の第1の半導体チップ110および第3の半導体チップ150と同層には、これらと並置してさらに半導体チップ160が搭載された構成とすることができる。第2の半導体チップ120は、第1の半導体チップ110、第3の半導体チップ150、および半導体チップ160を覆うとともに、これらからオーバハングした部分を有する構成とすることができる。
半導体チップ160は、第2の半導体チップ120と対向する面に形成されたボンディングパッド(不図示)と、当該ボンディングパッドと基板102とを接続するボンディングワイヤ162とを含む。ここで、ボンディングワイヤ162も、絶縁樹脂132により完全に埋め込まれた構成とすることができる。また、第2の半導体チップ120が第1の半導体チップ110、第3の半導体チップ150および半導体チップ160からオーバハングした部分、すなわち平面視で第2の半導体チップ120の下方に第1の半導体チップ110、第3の半導体チップ150、または半導体チップ160が形成されていない箇所においては、絶縁樹脂132が基板102と接触して第2の半導体チップ120と基板102との間が絶縁樹脂132で充填された構成とすることができる。
本例において、第2の半導体チップ120を第1の半導体チップ110上に搭載する際の絶縁樹脂132の膜厚は、第1の半導体チップ110、第3の半導体チップ150および半導体チップ160のうち、高さが最も高いチップの高さにさらに50μm程度加えた膜厚以上とすることができる。このような構成としても、図1から図3に示した半導体装置100と同様の効果が得られる。
図6および図7は、図1から図5に示した半導体装置100のまた他の例を示す図である。図6は断面図、図7は平面図である。図6(a)は、図7のC−C’断面図に該当する。なお、図7でも、各要素の配置関係をわかりやすくするために、各要素を線でのみ記載している。図6(a)では、第2の半導体チップ120の下に一つの第1の半導体チップ110が設けられた構成、図6(b)は、図4と同様、第2の半導体チップ120の下に第1の半導体チップ110と第3の半導体チップ150とが設けられた構成を示す。ここでは、下段に搭載された第1の半導体チップ110が完全に第2の半導体チップ120に覆われていない点で図1から図5に示した例と異なる。
この例においても、第2の半導体チップ120は、第1の半導体チップ110や第3の半導体チップ150からオーバハングした部分を有する構成とすることができる。第2の半導体チップ120は、下段の半導体チップのボンディングワイヤ112やボンディングワイヤ152の少なくとも一部の上でオーバハングした構成とすることができる。また、絶縁樹脂132は、第2の半導体チップ120がオーバハングした部分の下方に位置するボンディングワイヤ112を埋め込む。
また、第2の半導体チップ120が第1の半導体チップ110および第3の半導体チップ150からオーバハングした部分、すなわち平面視で第2の半導体チップ120の下方に第1の半導体チップ110または第3の半導体チップ150が形成されていない箇所においては、絶縁樹脂132が基板102と接触して第2の半導体チップ120と基板102との間が絶縁樹脂132で充填された構成とすることができる。このような構成としても、図1から図5に示した半導体装置100と同様の効果が得られる。
図8は、図7に示した半導体装置100の他の例を示す平面図である。なお、図8でも、各要素の配置関係をわかりやすくするために、各要素を線でのみ記載している。ここでは、下段に搭載された第1の半導体チップ110上に、さらに半導体チップ170が設けられている点で図7に示した例と異なる。
半導体チップ170は、第1の半導体チップ110と対向する面と反対側の面に形成されたボンディングパッド(不図示)と、当該ボンディングパッドと基板102とを接続するボンディングワイヤ172とを含む。本例において、半導体チップ170は、第2の半導体チップ120に取り付けられたのと同様の絶縁樹脂132により、第1の半導体チップ110上にマウントされた構成とすることもでき、また、接着剤130と同様の接着剤により、第1の半導体チップ110上にマウントされた構成とすることもできる。このような構成としても、図1から図3に示した半導体装置100と同様の効果が得られる。
図9は、図1から図3に示した半導体装置100の他の例を示す断面図である。ここでは、下段に搭載された第1の半導体チップ110のボンディングワイヤ112が絶縁樹脂132により完全に埋め込まれていない点で図1から図3に示した例と異なる。
すなわち、この例では、第2の半導体チップ120は、ボンディングワイヤ112の少なくとも一部の上でオーバハングした構成とすることができる。また、絶縁樹脂132は、第2の半導体チップ120がオーバハングした部分の下方に位置するボンディングワイヤ112の一部、すなわち第1の半導体チップ110の表面のボンディングパッドとの接続部分を埋め込んでいる。第1の半導体チップ110の残りの部分は、封止樹脂140により埋め込まれている。
このような構成としても、簡易な手順で樹脂の未充填やボイドの発生を防ぐことができる。また、第2の半導体チップ120のボンディングを行う際に、絶縁樹脂132が支えとなり、ボンディングワイヤ122のボンディングを良好に行うことができる。さらに、第1の半導体チップ110の表面のボンディングパッドとの接続部分が絶縁樹脂132で埋め込まれているため、封止樹脂140によるワイヤ流れ等を防ぐことができる。
図10は、図1から図3に示した半導体装置100の他の例を示す断面図である。本例において、第1の半導体チップ110がボンディングワイヤ112ではなく、バンプ114を介して基板102とフリップチップ接続された構成である点で図1から図3に示した構成と異なる。このような構成としても、簡易な手順でオーバハングした部分の樹脂の未充填やボイドの発生を防ぐことができる。また、第2の半導体チップ120のボンディングを行う際に、絶縁樹脂132が支えとなり、ボンディングワイヤ122のボンディングを良好に行うことができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
以上の実施の形態において、絶縁樹脂132がフィルム状に形成されたフィルム状の層である場合を例として説明したが、絶縁樹脂132は、液状タイプの樹脂とすることもできる。たとえば、液状タイプの樹脂を第1の半導体チップ110の表面に多めに塗布して、第2の半導体チップ120を第1の半導体チップ110上に配置して半導体装置100を製造することもできる。また、液状タイプの樹脂の形状がある程度維持できるのであれば、液状タイプの樹脂を第2の半導体チップ120の裏面に塗布して、第1の半導体チップ110上に配置して半導体装置100を製造することもできる。
100 半導体装置
102 基板
110 第1の半導体チップ
112 ボンディングワイヤ
114 バンプ
120 第2の半導体チップ
122 ボンディングワイヤ
130 接着剤
132 絶縁樹脂
140 封止樹脂
150 第3の半導体チップ
152 ボンディングワイヤ
160 半導体チップ
162 ボンディングワイヤ
170 半導体チップ
172 ボンディングワイヤ
102 基板
110 第1の半導体チップ
112 ボンディングワイヤ
114 バンプ
120 第2の半導体チップ
122 ボンディングワイヤ
130 接着剤
132 絶縁樹脂
140 封止樹脂
150 第3の半導体チップ
152 ボンディングワイヤ
160 半導体チップ
162 ボンディングワイヤ
170 半導体チップ
172 ボンディングワイヤ
以上の実施の形態において、絶縁樹脂132がフィルム状に形成されたフィルム状の層である場合を例として説明したが、絶縁樹脂132は、液状タイプの樹脂とすることもできる。たとえば、液状タイプの樹脂を第1の半導体チップ110の表面に多めに塗布して、第2の半導体チップ120を第1の半導体チップ110上に配置して半導体装置100を製造することもできる。また、液状タイプの樹脂の形状がある程度維持できるのであれば、液状タイプの樹脂を第2の半導体チップ120の裏面に塗布して、第1の半導体チップ110上に配置して半導体装置100を製造することもできる。
なお、本発明は、以下の構成を適用することも可能である。
(1)
基板と、
前記基板上に搭載された第1の半導体チップと、
前記第1の半導体チップ上に当該第1の半導体チップから離間した状態で積層されるとともに、前記第1の半導体チップからオーバハングした部分を有して設けられた第2の半導体チップと、
前記第1の半導体チップと前記第2の半導体チップとの間に充填されるとともに、前記第2の半導体チップが前記第1の半導体チップからオーバハングした部分と前記基板との間に充填された絶縁樹脂と、
を含む半導体装置。
(2)
(1)に記載の半導体装置において、
前記第2の半導体チップの、前記第1の半導体チップと対向する面全面に前記絶縁樹脂が形成された半導体装置。
(3)
(1)または(2)に記載の半導体装置において、
前記第1の半導体チップは、前記第2の半導体チップと対向する面に形成された第1のボンディングパッドと、当該第1のボンディングパッドと前記基板とを接続する第1のボンディングワイヤとを含み、
前記第2の半導体チップは、前記第1のボンディングワイヤの少なくとも一部の上でオーバハングし、
前記絶縁樹脂は、前記第2の半導体チップがオーバハングした部分の下方に位置する前記第1のボンディングワイヤの少なくとも一部を充填する半導体装置。
(4)
(1)から(3)いずれに記載の半導体装置において、
前記第2の半導体チップは、前記オーバハングした部分において、前記第1の半導体チップと対向する面と反対側の面に形成された第2のボンディングパッドと、当該第2のボンディングパッドと前記基板とを接続する第2のボンディングワイヤと、を含む半導体装置。
(5)
基板上に搭載された第1の半導体チップ上に、第2の半導体チップを積層搭載する工程を含み、
当該工程は、
前記第1の半導体チップ上に、平面視で前記第1の半導体チップからオーバハングした部分を有するように、前記第2の半導体チップと同じサイズの絶縁樹脂の層と前記第2の半導体チップとをこの順で配置する工程と、
前記第2の半導体チップを前記第1の半導体チップの方向に押圧して、前記第1の半導体チップと前記第2の半導体チップとの間に前記絶縁樹脂を充填するとともに、前記第2の半導体チップが前記第1の半導体チップからオーバハングした部分と前記基板との間にも前記絶縁樹脂を充填する工程と、
を含む半導体装置の製造方法。
(6)
(5)に記載の半導体装置の製造方法において、
前記絶縁樹脂の層と前記第2の半導体チップとをこの順で配置する工程において、前記第2の半導体チップの前記第1の半導体チップと対向する面の全面に前記絶縁樹脂の層を貼り付けた状態で、前記第2の半導体チップを前記第1の半導体チップ上に配置する半導体装置の製造方法。
(7)
(5)または(6)に記載の半導体装置の製造方法において、
前記絶縁樹脂の層は、前記第1の半導体チップの高さ以上の膜厚を有する半導体装置の製造方法。
(8)
(5)から(7)いずれかに記載の半導体装置の製造方法において、
前記絶縁樹脂の層は、フィルム状に形成された層である半導体装置の製造方法。
なお、本発明は、以下の構成を適用することも可能である。
(1)
基板と、
前記基板上に搭載された第1の半導体チップと、
前記第1の半導体チップ上に当該第1の半導体チップから離間した状態で積層されるとともに、前記第1の半導体チップからオーバハングした部分を有して設けられた第2の半導体チップと、
前記第1の半導体チップと前記第2の半導体チップとの間に充填されるとともに、前記第2の半導体チップが前記第1の半導体チップからオーバハングした部分と前記基板との間に充填された絶縁樹脂と、
を含む半導体装置。
(2)
(1)に記載の半導体装置において、
前記第2の半導体チップの、前記第1の半導体チップと対向する面全面に前記絶縁樹脂が形成された半導体装置。
(3)
(1)または(2)に記載の半導体装置において、
前記第1の半導体チップは、前記第2の半導体チップと対向する面に形成された第1のボンディングパッドと、当該第1のボンディングパッドと前記基板とを接続する第1のボンディングワイヤとを含み、
前記第2の半導体チップは、前記第1のボンディングワイヤの少なくとも一部の上でオーバハングし、
前記絶縁樹脂は、前記第2の半導体チップがオーバハングした部分の下方に位置する前記第1のボンディングワイヤの少なくとも一部を充填する半導体装置。
(4)
(1)から(3)いずれに記載の半導体装置において、
前記第2の半導体チップは、前記オーバハングした部分において、前記第1の半導体チップと対向する面と反対側の面に形成された第2のボンディングパッドと、当該第2のボンディングパッドと前記基板とを接続する第2のボンディングワイヤと、を含む半導体装置。
(5)
基板上に搭載された第1の半導体チップ上に、第2の半導体チップを積層搭載する工程を含み、
当該工程は、
前記第1の半導体チップ上に、平面視で前記第1の半導体チップからオーバハングした部分を有するように、前記第2の半導体チップと同じサイズの絶縁樹脂の層と前記第2の半導体チップとをこの順で配置する工程と、
前記第2の半導体チップを前記第1の半導体チップの方向に押圧して、前記第1の半導体チップと前記第2の半導体チップとの間に前記絶縁樹脂を充填するとともに、前記第2の半導体チップが前記第1の半導体チップからオーバハングした部分と前記基板との間にも前記絶縁樹脂を充填する工程と、
を含む半導体装置の製造方法。
(6)
(5)に記載の半導体装置の製造方法において、
前記絶縁樹脂の層と前記第2の半導体チップとをこの順で配置する工程において、前記第2の半導体チップの前記第1の半導体チップと対向する面の全面に前記絶縁樹脂の層を貼り付けた状態で、前記第2の半導体チップを前記第1の半導体チップ上に配置する半導体装置の製造方法。
(7)
(5)または(6)に記載の半導体装置の製造方法において、
前記絶縁樹脂の層は、前記第1の半導体チップの高さ以上の膜厚を有する半導体装置の製造方法。
(8)
(5)から(7)いずれかに記載の半導体装置の製造方法において、
前記絶縁樹脂の層は、フィルム状に形成された層である半導体装置の製造方法。
Claims (8)
- 基板と、
前記基板上に搭載された第1の半導体チップと、
前記第1の半導体チップ上に当該第1の半導体チップから離間した状態で積層されるとともに、前記第1の半導体チップからオーバハングした部分を有して設けられた第2の半導体チップと、
前記第1の半導体チップと前記第2の半導体チップとの間に充填されるとともに、前記第2の半導体チップが前記第1の半導体チップからオーバハングした部分と前記基板との間に充填された絶縁樹脂と、
を含む半導体装置。 - 請求項1に記載の半導体装置において、
前記第2の半導体チップの、前記第1の半導体チップと対向する面全面に前記絶縁樹脂が形成された半導体装置。 - 請求項1または2に記載の半導体装置において、
前記第1の半導体チップは、前記第2の半導体チップと対向する面に形成された第1のボンディングパッドと、当該第1のボンディングパッドと前記基板とを接続する第1のボンディングワイヤとを含み、
前記第2の半導体チップは、前記第1のボンディングワイヤの少なくとも一部の上でオーバハングし、
前記絶縁樹脂は、前記第2の半導体チップがオーバハングした部分の下方に位置する前記第1のボンディングワイヤの少なくとも一部を充填する半導体装置。 - 請求項1から3いずれに記載の半導体装置において、
前記第2の半導体チップは、前記オーバハングした部分において、前記第1の半導体チップと対向する面と反対側の面に形成された第2のボンディングパッドと、当該第2のボンディングパッドと前記基板とを接続する第2のボンディングワイヤと、を含む半導体装置。 - 基板上に搭載された第1の半導体チップ上に、第2の半導体チップを積層搭載する工程を含み、
当該工程は、
前記第1の半導体チップ上に、平面視で前記第1の半導体チップからオーバハングした部分を有するように、前記第2の半導体チップと同じサイズの絶縁樹脂の層と前記第2の半導体チップとをこの順で配置する工程と、
前記第2の半導体チップを前記第1の半導体チップの方向に押圧して、前記第1の半導体チップと前記第2の半導体チップとの間に前記絶縁樹脂を充填するとともに、前記第2の半導体チップが前記第1の半導体チップからオーバハングした部分と前記基板との間にも前記絶縁樹脂を充填する工程と、
を含む半導体装置の製造方法。 - 請求項5に記載の半導体装置の製造方法において、
前記絶縁樹脂の層と前記第2の半導体チップとをこの順で配置する工程において、前記第2の半導体チップの前記第1の半導体チップと対向する面の全面に前記絶縁樹脂の層を貼り付けた状態で、前記第2の半導体チップを前記第1の半導体チップ上に配置する半導体装置の製造方法。 - 請求項5または6に記載の半導体装置の製造方法において、
前記絶縁樹脂の層は、前記第1の半導体チップの高さ以上の膜厚を有する半導体装置の製造方法。 - 請求項5から7いずれかに記載の半導体装置の製造方法において、
前記絶縁樹脂の層は、フィルム状に形成された層である半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012207739A JP2013016850A (ja) | 2012-09-21 | 2012-09-21 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012207739A JP2013016850A (ja) | 2012-09-21 | 2012-09-21 | 半導体装置およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008291461A Division JP2010118554A (ja) | 2008-11-13 | 2008-11-13 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013016850A true JP2013016850A (ja) | 2013-01-24 |
Family
ID=47689137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012207739A Pending JP2013016850A (ja) | 2012-09-21 | 2012-09-21 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013016850A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019509620A (ja) * | 2016-03-31 | 2019-04-04 | エルジー・ケム・リミテッド | 半導体装置および半導体装置の製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001018864A1 (fr) * | 1999-09-03 | 2001-03-15 | Seiko Epson Corporation | Dispositif a semi-conducteurs, son procede de fabrication, carte de circuit et dispositif electronique |
JP2002222914A (ja) * | 2001-01-26 | 2002-08-09 | Sony Corp | 半導体装置及びその製造方法 |
JP2004014913A (ja) * | 2002-06-10 | 2004-01-15 | Seiko Epson Corp | 半導体集積回路、信号伝送装置、電気光学装置および電子機器 |
JP2004158716A (ja) * | 2002-11-07 | 2004-06-03 | Sharp Corp | 半導体装置およびその製造方法 |
JP2006049569A (ja) * | 2004-08-04 | 2006-02-16 | Sharp Corp | スタック型半導体装置パッケージおよびその製造方法 |
JP2008098620A (ja) * | 2006-09-14 | 2008-04-24 | Shin Etsu Chem Co Ltd | システムインパッケージ型半導体装置用の樹脂組成物セット |
-
2012
- 2012-09-21 JP JP2012207739A patent/JP2013016850A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001018864A1 (fr) * | 1999-09-03 | 2001-03-15 | Seiko Epson Corporation | Dispositif a semi-conducteurs, son procede de fabrication, carte de circuit et dispositif electronique |
JP2002222914A (ja) * | 2001-01-26 | 2002-08-09 | Sony Corp | 半導体装置及びその製造方法 |
JP2004014913A (ja) * | 2002-06-10 | 2004-01-15 | Seiko Epson Corp | 半導体集積回路、信号伝送装置、電気光学装置および電子機器 |
JP2004158716A (ja) * | 2002-11-07 | 2004-06-03 | Sharp Corp | 半導体装置およびその製造方法 |
JP2006049569A (ja) * | 2004-08-04 | 2006-02-16 | Sharp Corp | スタック型半導体装置パッケージおよびその製造方法 |
JP2008098620A (ja) * | 2006-09-14 | 2008-04-24 | Shin Etsu Chem Co Ltd | システムインパッケージ型半導体装置用の樹脂組成物セット |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019509620A (ja) * | 2016-03-31 | 2019-04-04 | エルジー・ケム・リミテッド | 半導体装置および半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010118554A (ja) | 半導体装置およびその製造方法 | |
JP5415823B2 (ja) | 電子回路装置及びその製造方法 | |
US7116002B2 (en) | Overhang support for a stacked semiconductor device, and method of forming thereof | |
JP5032623B2 (ja) | 半導体記憶装置 | |
CN108701664B (zh) | 用于经封装半导体裸片的内部热扩散的设备及方法 | |
JP2015176906A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2004312008A (ja) | 半導体マルチチップパッケージ及びその製造方法 | |
CN106847781B (zh) | 功率模块封装及其制造方法 | |
JP2012028510A (ja) | 回路装置及びその製造方法 | |
JP6469660B2 (ja) | 半導体装置の製造方法 | |
JP2021048195A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4203031B2 (ja) | 積層型電子部品の製造方法 | |
JP5983249B2 (ja) | 半導体モジュールの製造方法 | |
JP2015216263A (ja) | 半導体装置 | |
JP4939916B2 (ja) | 多層プリント配線板およびその製造方法 | |
JP2012009655A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP2011243724A (ja) | 半導体装置およびその製造方法 | |
US20110316151A1 (en) | Semiconductor package and method for manufacturing semiconductor package | |
JP2004193363A (ja) | 半導体装置及びその製造方法 | |
JP2013016850A (ja) | 半導体装置およびその製造方法 | |
JP4647673B2 (ja) | 放熱型多穿孔半導体パッケージ | |
JP2011071234A (ja) | 半導体装置およびその製造方法 | |
JP2021111700A (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
JP2008235492A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4995764B2 (ja) | リード支持型半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130605 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130709 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131105 |