CN100456474C - 半导体装置、半导体装置的制造方法及电子设备 - Google Patents
半导体装置、半导体装置的制造方法及电子设备 Download PDFInfo
- Publication number
- CN100456474C CN100456474C CNB2006100946305A CN200610094630A CN100456474C CN 100456474 C CN100456474 C CN 100456474C CN B2006100946305 A CNB2006100946305 A CN B2006100946305A CN 200610094630 A CN200610094630 A CN 200610094630A CN 100456474 C CN100456474 C CN 100456474C
- Authority
- CN
- China
- Prior art keywords
- semiconductor chip
- semiconductor
- sealing resin
- semiconductor device
- edge part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 452
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000011347 resin Substances 0.000 claims abstract description 150
- 229920005989 resin Polymers 0.000 claims abstract description 150
- 238000007789 sealing Methods 0.000 claims abstract description 146
- 239000000758 substrate Substances 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 20
- 239000010410 layer Substances 0.000 description 29
- 238000005755 formation reaction Methods 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 239000000463 material Substances 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 7
- 238000009830 intercalation Methods 0.000 description 6
- 230000002687 intercalation Effects 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000009736 wetting Methods 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000006071 cream Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- -1 titanium nitrides Chemical class 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000011068 loading method Methods 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910017750 AgSn Inorganic materials 0.000 description 1
- 229910016570 AlCu Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910020658 PbSn Inorganic materials 0.000 description 1
- 101150071746 Pbsn gene Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910007637 SnAg Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 125000003700 epoxy group Chemical group 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000003032 molecular docking Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000004224 protection Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明提供一种半导体装置，其包括：互相层叠的多个半导体芯片，其中包含第1半导体芯片与层叠在所述第1芯片上的第2半导体芯片；和密封树脂，其被设置于所述多个半导体芯片之间，所述第1半导体芯片的至少一边配置于所述第2半导体芯片的内侧，设置于所述第1半导体芯片与所述第2半导体芯片之间的密封树脂，延伸到所述第1半导体芯片的侧面。
Description
技术领域
本发明涉及半导体装置、半导体装置的制造方法及电子设备。
背景技术
在移动电话机、笔记本式个人电脑、PDA(Personal data assistance)等便携式的电子设备中，要求小型化及轻量化。
伴随于此，在便携式的电子设备中，半导体芯片的安装空间极为受限，从而半导体芯片的高密度安装成为课题。
因此，研究出了半导体芯片的三维安装技术。
图9A及图9B是现有技术涉及的半导体装置的剖面图。
如特开2003-46057号公报中所公开的那样，三维安装技术是通过使多个半导体芯片2、3层叠配置，经由贯通电极34来导通半导体芯片2、3，并连接半导体芯片2、3，从而实现半导体芯片的高密度安装的。
为了保护形成于半导体芯片的电路等，在半导体芯片2、3之间设置有密封树脂80。
另外，若以覆盖包含半导体芯片2的侧面52及半导体芯片3的侧面53的整体的方式形成树脂，则半导体装置的外形尺寸会增大。
因此，开发了一种通过仅将密封树脂80填充到半导体芯片2、3之间，从而维持半导体芯片的尺寸，同时实现安装结构的技术。
但是，如图9A所示，若密封树脂80的填充量多，则密封树脂80的端部81会比半导体芯片2的侧面52及半导体芯片3的侧面53更伸出到外侧。
若以这种结构，进行高温多湿的干湿往复试验(cycle test)，则在半导体芯片2与密封树脂80之间的界面82和半导体芯片3与密封树脂80之间的界面83中，密封树脂80反复伸缩，存在密封树脂80剥落的危险。
还有，如图9B所示，在密封树脂80的填充量少的情况下，密封树脂80的端部81会比半导体芯片2的侧面52及半导体芯片3的侧面53更向内侧凹入。
以这种结构，即使在进行高温多湿的干湿往复试验的情况下，在半导体芯片2与密封树脂80之间的界面82和半导体芯片3与密封树脂80之间的界面83中，也存在密封树脂80剥落的危险。
发明内容
本发明是为解决上述课题而进行的，目的在于提供一种可防止密封树脂的剥落的半导体装置及其制造方法。
本发明的另外一个目的在于提供一种可靠性优良的电子设备。
为了达到上述目的，本发明涉及的半导体装置，其中包括：互相层叠的多个半导体芯片，其中包含第1半导体芯片、和与所述第1芯片对置层叠的第2半导体芯片；以及密封树脂，其被设置于所述多个半导体芯片之间，所述第1半导体芯片的至少一边配置于所述第2半导体芯片的内侧，设置于所述第1半导体芯片与所述第2半导体芯片之间的密封树脂，延伸到所述第1半导体芯片的侧面。
在本发明涉及的半导体装置中，优选为：所述多个半导体芯片的每一个形成有贯通电极；所述多个半导体芯片分别经由所述贯通电极而相互连接并层叠。
根据该构成，可增大由密封树脂覆盖第1半导体芯片的侧面的面积。由此，可使第1半导体芯片与密封树脂可靠地密接，从而可防止密封树脂的剥落。
还有，为了达到上述目的，本发明涉及的半导体装置，其中包括：互相层叠的多个半导体芯片，其中包含具有第1面与侧面的第1半导体芯片、和与所述第1芯片对置层叠且具有与所述第1面对置的第2面的第2半导体芯片；以及密封树脂，其被设置于所述多个半导体芯片之间，所述第1半导体芯片的所述第1面的边缘部配置于所述第2半导体芯片的所述第2面的边缘部的内侧，设置于所述第1半导体芯片与所述第2半导体芯片之间的密封树脂，延伸到所述第1半导体芯片的所述侧面。
在本发明涉及的半导体装置中，优选为：所述多个半导体芯片的每一个形成有贯通电极；所述多个半导体芯片分别经由所述贯通电极而相互连接并层叠。
根据该构成，密封树脂覆盖第1半导体芯片的几乎整个面。由此，在对半导体装置进行高温多湿的干湿往复试验时，密封树脂的伸缩变形由第1半导体芯片限制。
因此，可使半导体芯片与密封树脂可靠地密接，从而可防止密封树脂的剥落。
在本发明涉及的半导体装置中，优选为：包含具有安装有所述多个半导体芯片的安装面的基板；朝向所述安装面的垂直方向，所述第1半导体芯片与所述第2半导体芯片依次层叠；所述第1半导体芯片的所述第1面的所述边缘部配置于所述第2半导体芯片的所述第2面的所述边缘部的内侧。
根据该构成，密封树脂覆盖第1半导体芯片的几乎整个面。由此，在多个半导体芯片中，可防止密封树脂的剥落。
在本发明涉及的半导体装置中，优选为：所述第1半导体芯片的所述侧面，配置得比所述第2半导体芯片的所述第2面的所述边缘部靠内侧。
在本发明涉及的半导体装置中，优选为：在所述第1半导体芯片的所述侧面上形成有倾斜面。
根据该构成，第1半导体芯片的第1面的边缘部配置得比第2半导体芯片的第2面的边缘部更靠内侧。
由此，密封树脂覆盖第1半导体芯片的几乎整个面。密封树脂的伸缩变形由第1半导体芯片限制。
因此，可防止密封树脂的剥落。
在本发明涉及的半导体装置中，优选为：在所述第1半导体芯片的所述边缘部上形成有倒角部。
在本发明涉及的半导体装置中，优选为：在所述第1半导体芯片的所述边缘部上形成有曲面。
根据该构成，可增大由密封树脂覆盖第1半导体芯片的侧面的面积。由此，可使第1半导体芯片与密封树脂可靠地密接，密封树脂的伸缩变形由第1半导体芯片限制。
因此，可防止密封树脂的剥落。
还有，为了达到上述目的，本发明涉及的半导体装置的制造方法，其中包括：准备包含具有第1面与侧面的第1半导体芯片和具有第2面的第2半导体芯片的多个半导体芯片；将密封树脂涂覆到所述多个半导体芯片的每一个上；通过使所述第1半导体芯片的所述第1面与所述第2半导体芯片的所述第2面对置，层叠所述第1半导体芯片与所述第2半导体芯片，从而互相层叠所述多个半导体芯片；将所述第1半导体芯片的所述第1面的边缘部，配置到所述第2半导体芯片的所述第2面的边缘部的内侧；使设置于所述第1半导体芯片与所述第2半导体芯片之间的密封树脂，延伸到所述第1半导体芯片的所述侧面。
根据该构成，可使液状的密封树脂的涂敷量稳定化，并可使密封树脂固化后的密封树脂的端部形状稳定化。
因此，可由密封树脂覆盖第1半导体芯片的几乎整个面，从而可防止密封树脂的剥落。
还有，为了达到上述目的，本发明涉及的半导体装置的制造方法，其中包括：准备包含具有第1面与侧面的第1半导体芯片和具有第2面的第2半导体芯片的多个半导体芯片；以所述第1半导体芯片的所述第1面的边缘部，配置到所述第2半导体芯片的所述第2面的边缘部的内侧的方式，使所述第1半导体芯片的所述第1面与所述第2半导体芯片的所述第2面对置，从而层叠所述多个半导体芯片；通过将液状的密封树脂注入到所述多个半导体芯片之间的间隙内，从而使设置于所述第1半导体芯片与所述第2半导体芯片之间的所述密封树脂，延伸到所述第1半导体芯片的所述侧面。
根据该构成，由于层叠半导体芯片的工序与填充密封树脂的工序分别进行，因此，密封树脂不会进入到相邻的半导体芯片之间的贯通电极的导通连接部。
因此，可确保多个半导体芯片之间的电连接的可靠性。
还有，为了达到上述目的，本发明涉及的电子设备包括上述的半导体装置。
根据该构成，由于包括可防止密封树脂的剥落的半导体装置，从而可提供可靠性优良的电子设备。
附图说明
图1是第1实施方式涉及的半导体装置的剖面图；
图2A是表示第1实施方式涉及的半导体装置的剖面图，是图1的A部的放大图，图2B是表示第2实施方式涉及的半导体装置的剖面图，是图1的A部的放大图；
图3A是表示第3实施方式涉及的半导体装置的剖面图，图3B是表示第4实施方式涉及的半导体装置的剖面图；
图4是表示第5实施方式涉及的半导体装置的剖面图；
图5是表示第6实施方式涉及的半导体装置的剖面图；
图6是表示半导体芯片的剖面图；
图7A及图7B是半导体芯片的重新配置布线的说明图；
图8是表示移动电话的立体图；
图9A及图9B是表示现有技术涉及的半导体装置的剖面图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
另外，在以下说明中使用的各附图中，为了设为可辨识各部件的大小，适当变更了各部件的比例尺。
(第1实施方式)
首先，参照图1及图2A对本发明的第1实施方式涉及的半导体装置进行说明。
图1是第1实施方式涉及的半导体装置的剖面图。
第1实施方式涉及的半导体装置5，包括层叠的多个半导体芯片1、2、3、4。
多个半导体芯片1、2、3、4，配置于电路基板(基板)9的安装面9a上。
多个半导体芯片1、2、3、4各自的外形尺寸，从电路基板9的安装面9a开始沿垂直方向依次减小。
还有，如图1所示，具有第1面3b的上侧半导体芯片(第1半导体芯片)3与具有第2面2b的下侧半导体芯片(第2半导体芯片)2，互相对置。
在此，上侧半导体芯片3的第1面3b，与下侧半导体芯片2的第2面2b对置。
包含上侧半导体芯片3的第1面3b的边缘部3a的侧面53，配置为比下侧半导体芯片2的第2面2b的边缘部2a更靠内侧。
半导体芯片1、2、3、4分别为由Si(硅)等构成的半导体基板。
还有，在半导体基板的有源面形成有由晶体管或存储器元件等电子元件构成的集成电路(图示省略)。
半导体芯片1、2、3、4分别具有贯通电极34。
贯通电极34，从各自的半导体基板的有源面延伸到背面。
对于贯通电极34的详细的构成及制造方法在后面叙述。
这样构成的多个半导体芯片1、2、3、4层叠于电路基板9的安装面9a上。
具体而言，半导体芯片1、2、3、4各自的贯通电极34，经由焊锡层40而相互导通并连接。
因此，半导体芯片1、2、3、4各自的贯通电极34，分别形成于相同位置。
换而言之，在从垂直方向看电路基板9的安装面9a时，半导体芯片1、2、3、4各自的贯通电极34被配置为重合。
另外，在图1中，层叠有四个半导体芯片，但层叠数并非限定于4个。
在半导体芯片之间设置有密封树脂80。
密封树脂80保护形成于半导体芯片1、2、3、4的有源面的集成电路。
该密封树脂80的材料是以环氧等热固性树脂为主要成分的材料。
另外，也可使由硅石(silica)等构成的填充物分散到作为主要成分的热固性树脂中。
还有，在调整该填充物的分散量，使密封树脂80的线膨胀系数接近半导体芯片的线膨胀系数的情况下，由于密封树脂80相对于半导体芯片的相对伸缩变形量减少，因此可抑制密封树脂80的剥落。
下面，对形成半导体芯片1、2、3、4及密封树脂80的层叠体的方法进行说明。
首先，层叠所有的半导体芯片1、2、3、4，并配置到电路基板9的安装面9a上。
此时，将焊锡层40加热到熔融温度以上，使上下的贯通电极34相互导通连接。
接着，从半导体芯片的侧面向多个半导体芯片之间注入液状的密封树脂。
具体而言，将半导体芯片1、2、3、4的层叠体配置于真空容器(chamber)内，并对真空容器内进行减压。然后，将密封树脂涂敷到该层叠体的整个侧面上。此时，多个半导体芯片之间的空间内维持为负压。
接下来，通过从真空容器取出层叠体，从而产生多个半导体芯片1、2、3、4之间的空间与大气压的压力差，将密封树脂注入到半导体芯片1、2、3、4之间的空间内。
另外，在涂敷密封树脂时，优选将该密封树脂加热到即将到达固化温度的温度，从而提高流动性。
由此，可将密封树脂无缝隙地填充到多个半导体芯片之间，而且可缩短填充时间。
最后，若将密封树脂加热到固化温度以上使其固化，则多个半导体芯片之间被密封树脂80密封。
在上述的方法中，由于层叠半导体芯片的工序与注入密封树脂80的工序分别进行，因此密封树脂80不会进入到多个半导体芯片1、2、3、4各自具有的贯通电极34的导通连接部。
因此，可确保半导体芯片之间的电连接的可靠性。
还有，作为上述的层叠体的形成方法，也可采用以下的方法。
首先，利用液滴吐出法等将密封树脂80涂敷到多个半导体芯片1、2、3、4各自的表面上。
接着，层叠该半导体芯片1、2、3、4，并配置到电路基板9的安装面9a上。
然后，加热半导体装置5，使相邻的贯通电极34相互导通而连接，并且将密封树脂80填充到半导体芯片之间。
此时，加热半导体装置5的温度，设定在焊锡层40的熔融温度以上、密封树脂80的固化温度以下。
最后，通过将密封树脂80加热到固化温度以上并使其固化，从而多个半导体芯片之间被密封树脂80密封。
在上述的方法中，作为液状的密封树脂80的涂敷方法，由于可采用液滴吐出法，因此可将规定量的密封树脂80涂敷到规定位置。
其结果是，可使密封树脂80的端面形状稳定化。
另外，也可在半导体芯片的表面设置各向异性导电薄膜。
然后，将层叠后的半导体芯片安装到电路基板9上。
该电路基板9，是玻璃纤维环氧树脂(glass epoxy)基板等有机类基板，其表面形成有构成所希望的电路的布线图案(未图示)及与外部的连接端子59。
然后，最下层的半导体芯片1的贯通电极34隔着焊锡层40而安装于电路基板9的连接端子59上。
还有，在半导体芯片1与电路基板9之间也设置有密封树脂80。
(密封树脂的端面形状)
在第1实施方式中，层叠的多个半导体芯片1、2、3、4的各自的外形尺寸，从电路基板9的安装面9a开始沿垂直方向依次减小。
以下，作为相邻的一对半导体芯片，以从电路基板9侧开始位于第2号的第2半导体芯片2与位于第3号的第1半导体芯片3为例进行说明，但对其它的相邻的半导体芯片也是同样的。
图2A是图1的A部的放大图。
如图2A所示，包含上侧半导体芯片(第1半导体芯片)3的第1面3b的边缘部3a的侧面53，配置为比下侧半导体芯片(第2半导体芯片)2的第2面2b的边缘部2a更靠内侧。
例如，上侧半导体芯片3的侧面53，配置为比下侧半导体芯片2的侧面52更靠内侧20μm左右。
在上侧半导体芯片3与下侧半导体芯片2为相互不同种类的半导体芯片的情况下，将尺寸小的半导体芯片作为上侧半导体芯片来采用，且将尺寸大的半导体芯片作为下侧半导体芯片来采用为好。
另外，在上侧半导体芯片3及下侧半导体芯片2的各自的电极位置不同的情况下，利用后述的重新配置布线技术来重新配置电极为好。
还有，在上侧半导体芯片3及下侧半导体芯片2为相同种类的半导体芯片的情况下，在切断晶片(wafer)而获得个片化后的半导体芯片时，通过错开划线(dicing)位置而形成尺寸不同的半导体芯片为好。
另外，由于晶片中的划线间隔(dicing street)的宽度为100μm左右，所以仅稍微错开划线位置就可以形成尺寸不同的所希望的半导体芯片。
若将液状的密封树脂填充到尺寸不同的多个半导体芯片之间，则如图2A所示，密封树脂80的端部81会润湿到尺寸小的上侧半导体芯片3的侧面53上。
然后，从下侧半导体芯片2的第2面2b的边缘部2a到上侧半导体芯片3的侧面53的上端部53a，密封树脂80的端部81形成为圆角(fillet)状(圆弧状)。
另外，即使不进行特别的处理，只将液状的密封树脂80填充到半导体芯片之间，也可形成上述的端部81。
然后，若使密封树脂80固化，则设置于一对半导体芯片2、3之间的密封树脂80的端部81，会延伸到尺寸小的上侧半导体芯片3的侧面53而形成。
这样，在第1实施方式涉及的半导体装置中，包含上侧半导体芯片3的第1面3b的边缘部3a的侧面53，配置得比下侧半导体芯片2的第2面2b的边缘部2a靠内侧，设置于一对半导体芯片2、3之间的密封树脂80的端部81，延伸到上侧半导体芯片3的侧面53上。
根据该构成，由密封树脂80覆盖上侧半导体芯片3的几乎整个面。
在该构成中，在进行高温多湿的干湿往复试验时，密封树脂80的伸缩变形被上侧半导体芯片3限制。
因此，可使半导体芯片与密封树脂80可靠地密接，从而可防止密封树脂80的剥落。
另外，若使上侧半导体芯片3的侧面53粗糙化，则根据固着效果(anchor effect)而能够更加可靠地防止密封树脂的剥落。
还有，若上侧半导体芯片3的至少一边配置得比下侧半导体芯片2更靠内侧，则至少可使密封树脂80的端部81延伸到包含上侧半导体芯片3的所述一边的侧面53上。
即使在该情况下，也可增大上侧半导体芯片3的侧面53由密封树脂80覆盖的面积。由此，可使上侧半导体芯片3与密封树脂80可靠地密接，从而可防止密封树脂80的剥落。
另外，若将层叠的多个半导体芯片的整体埋设于密封树脂80，则可防止密封树脂80的剥落，但半导体装置5的外形尺寸会增大。
与此相对，若根据第1实施方式，则可实现维持半导体芯片的尺寸的安装结构，并可防止密封树脂80的剥落。
并且，在图1所示的半导体装置5中，层叠的多个半导体芯片1、2、3、4各自的外形尺寸，从电路基板9的安装面9a开始沿垂直方向依次减小。
即，配置在距离电路基板9较远的位置的半导体芯片3的第1面3b的边缘部3a，配置得比配置在距离电路基板9较近的位置的半导体芯片2的第2面2b的边缘部2a更靠内侧。
由此，所有半导体芯片1、2、3、4的几乎整个面被密封树脂80覆盖，从而可针对所有半导体芯片1、2、3、4来防止密封树脂80的剥落。
另外，对于层叠的多个半导体芯片之中任一对半导体芯片来说，若上侧半导体芯片的边缘部都配置得比下侧半导体芯片的边缘部靠内侧，则至少可防止该上侧半导体芯片的侧面上的密封树脂80的剥落。
(第2实施方式)
下面，参照图2B对本发明的第2实施方式涉及的半导体装置进行说明。
图2B是第2实施方式涉及的半导体装置的剖面图。
在第2实施方式中，上侧半导体芯片3的尺寸与下侧半导体芯片2相等，但在上侧半导体芯片3的侧面53上形成有倾斜面。
该倾斜面，可通过对硅基板进行各向异性蚀刻而形成。
通过形成该倾斜面，从而上侧半导体芯片3的第1面3b的边缘部3a，配置得比下侧半导体芯片2的第2面2b的边缘部2a更靠内侧。
即使在将液状的密封树脂80填充到这种半导体芯片2、3之间的情况下，密封树脂80的端部81也会润湿到上侧半导体芯片3的侧面53上。
若使密封树脂80固化，则设置于一对半导体芯片之间的密封树脂80的端部81，会延伸到上侧半导体芯片3的侧面53上。
即，由于密封树脂80覆盖上侧半导体芯片3的几乎整个面，因此与第1实施方式同样，可防止密封树脂80的剥落。
(第3实施方式)
下面，参照图3A对本发明的第3实施方式涉及的半导体装置进行说明。
图3A是第3实施方式涉及的半导体装置的剖面图。
在第3实施方式中，上侧半导体芯片3的尺寸也与下侧半导体芯片2相等。
但是，在如图3A所示的第3实施方式中，在上侧半导体芯片3的第1面3b的边缘部3a形成有倒角部55。
由此，上侧半导体芯片3的第1面3b的边缘部3a，配置得比下侧半导体芯片2的第2面2b的边缘部2a靠内侧。
若将液状的密封树脂80填充到该半导体芯片2、3之间，则密封树脂80的端部81会润湿到上侧半导体芯片3的侧面53上的倒角部55的上端部55a。
若使密封树脂80固化，则设置于一对半导体芯片2、3之间的密封树脂80的端部81，会延伸到上侧半导体芯片3的侧面53上。
由此，由于上侧半导体芯片3的侧面53由密封树脂80覆盖的面积增加，因此密封树脂80的伸缩变形可通过上侧半导体芯片3来抑制。
因此，可防止密封树脂80的剥落。
(第4实施方式)
下面，参照图3B对本发明的第4实施方式涉及的半导体装置进行说明。
图3B是第4实施方式涉及的半导体装置的剖面图。
在第4实施方式中，上侧半导体芯片3的尺寸也与下侧半导体芯片2相等。
但是，在如图3B所示的第4实施方式中，在上侧半导体芯片3的第1面3b的边缘部3a形成有曲面56。
由此，上侧半导体芯片3的第1面3b的边缘部3a，配置得比下侧半导体芯片2的第2面2b的边缘部2a靠内侧。
若将液状的密封树脂80填充到该半导体芯片2、3之间，则密封树脂80的端部81会润湿到上侧半导体芯片3的侧面53上的曲面56的上端部56a。
若密封树脂80固化，则设置于一对半导体芯片2、3之间的密封树脂80的端部81，会延伸到上侧半导体芯片3的侧面53。
由此，由于上侧半导体芯片3的侧面53由密封树脂80覆盖的面积增加，因此密封树脂80的伸缩变形可通过上侧半导体芯片3来抑制。
因此，可防止密封树脂80的剥落。
(第5实施方式)
下面，参照图4对本发明的第5实施方式涉及的半导体装置进行说明。
图4是第5实施方式涉及的半导体装置的剖面图。
在第5实施方式涉及的半导体装置205中，层叠后的多个半导体芯片1、2、3、4的外形尺寸，从电路基板9的安装面9a开始沿垂直方向依次增大，在这一方面与第1实施方式不同。
另外，以下，作为相邻的一对半导体芯片，以从电路基板9开始位于第2号的第1半导体芯片3与位于第3号的第2半导体芯片2为例进行说明。
还有，对与第1实施方式同样的构成的部分，省略其详细说明。
在第5实施方式涉及的半导体装置205中，包含下侧半导体芯片(第1半导体芯片)3的第1面3b的边缘部3a的侧面53，配置得比上侧半导体芯片(第2半导体芯片)2的第2面2b的边缘部2a更靠内侧。
若将液状的密封树脂填充到该半导体芯片之间，则密封树脂80的端部81会润湿到尺寸比上侧半导体芯片2更小的下侧半导体芯片3的侧面53上。
然后，从上侧半导体芯片2的第2面2b的边缘部2a到下侧半导体芯片3的侧面53的下端部53b，密封树脂80的端部81形成为圆角状。
若使该密封树脂80固化，则设置于一对半导体芯片2、3之间的密封树脂80的端部81，会延伸到尺寸小的下侧半导体芯片3的侧面53上。
即，由密封树脂80覆盖下侧半导体芯片3的几乎整个面。
在该构成中，在进行高温多湿的干湿往复试验时，密封树脂80的伸缩变形由下侧半导体芯片3来限制。
因此，可防止密封树脂80的剥落。
另外，若下侧半导体芯片3的至少一边配置于上侧半导体芯片2的内侧，则至少可使密封树脂80的端部81延伸到包含下侧半导体芯片3的所述一边的侧面53上。
即使在该情况下，也可增大下侧半导体芯片3的侧面53由密封树脂80覆盖的面积。由此，可使下侧半导体芯片3与密封树脂80可靠地密接，从而可防止密封树脂80的剥落。
并且，在第5实施方式涉及的半导体装置205中，由于层叠的多个半导体芯片各自的外形尺寸，从电路基板9的安装面9a开始沿垂直方向依次增大，由此可对半导体装置205中的几乎所有的半导体芯片防止密封树脂80的剥落。
另外，对于层叠的半导体芯片之中任意的半导体芯片来说，若下侧半导体芯片的边缘部都配置得比上侧半导体芯片的边缘部靠内侧，则至少对该下侧半导体芯片可防止密封树脂的剥落。
还有，在第5实施方式涉及的半导体装置205中，也可与第2实施方式同样，在下侧半导体芯片3的侧面53形成倾斜面。由此，将下侧半导体芯片3的第1面3b的边缘部3a，配置得比上侧半导体芯片2的第2面2b的边缘部2a更靠内侧。
因此，可获得与第2实施方式同样的效果，能够防止密封树脂80的剥落。
还有，也可与第3实施方式及第4实施方式相同，在下侧半导体芯片3的第1面3b的边缘部3a上形成倒角部55，或形成曲面56。由此，将下侧半导体芯片3的第1面3b的边缘部3a，配置得比上侧半导体芯片2的第2面2b的边缘部2a更靠内侧。
因此，可获得与第3实施方式及第4实施方式同样的效果，能够防止密封树脂80的剥落。
(第6实施方式)
下面，参照图5对本发明的第6实施方式涉及的半导体装置进行说明。
图5是第6实施方式涉及的半导体装置的剖面图。
在第6实施方式涉及的半导体装置305中，所层叠的多个半导体芯片1、2、3、4的外形尺寸，在中层部较小，在上层部及下层部变大，在这一方面与第1实施方式及第5实施方式不同。
另外，对与第1实施方式及第5实施方式同样的构成的部分，省略其详细说明。
在第6实施方式中，对于从电路基板9的安装面9a开始位于第1号的半导体芯片1与位于第2号的半导体芯片2，包含上侧半导体芯片(第1半导体芯片)2的边缘部2a的侧面52，配置得比下侧半导体芯片(第2半导体芯片)1的边缘部1a更靠内侧。
另外，上侧半导体芯片2的至少一边，配置得比下侧半导体芯片1更靠内侧为好。
因此，与第1实施方式同样，可防止上侧半导体芯片2中的密封树脂80的剥落。
还有，对于从电路基板9的安装面9a开始位于第3号的半导体芯片3与位于第4号的半导体芯片4，包含下侧半导体芯片(第1半导体芯片)3的边缘部3a的侧面53，配置得比上侧半导体芯片(第2半导体芯片)4的边缘部4a更靠内侧。
另外，下侧半导体芯片3的至少一边，配置得比上侧半导体芯片4更靠内侧为好。
因此，与第5实施方式同样，可防止上侧半导体芯片2中的密封树脂80的剥落。
(半导体芯片)
下面，利用图6对上述的半导体芯片的详细构成进行说明。
图6是半导体芯片的剖面图。
半导体芯片2，具有由Si(硅)等构成的基板10。
在基板10的有源面10a上，形成有由晶体管或存储器元件以及其他电子元件构成的集成电路(省略图示)。
在有源面10a上，形成有由SiO2(氧化硅)等构成的绝缘膜12。
在绝缘膜12的表面上，形成有由硼磷硅酸玻璃(以下称BPSG)等构成的层间绝缘膜14。
在层间绝缘膜14的表面上，形成有电极焊盘(pad)16。
电极焊盘16，与上述的集成电路电连接，从垂直方向看半导体芯片2，则其排列于半导体芯片2的周边部而形成。
电极焊盘16，通过依次层叠由Ti(钛)等构成的第1层16a、由TiN(氮化钛)等构成的第2层16b、由AlCu(铝/铜)等构成的第3层16c、及由TiN等构成的第4层(盖帽层)16d而形成。
另外，电极焊盘16的构成材料，也可根据电极焊盘16所需的电特性、物理特性及化学特性而适当变更。
即，作为集成电路的电极，可仅用普遍使用的Al形成电极焊盘16，还可仅用电阻低的Cu形成电极焊盘16。
在层间绝缘膜14的表面形成有钝化(passivation)膜18，以便覆盖电极焊盘16。
钝化膜18，由SiO2(氧化硅)或SiN(氮化硅)、聚酰亚胺树脂等构成，例如形成为1μm左右的厚度。
在电极焊盘16的中央部分，形成有贯通钝化膜18及电极焊盘16的第4层16d的开口部H1。
在开口部H1的内侧，形成有贯通剩余的电极焊盘16、层间绝缘膜14及绝缘膜12的开口部H2。
另外，开口部H2的直径，例如设定为60μm左右。
在钝化膜18的表面以及开口部H1及开口部H2的里面，形成有由SiO2(氧化硅)等构成的绝缘膜20。
绝缘膜20，在形成后述的贯通孔H3时作为掩膜而发挥作用。
在电极焊盘16的中央部分，形成有贯通基板10的贯通孔H3。
贯通孔H3的直径，比开口部H2的直径小，例如形成为30μm左右。
另外，从垂直方向看半导体芯片2，贯通孔H3的形状并非限定于圆形，也可为矩形。
在贯通孔H3的里面及绝缘膜20的表面上，形成有作为第1绝缘层的绝缘膜22。
绝缘膜22，用于防止从贯通电极34到基板10的电流漏泄的发生，由SiO2或SiN等电绝缘性材料形成为1μm左右的厚度。
还有，绝缘膜22从基板10的背面突出形成。
绝缘膜20及绝缘膜22，在电极焊盘16的第3层16c的表面的P部中被去除一部分。
在P部中，在露出的电极焊盘16的第3层16c的表面与剩余的绝缘膜22的表面形成有底膜24。
底膜24，由形成于绝缘膜22等表面的阻挡层(barrier metal)与形成于阻挡层表面的晶种(seed)层(晶种电极)构成。
阻挡层，用于防止后述的贯通电极34的构成材料扩散到基板10，由TiW(钨化钛)或TiN(氮化钛)、TaN(氮化钽)等构成。
晶种层，是通过电镀处理而形成后述的贯通电极34时的电极，由Cu或Au、Ag等构成。
在底膜24的内侧形成有贯通电极34。
贯通电极34，由Cu或W等电阻低的导电材料构成。
另外，若由在poly-Si(多晶硅)中掺入了B(硼)或P(磷)等杂质后的导电材料形成贯通电极34，则无需防止向基板10的扩散，并且不需要上述的阻挡层。
然后，在贯通孔H3中形成有贯通电极34的插头部36。
另外，插头部36的下端面露出到外部。
还有，在电极焊盘16的上方形成有贯通电极34的接线柱(post)部35。
该接线柱部35并非限定于平面视圆形，也可形成为平面视矩形。
另外，接线柱部35与电极焊盘16，在P部中经由底膜24而电连接。
还有，在贯通电极34的接线柱部35的上面形成有焊锡层40。
该焊锡层40，可由一般的PbSn合金等形成，但从环境方面考虑优选由AgSn合金等无铅的焊锡材料形成。
另外，代替作为软焊料的焊锡层40，也可形成由SnAg合金等构成的硬焊料(熔融金属)层或由Ag膏(paste)等构成的金属膏层。
该硬焊料层或金属膏层，从环境方面考虑也优选以无铅的材料形成。
另一方面，在基板10的背面10b上形成有作为第2绝缘层的绝缘膜26。
绝缘膜26由SiO2(氧化硅)或SiN(氮化硅)等无机物或PI(聚酰亚胺)等有机物构成。
绝缘膜26，除了贯通电极34的插头部36的下端面，形成于基板10的背面10b的整个面上。
另外，也可只在基板10的背面10b中的贯通电极34的顶端部的周边选择性地形成绝缘膜26。
通过形成绝缘膜26，从而在层叠多个半导体芯片时，可防止相邻的半导体芯片的焊锡层与基板10的背面10b对接。
由此，可防止信号线与接地的短路。
还有，基板10的背面的贯通电极34的插头部36的前端面，从绝缘膜26的表面突出形成。
插头部36的突出高度，例如设为10μm～20μm左右。
由此，在层叠多个半导体芯片时，由于可确保半导体芯片相互间的间隔，因此可容易地将密封树脂填充到各半导体芯片的间隙中。
还有，由于即使代替在层叠后填充密封树脂等，而在层叠前将密封树脂涂敷到半导体芯片2的背面10b的情况下，也可避开突出的插头部36来涂敷密封树脂，因此能够可靠地进行半导体芯片的布线连接。
本实施方式涉及的半导体芯片2，如以上所述那样构成。
(重新配置布线)
下面，利用图6对重新配置布线进行说明。
图7A及图7B是半导体芯片的重新配置布线的说明图，图7A是沿图7B的B-B线的剖面图，图7B是半导体芯片的仰视图。
如图7B所示，沿着半导体芯片1的底面边缘部形成有多个电极62。
通过近年的半导体芯片的小型化，相邻电极间的间距变得非常窄。
若将该半导体芯片1安装到电路基板上，则存在相邻电极间短路的危险。
因此，为了扩大电极间的间距而进行电极62的重新布线。
具体而言，在半导体芯片1的底面中央部，多个电极焊盘63排列形成为矩阵状。
从电极62引出的布线64与该电极焊盘63连接。
由此，窄间距的电极62被引出到中央部而被宽间距化。
另外，如图7A所示，在成为最下层的半导体芯片1的底面中央部形成阻焊膜(solder resist)65，其表面形成有电极焊盘63。
在该电极焊盘63的表面上形成有凸起78。
凸起78，例如为焊锡凸起，通过印刷法等形成。
并且，该凸起78相对于电路基板的连接端子，通过逆流(reflow)或FCB(Flip Chip Bonding)等安装。
还有，也可隔着各向异性导电薄膜而将半导体芯片1安装到电路基板上。
(电子设备)
下面利用图8对包括上述半导体装置的电子设备的例子进行说明。
图8是移动电话的立体图。
上述的半导体装置，配置于移动电话300的筐体内部。
另外，上述的半导体装置，可适用于移动电话以外的各种电子设备中。
例如，可适用于液晶投影仪(projector)、多媒体对应的个人计算机(PC)及工程师工作站(EWS)、寻呼机、文字处理机、电视机、取景器(viewfinder)型和监视器直视型的磁带录像机、电子记事本、电子台式计算器、汽车导航装置、POS终端、包括触摸面板的装置等电子设备。
另外，可将上述的实施方式的“半导体芯片”替换为“电子元件”来制造电子零件。
作为使用这种电子元件而制造的电子零件，例如，可列举光元件、电阻器、电容器、线圈、振荡器、滤波器、温度传感器、热敏电阻、变阻器(varistor)、电位器(volume)及熔断器(fuse)等。
另外，本发明的技术范围，并非限定于上述的实施方式，还包含在不脱离本发明的宗旨的范围内对上述实施方式添加各种变更后的方案。
即，实施方式中所列举的具体的材料或层构成等只不过是一个例子，可进行适当变更。
Claims (12)
1.一种半导体装置，包括：
互相层叠的多个半导体芯片，其中包含第1半导体芯片与层叠到所述第1半导体芯片上的第2半导体芯片；和
密封树脂，其被设置于所述多个半导体芯片彼此之间，
所述第1半导体芯片的至少一边配置于所述第2半导体芯片的内侧，
设置于所述第1半导体芯片与所述第2半导体芯片之间的密封树脂，延伸到所述第1半导体芯片的侧面。
2.根据权利要求1所述的半导体装置，其中，
所述多个半导体芯片各自形成有贯通电极；
所述多个半导体芯片分别经由所述贯通电极而相互连接并层叠。
3.一种半导体装置，包括：
互相层叠的多个半导体芯片，其中包含具有第1面与侧面的第1半导体芯片，和层叠到所述第1半导体芯片上且具有与所述第1面对置的第2面的第2半导体芯片；和
密封树脂，其被设置于所述多个半导体芯片之间，
所述第1半导体芯片的所述第1面的边缘部，配置于所述第2半导体芯片的所述第2面的边缘部的内侧，
设置于所述第1半导体芯片与所述第2半导体芯片之间的密封树脂，延伸到所述第1半导体芯片的所述侧面。
4.根据权利要求3所述的半导体装置，其中，
所述多个半导体芯片各自形成有贯通电极；
所述多个半导体芯片分别经由所述贯通电极而相互连接并层叠。
5.根据权利要求3或4所述的半导体装置，其中，
包含具有安装有所述多个半导体芯片的安装面的基板，
沿所述安装面的垂直方向，所述第1半导体芯片与所述第2半导体芯片依次层叠。
6.根据权利要求3所述的半导体装置，其中，
所述第1半导体芯片的所述侧面，配置得比所述第2半导体芯片的所述第2面的所述边缘部靠内侧。
7.根据权利要求3所述的半导体装置，其中，
在所述第1半导体芯片的所述侧面上形成有倾斜面。
8.根据权利要求3所述的半导体装置，其中，
在所述第1半导体芯片的所述边缘部上形成有倒角部。
9.根据权利要求3所述的半导体装置，其中，
在所述第1半导体芯片的所述边缘部上形成有曲面。
10.一种电子设备，其包括权利要求1～9中任一项所述的半导体装置。
11.一种半导体装置的制造方法，
准备包含具有第1面与侧面的第1半导体芯片、和具有第2面的第2半导体芯片的多个半导体芯片；
将密封树脂涂覆到所述多个半导体芯片的每一个上；
通过使所述第1半导体芯片的所述第1面与所述第2半导体芯片的所述第2面对置，层叠所述第1半导体芯片与所述第2半导体芯片，从而互相层叠所述多个半导体芯片；
将所述第1半导体芯片的所述第1面的边缘部，配置到所述第2半导体芯片的所述第2面的边缘部的内侧；
使设置于所述第1半导体芯片与所述第2半导体芯片之间的密封树脂，延伸到所述第1半导体芯片的所述侧面。
12.一种半导体装置的制造方法，
准备包含具有第1面与侧面的第1半导体芯片、和具有第2面的第2半导体芯片的多个半导体芯片；
以将所述第1半导体芯片的所述第1面的边缘部，配置到所述第2半导体芯片的所述第2面的边缘部的内侧的方式，使所述第1半导体芯片的所述第1面与所述第2半导体芯片的所述第2面对置，从而层叠所述多个半导体芯片；
通过将液状的密封树脂注入到所述多个半导体芯片之间，从而使设置于所述第1半导体芯片与所述第2半导体芯片之间的所述密封树脂，延伸到所述第1半导体芯片的所述侧面。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005184651 | 2005-06-24 | ||
| JP2005184651 | 2005-06-24 | ||
| JP2006059963 | 2006-03-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1885534A CN1885534A (zh) | 2006-12-27 |
| CN100456474C true CN100456474C (zh) | 2009-01-28 |
Family
ID=37583608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100946305A Expired - Fee Related CN100456474C (zh) | 2005-06-24 | 2006-06-20 | 半导体装置、半导体装置的制造方法及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100456474C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8742597B2 (en) * | 2012-06-29 | 2014-06-03 | Intel Corporation | Package substrates with multiple dice |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020102769A1 (en) * | 2001-01-26 | 2002-08-01 | Sony Corporation | Semiconductor device and fabrication method thereof |
| JP2003046057A (ja) * | 2001-07-27 | 2003-02-14 | Toshiba Corp | 半導体装置 |
| US20030045029A1 (en) * | 2000-05-11 | 2003-03-06 | Yoshiaki Emoto | Semiconductor device and method for manufacturing the same |
| CN1518105A (zh) * | 2003-01-15 | 2004-08-04 | ������������ʽ���� | 半导体芯片、半导体晶片及半导体装置及其制造方法 |
| CN1531089A (zh) * | 2003-03-18 | 2004-09-22 | 精工爱普生株式会社 | 半导体装置、电子设备及它们制造方法，以及电子仪器 |
| JP2004273525A (ja) * | 2003-03-05 | 2004-09-30 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、及び電子機器 |
| JP2004281880A (ja) * | 2003-03-18 | 2004-10-07 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、及び電子機器 |
| CN1574344A (zh) * | 2003-06-12 | 2005-02-02 | 株式会社东芝 | 三维安装半导体组件及三维安装半导体装置 |
| CN1581483A (zh) * | 2003-07-31 | 2005-02-16 | 精工爱普生株式会社 | 半导体装置及其制造方法、电路基板及电子机器 |
| CN1619812A (zh) * | 2000-09-28 | 2005-05-25 | 株式会社东芝 | 层叠型半导体器件 |
-
2006
- 2006-06-20 CN CNB2006100946305A patent/CN100456474C/zh not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030045029A1 (en) * | 2000-05-11 | 2003-03-06 | Yoshiaki Emoto | Semiconductor device and method for manufacturing the same |
| CN1619812A (zh) * | 2000-09-28 | 2005-05-25 | 株式会社东芝 | 层叠型半导体器件 |
| US20020102769A1 (en) * | 2001-01-26 | 2002-08-01 | Sony Corporation | Semiconductor device and fabrication method thereof |
| JP2003046057A (ja) * | 2001-07-27 | 2003-02-14 | Toshiba Corp | 半導体装置 |
| CN1518105A (zh) * | 2003-01-15 | 2004-08-04 | ������������ʽ���� | 半导体芯片、半导体晶片及半导体装置及其制造方法 |
| JP2004273525A (ja) * | 2003-03-05 | 2004-09-30 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、及び電子機器 |
| CN1531089A (zh) * | 2003-03-18 | 2004-09-22 | 精工爱普生株式会社 | 半导体装置、电子设备及它们制造方法，以及电子仪器 |
| JP2004281880A (ja) * | 2003-03-18 | 2004-10-07 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、及び電子機器 |
| CN1574344A (zh) * | 2003-06-12 | 2005-02-02 | 株式会社东芝 | 三维安装半导体组件及三维安装半导体装置 |
| CN1581483A (zh) * | 2003-07-31 | 2005-02-16 | 精工爱普生株式会社 | 半导体装置及其制造方法、电路基板及电子机器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1885534A (zh) | 2006-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100865697B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| US20220415734A1 (en) | Seal for microelectronic assembly | |
| US7214615B2 (en) | Method of manufacturing semiconductor device, semiconductor device, circuit substrate and electronic apparatus | |
| EP2617054B1 (en) | Staged via formation from both sides of chip | |
| US6864172B2 (en) | Manufacturing method of semiconductor device | |
| US9337165B2 (en) | Method for manufacturing a fan-out WLP with package | |
| CN100573854C (zh) | 半导体装置、电路基板以及电子设备 | |
| US7208838B2 (en) | Semiconductor device, circuit board, and electronic instrument suitable for stacking and having a through hole | |
| CN102187452B (zh) | 具有一体式导通孔及导通孔端子的半导体衬底以及相关联***及方法 | |
| US7193308B2 (en) | Intermediate chip module, semiconductor device, circuit board, and electronic device | |
| US20040157410A1 (en) | Semiconductor device, semiconductor module, electronic equipment, method for manufacturing semiconductor device, and method for manufacturing semiconductor module | |
| US7061118B2 (en) | Semiconductor device, stacked semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument | |
| JP4492196B2 (ja) | 半導体装置の製造方法、回路基板、並びに電子機器 | |
| US20050176235A1 (en) | Manufacturing method of semiconductor device | |
| US7141493B2 (en) | Semiconductor device, method of manufacturing three-dimensional stacking type semiconductor device, circuit board, and electronic instrument | |
| US20050230805A1 (en) | Semiconductor device, method for producing the same, circuit board, and electronic apparatus | |
| JP2006041148A (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
| US20050179120A1 (en) | Process for producing semiconductor device, semiconductor device, circuit board and electronic equipment | |
| CN100456474C (zh) | 半导体装置、半导体装置的制造方法及电子设备 | |
| JP2004281793A (ja) | 半導体装置の製造方法、半導体装置、回路基板および電子機器 | |
| JP4304905B2 (ja) | 半導体装置の製造方法 | |
| JP2006041218A (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
| JP4292748B2 (ja) | 半導体装置の製造方法 | |
| JP2002261192A (ja) | ウエハレベルｃｓｐ | |
| JP2003273108A (ja) | 半導体装置の製造方法及び半導体装置並びに回路基板及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090128 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |