JP2000232179A - Ｐｇａ型電子部品用基板、その製造方法及び半導体装置 - Google Patents
Ｐｇａ型電子部品用基板、その製造方法及び半導体装置Info
- Publication number
- JP2000232179A JP2000232179A JP11032941A JP3294199A JP2000232179A JP 2000232179 A JP2000232179 A JP 2000232179A JP 11032941 A JP11032941 A JP 11032941A JP 3294199 A JP3294199 A JP 3294199A JP 2000232179 A JP2000232179 A JP 2000232179A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- insulating layer
- forming
- substrate
- pga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＰＧＡ型電子部品用基板、及びその製造方法
に関し、特にビルドアップ基板等のプラスチック性基板
の外部接続端子となるピンが該基板の面に多数立設され
たＰＧＡ型配線基板において、ピンの取り付け強度を高
める技術に関する。 【解決手段】 プラスチック性基板の絶縁膜上に形成さ
れた複数の導電性のパッド３０ａと、はんだ３２を介し
て前記各パッドに固着されたネイルヘッド型頭部の複数
のピン３３とを有するＰＧＡ型電子部品用基板におい
て、少なくとも前記パッド部を形成する領域の前記絶縁
層２８の表面が凹凸になるように形成され、かつ、該凹
部の開口径は絶縁膜の内側に向かうほど拡がる逆テーパ
状となっており、パッド３０ａおよびはんだ３２が凹部
から剥がれ難くなっている。
に関し、特にビルドアップ基板等のプラスチック性基板
の外部接続端子となるピンが該基板の面に多数立設され
たＰＧＡ型配線基板において、ピンの取り付け強度を高
める技術に関する。 【解決手段】 プラスチック性基板の絶縁膜上に形成さ
れた複数の導電性のパッド３０ａと、はんだ３２を介し
て前記各パッドに固着されたネイルヘッド型頭部の複数
のピン３３とを有するＰＧＡ型電子部品用基板におい
て、少なくとも前記パッド部を形成する領域の前記絶縁
層２８の表面が凹凸になるように形成され、かつ、該凹
部の開口径は絶縁膜の内側に向かうほど拡がる逆テーパ
状となっており、パッド３０ａおよびはんだ３２が凹部
から剥がれ難くなっている。
Description
【０００１】
【発明の属する技術分野】本発明は、ＰＧＡ（Ｐｉｎ
Ｇｒｉｄ Ａｒｒａｙ）型電子部品用基板、その製造方
法及び半導体装置に関し、特にビルドアップ基板等のプ
ラスチック製基板の外部接続端子となるピンが該基板の
面に多数立設されたＰＧＡ型配線基板において、ピンの
取り付け強度を高める技術に関する。
Ｇｒｉｄ Ａｒｒａｙ）型電子部品用基板、その製造方
法及び半導体装置に関し、特にビルドアップ基板等のプ
ラスチック製基板の外部接続端子となるピンが該基板の
面に多数立設されたＰＧＡ型配線基板において、ピンの
取り付け強度を高める技術に関する。
【０００２】
【従来の技術】ＰＧＡ型電子部品用基板は、隣接する入
出力端子間の間隔が極めて狭い半導体チップの入出力端
子間の間隔を平面的に拡げて取り出すことできることか
ら広く用いられている。この基板は、アルミナ等のセラ
ミックからなるセラミックタイプのものと、ガラス−エ
ポキシ樹脂複合板などを積層してなるプラスチックタイ
プのものとに大別される。
出力端子間の間隔が極めて狭い半導体チップの入出力端
子間の間隔を平面的に拡げて取り出すことできることか
ら広く用いられている。この基板は、アルミナ等のセラ
ミックからなるセラミックタイプのものと、ガラス−エ
ポキシ樹脂複合板などを積層してなるプラスチックタイ
プのものとに大別される。
【０００３】このうち、プラスチックタイプのＰＧＡ型
電子部品用基板には、ガラス−エポキシ基板等のコア基
板上に、エポキシ樹脂等の樹脂や、銅メッキ、銅箔によ
り、絶縁層や配線を形成し、多層配線構造を形成したビ
ルドアップ多層基板がある。ところで、プラスチックタ
イプのものは、基板の耐熱性が低いので、セラミックタ
イプのように高温で接合を行うろう付けは困難であり、
比較的融点の低いはんだ付け接合が用いられる。
電子部品用基板には、ガラス−エポキシ基板等のコア基
板上に、エポキシ樹脂等の樹脂や、銅メッキ、銅箔によ
り、絶縁層や配線を形成し、多層配線構造を形成したビ
ルドアップ多層基板がある。ところで、プラスチックタ
イプのものは、基板の耐熱性が低いので、セラミックタ
イプのように高温で接合を行うろう付けは困難であり、
比較的融点の低いはんだ付け接合が用いられる。
【０００４】つまり、従来のプラスチックタイプのＰＧ
Ａ型電子部品用基板では、ピンの取り付けは、ネイルヘ
ッド頭部の部分を基板のパッドに立ててはんだ付けによ
り行っていた。図１３は従来のプラスチックタイプのＰ
ＧＡ型電子部品用基板である、ビルドアップ多層基板の
パッドにピンを取り付ける場合を説明する図である。
Ａ型電子部品用基板では、ピンの取り付けは、ネイルヘ
ッド頭部の部分を基板のパッドに立ててはんだ付けによ
り行っていた。図１３は従来のプラスチックタイプのＰ
ＧＡ型電子部品用基板である、ビルドアップ多層基板の
パッドにピンを取り付ける場合を説明する図である。
【０００５】なお、説明の便宜上、図１３は、ビルドア
ップ多層基板のパッド付近のみを示している。図１３
（ａ）において、２は絶縁層１と絶縁層３との間に形成
された下層配線であり、４は絶縁層３に形成されたビア
ホール５を介して下層配線２に接続する最上層の配線で
ある。この配線４はソルダレジスト膜６の開口部７では
パッド４ａを構成する。
ップ多層基板のパッド付近のみを示している。図１３
（ａ）において、２は絶縁層１と絶縁層３との間に形成
された下層配線であり、４は絶縁層３に形成されたビア
ホール５を介して下層配線２に接続する最上層の配線で
ある。この配線４はソルダレジスト膜６の開口部７では
パッド４ａを構成する。
【０００６】また、８は低融点のはんだであり、開口部
７を介してパッドの配線４の上に供給されている。９は
ネイルヘッド型頭部を備えたピンである。図１３（ｂ）
に示すように、ピン９の頭部を立設して仮止めした後、
熱処理を施すことにより、はんだ８をリフローしてピン
９をパッドに固着している。
７を介してパッドの配線４の上に供給されている。９は
ネイルヘッド型頭部を備えたピンである。図１３（ｂ）
に示すように、ピン９の頭部を立設して仮止めした後、
熱処理を施すことにより、はんだ８をリフローしてピン
９をパッドに固着している。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
プラスチックタイプのＰＧＡ型電子部品用基板では、基
板のパッド上にピンをはんだ付けで立設しているが、パ
ッド４ａ（通常は銅箔）はその下層の樹脂の上に薄く形
成されているために当該パッド４ａと樹脂の密着性が弱
く、そのために、例えばピンに対し水平方向に何らかの
力が加わると、ピンがパッド４ａに付いたままパッドご
と取れてしまうという問題がある。
プラスチックタイプのＰＧＡ型電子部品用基板では、基
板のパッド上にピンをはんだ付けで立設しているが、パ
ッド４ａ（通常は銅箔）はその下層の樹脂の上に薄く形
成されているために当該パッド４ａと樹脂の密着性が弱
く、そのために、例えばピンに対し水平方向に何らかの
力が加わると、ピンがパッド４ａに付いたままパッドご
と取れてしまうという問題がある。
【０００８】本願発明は、かかる問題点に鑑みて創作さ
れたものであり、パッドに対するピンの取り付け強度を
高めるとともに、パッドとその下層の樹脂の密着強度を
向上させ、ひいては接続信頼性の向上に寄与することが
できるＰＧＡ型電子部品用基板その製造方法及び半導体
装置を提供することを目的とする。
れたものであり、パッドに対するピンの取り付け強度を
高めるとともに、パッドとその下層の樹脂の密着強度を
向上させ、ひいては接続信頼性の向上に寄与することが
できるＰＧＡ型電子部品用基板その製造方法及び半導体
装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】請求項１に記載のＰＧＡ
型電子部品用基板の発明は、図４に例示するように、プ
ラスチック製基板の絶縁層上に形成された複数の導電性
のパッドと、前記各パッドにはんだを介して固着された
ネイルヘッド型頭部の複数のピンとを有するＰＧＡ型電
子部品用基板において、少なくとも前記パッドを形成す
る領域の前記絶縁層２８の表面が凹凸に形成されること
によりパッドの表面に凹凸が形成され、かつ該凹凸の凹
部の開口径は絶縁層の内側に向かうほど拡がる逆テーパ
状に形成されていることを特徴としている。
型電子部品用基板の発明は、図４に例示するように、プ
ラスチック製基板の絶縁層上に形成された複数の導電性
のパッドと、前記各パッドにはんだを介して固着された
ネイルヘッド型頭部の複数のピンとを有するＰＧＡ型電
子部品用基板において、少なくとも前記パッドを形成す
る領域の前記絶縁層２８の表面が凹凸に形成されること
によりパッドの表面に凹凸が形成され、かつ該凹凸の凹
部の開口径は絶縁層の内側に向かうほど拡がる逆テーパ
状に形成されていることを特徴としている。
【００１０】なお、凹凸の形態や大きさは適宜変更可能
であり、絶縁層の表面を粗にすることにより行ってもよ
い。請求項２に記載のＰＧＡ型電子部品用基板の発明
は、図９（ｄ）に例示するように、プラスチック製基板
の絶縁層上に形成された複数の導電性のパッドと、前記
各パッドにはんだを介して固着されたネイルヘッド型頭
部の複数のピンとを有するＰＧＡ型電子部品用基板にお
いて、少なくとも前記パッドを形成する領域の前記絶縁
層の表面が凹凸に形成されることによりパッドの表面に
凹凸が形成され、かつ該凹凸の凹部の中途部に該凹部壁
面から凹部の内側に向かって突出する突出部が形成され
ていることを特徴としている。
であり、絶縁層の表面を粗にすることにより行ってもよ
い。請求項２に記載のＰＧＡ型電子部品用基板の発明
は、図９（ｄ）に例示するように、プラスチック製基板
の絶縁層上に形成された複数の導電性のパッドと、前記
各パッドにはんだを介して固着されたネイルヘッド型頭
部の複数のピンとを有するＰＧＡ型電子部品用基板にお
いて、少なくとも前記パッドを形成する領域の前記絶縁
層の表面が凹凸に形成されることによりパッドの表面に
凹凸が形成され、かつ該凹凸の凹部の中途部に該凹部壁
面から凹部の内側に向かって突出する突出部が形成され
ていることを特徴としている。
【００１１】なお、凹凸の形態や大きさは適宜変更可能
であり表面を粗にすることにより行ってもよい。請求項
３に記載のＰＧＡ型電子部品用基板の発明は、図１１
（ｃ）に例示するように、プラスチック製基板の絶縁層
上に形成された複数の導電性のパッドと、前記各パッド
にはんだを介して固着されたネイルヘッド型頭部の複数
のピンとを有するＰＧＡ型電子部品用基板において、少
なくとも前記パッドを形成する領域の前記絶縁層の表面
が凹凸になるように形成されることによりパッドの表面
に凹凸が形成され、該凹凸の凹部の下には該凹部の開口
領域よりも広い導電性のランドが前記パッドに接続して
形成され、かつ該ランドは互いに分離していることを特
徴としている。
であり表面を粗にすることにより行ってもよい。請求項
３に記載のＰＧＡ型電子部品用基板の発明は、図１１
（ｃ）に例示するように、プラスチック製基板の絶縁層
上に形成された複数の導電性のパッドと、前記各パッド
にはんだを介して固着されたネイルヘッド型頭部の複数
のピンとを有するＰＧＡ型電子部品用基板において、少
なくとも前記パッドを形成する領域の前記絶縁層の表面
が凹凸になるように形成されることによりパッドの表面
に凹凸が形成され、該凹凸の凹部の下には該凹部の開口
領域よりも広い導電性のランドが前記パッドに接続して
形成され、かつ該ランドは互いに分離していることを特
徴としている。
【００１２】請求項４に記載のＰＧＡ型電子部品用基板
の発明は、請求項１乃至３のいずれか１項に記載のＰＧ
Ａ型電子部品用基板のプラスチック製基板において、前
記ピンは、そのネイルヘッド型頭部の端面に凹凸が形成
されていることを特徴としている。請求項５に記載のＰ
ＧＡ型電子部品用基板の発明は、請求項１乃至４のいず
れか１項に記載のＰＧＡ型電子部品用基板のプラスチッ
ク製基板において、前記パッドの表面に形成される凹凸
の凹部が形成される位置は、前記ピンの端面に形成され
る凹凸の凸部が形成される位置に対応していることを特
徴としている。
の発明は、請求項１乃至３のいずれか１項に記載のＰＧ
Ａ型電子部品用基板のプラスチック製基板において、前
記ピンは、そのネイルヘッド型頭部の端面に凹凸が形成
されていることを特徴としている。請求項５に記載のＰ
ＧＡ型電子部品用基板の発明は、請求項１乃至４のいず
れか１項に記載のＰＧＡ型電子部品用基板のプラスチッ
ク製基板において、前記パッドの表面に形成される凹凸
の凹部が形成される位置は、前記ピンの端面に形成され
る凹凸の凸部が形成される位置に対応していることを特
徴としている。
【００１３】請求項６に記載のＰＧＡ型電子部品用基板
の発明は、請求項１乃至請求項５のいずれか１項に記載
のＰＧＡ型電子部品用基板のプラスチック製基板におい
て、前記プラスチック製基板の絶縁層上に形成された凹
凸の凹部は、該絶縁層を貫通して形成されており、この
凹部に形成された導電性のパッドにより前記パッドと該
絶縁層の下層の配線とが電気的に接続されていることを
特徴としている。
の発明は、請求項１乃至請求項５のいずれか１項に記載
のＰＧＡ型電子部品用基板のプラスチック製基板におい
て、前記プラスチック製基板の絶縁層上に形成された凹
凸の凹部は、該絶縁層を貫通して形成されており、この
凹部に形成された導電性のパッドにより前記パッドと該
絶縁層の下層の配線とが電気的に接続されていることを
特徴としている。
【００１４】請求項７に記載のＰＧＡ型電子部品用基板
の製造方法の発明は、プラスチック製基板のパッド形成
領域の絶縁層の表面に、開口径が絶縁層の内側に向かう
ほど拡がる逆テーパ状の凹部を形成することにより凹凸
を形成する工程と、前記凹凸が形成された絶縁層上にパ
ッド形成用導電膜を形成し、導電性のパッドの表面に凹
凸を形成する工程と、前記凹凸が形成された導電性のパ
ッド上にはんだを供給する工程と、前記はんだ上にピン
のネイルヘッド型頭部を載置する工程と、前記ピンを前
記はんだを介して前記パッドに固着する工程とを有する
ことを特徴としている。
の製造方法の発明は、プラスチック製基板のパッド形成
領域の絶縁層の表面に、開口径が絶縁層の内側に向かう
ほど拡がる逆テーパ状の凹部を形成することにより凹凸
を形成する工程と、前記凹凸が形成された絶縁層上にパ
ッド形成用導電膜を形成し、導電性のパッドの表面に凹
凸を形成する工程と、前記凹凸が形成された導電性のパ
ッド上にはんだを供給する工程と、前記はんだ上にピン
のネイルヘッド型頭部を載置する工程と、前記ピンを前
記はんだを介して前記パッドに固着する工程とを有する
ことを特徴としている。
【００１５】請求項８に記載のＰＧＡ型電子部品用基板
の製造方法の発明は、請求項７に記載の前記絶縁層は、
ポジ型感光性材料を用いて形成することを特徴としてい
る。請求項９に記載のＰＧＡ型電子部品用基板の製造方
法の発明は、プラスチック製基板上に第１の絶縁層を形
成する工程と、前記第１の絶縁層上に該第１の絶縁層よ
りもエッチングレートの低い第２の絶縁層を形成する工
程と、パッド形成領域の前記第１の絶縁層および第２の
絶縁層を同じパターンマスクを介してエッチングし、前
記第１の絶縁層に複数の第１の開口部を形成するととも
に、第１と第２の絶縁層のエッチングレートの差により
該第１の開口部の下の第２の絶縁層のに第１の開口部よ
りも大きな開口径の第２の開口部を形成する工程と、前
記第１および第２の開口部を含むパッド形成領域の絶縁
層上にパッド形成用導電膜を形成して導電性のパッドを
形成する工程と、前記パッド上にはんだを供給する工程
と、前記はんだ上にピンのネイルヘッド型頭部を載置す
る工程と、前記ピンを前記はんだを介して前記パッドに
固着する工程とを有することを特徴としている。
の製造方法の発明は、請求項７に記載の前記絶縁層は、
ポジ型感光性材料を用いて形成することを特徴としてい
る。請求項９に記載のＰＧＡ型電子部品用基板の製造方
法の発明は、プラスチック製基板上に第１の絶縁層を形
成する工程と、前記第１の絶縁層上に該第１の絶縁層よ
りもエッチングレートの低い第２の絶縁層を形成する工
程と、パッド形成領域の前記第１の絶縁層および第２の
絶縁層を同じパターンマスクを介してエッチングし、前
記第１の絶縁層に複数の第１の開口部を形成するととも
に、第１と第２の絶縁層のエッチングレートの差により
該第１の開口部の下の第２の絶縁層のに第１の開口部よ
りも大きな開口径の第２の開口部を形成する工程と、前
記第１および第２の開口部を含むパッド形成領域の絶縁
層上にパッド形成用導電膜を形成して導電性のパッドを
形成する工程と、前記パッド上にはんだを供給する工程
と、前記はんだ上にピンのネイルヘッド型頭部を載置す
る工程と、前記ピンを前記はんだを介して前記パッドに
固着する工程とを有することを特徴としている。
【００１６】請求項１０に記載のＰＧＡ型電子部品用基
板の製造方法は、プラスチック製基板上の少なくともパ
ッド形成領域に互いに分離した複数の導電性のランドを
形成する工程と、前記ランドを被覆する絶縁層を形成す
る工程と、前記各ランドに対応する位置に、該ランドの
領域よりも狭い開口の開口部を前記絶縁層に形成する工
程と、前記パッド形成領域の絶縁層上にパッド形成用導
電膜を形成して導電性のパッドを形成し、該パッドを前
記開口部を介して対応する前記ランドと接続する工程
と、前記パッド上にはんだを供給する工程と、前記はん
だ上にピンのネイルヘッド型頭部を載置する工程と、前
記ピンを前記はんだを介して前記パッドに固着する工程
とを有することを特徴としている。
板の製造方法は、プラスチック製基板上の少なくともパ
ッド形成領域に互いに分離した複数の導電性のランドを
形成する工程と、前記ランドを被覆する絶縁層を形成す
る工程と、前記各ランドに対応する位置に、該ランドの
領域よりも狭い開口の開口部を前記絶縁層に形成する工
程と、前記パッド形成領域の絶縁層上にパッド形成用導
電膜を形成して導電性のパッドを形成し、該パッドを前
記開口部を介して対応する前記ランドと接続する工程
と、前記パッド上にはんだを供給する工程と、前記はん
だ上にピンのネイルヘッド型頭部を載置する工程と、前
記ピンを前記はんだを介して前記パッドに固着する工程
とを有することを特徴としている。
【００１７】請求項１１に記載の半導体装置は、請求項
１乃至請求項６のいずれか１項に記載のＰＧＡ型電子部
品用基板に、半導体チップが搭載されていることを特徴
としている。
１乃至請求項６のいずれか１項に記載のＰＧＡ型電子部
品用基板に、半導体チップが搭載されていることを特徴
としている。
【００１８】
【作用】請求項１および請求項７に記載の発明によれ
ば、パッドを形成する領域の絶縁層の表面が凹凸になる
ように形成されることによりパッドの表面に凹凸が形成
され、かつ該凹部の開口径は下側に向かうほど拡がる逆
テーパ形状に形成されている。
ば、パッドを形成する領域の絶縁層の表面が凹凸になる
ように形成されることによりパッドの表面に凹凸が形成
され、かつ該凹部の開口径は下側に向かうほど拡がる逆
テーパ形状に形成されている。
【００１９】これにより、パッド形成用導電膜およびそ
の上のはんだは、逆テーパ形状に形成された開口部中で
は、該開口部の庇に引っ掛かった状態で係合することに
なるので、パッド形成用導電膜およびその上のはんだと
絶縁層との密着度が向上する。従って、はんだを介して
パッド上に形成されたピンのパッドに対する接続強度も
向上する。
の上のはんだは、逆テーパ形状に形成された開口部中で
は、該開口部の庇に引っ掛かった状態で係合することに
なるので、パッド形成用導電膜およびその上のはんだと
絶縁層との密着度が向上する。従って、はんだを介して
パッド上に形成されたピンのパッドに対する接続強度も
向上する。
【００２０】請求項２および請求項９に記載の発明によ
れば、パッドを形成する領域の絶縁層の表面が凹凸にな
るように形成されており、かつ、凹部の中段に該凹部の
内側に向かって突出した前記絶縁層の突出部が形成され
ているので、ピンの接続強度はさらに向上する。請求項
３および請求項１０に記載のＰＧＡ型電子部品用基板の
発明によれば、該各凹部の下には該凹部の開口領域より
も広い領域の導電性ランドが該パッドに接続するように
形成されているので、導電性ランドの端部が絶縁層によ
って上から押さえられた状態となっている。このため、
導電性ランドに接続するパッドも絶縁層から剥がれ難く
なる。
れば、パッドを形成する領域の絶縁層の表面が凹凸にな
るように形成されており、かつ、凹部の中段に該凹部の
内側に向かって突出した前記絶縁層の突出部が形成され
ているので、ピンの接続強度はさらに向上する。請求項
３および請求項１０に記載のＰＧＡ型電子部品用基板の
発明によれば、該各凹部の下には該凹部の開口領域より
も広い領域の導電性ランドが該パッドに接続するように
形成されているので、導電性ランドの端部が絶縁層によ
って上から押さえられた状態となっている。このため、
導電性ランドに接続するパッドも絶縁層から剥がれ難く
なる。
【００２１】請求項４に記載の発明によれば、ピンのネ
イルヘッド型頭部の端面にも凹凸が形成されているの
で、はんだとの接触面積が増加する。このため、ピンの
パッドに対する接続強度もより強くなる。請求項５に記
載の発明によれば、前記パッドの表面に形成される凹凸
の凹部が形成される位置は、前記ピンのネイルヘッド型
頭部の端面に形成される凹凸の凸部が形成される位置に
対応しているので、凸部と凹部に嵌合した状態となる。
このため、ピンのパッドに対する接続強度も強くなる。
イルヘッド型頭部の端面にも凹凸が形成されているの
で、はんだとの接触面積が増加する。このため、ピンの
パッドに対する接続強度もより強くなる。請求項５に記
載の発明によれば、前記パッドの表面に形成される凹凸
の凹部が形成される位置は、前記ピンのネイルヘッド型
頭部の端面に形成される凹凸の凸部が形成される位置に
対応しているので、凸部と凹部に嵌合した状態となる。
このため、ピンのパッドに対する接続強度も強くなる。
【００２２】請求項６に記載のＰＧＡ型電子部品用基板
の発明によれば、ピンの接続強度が向上するとともに、
パッド形成領域にに形成された凹部の一部がビアホール
も兼ねるので、ビアホール形成のための特別の領域を必
要としない。このため、ビアホールやパッドの形成位置
の選択自由度が増し、ひいてはピンの集積度を向上させ
ることが可能となる。
の発明によれば、ピンの接続強度が向上するとともに、
パッド形成領域にに形成された凹部の一部がビアホール
も兼ねるので、ビアホール形成のための特別の領域を必
要としない。このため、ビアホールやパッドの形成位置
の選択自由度が増し、ひいてはピンの集積度を向上させ
ることが可能となる。
【００２３】
【実施の形態】以下、本発明の実施の形態に係るＰＧＡ
型電子部品用基板及びその製造方法について説明する。
図１は本発明の実施の形態に係るＰＧＡ型電子部品用基
板の全体構成を示す断面図である。図において、１０は
ＰＧＡ型電子部品用基板の中心にあるコア基板、１１、
１２、１３および１４はコア基板１０を中心にして両側
に積層されたビルドアップ絶縁層、１５、１６、１７、
１８および１９は絶縁層１０〜１３の間にそれぞれ積層
された配線である。
型電子部品用基板及びその製造方法について説明する。
図１は本発明の実施の形態に係るＰＧＡ型電子部品用基
板の全体構成を示す断面図である。図において、１０は
ＰＧＡ型電子部品用基板の中心にあるコア基板、１１、
１２、１３および１４はコア基板１０を中心にして両側
に積層されたビルドアップ絶縁層、１５、１６、１７、
１８および１９は絶縁層１０〜１３の間にそれぞれ積層
された配線である。
【００２４】２０と２１はそれぞれＰＧＡ型電子部品用
基板の最外面に形成されたソルダレジスト膜である。半
導体チップ２２の入出力端子接続用バンプはソルダレジ
スト膜２０の開口部を介して配線１５に接続されてい
る。なお、２５はバンプ部分を封止するアンダーフィル
材である。また、ピン２４はソルダレジスト膜２１の開
口部を介して配線１９に接続されている。
基板の最外面に形成されたソルダレジスト膜である。半
導体チップ２２の入出力端子接続用バンプはソルダレジ
スト膜２０の開口部を介して配線１５に接続されてい
る。なお、２５はバンプ部分を封止するアンダーフィル
材である。また、ピン２４はソルダレジスト膜２１の開
口部を介して配線１９に接続されている。
【００２５】すなわち、半導体チップ２２の各入出力端
子は、バンプ２３、配線１５，１６，１７，１８，１９
を介してピン２４に引き出されている。このように、極
めて間隔の狭い半導体チップ２２の入出力端子間がＰＧ
Ａ型電子部品用基板のピン２４の間隔まで拡げられると
ともに、立設したピン２４により容易に他の電子部品と
の接続をなすことができる。
子は、バンプ２３、配線１５，１６，１７，１８，１９
を介してピン２４に引き出されている。このように、極
めて間隔の狭い半導体チップ２２の入出力端子間がＰＧ
Ａ型電子部品用基板のピン２４の間隔まで拡げられると
ともに、立設したピン２４により容易に他の電子部品と
の接続をなすことができる。
【００２６】なお、図は、全体構成を説明するためのも
のであって、各層の膜厚や絶縁層の開口径の寸法は実際
の寸法とは異なるものである。例えば、絶縁層の厚さは
約５０μｍ、ビアホールの径は約７０μｍ、パッドの開
口径は約１００μｍ程度である。説明の便宜上、以下の
説明では本願発明の実施の形態に係るピンの取り付け方
法に直接関係する工程について説明することとにし、直
接関係のない工程については説明を省略する。
のであって、各層の膜厚や絶縁層の開口径の寸法は実際
の寸法とは異なるものである。例えば、絶縁層の厚さは
約５０μｍ、ビアホールの径は約７０μｍ、パッドの開
口径は約１００μｍ程度である。説明の便宜上、以下の
説明では本願発明の実施の形態に係るピンの取り付け方
法に直接関係する工程について説明することとにし、直
接関係のない工程については説明を省略する。
【００２７】（第１の実施の形態）まず、図２（ａ）に
示すように、絶縁樹脂からなる絶縁層２６上に銅メッキ
により、あるいは銅箔を被着し熱圧着して銅膜を形成す
る。その後、パターニングにより配線２７を形成する。
ここで、絶縁層２６は、図１の絶縁層１２に対応し、配
線２７は、図１の配線１８に対応している。
示すように、絶縁樹脂からなる絶縁層２６上に銅メッキ
により、あるいは銅箔を被着し熱圧着して銅膜を形成す
る。その後、パターニングにより配線２７を形成する。
ここで、絶縁層２６は、図１の絶縁層１２に対応し、配
線２７は、図１の配線１８に対応している。
【００２８】次に、図２（ｂ）に示すように、絶縁層２
６上にネガ型感光性絶縁樹脂からなる絶縁層２８を形成
する。ここで、絶縁層２８は、図１の絶縁層１１に対応
している。次いで、図２（ｃ）に示すように、絶縁層２
８にレジスト膜２９を形成した後、該レジスト膜のパタ
ーニングによって、ビア形成領域に開口部２９ａを形成
し、かつパッド形成領域に多数の開口部２９ｂを形成す
る。その後、露光する。
６上にネガ型感光性絶縁樹脂からなる絶縁層２８を形成
する。ここで、絶縁層２８は、図１の絶縁層１１に対応
している。次いで、図２（ｃ）に示すように、絶縁層２
８にレジスト膜２９を形成した後、該レジスト膜のパタ
ーニングによって、ビア形成領域に開口部２９ａを形成
し、かつパッド形成領域に多数の開口部２９ｂを形成す
る。その後、露光する。
【００２９】このとき、光は開口部２９ａおよび２９ｂ
を介して絶縁層２８に入力するが、光の回折により、中
に進んでいくにつれて横側にも拡がる（破線部）。次
に、図２（ｄ）に示すように、現像により絶縁層２８に
ビアホール２８ａを形成するとともに、同時にパッド形
成領域の絶縁層２８には多数の凹部２８ｂを形成する。
なお、凹部形成用パターンとしては、例えば、図１２
（ａ）、図１２（ｂ）または図１２（ｃ）に示すパター
ンが使用される。
を介して絶縁層２８に入力するが、光の回折により、中
に進んでいくにつれて横側にも拡がる（破線部）。次
に、図２（ｄ）に示すように、現像により絶縁層２８に
ビアホール２８ａを形成するとともに、同時にパッド形
成領域の絶縁層２８には多数の凹部２８ｂを形成する。
なお、凹部形成用パターンとしては、例えば、図１２
（ａ）、図１２（ｂ）または図１２（ｃ）に示すパター
ンが使用される。
【００３０】これにより、ビアホール２８ａおよび凹部
２８ｂの断面は、開口径が下側に向かうほど拡がる逆テ
ーパ形状となる。また、開口パタンとしては、凹部形成
用の開口径をビアホール２８ａの開口径よりも小さくす
ることにより、絶縁層２８を貫通しないで適当な深さの
凹部を形成することができる。勿論、パッド形成領域の
開口部の径とビアホールの径と同じにしてもよい。この
場合は深さもビアホールと同じ程度になるが、パッド形
成領域下方の絶縁層２６上に配線を設けなければ、特に
不都合はない。
２８ｂの断面は、開口径が下側に向かうほど拡がる逆テ
ーパ形状となる。また、開口パタンとしては、凹部形成
用の開口径をビアホール２８ａの開口径よりも小さくす
ることにより、絶縁層２８を貫通しないで適当な深さの
凹部を形成することができる。勿論、パッド形成領域の
開口部の径とビアホールの径と同じにしてもよい。この
場合は深さもビアホールと同じ程度になるが、パッド形
成領域下方の絶縁層２６上に配線を設けなければ、特に
不都合はない。
【００３１】また、開口部の逆テーパの斜めの角度が小
さい場合には、露光中、基板または光源を一定の角度を
傾けて回転させて露光光の入射方向が斜めになるように
し、被露光範囲が開口部の下側にまで拡げるようにして
もよい。次いで、図３（ａ）に示すように、メッキ等に
より銅膜を形成した後、パターニングしてパッド形成用
導電膜としての配線３０を形成する。これにより、ビア
ホール２８ａを介して配線２７と配線３０は電気的に接
続されるとともに、表面に凹部をもったパッド３０ａが
形成される。
さい場合には、露光中、基板または光源を一定の角度を
傾けて回転させて露光光の入射方向が斜めになるように
し、被露光範囲が開口部の下側にまで拡げるようにして
もよい。次いで、図３（ａ）に示すように、メッキ等に
より銅膜を形成した後、パターニングしてパッド形成用
導電膜としての配線３０を形成する。これにより、ビア
ホール２８ａを介して配線２７と配線３０は電気的に接
続されるとともに、表面に凹部をもったパッド３０ａが
形成される。
【００３２】次に、図３（ｂ）に示すように、ソルダレ
ジスト膜３１を形成したのち、パターニングにより開口
部３１ａを形成する。次いで、図３（ｃ）に示すよう
に、はんだ３２を開口部３１ａに供給した後、ネイルヘ
ッド形頭部のピン３３を、頭部を下にして該はんだ３２
上に載置する。次に、図４に示すように、該はんだ３２
が熔融する温度よりも高い温度の熱処理を施してはんだ
３２をリフローし、ピン３３を固着する。
ジスト膜３１を形成したのち、パターニングにより開口
部３１ａを形成する。次いで、図３（ｃ）に示すよう
に、はんだ３２を開口部３１ａに供給した後、ネイルヘ
ッド形頭部のピン３３を、頭部を下にして該はんだ３２
上に載置する。次に、図４に示すように、該はんだ３２
が熔融する温度よりも高い温度の熱処理を施してはんだ
３２をリフローし、ピン３３を固着する。
【００３３】本願発明の実施の形態によれば、配線３０
は多数の凹部２８ｂを介して下の絶縁層２８にも密着形
成されているので、配線３０と絶縁層２８との接触面積
が大きくなり、これによりピン３３のパッド３０ａに対
する接続強度も高くなる。さらに、各凹部２８ｂの断面
は開口径が下側に向かうほど拡がる逆テーパ形状となっ
ているので、パッド３０ａおよびはんだ３２は、凹部の
内側に食い込んだ状態にある。従って、ピン３３に何ら
かの力が加わって、パッド３０ａおよびはんだ３２が絶
縁層２８から剥がれるといった不都合を大幅に解消する
ことが可能となる。
は多数の凹部２８ｂを介して下の絶縁層２８にも密着形
成されているので、配線３０と絶縁層２８との接触面積
が大きくなり、これによりピン３３のパッド３０ａに対
する接続強度も高くなる。さらに、各凹部２８ｂの断面
は開口径が下側に向かうほど拡がる逆テーパ形状となっ
ているので、パッド３０ａおよびはんだ３２は、凹部の
内側に食い込んだ状態にある。従って、ピン３３に何ら
かの力が加わって、パッド３０ａおよびはんだ３２が絶
縁層２８から剥がれるといった不都合を大幅に解消する
ことが可能となる。
【００３４】（第２の実施の形態）図５は本発明の第２
の実施の形態に係るＰＧＡ型電子部品用基板の構成を示
す断面図である。第１の実施の形態に係るＰＧＡ型電子
部品用基板の製造方法と同じところは、説明の便宜上、
省略する。第２の実施の形態では、図５（ａ）に示すよ
うに、ピン３４の頭部に凸部３４ａを形成している。こ
の凸部３４ａの形成位置は絶縁層２８に形成した各凹部
２８ｂの位置に対応している。これにより、ピン３４を
はんだ３２上に載置し、ピン３４を押圧しながら該はん
だ３２が熔融する温度よりも高い温度の熱処理を施して
はんだ３２をリフローすると、図５（ｂ）に示すよう
に、ピン３４の凸部３４ａが絶縁層２８に形成した凹部
２８ｂに入り込みピン３４が固着する。
の実施の形態に係るＰＧＡ型電子部品用基板の構成を示
す断面図である。第１の実施の形態に係るＰＧＡ型電子
部品用基板の製造方法と同じところは、説明の便宜上、
省略する。第２の実施の形態では、図５（ａ）に示すよ
うに、ピン３４の頭部に凸部３４ａを形成している。こ
の凸部３４ａの形成位置は絶縁層２８に形成した各凹部
２８ｂの位置に対応している。これにより、ピン３４を
はんだ３２上に載置し、ピン３４を押圧しながら該はん
だ３２が熔融する温度よりも高い温度の熱処理を施して
はんだ３２をリフローすると、図５（ｂ）に示すよう
に、ピン３４の凸部３４ａが絶縁層２８に形成した凹部
２８ｂに入り込みピン３４が固着する。
【００３５】本願発明の第２の実施の形態によれば、は
んだ３２の他にピン３４の凸部３４ａ自体も絶縁層２８
の凹部２８ｂに入り込んでいるので、第１の実施例の形
態による効果に加え、ピン３４は凹部２８ｂから抜け難
く、かつパッド３０ａが絶縁層２８から剥がれるといっ
た不都合を更に改善することが可能となる。なお、凸部
３４ａが凹部２８ｂに入り易いように、凸部の形状を適
宜、細めに形成してもよい。
んだ３２の他にピン３４の凸部３４ａ自体も絶縁層２８
の凹部２８ｂに入り込んでいるので、第１の実施例の形
態による効果に加え、ピン３４は凹部２８ｂから抜け難
く、かつパッド３０ａが絶縁層２８から剥がれるといっ
た不都合を更に改善することが可能となる。なお、凸部
３４ａが凹部２８ｂに入り易いように、凸部の形状を適
宜、細めに形成してもよい。
【００３６】（第３の実施の形態）図６は本発明の第３
の実施の形態に係るＰＧＡ型電子部品用基板の構成を示
す断面図である。図５に示す第２の実施の形態に係るＰ
ＧＡ型電子部品用基板の製造方法と同じところは、説明
の便宜上、省略する。第３の実施の形態では、図６に示
すように、下層配線３５のランドをパッド形成領域の絶
縁層２８の下に設けている。これにより、ビアホール３
６をパッド形成領域内に形成することができる。このた
め、ビアホールの形成領域を別に設ける必要がないの
で、ビアホールやパッド形成位置の余裕度が上がり、ひ
いてはピン数の集積度の向上を図ることが可能となる。
の実施の形態に係るＰＧＡ型電子部品用基板の構成を示
す断面図である。図５に示す第２の実施の形態に係るＰ
ＧＡ型電子部品用基板の製造方法と同じところは、説明
の便宜上、省略する。第３の実施の形態では、図６に示
すように、下層配線３５のランドをパッド形成領域の絶
縁層２８の下に設けている。これにより、ビアホール３
６をパッド形成領域内に形成することができる。このた
め、ビアホールの形成領域を別に設ける必要がないの
で、ビアホールやパッド形成位置の余裕度が上がり、ひ
いてはピン数の集積度の向上を図ることが可能となる。
【００３７】（第４の実施の形態）図７は本発明の第４
の実施の形態に係るＰＧＡ型電子部品用基板の構成を示
す断面図である。図６に示す第３の実施の形態に係るＰ
ＧＡ型電子部品用基板の製造方法と同じところは、説明
の便宜上、省略する。第４の実施の形態では、図７に示
すように、ピン３４の頭部の表面を粗面３４ｂにしてい
る。例えば、ピン形成時の金型に粗面加工しておくこと
でこれが転写され、表面を粗くすることができる。
の実施の形態に係るＰＧＡ型電子部品用基板の構成を示
す断面図である。図６に示す第３の実施の形態に係るＰ
ＧＡ型電子部品用基板の製造方法と同じところは、説明
の便宜上、省略する。第４の実施の形態では、図７に示
すように、ピン３４の頭部の表面を粗面３４ｂにしてい
る。例えば、ピン形成時の金型に粗面加工しておくこと
でこれが転写され、表面を粗くすることができる。
【００３８】これにより、ピン３４と、はんだ３２およ
びパッド３０ａとの接続はより強固なものとなる。 （第５の実施の形態）図８および図９は本発明の第５の
実施の形態に係るＰＧＡ型電子部品用基板の製造方法を
示す断面図である。
びパッド３０ａとの接続はより強固なものとなる。 （第５の実施の形態）図８および図９は本発明の第５の
実施の形態に係るＰＧＡ型電子部品用基板の製造方法を
示す断面図である。
【００３９】まず、図８（ａ）に示すように、絶縁樹脂
からなる絶縁層３８上に銅メッキにより、あるいは銅箔
を被着し熱圧着して銅膜を形成する。その後、パターニ
ングにより配線３９を形成する。ここで、絶縁層３８
は、図１の絶縁層１２に対応し、配線３９は、図１の配
線１８に対応している。次に、図８（ｂ）に示すよう
に、絶縁層３８上に第１のエッチングレート特性をもつ
絶縁層４０を形成し、その上に第２のエッチングレート
特性をもつ絶縁層４１を形成する。ここで、第２のエッ
チングレートは第１のエッチングレートよりも低い。
からなる絶縁層３８上に銅メッキにより、あるいは銅箔
を被着し熱圧着して銅膜を形成する。その後、パターニ
ングにより配線３９を形成する。ここで、絶縁層３８
は、図１の絶縁層１２に対応し、配線３９は、図１の配
線１８に対応している。次に、図８（ｂ）に示すよう
に、絶縁層３８上に第１のエッチングレート特性をもつ
絶縁層４０を形成し、その上に第２のエッチングレート
特性をもつ絶縁層４１を形成する。ここで、第２のエッ
チングレートは第１のエッチングレートよりも低い。
【００４０】次いで、図８（ｃ）に示すように、絶縁層
４１にレジスト膜４２を形成した後、該レジスト膜のパ
ターニングによって、ビア形成領域に開口部４２ａを形
成し、かつパッド形成領域に多数の開口部４２ｂを形成
した後、露光する。次に、エッチング液によって、被露
光領域を等方性エッチングし、ビアホール形成領域にビ
アホール４４を形成し、パッド形成領域には複数の凹部
４５を形成する。
４１にレジスト膜４２を形成した後、該レジスト膜のパ
ターニングによって、ビア形成領域に開口部４２ａを形
成し、かつパッド形成領域に多数の開口部４２ｂを形成
した後、露光する。次に、エッチング液によって、被露
光領域を等方性エッチングし、ビアホール形成領域にビ
アホール４４を形成し、パッド形成領域には複数の凹部
４５を形成する。
【００４１】このとき、下層の絶縁層４０の方が上層の
絶縁層４１よりもエッチングレートが高いので、図８
（ｄ）に示すように、凹部４５の断面形状はその中段で
庇４５ａが形成された状態となる。次いで、図９（ａ）
に示すように、メッキ等により凹部４５を含む絶縁層上
に銅膜を形成した後、パターニングしてパッド形成用導
電膜としての配線４６を形成する。これにより、ビアホ
ール４４を介して配線３９と配線４６は電気的に接続さ
れるとともに、表面に凹部をもったパッド４６ａが形成
される。
絶縁層４１よりもエッチングレートが高いので、図８
（ｄ）に示すように、凹部４５の断面形状はその中段で
庇４５ａが形成された状態となる。次いで、図９（ａ）
に示すように、メッキ等により凹部４５を含む絶縁層上
に銅膜を形成した後、パターニングしてパッド形成用導
電膜としての配線４６を形成する。これにより、ビアホ
ール４４を介して配線３９と配線４６は電気的に接続さ
れるとともに、表面に凹部をもったパッド４６ａが形成
される。
【００４２】次に、図９（ｂ）に示すように、ソルダレ
ジスト膜４７を形成したのち、ソルダレジスト膜４７を
パターニングして開口部４７ａを形成する。次いで、図
９（ｃ）に示すように、はんだ４８を開口部４７ａに供
給した後、ネイルヘッド形頭部のピン４９を、頭部を下
にして該はんだ４８上に載置する。次に、図９（ｄ）に
示すように、該はんだ４８が熔融する温度よりも高い温
度の熱処理を施してはんだ４８をリフローし、ピン４９
を固着する。
ジスト膜４７を形成したのち、ソルダレジスト膜４７を
パターニングして開口部４７ａを形成する。次いで、図
９（ｃ）に示すように、はんだ４８を開口部４７ａに供
給した後、ネイルヘッド形頭部のピン４９を、頭部を下
にして該はんだ４８上に載置する。次に、図９（ｄ）に
示すように、該はんだ４８が熔融する温度よりも高い温
度の熱処理を施してはんだ４８をリフローし、ピン４９
を固着する。
【００４３】本願発明の実施の形態によれば、パッド４
６ａは多数の凹部４５を介して下の絶縁層２８にも密着
形成されているので、パッド４６ａと絶縁層２８との接
触面積が大きくなり、これによりピン４９のパッド４６
ａに対する接続強度も高くなる。さらに、各凹部４５の
断面形状は中段で庇４５ａを備えているので、はんだ４
８およびパッド４６ａは庇４５ａの下側に食い込んだ状
態にある。従って、ピン４９に何らかの力が加わって、
パッド４６ａおよびはんだ４８が絶縁層２８から剥がれ
るといった不都合を大幅に解消することが可能となる。
６ａは多数の凹部４５を介して下の絶縁層２８にも密着
形成されているので、パッド４６ａと絶縁層２８との接
触面積が大きくなり、これによりピン４９のパッド４６
ａに対する接続強度も高くなる。さらに、各凹部４５の
断面形状は中段で庇４５ａを備えているので、はんだ４
８およびパッド４６ａは庇４５ａの下側に食い込んだ状
態にある。従って、ピン４９に何らかの力が加わって、
パッド４６ａおよびはんだ４８が絶縁層２８から剥がれ
るといった不都合を大幅に解消することが可能となる。
【００４４】（第６の実施の形態）図１０および図１１
は本発明の第６の実施の形態に係るＰＧＡ型電子部品用
基板の製造方法を示す断面図である。まず、図１０
（ａ）に示すように、絶縁樹脂からなる絶縁層５０上に
銅メッキにより、あるいは銅箔を被着し熱圧着して銅膜
を形成した後、パターニングにより下層の配線５１ａお
よびパッド形成領域に補強用ランド５１ｂを形成する。
この補強用ランド５１ｂのひとつひとつは浮島パターン
となっており、後述するようにパッドのアンカー効果を
生み出すために用いられるものである。
は本発明の第６の実施の形態に係るＰＧＡ型電子部品用
基板の製造方法を示す断面図である。まず、図１０
（ａ）に示すように、絶縁樹脂からなる絶縁層５０上に
銅メッキにより、あるいは銅箔を被着し熱圧着して銅膜
を形成した後、パターニングにより下層の配線５１ａお
よびパッド形成領域に補強用ランド５１ｂを形成する。
この補強用ランド５１ｂのひとつひとつは浮島パターン
となっており、後述するようにパッドのアンカー効果を
生み出すために用いられるものである。
【００４５】次に、図１０（ｂ）に示すように、下層の
配線５１ａ、補強用ランド５１ｂおよび絶縁層５０上に
絶縁層５２を形成する。次いで、図１０（ｃ）に示すよ
うに、絶縁層５２にレジスト膜５３を形成した後、該レ
ジスト膜のパターニングによって、パッド形成領域に開
口部５３ａを形成した後、露光する。なお、これら各開
口部５３ａは、各補強ランド５１ｂ上に対応付けられて
形成される。
配線５１ａ、補強用ランド５１ｂおよび絶縁層５０上に
絶縁層５２を形成する。次いで、図１０（ｃ）に示すよ
うに、絶縁層５２にレジスト膜５３を形成した後、該レ
ジスト膜のパターニングによって、パッド形成領域に開
口部５３ａを形成した後、露光する。なお、これら各開
口部５３ａは、各補強ランド５１ｂ上に対応付けられて
形成される。
【００４６】その後、図１０（ｄ）に示すように、エッ
チングして開口部５２ａおよび５２ｂを形成する。次い
で、図１１（ａ）に示すように、メッキ等により絶縁層
５２上に銅膜を形成した後、パターニングしてパッド５
４を形成する。これにより、パッド５４は開口部５２ａ
を介して配線５１ａに電気的に接続されるとともに、開
口部５２ｂを介して補強用ランド５１ｂに接続される。
チングして開口部５２ａおよび５２ｂを形成する。次い
で、図１１（ａ）に示すように、メッキ等により絶縁層
５２上に銅膜を形成した後、パターニングしてパッド５
４を形成する。これにより、パッド５４は開口部５２ａ
を介して配線５１ａに電気的に接続されるとともに、開
口部５２ｂを介して補強用ランド５１ｂに接続される。
【００４７】次に、図１１（ｂ）に示すように、ソルダ
レジスト膜５５を形成したのち、ソルダレジスト膜５５
をパターニングして開口部５５ａを形成する。次いで、
図１１（ｃ）に示すように、はんだ５６を開口部５５ａ
に供給した後、ネイルヘッド形頭部のピン５７を、頭部
を下にして該はんだ５６上に載置する。その後、はんだ
５６が熔融する温度よりも高い温度の熱処理を施してリ
フローし、ピン５７を固着する。
レジスト膜５５を形成したのち、ソルダレジスト膜５５
をパターニングして開口部５５ａを形成する。次いで、
図１１（ｃ）に示すように、はんだ５６を開口部５５ａ
に供給した後、ネイルヘッド形頭部のピン５７を、頭部
を下にして該はんだ５６上に載置する。その後、はんだ
５６が熔融する温度よりも高い温度の熱処理を施してリ
フローし、ピン５７を固着する。
【００４８】本願発明の実施の形態によれば、パッド５
４は開口部５２ａおよび多数の開口部５２ｂを介して下
の絶縁層５２の側部にも密着形成されているので、パッ
ド５４と絶縁層５２との接触面積が大きくなり、これに
よりピン５７のパッド５４に対する接続強度も高くな
る。さらに、、パッド５４は補強用ランド５１ｂに接続
しており、これにより絶縁層５２に対するアンカー効果
が得られるので、パッド５４が剥がれ難くなる。従っ
て、ピン５７に何らかの力が加わって、パッド５４およ
びはんだ５６が絶縁層５２から剥がれるといった不都合
を大幅に解消することが可能となる。
４は開口部５２ａおよび多数の開口部５２ｂを介して下
の絶縁層５２の側部にも密着形成されているので、パッ
ド５４と絶縁層５２との接触面積が大きくなり、これに
よりピン５７のパッド５４に対する接続強度も高くな
る。さらに、、パッド５４は補強用ランド５１ｂに接続
しており、これにより絶縁層５２に対するアンカー効果
が得られるので、パッド５４が剥がれ難くなる。従っ
て、ピン５７に何らかの力が加わって、パッド５４およ
びはんだ５６が絶縁層５２から剥がれるといった不都合
を大幅に解消することが可能となる。
【００４９】（他の実施の形態）図１２は上述した本発
明の各実施の形態に係るパッド形成領域の絶縁層に形成
される多数の凹部のパタン形状を例示する上面図であ
る。図１２（ａ）では多数の円形パタンが全体に配され
ており、図１２（ｂ）では、矩形状のパタンが同じ方向
を向かないように配されており、また、図１２（ｃ）で
は、多数の十字形パターンが多数配されている。
明の各実施の形態に係るパッド形成領域の絶縁層に形成
される多数の凹部のパタン形状を例示する上面図であ
る。図１２（ａ）では多数の円形パタンが全体に配され
ており、図１２（ｂ）では、矩形状のパタンが同じ方向
を向かないように配されており、また、図１２（ｃ）で
は、多数の十字形パターンが多数配されている。
【００５０】このようにパッド形成領域に多数の凹部を
形成することにより、またパターンの形状を工夫するこ
とにより、ピンの接続強度をより強いものにすることが
できる。勿論、このようなパタンは一例であり、本願発
明はこれらに限られるものではない。
形成することにより、またパターンの形状を工夫するこ
とにより、ピンの接続強度をより強いものにすることが
できる。勿論、このようなパタンは一例であり、本願発
明はこれらに限られるものではない。
【００５１】
【発明の効果】本願発明によれば、パッドを形成する領
域の絶縁層の表面に凹凸を形成し、かつ該凹部の断面形
状は開口径が下側に向かうほど拡がる逆テーパ形状とし
たり、あるいは該凹部の中段に庇をもつようにしたり、
あるいは補強用ランドの形成によりアンカー効果が生ま
れるようにしているので、はんだやパッドが絶縁層から
剥がれ難くなっている。このためピンの取付け強度が増
すので、ＰＧＡ型電子部品用基板の信頼性の向上を図る
ことができる。
域の絶縁層の表面に凹凸を形成し、かつ該凹部の断面形
状は開口径が下側に向かうほど拡がる逆テーパ形状とし
たり、あるいは該凹部の中段に庇をもつようにしたり、
あるいは補強用ランドの形成によりアンカー効果が生ま
れるようにしているので、はんだやパッドが絶縁層から
剥がれ難くなっている。このためピンの取付け強度が増
すので、ＰＧＡ型電子部品用基板の信頼性の向上を図る
ことができる。
【図１】本発明の実施の形態に係るＰＧＡ型電子部品用
基板の全体構成を示す断面図である。
基板の全体構成を示す断面図である。
【図２】本発明の第１の実施の形態に係るＰＧＡ型電子
部品用基板の製造方法の説明図である（その１）。
部品用基板の製造方法の説明図である（その１）。
【図３】本発明の第１の実施の形態に係るＰＧＡ型電子
部品用基板の製造方法の説明図である（その２）。
部品用基板の製造方法の説明図である（その２）。
【図４】本発明の第１の実施の形態に係るＰＧＡ型電子
部品用基板の製造方法の説明図である（その３）。
部品用基板の製造方法の説明図である（その３）。
【図５】本発明の第２の実施の形態に係るＰＧＡ型電子
部品用基板の構成の説明図である。
部品用基板の構成の説明図である。
【図６】本発明の第３の実施の形態に係るＰＧＡ型電子
部品用基板の構成の説明図である。
部品用基板の構成の説明図である。
【図７】本発明の第４の実施の形態に係るＰＧＡ型電子
部品用基板の構成の説明図である。
部品用基板の構成の説明図である。
【図８】本発明の第５の実施の形態に係るＰＧＡ型電子
部品用基板の製造方法の説明図である（その１）。
部品用基板の製造方法の説明図である（その１）。
【図９】本発明の第５の実施の形態に係るＰＧＡ型電子
部品用基板の製造方法の説明図である（その２）。
部品用基板の製造方法の説明図である（その２）。
【図１０】本発明の第６の実施の形態に係るＰＧＡ型電
子部品用基板の製造方法の説明図である（その１）。
子部品用基板の製造方法の説明図である（その１）。
【図１１】本発明の第６の実施の形態に係るＰＧＡ型電
子部品用基板の製造方法の説明図である（その２）。
子部品用基板の製造方法の説明図である（その２）。
【図１２】本発明の実施の形態に係るＰＧＡ型電子部品
用基板のパッドに形成する開口パターンの説明図であ
る。
用基板のパッドに形成する開口パターンの説明図であ
る。
【図１３】従来例に係るＰＧＡ型電子部品用基板を形成
する工程の説明図である。
する工程の説明図である。
２６、２８、３８、４０、４１、５０、５２ 絶縁層、 ２７、３０、３５、３９、４６、５１ａ 配線、 ２８ａ、３６、４４ ビアホール、 ２８ｂ、４５ 凹部、 ２９、５３ レジスト膜、 ３０ａ、４６ａ、５４ パッド、 ３１、４７、５５ ソルダレジスト膜、 ２９ａ、２９ｂ、３１ａ、４２ａ、４２ｂ、４７ａ、５
２ａ、５２ｂ、５３ａ、５５ａ 開口部、 ３２、４８、５６ はんだ、 ３３、３４、４９、５７ ピン、 ３４ａ 凸部、 ３４ｂ 粗面、 ４５ａ 庇、 ５１ｂ 補強用ランド。
２ａ、５２ｂ、５３ａ、５５ａ 開口部、 ３２、４８、５６ はんだ、 ３３、３４、４９、５７ ピン、 ３４ａ 凸部、 ３４ｂ 粗面、 ４５ａ 庇、 ５１ｂ 補強用ランド。
Claims (11)
- 【請求項１】 プラスチック製基板の絶縁層上に形成さ
れた複数の導電性のパッドと、前記各パッドにはんだを
介して固着されたネイルヘッド型頭部の複数のピンとを
有するＰＧＡ型電子部品用基板において、 少なくとも前記パッドを形成する領域の前記絶縁層の表
面が凹凸に形成されることによりパッドの表面に凹凸が
形成され、かつ該凹凸の凹部の開口径は絶縁層の内側に
向かうほど拡がる逆テーパ状に形成されていることを特
徴とするＰＧＡ型電子部品用基板。 - 【請求項２】 プラスチック製基板の絶縁層上に形成さ
れた複数の導電性のパッドと、前記各パッドにはんだを
介して固着されたネイルヘッド型頭部の複数のピンとを
有するＰＧＡ型電子部品用基板において、 少なくとも前記パッドを形成する領域の前記絶縁層の表
面が凹凸に形成されることによりパッドの表面に凹凸が
形成され、かつ該凹凸の凹部の中途部に該凹部の壁面か
ら凹部の内側に向かって突出する突出部が形成されてい
ることを特徴とするＰＧＡ型電子部品用基板。 - 【請求項３】 プラスチック製基板の絶縁層上に形成さ
れた複数の導電性のパッドと、前記各パッドにはんだを
介して固着されたネイルヘッド型頭部の複数のピンとを
有するＰＧＡ型電子部品用基板において、 少なくとも前記パッドを形成する領域の前記絶縁層の表
面が凹凸になるように形成されることによりパッドの表
面に凹凸が形成され、該凹凸の凹部の下には該凹部の開
口領域よりも広い導電性のランドが前記パッドに接続し
て形成され、かつ該ランドは互いに分離していることを
特徴とするＰＧＡ型電子部品用基板。 - 【請求項４】 前記ピンは、そのネイルヘッド型頭部の
端面に凹凸が形成されていることを特徴とする請求項１
乃至請求項３のいずれか１項に記載のＰＧＡ型電子部品
用基板。 - 【請求項５】 前記パッドの表面に形成される凹凸の凹
部が形成される位置は、前記ピンのネイルヘッド型頭部
の端面に形成される凹凸の凸部が形成される位置に対応
していることを特徴とする請求項４に記載のＰＧＡ型電
子部品用基板。 - 【請求項６】 前記絶縁層上に形成された凹凸の凹部
は、該絶縁層を貫通して形成されており、前記パッドと
該絶縁層の下層の配線とが電気的に接続されていること
を特徴とする請求項１乃至請求項５のいずれか１項に記
載のＰＧＡ型電子部品用基板。 - 【請求項７】 プラスチック製基板上に絶縁層を形成す
る工程と、 パッド形成領域の前記絶縁層の表面に、開口径が絶縁層
の内側に向かうほど拡がる逆テーパ状の凹部を形成する
ことにより凹凸を形成する工程と、 前記凹凸が形成された絶縁層上にパッド形成用導電膜を
形成して、導電性のパッドの表面に凹凸を形成する工程
と、 前記凹凸が形成された導電性のパッド上にはんだを供給
する工程と、 前記はんだ上にピンのネイルヘッド型頭部を載置する工
程と、 前記ピンを前記はんだを介して前記パッドに固着する工
程とを有することを特徴とするＰＧＡ型電子部品用基板
の製造方法。 - 【請求項８】 前記絶縁層は、ポジ型感光性材料を用い
て形成することを特徴とする請求項７項に記載のＰＧＡ
型電子部品用基板の製造方法。 - 【請求項９】 プラスチック製基板上に第１の絶縁層を
形成する工程と、前記第１の絶縁層上に該第１の絶縁層
よりもエッチングレートの低い第２の絶縁層を形成する
工程と、 パッド形成領域の前記第１の絶縁層および第２の絶縁層
を同じパターンマスクを介してエッチングし、前記第１
の絶縁層に複数の第１の開口部を形成するとともに、第
１と第２の絶縁層のエッチングレートの差により該第１
の開口部の下の第２の絶縁層に第１の開口部よりも大き
な開口径の第２の開口部を形成する工程と、 前記第１および第２の開口部を含むパッド形成領域の絶
縁層上にパッド形成用導電膜をして導電性のパッドを形
成する工程と、 前記パッド上にはんだを供給する工程と、 前記はんだ上にピンのネイルヘッド型頭部を載置する工
程と、 前記ピンを前記はんだを介して前記パッドに固着する工
程とを有することを特徴とするＰＧＡ型電子部品用基板
の製造方法。 - 【請求項１０】 プラスチック製基板上の少なくともパ
ッド形成領域に互いに分離した複数の導電性のランドを
形成する工程と、 前記ランドを被覆する絶縁層を形成する工程と、 前記各ランドに対応する位置に、該ランドの領域よりも
狭い開口の開口部を前記絶縁層に形成する工程と、 前記パッド形成領域の絶縁層上にパッド形成用導電膜を
形成して導電性パッドを形成し、該パッドを前記開口部
を介して対応する前記ランドと接続する工程と、 前記パッド上にはんだを供給する工程と、 前記はんだ上にピンのネイルヘッド型頭部を載置する工
程と、 前記ピンを前記はんだを介して前記パッドに固着する工
程とを有することを特徴とするＰＧＡ型電子部品用基板
の製造方法。 - 【請求項１１】 請求項１乃至請求項６のいずれか１項
に記載のＰＧＡ型電子部品用基板に半導体チップが搭載
されていることを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11032941A JP2000232179A (ja) | 1999-02-10 | 1999-02-10 | Ｐｇａ型電子部品用基板、その製造方法及び半導体装置 |
| KR1019990065903A KR20000052630A (ko) | 1999-01-06 | 1999-12-30 | 전자 부품용 ｐｇａ 형 보드 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11032941A JP2000232179A (ja) | 1999-02-10 | 1999-02-10 | Ｐｇａ型電子部品用基板、その製造方法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000232179A true JP2000232179A (ja) | 2000-08-22 |
Family
ID=12372984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11032941A Withdrawn JP2000232179A (ja) | 1999-01-06 | 1999-02-10 | Ｐｇａ型電子部品用基板、その製造方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000232179A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003058713A2 (de) * | 2002-01-08 | 2003-07-17 | Infineon Technologies Ag | Chipmodul für chipkarten |
| CN1301540C (zh) * | 2003-05-22 | 2007-02-21 | 台湾积体电路制造股份有限公司 | 倒装芯片封装方法及其使用的衬底及不沾焊料的印刷网版 |
| KR100691151B1 (ko) | 2005-02-24 | 2007-03-09 | 삼성전기주식회사 | 솔더범프 앵커시스템 |
| JP2009065115A (ja) * | 2008-05-12 | 2009-03-26 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び配線基板 |
| JP2009065149A (ja) * | 2008-08-27 | 2009-03-26 | Shinko Electric Ind Co Ltd | 配線基板 |
| JP2013030507A (ja) * | 2011-07-26 | 2013-02-07 | Kyocera Corp | 光電変換装置 |
| US8455769B2 (en) | 2008-01-30 | 2013-06-04 | Murata Manufacturing Co., Ltd. | Electronic component and method of mounting the same |
| CN103579170A (zh) * | 2012-07-24 | 2014-02-12 | 英飞凌科技股份有限公司 | 电介质层中粘附结构的产生以及结合粘附结构的器件 |
| JP2015029157A (ja) * | 2014-11-13 | 2015-02-12 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
| CN104412380A (zh) * | 2012-05-25 | 2015-03-11 | Lg伊诺特有限公司 | 半导体封装衬底、使用半导体封装衬底的封装***及制造封装***的方法 |
-
1999
- 1999-02-10 JP JP11032941A patent/JP2000232179A/ja not_active Withdrawn
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003058713A2 (de) * | 2002-01-08 | 2003-07-17 | Infineon Technologies Ag | Chipmodul für chipkarten |
| WO2003058713A3 (de) * | 2002-01-08 | 2004-02-26 | Infineon Technologies Ag | Chipmodul für chipkarten |
| CN100380638C (zh) * | 2002-01-08 | 2008-04-09 | 因芬尼昂技术股份公司 | 芯片模块 |
| CN1301540C (zh) * | 2003-05-22 | 2007-02-21 | 台湾积体电路制造股份有限公司 | 倒装芯片封装方法及其使用的衬底及不沾焊料的印刷网版 |
| KR100691151B1 (ko) | 2005-02-24 | 2007-03-09 | 삼성전기주식회사 | 솔더범프 앵커시스템 |
| US8455769B2 (en) | 2008-01-30 | 2013-06-04 | Murata Manufacturing Co., Ltd. | Electronic component and method of mounting the same |
| JP4696140B2 (ja) * | 2008-05-12 | 2011-06-08 | 新光電気工業株式会社 | 配線基板の製造方法 |
| JP2009065115A (ja) * | 2008-05-12 | 2009-03-26 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び配線基板 |
| JP2009065149A (ja) * | 2008-08-27 | 2009-03-26 | Shinko Electric Ind Co Ltd | 配線基板 |
| JP2013030507A (ja) * | 2011-07-26 | 2013-02-07 | Kyocera Corp | 光電変換装置 |
| CN104412380A (zh) * | 2012-05-25 | 2015-03-11 | Lg伊诺特有限公司 | 半导体封装衬底、使用半导体封装衬底的封装***及制造封装***的方法 |
| CN103579170A (zh) * | 2012-07-24 | 2014-02-12 | 英飞凌科技股份有限公司 | 电介质层中粘附结构的产生以及结合粘附结构的器件 |
| CN103579170B (zh) * | 2012-07-24 | 2018-04-20 | 英飞凌科技股份有限公司 | 电介质层中粘附结构的产生以及结合粘附结构的器件 |
| US10217644B2 (en) | 2012-07-24 | 2019-02-26 | Infineon Technologies Ag | Production of adhesion structures in dielectric layers using photoprocess technology and devices incorporating adhesion structures |
| JP2015029157A (ja) * | 2014-11-13 | 2015-02-12 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6580036B2 (en) | Multi-layer printed circuit board and a BGA semiconductor package using the multi-layer printed circuit board | |
| US5260518A (en) | Multilayer circuit board for mounting ICs and method of manufacturing the same | |
| US6297553B1 (en) | Semiconductor device and process for producing the same | |
| US6731004B2 (en) | Electronic device and method of producing same | |
| JPH0982834A (ja) | 半導体パッケージの製造方法 | |
| JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
| JP2002050871A (ja) | ビルドアップ回路基板およびその製造方法 | |
| JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
| JP2000232179A (ja) | Ｐｇａ型電子部品用基板、その製造方法及び半導体装置 | |
| JP2000261141A (ja) | 多層配線基板及びその製造方法並びに半導体装置 | |
| JP3554650B2 (ja) | 回路基板 | |
| JP2005243850A (ja) | 多層プリント配線基板及びその製造方法 | |
| JPH1041631A (ja) | チップ埋め込み構造高密度実装基板の製造方法 | |
| JP2751913B2 (ja) | 半導体装置用パッケージ | |
| JPH1140940A (ja) | ボール・グリッド・アレイ型半導体パッケージにおける半田付け構造、および半田付け方法 | |
| JP3350454B2 (ja) | 半導体集積回路装置およびその製造方法並びに製造装置 | |
| JP2982703B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2007109884A (ja) | 実装基板および半導体装置 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JP2000164774A (ja) | 半導体装置及びその製造方法 | |
| JPH11163197A (ja) | 半導体実装用基板 | |
| JP2000200849A (ja) | Ｐｇａ型電子部品用基板、その製造方法及び半導体装置 | |
| JP2000200855A (ja) | Ｐｇａ型配線基板及びその製造方法並びに半導体装置 | |
| JPH0537146A (ja) | 配線基板 | |
| JP3233294B2 (ja) | プリント配線板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |