JPH1140940A - ボール・グリッド・アレイ型半導体パッケージにおける半田付け構造、および半田付け方法 - Google Patents
ボール・グリッド・アレイ型半導体パッケージにおける半田付け構造、および半田付け方法Info
- Publication number
- JPH1140940A JPH1140940A JP9210073A JP21007397A JPH1140940A JP H1140940 A JPH1140940 A JP H1140940A JP 9210073 A JP9210073 A JP 9210073A JP 21007397 A JP21007397 A JP 21007397A JP H1140940 A JPH1140940 A JP H1140940A
- Authority
- JP
- Japan
- Prior art keywords
- pad portion
- semiconductor package
- type semiconductor
- recess
- ball
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】ＢＧＡ型半導体パッケージに関し、パッド部へ
の半田ボール等の接合強度を増大させ、バンプの信頼性
を高め歩留りを向上させ、かつ小型化を図る。 【解決手段】ＢＧＡ型半導体パッケージ用の基材１ａ、
またはマザーボードとしてのプリント基板用の基材上に
形成したパッド部５の表面に、溶融時の半田ボール等が
入り込み可能な小さい凹所６を、回路４やパッド部５と
同時にエッチングで形成しておき、そこに半田ボール等
８を充填・溶融させ、凹所６内へも入り込ませて硬化・
接合して、マザーボードとしてのプリント基板１０への
外部出力バンプ９ａ、またはＢＧＡ型半導体パッケージ
側へのバンプを形成する。
の半田ボール等の接合強度を増大させ、バンプの信頼性
を高め歩留りを向上させ、かつ小型化を図る。 【解決手段】ＢＧＡ型半導体パッケージ用の基材１ａ、
またはマザーボードとしてのプリント基板用の基材上に
形成したパッド部５の表面に、溶融時の半田ボール等が
入り込み可能な小さい凹所６を、回路４やパッド部５と
同時にエッチングで形成しておき、そこに半田ボール等
８を充填・溶融させ、凹所６内へも入り込ませて硬化・
接合して、マザーボードとしてのプリント基板１０への
外部出力バンプ９ａ、またはＢＧＡ型半導体パッケージ
側へのバンプを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、ボール・グリッド
・アレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒａｙ，以下ＢＧＡ
と略称する）型半導体パッケージ（マイクロＢＧＡを含
む）おける半田付け構造および半田付け方法である。
・アレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒａｙ，以下ＢＧＡ
と略称する）型半導体パッケージ（マイクロＢＧＡを含
む）おける半田付け構造および半田付け方法である。
【０００２】詳しくは、ＢＧＡ型半導体パッケージの基
材上のパッド部（ランドともいう，以下同じ）に半田ボ
ール等（半田ペーストを含む，以下同じ）を接合した外
部出力バンプ（ボールグリッドアレイ）、またはマザー
ボードとしてのプリント基板上のパッド部に半田ボール
等を接合したバンプ（ボールグリッドアレイ）につい
て、その接合強度（半付け強度）を向上させることを目
的とした、ＢＧＡ型半導体パッケージにおける半田付け
構造および半田付け方法に関するものである。
材上のパッド部（ランドともいう，以下同じ）に半田ボ
ール等（半田ペーストを含む，以下同じ）を接合した外
部出力バンプ（ボールグリッドアレイ）、またはマザー
ボードとしてのプリント基板上のパッド部に半田ボール
等を接合したバンプ（ボールグリッドアレイ）につい
て、その接合強度（半付け強度）を向上させることを目
的とした、ＢＧＡ型半導体パッケージにおける半田付け
構造および半田付け方法に関するものである。
【０００３】
【従来の技術】ＢＧＡは、半導体パッケージとプリント
基板とを接続する技術の一つとして、近時急速に普及し
ている。これは、絶縁性基材上に回路（リードピンを含
む，以下同じ）と連続したパッド部を例えば碁盤目状に
設けておき、このパッド部に半田ボール等を実装して外
部出力用のバンプ（ボールグリッドアレイ）とし、この
半導体パッケージをマザーボードと称される別のプリン
ト基板へ接続するようにしたものである（例えば、Ｊｏ
ｈｎ Ｈ．Ｌａｕ編「Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ
Ｔｅｃｈｎｏｌｏｇｙ」ＭｃＧｒａｗ−Ｈｉｌｌ，Ｉ
ｎｃ．発行，１９９５年や、「日経マイクロデバイス」
誌，１９９４年３月号，Ｐ．５８〜６４等を参照）。
基板とを接続する技術の一つとして、近時急速に普及し
ている。これは、絶縁性基材上に回路（リードピンを含
む，以下同じ）と連続したパッド部を例えば碁盤目状に
設けておき、このパッド部に半田ボール等を実装して外
部出力用のバンプ（ボールグリッドアレイ）とし、この
半導体パッケージをマザーボードと称される別のプリン
ト基板へ接続するようにしたものである（例えば、Ｊｏ
ｈｎ Ｈ．Ｌａｕ編「Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ
Ｔｅｃｈｎｏｌｏｇｙ」ＭｃＧｒａｗ−Ｈｉｌｌ，Ｉ
ｎｃ．発行，１９９５年や、「日経マイクロデバイス」
誌，１９９４年３月号，Ｐ．５８〜６４等を参照）。
【０００４】上記ＢＧＡ型半導体パッケージにおいて、
例えば図１７で示す如く、そのパッド部５に外部出力バ
ンプとなる半田ボール等８を接合するには、ポリイミド
樹脂の如き絶縁性基材１ａに形成した銅膜層２を、エッ
チングして回路４とそれに続くパッド部５を形成し、そ
こにパッド部５が露呈するようにソルダーレジスト７を
塗布し、そこから露呈したパッド部５に半田ボール等８
を充填（半田ペーストの塗布を含む，以下同じ）し、リ
フローして溶融させ、パッド部５へ接合させてバンプ９
ａとしている。
例えば図１７で示す如く、そのパッド部５に外部出力バ
ンプとなる半田ボール等８を接合するには、ポリイミド
樹脂の如き絶縁性基材１ａに形成した銅膜層２を、エッ
チングして回路４とそれに続くパッド部５を形成し、そ
こにパッド部５が露呈するようにソルダーレジスト７を
塗布し、そこから露呈したパッド部５に半田ボール等８
を充填（半田ペーストの塗布を含む，以下同じ）し、リ
フローして溶融させ、パッド部５へ接合させてバンプ９
ａとしている。
【０００５】
【発明が解決しようとする課題】電子部品の実装工程の
中で、パッド部へ半田ボール等を接合してバンプとした
際に、パッド部と該半田ボール等との接合強度は、その
半導体パッケージを用いた電気部品の信頼性に大きな影
響がある。
中で、パッド部へ半田ボール等を接合してバンプとした
際に、パッド部と該半田ボール等との接合強度は、その
半導体パッケージを用いた電気部品の信頼性に大きな影
響がある。
【０００６】しかし、従来のＢＧＡ型半導体パッケージ
においては、上記図１７で示した如く、また例えば特開
平８−１１１５７８号公報の各図で示されているよう
に、パッド部５はソルダーレジスト７から露呈した部分
で、半田ボール等８が接合される表面積が限定されてい
るし、また該パッド部５の表面は平面状である（特開平
７−３１２３９９号公報の例えば図２，図８も参照）。
そのため、溶融した半田ボール等８がパッド部５へ接合
しても、接合面積が少ないし剥がれ易く、接合強度が不
十分となる。
においては、上記図１７で示した如く、また例えば特開
平８−１１１５７８号公報の各図で示されているよう
に、パッド部５はソルダーレジスト７から露呈した部分
で、半田ボール等８が接合される表面積が限定されてい
るし、また該パッド部５の表面は平面状である（特開平
７−３１２３９９号公報の例えば図２，図８も参照）。
そのため、溶融した半田ボール等８がパッド部５へ接合
しても、接合面積が少ないし剥がれ易く、接合強度が不
十分となる。
【０００７】その結果、従来のＢＧＡ型半導体パッケー
ジにおけるバンプは、パッド部との接合強度の信頼性が
あまり高いとは言えず、例えば車載用や携帯用機器等に
使用する半導体パッケージとしては歩留りが悪かった。
そこで接合強度を増そうとすれば、パッド部や半田ボー
ル等を大きくする必要が生じ、機器の大型化につながっ
てしまう等の問題点もあった。
ジにおけるバンプは、パッド部との接合強度の信頼性が
あまり高いとは言えず、例えば車載用や携帯用機器等に
使用する半導体パッケージとしては歩留りが悪かった。
そこで接合強度を増そうとすれば、パッド部や半田ボー
ル等を大きくする必要が生じ、機器の大型化につながっ
てしまう等の問題点もあった。
【０００８】これは、ＢＧＡ型半導体パッケージでマザ
ーボードとしてのプリント基板への外部出力バンプにつ
いては勿論のこと、マザーボードとしてのプリント基板
でＢＧＡ型半導体パッケージとのバンプについても同様
である。
ーボードとしてのプリント基板への外部出力バンプにつ
いては勿論のこと、マザーボードとしてのプリント基板
でＢＧＡ型半導体パッケージとのバンプについても同様
である。
【０００９】しかも、近時の半田ボール等の直径は０．
３〜０．６ｍｍであるが、この半田ボール等の直径が今
後ますます小さくなり、またパッド部へのメッキを無電
解メッキで行うことが増える傾向にあるため、この面か
らも半田ボール等の接合強度の信頼性が問題となってく
る。
３〜０．６ｍｍであるが、この半田ボール等の直径が今
後ますます小さくなり、またパッド部へのメッキを無電
解メッキで行うことが増える傾向にあるため、この面か
らも半田ボール等の接合強度の信頼性が問題となってく
る。
【００１０】本発明は、従来のＢＧＡ型半導体パッケー
ジにおける半田付け構造、および半田付け方法がもつ上
記問題点の解決を課題とした研究の結果、生まれたもの
である。即ち本発明の目的は、パッド部の面積が小さく
ても、そこに接合される半田ボール等の接合強度を増大
させ、バンプとしての信頼性を高め、歩留りを向上させ
られると共に、ＢＧＡ型半導体パッケージの小型化を図
れるような、ＢＧＡ型半導体パッケージにおける半田付
け構造、および半田付け方法を提供することにある。
ジにおける半田付け構造、および半田付け方法がもつ上
記問題点の解決を課題とした研究の結果、生まれたもの
である。即ち本発明の目的は、パッド部の面積が小さく
ても、そこに接合される半田ボール等の接合強度を増大
させ、バンプとしての信頼性を高め、歩留りを向上させ
られると共に、ＢＧＡ型半導体パッケージの小型化を図
れるような、ＢＧＡ型半導体パッケージにおける半田付
け構造、および半田付け方法を提供することにある。
【００１１】
イ）本発明に係るＢＧＡ型半導体パッケージにおける半
田付け構造の第１は、ボール・グリッド・アレイ型半導
体パッケージ用の基材１ａに形成したパッド部５の表面
に、溶融時の半田ボール等が入り込み可能な小さい凹所
６を形成し、溶融させた半田ボール等８を該凹所６にも
入り込ませて接合し、マザーボードとしてのプリント基
板１０への外部出力バンプ９ａにしたものである（例え
ば図１参照）。
田付け構造の第１は、ボール・グリッド・アレイ型半導
体パッケージ用の基材１ａに形成したパッド部５の表面
に、溶融時の半田ボール等が入り込み可能な小さい凹所
６を形成し、溶融させた半田ボール等８を該凹所６にも
入り込ませて接合し、マザーボードとしてのプリント基
板１０への外部出力バンプ９ａにしたものである（例え
ば図１参照）。
【００１２】ロ）本発明に係るＢＧＡ型半導体パッケー
ジにおける半田付け構造の第２は、マザーボードとして
のプリント基板用の基材１ｂに形成したパッド部５の表
面に、溶融時の半田ボール等が入り込み可能な小さい凹
所６を形成し、溶融させた半田ボール等８を該凹所６に
も入り込ませて接合し、ボール・グリッド・アレイ型半
導体パッケージ側とのバンプ９ｂにしたものである（例
えば図２参照）。
ジにおける半田付け構造の第２は、マザーボードとして
のプリント基板用の基材１ｂに形成したパッド部５の表
面に、溶融時の半田ボール等が入り込み可能な小さい凹
所６を形成し、溶融させた半田ボール等８を該凹所６に
も入り込ませて接合し、ボール・グリッド・アレイ型半
導体パッケージ側とのバンプ９ｂにしたものである（例
えば図２参照）。
【００１３】ハ）本発明に係るＢＧＡ型半導体パッケー
ジにおける半田付け構造の第３は、上記イ）またはロ）
に記載の半田付け構造において、パッド部５に形成した
溶融時の半田ボール等が入り込み可能な小さい凹所６
を、銅膜層２の厚みと同じ深さに形成したものである。
ジにおける半田付け構造の第３は、上記イ）またはロ）
に記載の半田付け構造において、パッド部５に形成した
溶融時の半田ボール等が入り込み可能な小さい凹所６
を、銅膜層２の厚みと同じ深さに形成したものである。
【００１４】二）本発明に係るＢＧＡ型半導体パッケー
ジにおける半田付け構造の第４は、上記イ）またはロ）
に記載の半田付け構造において、パッド部５に形成した
溶融時の半田ボール等が入り込み可能な小さい凹所６
を、銅膜層２の厚みより浅く形成したものである。
ジにおける半田付け構造の第４は、上記イ）またはロ）
に記載の半田付け構造において、パッド部５に形成した
溶融時の半田ボール等が入り込み可能な小さい凹所６
を、銅膜層２の厚みより浅く形成したものである。
【００１５】ホ）本発明に係るＢＧＡ型半導体パッケー
ジにおける半田付け方法の第１は、ボール・グリッド・
アレイ型半導体パッケージ用の基材１ａに形成した銅膜
層２表面に、感光性レジスト膜３を形成し露光・現像後
にエッチングして、回路４・パッド部５を形成すると同
時に、該パッド部５表面に溶融時の半田ボール等８が入
り込み可能な小さい凹所６を形成し、上記パッド部５が
露呈する如く基材１ａ上にソルダーレジスト７を塗布し
た後に、該パッド部５に対し半田ボール等８を充填して
溶融させ、上記凹所６内へも入り込んだ状態で硬化させ
てパッド部５に接合させ、マザーボードとしてのプリン
ト基板１０への外部出力バンプ９ａに形成するようにし
たものである。
ジにおける半田付け方法の第１は、ボール・グリッド・
アレイ型半導体パッケージ用の基材１ａに形成した銅膜
層２表面に、感光性レジスト膜３を形成し露光・現像後
にエッチングして、回路４・パッド部５を形成すると同
時に、該パッド部５表面に溶融時の半田ボール等８が入
り込み可能な小さい凹所６を形成し、上記パッド部５が
露呈する如く基材１ａ上にソルダーレジスト７を塗布し
た後に、該パッド部５に対し半田ボール等８を充填して
溶融させ、上記凹所６内へも入り込んだ状態で硬化させ
てパッド部５に接合させ、マザーボードとしてのプリン
ト基板１０への外部出力バンプ９ａに形成するようにし
たものである。
【００１６】へ）本発明に係るＢＧＡ型半導体パッケー
ジにおける半田付け方法の第２は、マザーボードとして
のプリント基板用の基材１ｂに形成した銅膜層２表面
に、感光性レジスト膜３を形成し露光・現像後にエッチ
ングして、回路４・パッド部５を形成すると同時に、該
パッド部５表面に溶融時の半田ボール等８が入り込み可
能な小さい凹所６を形成し、上記パッド部５が露呈する
如く基板１ｂ上にソルダーレジスト７を塗布した後に、
該パッド部５に対し半田ボール等８を充填して溶融さ
せ、上記凹所６内へも入り込んだ状態で硬化させてパッ
ド部５に接合させ、ボール・グリッド・アレイ型半導体
パッケージ側とのバンプ９ｂを形成するようにしたもの
である。
ジにおける半田付け方法の第２は、マザーボードとして
のプリント基板用の基材１ｂに形成した銅膜層２表面
に、感光性レジスト膜３を形成し露光・現像後にエッチ
ングして、回路４・パッド部５を形成すると同時に、該
パッド部５表面に溶融時の半田ボール等８が入り込み可
能な小さい凹所６を形成し、上記パッド部５が露呈する
如く基板１ｂ上にソルダーレジスト７を塗布した後に、
該パッド部５に対し半田ボール等８を充填して溶融さ
せ、上記凹所６内へも入り込んだ状態で硬化させてパッ
ド部５に接合させ、ボール・グリッド・アレイ型半導体
パッケージ側とのバンプ９ｂを形成するようにしたもの
である。
【００１７】ト）本発明に係るＢＧＡ型半導体パッケー
ジにおける半田付け方法の第３は、上記ホ）またはへ）
に記載の半田付け方法において、銅膜層２をフルエッチ
ングして、回路４・パッド部５の形成と同時に、パッド
部５表面から銅膜層２の厚みと同じ深さの小さい凹所６
を形成するようにしたものである。
ジにおける半田付け方法の第３は、上記ホ）またはへ）
に記載の半田付け方法において、銅膜層２をフルエッチ
ングして、回路４・パッド部５の形成と同時に、パッド
部５表面から銅膜層２の厚みと同じ深さの小さい凹所６
を形成するようにしたものである。
【００１８】チ）本発明に係るＢＧＡ型半導体パッケー
ジにおける半田付け方法の第４は、上記ホ）またはへ）
に記載の半田付け方法において、銅膜層２をハーフエッ
チングして、回路４・パッド部５の形成と同時に、パッ
ド部５表面から銅膜層２の厚みより浅い小さい凹所６を
形成するようにしたものである。
ジにおける半田付け方法の第４は、上記ホ）またはへ）
に記載の半田付け方法において、銅膜層２をハーフエッ
チングして、回路４・パッド部５の形成と同時に、パッ
ド部５表面から銅膜層２の厚みより浅い小さい凹所６を
形成するようにしたものである。
【００１９】
【発明の実施の形態】上記本発明は、ＢＧＡ型半導体パ
ッケージのパッド部に形成するもので、マザーボードと
してのプリント基板への外部出力バンプについての場合
と、マザーボードとしてのプリント基板のパッド部に形
成するもので、ＢＧＡ型半導体パッケージ側とのバンプ
についての場合を含む。
ッケージのパッド部に形成するもので、マザーボードと
してのプリント基板への外部出力バンプについての場合
と、マザーボードとしてのプリント基板のパッド部に形
成するもので、ＢＧＡ型半導体パッケージ側とのバンプ
についての場合を含む。
【００２０】上記で基材１ａ，１ｂは絶縁性ある樹脂製
で、ポリイミド樹脂製のものが望ましいが、それに限ら
ず例えばポリエステル樹脂製としてもよく、さらにはガ
ラス・エポキシ樹脂製のものであってもよい。ここで半
田ボール等８とは半田ボールの他に半田ペーストをも含
み、またここで半田ボール等８の充填とは、半田ペース
トを塗布・印刷する場合も含む意味とする。
で、ポリイミド樹脂製のものが望ましいが、それに限ら
ず例えばポリエステル樹脂製としてもよく、さらにはガ
ラス・エポキシ樹脂製のものであってもよい。ここで半
田ボール等８とは半田ボールの他に半田ペーストをも含
み、またここで半田ボール等８の充填とは、半田ペース
トを塗布・印刷する場合も含む意味とする。
【００２１】銅膜層２の形成は、基材１ａ，１ｂ上に銅
箔をラミネートしてもよいし、銅メッキで形成してもよ
い。またラミネートした上に銅メッキを施してもよい。
箔をラミネートしてもよいし、銅メッキで形成してもよ
い。またラミネートした上に銅メッキを施してもよい。
【００２２】上記パッド部５で半田ボール等８との接合
面に小さい凹所６を形成するには、基材１ａ，１ｂ上に
形成した銅膜層２表面に、感光性レジスト膜（ドライフ
ィルムや電着性の感光性レジストを含む）３を形成し、
回路（リードピンを含む）やパッド部および小さい凹所
を形成用のパターンをもつマスク（図示略）でマスキン
グして、露光・現像後にエッチングすることにより、回
路４やパッド部５の形成と同時に形成するのがよい。
面に小さい凹所６を形成するには、基材１ａ，１ｂ上に
形成した銅膜層２表面に、感光性レジスト膜（ドライフ
ィルムや電着性の感光性レジストを含む）３を形成し、
回路（リードピンを含む）やパッド部および小さい凹所
を形成用のパターンをもつマスク（図示略）でマスキン
グして、露光・現像後にエッチングすることにより、回
路４やパッド部５の形成と同時に形成するのがよい。
【００２３】上記凹所６の形状は、半田ボール等８との
接合面積が大きくなり、また該凹所６内に溶融時の半田
ボール等８が入り込んで硬化後は抜け出し難くなる深さ
を有することが望ましい。
接合面積が大きくなり、また該凹所６内に溶融時の半田
ボール等８が入り込んで硬化後は抜け出し難くなる深さ
を有することが望ましい。
【００２４】上記凹所６の平面形状は、多数個の孔状で
もよいし（図７，図１０参照）、格子状でもよいし（図
１２参照）、また多重円状でもよく（図１３参照）、さ
らには渦巻き状でもよい（図示略）。また凹所６の深さ
は、回路４やパッド部５の形成時にフルエッチングで銅
膜層２の厚みと等しくなるようにすればよいが、露光時
のマスク（乾板またはフィルム）で該凹所６を形成する
部分を小さくまたは細くしてエッチングすれば、ハーフ
エッチングとなって銅膜層２の厚みの途中までのものと
なる（図１４，図１５参照）。
もよいし（図７，図１０参照）、格子状でもよいし（図
１２参照）、また多重円状でもよく（図１３参照）、さ
らには渦巻き状でもよい（図示略）。また凹所６の深さ
は、回路４やパッド部５の形成時にフルエッチングで銅
膜層２の厚みと等しくなるようにすればよいが、露光時
のマスク（乾板またはフィルム）で該凹所６を形成する
部分を小さくまたは細くしてエッチングすれば、ハーフ
エッチングとなって銅膜層２の厚みの途中までのものと
なる（図１４，図１５参照）。
【００２５】上記エッチングの後で感光性レジスト膜３
を剥離した後は、パッド部５の表面を露呈する如くソル
ダーレジスト７を塗布して、露呈したパッド部５にメッ
キを行う。ソルダーレジスト７には感光性をもつ液レジ
を用いることが望ましいが、それに限るものでない。ま
た上記メッキは、いわゆる下地メッキとしてニッケルメ
ッキをした後に、金メッキ、銀、またはパラジュームメ
ッキを施すが、それに限らず、パラジュームメッキの上
にさらに金、銀、半田またはスズのメッキを施してもよ
い。
を剥離した後は、パッド部５の表面を露呈する如くソル
ダーレジスト７を塗布して、露呈したパッド部５にメッ
キを行う。ソルダーレジスト７には感光性をもつ液レジ
を用いることが望ましいが、それに限るものでない。ま
た上記メッキは、いわゆる下地メッキとしてニッケルメ
ッキをした後に、金メッキ、銀、またはパラジュームメ
ッキを施すが、それに限らず、パラジュームメッキの上
にさらに金、銀、半田またはスズのメッキを施してもよ
い。
【００２６】上記のメッキ方法は、パッド部５が凹所６
で複数個に分割されたもの（例えば図１２や図１３で示
したもの）では無電解メッキとし、パッド部５が分割さ
れないもの（例えば図７，図１０で示したものや渦巻き
状のもの）では、電解メッキでも無電解メッキでもよ
い。なお凹所６が格子状や多重円（同心円）状のもので
も、パッド部５が一部で連結して完全に分割されていな
いもの（例えば図１６参照）では、電解メッキでもよ
い。
で複数個に分割されたもの（例えば図１２や図１３で示
したもの）では無電解メッキとし、パッド部５が分割さ
れないもの（例えば図７，図１０で示したものや渦巻き
状のもの）では、電解メッキでも無電解メッキでもよ
い。なお凹所６が格子状や多重円（同心円）状のもので
も、パッド部５が一部で連結して完全に分割されていな
いもの（例えば図１６参照）では、電解メッキでもよ
い。
【００２７】上記本発明に係るＢＧＡ型半導体パッケー
ジにおける半田付け構造、および半田付け方法は次の如
き作用をなす。
ジにおける半田付け構造、および半田付け方法は次の如
き作用をなす。
【００２８】基材２上のパッド部５で半田ボール等８と
の接合面には、溶融時の半田ボール等８が入り込み可能
な小さい凹所６を形成してある。そのため該パッド部５
は、従来の平面的なパッド部と比べて、該小さい凹所６
により溶融した半田ボール等８との接合面積が増大して
おり、かつその凹所６内へ入り込んだ半田ボール等８が
その中で硬化し、言わばアンカーボルト状に抜け難くな
り、強く接合する（図１１，図１５参照）。
の接合面には、溶融時の半田ボール等８が入り込み可能
な小さい凹所６を形成してある。そのため該パッド部５
は、従来の平面的なパッド部と比べて、該小さい凹所６
により溶融した半田ボール等８との接合面積が増大して
おり、かつその凹所６内へ入り込んだ半田ボール等８が
その中で硬化し、言わばアンカーボルト状に抜け難くな
り、強く接合する（図１１，図１５参照）。
【００２９】したがって、従来の平面的なパッド部との
接合に比べると、半田ボール等８の接合強度（半田付け
強度）が大幅に増大し、このＢＧＡ型半導体パッケージ
を用いた半導体装置としての信頼性が向上し、例えば車
載用や携帯用機器等への使用でも信頼性が生じる。また
パッド部５や半田ホール等８の直径を小さくしても接合
強度が大きいから、機器の小型化を図り易くなってい
る。
接合に比べると、半田ボール等８の接合強度（半田付け
強度）が大幅に増大し、このＢＧＡ型半導体パッケージ
を用いた半導体装置としての信頼性が向上し、例えば車
載用や携帯用機器等への使用でも信頼性が生じる。また
パッド部５や半田ホール等８の直径を小さくしても接合
強度が大きいから、機器の小型化を図り易くなってい
る。
【００３０】他面、パッド部５の小さい凹所６の形成
は、基材１ａ，１ｂ上の銅膜層２表面に感光性レジスト
３を塗布し、マスクキングして露光・現像後にエッチン
グし、回路４やパッド部５の形成と同時に形成すればよ
い。そのため、ＢＧＡ型半導体パッケージの一連の製造
工程や実装工程中に、本発明の工程を追加することは容
易であり、また既存の設備の一部改良で本発明が実施可
能となっている。
は、基材１ａ，１ｂ上の銅膜層２表面に感光性レジスト
３を塗布し、マスクキングして露光・現像後にエッチン
グし、回路４やパッド部５の形成と同時に形成すればよ
い。そのため、ＢＧＡ型半導体パッケージの一連の製造
工程や実装工程中に、本発明の工程を追加することは容
易であり、また既存の設備の一部改良で本発明が実施可
能となっている。
【００３１】なお、上記の如くエッチングにより凹所６
を形成するので、露光時のマスクにより凹所６の平面形
状を任意に設計できる。またエッチングをハーフエッチ
ングにするかフルエッチグングにするかにより、凹所６
の深さも任意に設計でき、ＢＧＡ型半導体パッケージの
用途や種類に応じることが容易であり、生産性の向上と
歩留りの向上を図れる。
を形成するので、露光時のマスクにより凹所６の平面形
状を任意に設計できる。またエッチングをハーフエッチ
ングにするかフルエッチグングにするかにより、凹所６
の深さも任意に設計でき、ＢＧＡ型半導体パッケージの
用途や種類に応じることが容易であり、生産性の向上と
歩留りの向上を図れる。
【００３２】上記の如く半田ボール等８の接合強度が増
大することは、今後半田ボール等８の直径がより小さく
なり、また半田ボール等との接合強度が弱くなりがちな
無電解メッキが増えるにつれて、一層有効な手段とな
る。
大することは、今後半田ボール等８の直径がより小さく
なり、また半田ボール等との接合強度が弱くなりがちな
無電解メッキが増えるにつれて、一層有効な手段とな
る。
【００３３】図において、１１は感光性レジスト膜３に
形成された凹孔、１２は半導体チップ、１３は充填樹
脂、１４はスルホールを示す。
形成された凹孔、１２は半導体チップ、１３は充填樹
脂、１４はスルホールを示す。
【００３４】
【実施例】実施例の第１は、図１と図３から図１５で示
すもので、本発明をテープＢＧＡ型半導体パッケージに
ついて用いた場合のものであり、それを製造工程順に説
明する。
すもので、本発明をテープＢＧＡ型半導体パッケージに
ついて用いた場合のものであり、それを製造工程順に説
明する。
【００３５】図３において、１ａは表面に銅膜層２をラ
ミネートした基材を示し、ここでは基材１ａとしてポリ
イミド樹脂製でテープ状のものを用いており、その両側
部に移送用のスプロケット孔や位置決め孔（いずれも図
示略）を、各々パンチングにより形成してある。なお上
記銅膜層２の形成は銅メッキによってもよい。
ミネートした基材を示し、ここでは基材１ａとしてポリ
イミド樹脂製でテープ状のものを用いており、その両側
部に移送用のスプロケット孔や位置決め孔（いずれも図
示略）を、各々パンチングにより形成してある。なお上
記銅膜層２の形成は銅メッキによってもよい。
【００３６】図４において、３は上記銅膜層２表面に形
成した感光性レジスト膜を示し、ここでは液状の感光性
レジストを塗布しているが、次の露光・現像後に不透明
箇所が残るポジ型でも、透明箇所が残るネガ型でもよ
い。ここでは精度がよいとされるポジ型を用いている。
この上から、回路４・パッド部５と共に該パッド部５表
面に小さい凹所６を形成するためのマスク（図示略）で
マスクキングして、露光する。
成した感光性レジスト膜を示し、ここでは液状の感光性
レジストを塗布しているが、次の露光・現像後に不透明
箇所が残るポジ型でも、透明箇所が残るネガ型でもよ
い。ここでは精度がよいとされるポジ型を用いている。
この上から、回路４・パッド部５と共に該パッド部５表
面に小さい凹所６を形成するためのマスク（図示略）で
マスクキングして、露光する。
【００３７】図５は露光・現像後の状態を示し、ここで
は銅膜層２の内で回路になる部分とパッド部になる部分
の上にレジスト膜３が残っているが、パッド部になる部
分のレジスト膜３には、小さい凹所を形成する凹孔１１
が形成されている。
は銅膜層２の内で回路になる部分とパッド部になる部分
の上にレジスト膜３が残っているが、パッド部になる部
分のレジスト膜３には、小さい凹所を形成する凹孔１１
が形成されている。
【００３８】図６は銅膜層２をエッチング後の状態を示
し、レジスト膜３で被覆された回路４になる部分とパッ
ド部５になる部分の上の銅膜層２だけを残し、他の部分
の銅膜層が除去されている。またパッド部５になる部分
の上記凹孔１１内でも銅膜層２が除去され、小さい凹所
６が形成されている。図７はその際の平面図を示す。
し、レジスト膜３で被覆された回路４になる部分とパッ
ド部５になる部分の上の銅膜層２だけを残し、他の部分
の銅膜層が除去されている。またパッド部５になる部分
の上記凹孔１１内でも銅膜層２が除去され、小さい凹所
６が形成されている。図７はその際の平面図を示す。
【００３９】図８はレジスト膜３を剥離後の状態を示
し、回路４とパッド部５が形成されると同時に、パッド
部５の一部に小さい凹所６が形成されており、ここでは
小さい凹所６として複数個の小さい孔部が形成されてい
る。またここではフルエッチングで、凹所６の深さを銅
膜層２の厚み分の深さとしてある。なお、ハーフエッチ
ングで銅膜層２の厚みの途中までのものとしてもよい
し、凹所６の形状が小さい孔部に限らないことは上記の
とおりである。
し、回路４とパッド部５が形成されると同時に、パッド
部５の一部に小さい凹所６が形成されており、ここでは
小さい凹所６として複数個の小さい孔部が形成されてい
る。またここではフルエッチングで、凹所６の深さを銅
膜層２の厚み分の深さとしてある。なお、ハーフエッチ
ングで銅膜層２の厚みの途中までのものとしてもよい
し、凹所６の形状が小さい孔部に限らないことは上記の
とおりである。
【００４０】図９において、７はパッド部５表面を露呈
する如く塗布したソルダーレジストを示し、図１０はそ
の平面図を示す。ここでのソルダーレジスト７には感光
性をもつ液レジを用いた。この露呈したパッド部５に
は、いわゆる下地メッキとしてここではニッケルメッキ
の後に、金メッキを施してあるが、その凹所６が孔部で
パッド部５が分割されていないため、電解メッキを行っ
た。
する如く塗布したソルダーレジストを示し、図１０はそ
の平面図を示す。ここでのソルダーレジスト７には感光
性をもつ液レジを用いた。この露呈したパッド部５に
は、いわゆる下地メッキとしてここではニッケルメッキ
の後に、金メッキを施してあるが、その凹所６が孔部で
パッド部５が分割されていないため、電解メッキを行っ
た。
【００４１】なお、凹所６の形状を格子状や多重円状と
し、フルエッチングしてパッド部５が複数個に分割され
た場合には、無電解メッキを行えばよいが、凹所６が格
子状や多重円状でも一部で連結してパッド部５が完全に
分割されていないなら（図１６参照）、電解メッキとし
てもよいことは上記のとおりである。
し、フルエッチングしてパッド部５が複数個に分割され
た場合には、無電解メッキを行えばよいが、凹所６が格
子状や多重円状でも一部で連結してパッド部５が完全に
分割されていないなら（図１６参照）、電解メッキとし
てもよいことは上記のとおりである。
【００４２】図１１は、パッド部５に半田ボール等８を
半田付けした状態を示す。ここではパッド部５に対して
必要に応じてフラックスを塗布後に半田ボール等８を充
填して、それをリフローして溶融させ、その一部をパッ
ド部５の小さい凹所６内へ入り込ませる。この状態で硬
化させて両者５，８を接合させて、外部出力用のバンプ
９ａ（ボールグリッドアレイ）とする。
半田付けした状態を示す。ここではパッド部５に対して
必要に応じてフラックスを塗布後に半田ボール等８を充
填して、それをリフローして溶融させ、その一部をパッ
ド部５の小さい凹所６内へ入り込ませる。この状態で硬
化させて両者５，８を接合させて、外部出力用のバンプ
９ａ（ボールグリッドアレイ）とする。
【００４３】この接合状態を、従来タイプのものと比較
すると、図１７が従来タイプのものを示し、半田ボール
等８とパッド部５とは単に平面的な接合に過ぎない。し
かし本発明のものでは上記図１１や図１５で示すごと
く、半田ボール等８がパッド部５の表面に接合すると共
に、小さい各凹所６内へも入り込んで接合しており、接
合面積が増大しているし、またアンカーボルト状になっ
て離脱し難くなっていることが判る。
すると、図１７が従来タイプのものを示し、半田ボール
等８とパッド部５とは単に平面的な接合に過ぎない。し
かし本発明のものでは上記図１１や図１５で示すごと
く、半田ボール等８がパッド部５の表面に接合すると共
に、小さい各凹所６内へも入り込んで接合しており、接
合面積が増大しているし、またアンカーボルト状になっ
て離脱し難くなっていることが判る。
【００４４】次に、図２で示した実施例は、上記のＢＧ
Ａ型半導体パッケージ側のバンプではなく、ＢＧＡ型半
導体パッケージを実装するマザーボードとしてのプリン
ト基板側のバンプに関するものである。
Ａ型半導体パッケージ側のバンプではなく、ＢＧＡ型半
導体パッケージを実装するマザーボードとしてのプリン
ト基板側のバンプに関するものである。
【００４５】ここでは、マザーボードとしてのプリント
基板用の基材１ｂ上に形成した銅膜層２の表面に、上記
と同様に感光性レジスト膜を形成し露光・現像後にエッ
チングして、回路４・パッド部５の形成と同時に、パッ
ド部５表面に溶融時の半田ボール等が入り込み可能な小
さい凹所６を形成しておく。ここでのレジスト膜は、ド
ライフィルム（ドライフィルム状の感光性レジスト）を
圧着して用いた。
基板用の基材１ｂ上に形成した銅膜層２の表面に、上記
と同様に感光性レジスト膜を形成し露光・現像後にエッ
チングして、回路４・パッド部５の形成と同時に、パッ
ド部５表面に溶融時の半田ボール等が入り込み可能な小
さい凹所６を形成しておく。ここでのレジスト膜は、ド
ライフィルム（ドライフィルム状の感光性レジスト）を
圧着して用いた。
【００４６】上記パッド部５が露呈する如く基板１ｂ上
にソルダーレジスト７を塗布した後に、露呈したパッド
部５に下地としてのニッケルメッキの上に、銀メッキを
無電解メッキで行い、その後に該パッド部５に対し半田
ボール等８を充填し、リフローして溶融させた。これ
で、半田ボール等８が上記凹所６内へも入り込んだ状態
となり、これを硬化させてパッド部５へ接合させた。
にソルダーレジスト７を塗布した後に、露呈したパッド
部５に下地としてのニッケルメッキの上に、銀メッキを
無電解メッキで行い、その後に該パッド部５に対し半田
ボール等８を充填し、リフローして溶融させた。これ
で、半田ボール等８が上記凹所６内へも入り込んだ状態
となり、これを硬化させてパッド部５へ接合させた。
【００４７】これにより、ＢＧＡ型半導体パッケージ側
と接続するためのバンプ９ｂが形成されたことになり、
この場合も上記実施例の場合と同様に、半田ボール等８
がパッド部５の表面に接合すると共に、小さい各凹所６
内へも入り込んで接合しており、接合面積が増大してい
るし、またアンカーボルト状になって離脱し難くなって
いる。
と接続するためのバンプ９ｂが形成されたことになり、
この場合も上記実施例の場合と同様に、半田ボール等８
がパッド部５の表面に接合すると共に、小さい各凹所６
内へも入り込んで接合しており、接合面積が増大してい
るし、またアンカーボルト状になって離脱し難くなって
いる。
【００４８】なおこの実施例でも、銅膜層２をフルエッ
チングして、回路４・パッド部５の形成と同時に、パッ
ド部５に銅膜層２の厚みと同じ深さの小さい凹所６を形
成してもよいし、銅膜層２をハーフエッチングして銅膜
層２の厚みより浅い凹所６を形成するようにしてもよ
い。
チングして、回路４・パッド部５の形成と同時に、パッ
ド部５に銅膜層２の厚みと同じ深さの小さい凹所６を形
成してもよいし、銅膜層２をハーフエッチングして銅膜
層２の厚みより浅い凹所６を形成するようにしてもよ
い。
【００４９】上記いずれの実施例でも、半田ボール等８
の充填は、半田ペーストの塗布・印刷でもよいことは上
記のとおりである。
の充填は、半田ペーストの塗布・印刷でもよいことは上
記のとおりである。
【００５０】
【発明の効果】以上で明らかな如く、本発明に係るＢＧ
Ａ型半導体パッケージにおける半田付け構造、および半
田付け方法によれば、パッド部へ半田ボール等を接合時
の接合強度（半田付け強度）を増大でき、バンプの接合
の信頼性を高めることができ、歩留りの向上と例えば車
載用や携帯用機器等用としてのＢＧＡ型半導体パッケー
ジに関する信頼性を向上でき、かつ機器の小型化も図る
こともできる。
Ａ型半導体パッケージにおける半田付け構造、および半
田付け方法によれば、パッド部へ半田ボール等を接合時
の接合強度（半田付け強度）を増大でき、バンプの接合
の信頼性を高めることができ、歩留りの向上と例えば車
載用や携帯用機器等用としてのＢＧＡ型半導体パッケー
ジに関する信頼性を向上でき、かつ機器の小型化も図る
こともできる。
【００５１】即ち、従来のＢＧＡ型半導体パッケージに
おけるパッド部は、半田ボール等を接合させるパッド部
の表面積が限定されていると共に、表面が平面的である
ために、パッド部に接合させた半田ボール等の接合強度
が十分ではなく、バンプとしての信頼性に問題があっ
た。また接合強度を増すために、パッド部や半田ボール
が大きくなって機器の大型化の一因にもなっていた。
おけるパッド部は、半田ボール等を接合させるパッド部
の表面積が限定されていると共に、表面が平面的である
ために、パッド部に接合させた半田ボール等の接合強度
が十分ではなく、バンプとしての信頼性に問題があっ
た。また接合強度を増すために、パッド部や半田ボール
が大きくなって機器の大型化の一因にもなっていた。
【００５２】これに対して本発明では、上記の如くパッ
ド部の表面に溶融時の半田ボール等が入り込み可能な小
さい凹所を形成しておくことで、パッド部と溶融した半
田ボール等との間の接合面積を増大でき、かつ溶融した
半田ボールがその凹所内へ食い込んで硬化し、言わばア
ンカーボルト状に抜け難くなり、強く接合したバンプを
形成することができる。
ド部の表面に溶融時の半田ボール等が入り込み可能な小
さい凹所を形成しておくことで、パッド部と溶融した半
田ボール等との間の接合面積を増大でき、かつ溶融した
半田ボールがその凹所内へ食い込んで硬化し、言わばア
ンカーボルト状に抜け難くなり、強く接合したバンプを
形成することができる。
【００５３】そのため、従来の単に平面状のパッド部と
の接合に比べて、接合強度を大幅に増大でき、ＢＧＡ型
半導体パッケージにおけるバンプとしての信頼性を向上
できるし、またパッド部や半田ボール等を小さくしても
接合強度が維持でき、機器の小型化にも役立つ。
の接合に比べて、接合強度を大幅に増大でき、ＢＧＡ型
半導体パッケージにおけるバンプとしての信頼性を向上
できるし、またパッド部や半田ボール等を小さくしても
接合強度が維持でき、機器の小型化にも役立つ。
【００５４】また上記パッド部表面の小さい凹所は、銅
膜層表面に感光性レジストを塗布して露光・現像後にエ
ッチングして形成するものである。そのため、回路やパ
ッド部の形成と同時に形成できるので、本発明の工程を
一連のＢＧＡ型半導体パッケージの製造工程や実装工程
中へ容易に追加することができる。
膜層表面に感光性レジストを塗布して露光・現像後にエ
ッチングして形成するものである。そのため、回路やパ
ッド部の形成と同時に形成できるので、本発明の工程を
一連のＢＧＡ型半導体パッケージの製造工程や実装工程
中へ容易に追加することができる。
【００５５】さらに、露光時のマスキングのパターンに
より、凹所の平面形状を任意に設計できるし、またエッ
チングをハーフエッチングにするかフルエッチグングに
するかにより、凹所の深さも任意に設計できる。そのた
め、ＢＧＡ型半導体パッケージの用途や種類に応じてこ
の凹所を形成することができ、この点からもＢＧＡ型半
導体パッケージについて歩留りの向上と生産性の向上を
図ることができる。
より、凹所の平面形状を任意に設計できるし、またエッ
チングをハーフエッチングにするかフルエッチグングに
するかにより、凹所の深さも任意に設計できる。そのた
め、ＢＧＡ型半導体パッケージの用途や種類に応じてこ
の凹所を形成することができ、この点からもＢＧＡ型半
導体パッケージについて歩留りの向上と生産性の向上を
図ることができる。
【００５６】しかも、今後ますます半田ボール等の直径
が小さくなり、また無電解メッキをする場合が増えるこ
とが考えられるので、上記の半田ボール等の接合強度の
増大は、一層有効なものとなる。
が小さくなり、また無電解メッキをする場合が増えるこ
とが考えられるので、上記の半田ボール等の接合強度の
増大は、一層有効なものとなる。
【図１】本発明に係るＢＧＡ型半導体パッケージにおけ
る半田付け構造の実施例を示した拡大縦断側面図であ
る。
る半田付け構造の実施例を示した拡大縦断側面図であ
る。
【図２】本発明に係るＢＧＡ型半導体パッケージにおけ
る半田付け構造の他の実施例を示した拡大縦断側面図で
ある。
る半田付け構造の他の実施例を示した拡大縦断側面図で
ある。
【図３】図１で示した実施例の製造工程中で、基材に銅
膜層を形成した状態の拡大縦断側面図である。
膜層を形成した状態の拡大縦断側面図である。
【図４】図１で示した実施例の製造工程中で、銅膜層上
に感光性レジスト膜を形成した状態の拡大縦断側面図で
ある。
に感光性レジスト膜を形成した状態の拡大縦断側面図で
ある。
【図５】図１で示した実施例の製造工程中で、露光・現
像後の状態の拡大縦断側面図である。
像後の状態の拡大縦断側面図である。
【図６】図１で示した実施例の製造工程中で、フルエッ
チング後の状態の拡大縦断側面図である。
チング後の状態の拡大縦断側面図である。
【図７】図６で示したものの平面図である。
【図８】図１で示した実施例の製造工程中で、レジスト
膜を剥離後の状態の拡大縦断側面図である。
膜を剥離後の状態の拡大縦断側面図である。
【図９】図１で示した実施例の製造工程中で、ソルダー
レジストを塗布後の状態の拡大縦断側面図である。
レジストを塗布後の状態の拡大縦断側面図である。
【図１０】図９で示したものの平面図である。
【図１１】図１で示した実施例の製造工程中で、半田ボ
ール等を接合した状態の拡大縦断側面図である。
ール等を接合した状態の拡大縦断側面図である。
【図１２】凹所を格子状に形成した場合のパッド部の拡
大平面図である。
大平面図である。
【図１３】凹所を多重円状に形成した場合のパッド部の
拡大平面図である。
拡大平面図である。
【図１４】ハーフエッチングで凹所を浅く形成した場合
を示す拡大縦断側面図である。
を示す拡大縦断側面図である。
【図１５】図１４で示したものに半田ボール等を接合し
た状態の拡大縦断側面図である。
た状態の拡大縦断側面図である。
【図１６】凹所が格子状でもパッド部が分割されないよ
うに形成した例の拡大平面図である。
うに形成した例の拡大平面図である。
【図１７】パッド部に半田ボール等が接合した状態の従
来例を示した拡大縦断側面図である。
来例を示した拡大縦断側面図である。
１ａ−基材 ６−凹所 １
１−凹孔 １ｂ−基材 ７−ソルダーレジスト １
２−半導体チップ ２−銅膜層 ８−半田ボール等 １
３−充填樹脂 ３−感光性レジスト膜 ９ａ−バンプ １
４−スルホール ４−回路 ９ｂ−バンプ ５−パッド部 １０−プリント基板
１−凹孔 １ｂ−基材 ７−ソルダーレジスト １
２−半導体チップ ２−銅膜層 ８−半田ボール等 １
３−充填樹脂 ３−感光性レジスト膜 ９ａ−バンプ １
４−スルホール ４−回路 ９ｂ−バンプ ５−パッド部 １０−プリント基板
Claims (8)
- 【請求項１】ボール・グリッド・アレイ型半導体パッケ
ージ用の基材１ａに形成したパッド部５の表面に、溶融
時の半田ボール等が入り込み可能な小さい凹所６を形成
し、溶融させた半田ボール等８を該凹所６にも入り込ま
せて接合し、マザーボードとしてのプリント基板１０へ
の外部出力バンプ９ａにしたことを特徴とする、ボール
・グリッド・アレイ型半導体パッケージにおける半田付
け構造。 - 【請求項２】マザーボードとしてのプリント基板用の基
材１ｂに形成したパッド部５の表面に、溶融時の半田ボ
ール等が入り込み可能な小さい凹所６を形成し、溶融さ
せた半田ボール等８を該凹所６にも入り込ませて接合
し、ボール・グリッド・アレイ型半導体パッケージ側と
のバンプ９ｂにしたことを特徴とする、ボール・グリッ
ド・アレイ型半導体パッケージにおける半田付け構造。 - 【請求項３】パッド部５に形成した溶融時の半田ボール
等が入り込み可能な小さい凹所６を、箔箔層２の厚みと
同じ深さに形成した、請求項１または２に記載のボール
・グリッド・アレイ型半導体パッケージにおける半田付
け構造。 - 【請求項４】パッド部５に形成した溶融時の半田ボール
等が入り込み可能な小さい凹所６を、銅膜層２の厚みよ
り浅く形成した、請求項１または２に記載のボール・グ
リッド・アレイ型半導体パッケージにおける半田付け構
造。 - 【請求項５】ボール・グリッド・アレイ型半導体パッケ
ージ用の基材１ａに形成した銅膜層２表面に、感光性レ
ジスト膜３を形成し露光・現像後にエッチングして、回
路４・パッド部５を形成すると同時に、該パッド部５表
面に溶融時の半田ボール等８が入り込み可能な小さい凹
所６を形成し、 上記パッド部５が露呈する如く基材１ａ上にソルダーレ
ジスト７を塗布した後に、該パッド部５に対し半田ボー
ル等８を充填して溶融させ、上記凹所６内へも入り込ん
だ状態で硬化させてパッド部５に接合させ、 マザーボードとしてのプリント基板１０への外部出力バ
ンプ９ａに形成するようにしたことを特徴とする、ボー
ル・グリッド・アレイ型半導体パッケージにおける半田
付け方法。 - 【請求項６】マザーボードとしてのプリント基板用の基
材１ｂに形成した銅膜層２表面に、感光性レジスト膜３
を形成し露光・現像後にエッチングして、回路４・パッ
ド部５を形成すると同時に、該パッド部５表面に溶融時
の半田ボール等８が入り込み可能な小さい凹所６を形成
し、 上記パッド部５が露呈する如く基板１ｂ上にソルダーレ
ジスト７を塗布した後に、該パッド部５に対し半田ボー
ル等８を充填して溶融させ、上記凹所６内へも入り込ん
だ状態で硬化させてパッド部５に接合させ、 ボール・グリッド・アレイ型半導体パッケージ側とのバ
ンプ９ｂを形成するようにしたことを特徴とする、ボー
ル・グリッド・アレイ型半導体パッケージにおける半田
付け方法。 - 【請求項７】銅膜層２をフルエッチングして、回路４・
パッド部５の形成と同時に、パッド部５表面から銅膜層
２の厚みと同じ深さの小さい凹所６を形成するようにし
た、請求項５または６に記載のボール・グリッド・アレ
イ型半導体パッケージにおける半田付け方法。 - 【請求項８】銅膜層２をハーフエッチングして、回路４
・パッド部５の形成と同時に、パッド部５表面から銅膜
層２の厚みより浅い小さい凹所６を形成するようにし
た、請求項５または６に記載のボール・グリッド・アレ
イ型半導体パッケージにおける半田付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9210073A JPH1140940A (ja) | 1997-07-18 | 1997-07-18 | ボール・グリッド・アレイ型半導体パッケージにおける半田付け構造、および半田付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9210073A JPH1140940A (ja) | 1997-07-18 | 1997-07-18 | ボール・グリッド・アレイ型半導体パッケージにおける半田付け構造、および半田付け方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1140940A true JPH1140940A (ja) | 1999-02-12 |
Family
ID=16583380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9210073A Pending JPH1140940A (ja) | 1997-07-18 | 1997-07-18 | ボール・グリッド・アレイ型半導体パッケージにおける半田付け構造、および半田付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1140940A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6762117B2 (en) | 1999-11-05 | 2004-07-13 | Atmel Corporation | Method of fabricating metal redistribution layer having solderable pads and wire bondable pads |
| US7408261B2 (en) | 2004-07-26 | 2008-08-05 | Samsung Electro-Mechanics Co., Ltd. | BGA package board and method for manufacturing the same |
| US7414317B2 (en) | 2004-07-06 | 2008-08-19 | Samsung Electro-Mechanics Co., Ltd. | BGA package with concave shaped bonding pads |
| US7456493B2 (en) | 2005-04-15 | 2008-11-25 | Alps Electric Co., Ltd. | Structure for mounting semiconductor part in which bump and land portion are hardly detached from each other and method of manufacturing mounting substrate used therein |
| JP2009135345A (ja) * | 2007-11-30 | 2009-06-18 | Fujikura Ltd | 半導体装置及びその製造方法 |
| JP2009524927A (ja) * | 2006-02-20 | 2009-07-02 | ネペス コーポレーション | はんだバンプが形成された半導体チップ及びはんだバンプの製造方法 |
| JP2009302500A (ja) * | 2008-06-17 | 2009-12-24 | Samsung Electro Mech Co Ltd | ウエハレベルパッケージ及びその製造方法 |
| CN102474989A (zh) * | 2009-10-06 | 2012-05-23 | 株式会社藤仓 | 电路基板 |
| CN104934399A (zh) * | 2015-06-23 | 2015-09-23 | 日月光封装测试(上海)有限公司 | 半导体基板及制造半导体基板的方法 |
-
1997
- 1997-07-18 JP JP9210073A patent/JPH1140940A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6762117B2 (en) | 1999-11-05 | 2004-07-13 | Atmel Corporation | Method of fabricating metal redistribution layer having solderable pads and wire bondable pads |
| US7414317B2 (en) | 2004-07-06 | 2008-08-19 | Samsung Electro-Mechanics Co., Ltd. | BGA package with concave shaped bonding pads |
| US7408261B2 (en) | 2004-07-26 | 2008-08-05 | Samsung Electro-Mechanics Co., Ltd. | BGA package board and method for manufacturing the same |
| US7456493B2 (en) | 2005-04-15 | 2008-11-25 | Alps Electric Co., Ltd. | Structure for mounting semiconductor part in which bump and land portion are hardly detached from each other and method of manufacturing mounting substrate used therein |
| JP2009524927A (ja) * | 2006-02-20 | 2009-07-02 | ネペス コーポレーション | はんだバンプが形成された半導体チップ及びはんだバンプの製造方法 |
| JP2009135345A (ja) * | 2007-11-30 | 2009-06-18 | Fujikura Ltd | 半導体装置及びその製造方法 |
| JP2009302500A (ja) * | 2008-06-17 | 2009-12-24 | Samsung Electro Mech Co Ltd | ウエハレベルパッケージ及びその製造方法 |
| CN102474989A (zh) * | 2009-10-06 | 2012-05-23 | 株式会社藤仓 | 电路基板 |
| CN104934399A (zh) * | 2015-06-23 | 2015-09-23 | 日月光封装测试(上海)有限公司 | 半导体基板及制造半导体基板的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9018538B2 (en) | Wiring substrate having columnar protruding part | |
| US5976912A (en) | Fabrication process of semiconductor package and semiconductor package | |
| US7185429B2 (en) | Manufacture method of a flexible multilayer wiring board | |
| KR20000077076A (ko) | 반도체소자 탑재용 배선기판과 그 제조방법 | |
| TW200416897A (en) | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same | |
| JPH1140940A (ja) | ボール・グリッド・アレイ型半導体パッケージにおける半田付け構造、および半田付け方法 | |
| JP2001230513A (ja) | プリント基板及びその製造方法 | |
| JPH10256417A (ja) | 半導体パッケージの製造方法 | |
| CN116169029A (zh) | 一种封装基板及其制备方法 | |
| JP3513983B2 (ja) | チップキャリアの製造方法 | |
| JP2002334951A (ja) | 半導体素子搭載用基板及び半導体パッケージ | |
| JP4359067B2 (ja) | スパイラルコンタクタおよびその製造方法 | |
| JPH08139225A (ja) | 半導体パッケージおよびその製造方法 | |
| JP4115557B2 (ja) | 半導体パッケージの製造方法 | |
| JP3656590B2 (ja) | 半導体装置用テープキャリアの製造方法 | |
| JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JPS6350862B2 (ja) | ||
| JPH08307033A (ja) | Ｉｃチップモジュール | |
| JP2004282098A (ja) | 半導体パッケージの製造方法 | |
| JP4137295B2 (ja) | Ｃｓｐ用テープキャリアの製造方法 | |
| JP2501168B2 (ja) | 半導体装置及びその製造方法 | |
| JP2867547B2 (ja) | 導電突起の形成方法 | |
| JP2000269389A (ja) | 半導体装置 | |
| JP2002118146A (ja) | 半導体装置およびその製造方法 | |
| JPH11266066A (ja) | プリント配線板及びその製造方法 |