CN104412380A - 半导体封装衬底、使用半导体封装衬底的封装***及制造封装***的方法 - Google Patents

半导体封装衬底、使用半导体封装衬底的封装***及制造封装***的方法 Download PDF

Info

Publication number
CN104412380A
CN104412380A CN201380033614.3A CN201380033614A CN104412380A CN 104412380 A CN104412380 A CN 104412380A CN 201380033614 A CN201380033614 A CN 201380033614A CN 104412380 A CN104412380 A CN 104412380A
Authority
CN
China
Prior art keywords
pad
protective layer
width
semiconductor package
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380033614.3A
Other languages
English (en)
Other versions
CN104412380B (zh
Inventor
柳盛旭
金东先
申承烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN104412380A publication Critical patent/CN104412380A/zh
Application granted granted Critical
Publication of CN104412380B publication Critical patent/CN104412380B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13399—Coating material
    • H01L2224/134—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

根据实施例，提供一种半导体封装衬底，包括：绝缘衬底；在绝缘衬底上的电路图案；在绝缘衬底上的保护层，该保护层覆盖绝缘衬底上的电路图案；在保护层上的垫；以及在保护层上的粘合构件，其中垫包括被埋置在保护层中的第一垫和在第一垫上的第二垫，该第二垫突出到保护层上方。

Description

半导体封装衬底、使用半导体封装衬底的封装***及制造封装***的方法
技术领域
实施例涉及一种半导体衬底，并且更加具体地，涉及一种用于闪存的半导体衬底、一种使用该半导体衬底的闪存及一种制造该闪存的方法。
背景技术
随着电动/电子设备在高性能上已经取得进步，用于将更多数目的封装附接到具有有限尺寸的衬底上的技术已经被提出和研究。然而，因为规则是仅将一个半导体芯片安装在封装中，所以对获得所期望的容量存在限制。
作为增加存储芯片的容量的方法，即，作为实现高集成的方法，在本领域中通常已知将更多数目的单元安装在有限空间中的技术。然而，这样的方法要求诸如精确的设计规则和大量的开发时间的高级技术。因此，作为容易实现高集成的方法，堆叠技术已经被开发，并且用于堆叠技术的研究当前已经被非常积极地执行。
为此，MCP(多芯片封装)技术最近已经被利用。
MCP是通过堆叠若干存储芯片以一个封装的形式制备的半导体产品，因此MCP不仅减小半导体产品的体积，而且增加数据存储容量，使得主要在诸如移动电话的便携式电子设备中使用MCP。
在这样的情况下，因为数十个半导体芯片堆叠成被稳定地操作同时最小化其厚度，所以从设计阶段到生产阶段要求高级技术。
图1是示出根据现有技术的封装***的视图。
参考图1，封装***包括半导体封装衬底10、虚设管芯(dummydie)20以及存储芯片30。
半导体封装衬底10包括被形成在绝缘衬底上的至少一个电路图案。用于保护电路图案的保护层形成在电路图案(半导体封装衬底10的最上层)上。
存储芯片30可以是与非(nand)闪存芯片。
虚设管芯20形成在衬底10和存储芯片30之间。
虚设管芯20提供附接空间，该附接空间用于允许存储芯片30被附接到半导体衬底10上同时使半导体衬底10与存储芯片30间隔开。
然而，因为上述封装***必须在半导体衬底10和存储芯片30之间形成虚设管芯20，用于堆叠存储芯片30，所以除了用于制造半导体衬底10的工艺之外要求附加的工艺，使得制造商的生产率降低。
此外，因为虚设管芯20是由昂贵的硅材料形成，所以整个封装***的成本增加。
另外，因为硅虚设管芯20具有预定的厚度，所以封装***的整个厚度增加。
发明内容
技术问题
实施例提供一种具有新颖结构的半导体封装衬底、一种使用该半导体封装衬底的封装***及一种制造该封装***的方法。
此外，实施例提供一种能够改善封装***的生产率并且减少生产成本的半导体封装衬底。
在被提出的实施例中将会实现的技术目的不限于上述，但是对于本领域的技术人员来说将会显然地理解没有被提及的其它技术目的。
技术解决方案
根据实施例，提供一种半导体封装衬底，包括：绝缘衬底；在绝缘衬底上的电路图案；在绝缘衬底上的保护层，该保护层覆盖绝缘衬底上的电路图案；在保护层上的垫；以及在保护层上的粘合构件，其中垫包括被埋置在保护层中的第一垫和第一垫上的第二垫，该第二垫突出到保护层上方。
此外，根据实施例，提供一种封装***，该封装***包括：半导体封装衬底，其包括绝缘衬底、电路图案、以及保护层，该电路图案形成在绝缘衬底的一个表面上，该保护层形成在绝缘衬底上同时覆盖电路图案；以及半导体芯片，该半导体芯片附接到半导体封装衬底上，其中半导体封装衬底包括：垫，该垫镀在保护层上；和在垫上的粘合构件，并且其中借助于粘合构件，半导体芯片被附接到形成在半导体封装衬底上的垫上。
此外，根据实施例，提供一种制造封装***的方法，该方法包括：在绝缘衬底的至少一个表面上形成电路图案；在绝缘衬底上形成保护层以覆盖电路图案；在保护层中形成沟槽；在保护层上形成干膜，该干膜具有暴露沟槽的开口；形成垫以填充保护层的沟槽和干膜的开口；以及在垫上形成粘合构件。
本发明的有利效果
根据实施例，在没有使用昂贵的虚设管芯的情况下将铜垫和粘合构件形成在半导体封装衬底上，使得封装***的生产率可以改善并且生产成本可以减少。
此外，根据实施例，因为通过使用具有相互不同宽度的多个堆叠结构形成垫，所以垫与粘合构件的粘合强度能够改善，使得半导体封装衬底的可靠性能够改善。
此外，根据实施例，因为垫的一部分被埋置在保护层中并且垫的被埋置部分具有突出形状，在垫和保护层之间的粘合强度增加，使得半导体封装衬底的可靠性能够改善。
此外，根据实施例，能够通过使用铜球替代昂贵的虚设管芯来实现精细的间距。
此外，根据实施例，因为通过使用铜芯焊料球188形成第二粘合构件，所以即使在回流工艺之后也能够保持高的间隔高度(standoffheight)，使得半导体封装衬底的可靠性能够改善。
附图说明
图1是示出根据现有技术的封装***的视图。
图2是示出根据第一实施例的半导体封装衬底的视图。
图3是示出在图2中描述的垫的详细结构的视图。
图4至图17是图示在工艺步骤中制造在图3中描述的半导体封装衬底的方法的视图。
图18是示出根据第二实施例的半导体封装衬底的视图。
图19是示出在图18中描述的垫的详细结构的视图。
图20至图25是图示在工艺步骤中制造在图18中描述的半导体封装衬底的方法的视图。
图26和图27是示出根据实施例的封装***的视图。
图28是将根据实施例的封装***与根据现有技术的封装***比较的视图。
具体实施方式
将会参考附图详细地描述本公开的实施例，使得在本公开所属领域的技术人员能够容易地实现实施例。然而，能够以各种修改实现本公开，并且本公开不受到实施例的限制。
在下面的描述中，当预定的部分包括预定的部件时，预定的部分没有排除其它的部件，但是如果存在特定的相对的描述则可以进一步包括其它的部件。
为了方便或者清楚起见，在附图中示出的每个层的厚度和尺寸可以被夸大、省略或者示意性地绘制。另外，元件的尺寸没有完全地反映实际尺寸。贯穿附图相同的附图标记将会指配相同的元件。
在实施例的描述中，将会理解的是，当层(或者膜)、区域或者板被称为是在另一层(或者膜)、另一区域或者另一板上或者下时，它能够直接地或者间接地在另一层(或者膜)、区域、板上，或者也可以存在一个或者更多个中间层。参考附图已经描述了层的这样的位置。
根据实施例的半导体封装衬底，在没有使用昂贵的虚设管芯的情况下通过使用混合碰撞技术(hybrid bump technology)将铜垫和粘合构件形成在半导体封装衬底上，使得封装***的生产率可以改善并且生产成本可以减少。此外，因为通过使用具有相互不同宽度的多个堆叠结构形成垫，所以垫与粘合构件的粘合强度可以改善，使得半导体封装衬底的可靠性可以改善。另外，因为垫的一部分被埋置在保护层中并且被埋置的垫的部分具有突出形状，所有在垫和保护层之间的粘合强度增加，使得半导体封装衬底的可靠性可以改善。
图2是示出根据第一实施例的半导体封装衬底的视图。
参考图2，半导体封装衬底100包括：绝缘衬底110；电路图案125，该电路图案125形成在绝缘衬底110的至少一个表面上；保护层130，该保护层130形成在绝缘衬底110上以保护电路图案125；第一粘合构件145，该第一粘合构件145形成在如下电路图案125上，该电路图案125形成在与绝缘衬底110的其上安装半导体芯片300(下面将描述)的表面相反的表面上；垫170，该垫170形成在被形成在绝缘衬底110的顶表面上的保护层130上；以及第二粘合构件180，该第二粘合构件180形成在垫170上。
垫170的一部分被埋置在保护层130中，并且另一部分突出到保护层130的表面上方。
在下文中，将会详细地描述根据第一实施例的半导体封装衬底100。
绝缘衬底110可以包括热固性聚合物衬底、热塑性聚合物衬底、陶瓷衬底、有机/无机合成物衬底或者浸渍玻璃纤维衬底。如果绝缘衬底110包括聚合物树脂，则绝缘衬底110可以包括环氧绝缘树脂。另外，绝缘衬底110可以包括聚酰亚胺树脂。
电路图案125形成在绝缘衬底110的至少一个表面上。
电路图案125可以是由导电材料形成，并且可以通过同时对被形成在绝缘衬底110的两个表面上的薄铜层进行构图形成电路图案125。
电路图案125可以是由包括铜的合金形成，并且可以在电路图案125的表面上形成粗糙部(roughness)。
保护层130形成在绝缘衬底110上以涂覆被形成在绝缘衬底110的顶表面上的电路图案125并且暴露被形成在绝缘衬底110的底表面上的电路图案125的一部分。
保护层130形成在绝缘衬底110的整个表面上，该保护层130用于保护绝缘衬底110的表面，并且保护层130具有开口(未示出)，该开口打开电路图案125的表面，即，被形成在底表面上的电路图案125的堆叠结构的表面。
保护层130可以包括由SR(阻焊剂)、氧化物以及Au中的一个形成的至少一层。
第一粘合构件145形成在通过保护层130暴露的电路图案125的表面上。
第一粘合构件145形成以在后续工艺中附接用于与单独的衬底封装的导电球。
垫170形成在保护层130上。
垫170形成在保护层130上，该保护层130涂覆电路图案125的整个表面，并且垫170没有接触绝缘衬底110或者电路图案125。
垫170可以是由诸如铜的导电材料形成。
为了在未来将半导体芯片300附接到半导体封装衬底100上，垫170形成在保护层130上。
即，尽管在现有技术中为了附接半导体芯片300，被形成在半导体封装衬底上的具有硅材料的虚设管芯单独地形成半导体封装衬底100的制造，但是在本实施例中在半导体封装衬底制造工艺中垫170取代虚设管芯而形成在保护层130上。
图3是示出在图2中描述的垫的详细结构的视图。
参考图3，垫170包括：第一垫172，该第一垫172被埋置在保护层130中并且该第一垫170的两侧具有突出形状；和第二垫174，该第二垫174形成在第一垫172上并且突出到保护层130的表面上方。
第一垫172被埋置在保护层130中，使得在垫170和保护层130之间的粘合强度改善。
这时，第一垫172形成为具有彼此不同的上宽度B和下宽度A。
更加详细地，第一垫172的上宽度B比第一垫172的下宽度A狭窄。即，第一垫172具有其中宽度逐渐地向上变窄的形状，并且因此，第一垫172的两侧具有突出形状。
如上所述，第一垫172被埋置在保护层130中并且具有突出形状，该突出形状是上宽度和下宽度彼此不同，使得在垫170的整个结构和保护层130之间的粘合强度改善。
第二垫174是第一垫172的上部，并且第二垫174突出到保护层130的表面上方。
第二垫174的上宽度和下宽度彼此相等。
这时，第二垫174的上部和下部可以具有与第一垫172的上部相同的宽度。
因为第二垫174突出到保护层130上方，所以借助于稍后形成的第二粘合构件180将半导体芯片300容易地附接到半导体封装衬底100上。
再次参考图2，第二粘合构件180形成在垫170上。
第二粘合构件180形成在垫170上，使得提供在半导体芯片300和半导体封装衬底100之间的粘合强度。
第二粘合构件180可以是由一般的焊料球形成。相反地，通过使用粘合糊剂或者铜芯焊料球可以形成第二粘合构件180。
此外，粘合糊剂可以包括导电材料。当粘合糊剂是由导电材料形成时，粘合糊剂可以包括选自如下组的导电材料，该组由Ag、Cu、Au、Al、碳纳米管以及其组合组成。
根据上述实施例，在没有使用昂贵的虚设管芯的情况下铜垫和粘合构件形成在半导体封装衬底上，使得封装***的生产率可以改善并且生产成本可以减少。
此外，根据实施例，因为通过混合碰撞技术以具有相互不同的宽度的多个堆叠结构形成垫，所以垫与粘合构件的粘合强度改善，使得可以改善半导体封装衬底的可靠性。
此外，根据实施例，因为在保护层中埋置垫的一部分并且垫的被埋置部分具有突出形状，所以在垫和保护层之间的粘合强度增加，使得可以改善半导体封装衬底的可靠性。
图4至图17是图示在工艺步骤中制造在图3中描述的半导体封装衬底的方法的视图。
首先，如在图4中所示，制备绝缘衬底110并且将金属层120层压在绝缘衬底110的至少一个表面上。
这时，当绝缘衬底110是绝缘层时，绝缘层和金属层120的层压结构可以是传统的CCL(铜箔衬底)。
此外，通过无电镀方案可以将金属层120形成在绝缘衬底110上。当通过无电镀方案形成金属层120时，粗糙部形成到绝缘衬底110的表面，使得无电镀可以顺利地执行。
在没有使用具有高导热性的昂贵的陶瓷材料的情况下绝缘衬底110可以包括环氧树脂或者聚酰亚胺树脂。绝缘衬底110可以是薄膜的铜箔，该薄膜包括高导热性和低阻抗的铜。
接下来，如在图5中所示，通过以预定的图案蚀刻被形成在绝缘衬底110的顶表面和底表面上的金属层120来形成电路图案125。
这时，通过利用光刻工艺或者激光工艺执行蚀刻可以形成电路图案125，在该激光工艺中通过使用激光直接形成图案。
此外，电路图案125可以形成在绝缘衬底110的上部和下部中的每一个处。相反地，电路图案125可以仅形成在绝缘衬底110的上部处。
接下来，如在图6中所示，其中埋置电路图案125的保护层130形成在绝缘衬底110的上部和下部处。
用于保护绝缘衬底110或者电路图案125的表面的保护层130可以包括如下至少一层，该至少一层通过使用阻焊剂、氧化物或者Au中的至少一个形成。
接下来，如在图7中所示，加工被形成在绝缘衬底110的下部处的保护层130，使得被形成在绝缘衬底110的底表面处的电路图案125的表面被暴露。
即，通过使用激光加工被形成在绝缘衬底110的下部处的保护层130，使得形成开口140，该开口140暴露被形成在绝缘衬底110下方的电路图案125的表面。
根据激光工艺，光能集中在材料的表面上，使得通过熔化和蒸发材料的部分能够以所期望的形式切割材料的一部分，并且通过计算机程序能够容易地加工材料的复杂形式。另外，能够加工难以切割的复杂材料。
另外，根据激光工艺，材料能够被切割成0.005mm的直径。另外，根据激光工艺，可容许的工艺厚度范围是宽的。
对于激光工艺，钇铝石榴石(YAG)激光、CO2激光或者UV激光被优选地使用。YAG激光是加工铜箔层和绝缘层两者的激光，并且CO2激光是仅加工绝缘层的激光。
优选地是，在激光工艺中通过使用UV激光形成具有直径小的开口。
此外，开口140可以形成为使得仅电路图案125的一部分被暴露。
换言之，开口140可以形成为具有比电路图案125的宽度狭窄的宽度，使得借助于保护层130可以仅保护电路图案125的边缘区域。
接下来，如在图8中所示，第一粘合构件145形成在通过开口140暴露的电路图案125上。
通过使用保护层130作为掩膜在通过开口140暴露的电路图案125上涂覆粘合糊剂可以形成第一粘合构件145。
为了将其它衬底(未示出)附接到半导体封装衬底100上，第一粘合构件145用于附接焊料球，该焊料球提供在半导体封装衬底100和其它衬底之间的粘合强度。
接下来，如在图9中所示，沟槽135形成在被形成在绝缘衬底110上方的保护层130中。
这时，沟槽135形成为具有彼此不同的上宽度和下宽度。
即，通过曝光能量控制，使沟槽135形成为具有彼此不同的上宽度和下宽度。
这时，沟槽135形成为使得上宽度比下宽度狭窄。
即，沟槽135具有突出形状，该突出形状具有逐渐地向上变窄的宽度。
接下来，如在图10中所示，镀覆晶种层150形成在保护层130上，该保护层130形成在绝缘衬底110上。
镀覆晶种层150不仅形成在保护层130的顶表面上而且形成在沟槽135的内壁上。
可以通过化学镀铜方案形成镀覆晶种层150。
化学镀铜方案可以包括脱脂工艺、软腐蚀工艺、初步催化处理工艺、催化处理工艺、活化工艺、无电镀方案以及抗氧化处理工艺。
此外，镀铜被分类成2μm或者更多的重镀铜、1-2μm的中等镀铜以及1μm或者更少的轻镀铜。通过中等镀铜或者轻镀铜形成镀覆晶种层150以满足0.5～1.5μm的厚度。
接下来，如在图11中所示，干膜160形成在镀覆晶种层150上。
干膜160可以具有开口165，该开口165用于打开与其中形成垫170的区域相对应的一部分。
这时，干膜160包围镀覆晶种层150的整个表面，并且因此，开口165可以形成为打开其中形成垫170的区域。
此外，干膜160的开口165具有彼此相等的上宽度和下宽度。另外，开口165的上宽度和下宽度等于沟槽135的上宽度。
接下来，如在图12中所示，用垫170填充被形成在保护层130中的沟槽135和被形成在干膜160中的开口165。
使用镀覆晶种层150作为晶种层通过电镀诸如铜的金属可以形成垫170。
因此，垫170的一部分具有与沟槽135相对应的形状，并且垫170的另一部分具有与开口165相对应的形状。
接下来，如在图13中所示，干膜160被剥离(delaminated)。
接下来，如在图14中所示，去除被形成在除了形成垫170的区域之外的区域上的镀覆晶种层150。
镀覆晶种层150的一部分存在于垫170的下部。因此，垫170的整个结构包括镀覆晶种层150。
通过上述方法将包括镀覆晶种层130的垫170形成在保护层130上。
即，垫170包括：第一垫172，该第一垫172被埋置在保护层130中并且该第一垫172的两侧具有突出形状；和第二垫174，该第二垫174形成在第一垫172上并且突出到保护层130的表面上方。
第一垫172被埋置在保护层130中，使得在垫170和保护层130之间的粘合强度改善。
在这样的情况下，第一垫172具有与沟槽135相对应的形状，使得第一垫172的上宽度B和下宽度A彼此不同。
更加详细地，第一垫172形成为允许上宽度B比下宽度A狭窄。即，第一垫172具有其宽度逐渐地向上变窄的形状，并且因此，第一垫172的两侧具有突出形状。
如上所述，第一垫172被埋置在保护层130中并且具有突出形状，该突出形状上宽度和下宽度彼此不同，使得在垫170的整个结构与保护层130之间的粘合强度改善。
第二垫174是第一垫172的上部并且突出到保护层130的表面上方。
第二垫174具有与开口165相对应的形状，使得第二垫174的上宽度和下宽度彼此相等。
这时，第二垫174的上部和下部具有与第一垫172的上部相同的宽度。
因为第二垫174突出到保护层130上方，所以借助于稍后形成的第二粘合构件180将半导体芯片300容易地附接到半导体封装衬底100上。
接下来，如在图15中所示，第二粘合构件180形成在垫170上。
根据第一实施例的第二粘合构件180可以作为焊料球或者微球被制备。
通过助焊剂印刷、球印刷(ball printing)、回流、去焊以及压印可以将第二粘合构件180形成在垫170上。
相反地，如在图16中所示，通过在垫170上涂覆粘合糊剂182可以形成第二粘合构件180。
此外，如在图17中所示，通过使用铜芯焊料球188可以将第二粘合构件形成在垫170上，该铜芯焊料球188包括铜球184和焊料186，该焊料186包围铜球184的***表面。
根据上述实施例，在没有使用昂贵的虚设管芯的情况下通过使用混合碰撞技术将铜垫和粘合构件形成在半导体封装衬底上，使得封装***的生产率可以改善并且生产成本可以减少。
此外，根据实施例，因为在通过使用混合碰撞技术以具有相互不同宽度的多个堆叠结构形成垫，所以垫与粘合构件的粘合强度改善，使得半导体封装衬底的可靠性可以改善。
此外，根据实施例，因为在保护层中埋置垫的一部分并且垫的被埋置部分具有突出形状，所以在垫和保护层之间的粘合强度增加，使得半导体封装衬底的可靠性可以改善。
此外，如上所述，因为通过使用铜芯焊料球188形成第二粘合构件，所以即使在回流工艺之后可以保持高的间隔高度，使得半导体封装衬底的可靠性可以改善。
图18是示出根据第二实施例的半导体封装衬底的视图。
参考图18，根据第二实施例的半导体封装衬底200包括：绝缘衬底210；电路图案225，该电路图案225形成在绝缘衬底210的至少一个表面上；保护层230，该保护层230形成在绝缘衬底210上以保护电路图案225；第一粘合构件245，该第一粘合构件245形成在如下电路图案225上，该电路图案225形成在与绝缘衬底210的其上安装半导体芯片300(下面将描述)的表面相反的表面上；垫270，该垫270形成在被形成在绝缘衬底210的顶表面上的保护层230上；以及第二粘合构件280，该第二粘合构件280形成在垫270上。
垫270包括第一垫272和第二垫274，该第一垫272被埋置在保护层230中，该第二垫274形成在第一垫272上。
绝缘衬底210可以包括热固性聚合物衬底、热塑性聚合物衬底、陶瓷衬底、有机/无机合成物衬底或者浸渍玻璃纤维衬底。如果绝缘衬底210包括聚合物树脂，则绝缘衬底210可以包括环氧绝缘树脂。另外，绝缘衬底210可以包括聚酰亚胺树脂。
电路图案225形成在绝缘衬底210的至少一个表面上。
电路图案225可以是由导电材料形成，并且可以通过同时对被形成在绝缘衬底210的两个表面上的薄铜层进行构图形成电路图案225。
电路图案225可以是由包括铜的合金形成，并且可以在电路图案225的表面上形成粗糙部。
保护层230形成在绝缘衬底210上，以涂覆被形成在绝缘衬底210的顶表面上的电路图案225并且暴露被形成在绝缘衬底210的底表面上的电路图案225的一部分。
保护层230形成在绝缘衬底210的整个表面上并且具有开口(未示出)，该保护层230用于保护绝缘衬底210的表面，该开口打开电路图案225的表面，即，被形成在底表面上的电路图案225的堆叠结构的表面。
保护层230可以包括由SR(阻焊剂)、氧化物以及Au中的一个形成的至少一层。
第一粘合构件245形成在通过保护层230暴露的电路图案225的表面上。
为了在将来附接导电球以将导电球与衬底一起单独地封装，而形成第一粘合构件245。
垫270形成在保护层230上。
垫270形成在保护层230上，该保护层230涂覆电路图案225的整个表面，并且垫270没有接触绝缘衬底210或者电路图案225。
垫270可以是由诸如铜的导电材料形成。
为了在未来将半导体芯片300附接到半导体封装衬底200上，将垫270形成在保护层230上。
图19是示出在图18中描述的垫的详细结构的视图。
参考图19，垫270包括：第一垫272，该第一垫272被埋置在保护层230中并且其两侧具有突出形状；和第二垫274，该第二垫274形成在第一垫272上并且突出到保护层230的表面上方。
第一垫272被埋置在保护层230中，使得在垫270和保护层230之间的粘合强度改善。
这时，第一垫272形成为具有彼此不同的上宽度B和下宽度A。
更加详细地，第一垫272形成为允许上宽度B比下宽度A窄。即，第一垫272具有其宽度逐渐地向上变窄的形状，并且因此，第一垫272的两侧具有突出形状。
如上所述，第一垫272被埋置在保护层130中并且具有突出形状，该突出形状上宽度和下宽度彼此不同，使得在垫270的整个结构和保护层230之间的粘合强度改善。
第二垫274是第一垫272的上部并且突出到保护层230的表面上方。
第二垫274的上宽度和下宽度彼此相等。
第二垫274的上部和下部可以具有比第一垫272的上部的宽度窄的宽度。
因为第二垫274突出到保护层230上方，所以借助于稍后形成的第二粘合构件280将半导体芯片300容易地附接到半导体封装衬底200上。
第二垫274的宽度形成为比第一垫272的上宽度窄，使得在垫270和保护层230之间的粘合强度改善。
即，在第二实施例中，第一垫272和第二垫274形成以便附接半导体芯片300。第二垫274的宽度比第一垫272的上宽度窄，使得可以增强第二粘合构件280的粘合强度。
第二粘合构件280形成在第二垫274上。
第二粘合构件280形成在第二垫274上，使得提供在半导体芯片300和半导体封装衬底200之间的粘合强度。
第二粘合构件280可以是由一般的焊料球形成。相反地，通过使用粘合糊剂或者铜芯焊料球可以形成第二粘合构件280。
此外，粘合糊剂可以包括导电材料。当粘合糊剂是由导电材料形成时，粘合糊剂可以包括选自如下组的导电材料，该组由Ag、Cu、Au、Al、碳纳米管以及其组合组成。
根据上述实施例，在没有使用昂贵的虚设管芯的情况下铜垫和粘合构件形成在半导体封装衬底上，使得封装***的生产率可以改善并且生产成本可以减少。
图20至图25是图示在工艺步骤中制造在图18中描述的半导体封装衬底的方法的视图。
首先，如在图20中所示，制备绝缘衬底210并且将金属层220层压在绝缘衬底210的至少一个表面上。
这时，当绝缘衬底210是绝缘层时，绝缘层和金属层220的层压结构可以是传统的CCL(铜箔衬底)。
此外，通过无电镀方案可以将金属层220形成在绝缘衬底210上。当通过无电镀方案形成金属层220时，粗糙部形成到绝缘衬底210的表面，使得无电镀可以顺利地执行。
在没有使用具有高导热性的昂贵的陶瓷材料的情况下，绝缘衬底210可以包括环氧树脂或者聚酰亚胺树脂。绝缘衬底210可以是薄膜式的铜箔，其包括高导热性和低阻抗的铜。
接下来，通过以预定的图案蚀刻被形成在绝缘衬底210的顶表面和底表面上的金属层220形成电路图案225。
这时，通过利用光刻工艺或者激光工艺执行蚀刻可以形成电路图案225，在该激光工艺中通过使用激光直接形成图案。
接下来，其中埋置电路图案225的保护层230形成在绝缘衬底210的上部和下部。
保护层230可以包括通过使用阻焊剂、氧化物或者Au中的至少一个形成的至少一层，该保护层230用于保护绝缘衬底210或者电路图案225的表面。
接下来，加工被形成在绝缘衬底210的下部处的保护层230，使得被形成在绝缘衬底210的底表面处的电路图案225的表面被暴露。
然后，第一粘合构件245形成在被暴露的电路图案225上。
为了将其它的衬底(未示出)附接到半导体封装衬底200上，第一粘合构件245用于附接焊料球，该焊料球提供在半导体封装衬底200和其它衬底之间的粘合强度。
然后，沟槽235形成在被形成在绝缘衬底210上方的保护层230中。
在此，沟槽235的上宽度和下宽度彼此不同。
即，通过曝光能量控制使沟槽235形成为具有彼此不同的上宽度和下宽度。
这时，沟槽235形成为使得上宽度比下宽度窄。
即，沟槽235具有突出形状，该突出形状具有逐渐地向上变窄的宽度。
然后，镀覆晶种层250形成在保护层230上，该保护层230形成在绝缘衬底210上。
镀覆晶种层250不仅形成在保护层230的顶表面上而且形成在沟槽235的内壁上。
可以通过化学镀铜方案形成镀覆晶种层250。
化学镀铜方案可以包括脱脂工艺、软腐蚀工艺、初步催化处理工艺、催化处理工艺、活化工艺、无电镀方案以及抗氧化处理工艺。
接下来，如在图21中所示，干膜260形成在镀覆晶种层250上。
干膜260可以具有开口265，该开口265用于打开与其中形成垫270的区域相对应的一部分。
这时，干膜260包围镀覆晶种层250的整个表面，并且因此，开口265可以形成为打开其中形成垫270的区域。
此外，干膜260的开口265具有彼此相等的上宽度和下宽度。另外，开口265的上宽度和下宽度比沟槽235的上宽度窄。
接下来，如在图22中所示，用垫270填充被形成在保护层230中的沟槽235和被形成在干膜260中的开口265。
使用镀覆晶种层250作为晶种层通过电镀诸如铜的金属可以形成垫270。
因此，垫270的一部分具有与沟槽235相对应的形状，并且垫270的另一部分具有与开口265相对应的形状。
接下来，如在图23中所示，干膜260被剥离。
接下来，如在图24中所示，去除被形成在除了其中形成垫270的区域之外的区域上的镀覆晶种层250。
这时，镀覆晶种层250的一部分存在于垫270的下方。因此，垫270的整个结构包括镀覆晶种层250。
通过上述方法将包括镀覆晶种层250的垫270形成在保护层230上。
即，垫270包括：第一垫272，该第一垫272被埋置在保护层230中并且其两侧具有突出形状；和第二垫274，该第二垫274形成在第一垫272上并且突出到保护层230的表面上方。
第一垫272被埋置在保护层230中，使得在垫270和保护层230之间的粘合强度改善。
这时，第一垫272形成为具有彼此不同的上宽度B和下宽度A。
更加详细地，第一垫272形成为允许上宽度B比下宽度A狭窄。即，第一垫272具有其宽度逐渐地向上变窄的形状，并且因此，第一垫272的两侧具有突出形状。
如上所述，第一垫272被埋置在保护层230中并且具有突出形状，该突出形状上宽度和下宽度彼此不同，使得在垫270的整个结构与保护层230之间的粘合强度改善。
第二垫274是第一垫272的上部并且突出到保护层230的表面上方。
第二垫274的上宽度和下宽度彼此相等。
第二垫274的上部和下部可以具有比第一垫272的上部的宽度窄的宽度。
因为第二垫274突出到保护层230上方，所以借助于稍后形成的第二粘合构件280将半导体芯片300容易地附接到半导体封装衬底200上。
第二垫274的宽度形成为比第一垫272的上宽度窄，使得在垫270和半导体芯片300之间的粘合强度改善。
接下来，如在图25中所示，第二粘合构件280形成在垫270上。
第二粘合构件280可以是由焊料球或者微球形成。相反地，第二粘合构件280可以是由粘合糊剂或铜芯焊料球形成，该铜芯焊料球包括铜球和焊料，该焊料包围铜球的***表面。
根据上述实施例，在没有使用昂贵的虚设管芯的情况下通过使用混合碰撞技术将铜垫和粘合构件形成在半导体封装衬底上，使得封装***的生产率可以改善并且生产成本可以减少。
此外，根据实施例，因为通过使用混合碰撞技术以具有相互不同宽度的多个堆叠结构形成垫，所以垫与粘合构件的粘合强度改善，使得半导体封装衬底的可靠性可以改善。
此外，根据实施例，因为在保护层中埋置垫的一部分并且垫的被埋置部分具有突出形状，所以在垫和保护层之间的粘合强度增加，使得半导体封装衬底的可靠性可以改善。
图26和图27是示出根据实施例的封装***的视图。
参考图26，封装***包括半导体封装衬底100和存储芯片300，该存储芯片形成在半导体封装衬底100上。
存储芯片300可以是与非闪存芯片。
这时，借助于被形成在半导体封装衬底100上的垫170和第二粘合构件180将存储芯片300附接到半导体封装衬底100上。
如上所述，为了与制造半导体封装衬底100的工艺分开地附接存储芯片300，在没有形成昂贵的虚设管芯的情况下通过使用混合碰撞技术将存储芯片300附接到在制造半导体封装衬底100的工艺期间形成的垫170和第二粘合构件180上。
此外，垫170的一部分具有突出形状并且被埋置在保护层130中，使得在球剪切测试和球拉力测试中可以获得高的可靠性，该球剪切测试和球拉力测试是决定垫的可靠性的因素。
图28是将根据实施例的封装***与根据现有技术的封装***进行比较的视图。
参考图28，根据现有技术，昂贵的虚设管芯20形成在封装衬底10上，使得存储芯片30形成在虚设管芯20上。
因此，制造根据现有技术的封装***的工艺大体上被划分成3个步骤。
在3个步骤中的第一步骤中，制造封装衬底10。
然后，在第二步骤中，虚设管芯20形成在封装衬底10上。这时，没有同时实现第一步骤和第二步骤，而是由于工艺特性通过若干步骤执行。
最后，在第三步骤中，半导体芯片30形成在虚设管芯20上。
然而，根据实施例，通过使用混合碰撞技术将存储芯片300附接到垫170和第二粘合构件180上。
因此，制造根据实施例的封装***的工艺被划分成2个步骤。
在2个步骤中的第一步骤中，制造封装衬底100。这时，制造封装衬底100的步骤包括：通过使用混合碰撞技术形成垫170和第二粘合构件180的步骤。
然后，在第二步骤中，通过使用混合碰撞技术将存储芯片300附接到垫170和第二粘合构件180上。
如上所述，根据实施例，在没有使用昂贵的虚设管芯的情况下通过使用混合碰撞技术，将存储芯片300附接到垫170和第二粘合构件180上，使得制造成本可减少并且另外，制造工艺可以简化。
虽然已经参考其许多说明性实施例描述了实施例，但是应该理解，能够由本领域技术人员设计将落入在本公开的原理的精神和范围内的许多其它修改和实施例。更具体地，在本公开、附图和所附权利要求的范围内的主题组合布置的组成部分和/或布置方面，各种变化和修改是可能的。除了在组成部分和/或布置方面的变化和修改之外，替代物的使用对于本领域技术人员来说也将是显而易见的。

Claims (29)

1.一种半导体封装衬底，包括：
绝缘衬底；
在所述绝缘衬底上的电路图案；
在所述绝缘衬底上的保护层，所述保护层覆盖所述绝缘衬底上的所述电路图案；
在所述保护层上的垫；以及
在所述保护层上的粘合构件，
其中，所述垫包括第一垫和在所述第一垫上的第二垫，所述第一垫被埋置在所述保护层中，所述第二垫突出到所述保护层上方。
2.根据权利要求1所述的半导体封装衬底，其中，所述第一垫具有突出形状，所述突出形状具有彼此不同的下宽度和上宽度。
3.根据权利要求2所述的半导体封装衬底，其中，所述第一垫具有向上逐渐变窄的宽度。
4.根据权利要求1所述的半导体封装衬底，其中，所述第二垫具有柱状，所述柱状具有彼此相等的下宽度和上宽度。
5.根据权利要求4所述的半导体封装衬底，其中，所述第二垫的宽度等于所述第一垫的上宽度。
6.根据权利要求4所述的半导体封装衬底，其中，所述第二垫具有比所述第一垫的上宽度窄的宽度。
7.根据权利要求1所述的半导体封装衬底，其中，所述粘合构件提供在所述垫与附接到所述垫的半导体芯片之间的粘合强度。
8.根据权利要求1所述的半导体封装衬底，其中，所述第一垫进一步包括镀覆晶种层，所述镀覆晶种层形成在所述第一垫的下部。
9.根据权利要求1所述的半导体封装衬底，其中，所述粘合构件包括焊料球、微球、粘合糊剂以及铜芯焊料球中的一种。
10.根据权利要求1所述的半导体封装衬底，其中，所述保护层包括阻焊剂、氧化物以及Au中的一种。
11.根据权利要求1所述的半导体封装衬底，其中，所述第一垫与所述保护层接触，而不与所述电路图案和所述绝缘衬底接触。
12.一种封装***，包括：
半导体封装衬底，所述半导体封装衬底包括：绝缘衬底；电路图案，所述电路图案形成在所述绝缘衬底的一个表面上；以及保护层，所述保护层形成在所述绝缘衬底上，同时覆盖所述电路图案；和
半导体芯片，所述半导体芯片附接到所述半导体封装衬底上，
其中，所述半导体封装衬底包括：
垫，所述垫镀覆在所述保护层上；和
在所述垫上的粘合构件，并且
其中，借助于所述粘合构件，所述半导体芯片被附接到形成在所述半导体封装衬底上的所述垫上。
13.根据权利要求12所述的封装***，其中，所述垫包括：
第一垫，所述第一垫被埋置在所述保护层中；和
在所述第一垫上的第二垫，所述第二垫突出到所述保护层的表面上方。
14.根据权利要求13所述的封装***，其中，所述第一垫具有向上逐渐变窄的宽度。
15.根据权利要求13所述的封装***，其中，所述第二垫具有柱状，所述柱状具有彼此相等的下宽度和上宽度。
16.根据权利要求15所述的封装***，其中，所述第二垫具有与所述第一垫的上宽度相等的宽度或者比所述第一垫的上宽度窄的宽度。
17.根据权利要求12所述的封装***，其中，所述粘合构件包括焊料球、微球、粘合糊剂以及铜芯焊料球中的一种。
18.根据权利要求12所述的封装***，其中，所述保护层包括阻焊剂、氧化物以及Au中的一种。
19.根据权利要求12所述的封装***，其中，所述第一垫与所述保护层接触，而不与所述电路图案和所述绝缘衬底接触。
20.一种制造封装***的方法，所述方法包括：
在绝缘衬底的至少一个表面上形成电路图案；
在所述绝缘衬底上形成保护层以覆盖所述电路图案；
在所述保护层中形成沟槽；
在所述保护层上形成干膜，所述干膜具有暴露所述沟槽的开口；
形成垫以填充所述保护层的沟槽和所述干膜的开口；以及
在所述垫上形成粘合构件。
21.根据权利要求20所述的方法，其中，所述沟槽的形成包括：
形成所述沟槽以用于打开所述保护层的顶表面，并且
其中所述沟槽包括彼此不同的上宽度和下宽度。
22.根据权利要求21所述的方法，其中，所述沟槽的形成包括：形成具有突出形状的所述沟槽，所述突出形状具有向上逐渐变窄的宽度。
23.根据权利要求22所述的方法，其中，所述干膜的形成包括：形成具有开口的所述干膜，所述开口具有柱状，所述柱状具有彼此相等的上宽度和下宽度。
24.根据权利要求23所述的方法，其中，所述开口的宽度与所述沟槽的上宽度相等或者比所述沟槽的上宽度窄。
25.根据权利要求24所述的方法，其中，所述垫的形成包括：
形成第一垫以填充所述沟槽，所述第一垫具有与所述沟槽的形状相对应的形状；和
形成第二垫以填充所述开口，所述第二垫具有与所述开口的形状相对应的形状。
26.根据权利要求24所述的方法，其中，所述垫的形成包括：在所述保护层上形成所述垫，使得所述垫与所述保护层接触，而不与所述绝缘衬底和所述电路图案接触。
27.根据权利要求25所述的方法，进一步包括：
在具有所述沟槽的所述保护层上形成镀覆晶种层，
其中，在所述第一垫的下部和侧部上形成有所述镀覆晶种层。
28.根据权利要求20所述的方法，其中，所述粘合构件的形成包括：在所述垫上形成焊料球、微球、粘合糊剂以及铜芯焊料球中的至少一种。
29.根据权利要求20所述的方法，进一步包括：
将半导体芯片附接到所述粘合构件上。
CN201380033614.3A 2012-05-25 2013-05-24 半导体封装衬底、使用半导体封装衬底的封装***及制造封装***的方法 Active CN104412380B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2012-0056358 2012-05-25
KR20120056358A KR101382843B1 (ko) 2012-05-25 2012-05-25 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
PCT/KR2013/004579 WO2013176520A1 (en) 2012-05-25 2013-05-24 Semiconductor package substrate, package system using the same and method for manufacturing thereof

Publications (2)

Publication Number Publication Date
CN104412380A true CN104412380A (zh) 2015-03-11
CN104412380B CN104412380B (zh) 2017-10-13

Family

ID=49624127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380033614.3A Active CN104412380B (zh) 2012-05-25 2013-05-24 半导体封装衬底、使用半导体封装衬底的封装***及制造封装***的方法

Country Status (6)

Country Link
US (1) US9466543B2 (zh)
EP (1) EP2856501B1 (zh)
KR (1) KR101382843B1 (zh)
CN (1) CN104412380B (zh)
TW (1) TWI534951B (zh)
WO (1) WO2013176520A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047605A (zh) * 2015-09-02 2015-11-11 华天科技（昆山）电子有限公司 半导体封装结构及其制作方法
CN109548320A (zh) * 2018-12-29 2019-03-29 广州兴森快捷电路科技有限公司 具有阶梯式焊盘的线路板及其成型方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10978419B1 (en) * 2019-10-14 2021-04-13 Nanya Technology Corporation Semiconductor package and manufacturing method thereof
KR20220154555A (ko) * 2021-05-13 2022-11-22 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판
KR20230040809A (ko) * 2021-09-16 2023-03-23 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232179A (ja) * 1999-02-10 2000-08-22 Shinko Electric Ind Co Ltd Ｐｇａ型電子部品用基板、その製造方法及び半導体装置
KR20060094248A (ko) * 2005-02-24 2006-08-29 삼성전기주식회사 솔더범프 앵커시스템과 그 형성방법 및, 이를 구비하는 칩패키지
US20080217046A1 (en) * 2007-03-07 2008-09-11 Phoenix Precision Technology Corporation Circuit board surface structure and fabrication method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5542174A (en) 1994-09-15 1996-08-06 Intel Corporation Method and apparatus for forming solder balls and solder columns
US5926731A (en) * 1997-07-02 1999-07-20 Delco Electronics Corp. Method for controlling solder bump shape and stand-off height
KR20000002962A (ko) * 1998-06-24 2000-01-15 윤종용 웨이퍼레벨의 칩스케일 패키지 및 그 제조방법
KR100298828B1 (ko) 1999-07-12 2001-11-01 윤종용 재배선 필름과 솔더 접합을 이용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
US7393733B2 (en) * 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
KR100645624B1 (ko) * 2005-01-24 2006-11-14 삼성전기주식회사 솔더 접합 구조
JP4404139B2 (ja) 2005-10-26 2010-01-27 株式会社村田製作所 積層型基板、電子装置および積層型基板の製造方法
KR101627574B1 (ko) 2008-09-22 2016-06-21 쿄세라 코포레이션 배선 기판 및 그 제조 방법
KR20110029466A (ko) * 2009-09-15 2011-03-23 삼성전기주식회사 솔더 범프 형성 방법 및 이를 이용하여 제작한 패키지 기판
KR101187977B1 (ko) 2009-12-08 2012-10-05 삼성전기주식회사 패키지 기판 및 그의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232179A (ja) * 1999-02-10 2000-08-22 Shinko Electric Ind Co Ltd Ｐｇａ型電子部品用基板、その製造方法及び半導体装置
KR20060094248A (ko) * 2005-02-24 2006-08-29 삼성전기주식회사 솔더범프 앵커시스템과 그 형성방법 및, 이를 구비하는 칩패키지
US20080217046A1 (en) * 2007-03-07 2008-09-11 Phoenix Precision Technology Corporation Circuit board surface structure and fabrication method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047605A (zh) * 2015-09-02 2015-11-11 华天科技（昆山）电子有限公司 半导体封装结构及其制作方法
CN109548320A (zh) * 2018-12-29 2019-03-29 广州兴森快捷电路科技有限公司 具有阶梯式焊盘的线路板及其成型方法

Also Published As

Publication number Publication date
US20150123281A1 (en) 2015-05-07
TWI534951B (zh) 2016-05-21
US9466543B2 (en) 2016-10-11
KR101382843B1 (ko) 2014-04-08
CN104412380B (zh) 2017-10-13
WO2013176520A1 (en) 2013-11-28
EP2856501A4 (en) 2015-08-05
EP2856501A1 (en) 2015-04-08
TW201401439A (zh) 2014-01-01
KR20130132174A (ko) 2013-12-04
EP2856501B1 (en) 2020-05-13

Similar Documents

Publication Publication Date Title
JP5573422B2 (ja) 半導体装置の製造方法
US9054082B2 (en) Semiconductor package, semiconductor device, and method for manufacturing semiconductor package
CN104347601A (zh) 半导体封装件及其制造方法
US20090020882A1 (en) Semiconductor device and method of producing the same
CN108807297A (zh) 电子封装件及其制法
TWI493671B (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
JP2015176906A (ja) 半導体装置および半導体装置の製造方法
US9437548B2 (en) Chip package and method for manufacturing the same
CN104396008B (zh) 半导体封装衬底、使用半导体封装衬底的封装***及用于制造封装***的方法
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
CN104412380A (zh) 半导体封装衬底、使用半导体封装衬底的封装***及制造封装***的方法
JP2015177061A (ja) 半導体装置の製造方法および半導体装置
CN103681516B (zh) 制造半导体装置的方法
CN108962840A (zh) 电子封装件及其制法
CN110459521A (zh) 覆晶封装基板和电子封装件
CN103227164A (zh) 半导体封装构造及其制造方法
JP4379693B2 (ja) 半導体装置およびその製造方法
CN107611098A (zh) 电子封装件及其制法
KR20140115593A (ko) 반도체패키지 및 이의 제조방법
CN202940236U (zh) 封装基板构造
JP6678196B2 (ja) 半導体装置及び配線構造体の製造方法
KR101996935B1 (ko) 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
KR20100124161A (ko) 반도체 패키지의 제조방법
CN105870025A (zh) 电子封装结构的制法
US20190279935A1 (en) Semiconductor package having package substrate containing non-homogeneous dielectric layer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant