FR2842350A1 - Procede de transfert d'une couche de materiau semiconducteur contraint - Google Patents
Procede de transfert d'une couche de materiau semiconducteur contraint Download PDFInfo
- Publication number
- FR2842350A1 FR2842350A1 FR0208602A FR0208602A FR2842350A1 FR 2842350 A1 FR2842350 A1 FR 2842350A1 FR 0208602 A FR0208602 A FR 0208602A FR 0208602 A FR0208602 A FR 0208602A FR 2842350 A1 FR2842350 A1 FR 2842350A1
- Authority
- FR
- France
- Prior art keywords
- layer
- film
- substrate
- adaptation
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 71
- 239000000463 material Substances 0.000 title claims abstract description 57
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 93
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 86
- 230000006978 adaptation Effects 0.000 claims description 82
- 229910052710 silicon Inorganic materials 0.000 claims description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 238000004519 manufacturing process Methods 0.000 claims description 30
- 239000010703 silicon Substances 0.000 claims description 30
- 239000012212 insulator Substances 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 16
- 229910052732 germanium Inorganic materials 0.000 claims description 15
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 10
- 229910052799 carbon Inorganic materials 0.000 claims description 10
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 238000011282 treatment Methods 0.000 claims description 6
- 230000003313 weakening effect Effects 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 4
- 239000007943 implant Substances 0.000 claims description 3
- 230000010070 molecular adhesion Effects 0.000 claims description 3
- 230000003746 surface roughness Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000012777 electrically insulating material Substances 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 claims 1
- 238000012546 transfer Methods 0.000 abstract description 20
- 230000008569 process Effects 0.000 abstract description 14
- 239000010410 layer Substances 0.000 description 251
- 239000010408 film Substances 0.000 description 89
- 238000000407 epitaxy Methods 0.000 description 11
- 238000005520 cutting process Methods 0.000 description 8
- 238000005498 polishing Methods 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000003486 chemical etching Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000000615 nonconductor Substances 0.000 description 4
- 229910003811 SiGeC Inorganic materials 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 229910021426 porous silicon Inorganic materials 0.000 description 3
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000001627 detrimental effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000010002 mechanical finishing Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Drying Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Led Devices (AREA)
Abstract
Procédé de réalisation d'une structure électronique comprenant une couche mince en matériau semiconducteur contraint à partir d'une plaquette donneuse (10), la plaquette donneuse (10) comprenant une couche d'adaptation de paramètre de maille (2) comprenant une couche supérieure en matériau semiconducteur ayant un premier paramètre de maille et un film (3) en matériau semiconducteur ayant un second paramètre de maille nominal sensiblement différent du premier paramètre de maille et contraint par la couche d'adaptation (2), le procédé comprenant un transfert du film (3) vers un substrat récepteur (4).Structures réalisées selon l'un des procédés selon l'invention.
Description
i La présente invention concerne le transfert d'une couche mince d'une
plaquette donneuse vers un substrat récepteur, pour former des structures telle
qu'une structure de semiconducteur sur isolant.
L'invention vise plus précisément à opérer ce transfert pour réaliser des structures électroniques comprenant des couches contraintes. On appelle ici " couche contrainte " toute couche d'un matériau semiconducteur dont la structure cristallographique est contrainte en traction ou en compression lors d'une croissance cristalline, telle qu'une épitaxie, obligeant au moins un paramètre de maille à être sensiblement différent du paramètre de
maille nominal de ce matériau.
A l'inverse, on appelle " couche relaxée " toute couche d'un matériau semiconducteur qui a une structure cristallographique non contrainte, c'est à dire qui présente un paramètre de maille sensiblement identique au paramètre
de maille nominal du matériau de la couche.
L'invention vise à réaliser en particulier une structure " semiconducteur sur isolant ", encore appelée SeOI (acronyme anglo-saxon de " Semiconductor
On Insulator ").
Une telle contrainte exercée au sein d'un matériau semiconducteur peut en effet présenter des propriétés physiques et/ou électriques intéressantes à
exploiter.
Ainsi, par exemple, l'intérêt principal des couches de silicium contraint en tension (encore appelées couches de Si contraint) consiste principalement en ce qu'elles présentent une mobilité de porteurs de charges (tels que des trous et des électrons) plus importante que celle habituellement trouvée dans
des couches de Si relaxé.
Les couches de Si contraint peuvent à cet égard atteindre une mobilité des porteurs de charges 100% plus importante que celle présente au sein de
couches de Si relaxé.
Pour réaliser de telles couches de Si contraint, il est connu de faire croître par épitaxie un film de silicium sur une base composée de silicium et de germanium. Le germanium ayant un paramètre de maille à l'équilibre légèrement supérieur à celui du silicium à l'équilibre (supérieur d'une valeur sensiblement égale à 4%), la présence de germanium en quantité déterminée dans le silicium permet ainsi d'agrandir légèrement le paramètre de maille par rapport à une
base uniquement constituée de silicium.
Cette base de silicium - germanium (encore appelée base de SiGe) va ainsi contraindre le film de Si épitaxié à rendre son paramètre de maille
sensiblement identique au sien.
En pratique, un substrat en SiGe massif n'est pas disponible sur le marché, et la base de SiGe se compose alors généralement d'une tranche de Si monocristallin sur laquelle est réalisée une couche de SiGe relaxé par
l'intermédiaire d'une couche tampon.
On entend par " couche tampon " une couche intermédiaire entre deux structures cristallographiques à paramètres de mailles différents, présentant aux alentours d'une de ses faces un paramètre de maille sensiblement identique à celui de la première structure et aux alentours de son autre face un
paramètre de maille sensiblement identique à celui de la deuxième structure.
La couche tampon intercalée entre la tranche de Si et la couche de SiGe relaxé est généralement en SiGe, avec une proportion en quantité de germanium croissant progressivement en épaisseur de la tranche vers la
couche relaxée.
Elle permet ainsi de: - monter graduellement la teneur en germanium de la tranche vers la couche relaxée, - confiner des défauts liés à la différence de paramètre de maille de sorte qu'ils soient enterrés, donner à une couche de SiGe relaxé suffisamment épaisse une stabilité vis à vis d'un film de Si épitaxié sur sa surface pour contraindre ce dernier à modifier son paramètre de maille sans influencer celui de la couche
de SiGe relaxé.
Pour toutes ces raisons, la couche tampon doit être suffisamment
épaisse, d'une valeur typique comprise entre un et trois microns.
Ce type de plaquette est utilisé, dans le domaine d'application de la présente invention, comme donneuse dans le sens o on y prélève au moins
une couche de matériau pour la transférer sur un substrat récepteur.
Ce transfert comprend généralement une première étape de collage de
la plaquette donneuse sur le substrat récepteur.
Une deuxième étape consiste à ne garder de la plaquette donneuse collée qu'au moins une couche mince adjacente au collage, en retirant les
parties superflues de la plaquette donneuse.
Plusieurs procédés et techniques de transfert de couches de semiconducteur tel que du Si ou du SiGe ont ainsi été proposés, la plaquette donneuse comprenant successivement une tranche support en silicium
monocristallin et une épaisseur de SiGe.
Zhi-Yuan Cheng et coll. du Massachussetts Institute of Technology présentent dans un document intitulé " SiGe-On-Insulator (SGOI): Substrate Preparation and MOSFET Fabrication for Electron Mobility Evaluation " (2001 IEEE International SOI Conference, 10/01) deux techniques de transfert de couches connues appliquées à ladite plaquette donneuse comprenant une couche tampon de SiGe: - La première technique de transfert de couches est appelée " etchback ": elle consiste à retirer de manière mécano-chimique la tranche de Si monocristallin et la couche tampon de SiGe après collage de la plaquette
donneuse avec le substrat récepteur.
On utilise notamment une gravure dite " sélective " pour enlever la couche tampon, car elle a la faculté de s'attaquer au SiGe contraint de la couche tampon plus facilement qu'au SiGe relaxé de la couche superficielle. La couche de SiGe relaxé se comporte alors comme une " couche d'arrêt " de la gravure, puisque la gravure s'arrête au moins partiellement à son niveau. Une épitaxie d'un film de Si contraint sur la couche de SiGe relaxé est alors finalement mise en oeuvre pour réaliser une structure Si contraint sur SiGe. Dans cette structure finale, une couche de matériau relaxé (ici, la couche de SiGe) est interposée entre la couche de matériau contraint (ici, le film de Si) et l'oxyde, ce qui peut atténuer sensiblement les performances techniques que l'on attend de la combinaison Si/SiGe, et notamment ses
performances électriques.
Ainsi, par exemple, la couche de SiGe peut avoir tendance à augmenter les capacités de circuit, et donc à réduire les vitesses de commutation des composants électroniques à réaliser ou réalisés dans la partie
active Si/SiGe.
La fabrication des composants électroniques dans la partie active d'une telle structure comprenant cette combinaison à deux couches sur isolant risque de plus d'être complexe à mettre en oeuvre, notamment par la création
d'isolations latérales dans la combinaison sur isolant.
Ce procédé limite en outre l'application à la réalisation d'une structure Si/SiGe sur isolant et ne fournit pas de solution à la réalisation, par exemple,
d'une structure Si contraint sur isolant.
D'autres techniques et procédés etch-back sont notamment proposés dans le document US 5013681, dans lequel on transfert notamment une
couche de Si non contraint.
- La deuxième technique de transfert de couches relatée dans le document de Zhi-Yuan Cheng et coll. est basée sur la technologie " Smart30 cut " de la Demanderesse connue de l'homme du métier, et dont on pourra
trouver des descriptions dans un certain nombre d'ouvrages traitant de
techniques de réduction de plaquettes: elle consiste à implanter avant collage des espèces dans la couche de SiGe relaxé de sorte à y créer une zone de fragilisation, au niveau de laquelle on coupe après collage la plaquette donneuse. On obtient alors d'une part une plaquette donneuse, amputée d'une partie de la couche de SiGe relaxé, et d'autre part une structure comprenant une fine couche de SiGe relaxé prélevée et le substrat récepteur collés ensemble. La technique Smart-cuto est avantageuse en ce qu'elle donne la possibilité de recycler la plaquette donneuse au lieu de la sacrifier,
contrairement à la technique etch-back.
D'autres procédés ont été proposés utilisant à la fois les deux techniques. Le document US 5882987 et le document de K.D. Hobart et coll. du Naval Research Laboratory de Washington (" On scaling the thin film Si thickness of SOI substrates ") divulguent ainsi un procédé général de réalisation de structures SeOI à partir d'une plaquette donneuse comprenant successivement une tranche de base de Si monocristallin, une couche de SiGe,
un film de Si épitaxié collé à un substrat support oxydé.
La technique Smart-cut est mise en oeuvre en créant avant collage une zone de fragilisation dans la tranche de Si et en provoquant après collage
un détachement dans la plaquette donneuse au niveau de cette zone.
On obtient ainsi un prélèvement d'une structure constituée successivement d'une partie de la tranche de Si, de la couche de SiGe et du
film de Si épitaxié, l'ensemble étant collé au substrat récepteur oxydé.
Deux gravures sélectives successives sont alors mises en oeuvre sur la structure pour retirer d'abord la partie de la tranche de Si restante avec une solution de gravure telle que la couche de SiGe forme une couche d'arrêt, et ensuite pour retirer la couche de SiGe avec une solution de gravure telle que le
film de Si forme une couche d'arrêt.
La structure obtenue au final est une structure SeOI avec une couche
de Si superficielle.
L'objectif principal de ce procédé est de réaliser une structure SeOI avec une couche de silicium à la fois très mince et très uniforme en épaisseur, en utilisant un procédé pouvant éviter une étape de finition qui serait plutôt
préjudiciable à la qualité de la couche de silicium.
L'objectif principal de ce procédé n'est en revanche pas de réaliser une
structure SeOI avec une couche de silicium contraint.
La couche de SiGe utilisée pour réaliser la structure SeOI lors de la mise en oeuvre de ce procédé a d'ailleurs une épaisseur typique comprise entre 0,01 et 0,2 micron, épaisseur insuffisante, comme on l'a vu plus haut, pour prétendre jouer le rôle d'une couche tampon entre la tranche de Si et une
potentielle couche de SiGe relaxé.
Le silicium du film épitaxié sur la couche de SiGe et constituant la couche de Si de la structure SeOI finale ne semble donc pas ou peu contraint, et ne satisfait donc pas au but principal de l'invention qui fait l'objet du présent document, exposé plus haut, concernant la réalisation d'une structure comprenant une couche de Si contraint, afin de profiter de ses intéressantes
propriétés électriques, notamment dans des structures SeOI.
On pourrait éventuellement envisager de mettre en oeuvre ce procédé avec une couche de SiGe assez épaisse pour contenir à la fois une couche
tampon et une couche de SiGe superficielle relaxée.
Mais les instruments d'implantation d'espèces étant limités le plus souvent à environ 200 keV, les profondeurs maximum d'implantation associées correspondraient sensiblement à l'épaisseur minimum d'une couche tampon fiable, soit de un à deux microns, ce qui n'est pas suffisant pour implanter dans
la tranche de Si.
Dans le cas d'une utilisation d'instruments d'implantation plus puissants, l'infrastructure de matériel serait trop lourde et les cots d'utilisation
trop élevés dans l'état de la technique actuel.
Ce type de procédé ne semble donc pas convenir à la réalisation d'une structure comprenant une couche de Si contraint. Le document IBM de L.J. Huang et coll. (" SiGe-On-Insulator prepared by wafer bonding and layer transfer for high-performance field-effect transistors", Applied Physics Letters, 26/02/2001, vol.78, n09) divulgue notamment un procédé de réalisation d'une structure Si/SGOI avec du silicium contraint, en partant d'une plaquette donneuse comprenant successivement une tranche support de Si monocristallin, une couche tampon de SiGe et une
couche de SiGe relaxé.
Le procédé employé consiste à mettre en oeuvre la technique Smartcut au niveau de la couche de SiGe relaxé, permettant ainsi, après collage avec un substrat récepteur oxydé et après la coupe au niveau de la zone de fragilisation précédemment créée, de réaliser une structure SGOI avec du SiGe relaxé. Une épitaxie d'un film de Si contraint sur la couche de SiGe relaxé est
alors finalement mise en oeuvre pour réaliser une structure Si/SGOI.
Dans cette structure finale, une couche de matériau relaxé (i.e. la couche de SiGe) est sous-jacente à la couche de matériau contraint (i.e. le film de Si), ce qui peut être préjudiciable aux performances notamment électroniques que l'on attend ici de la couche de matériau contraint, comme on
l'a déjà vu plus haut.
Ce procédé limite en outre l'application à la réalisation d'une telle structure Si/SiGe sur isolant et ne fournit pas de solution à la réalisation, par
exemple, d'une structure Si contraint sur isolant.
Le document WO 01/99169 propose, quant à lui, des procédés permettant de réaliser, à partir d'une plaquette constituée successivement d'un substrat en Si, d'une couche tampon en SiGe, d'une couche de SiGe relaxé, et éventuellement d'une couche de Si ou de SiGe contraint, une structure finale avec la couche de SiGe relaxé sur l'éventuelle autre couche de Si ou de SiGe contraint. La technique employée pour réaliser une telle structure met en oeuvre, après collage de la plaquette avec un substrat récepteur, un enlèvement de la matière de la plaquette que l'on ne souhaite pas conserver par gravure
sélective du substrat en Si et de la couche tampon en SiGe.
S'il s'avère que cette technique permet d'atteindre des épaisseurs de couche particulièrement minces et homogènes en épaisseur, elle entraîne en revanche une destruction du substrat en Si et de la couche tampon en SiGe par
gravure chimique.
Ces procédés ne donnent donc pas la possibilité de réutiliser une partie de la plaquette, et notamment au moins une partie de la couche tampon, pour
un nouveau transfert de couches.
D'autre part, ce procédé ne présente pas de solution à la réalisation
d'une simple structure silicium contraint sur isolant.
Pour éviter ces inconvénients et les autres désavantages relatés plus haut, ainsi que d'autres, la présente invention propose selon un premier aspect un procédé de réalisation d'une structure électronique comprenant une couche mince de matériau semiconducteur contraint à partir d'une plaquette donneuse comprenant une couche d'adaptation de paramètre de maille ayant une couche supérieure en matériau semiconducteur ayant un premier paramètre de maille, caractérisé en ce qu'il comprend les étapes suivantes: (a) croissance sur la couche supérieure de la couche d'adaptation d'un film en matériau semiconducteur ayant un second paramètre de maille nominal sensiblement différent du premier paramètre de maille, avec une épaisseur suffisamment faible pour garder le premier paramètre de maille de la couche supérieure de la couche d'adaptation sous-jacente et être ainsi contraint, (b) formation d'une zone de fragilisation dans la plaquette du côté de la couche d'adaptation par rapport au film, (c) collage d'un substrat récepteur avec la plaquette donneuse du côté du film, (d) enlèvement d'au moins une partie de la plaquette donneuse du côté de la couche d'adaptation par rapport au film comprenant un apport d'énergie au niveau de la zone de fragilisation pour détacher de la
plaquette une structure comprenant la couche relaxée.
D'autres aspects préférés du procédé selon l'invention sont les suivants L'étape (d) concerne un enlèvement de sensiblement toute la partie de la
plaquette donneuse du côté de la couche d'adaptation par rapport au film.
- L'étape (d) est mise en oeuvre de sorte qu'une partie de la plaquette donneuse du côté de la couche d'adaptation par rapport au film est non enlevée, et que cette partie non enlevée de la plaquette donneuse soit
constituée d'une partie de la couche d'adaptation voisine du film.
- Dans ce cas, un procédé de correction de rugosité de surface est mise en oeuvre au niveau de la surface de la partie non-enlevée de la couche d'adaptation. - Il est mis en oeuvre en outre, après l'étape (a), une étape de croissance sur le film d'au moins une couche de croissance, la couche de croissance ne
diminuant sensiblement pas l'état de contrainte du film.
- Dans ce dernier cas, la couche de croissance a un paramètre de maille
nominal sensiblement identique au premier paramètre de maille.
- Il est mis en oeuvre en outre, après l'étape (a), des étapes de croissance de couches sur le film ne diminuant sensiblement pas l'état de contrainte du film, ces couches de croissance formant une structure multicouche présentant une alternance de couche ayant le premier paramètre de maille et de couche contrainte en matériau semiconducteur ayant un paramètre de maille nominal sensiblement différent du premier paramètre de maille, la couche de croissance (6) directement adjacente au film (3) étant une couche ayant le premier
paramètre de maille.
- Il est mis en oeuvre en outre, entre l'étape (a) et l'étape (c), une étape de formation d'au moins une couche de collage entre le substrat récepteur et la plaquette donneuse, la couche de collage étant formée sur le substrat récepteur
et/ou sur la face de collage de la plaquette donneuse.
- Dans ce dernier cas, la couche de collage est en silice.
- Le collage est réalisé par adhésion moléculaire.
- Le collage est accompagné d'un traitement thermique pour solidifier les
liaisons de collage.
- La zone de fragilisation est formée par implantation d'espèces atomiques dans la couche d'adaptation, à une profondeur sensiblement égale à la
profondeur d'implant.
- La zone de fragilisation est formée, avant l'étape (a), par porosification d'une
couche au-dessous du film (3).
- L'étape (d) comprend, après l'apport d'énergie de l'étape (d), une gravure sélective du matériau ayant le premier paramètre de maille vis à vis du matériau
constituant le film pour enlever le reste de la couche d'adaptation.
- Le film de matériau contraint est en silicium, la couche d'adaptation est en silicium - germanium, la couche d'adaptation comprenant une couche tampon avec une concentration de germanium croissant en épaisseur et la couche
supérieure qui est relaxée sous le film contraint.
- Dans ce dernier cas, et s'il reste une partie de la couche d'adaptation après enlèvement lors de l'étape (c), cette partie de la couche d'adaptation est au moins une partie de la couche supérieure de silicium germanium relaxé de la
couche d'adaptation.
- Dans l'un des deux derniers cas, et si on a fait croître une couche de croissance sur le film, cette la couche de croissance est en silicium germanium relaxé, avec une concentration de germanium sensiblement égale à il la concentration de germanium de la couche supérieure relaxée de la couche d'adaptation.
- Le substrat récepteur est en silicium.
- La plaquette (10) comprend au moins une couche comprenant en outre du carbone avec une concentration de carbone dans la couche sensiblement
inférieure ou égale à 50 %.
- La plaquette (10) comprend au moins une couche comprenant en outre du carbone avec une concentration de carbone dans la couche sensiblement
inférieure ou égale à 5 %.
Selon un deuxième aspect, l'invention propose des structures semiconducteur sur substrat réalisées conformément au procédé ci-dessus, l'épaisseur de semiconducteur de la structure étant constituée: - du film, ou - d'une partie de la couche d'adaptation sur le film, ou - du film sur la couche de croissance ayant un paramètre de maille nominal sensiblement identique au premier paramètre de maille, ou - du film sur une structure multicouche, ou - d'une partie de la couche d'adaptation sur le film sur la couche de croissance ayant un paramètre de maille nominal sensiblement identique au premier paramètre de maille, ou - d'une partie de la couche d'adaptation sur le film sur une structure multicouche, - et il existe une couche de matériau électriquement isolant sous l'épaisseur du semiconducteur de la structure, de sorte que la structure est une structure
semiconducteur sur isolant.
D'autres aspects, buts et avantages de la présente invention
apparaîtront mieux à la lecture de la description détaillée suivante de mise en
oeuvre de procédés préférés de celle-ci, donnés à titre d'exemple non limitatif et faits en référence aux dessins annexés sur lesquels: La figure 1 représente les différentes étapes d'un premier procédé de réalisation d'une structure électronique comprenant une couche mince en
silicium contraint conforme à l'invention.
La figure 2 représente les différentes étapes d'un deuxième procédé de réalisation d'une structure électronique comprenant une couche mince en
silicium contraint conforme à l'invention.
La figure 3 représente les différentes étapes d'un troisième procédé de réalisation d'une structure électronique comprenant une couche mince en
silicium contraint conforme à l'invention.
La figure 4 représente les différentes étapes d'un quatrième procédé de réalisation d'une structure électronique comprenant une couche mince en
silicium contraint conforme à l'invention.
Un objectif principal de la présente invention réside dans la mise en oeuvre d'un procédé fiable de transfert d'un film de matériau contraint d'une plaquette donneuse vers un substrat récepteur, l'ensemble formant alors une structure électronique souhaitée, sans relaxation de la contrainte au sein du film
au cours du transfert.
On va décrire ci-dessous un exemple de procédé selon l'invention dans lequel on part, en référence aux figures la, 2a, 3a et 4a, d'une plaquette donneuse 10 constituée en premier lieu par un substrat support 1 en silicium
monocristallin et une couche d'adaptation de paramètre de maille 2 en SiGe.
Par l'expression " couche d'adaptation de paramètre de maille ", on désigne toute structure se comportant comme une couche tampon et présentant en surface une couche de matériau sensiblement relaxé et sans un
nombre notable de défauts structurels, telles que des dislocations.
Ainsi, dans notre exemple, on choisira avantageusement une couche d'adaptation 2 en SiGe constituée successivement par une couche tampon de
SiGe et une couche de SiGe relaxé en surface.
La couche tampon a de préférence une concentration en germanium croissant régulièrement à partir de l'interface avec le substrat support 1, pour les raisons expliquées plus haut. Son épaisseur est typiquement comprise entre
1 et 3 micromètres pour obtenir une bonne relâche structurelle en surface.
La couche de SiGe relaxé a été avantageusement formée par épitaxie à la surface de la couche tampon, et son épaisseur peut varier grandement selon les cas, avec une épaisseur typique comprise entre 0,5 et 1 micron. La concentration de germanium dans le silicium au sein de la couche de SiGe relaxé est typiquement comprise entre 15 % et 30 %, pour obtenir lors de la prochaine étape (représentée par la figure lb, 2b, 3b ou 4b) un film 3 de Si épitaxié suffisamment contraint pour avoir des propriétés électriques appréciables et pas trop contraint pour éviter de voir apparaître des défauts
structurels internes.
Cette limitation à 30 % représente une limitation typique des techniques
actuelles, mais peut être amenée à évoluer dans les prochaines années.
En référence aux figures lb, 2b, 3b et 4b, on fait croître sur la couche
d'adaptation 2 en SiGe un film 3 en Si.
Le film 3 en Si est avantageusement formé par épitaxie en utilisant les techniques connues telles que les techniques CVD et MBE (abréviations
respectives de " Chemical Vapor Deposition " et " Molecular Beam Epitaxy ").
Le silicium compris dans le film 3 est alors obligé par la couche d'adaptation 2 à augmenter son paramètre de maille nominal pour le rendre sensiblement identique à celui de son substrat de croissance et présenter ainsi
des contraintes internes en tension.
Ces modifications de sa structure cristallographique interne vont augmenter la mobilité des porteurs de charge (tels que les trous et les
électrons) en modifiant la structure des bandes d'énergie du cristal de silicium.
On obtient ainsi les propriétés électriques recherchées dans cette invention. Il est toutefois nécessaire de former un film 3 de Si assez mince: une épaisseur de film trop importante provoquerait en effet une relaxation au moins relative de la contrainte dans l'épaisseur du film vers le paramètre de maille
nominal du silicium.
L'épaisseur du film 3 est ainsi typiquement inférieure à 20 nanomètres, de préférence comprise entre 10 et 20 nanomètres, au-dessus de 20 nanomètres, on risque d'avoir une relaxation sensible de la contrainte que l'on recherche dans la présente invention et au-dessous de 10 nanomètres, l'épaisseur du film risque de poser des problèmes de fabrication de certains
composants électroniques.
Une fois cette plaquette donneuse 10 contenant un film de Si contraint 3 réalisée, une difficulté réside dans la mise en oeuvre d'un procédé fiable de transfert du film contraint 3 de la plaquette donneuse 10 sur un substrat récepteur 4, l'ensemble formant alors une structure électronique 20 souhaitée,
sans relaxation de la contrainte au sein du film 3 au cours du transfert.
Pour résoudre en particulier cette difficulté, plusieurs modes de réalisation peuvent être proposés: Selon un premier mode de réalisation conforme au procédé selon l'invention, en référence aux figures lc et 2c, un substrat récepteur 4 est
rapporté à la surface du film contraint 3.
Ce substrat récepteur 4 peut être par exemple en silicium ou peut être
constitué en d'autres types de matériaux.
On rapporte le substrat récepteur 4 en le mettant en contact intime avec le film de Si contraint 3 et en opérant un collage, dans lequel on effectue
avantageusement une adhésion moléculaire entre le substrat 4 et le film 3.
Cette technique de collage, ainsi que des variantes, est notamment décrite dans le document intitulé " Semiconductor Wafer Bonding " (Science
and technology, Interscience Technology) par Q. Y. Tong, U. Gôsele et Wiley.
Le collage est accompagné, si nécessaire, d'un traitement approprié des surfaces respectives à coller au préalable et/ou un apport d'énergie
thermique et/ou un apport d'un liant supplémentaire.
Ainsi, par exemple, un traitement thermique mis en oeuvre pendant le
collage permet de solidifier les liaisons de collage.
Le collage peut aussi être renforcé par une couche de collage intercalée entre le film 3 et le substrat récepteur 4, qui présente des capacités de liaisons moléculaires aussi bien avec le film 3 qu'avec le matériau constituant la face de collage du substrat récepteur 4 plus fortes que celles existant entre le film 3 et
le substrat récepteur 4.
Ainsi, l'oxyde de silicium (encore appelé silice ou SiO2) est un matériau que l'on peut choisir pour réaliser une telle couche de collage, puisqu'il présente une bonne adhésivité avec le silicium du film 3. La silice peutêtre formée sur le film 3 et/ou sur le substrat récepteur 4, par dépôt de SiO2 OU par
oxydation thermique au niveau des surfaces de collage respectives.
De façon avantageuse le matériau constituant la face de collage du substrat récepteur 4 et/ou le matériau de la couche de collage éventuellement formée, est électriquement isolant, afin qu'il existe une couche isolante directement adjacente au film de Si contraint 3: un matériau conducteur ou semiconducteur directement adjacent au film 3 pourrait en effet altérer les effets électriques recherchés ici dans une structure constituée par la combinaison des
deux matériaux.
Ce choix avantageux de matériau isolant adjacent au film 3 devient particulièrement nécessaire dans le cas o la structure 20 que l'on cherche à réaliser au final est une structure SeOI, la couche de semiconducteur de la
structure SeOI étant alors le film de Si contraint 3 transféré.
D'autre part, le substrat récepteur 4 collé sur le film de Si contraint 3 permet de conserver sensiblement l'état structurel contraint du Si contraint du film 3, et ce même si on retire la plaquette donneuse 10 sur lequel le film de Si contraint 3 a été épitaxié, la contrainte au sein du film 3 étant principalement assurée après transfert par les forces de liaison existant entre le film 3 et le
substrat récepteur 4.
Le transfert du film contraint 3 de la plaquette donneuse 10 sur le substrat récepteur 4 sans relaxation de la contrainte au sein du film 3 est ainsi
rendu possible, résolvant la difficulté soulevée plus haut.
Le substrat récepteur 4 constitue en outre un support mécanique suffisamment rigide pour soutenir le film de Si contraint 3, et le protéger
d'éventuelles contraintes mécaniques venues de l'extérieur.
Une fois le substrat récepteur 4 collé, on met en oeuvre un enlèvement d'une partie de la plaquette donneuse 10, selon une ou plusieurs des techniques préférées que l'on détaillera plus loin, pour mettre en oeuvre le transfert du film de Si contraint 3 sur le substrat récepteur et réaliser la structure recherchée: Dans un premier cas, en référence à la figure ld, on enlève sensiblement toute la partie de la plaquette donneuse 10 du côté de la couche
d'adaptation 2 par rapport au film contraint 3.
On obtient ainsi une structure finale Si contraint sur substrat, et en particulier une structure Si contraint sur isolant (encore appelée ici structure
SOI) si le matériau sous-jacent le film de Si contraint 3 est un isolant électrique.
Dans un deuxième cas, en référence à la figure 2d, on enlève le
substrat support 1 et une partie de la couche d'adaptation 2.
On obtient ainsi une structure finale SiGe sur Si contraint sur substrat, et en particulier une structure SiGe sur Si contraint sur isolant (encore appelée structure SiGe/SOI) si le matériau sous-jacent le film de Si contraint 3 est un
isolant électrique.
L'enlèvement d'une partie de la couche d'adaptation 2 est avantageusement mise en oeuvre de sorte à ne conserver de la couche d'adaptation 2 sur la structure 20 qu'au moins une partie de la couche de SiGe relaxé présente dans la couche d'adaptation 2 (et qui avait été épitaxiée, selon un mode de réalisation particulier de la couche d'adaptation 2 expliqué plus
haut, sur une couche tampon).
Selon un deuxième mode de réalisation conforme au procédé selon l'invention, en référence aux figures 3c et 4c, on fait croître une couche de SiGe relaxé 6 sur le film de Si contraint 3, par épitaxie de manière avantageuse (par
exemple par CVD ou MBE) avant toute opération de collage.
La concentration de Ge dans cette couche 6 est avantageusement et sensiblement la même que celle du SiGe présent au voisinage de la face de collage de la couche d'adaptation 2, afin d'éviter que cette couche ait une
influence supplémentaire sur la contrainte du film 3.
Dans un mode de réalisation particulier, d'autres couches peuvent être épitaxiées sur la couche de SiGe, telles que des couches de Si ou de SiC contraint et des couches de SiGe ou de SiGeC respectivement alternées pour
former une structure multicouches.
En référence aux figures 3d et 4d, un substrat récepteur 4 est collé avec la couche de SiGe relaxé 6, de manière sensiblement identique à celle détaillée plus haut dans le premier mode de réalisation et concernant un substrat
récepteur 4 collé au film contraint 3.
La face de collage de la plaquette donneuse 10 est alors la face libre de
la couche de SiGe relaxé 6.
Il est à remarquer que, contrairement au premier mode de réalisation, les liaisons de collage ne constituent pas nécessairement l'unique moyen de conserver la contrainte dans le film 3: en effet, si la couche de SiGe relaxé 6 est suffisamment épaisse, celle-ci peut participer, voire garantir, la conservation
de la contrainte dans le film 3 après le transfert de ces deux couches.
L'épaisseur de la couche de SiGe 6 épitaxiée peut ainsi être judicieusement choisie dans cette optique pour conserver plus ou moins une
certaine contrainte dans la couche de Si.
De même que dans le premier mode de réalisation, une fois le substrat récepteur 4 collé, on met en oeuvre un enlèvement d'une partie de la plaquette donneuse 10, selon une ou plusieurs des techniques préférées que l'on détaillera plus loin, pour mettre en oeuvre le transfert du film de Si contraint 3
sur le substrat récepteur 4 et réaliser la structure 20 recherchée.
Dans un premier cas, en référence à la figure 3e, on enlève sensiblement toute la partie de la plaquette donneuse 10 du côté de la couche d'adaptation 2 par rapport à la couche 6. On obtient ainsi une structure finale Si contraint sur SiGe relaxé sur substrat, et en particulier une structure Si contraint sur SiGe relaxé sur isolant (encore appelée structure Si/SGOI) si le matériau sous-jacent la couche de
SiGe relaxé 6 est un isolant électrique.
Dans un deuxième cas, en référence à la figure 4e, on enlève la tranche
en Si 1 et une partie de la couche d'adaptation 2.
On obtient ainsi une structure finale SiGe sur Si contraint sur SiGe relaxé sur substrat, et en particulier une structure SiGe sur Si contraint sur SiGe
relaxé sur isolant (encore appelée structure SiGe/Si/SGOI) si le matériau sous15 jacent la couche de SiGe relaxé 6 est un isolant électrique.
L'enlèvement d'une partie de la couche d'adaptation 2 est avantageusement mis en oeuvre de sorte à ne conserver de la couche d'adaptation 2 sur la structure 20 qu'au moins une partie de la couche de SiGe relaxé présente dans la couche d'adaptation 2 (et qui avait été épitaxiée, selon un mode de réalisation particulier de la couche d'adaptation 2 expliqué plus
haut, sur une couche tampon).
Ainsi, à partir du procédé selon l'invention plusieurs structures (représentées par exemple figures 1 d, 2d, 3e et 4e) comprenant une couche de matériau contraint sont susceptibles d'être réalisées, ayant chacune des
propriétés électriques bien spécifiques.
En référence aux figures ld, 2d, 3e et 4e, un enlèvement de matière
constitue l'étape ultime de réalisation de telles structures.
Une première opération d'enlèvement de matière consiste à couper la plaquette donneuse au niveau d'une zone de la couche d'adaptation 2 que l'on
a précédemment fragilisée à ce niveau.
Deux techniques connues non limitatives peuvent ainsi mettre en oeuvre une telle opération: Une première technique, appelée Smart-cuto, connue de l'homme du
métier (et dont on pourra trouver des descriptions dans un certain nombre
d'ouvrages traitant de techniques de réduction de plaquettes) consiste à implanter des espèces atomiques (tels que des ions hydrogène), puis à soumettre la zone implantée, qui forme alors une zone de fragilisation, à un traitement thermique et/ou mécanique, ou autre apport d'énergie, pour réaliser
la coupe au niveau de la zone de fragilisation.
La coupe d'une zone de fragilisation ainsi formée dans la couche d'adaptation 2 permet de retirer une partie majeure de la plaquette 10, pour obtenir une structure comprenant le reste de la couche d'adaptation 2, le film de Si contraint 3, éventuellement des couches sus-épitaxiées telle que la couche
6, l'éventuelle couche de collage et le substrat récepteur 4.
Une deuxième technique consiste à obtenir une interface fragile par création d'au moins une couche poreuse, comme décrit par exemple dans le document EP-A-0 849 788, puis à soumettre la couche fragile à un traitement mécanique, ou autre apport d'énergie, pour réaliser la coupe au niveau de la
couche fragilisée.
La couche fragilisée en silicium poreux est formée au sein du substrat support 1, entre le substrat support 1 et la couche d'adaptation 2, dans la couche d'adaptation 2 (par exemple entre une couche tampon et une couche relaxée) ou sur la couche d'adaptation 2 (c'est à dire entre la couche d'adaptation 2 et le film de Si contraint 3 ou l'éventuelle couche de SiGe relaxé 6). Pour former une couche fragilisée au sein du substrat support 1, on a fait avantageusement croître la couche poreuse sur une tranche de Si monocristallin, puis on a réalisée une seconde croissance sur la couche poreuse d'une couche de Si non-poreux ayant sensiblement le même paramètre de maille que le Si de la tranche, le substrat support 1 est alors
constitué de la tranche, de la couche poreuse et de la couche de Si nonporeux.
La coupe d'une couche fragilisée permet de retirer au moins une partie de la plaquette 10, pour obtenir une structure comprenant le reste éventuel de la plaquette 10, le film de Si contraint 3, éventuellement des couches susépitaxiées telle que la couche 6, éventuellement la couche de collage intercalée
et le substrat récepteur 4.
* Un traitement de la plaquette 10 pour retirer le silicium poreux qui reste après la coupe est avantageusement mis en oeuvre, tel qu'une gravure ou un
traitement thermique.
Dans le cas o la couche poreuse était située dans le substrat support 1, un rodage, un polissage mécano-chimique et/ou une gravure chimique sélective sont alors avantageusement mis en oeuvre pour retirer la partie
restante du substrat support 1.
Ces deux techniques non limitatives permettent de retirer rapidement et
en bloc une partie importante de la plaquette 10.
Elles permettent également de pouvoir réutiliser la partie retirée de la plaquette 10 dans un autre procédé, comme par exemple un procédé selon l'invention. Ainsi, si la partie retirée est le substrat support 1, une réformation d'une couche d'adaptation 2, d'un film 3 et d'une éventuelle couche de SiGe 6 et/ou autres couches peut être mise en oeuvre comme décrit ci-dessus, après un
polissage de la surface du substrat support 1.
Si la partie retirée est le substrat support 1 et au moins une partie de la couche d'adaptation 2, une réformation éventuelle d'une autre partie de la couche d'adaptation 2, d'un film 3 et d'une couche de SiGe 6 et/ou autres couches peut être mise en oeuvre comme décrit ci-dessus, après un polissage
de la surface de la partie restante de la couche d'adaptation 2.
Une deuxième opération d'enlèvement de matière succédant à la coupe de la plaquette 10 selon, par exemple, l'une des deux techniques précédentes, consiste à corriger les défauts de surface ou à retirer, s'il y a lieu, la partie
restante de la couche d'adaptation 2.
Si on souhaite retirer toute la partie restante de la couche d'adaptation 2 (en référence aux figures ld et 3e) cette opération peut être réalisée par gravure chimique sélective de sorte que le film de Si contraint 3 soit peu ou pas
gravé, formant ainsi une couche d'arrêt à la gravure.
La partie restante de la couche d'adaptation 2 est dans ce cas gravée par voie humide avec des solutions de gravure présentant des sélectivités sensibles par rapport au film de Si contraint 3, telle qu'une solution comprenant du HF:H202:CH3COOH (sélectivité d'environ 1:1000) ou du HNA (solution
fluorhydrique - nitrique - acétique).
Des gravures par voie sèche peuvent également être mises en oeuvre pour enlever de la matière, telles que des gravures par plasma ou par pulvérisation. Cette voie chimique a le principal avantage d'être assez rapide pour des
couches à retirer fines et d'éviter de mettre en oeuvre des polissages mécanochimiques de finition habituellement utilisés après une coupe de plaquette.
Elle permet ainsi de conserver une bonne qualité de surface et une bonne homogénéité d'épaisseur du film de Si contraint 3 obtenues lors de son épitaxie, une étape de finition mécanique n'ayant pas été nécessaire de mettre en oeuvre dans le cas o on termine l'enlèvement de matière par unique voie chimique, empêchant ainsi l'apparition de défauts, telles que des zones
écrouies, qu'une telle étape de finition mécanique est susceptible d'engendrer.
Dans certains cas particuliers, un léger polissage est toutefois mis en
oeuvre, pour rattraper des petites rugosités superficielles.
D'autre part, l'opération de gravure chimique peut être avantageusement précédée, notamment dans le cas de couche à retirer plus épaisse, d'une attaque mécanique ou mécano-chimique par rodage et/ou polissage mécanochimique CMP de la partie restante de la couche
d'adaptation 2.
Dans le cas o l'on souhaite conserver une partie de la couche d'adaptation 5 (en référence aux figures 2d et 4e), on choisira avantageusement un traitement thermique ou un polissage de préférence mécano-chimique CMP pour enlever les quelques rugosités et les inhomogénités d'épaisseur ayant pu apparaître lors de la coupe de la plaquette 10. Cependant une sélectivité de gravure par rapport à la concentration en Ge présent dans la couche d'adaptation 2 (et qui croit avec l'épaisseur de la couche d'adaptation 2) peut aussi être mise en oeuvre, la gravure ralentissant ou s'arrêtant au niveau de la couche relaxée comprise dans la couche
d'adaptation 2.
Une gravure humide avec une solution comprenant du TMAH peut par exemple très bien convenir pour réaliser une telle gravure sélective, la couche relaxée de la couche d'adaptation 2 ayant dans ce cas une concentration en
germanium comprise entre 20 % et 30 %.
Ces techniques sont proposées à titre d'exemple dans le présent document, mais ne constituent en rien une limitation, l'invention s'étendant à tous types de techniques aptes à enlever de la matière d'une plaquette
donneuse 10 conformément au procédé selon l'invention.
Dans un mode d'utilisation particulier de la structure 20, une ou plusieurs épitaxies quelconque(s) peu(ven)t être mise(s) en oeuvre sur la plaquette donneuse 10, telle qu'une épitaxie d'une couche de SiGe ou de SiGeC, ou une épitaxie d'une couche de Si ou de SiC contraint, ou des épitaxies successives de couches SiGe ou de SiGeC et de couches de Si ou de
SiC contraint en alternance pour former une structure multicouches.
La structure finale achevée, on peut éventuellement mettre en oeuvre une étape de finition, tels que des traitements de finition, comme par exemple un recuit pour solidifier d'avantage l'interface de collage de la plaquette
donneuse 10 avec le substrat récepteur 4.
La présente invention ne se limite pas non plus à une couche d'adaptation de paramètre de maille 2 en SiGe, mais s'étend aussi à une constitution de la couche d'adaptation 2 en d'autres types de matériaux de type
111-V ou autres susceptibles de contraindre le matériau du film 3 de Si sus5 épitaxié ou d'un autre matériau semiconducteur.
Enfin, la présente invention ne concerne pas seulement un transfert d'un film en silicium contraint 3, mais concerne en général un transfert d'un film en tout type de semiconducteur pouvant être contraint et transféré selon un
procédé de l'invention.
Dans les couches de semiconducteur, d'autres constituants peuvent y être ajoutés, tel que du carbone avec une concentration de carbone dans la couche considérée sensiblement inférieure ou égale à 50 % ou, plus
particulièrement avec une concentration inférieure ou égale à 5 %.
Claims (28)
1. Procédé de réalisation d'une structure comprenant une couche mince en matériau semiconducteur contraint obtenue à partir d'une plaquette donneuse (10), la plaquette donneuse (10) comprenant une couche d'adaptation de paramètre de maille (2) comprenant une couche supérieure en matériau semiconducteur ayant un premier paramètre de maille, caractérisé en ce qu'il comprend les étapes suivantes: (a) croissance sur la couche supérieure de la couche d'adaptation (2) d'un film (3) en matériau semiconducteur ayant un second paramètre de maille nominal sensiblement différent du premier paramètre de maille, avec une épaisseur suffisamment faible pour garder le premier paramètre de maille de la couche supérieure de la couche d'adaptation sous-jacente et être ainsi contraint, (b) formation d'une zone de fragilisation dans la plaquette (10) du côté de la couche d'adaptation (2) par rapport au film (3), (c) collage d'un substrat récepteur (4) avec la plaquette donneuse (10) du côté du film (3), (d) enlèvement d'au moins une partie de la plaquette donneuse (10) du côté de la couche d'adaptation (2) par rapport au film (3) comprenant un apport d'énergie au niveau de la zone de fragilisation pour détacher de la
plaquette donneuse (10) une structure comprenant la couche relaxée (4).
2. Procédé de réalisation d'une structure selon la revendication précédente, caractérisé en ce que l'étape (d) concerne un enlèvement de sensiblement toute la partie de la plaquette donneuse (10) du côté de la couche d'adaptation
(2) par rapport au film (3).
3. Procédé de réalisation d'une structure selon la revendication 1, caractérisé en ce que l'étape (d) est mise en oeuvre de sorte qu'une partie de la plaquette donneuse (10) du côté de la couche d'adaptation (2) par rapport au film (3) est non enlevée, et que cette partie non enlevée de la plaquette donneuse (10) soit constituée d'une partie de la couche d'adaptation (5) voisine
du film (3).
4. Procédé de réalisation d'une structure selon la revendication précédente, caractérisé en ce qu'un procédé de correction de rugosité de surface est mise en oeuvre au niveau de la surface de la partie nonenlevée de la couche
d'adaptation (5).
5. Procédé de réalisation d'une structure selon l'une des revendications
précédentes, caractérisé en ce qu'est mis en oeuvre en outre, après l'étape (a), une étape de croissance sur le film (3) d'au moins une couche de croissance (6), la couche de croissance ne diminuant sensiblement pas l'état de contrainte
du film (3).
6. Procédé de réalisation d'une structure selon la revendication précédente, caractérisé en ce que la couche de croissance (6) a un paramètre de maille
nominal sensiblement identique au premier paramètre de maille.
7. Procédé de réalisation d'une structure selon l'une des revendications 1 à
4, caractérisé en ce qu'est mis en oeuvre en outre, après l'étape (a), des étapes de croissance de couches sur le film (3) ne diminuant sensiblement pas l'état de contrainte du film (3), ces couches de croissance formant une structure multicouche présentant une alternance respective de couche ayant le premier paramètre de maille et de couche contrainte en matériau semiconducteur ayant un paramètre de maille nominal sensiblement différent du premier paramètre de maille, la couche de croissance (6) directement adjacente au film (3) étant une
couche ayant le premier paramètre de maille.
8. Procédé de réalisation d'une structure selon l'une des revendications
précédentes, caractérisé en ce qu'il est mis en oeuvre en outre, entre l'étape (a) et l'étape (c), une étape de formation d'au moins une couche de collage entre le substrat récepteur (4) et la plaquette donneuse (10), la couche de collage étant formée sur le substrat récepteur (4) et/ou sur la face de collage de la plaquette
donneuse (10).
9. Procédé de réalisation d'une structure selon la revendication précédente,
caractérisé en ce que la couche de collage est en silice.
10. Procédé de réalisation d'une structure selon l'une des revendications
précédentes, caractérisé en ce que le collage est réalisé par adhésion moléculaire.
11. Procédé de réalisation d'une structure selon l'une des revendications
précédentes, caractérisé en ce que le collage est accompagné d'un traitement
thermique pour solidifier les liaisons de collage.
12. Procédé de réalisation d'une structure selon l'une des revendications
précédentes, caractérisé en ce que la zone de fragilisation est formée par implantation d'espèces atomiques dans la couche d'adaptation (2), à une
profondeur sensiblement égale à la profondeur d'implant.
13. Procédé de réalisation d'une structure selon l'une des revendications 1
à 11, caractérisé en ce que la zone de fragilisation est formée, avant l'étape (a),
par porosification d'une couche au-dessous du film (3).
14. Procédé de réalisation d'une structure selon la revendication 2
combinée éventuellement avec l'une des revendications 5 à 13, caractérisé en
ce que l'étape (d) comprend, après l'apport d'énergie de l'étape (d), au moins une gravure sélective du matériau ayant le premier paramètre de maille vis à vis du matériau constituant le film (3) pour enlever le reste de la couche
d'adaptation (2).
15. Procédé de réalisation d'une structure selon l'une des revendications
précédentes, caractérisé en ce que le film de matériau contraint (3) est en silicium, la couche d'adaptation (2) est en silicium - germanium, la couche d'adaptation (2) comprenant une couche tampon avec une concentration de germanium croissant en épaisseur et la couche supérieure qui est relaxée sous
le film contraint (3).
16. Procédé de réalisation d'une structure selon la revendication précédente combinée avec la revendication 3 ou 4, caractérisé en ce que la partie de la couche d'adaptation (5) non enlevée lors de l'étape (d) est au moins une partie de la couche supérieure de silicium - germanium relaxé de la couche
d'adaptation (2).
17. Procédé de réalisation d'une structure selon l'une des deux
revendications précédentes combinée avec la revendication 6, caractérisé en
ce que la couche de croissance (6) est en silicium - germanium relaxé, avec une concentration de germanium sensiblement égale à la concentration de
germanium de la couche supérieure relaxé de la couche d'adaptation (2).
18. Procédé de réalisation d'une structure selon l'une des revendications
précédentes, caractérisé en ce que le substrat récepteur (4) est en silicium.
19. Procédé de réalisation d'une structure selon l'une des revendications
précédentes, caractérisé en ce que la plaquette (10) comprend au moins une couche comprenant en outre du carbone avec une concentration de carbone
dans la couche sensiblement inférieure ou égale à 50 %.
20. Procédé de réalisation d'une structure selon l'une des revendications
précédentes, caractérisé en ce que la plaquette (10) comprend au moins une couche comprenant en outre du carbone avec une concentration de carbone
dans la couche sensiblement inférieure ou égale à 5 %.
21. Structure (20) semiconducteur sur substrat réalisée conformément au procédé selon la revendication 2 éventuellement combinée avec l'une des
revendications 8 à 20, caractérisée en ce que l'épaisseur de semiconducteur de
la structure (20) est constituée du film (3), le substrat étant le substrat récepteur
(4).
22. Structure (20) semiconducteur sur substrat réalisée conformément au procédé selon la revendication 4 éventuellement combinée avec l'une des
revendications 8 à 20, caractérisée en ce que l'épaisseur de semiconducteur de
la structure (20) est constituée d'une partie de la couche d'adaptation (5) et du film (3), le substrat étant le substrat récepteur (4), la partie de la couche
d'adaptation (5) étant sur le film (3), le film (3) étant sur le substrat (4).
23. Structure (20) semiconducteur sur substrat réalisée conformément au
procédé selon les revendications 2 et 6 éventuellement combinées avec l'une
des revendications 8 à 20, caractérisée en ce que l'épaisseur de
semiconducteur de la structure (20) est constituée du film (3) et de la couche de croissance (6) en matériau ayant un paramètre de maille nominal sensiblement identique au premier paramètre de maille, le substrat étant le substrat récepteur (4), le film (3) étant sur la couche de croissance (6), la couche de croissance (6)
étant sur le substrat (4).
24. Structure (20) semiconducteur sur substrat réalisée conformément au
procédé selon les revendications 2 et 7 éventuellement combinées avec l'une
des revendications 8 à 20, caractérisée en ce que l'épaisseur de
semiconducteur de la structure (20) est constituée du film (3), de la structure multicouche présentant une alternance de couche ayant le premier paramètre de maille et de couche contrainte en matériau semiconducteur ayant un paramètre de maille nominal sensiblement différent du premier paramètre de maille (la couche de croissance (6) directement adjacente au film (3) étant une couche ayant le premier paramètre de maille), le substrat étant le substrat récepteur (4), le film (3) étant sur la structure multicouche, la structure
multicouche étant sur le substrat (4).
25. Structure (20) semiconducteur sur substrat réalisée conformément au
procédé selon les revendications 4 et 6 éventuellement combinées avec l'une
des revendications 8 à 20, caractérisée en ce que l'épaisseur de
semiconducteur de la structure (20) est constituée d'une partie de la couche d'adaptation (5), du film (3) et de la couche de croissance (6) ayant un paramètre de maille nominal sensiblement identique au premier paramètre de maille, le substrat étant le substrat récepteur (4), la partie de la couche d'adaptation (5) étant sur le film (3), le film (3) étant sur la couche de croissance
(6), la couche de croissance (6) étant sur le substrat (4).
26. Structure (20) semiconducteur sur substrat réalisée conformément au
procédé selon les revendications 4 et 6 éventuellement combinées avec l'une
des revendications 8 à 20, caractérisée en ce que l'épaisseur de
semiconducteur de la structure (20) est constituée d'une partie de la couche d'adaptation (5), du film (3) et de la couche de croissance (6) ayant un paramètre de maille nominal sensiblement identique au premier paramètre de maille, le substrat étant le substrat récepteur (4), la partie de la couche d'adaptation (5) étant sur le film (3), le film (3) étant sur la couche de croissance
(6), la couche de croissance (6) étant sur le substrat (4).
27. Structure (20) semiconducteur sur substrat réalisée conformément au
procédé selon les revendications 4 et 7 éventuellement combinées avec l'une
des revendications 8 à 20, caractérisée en ce que l'épaisseur de
semiconducteur de la structure (20) est constituée d'une partie de la couche d'adaptation (5), du film (3) et de la structure multicouche présentant une alternance de couche ayant le premier paramètre de maille et de couche contrainte en matériau semiconducteur ayant un paramètre de maille nominal sensiblement différent du premier paramètre de maille (la couche de croissance (6) directement adjacente au film (3) étant une couche ayant le premier paramètre de maille), le substrat étant le substrat récepteur (4), la partie de la couche d'adaptation (5) étant sur le film (3), le film (3) étant sur la structure
multicouche, la structure multicouche étant sur le substrat (4).
28. Structure (20) selon l'une des six revendications précédentes,
caractérisée en ce qu'il existe une couche de matériau électriquement isolant sous l'épaisseur du semiconducteur de la structure (20), de sorte que la
structure (20) est une structure semiconducteur sur isolant.
Priority Applications (17)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0208602A FR2842350B1 (fr) | 2002-07-09 | 2002-07-09 | Procede de transfert d'une couche de materiau semiconducteur contraint |
| KR1020057000467A KR100829644B1 (ko) | 2002-07-09 | 2003-07-09 | 스트레인된 반도체 재료층의 전달 방법 |
| AU2003247130A AU2003247130A1 (en) | 2002-07-09 | 2003-07-09 | Method of transferring of a layer of strained semiconductor material |
| JP2004519124A JP4545586B2 (ja) | 2002-07-09 | 2003-07-09 | 歪み半導体材料から成る層の転移方法 |
| AT03762846T ATE524827T1 (de) | 2002-07-09 | 2003-07-09 | Verfahren zum transfer einer schicht gespannten halbleitermaterials |
| US10/615,259 US6953736B2 (en) | 2002-07-09 | 2003-07-09 | Process for transferring a layer of strained semiconductor material |
| EP03762846A EP1547146B1 (fr) | 2002-07-09 | 2003-07-09 | Procede pour transferer une couche de materiau semi-conducteur contraint |
| CNB038162113A CN100511636C (zh) | 2002-07-09 | 2003-07-09 | 制造包括应变半导体材料薄层的结构的方法 |
| PCT/IB2003/003341 WO2004006326A1 (fr) | 2002-07-09 | 2003-07-09 | Procede pour transferer une couche de materiau semi-conducteur contraint |
| TW092118766A TWI296836B (en) | 2002-07-09 | 2003-07-09 | Transfer of a layer of strained semiconductor material |
| US11/106,135 US7510949B2 (en) | 2002-07-09 | 2005-04-13 | Methods for producing a multilayer semiconductor structure |
| US11/165,339 US7338883B2 (en) | 2002-07-09 | 2005-06-24 | Process for transferring a layer of strained semiconductor material |
| US12/040,134 US7534701B2 (en) | 2002-07-09 | 2008-02-29 | Process for transferring a layer of strained semiconductor material |
| US12/170,583 US7803694B2 (en) | 2002-07-09 | 2008-07-10 | Process for transferring a layer of strained semiconductor material |
| JP2010112240A JP4602474B2 (ja) | 2002-07-09 | 2010-05-14 | 歪み半導体材料から成る層の転移方法 |
| JP2010112251A JP4602475B2 (ja) | 2002-07-09 | 2010-05-14 | 歪み半導体材料から成る層の転移方法 |
| US12/862,471 US8049224B2 (en) | 2002-07-09 | 2010-08-24 | Process for transferring a layer of strained semiconductor material |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0208602A FR2842350B1 (fr) | 2002-07-09 | 2002-07-09 | Procede de transfert d'une couche de materiau semiconducteur contraint |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2842350A1 true FR2842350A1 (fr) | 2004-01-16 |
| FR2842350B1 FR2842350B1 (fr) | 2005-05-13 |
Family
ID=29763665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0208602A Expired - Lifetime FR2842350B1 (fr) | 2002-07-09 | 2002-07-09 | Procede de transfert d'une couche de materiau semiconducteur contraint |
Country Status (9)
| Country | Link |
|---|---|
| EP (1) | EP1547146B1 (fr) |
| JP (3) | JP4545586B2 (fr) |
| KR (1) | KR100829644B1 (fr) |
| CN (1) | CN100511636C (fr) |
| AT (1) | ATE524827T1 (fr) |
| AU (1) | AU2003247130A1 (fr) |
| FR (1) | FR2842350B1 (fr) |
| TW (1) | TWI296836B (fr) |
| WO (1) | WO2004006326A1 (fr) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7282449B2 (en) | 2004-03-05 | 2007-10-16 | S.O.I.Tec Silicon On Insulator Technologies | Thermal treatment of a semiconductor layer |
| US7285495B2 (en) | 2004-03-05 | 2007-10-23 | S.O.I.Tec Silicon On Insulator Technologies | Methods for thermally treating a semiconductor layer |
| US7449394B2 (en) | 2004-03-05 | 2008-11-11 | S.O.I.Tec Silicon On Insulator Technologies | Atomic implantation and thermal treatment of a semiconductor layer |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6995430B2 (en) | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
| US20030227057A1 (en) | 2002-06-07 | 2003-12-11 | Lochtefeld Anthony J. | Strained-semiconductor-on-insulator device structures |
| US7217949B2 (en) * | 2004-07-01 | 2007-05-15 | International Business Machines Corporation | Strained Si MOSFET on tensile-strained SiGe-on-insulator (SGOI) |
| US7393733B2 (en) | 2004-12-01 | 2008-07-01 | Amberwave Systems Corporation | Methods of forming hybrid fin field-effect transistor structures |
| FR2881877B1 (fr) * | 2005-02-04 | 2007-08-31 | Soitec Silicon On Insulator | Transistor a effet de champ multi-grille a canal multi-couche |
| JP4654710B2 (ja) * | 2005-02-24 | 2011-03-23 | 信越半導体株式会社 | 半導体ウェーハの製造方法 |
| KR100714822B1 (ko) * | 2005-07-29 | 2007-05-04 | 한양대학교 산학협력단 | 에스오아이 웨이퍼의 제조 방법 |
| FR2892733B1 (fr) | 2005-10-28 | 2008-02-01 | Soitec Silicon On Insulator | Relaxation de couches |
| FR2883661B1 (fr) * | 2006-05-04 | 2008-04-25 | Soitec Silicon On Insulator | Transistor a effet de champ multi-grille a canal multi-couche |
| KR101495153B1 (ko) * | 2007-06-01 | 2015-02-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 제작 방법 및 반도체장치 |
| US8178419B2 (en) | 2008-02-05 | 2012-05-15 | Twin Creeks Technologies, Inc. | Method to texture a lamina surface within a photovoltaic cell |
| CN103165512A (zh) * | 2011-12-14 | 2013-06-19 | 中国科学院上海微***与信息技术研究所 | 一种超薄绝缘体上半导体材料及其制备方法 |
| US8916954B2 (en) | 2012-02-05 | 2014-12-23 | Gtat Corporation | Multi-layer metal support |
| US8841161B2 (en) | 2012-02-05 | 2014-09-23 | GTAT.Corporation | Method for forming flexible solar cells |
| US8785294B2 (en) | 2012-07-26 | 2014-07-22 | Gtat Corporation | Silicon carbide lamina |
| WO2014022722A2 (fr) * | 2012-08-02 | 2014-02-06 | Gtat Corporation | Croissance épitaxiale sur plaque mince |
| US8946054B2 (en) | 2013-04-19 | 2015-02-03 | International Business Machines Corporation | Crack control for substrate separation |
| SG11201806030SA (en) * | 2016-01-20 | 2018-08-30 | Massachusetts Inst Technology | Fabrication of a device on a carrier substrate |
| FR3051596B1 (fr) * | 2016-05-17 | 2022-11-18 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant |
| FR3051595B1 (fr) * | 2016-05-17 | 2022-11-18 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant |
| US11559438B2 (en) | 2017-11-15 | 2023-01-24 | Smith & Nephew Plc | Integrated sensor enabled wound monitoring and/or therapy dressings and systems |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001168342A (ja) * | 1999-12-10 | 2001-06-22 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| US6323108B1 (en) * | 1999-07-27 | 2001-11-27 | The United States Of America As Represented By The Secretary Of The Navy | Fabrication ultra-thin bonded semiconductor layers |
| WO2001099169A2 (fr) * | 2000-06-22 | 2001-12-27 | Massachusetts Institute Of Technology | Systeme de couche d'arret de gravure |
| WO2002015244A2 (fr) * | 2000-08-16 | 2002-02-21 | Massachusetts Institute Of Technology | Procede de production d'articles semiconducteurs par croissance epitaxiale graduelle |
| US20020030227A1 (en) * | 2000-01-20 | 2002-03-14 | Bulsara Mayank T. | Strained-silicon diffused metal oxide semiconductor field effect transistors |
| WO2002027783A1 (fr) * | 2000-09-29 | 2002-04-04 | International Business Machines Corporation | PREPARATION D'UNE COUCHE DE SiGe RELACHEE SUR UN ISOLANT |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3942672B2 (ja) * | 1996-04-12 | 2007-07-11 | キヤノンアネルバ株式会社 | 基板処理方法および基板処理装置 |
| US5906951A (en) * | 1997-04-30 | 1999-05-25 | International Business Machines Corporation | Strained Si/SiGe layers on insulator |
| JP4476390B2 (ja) * | 1998-09-04 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100429869B1 (ko) * | 2000-01-07 | 2004-05-03 | 삼성전자주식회사 | 매몰 실리콘 저머늄층을 갖는 ｃｍｏｓ 집적회로 소자 및기판과 그의 제조방법 |
| WO2002071493A2 (fr) * | 2001-03-02 | 2002-09-12 | Amberwave Systems Corporation | Plate-forme de silicium-germanium (sige) a l'etat detendu pour electronique de mos complementaire (cmos) grande vitesse et pour circuits analogiques grande vitesse |
| US6603156B2 (en) * | 2001-03-31 | 2003-08-05 | International Business Machines Corporation | Strained silicon on insulator structures |
-
2002
- 2002-07-09 FR FR0208602A patent/FR2842350B1/fr not_active Expired - Lifetime
-
2003
- 2003-07-09 AU AU2003247130A patent/AU2003247130A1/en not_active Abandoned
- 2003-07-09 WO PCT/IB2003/003341 patent/WO2004006326A1/fr active Application Filing
- 2003-07-09 JP JP2004519124A patent/JP4545586B2/ja not_active Expired - Lifetime
- 2003-07-09 CN CNB038162113A patent/CN100511636C/zh not_active Expired - Lifetime
- 2003-07-09 EP EP03762846A patent/EP1547146B1/fr not_active Expired - Lifetime
- 2003-07-09 AT AT03762846T patent/ATE524827T1/de not_active IP Right Cessation
- 2003-07-09 KR KR1020057000467A patent/KR100829644B1/ko active IP Right Grant
- 2003-07-09 TW TW092118766A patent/TWI296836B/zh not_active IP Right Cessation
-
2010
- 2010-05-14 JP JP2010112251A patent/JP4602475B2/ja not_active Expired - Lifetime
- 2010-05-14 JP JP2010112240A patent/JP4602474B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6323108B1 (en) * | 1999-07-27 | 2001-11-27 | The United States Of America As Represented By The Secretary Of The Navy | Fabrication ultra-thin bonded semiconductor layers |
| JP2001168342A (ja) * | 1999-12-10 | 2001-06-22 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| US20020030227A1 (en) * | 2000-01-20 | 2002-03-14 | Bulsara Mayank T. | Strained-silicon diffused metal oxide semiconductor field effect transistors |
| WO2001099169A2 (fr) * | 2000-06-22 | 2001-12-27 | Massachusetts Institute Of Technology | Systeme de couche d'arret de gravure |
| WO2002015244A2 (fr) * | 2000-08-16 | 2002-02-21 | Massachusetts Institute Of Technology | Procede de production d'articles semiconducteurs par croissance epitaxiale graduelle |
| WO2002027783A1 (fr) * | 2000-09-29 | 2002-04-04 | International Business Machines Corporation | PREPARATION D'UNE COUCHE DE SiGe RELACHEE SUR UN ISOLANT |
Non-Patent Citations (2)
| Title |
|---|
| MIZUNO T ET AL: "High performance strained-Si p-MOSFETs on SiGe-on-insulator substrates fabricated by SIMOX technology", ELECTRON DEVICES MEETING, 1999. IEDM TECHNICAL DIGEST. INTERNATIONAL WASHINGTON, DC, USA 5-8 DEC. 1999, PISCATAWAY, NJ, USA,IEEE, US, 5 December 1999 (1999-12-05), pages 934 - 936, XP010372110, ISBN: 0-7803-5410-9 * |
| PATENT ABSTRACTS OF JAPAN vol. 2000, no. 23 10 February 2001 (2001-02-10) * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7282449B2 (en) | 2004-03-05 | 2007-10-16 | S.O.I.Tec Silicon On Insulator Technologies | Thermal treatment of a semiconductor layer |
| US7285495B2 (en) | 2004-03-05 | 2007-10-23 | S.O.I.Tec Silicon On Insulator Technologies | Methods for thermally treating a semiconductor layer |
| US7449394B2 (en) | 2004-03-05 | 2008-11-11 | S.O.I.Tec Silicon On Insulator Technologies | Atomic implantation and thermal treatment of a semiconductor layer |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1666331A (zh) | 2005-09-07 |
| WO2004006326A1 (fr) | 2004-01-15 |
| JP4602475B2 (ja) | 2010-12-22 |
| TW200409281A (en) | 2004-06-01 |
| KR100829644B1 (ko) | 2008-05-16 |
| JP4602474B2 (ja) | 2010-12-22 |
| JP4545586B2 (ja) | 2010-09-15 |
| JP2010219546A (ja) | 2010-09-30 |
| TWI296836B (en) | 2008-05-11 |
| ATE524827T1 (de) | 2011-09-15 |
| EP1547146B1 (fr) | 2011-09-14 |
| AU2003247130A1 (en) | 2004-01-23 |
| EP1547146A1 (fr) | 2005-06-29 |
| JP2005532686A (ja) | 2005-10-27 |
| CN100511636C (zh) | 2009-07-08 |
| FR2842350B1 (fr) | 2005-05-13 |
| JP2010199617A (ja) | 2010-09-09 |
| KR20050018979A (ko) | 2005-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2842350A1 (fr) | Procede de transfert d'une couche de materiau semiconducteur contraint | |
| FR2842349A1 (fr) | Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon | |
| WO2005086226A1 (fr) | Traitement thermique d’amelioration de la qualite d’une couche mince prelevee | |
| FR2864970A1 (fr) | Substrat a support a coefficient de dilatation thermique determine | |
| FR2877491A1 (fr) | Structure composite a forte dissipation thermique | |
| EP0763849A1 (fr) | Procédé de fabrication de films minces à matériau semi-conducteur | |
| FR2880988A1 (fr) | TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE | |
| JP2011109125A (ja) | ボンディング層が消滅する間接ボンディング | |
| FR2855909A1 (fr) | Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat | |
| WO2007020351A1 (fr) | Procédé de report d'une couche mince sur un support | |
| FR2844634A1 (fr) | Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon | |
| FR2891281A1 (fr) | Procede de fabrication d'un element en couches minces. | |
| WO2010049657A1 (fr) | Procede de formation d'une couche monocristalline dans le domaine micro-electronique | |
| FR2907966A1 (fr) | Procede de fabrication d'un substrat. | |
| FR2911431A1 (fr) | Procede de fabrication de structures soi a couche isolante d'epaisseur controlee | |
| EP1786025B1 (fr) | Procédé de formation de couches non-contraintes | |
| FR2977075A1 (fr) | Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur | |
| FR2851848A1 (fr) | Relaxation a haute temperature d'une couche mince apres transfert | |
| FR2851847A1 (fr) | Relaxation d'une couche mince apres transfert | |
| WO2005001915A2 (fr) | Procede de realisation d'une structure empilee par transfert de couche mince | |
| FR2858460A1 (fr) | Structure semiconducteur-sur-isolant contrainte ayant une tenue des contraintes aux hautes temperatures | |
| FR2977070A1 (fr) | Procede de fabrication d'un substrat semi-conducteur comprenant du silicium poreux, et substrat semi-conducteur | |
| FR2849714A1 (fr) | Recyclage par des moyens mecaniques d'une plaquette comprenant une structure multicouches apres prelevement d'une couche mince | |
| FR2843826A1 (fr) | Recyclage d'une plaquette comprenant une couche tampon, apres y avoir preleve une couche mince | |
| FR3031236A1 (fr) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name |
Owner name: SOITEC, FR Effective date: 20120423 |
|
| PLFP | Fee payment |
Year of fee payment: 15 |
|
| PLFP | Fee payment |
Year of fee payment: 16 |
|
| PLFP | Fee payment |
Year of fee payment: 17 |
|
| PLFP | Fee payment |
Year of fee payment: 19 |
|
| PLFP | Fee payment |
Year of fee payment: 20 |