CN100511636C - 制造包括应变半导体材料薄层的结构的方法 - Google Patents

制造包括应变半导体材料薄层的结构的方法 Download PDF

Info

Publication number
CN100511636C
CN100511636C CNB038162113A CN03816211A CN100511636C CN 100511636 C CN100511636 C CN 100511636C CN B038162113 A CNB038162113 A CN B038162113A CN 03816211 A CN03816211 A CN 03816211A CN 100511636 C CN100511636 C CN 100511636C
Authority
CN
China
Prior art keywords
layer
film
lattice parameter
manufacturing
matching layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB038162113A
Other languages
English (en)
Other versions
CN1666331A (zh
Inventor
B·吉瑟伦
D·邦萨埃尔
T·斯科特尼茨基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN1666331A publication Critical patent/CN1666331A/zh
Application granted granted Critical
Publication of CN100511636C publication Critical patent/CN100511636C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Devices (AREA)

Abstract

提供一种制造电子结构的方法，该电子结构包括来自施主晶片的薄层，该施主晶片包括晶格参数匹配层(2)，晶格参数匹配层(2)包括具有第一晶格参数的半导体材料的上层和具有第二、标称晶格参数并被匹配层(2)应变的半导体材料的膜(3)，第二标称晶格参数基本上不同于第一晶格参数，该工艺包括将膜(3)向接收衬底(4)的转移。还提供使用根据本发明的工艺之一制造的结构。

Description

制造包括应变半导体材料薄层的结构的方法
本发明涉及为了形成如绝缘体上半导体结构等结构而将施主晶片(donorwafer)的薄层向接收衬底(receiving substrate)的转移。
本发明特别涉及为了制造包括应变层的电子结构而进行这种转移。
术语“应变层”这里应理解为其晶体结构在晶体生长如外延期间在拉伸或压缩时大部分弹性应变的任何半导体材料层，应变层需要至少一个基本上不同于这种材料的标称晶格参数的晶格参数，标称晶格参数应理解为在平衡状态下其体形式(bulk form)中材料的晶格参数。
相反，术语“松弛层”指的是具有高达50％的晶体松弛率(通过X射线衍射或罗曼光谱仪测量的)的半导体材料层。具有100％松弛率的层具有基本上与该层的材料的标称晶格参数相同的晶格参数。
转移的目的是特别地为了制造“绝缘体上半导体”(这里还称为“SeOI”)结构。
实际上施加于半导体材料内的这种应变可能呈现值得开发的物理和/或电学性能。
因此，例如，拉伸-应变硅层(还称为应变硅层)的主要优点主要在于电荷载流子(还称为空穴和电子)具有比通常在松弛的硅层中发现的迁移率高的迁移率。
在这种情况下应变硅层可能达到比松弛硅层内的电荷载流子迁移率高100％的电荷载流子迁移率。
为了制造这种应变硅层，公知的是通过在由硅和锗构成的基底上的外延法来生长硅膜。
由于平衡状态的锗具有稍大于平衡状态的硅的晶格参数(大的量约为4％)，因此在硅中存在限量的锗可以使晶格参数比只由硅构成的基底的晶格参数稍微增加。
因此这种硅锗基底(还称为SiGe基底)将使外延生长的硅膜发生应变，以便使其晶格参数基本上与其本身的相同。
实际上，由体SiGe构成的衬底在市场上得不到的，并且硅锗基底一般由其上经缓冲层制造松弛SiGe层的单晶硅支撑衬底构成。
术语“缓冲层”应理解为在具有不同晶格参数的两种晶体结构之间的中间层，它在其表面之一的区域中具有基本上与第一结构相同的晶格参数并在其另一表面的区域中具有基本上与第二结构相同的晶格参数。
插在硅支撑衬底和松弛SiGe层之间的缓冲层一般由SiGe构成，其中锗的含量比例经过支撑衬底的整个厚度向松弛层逐渐增加。
因此，可以使其：
-从支撑衬底向松弛层逐渐增加锗含量；
-限制与晶格参数的差异相关的缺陷，从而掩埋缺陷；
-相对于在其表面上外延生长的硅膜，提供足够厚的松弛SiGe层稳定性，以便使硅膜应变，从而改变其晶格参数而不影响松弛SiGe层的晶格参数。
由于所有这些原因，缓冲层必须足够厚，通常具有在一和三微米之间的值。
在本发明的应用领域中，这种类型的晶片用作施主，在为了将至少一层材料转移到接收衬底上而从这种类型的晶片上除去至少一层材料的意义上。
这种转移一般包括将施主晶片键合到接收衬底的第一步骤。
第二步骤是通过从施主晶片除去多余的部分而将键合的施主晶片只保持为与键合区相邻的至少一层薄层。
因此已经有人提出了用于转移半导体层如硅或SiGe层的几种工艺和技术，施主晶片接连地包括单晶硅支撑衬底和SiGe的厚度。
在下列文献中已经呈现了Massachsetts Institute of TechnologyZhi-Yuan Cheng等人：题目为“SiGe-On-Insulator(SGOI)：SubstratePreparation and MOSFET Fabrication for Electron Mobility Evaluation”(2001 IEEE International SOI Conference 10/01)，提出了用于从包括SiGe缓冲层的所述施主晶片转移层的两种公知技术。
-第一种层转移技术被称为“回刻蚀(etch back)”：它指的是在将施主晶片键合到接收衬底上之后通过化学-机械手段除去单晶硅支撑衬底和SiGe缓冲层。
特别是，使用被称为“选择性”刻蚀的刻蚀来除去缓冲层，因为它具有刻蚀缓冲层的应变SiGe比刻蚀表面层的松弛SiGe更容易的能力。而松弛SiGe层用作用于刻蚀的“停止层”，这是因为刻蚀至少部分地停止在其水平上。
最后，为了制造应变SiGe上Si结构然后在松弛SiGe层上外延生长应变硅膜。
在这种最终结构中，在应变材料层(这种情况下为硅膜)和氧化物之间置入一层松弛材料(在这种情况下，为SiGe层)。这基本上可能降低Si/SiGe组合的所希望的技术性能，尤其是其电性能。
因此，例如SiGe层可能具有增加电路电容的趋势，因此降低了要制造或制造在Si/SiGe有源部件中的电子部件的开关速度。
在包括具有绝缘体上两层的这种组合结构的结构的有源部件中制造电子部件也有执行起来复杂的风险，尤其是绝缘体上组合中产生横向绝缘区。
此外，这种工艺限制了绝缘体上Si/SiGe结构的制造的应用并对例如应变绝缘体上硅结构的制造没有提供解决方案。
已经有人提出了另一种回刻蚀技术和工艺，例如，在文献US5013681中，其中特别转移未应变硅层。
-在由Zhi-YuanCheng等人的文献中报导的第二种层转移技术是为本申请人的为本领域公知的和
Figure C03816211D00091
技术可在关于晶片减小技术的大量作品中发现的说明为基础的，晶片减小技术包括在键合之前，将物质注入到松弛SiGe层中，以便在其中产生脆性区，在键合之后，在该脆性区将施主晶片分离。
因此，一方面，获得了从松弛SiGe层剥离的施主晶片，另一方面，获得了松弛SiGe的被除去薄层和接收衬底键合在一起的结构。
Figure C03816211D00092
技术的优点在于提供了再循环施主晶片的可能性而不是牺牲它，这与回刻蚀技术不同。
同时使用这两种技术的其它工艺也被提出了。
因此文献US5882987和US6323108公开了用于由施主晶片制造SeOI结构的全部工艺，所述施主晶片依次地包括单晶硅基底支撑衬底、SiGe层和键合到氧化支撑衬底上的外延生长硅膜。
采用
Figure C03816211D00101
技术，在键合之前，在硅支撑衬底中产生脆性区，键合之后，在这个区域中使施主晶片分离。
由此除去了依次包括一部分硅支撑衬底、SiGe层和外延生长硅膜的结构，整个组件键合到氧化接收衬底上。
然后在该结构上执行两个连续的选择性刻蚀操作，目的首先是为了用刻蚀液除去硅支撑衬底的其余部分，从而使SiGe形成停止层，并且然后是为了用刻蚀液除去SiGe层，从而使硅膜形成停止层。
结束时获得的结构是具有表面硅层的SeOI结构。
这个工艺的主要目的是为了使用能避免处理步骤(finishing step)的工艺来制造具有硅层的SeOI结构，其中硅层非常薄并且在整个厚度上时非常均匀的，而处理步骤对硅层的质量是不利的。
然而，这个工艺的主要目的不是为了制造具有应变硅层的SeOI结构。
而且，在执行这个工艺期间用于制造SeOI结构的SiGe层具有在0.01和0.2微米之间的典型厚度，如前面看到的，这个厚度要求起到硅支撑衬底和潜在的松弛SiGe层之间的缓冲层的作用是不够的。
因此，在SiGe层上外延生长的并构成最终SeOI结构的硅层的硅膜好像几乎或根本未发生应变，因此不满足该发明的主要目的，如上所述，这是该文献的主题，并且其主要目的涉及制造包括应变硅层的结构，以便受益于其使用的电性能，尤其是在SeOI结构中。
因此，这种工艺好像不适合于制造包括应变硅层的结构。
由L.J.Huang等人发布的IBM文献(“SiGe-On-Insulator prepared bywafer bonding and layer transfer for high-performmance fielt-effecttransistor”，Applied Physics Letters，26/02.2001，Vol.78，No.9)公开了例如具有应变硅的Si/SiGe结构的制造工艺，工艺从依次包括单晶硅支撑衬底、SiGe缓冲层和松弛SiGe层的施主晶片开始。
采用的该工艺包括在松弛SiGe层中使用
Figure C03816211D00102
技术，由此可以在键合到氧化接收衬底上之后和在预先形成的脆性区中进行分离之后，制造具有松弛SiGe的SGOI结构。
最后，为了制造Si/SiGOI结构而在松弛SiGe层上外延生长应变硅的膜。
在这个最终结构中，松弛材料层(即SiGe层)在应变材料层(即硅膜)的下方。这可能不利于在应变材料层的情况下所希望的性能，尤其是电性能，如前所述。
此外，这种工艺限制了对制造这种绝缘体上Si/SiGe结构的应用和没有提供例如制造绝缘体上应变硅结构的解决方案。
关于文献WO01/99169，它提出了从依次包括硅衬底、SiGe缓冲层、松弛SiGe层和任选的应变硅或SiGe层的晶片，在任选的其它应变Si或SiGe层上制造具有松弛SiGe层的最终结构的工艺。
用于制造这种结构的技术包括：在将晶片键合到接收衬底上之后，通过选择性刻蚀硅衬底和SiGe缓冲层而从晶片上除去不希望留下的材料。
发现这种技术可以实现特别薄和厚度均匀的层厚，然而，通过化学刻蚀它对硅衬底和SiGe缓冲层会造成损坏。
因此这些工艺不能提供再利用部分晶片、尤其是至少一部分缓冲层用于新的层转移的可能性。
WO02/15244文献公开了在转移之前提供的源晶片，它包括松弛SiGe层/应变Si/SiGe层/缓冲SiGe层/硅衬底结构。
然后，该转移包括在应变硅层水平上执行
Figure C03816211D00111
技术。
在这些条件下，这个应变硅层是牺牲层，并且不能成为形成的最终结构中的有用层。
WO02/15244文献还介绍了在(从依次包括松弛SiGE层/SiGe缓冲层/Si衬底结构的源晶片)转移SiGe层之后和在转移的SiGe上已经生长了硅层之后进行应变Si/SGOI结构的制造。
这些工艺不能提供制造简单绝缘体上应变硅结构的解决方案。
为了避免上述的这些缺陷和其它缺点，本发明根据第一方案提供一种包括从施主晶片获得的应变半导体材料薄层的结构的制造方法，该施主晶片包括晶格参数匹配层，该晶格参数匹配层包括选自具有第一晶格参数的半导体材料的材料的上层，其特征在于：该方法包括如下步骤：
(a)在匹配层的上层上生长选自半导体材料的材料膜，该膜是具有基本上不同于第一晶格参数的标称晶格参数的材料，其中生长的膜具有足够小的厚度以保持下面匹配层的上层的第一晶格参数并且该生长的膜由此被应变；
(b)在匹配层中形成脆性区；
(c)在膜一侧上键合接收衬底至施主晶片；和
(d)除去一部分施主晶片，包括供给能量以便在脆性区水平上分离包括该膜的施主晶片的一部分，由此形成要制造的结构。
根据本发明的工艺的另一优选方案如下：
-在步骤(d)之后，在匹配层的未除去部分的表面上进行用于校正表面粗糙度的处理；
-步骤(d)还包括除去在供给能量之后留下的匹配层；
-除去留下的一部分匹配层包括相对于构成该膜的材料性选择刻蚀留下的匹配层的至少一个操作；
-还包括在膜上生长与膜的材料基本上相同的材料；
-通过生长材料而增厚的该膜：
该膜具有比标准临界厚度更厚的厚度，其中在该临界厚度以外这种材料通常停止基本上弹性地应变；和
该膜基本上弹性应变。
-步骤(a)之后，附加地进行在膜上生长至少一个生长层的步骤，从而膜保持基本弹性应变；
-生长层具有基本上与第一晶格参数相同的标称晶格参数；
-在步骤(a)和步骤(c)之间，附加地进行在膜上生长基本上不减少膜的应变状态的层的步骤，这些生长层形成多层结构，该多层结构具有第一晶格参数的层和被应变成具有第一晶格参数的层的相应交替形式，直接形成在膜上的该生长层是具有第一晶格参数的层；
-在步骤(a)和步骤(c)之间，附加地进行在接收衬底和施主晶片之间形成至少一个键合层的步骤，该键合层形成在接收衬底上和/或施主晶片的键合面上；
-键合层由二氧化硅构成；
-键合的步骤(c)是通过分子附着(晶片键合)进行的。
-键合是通过热处理以便增强键合强度来实现的；
-在步骤(b)中通过在基本等于注入深度的深度处向匹配层中注入原子物质而形成脆性区；
-在步骤(a)之前，在步骤(b)中通过使膜下面的层多孔化而形成脆性区；
-应变材料膜由硅构成，并且匹配层由硅锗构成，匹配层包括缓冲层和上层，其中缓冲层的锗浓度在整个厚度上增加，上层在应变膜下面被松弛；
-在步骤(d)期间在供给能量之后没有被除去的匹配层的一部分是匹配层的上部松弛硅锗层的至少一部分；
-生长层由松弛硅锗构成，其中锗浓度基本上等于匹配层的松弛上层的锗浓度；
-接收衬底由硅构成；
-该晶片包括至少一进一步含有碳的层，其中该层中的碳浓度基本上小于或等于50％；和
-该晶片包括至少一进一步含有含有碳的层，层中的碳浓度基本上小于或等于5％。
根据第二方案，本发明提供根据上述方法制造的中间衬底上半导体结构，其中该结构的半导体的厚度包括一部分匹配层和膜，该衬底是接收衬底，其特征在于一部分匹配层的自由表面呈现分离后脆性区表面的特征。
优选地，它还包括在衬底和该膜之间的与匹配层的其余部分的材料基本上相同的半导体材料层。
根据第三方案，本发明提供一种衬底上半导体结构，其特征在于，绝缘体上半导体结构的半导体厚度由膜和膜上的多层结构构成，该膜由具有第一晶格参数的应变半导体材料制成，该多层结构具有第一晶格参数的层和被应变成具有第一晶格参数的层(与该膜直接相邻的生长层是具有第一晶格参数的层)的交替形式，衬底是接收衬底，该多层结构在膜上，并且该膜在衬底上。
根据第四方案，本发明提供一种绝缘体上半导体结构，其特征在于，它的半导体层包括被应变的膜，甚至膜的厚度比标准临界厚度更厚，其中在临界厚度以外该膜的材料通常停止被基本上弹性应变。
所述结构的优选方案如下：
-它包括位于结构的半导体的厚度下面的电绝缘材料的层，使得该结构是绝缘体上导体结构。
-膜是硅制成的。
-它包括与膜相邻的SiGe层。
在阅读了下列本发明优选工艺的实施的详细说明之后将更容易理解本发明的其它方案、目的和优点，这些优选工艺将借助非限制性的例子和参照附图给出，其中：
-图1表示根据本发明的用于制造包括应变硅的薄层的电子结构的第一工艺的各个步骤；
-图2表示根据本发明的用于制造包括应变硅的薄层的电子结构的第二工艺的各个步骤；
-图3表示根据本发明的用于制造包括应变硅的薄层的电子结构的第三工艺的各个步骤；和
-图4表示根据本发明的用于制造包括应变硅的薄层的电子结构的第四工艺的各个步骤；
本发明的主要目的是提供一种用于从施主晶片向接收衬底转移应变材料膜的可靠工艺，然后在转移期间不会使膜内的应变松弛，使该组件形成所希望的电子结构。
下面将参照图1a、2a、3a和4a介绍从施主晶片10执行根据本发明的工艺的例子，其中施主晶片10由单晶硅支撑衬底1和SiGe晶格参数匹配层2构成。
术语“晶格参数匹配层”指的是用作缓冲层并在表面上具有基本松弛材料且没有明显数量的结构缺陷如位错等的的层的任何结构。
因此，在我们的例子中，选择依次由SiGe缓冲层和表面上的松弛SiGe层构成的SiGe匹配层2是有利的。
该缓冲层优选具有从与支撑衬底1的界面处均匀地增加的锗浓度，原因已经在前面说明了。为了获得表面上的良好结构松弛性，缓冲层的厚度通常在1和3微米之间。
松弛SiGe层有利地通过外延法在缓冲层的表面上形成，并且其厚度可以根据情况而很宽地变化，典型厚度在0.5和1微米之间。
松弛SiGe层内的硅中的锗浓度通常在15％和30％之间，以便在下一步骤(如图1b、2b、3b和4b所示的)期间获得被充分应变的外延生长的硅膜3，从而具有适当的电性能而不会被过渡应变以便防止出现内部结构缺陷。
这个30％限度表示目前技术的典型限度，但是这可能导致在不久的将来会改变。
参见图1b、2b、3b和4b，在SiGe匹配层2上生长硅膜3。
有利地是使用公知技术如CVD(化学汽相淀积)和MBE(分子束外延)技术而通过外延法来形成硅膜3。
然后由匹配层2迫使膜3的硅增加其标称晶格参数，以便使膜3的硅基本上与其生长衬底的晶格参数相同，并由此引入内部拉伸应变。
通过修改硅晶体的能带结构，使其内部结晶结构的这些修改将增加电荷载流子(如空穴和电子)的迁移率。
由此获得本发明中所希望的电性能。
然而，必须形成十分薄的硅膜3：太厚的厚度实际上将至少引起膜的厚度中的应变向硅的标称晶格参数的相对松弛。
因此膜3的厚度通常小于20纳米，优选在10和20纳米之间：在20纳米以上将存在本发明中所希望的应变的实质松弛的风险，在10纳米以下将存在膜厚度的风险，其在一定电子部件的制造中产生问题。
一旦已经制造了含有应变硅膜3的这个施主晶片10，在实施用于从施主晶片10向接收衬底上转移应变膜3的可靠工艺时存在一个难题，则整个组件形成所希望的电子结构20而在转移中不存在膜3内的应变的松弛。
为了解决这个特殊的难题，已经建议了几种实施方法：
根据本发明的实施该工艺的第一种方法，参见图1c和2c，将接收衬底4固定到应变膜3的表面上。
这个接收衬底4例如可以由硅构成或者由其它类型的材料构成。
通过使接收衬底4与应变硅膜3紧密接触和进行键合而固定接收衬底4，其中在衬底4和膜3之间有利地施加分子附着作用。
这个键合技术及其变型特别在由Q.Y.Tong、U.Gosele和Wiley发布的题目为“Semiconductor Wafer B onding”(Science and Technology，Interscience Technoligy)的文献中说明。
如果需要的话，键合伴随有要键合的各个表面的适当在先处理和/或通过供给热能和/或供给附加键合层。
因此，例如，在键合期间进行的热处理可以使键合加强。
还可以通过在膜3和接收衬底4之间***键合层来增强键合，这可以产生与膜3和与构成接收衬底4的键合面的材料的分子键，这些分子键比存在于膜3和接收衬底4之间的分子键强。
因此，氧化硅(还称为二氧化硅或SiO2)是可选择用于这种键合层的材料，因为它呈现与膜3的硅的良好的附着性。二氧化硅可以通过各个键合表面上的SiO2淀积或通过热氧化而形成在膜3上和/或接收衬底4上。
有利地，构成接收衬底4的键合面的材料和/或任选地形成的键合层的材料是电绝缘，从而存在与应变硅膜3直接相邻的绝缘层：与膜3直接相邻的导电或半导电材料可能削弱由两种材料的组合构成的结构中的这里所希望的电效果。
当最后希望制造的结构20是SeOI结构时，与膜3相邻的绝缘材料的这个有利选择是尤其必须的，则SeOI结构的半导体层成为应变硅的转移膜3。
而且，被键合到应变硅膜3上的接收衬底4使得可以基本上保持膜3的应变硅的应变结构状态，即使除去了其上已经外延生长了应变硅膜3的施主晶片10也是这样的，通过膜3和接收衬底4之间存在的键合力主要保证了转移之后的膜3内的应变。
在不使膜3内的应变松弛的情况下从施主晶片10向接收衬底4转移应变膜3成为可能，由此解决了上述难题。
此外，接收衬底4构成足够硬的机械支架，以便维持应变硅膜3和保护它不受来自外部的任何机械应力的影响。
一旦已经键合了接收衬底4，就使用将在后面说明的一种或多种优选技术除去施主晶片10的一部分，以便将应变硅膜3转移到接收衬底上，并制造所希望的结构20。
在第一种情况下，参见图1d，相对于应变膜3而位于匹配层2一侧上的施主晶片10的基本上所有那部分都被除去了。
因此，如果应变硅膜3下面的材料是电绝缘体，则获得了最终的衬底上应变硅结构，特别是绝缘体上应变硅结构(这里还将其称为SOI结构)。
在第二种情况下，参见图2d，支撑衬底1和部分匹配层2被除去。
因此，如果应变硅膜3下面的材料是电绝缘体，则获得了最终的衬底上应变硅上SiGe(SiGe-on-strained Si-on-Insulator)结构，特别是绝缘体上应变硅上SiGe结构(还称为SiGe/SOI结构)。
有利地，除去部分匹配层2，以便保存结构20上的匹配层2，只有被包含于匹配层2中的部分松弛SiGe层(和在缓冲层上的根据上述制造匹配层2的一种特定方法外延生长的)。
根据实施本发明的工艺的第二种方法，参见图3c和4c，有利地在任何键合操作之前，通过外延(例如通过CVD或MBE)法在应变硅膜3上生长松弛SiGe层6。
这层6中的锗浓度有利地并且基本上与位于匹配层2的键合面附近的SiGe的锗浓度相同，以便防止这层对膜3的应变具有附加影响。
在实施的一种特定方法中，在SiGe层上还外延生长其它层，如交替形成的应变硅或SiC层和SiGe或SiGeC层以便形成多层结构。
参见图3d和4d，利用基本上与在第一实施方法中所述的并涉及键合到应变膜3的上的接收衬底4的方法相同的方法将接收衬底4键合到松弛SiGe层6上。
则施主晶片10的键合面是松弛SiGe层6的自由面。
应该指出的是，与第一种实施方法不同，键合不必构成保存膜3中的应变的唯一措施：这是因为，如果松弛SiGe层6足够厚，则在已经转移这两层之后松弛SiGe层6可能参与或甚至保证膜3中的应变的保存。
因此SiGe层6的厚度可以在这一点上进行明智地选择，以便保存硅层中的更多或更少量的应变。
作为第一种实施方法，一旦已经键合了接收衬底4，就使用将在下面描述的一种或多种优选技术除去部分施主晶片10，以便将应变硅膜3转移到接收衬底4上和制造所希望的结构20。
在第一种情况下，参见图3e，在相对于层6的匹配层2一侧上的施主晶片10的所有那部分都被除去。
这样，如果松弛SiGe层6下面的材料是电绝缘体，则获得了最终的衬底上松弛SiGe上应变硅结构，特别是绝缘体上松弛SiGe上应变硅结构(还称为Si/SGOI结构)。
在第二种情况下，参见图4e，除去硅支撑衬底1和部分匹配层2。
这样，如果松弛SiGe层6下面的材料是电绝缘体，则获得了最终的衬底上松弛SiGe上应变硅上SiGe结构，特别是绝缘体上松弛SiGe上应变硅上SiGe结构(还称为SiGe/Si/SGOI结构)。
有利地除去部分匹配层2，以便保持结构20上的匹配层2的只有位于匹配层2中的至少一部分松弛SiGe层(在缓冲层上，使用上述制造匹配层2的一种特定方法外延生长的)。
因此，借助根据本发明的工艺可以制造包括应变材料层的几种结构(例如，如图1d、2d、3e和4e所示的)，每种结构都具有非常特殊的电性能。
参见图1d、2d、3e和4e，材料的除去构成制造这种结构的最终步骤。
第一种材料除去操作在于在已经预先消弱的匹配层2的区域中分离施主晶片。
因此，两种公知的非限制技术可以执行这种操作。
第一种技术，所谓的
Figure C03816211D0018141422QIETU
技术，是本领域技术人员熟知的(其说明可以在关于晶片减小技术的大量作品中发现)，其包括注入原子物质(如氢离子)，然后对后来将形成脆性区的注入区进行热处理和/或机械处理，或者供给能量，以便在脆性区中进行分离。
从在匹配层2中如此形成的脆性区进行分离可以除去晶片10的大部分，以便获得包括匹配层2的其余部分、应变硅膜3、任选的外延生长的上层如层6、任选的键合层和接收衬底4的结构。
第二种技术包括通过形成至少一层多孔层来获得消弱界面，例如在文献EP-A-0849788中所述的，然后对消弱层进行机械处理或供给能量，以便在消弱层中进行分离。
在支撑衬底1内、在支撑衬底1和匹配层2之间、在匹配层2中(例如在缓冲层和松弛层之间)或者在匹配层2上(就是说在匹配层2和应变硅膜3或任选的松弛SiGe层6之间)形成由多孔硅构成的消弱层。
为了在支撑衬底1内形成消弱层，有利地在单晶硅支撑衬底上生长多孔层，然后在多孔层上进行第二次生长，以便生长具有与支撑衬底的硅基本上相同的晶格参数的非多孔硅层；则支撑衬底1包括支撑衬底、多孔层和非多孔硅层。
分离消弱层使得可以除去至少一部分晶片10，以便获得包括晶片10的任选的其余部分、应变硅膜3、任选的外延生长上层如层6、任选的***键合层和接收衬底4的结构。
为了除去在分离之后留下的多孔硅，有利地进行晶片10的处理，如刻蚀操作或热处理。
如果多孔层位于支撑衬底1内，则为了除去支撑衬底1的其余部分而有利地进行重叠、化学-机械抛光和/或选择性化学刻蚀操作。
这两种非限制技术可以快速地、全部地除去晶片10的主要部分。
它们还提供在其它工艺例如根据本发明的工艺中再利用晶片10的被除去部分的可能性。
因此，如果被除去的部分是支撑衬底1，则可以在已经抛光了支撑衬底1的表面之后进行上述的用于重新形成匹配层2、膜3、和任选的SiGe层6和/或其它层的操作。
如果被除去的部分是支撑衬底1和至少一部分匹配层2，则可以在已经抛光了匹配层2的其余部分的表面之后，进行如上所述的匹配层2的其它部分、膜3的以及SiGe层6和/或其它层的可能重新形成。
例如根据上述两项技术之一的在分离晶片10之后执行的第二种材料除去操作是校正表面缺陷，或者，如果需要的话，除去匹配层2的其余部分。
如果希望除去匹配层2的所有其余部分(参见图1d和3e)，这个操作可以通过选择性化学刻蚀来进行，以便使应变硅膜3经受很少的或者几乎不经受刻蚀，由此形成刻蚀停止层。
在这种情况下，通过使用刻蚀液的湿刻蚀来刻蚀匹配层2的其余部分，其中刻蚀液具有相对于应变硅膜3的实质选择性，如包括HF/H2O2/CH3COOH(大约1/1000选择性)或HNA(氟化氢-硝酸-乙酸溶液)的溶液。
为了除去材料，也可以进行干刻蚀操作，如等离子体刻蚀，或者通过溅射。
这种化学方法具有快速除去薄层和避免在分离晶片之后使用通常采用的化学-机械抛光处理操作的主要优点。
因此，可以保持在外延期间获得的应变硅膜3的良好的表面质量和良好的厚度均匀性，在通过单一化学操作来完成材料除去的情况下不必进行机械处理步骤，由此防止出现缺陷，如应***化区，这是这种机械处理步骤可能导致的缺陷。
然而，在某些特定情况下，为了补偿任何小的表面粗糙度而采用软抛光。
然而，可以通过匹配层2的其余部分的重叠和/或化学机械抛光CMP通过机械或化学-机械研磨而有利地进行化学刻蚀操作，特别是在除去较厚层的情况下。
如果希望保持匹配层5的一部分(参见图2e和4e)，将有利地选择热处理或抛光，优选化学机械抛光CMP，以便除去在分离晶片10期间出现的任何粗糙度和厚度均匀性。
然而，也可以采用相对于在匹配层2中存在的Ge浓度的刻蚀选择性(并且浓度随着匹配层2的厚度而增加)，刻蚀慢下来或停止在位于匹配层2内的松弛层上。
利用包括TMAH的溶液的湿刻蚀例如非常适合于进行这种选择刻蚀，这种情况下匹配层2的松弛层具有在20％和30％之间的锗浓度。
这些技术是借助例子在本文献中提出的，但是它们不构成限制，本发明覆盖了根据本发明的工艺的所有适合于从施主晶片10除去材料的的任何类型的技术。
在结构20的一个特殊实施例中，可以在施主晶片10上进行一种或多种外延淀积，如Sie或SiGeC层的外延淀积，或者应变Si或SiC层的外延淀积，或者交替进行的SiGe或SiGeC和应变硅或SiC层的连续外延淀积，以便形成多层结构。
任选地，在膜3上进行硅的生长，以便使其增厚。
生长硅的第一个目的是重新找到膜3的初始增厚，它不必通过软抛光刻蚀或甚至清洗操作来消薄。
第二个目的涉及膜3下面的情况和作为粘性材料绝缘层，例如SiO2或Si3N4，其中可以增厚膜3，使其厚度变得比“标准硅临界厚度”更厚，而不损失其弹性应力。
从膜3的应力比例(stress ratio)值和从这个应力比例直接与Si1-xGex衬底(即x值)的Ge浓度有关的事实中可以发现“标准临界厚度”，其中在Si1-xGex衬底上已经生长或将要生长膜3；如果由于膜3的生长而使膜3的应力比例不变，则相关的锗浓度是在转移之前在其上已经生长了膜3的Si1-xGex衬底的锗浓度。
因此膜3的“标准临界厚度”可以直接与其上已经生长或将要生长膜3的Si1-xGex衬底的锗浓度有关。则可以在Friedrich Schaffler的“High-Mobility Si和Ge结构”(“Semiconductor Science Technology”12(1997)(1515-1549)中找到“标准临界厚度”的一些例子。
因此，申请人注意到，在包括粘性材料层和在粘性材料层上的应变硅膜3的结构中，膜3的临界厚度(在该临界厚度以外，膜3不会发生主要弹性应变)通常比其标准临界厚度更厚。
这个性能可能来源于适合于硅内部应力的绝缘材料的粘性。
因此，试验表明可以将膜3的厚度增加大约60纳米，而基本上没有应力损失。
则厚应变硅层可用作有源层(因此利用了这种材料所呈现的电子高迁移率)。
已经完成了最终结构，可以任选地进行处理步骤，如处理工艺，例如像退火操作那样，以便进一步增强施主晶片10和接收衬底4之间的键合界面。
本发明不限于SiGe晶格参数匹配层2，而是可以延伸到由III-V类型的材料或能使外延上生长的膜3的材料应变的其它材料的其它类型或其它半导体材料构成的匹配层2。
最后，本发明不仅仅涉及转移应变硅膜3，一般情况下还涉及根据本发明的工艺能被应变和转移的任何类型的半导体膜的转移。
在半导体层中，可以给它添加其它构成，如碳，所述层中的碳浓度基本上小于或等于50％，特别是具有小于或等于5％的浓度。

Claims (30)

1、一种含有从施主晶片(10)获得的应变半导体材料薄层的结构的制造方法，所述施主晶片(10)包括晶格参数匹配层(2)，所述晶格参数匹配层(2)包括选自具有第一晶格参数的半导体材料的材料的上层，其特征在于该方法包括如下步骤：
(a)在所述匹配层(2)的上层上生长选自半导体材料的膜(3)，该膜(3)是具有不同于第一晶格参数的标称晶格参数的材料，其中生长的膜具有足够小的厚度以使下面匹配层的上层的第一晶格参数得以保持并且该生长的膜由此被应变；
(b)在匹配层(2)中形成脆性区；
(c)在膜(3)一侧上键合接收衬底(4)至施主晶片(10)；和
(d)除去一部分施主晶片(10)，其包括供给能量，以便在脆性区水平上分离包括该膜(3)的施主晶片(10)的一部分，由此形成要制造的所述结构。
2、根据权利要求1的结构的制造的方法，其特征在于在步骤(d)之后，在匹配层(5)的未除去部分的表面上进行用于校正表面粗糙度的工艺。
3、根据权利要求1的结构的制造的方法，其特征在于步骤(d)还包括除去在供给能量之后留下的匹配层(2)。
4、根据权利要求3的结构的制造的方法，其特征在于除去留下的匹配层的部分包括相对于构成膜(3)的材料而对留下的匹配层(2)进行选择性刻蚀的操作。
5、根据权利要求4的结构的制造的方法，其特征在于还包括：
在步骤(c)之前，在接收衬底(4)的表面上形成由粘性的材料构成的绝缘层；
在步骤(d)中在已经除去匹配层(2)的其余部分之后，在膜(3)上生长与膜(3)的材料相同的材料。
6、根据权利要求5的结构的制造的方法，其特征在于通过生长材料而增厚的膜(3)：
-厚度比标准临界厚度更厚，其中超出该标准临界厚度则这种材料通常停止弹性应变；和
-弹性应变。
7、根据权利要求1-6中任一项的结构的制造的方法，其特征在于在步骤(a)之后，附加地进行在膜(3)上生长至少一个生长层(6)的步骤，从而膜(3)保持弹性应变。
8、根据权利要求7的结构的制造的方法，其特征在于生长的层(6)具有与第一晶格参数相同的标称晶格参数。
9、根据权利要求1-6中任一项的结构的制造的方法，其特征在于在步骤(a)和步骤(c)之间，附加地进行在膜(3)上生长不减少膜(3)的应变状态的层的步骤，这些生长层形成多层结构，该多层结构具有第一晶格参数的层和被应变成具有第一晶格参数的层的交替形式，该生长层(6)直接形成在作为具有第一晶格参数的层的膜上。
10、根据权利要求1-6中任一项的结构的制造的方法，其特征在于在步骤(a)和步骤(c)之间，附加地进行在接收衬底(4)和施主晶片(10)之间形成至少一个键合层的步骤，该键合层形成在接收衬底(4)上和/或施主晶片(10)的键合面上。
11、根据权利要求10的结构的制造的方法，其特征在于键合层由二氧化硅构成。
12、根据权利要求1-6中任一项的结构的制造的方法，其特征在于键合的步骤(c)是通过分子附着进行的。
13、根据权利要求1-6中任一项的结构的制造的方法，其特征在于键合是通过热处理以便增强键合力来实现的。
14、根据权利要求1-6中任一项的结构的制造的方法，其特征在于在步骤(b)中通过在等于注入深度的深度处向匹配层(2)中注入原子物质而形成脆性区。
15、根据权利要求1-6中任一项的结构的制造的方法，其特征在于在步骤(a)之前，在步骤(b)中通过使膜(3)下面的层多孔化而形成脆性区。
16、根据权利要求1-6中任一项的结构的制造的方法，其特征在于应变材料膜(3)由硅构成，并且匹配层(2)由硅锗构成，匹配层(2)包括缓冲层和上层，其中缓冲层的锗浓度随厚度上增加，所述上层在应变膜(3)下面被松弛。
17、根据权利要求16的结构的制造的方法，其特征在于在步骤(d)期间供给能量之后没有被除去的匹配层的一部分是匹配层(2)的上部松弛硅锗层的至少一部分。
18、根据权利要求16的结构的制造的方法，进一步包括在步骤(a)之后在膜(3)上生长至少一个生长层(6)的步骤，从而膜(3)保持弹性应变，其特征在于所述至少一个生长层(6)由松弛硅锗构成，其锗浓度等于匹配层(2)的松弛上层的锗浓度。
19、根据权利要求1-6中任一项的结构的制造的方法，其特征在于接收衬底(4)由硅构成。
20、根据权利要求1-6中任一项的结构的制造的方法，其特征在于晶片(10)包括进一步含有碳的至少一层，其中该层中的碳浓度小于或等于50％。
21、根据权利要求1-6中任一项的结构的制造的方法，其特征在于晶片(10)包括进一步含有碳的至少一层，其中层中的碳浓度小于或等于5％。
22、一种根据如下步骤从施主晶片(10)制造的衬底上半导体结构(20)，所述施主晶片(10)包括晶格参数匹配层(2)，所述晶格参数匹配层(2)包括选自具有第一晶格参数的半导体材料的材料的上层：
(a)在上层上生长半导体材料的膜(3)，该膜(3)是具有不同于第一晶格参数的标称晶格参数的材料，其中生长的膜具有足够小的厚度以使下面匹配层的上层的第一晶格参数得以保持并且该生长的膜由此被应变；
(b)在匹配层(2)中形成脆性区；
(c)在膜(3)一侧上键合接收衬底(4)至施主晶片(10)；和
(d)通过供给能量以便在脆性区水平上分离而除去施主晶片(10)的一部分，施主晶片(10)的所述部分包括膜(3)，
其中所述衬底上半导体结构的半导体厚度包括一部分匹配层(5)和膜(3)，该衬底是接收衬底(4)，其特征在于该一部分匹配层(5)的自由表面呈现分离后脆性区表面的特征。
23、根据权利要求22的衬底上半导体结构，其特征在于它还包括在所述衬底和膜(3)之间的与匹配层(5)的其余部分的材料相同的一层半导体材料。
24、一种衬底上半导体结构(20)，其特征在于该衬底上半导体结构(20)的半导体厚度由膜(3)和膜(3)上的多层结构构成，该膜(3)由具有第一晶格参数的应变半导体材料制成，该多层结构具有第一晶格参数的层和被应变成具有第一晶格参数的层的交替结构，与膜(3)直接相邻的生长层(6)是具有第一晶格参数的层，该多层结构在膜(3)上，且该膜在衬底(4)上。
25、一种绝缘体上半导体结构，其特征在于其半导体层包括被弹性应变的膜(3)，即使膜(3)的厚度比标准临界厚度更厚，其中超出该标准临界厚度则膜(3)的材料通常停止弹性应变。
26、根据权利要求22-24中任一项的结构(20)，其特征在于结构(20)包括位于结构(20)的半导体的厚度下面的电绝缘材料的层，以便使结构(20)是绝缘体上半导体结构。
27、根据权利要求22-25中任一项的结构，其特征在于膜(3)是硅制成的。
28、根据权利要求27的结构，其特征在于它包括与膜(3)相邻的SiGe层。
29、根据权利要求26的结构，其特征在于膜(3)是硅制成的。
30、根据权利要求29的结构，其特征在于它包括与膜(3)相邻的SiGe层。
CNB038162113A 2002-07-09 2003-07-09 制造包括应变半导体材料薄层的结构的方法 Expired - Lifetime CN100511636C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0208602A FR2842350B1 (fr) 2002-07-09 2002-07-09 Procede de transfert d'une couche de materiau semiconducteur contraint
FR0208602 2002-07-09

Publications (2)

Publication Number Publication Date
CN1666331A CN1666331A (zh) 2005-09-07
CN100511636C true CN100511636C (zh) 2009-07-08

Family

ID=29763665

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038162113A Expired - Lifetime CN100511636C (zh) 2002-07-09 2003-07-09 制造包括应变半导体材料薄层的结构的方法

Country Status (9)

Country Link
EP (1) EP1547146B1 (zh)
JP (3) JP4545586B2 (zh)
KR (1) KR100829644B1 (zh)
CN (1) CN100511636C (zh)
AT (1) ATE524827T1 (zh)
AU (1) AU2003247130A1 (zh)
FR (1) FR2842350B1 (zh)
TW (1) TWI296836B (zh)
WO (1) WO2004006326A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
FR2867310B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
US7282449B2 (en) 2004-03-05 2007-10-16 S.O.I.Tec Silicon On Insulator Technologies Thermal treatment of a semiconductor layer
FR2867307B1 (fr) 2004-03-05 2006-05-26 Soitec Silicon On Insulator Traitement thermique apres detachement smart-cut
US7217949B2 (en) * 2004-07-01 2007-05-15 International Business Machines Corporation Strained Si MOSFET on tensile-strained SiGe-on-insulator (SGOI)
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
FR2881877B1 (fr) * 2005-02-04 2007-08-31 Soitec Silicon On Insulator Transistor a effet de champ multi-grille a canal multi-couche
JP4654710B2 (ja) * 2005-02-24 2011-03-23 信越半導体株式会社 半導体ウェーハの製造方法
KR100714822B1 (ko) * 2005-07-29 2007-05-04 한양대학교 산학협력단 에스오아이 웨이퍼의 제조 방법
FR2892733B1 (fr) 2005-10-28 2008-02-01 Soitec Silicon On Insulator Relaxation de couches
FR2883661B1 (fr) * 2006-05-04 2008-04-25 Soitec Silicon On Insulator Transistor a effet de champ multi-grille a canal multi-couche
WO2008149699A1 (en) * 2007-06-01 2008-12-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and semiconductor device
US8178419B2 (en) 2008-02-05 2012-05-15 Twin Creeks Technologies, Inc. Method to texture a lamina surface within a photovoltaic cell
CN103165512A (zh) * 2011-12-14 2013-06-19 中国科学院上海微***与信息技术研究所 一种超薄绝缘体上半导体材料及其制备方法
US8916954B2 (en) 2012-02-05 2014-12-23 Gtat Corporation Multi-layer metal support
US8841161B2 (en) 2012-02-05 2014-09-23 GTAT.Corporation Method for forming flexible solar cells
US8785294B2 (en) 2012-07-26 2014-07-22 Gtat Corporation Silicon carbide lamina
US20140038329A1 (en) * 2012-08-02 2014-02-06 Gtat Corporation Epitaxial growth on thin lamina
US8946054B2 (en) 2013-04-19 2015-02-03 International Business Machines Corporation Crack control for substrate separation
CN108780734A (zh) * 2016-01-20 2018-11-09 麻省理工学院 载体基板上器件的制造
FR3051595B1 (fr) * 2016-05-17 2022-11-18 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant
FR3051596B1 (fr) 2016-05-17 2022-11-18 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant
WO2019096828A1 (en) 2017-11-15 2019-05-23 Smith & Nephew Plc Integrated sensor enabled wound monitoring and/or therapy dressings and systems

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3942672B2 (ja) * 1996-04-12 2007-07-11 キヤノンアネルバ株式会社 基板処理方法および基板処理装置
US5906951A (en) * 1997-04-30 1999-05-25 International Business Machines Corporation Strained Si/SiGe layers on insulator
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
JP4226175B2 (ja) * 1999-12-10 2009-02-18 富士通株式会社 半導体装置およびその製造方法
KR100429869B1 (ko) * 2000-01-07 2004-05-03 삼성전자주식회사 매몰 실리콘 저머늄층을 갖는 ｃｍｏｓ 집적회로 소자 및기판과 그의 제조방법
EP1252659A1 (en) * 2000-01-20 2002-10-30 Amberwave Systems Corporation Strained-silicon metal oxide semiconductor field effect transistors
EP1295319A2 (en) * 2000-06-22 2003-03-26 Massachusetts Institute Of Technology Etch stop layer system for sige devices
JP2004507084A (ja) * 2000-08-16 2004-03-04 マサチューセッツ　インスティテュート　オブ　テクノロジー グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
WO2002071493A2 (en) * 2001-03-02 2002-09-12 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed cmos electronics and high speed analog
US6603156B2 (en) * 2001-03-31 2003-08-05 International Business Machines Corporation Strained silicon on insulator structures

Also Published As

Publication number Publication date
EP1547146B1 (en) 2011-09-14
KR100829644B1 (ko) 2008-05-16
CN1666331A (zh) 2005-09-07
WO2004006326A1 (en) 2004-01-15
JP4602474B2 (ja) 2010-12-22
FR2842350A1 (fr) 2004-01-16
ATE524827T1 (de) 2011-09-15
JP2010199617A (ja) 2010-09-09
JP4545586B2 (ja) 2010-09-15
TWI296836B (en) 2008-05-11
AU2003247130A1 (en) 2004-01-23
JP2010219546A (ja) 2010-09-30
TW200409281A (en) 2004-06-01
KR20050018979A (ko) 2005-02-28
FR2842350B1 (fr) 2005-05-13
JP4602475B2 (ja) 2010-12-22
JP2005532686A (ja) 2005-10-27
EP1547146A1 (en) 2005-06-29

Similar Documents

Publication Publication Date Title
CN100511636C (zh) 制造包括应变半导体材料薄层的结构的方法
US7338883B2 (en) Process for transferring a layer of strained semiconductor material
CN100477150C (zh) 制造包含薄半导体层的结构的方法、所获得的中间结构以及该方法的应用
US7285495B2 (en) Methods for thermally treating a semiconductor layer
JP4173884B2 (ja) ゲルマニウム・オン・インシュレータ（ＧｅＯＩ）型ウェーハの製造方法
US20070278574A1 (en) Compound semiconductor-on-silicon wafer with a thermally soft insulator
US7544976B2 (en) Semiconductor heterostructure
JP7470233B2 (ja) 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ・ウエハ・プラットフォーム
US6995427B2 (en) Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
US11728207B2 (en) Method for fabricating a strained semiconductor-on-insulator substrate
CN102388448A (zh) 半导体材料薄层的形成
JP2002164520A (ja) 半導体ウェーハの製造方法
JPH0719839B2 (ja) 半導体基板の製造方法
US10672646B2 (en) Method for fabricating a strained semiconductor-on-insulator substrate
CN101147234A (zh) 完全混合式soi型多层结构
CN100361302C (zh) 混合衬底、集成半导体结构以及它们的制备方法
JP4853990B2 (ja) 絶縁体上に歪み結晶層を製造する方法、前記方法による半導体構造及び製造された半導体構造
EP1443550A1 (en) A method for fabricating a strained crystalline layer on an insulator, a semiconductor structure therefor, and a fabricated semiconductor structure
CN101692440A (zh) 混合晶向应变硅衬底及其制备方法
US20050023610A1 (en) Semiconductor-on-insulator structure having high-temperature elastic constraints

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SUTAIKE INC.

Free format text: FORMER NAME: SOITEC SILICON ON INSULATOR

CP01 Change in the name or title of a patent holder

Address after: French Bernini

Patentee after: SOITEC

Address before: French Bernini

Patentee before: S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20090708