FR2851848A1 - Relaxation a haute temperature d'une couche mince apres transfert - Google Patents
Relaxation a haute temperature d'une couche mince apres transfert Download PDFInfo
- Publication number
- FR2851848A1 FR2851848A1 FR0302519A FR0302519A FR2851848A1 FR 2851848 A1 FR2851848 A1 FR 2851848A1 FR 0302519 A FR0302519 A FR 0302519A FR 0302519 A FR0302519 A FR 0302519A FR 2851848 A1 FR2851848 A1 FR 2851848A1
- Authority
- FR
- France
- Prior art keywords
- layer
- vitreous
- substrate
- donor substrate
- constrained
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
L'invention concerne un procédé de formation sur un substrat d'une couche relaxée ou pseudo-relaxée, la couche relaxée étant en un matériau choisi parmi les matériaux semiconducteurs, caractérisé en ce qu'il comprend les étapes suivantes :(a) faire croître sur un substrat donneur (1) une couche contrainte (2) (2) élastiquement constituée du matériau choisi parmi les matériaux semiconducteurs ;(b) former sur la couche contrainte (2) ou sur un substrat récepteur (7), une couche vitreuse (4) constituée d'un matériau visqueux à partir d'une température de viscosité supérieure à environ 900°C ;(c) coller le substrat récepteur (7) à la couche contrainte (2) par l'intermédiaire de la couche vitreuse (4) formée à l'étape (b) ;(d) enlever le substrat donneur (1), pour former une structure (20) comprenant le substrat récepteur, la couche vitreuse (4) et la couche contrainte (2) ;(e) traiter thermiquement la structure à une température voisine ou supérieure à la température de viscosité.
Description
i
La présente invention concerne la formation sur un substrat d'une couche relaxée ou pseudo-relaxée, la couche relaxée étant en un matériau choisi parmi les matériaux semiconducteurs, afin de former une structure finale destinée à l'électronique, l'optique ou l'optoélectronique telle que par exemple une structure semiconducteur-sur-isolant.
La présente invention comprend en particulier la formation d'une couche contrainte sur et par la couche relaxée.
Par exemple, une couche de Si contraint par une couche de SiGe relaxée ou pseudo-relaxée peut à cet égard atteindre des propriétés 10 intéressantes telles qu'une mobilité des porteurs de charges de l'ordre de 100% plus importante que celle présente au sein d'une couche de Si relaxé.
On dit ici qu'une couche est " relaxée " si le matériau cristallin qui la constitue a un paramètre de maille sensiblement identique à son paramètre de maille nominal, c'est à dire au paramètre de maille du matériau sous sa forme 15 massive à l'équilibre.
A l'inverse, on appelle couche " contrainte " toute couche d'un matériau cristallin dont la structure cristalline est contrainte élastiquement en tension ou en compression lors d'une croissance cristalline, telle qu'une épitaxie, obligeant son paramètre de maille à être sensiblement différent du paramètre de maille 20 nominal de ce matériau.
Il est connu de former sur un substrat une couche relaxée, en mettant notamment en oeuvre un procédé comprenant les étapes suivantes: (1) épitaxie d'une couche mince en matériau semiconducteur sur un substrat donneur; (2) collage d'un substrat récepteur au niveau de la couche mince; (3) enlèvement du substrat donneur.
On peut ainsi réaliser une structure semiconducteur-sur-isolant, dans laquelle l'épaisseur semiconductrice est constituée au moins en partie de ladite couche mince relaxée et la couche isolante étant habituellement formée lors 30 d'une étape intermédiaire à l'étape (1) et à l'étape (2).
La réalisation de la relaxation de la couche mince peut être réalisée: ò au cours de la mise en oeuvre de l'étape (1) ; ou tors d'un traitement ultérieur.
Dans le premier cas, il est connu d'utiliser un substrat donneur constitué 5 d'un substrat support et d'une couche tampon, la couche tampon confinant des déformations plastiques pour que la couche mince sus- épitaxiée soit relaxée de toute contrainte. De tels procédés sont par exemple décrits dans les documents US 2002/0072130 et WO 99/53539.
Cependant, une couche tampon est souvent longue et coteuse à 10 réaliser.
Dans le deuxième cas, le substrat donneur ne comprend pas de couche tampon et l'étape (1) consiste alors à faire croître la couche mince de sorte qu'elle soit contrainte par le substrat donneur.
Ainsi, par exemple, on fera croître une couche de SiGe directement sur 15 un substrat de Si, sur une épaisseur telle que la couche de SiGe soit globalement contrainte.
Une première technique de relaxation de la couche de SiGe, notamment décrite dans le document de B. Hôllander et col. intitulé " Strain relaxation of pseudomorphic Si1.xGe, / Si(100) heterostructures after hydrogen or helium ion 20 implantation for virtual substrate fabrication " (dans Nuclear and Instruments and Methods in Physics Research B 175-177 (2001) 357 - 367) consiste à relaxer, avant la mise en oeuvre de l'étape (2), la couche de SiGe par implantation d'ions hydrogène ou d'hélium dans le substrat en Si à une profondeur déterminée.
Cependant, les taux de relaxation habituellement obtenus par cette première technique restent assez bas par rapport aux autres techniques.
L'étude d'une deuxième technique est notamment divulguée dans le document intitulé " Compliant Substrates:A comparative study of the relaxation mechanisms of strained films bonded to high and low viscosity " de Hobart et col. (Journal of electronic materials, vol.29, ni7, 2000).
Après enlèvement du substrat donneur lors de l'étape (3), est mis en oeuvre un traitement thermique pour relaxer ou pseudo-relaxer une couche de 5 SiGe contraint collée lors de l'étape (2) à un verre BPSG (abréviation anglosaxonne de " borophosphoro silicate glass ").
Au cours du traitement thermique, la couche contrainte semble ainsi se relaxer par l'intermédiaire de la couche de verre devenue visqueuse à la température du traitement.
Un intérêt de cette technique serait d'utiliser une couche en BPSG qui a une température de viscosité TG assez basse (de l'ordre de 6250C).
Cependant, pour des traitements thermiques mis en oeuvre postérieurement au traitement thermique de relaxation et à des températures plus élevées que TG, la viscosité de la couche de BPSG obtenue à ces 15 températures peut avoir des effets non souhaités, notamment sur la structure de la plaquette traitée.
Ainsi, par exemple, si des transistors sont réalisés dans la couche de SiGe relaxée ou pseudo-relaxée ou dans une couche de Si contrainte épitaxiée sur la couche de SiGe relaxée ou pseudo-relaxée, à une température 20 supérieure à TG, une partie des contraintes peuvent se relâcher par l'intermédiaire de la couche de verre devenue visqueuse, enlevant des contraintes à la couche de Si et ajoutant des contraintes dans la couche de SiGe.
Ce qui est contraire au but recherché ici qui est de conserver les 25 relaxations de la couche de SiGe pour contraindre au mieux la couche de Si.
La présente invention tente de vaincre cette difficulté en proposant un procédé de formation sur un substrat d'une couche relaxée ou pseudorelaxée, la couche relaxée étant en un matériau choisi parmi les matériaux semiconducteurs, caractérisé en ce qu'il comprend les étapes suivantes: (a) faire croître sur un substrat donneur une couche contrainte élastiquement constituée du matériau choisi parmi les matériaux semiconducteurs; (b) former sur la couche contrainte ou sur un substrat récepteur, une 5 couche vitreuse constituée d'un matériau visqueux à partir d'une température de viscosité supérieure à environ 900'C; (c) coller un substrat récepteur à la couche contrainte par l'intermédiaire de la couche vitreuse formée à l'étape (b); (d) enlever le substrat donneur, pour former une structure comprenant 10 le substrat récepteur, la couche vitreuse et la couche contrainte; (e) traiter thermiquement la structure à une température voisine ou supérieure à la température de viscosité.
D'autres caractéristiques du procédé de formation sur un substrat d'une couche relaxée ou pseudo-relaxée sont: - une dernière étape de croissance cristalline, sur la structure, d'un matériau choisi parmi les matériaux semiconducteurs, est mis en oeuvre; - l'étape (b) comprend les deux opérations successives: (b1) faire croître une couche en matériau semiconducteur sur la couche contrainte; (b2) réaliser un traitement contrôlé pour transformer au moins une partie de la couche formée à l'étape (b1), en matériau visqueux à partir de la température de viscosité, formant ainsi la couche vitreuse; - le substrat donneur est en Si et la couche contrainte est en Si1,,Ge,; - la couche de croissance de l'étape (b1) est en Si et le traitement contrôlé 25 mis en oeuvre lors de l'étape (b2) est un traitement d'oxydation thermique contrôlé pour transformer au moins une partie du Si de la couche formée lors de l'étape (bl) en SiO2, formant ainsi la couche vitreuse (4) en SiO2; - l'étape (e) comprend un traitement thermique à partir d'environ 9000G; - le matériau utilisé pour ladite croissance sur la structure est du Si; - la couche vitreuse formée au cours de l'étape (b) est isolante électriquement et la structure formée est donc une structure semiconducteur-sur-isolant, dont l'épaisseur semiconductrice comprend la couche contrainte ayant été relaxée ou pseudo-relaxée lors de l'étape (e).
D'autres aspects, buts et avantages de la présente invention apparaîtront mieux à la lecture de la description détaillée suivante de mise en oeuvre de procédés préférés de celle-ci, donnés à titre d'exemple non limitatif et faits en référence aux dessins annexés sur lesquels: Les figures la à li représentent les différentes étapes d'un premier 10 procédé selon l'invention.
Les figures 2a à 2i représentent les différentes étapes d'un deuxième procédé selon l'invention.
Un premier objectif de la présente invention consiste à former une couche utile relaxée ou pseudo-relaxée sur un substrat.
Une " couche utile " selon l'invention est une couche destinée à recevoir des composants pour l'électronique, l'optique, ou l'optoélectronique lors de traitements ultérieurs à la mise en oeuvre du procédé selon l'invention.
Un deuxième objectif de la présente invention consiste à former sur la couche relaxée ou pseudo-relaxée une couche utile de matériau contraint.
Un troisième objectif de la présente invention est de permettre de conserver une tenue de la relaxation au moins relative d'une couche initialement contrainte, lors de traitements thermiques à haute température.
C'est notamment de pouvoir conserver la tenue de la relaxation au moins relative d'une couche de Si1"xGex adjacente à une couche vitreuse 25 jusqu'à une température située entre environ 9000C et environ 12000C voire à une température plus élevée.
De tels traitements thermiques peuvent être mis en oeuvre lors d'épitaxies sur la couche de Si1 xGex relaxée, ou au cours d'autres process, tels que par exemple une réalisation de composants dans la couche de Si1 xGe, 30 etiou dans une couche sus-épitaxiée, telle qu'une couche de Si contraint.
Le procédé selon l'invention comprend les trois étapes principales (1), (2) et (3) précédemment évoquées.
En référence aux figures la à li, est décrit un procédé préféré selon l'invention.
En référence à la figure la, est représentée une plaquette source 10 conforme à l'invention.
La plaquette 10 est constituée d'un substrat donneur 1 et d'une couche contrainte en Si1 xGex 2.
Dans une première configuration du substrat donneur 1, ce dernier est 10 constitué entièrement de Si monocristallin ayant le premier paramètre de maille.
Ce substrat donneur 1 est alors avantageusement réalisé par croissance de Czochralski.
Dans une deuxième configuration du substrat donneur 1, ce dernier est un pseudo-susbtrat comprenant une couche supérieure en Si (non représentée 15 sur la figure 1), présentant une interface avec la couche contrainte 2 et ayant un premier paramètre de maille au niveau de son interface avec la couche contrainte 2.
Le premier paramètre de maille de la couche supérieure est avantageusement le paramètre de maille nominal du Si, afin que celui-ci soit 20 dans un état relaxé.
La couche supérieure a en outre une épaisseur suffisamment importante pour pouvoir imposer son paramètre de maille à la couche contrainte 2 susjacente, sans que cette dernière n'influence sensiblement la structure cristalline de la couche supérieure du substrat donneur 1.
Quelle que soit la configuration choisie pour le substrat donneur 1, ce dernier a une structure cristalline avec une densité de défauts structuraux, telles que des dislocations, faible.
De préférence, la couche contrainte 2 n'est constituée que d'une seule épaisseur de Si,-,Ge,.
La concentration de Ge dans cette couche contrainte 2 est préférentiellement supérieure à 17 %, soit une valeur de x supérieure à 0, 17.
Le Ge ayant un paramètre de maille supérieur d'environ 4,2 % au Si, le matériau choisi pour constituer cette couche contrainte 2 a ainsi un deuxième 5 paramètre de maille nominal qui est sensiblement supérieur au premier paramètre de maille.
La couche contrainte 2 formée est alors contrainte élastiquement en compression par le substrat donneur 1, c'est à dire qu'elle est contrainte d'avoir un paramètre de maille sensiblement inférieur du deuxième paramètre de maille 10 nominal du matériau la constituant, et donc d'avoir un paramètre de maille voisin du premier paramètre de maille.
La couche contrainte 2 a en outre préférentiellement une composition d'éléments atomiques sensiblement constante.
La couche contrainte 2 est avantageusement formée sur le substrat 15 donneur 1 par croissance cristalline, telle qu'une épitaxie en utilisant les techniques connues comme par exemple les techniques LPD, CVD et MBE (abréviations respectives de " Chemical Vapor Deposition " et " Molecular Beam Epitaxy ").
Pour obtenir une telle couche contrainte 2 sans trop de défauts 20 cristallographiques, comme par exemple des défauts ponctuels ou des défauts étendus tels que des dislocations, il est avantageux de choisir les matériaux cristallins constituant le substrat donneur 1 et la couche contrainte 2 (au voisinage de son interface avec le substrat support 1) de sorte qu'ils présentent une différence entre leur premier et leur deuxième paramètres de maille 25 nominaux respectifs suffisamment faible.
Par exemple, cette différence de paramètre de maille est typiquement comprise entre environ 0,5 % et environ 1,5 %, mais peut aussi présenter des valeurs plus importantes.
Par exemple, le Si1.xGex avec x=0,3 a un paramètre de maille nominal 30 supérieur d'environ 1,15 % à celui du Si.
D'autre part, il est préférable que la couche contrainte 2 ait une épaisseur sensiblement constante, afin qu'elle présente des propriétés intrinsèques sensiblement constantes et/ou pour faciliter le futur collage avec le substrat récepteur 5 (tel que représenté sur la figure 1 e).
Pour éviter une relaxation de la couche contrainte 2 ou une apparition de déformations internes de type plastique, l'épaisseur de cette dernière doit en outre rester inférieure à une épaisseur critique de contrainte élastique.
Cette épaisseur critique de contrainte élastique dépend principalement du matériau choisi pour la couche contrainte 2 et de ladite différence de 10 paramètre de maille avec le substrat donneur 1.
Mais elle dépend aussi de paramètres de croissance tels que la température à laquelle elle a été formée, des sites de nucléation à partir desquels elle a été épitaxiée, ou des techniques de croissance employées (par
exemple CVD ou MBE).
En ce qui concerne des valeurs d'épaisseur critique pour des couches de Si1-xGex, on pourra notamment se référer au document intitulé " Highmobility Si and Ge structures " de Friedrich Schaffler (" Semiconductor Science Technology " 12 (1997) 1515-1549).
Pour les autres matériaux, l'homme du métier se référera à l'état de la 20 technique pour connaître la valeur de l'épaisseur critique de contrainte élastique du matériau qu'il choisit pour la couche contrainte 2 formée sur le substrat donneur 1.
Ainsi, on choisira pour une couche de Si1 xGex ayant x compris entre 0,10 et 0,30, une épaisseur typique comprise entre environ 200 et 2000 , 25 préférentiellement entre 200 A et 500 en adaptant notamment les paramètres de croissance.
Une fois formée, la couche contrainte 2 a donc un paramètre de maille sensiblement voisin de celui de son substrat de croissance 1 et présente des contraintes élastiques internes en compression.
En référence à la figure lc, on forme sur la couche contrainte 2 ou sur le substrat récepteur 7 une couche vitreuse 4.
Le matériau constituant la couche vitreuse 4 est tel qu'il devient visqueux à partir d'une température de viscosité TG.
Dans le cadre de ce procédé selon l'invention, est choisi pour la composition de cette couche vitreuse 4, un matériau ayant une température TG élevée, de l'ordre de 900'C minimum.
Cette température de viscosité élevée permettra d'éviter à la couche vitreuse 4 de devenir visqueuse lors de traitements thermiques à haute 10 température, et d'éviter ainsi que notamment la structure 30 ou 40 (en référence aux figures 1 h et 1 i) formée en fin de procédé ne voit une partie de sa structure cristallographique se modifier avec cette couche vitreuse 4 devenue visqueuse.
Un unique traitement thermique à une température autour ou supérieur 15 à Tc, sera toutefois mis en oeuvre au cours du procédé selon l'invention (en référence à la figure 1 h), afin de faire relaxer la couche contrainte 2.
Et c'est notamment de pouvoir conserver la tenue de la relaxation au moins relative (qui sera obtenue lors d'une étape en référence à la figure 1 h) de la couche de Si,-,Gex jusqu'à une température située autour de 900'C voire à 20 une température plus élevée.
Le matériau de la couche vitreuse 4 est avantageusement un des matériaux suivants: SiO2, SiOxNy.
Lors de la formation d'une couche vitreuse 4 en SiOxNy, on pourra avantageusement jouer sur la valeur de y, afin de faire évoluer la température 25 de viscosité TG qui est pour ce matériau sensiblement fonction de la composition de l'azote.
Ainsi, avec une composition y croissante, il est alors possible de faire évoluer le TG de la couche vitreuse 4 typiquement entre un TG de l'ordre de celui du SiO2 (qui peut varier autour de 11 50'C) et un TG de l'ordre de celui du 30 Si3N4 (qui est supérieur à 1 5000C).
En jouant sur y, on peut ainsi couvrir une large gamme de TG.
Les valeurs TG de la couche vitreuse 4, si elles dépendent essentiellement du matériau de la couche vitreuse, peut aussi fluctuer selon les conditions dans lesquelles elle a été formée.
Dans un cas de figure avantageux, on pourra ainsi adapter les conditions de formation de la couche vitreuse 4 de façon contrôlée de sorte à sélectionner une TG "à la carte ".
On pourra ainsi jouer sur les paramètres de dépôt, telles que la température, le temps, le dosage et le potentiel de l'atmosphère gazeuse, etc. Des éléments de dopage pourront ainsi être ajoutés aux éléments principaux gazeux contenus dans l'atmosphère de vitrification, tels que du Bore et du Phosphore qui peuvent avoir la faculté de diminuer la TG.
Il est préférable que la couche vitreuse 4 soit déposée avant que le germanium contenu dans la couche contrainte 2 ne puisse diffuser dans 15 l'atmosphère, voire dans le substrat récepteur 7, notamment lorsque l'ensemble subit un traitement thermique à haute température, tel qu'un traitement de recuit de type RTA, ou un traitement d'oxydation sacrificielle.
Dans un mode de réalisation préféré de la couche vitreuse 4, on met en oeuvre les étapes suivantes: (bi) en référence à la figure 1 b, croissance d'une couche 3 en matériau semiconducteur sur la couche contrainte 2; puis (b2) en référence à la figure lc, mise en oeuvre d'un traitement contrôlé pour transformer au moins une partie de la couche formée à l'étape (bl), en matériau visqueux à partir de la température de viscosité, 25 formant ainsi la couche vitreuse 4.
Le matériau choisi pour la couche 3 est avantageusement en Si afin de ne pas modifier la contrainte dans la couche contrainte 2.
L'épaisseur de la couche 3 formée est typiquement comprise entre environ 5 et environ 5000 , plus particulièrement entre environ 100 A et 30 environ 1000 .
Pour les mêmes raisons que celles explicitées plus haut, la croissance cristalline lors de l'étape (bl) de la couche 3 est préférentiellement mise en oeuvre avant diffusion du Ge, c'est à dire à court terme après: la formation de la couche contrainte 2 si la température de formation de la couche contrainte 2 est maintenue; * une remontée en température postérieure à une redescente à température ambiante ayant été faite immédiatement après la formation de la couche contrainte 2.
La méthode préférentielle pour faire croître la couche 3 est une 10 croissance in situ directement en continuation de la croissance de la couche contrainte 2.
La technique de croissance utilisée lors de l'étape (bi) peut être une technique d'épitaxie LPD, CVD ou MBE.
La couche vitreuse 4 peut être réalisée par traitement thermique sous 15 atmosphère à composition déterminée.
Ainsi, une couche 3 en Si peut subir lors de l'étape (b2) un traitement d'oxydation thermique contrôlé afin de transformer cette couche 3 en une couche vitreuse 4 en SiO2.
Pendant cette dernière étape, il est important de doser précisément les 20 paramètres du traitement oxydant (tels que la température, la durée, la concentration en oxygène, les autres gaz de l'atmosphère oxydante, etc. ) afin de contrôler l'épaisseur d'oxyde formé, et d'arrêter l'oxydation au voisinage de l'interface entre les deux couches 2 et 3.
Pour une telle oxydation thermique, on utilisera de préférence une 25 atmosphère d'oxygène sèche ou de vapeur d'eau, à une pression égale ou supérieure à 1 atm.
On préférera alors jouer sur la durée d'oxydation pour contrôler l'oxydation de la couche 3.
Cependant, ce contrôle peut se faire en jouant sur un ou plusieurs autres paramètres, en combinaison ou non avec le paramètre temps.
On pourra notamment se référer au document US 6 352 942 pour plus de précisions quant à ce mode de réalisation d'une telle couche vitreuse 4 de SiC2 sur une couche de SiGe.
Selon un autre mode de réalisation de la couche vitreuse 4, et en remplacement desdites deux étapes (bl) et (b2) référencées respectivement par les figures lb et lc, est mis en oeuvre, immédiatement après la croissance de la couche contrainte 2 (afin d'éviter la diffusion du Ge), un dépôt d'espèces 10 atomiques constituées du matériau vitreux par des moyens de dépôts d'espèces atomiques.
Ainsi, on peut par exemple déposer des molécules de SiO2 sur la couche contrainte 2 afin de former la couche vitreuse 4 en SiO2.
Dans un mode de réalisation de la couche vitreuse 4 alternatif au 15 précédent, on peut: * déposer en premier lieu des espèces atomiques de Si amorphe pour former une couche de Si amorphe sur la couche contrainte de SiGe; puis: * oxyder thermiquement cette couche de Si amorphe et réaliser ainsi 20 une couche vitreuse 4 en SiO2.
En référence aux figures ld, le et lf, sont représentées des étapes de prélèvement de la couche contrainte 2 et de la couche vitreuse 4 à partir du substrat donneur 1 pour les transférer sur un substrat récepteur 7.
A cet effet, le procédé selon l'invention met en oeuvre une technique 25 composée de deux étapes principales successives: un collage du substrat récepteur 7 avec l'ensemble substrat donneur 1 - couche contrainte 2 couche vitreuse 4, au niveau de la couche vitreuse 4; * un enlèvement du substrat donneur 1.
En référence à la figure le, le collage du substrat récepteur 7 et de la couche vitreuse 4 est mis en oeuvre.
Avant collage, une étape optionnelle de formation d'une couche de collage sur la surface du substrat récepteur 7 peut être mise en oeuvre, cette 5 couche de collage ayant des propriétés liantes, à température ambiante ou à des températures plus élevées, avec le matériau de la couche vitreuse 4.
Ainsi, par exemple, une formation d'une couche de SiO2 sur le substrat récepteur 7 pourra améliorer la qualité du collage, notamment si la couche vitreuse 4 est en SiO210 Cette couche de collage en SiO2 est alors avantageusement réalisée par dépôt d'espèce atomiques de SiO2 ou par oxydation thermique de la surface du substrat récepteur 7 si la surface de ce dernier est en Si.
Une étape de préparation des surfaces à coller est, préalablement au collage, avantageusement mise en oeuvre afin de rendre ces surfaces les plus 15 lisses et les plus propres possibles.
Des traitements chimiques adaptés de nettoyage des surfaces à coller pourront être mis en oeuvre, tels que des faibles gravures chimiques, un traitement RCA, des bains ozonés, des rinçages, etc. Des traitements mécaniques ou mécano-chimiques peuvent aussi être 20 mis en oeuvre, tels qu'un polissage, une abrasion, une CMP (abréviation anglosaxonne de " Chemical Mechanical Planarization ") ou un bombardement d'espèces atomiques.
L'opération de collage en tant que telle s'effectue par une mise en contact des surfaces à coller.
Les liaisons de collage sont préférentiellement de nature moléculaire en utilisant des propriétés hydrophiles des surfaces à coller.
Pour attribuer ou accentuer les propriétés hydrophiles des surfaces à coller, des trempages préalables des deux structures à coller dans des bains peuvent être mis en oeuvre, tels que par exemple un rinçage à l'eau dé-ionisée.
Un recuit de l'ensemble collé peut en outre être mis en oeuvre pour renforcer les liaisons de collage, par exemple en modifiant la nature des liaisons de collage, telles que des liaisons de covalence ou autres liaisons.
Ainsi, dans le cas o la couche vitreuse 4 est en Sio2, un recuit peut 5 accentuer les liaisons de collage, notamment si une couche de collage en SiO2 a été formée préalablement au collage sur le substrat récepteur 7.
Pour plus de précisions quant aux techniques de collage, on pourra se référer notamment au document intitulé " Semiconductor Wafer Bonding " (Science and technology, Interscience Technology) par Q. Y. Tong, U. Gôsele 10 et Wiley.
Une fois l'ensemble collé, est mis en oeuvre un enlèvement de matière préféré selon l'invention, qui consiste à détacher le substrat donneur 1 au niveau d'une zone de fragilisation 6 présente dans le substrat donneur 1, par apport d'énergie.
En référence aux figures ld et le, cette zone de fragilisation 6 est une zone sensiblement parallèle à la surface de collage, et présente des fragilités de liaisons entre la partie inférieure 1A du substrat donneur 1 et la partie supérieure 1 B du substrat donneur 1, ces liaisons fragiles étant susceptibles d'être rompues sous un apport d'une énergie, telle qu'une énergie thermique ou 20 mécanique.
Selon un premier mode de réalisation de la zone de fragilisation 6, est mise en oeuvre une technique nommée Smart-Cut et comprenant en premier lieu une implantation d'espèces atomiques dans le substrat donneur 1, au niveau de la zone de fragilisation 6.
Les espèces implantées peuvent être de l'hydrogène, de l'hélium, un mélange de ces deux espèces ou d'autres espèces légères.
L'implantation a lieu de préférence juste avant collage.
L'énergie d'implantation est choisie pour que les espèces, implantées à travers la surface de la couche vitreuse 4, traversent l'épaisseur de la couche vitreuse 4, l'épaisseur de la couche contrainte 2 et une épaisseur déterminée de la partie supérieure 1 B du substrat récepteur 1.
Il est préférable d'implanter dans le substrat donneur 1 suffisamment profondément pour que la couche contrainte 2 ne subisse pas de dommages lors de l'étape de détachement du substrat donneur 1.
La profondeur d'implant dans le substrat donneur est ainsi typiquement de 1000 environ.
La fragilité des liaisons dans la zone de fragilisation 6 est trouvée principalement par le choix du dosage des espèces implantées, le dosage étant 10 ainsi typiquement compris entre 1016 cm2 et 1017 cm2, et plus précisément entre environ 2.1016 cm2 et environ 7.1016 cm2.
Le détachement au niveau de cette zone de fragilisation 6 s'effectue alors habituellement par apport d'énergie mécanique et/ou thermique.
Pour plus de précisions quant au procédé Smart-Cute, on se référera 15 notamment au document intitulé " Silicon-On-Insulator Technology: Materials to VLSI, 2nd Edition " de J.-P. Colinge édité chez " Kluwer Academic Publishers ", p.50 et 51.
Selon un deuxième mode de réalisation de la zone de fragilisation 6, est mise en oeuvre une technique notamment décrite dans le document EP 20 0 849 788.
La couche de fragilisation 6 est ici réalisée avant la formation de lacouche contrainte 2, et lors de la formation du substrat donneur 1.
La réalisation de la couche de fragilisation comprend les opérations principales suivantes: * formation d'une couche poreuse sur un substrat support 1A de Si e croissance d'une couche 1B de Si sur la couche poreuse.
L'ensemble substrat support 1A - couche poreuse - couche lB de Si constitue alors le substrat donneur 1, et la couche poreuse constitue alors la zone de fragilisation 6 du substrat donneur 1.
Un apport d'énergie, tel qu'un apport d'énergie thermique et/ou mécanique, au niveau de la zone de fragilisation 6 poreuse, conduit alors à un détachement le substrat support 1A de la couche 1 B. La technique préférée selon l'invention d'enlèvement de matière au 5 niveau d'une zone de fragilisation 6, réalisée selon un des deux modes de réalisation non limitatif ci-dessus, permet ainsi de retirer rapidement et en bloc une partie importante du substrat donneur 1.
Elle permet aussi de pouvoir réutiliser la partie retirée 1A du substrat donneur 1 dans un autre procédé, comme par exemple un procédé selon 10 l'invention.
Ainsi, une reformation d'une couche contrainte 2 sur la partie retirée 1A et d'une éventuelle autre partie d'un substrat donneur et/ou d'autres couches peut être mise en oeuvre, de préférence après un polissage de la surface de la partie retirée 1A.
En référence à la figure 1f, après détachement de la partie restante 1B de la partie enlevée lA du substrat donneur 1, est mis en oeuvre un enlèvement de matière de finition permettant d'enlever la partie restante 1 B. Des techniques de finition telles qu'un polissage, une abrasion, une planarisation CMP, un recuit thermique RTA, une oxydation sacrificielle, une 20 gravure chimique, prises seules ou en combinaison peuvent être mises en oeuvre pour enlever cette partie 1B et parfaire l'empilement (renforcement de l'interface de collage, élimination de rugosités, guérison de défauts, etc.).
De manière avantageuse, l'enlèvement de matière de finition met en oeuvre au moins en fin d'étape une gravure chimique sélective, prise en 25 combinaison ou non avec des moyens mécaniques.
Ainsi, des solutions à base de KOH, NH40H (hydroxyde d'ammonium), TMAH, EDP ou HNO3 ou des solutions actuellement à l'étude combinant des agents tels que HNO3, HN02H202 HF, H2SO4, H2SO2, CH3COOH, H202, et H20 (comme expliqué dans le document WO 99/53539, page 9) pourront être avantageusement employées pour graver sélectivement la partie 1B en Si vis à vis de la couche contrainte 2 en Sii-xGex.
Après l'étape de collage, une autre technique d'enlèvement de matière sans détachement et sans zone de fragilisation, peut être mise en oeuvre selon l'invention pour l'enlèvement du substrat donneur 1.
Elle consiste à mettre en oeuvre une gravure chimique et/ou mécanochimique.
On peut par exemple mettre en oeuvre des gravures éventuellement sélectives du ou des matériaux du substrat donneur 1 à retirer, selon un 10 procédé de type " etch-back ".
Cette technique consiste à graver le substrat donneur 1 " par derrière ", c 'est à dire à partir de la face libre du substrat donneur 1.
Des gravures par voie humide mettant en oeuvre des solutions de gravure adaptées aux matériaux à enlever peuvent être mises en oeuvre.
Des gravures par voie sèche peuvent également être mises en oeuvre pour enlever de la matière, telles que des gravures par plasma ou par pulvérisation.
La ou les gravures peuvent en outre être seulement chimiques ou électrochimiques ou photoélectrochimiques.
La ou les gravures peuvent être précédées ou suivies par une attaque mécanique du substrat donneur 1, tel un rodage, un polissage, une gravure mécanique ou une pulvérisation d'espèces atomiques.
La ou les gravures peuvent être accompagnées d'une attaque mécanique, tel qu'un polissage éventuellement combiné avec une action 25 d'abrasifs mécaniques dans un procédé CMP.
Toutes les techniques précitées d'enlèvement de matière du substrat donneur 1, sont proposées à titre d'exemple dans le présent document, mais ne constituent en rien une limitation, l'invention s'étendant à tous types de techniques aptes à enlever de la matière du substrat donneur 1, conformément 30 au procédé selon l'invention.
En référence à la figure lg, on obtient après enlèvement de matière une structure comprenant le substrat récepteur 7, la couche vitreuse 4 et la couche contrainte 2.
En référence à la figure 1h, un traitement thermique est alors mis en 5 oeuvre à une température voisine ou supérieure à la température de viscosité
TG
Ce traitement thermique a pour but principal de relaxer les contraintes dans la couche contrainte 2.
En effet, un traitement thermique à une température supérieure à ou 10 autour de la température de viscosité de la couche vitreuse 4, va provoquer une viscosité de cette dernière couche, qui va permettre à la couche contrainte de se détendre au niveau de son interface avec la couche vitreuse 4, entraînant une décompression d'au moins une partie de ses contraintes internes.
Ainsi, dans le cas o la couche vitreuse 4 est en SiO2 réalisée par 15 oxydation thermique, un traitement thermique à environ 10500C minimum, préférentiellement à environ 12000C minimum, pendant un temps déterminé va provoquer une relaxation ou une pseudo-relaxation de la couche contrainte 2.
Le traitement thermique dure typiquement entre quelques secondes et plusieurs heures.
La couche contrainte 2 devient donc une couche relaxée 2'.
D'autres effets du traitement thermique sur la structure peuvent être recherchés, en outre de la relaxation de la couche contrainte 2.
Un deuxième but recherché lorsque est mis en oeuvre le traitement thermique, peut en outre être de réaliser un recuit de renforcement de collage 25 entre le substrat récepteur 7 et la couche vitreuse 4.
En effet, la température choisie pour le traitement thermique étant supérieure à ou autour de la température de viscosité de la couche vitreuse 4, cette dernière, devenue temporairement visqueuse, peut créer des liaisons d'adhésion particulières et plus fortes avec le substrat récepteur 7.
On obtient alors au final une structure 30 constituée de Si,-,Ge, relaxé 2' / couche vitreuse 4 / substrat récepteur 7.
Cette structure 30 est une structure SGOI (acronyme anglo-saxon de " Silicon Germanium On Insulator ") dans le cas o la couche vitreuse 4 est isolante électriquement, tel que par exemple une couche vitreuse 4 en SiO2.
La couche de Si1 xGe, relaxé 2' de cette structure présente alors une surface ayant une rugosité de surface compatible avec une croissance d'un autre matériau cristallin.
Un léger traitement de surface, tel un polissage, adapté au SiixGex peut 10 éventuellement être mis en oeuvre pour améliorer les propriétés de surface.
En référence à la figure li, et dans une étape optionnelle de l'invention, est alors mise en oeuvre une croissance d'une couche 11 de Si sur la couche de Si1 xGex relaxé 2' avec une épaisseur sensiblement inférieure à l'épaisseur critique de contrainte du matériau qui la constitue, et qu'elle soit donc contrainte 15 par la couche de SiixGex relaxé 2'.
On obtient alors au final une structure 40 constituée de Si contraint / Si1.
xGex relaxé 2' / couche vitreuse 4 / substrat récepteur 7.
Cette structure 40 est une structure Si/SGOI dans le cas o la couche vitreuse 4 est isolante électriquement, tel que par exemple une couche vitreuse 20 4 en SiO2.
Une variante de ce procédé est présentée en référence aux figures 2a à 2i.
En référence aux figures 2a à 2i, et plus particulièrement à la figure 2c, le 25 procédé est globalement le même que celui décrit en référence aux figures la à 1 i, à l'exception de l'étape de transformation de la couche 3 en couche vitreuse 4 qui est ici mise en oeuvre de sorte que toute la couche 3 ne soit pas transformée.
Ainsi, il reste une partie de la couche 3 en Si intercalée entre la couche 30 vitreuse 4 et la couche contrainte 2, formant une couche intercalée 5.
Cette couche intercalée 5 est réalisée de sorte qu'elle ait une épaisseur typique autour de 10 nm, en tous les cas très inférieure à celle de la couche contrainte 2.
Lors du traitement thermique de relaxation de la contrainte de la couche 5 contrainte 2, cette dernière va vouloir diminuer son énergie interne de contrainte élastique en utilisant les propriétés de viscosité de la couche vitreuse 4 devenue visqueuse, et, du fait que la couche intercalée 5 soit de faible épaisseur par rapport à la couche contrainte 2 sus- jacente, la couche contrainte 2 va imposer son besoin de relaxation à la couche intercalée 5.
La couche contrainte 2 oblige ainsi la couche intercalée 5 au moins partiellement à la contrainte.
La couche contrainte 2 devient alors une couche relaxée 2' au moins partiellement.
Et la couche intercalée 5 relaxée devient alors une couche intercalée 15 contrainte 5'.
On trouvera notamment une discussion sur ce dernier point dans le document US 5 461 243, colonne 3, lignes 28 à 42.
En référence à la figure 2h, cette couche intercalée contrainte 5' est conservée après le traitement thermique de relaxation de la couche contrainte 20 2.
La structure formée est alors une structure 30 constituée de Si1 xGex relaxé / Si contraint / couche vitreuse 4 / substrat récepteur 7.
Cette structure 30 est une structure SG/SOI, dans le cas o la couche vitreuse 4 est isolante électriquement, tel que par exemple une couche vitreuse 25 4 en SiO2On peut alors éventuellement retirer, par exemple par gravure chimique sélective à base de HF:H202:CH3COOH (sélectivité d'environ 1:1000), la couche Si1-xGex relaxé 2', pour avoir au final une structure Si contraint / couche vitreuse 4 / substrat récepteur 7.
Cette structure est une structure SOI contraint, dans le cas o la couche vitreuse 4 est isolante électriquement, tel que par exemple une couche vitreuse 4 en SiO2.
Au lieu de mettre en oeuvre cette gravure chimique, on peut réaliser, en 5 référence à la figure 2i, une croissance d'une couche de Si reprise sur la couche relaxée 2' de sorte à former une couche de Si contraint i1, sensiblement identique à celle de la figure 1 i.
La structure formée est alors une structure 40 constituée de Si contraint I Sii-xGex relaxé / Si contraint / couche vitreuse 4 / substrat récepteur 7.
Cette structure 40 est une structure Si/SG/SOI, dans le cas o la couche vitreuse 4 est isolante électriquement, tel que par exemple une couche vitreuse 4 en SiO2.
Dans un cas de figure particulier o le traitement thermique de relaxation des contraintes de la couche contrainte 2 est effectué à une température et 15 pendant une durée supérieurs respectivement à une température et à une durée de référence à partir desquels le Ge diffuse dans le Si, le Ge contenu dans la couche contrainte 2 peut diffuser dans la couche intercalée contrainte 5'.
C'est pourquoi il est préférable de mettre en oeuvre la relaxation de la 20 couche en SiGe contrainte 2 avant la reprise de l'épitaxie de la couche de Si contrainte 1 1.
Mais, dans certains autres cas, cet effet de diffusion, s'il est convenablement contrôlé, peut être recherché.
Ainsi, la diffusion peut être contrôlée de sorte que les espèces de Ge se 25 répartissent de façon uniforme dans l'ensemble des deux couches 2 et 5, formant une unique couche de Sii.xGex ayant une concentration en Ge sensiblement uniformisée.
On trouvera notamment une discussion de ce dernier point dans le document US 5 461 243, colonne 3, lignes 48 à 58.
Selon l'un ou l'autre des deux procédés préférés selon l'invention cidessus, ou selon un équivalent de ceux-ci, des étapes en vue d'une réalisation de composants peuvent être intégrées ou succéder à ce procédé selon l'invention.
Ainsi, des étapes de préparation à la réalisation de composants peuvent être mises en oeuvre au cours du procédé, et à une température d'environ 9000C minimum sans altérer le taux de contraintes de la couche relaxée 2' et de la couche contrainte 11.
Elles sont mises en oeuvre au niveau de la couche 2 de SiGe contraint 10 de la structure SGOI en référence à la figure lg, de la couche 2' de SiGe relaxé ou pseudo-relaxé de la structure SGOI en référence à la figure 1h, ou dans la couche 11 de Si contraint de la structure Si/SGOI en référence à la figure 1 i.
On pourra par exemple entreprendre des traitements locaux destinés à graver des motifs dans les couches, par exemple par lithographie, par 15 photolithographie, par gravure aux ions réactifs ou par toute autre gravure avec masquage en motifs.
Dans un cas particulier, des motifs tels que des îlots sont ainsi gravés dans la couche contrainte 2 en SiGe afin d'aider à une bonne relaxation de la couche contrainte 2 lors de la mise en oeuvre ultérieure du traitement thermique 20 de relaxation.
Une ou plusieurs étapes de réalisation de composants, tels que des transistors, dans la couche de Si contraint 11 (ou dans la couche de SiGe relaxé 2' dans le cas o celle-ci n'est pas recouverte d'une couche de Si contraint 11) peuvent notamment être mises en oeuvre à une température 25 d'environ 9000C minimum sans altérer le taux de contraintes de la couche relaxée 2' et de la couche contrainte 11.
Dans un procédé particulier selon l'invention, des étapes de réalisation de composants sont mises en oeuvre au cours ou en continuité du traitement thermique de relaxation de la couche de SiGe contraint 2.
Dans un procédé particulier selon l'invention, l'étape d'épitaxie de la couche de Si contraint est mise en oeuvre au cours ou en continuité des étapes de réalisation de composants.
Les techniques décrites dans l'invention sont proposées à titre d'exemple dans le présent document, mais ne constituent en rien une limitation, l'invention s'étendant à tous types de techniques aptes à mettre en oeuvre un procédé selon l'invention.
Une ou plusieurs épitaxies quelconque(s) peu(ven)t être mise(s) en 10 oeuvre sur la structure finale (structure 30 ou 40 prise en référence à la figure 1 h. 1 i, 2h, 2i), telle qu'une épitaxie d'une couche de SiGe ou de SiGeC, ou une épitaxie d'une couche de Si ou de SiC contraint, ou des épitaxies successives de couches SiGe ou de SiGeC et de couches de Si ou de SiC contraint en alternance pour former une structure multicouches.
La structure finale achevée, on peut éventuellement mettre en oeuvre des traitements de finition, comprenant par exemple un recuit.
La présente invention ne se limite pas non plus à une couche contrainte 2 en SiGe, mais s'étend aussi à une constitution de la couche contrainte 2 en d'autres types de matériaux, de type 111-V ou Il-VI, ou à d'autres matériaux 20 semiconducteurs.
Dans les couches de semiconducteurs discutés dans ce document, d'autres constituants peuvent y être ajoutés, tel que du carbone avec une concentration de carbone dans la couche considérée sensiblement inférieure ou égale à 50 % ou, plus particulièrement avec une concentration inférieure ou 25 égale à 5 %.
Claims (17)
1. Procédé de formation sur un substrat d'une couche relaxée ou pseudorelaxée, la couche relaxée (2') étant en un matériau choisi parmi les matériaux semiconducteurs, caractérisé en ce qu'il comprend les étapes suivantes: (a) faire croître sur un substrat donneur (1) une couche contrainte (2) 10 élastiquement constituée du matériau choisi parmi les matériaux semiconducteurs; (b) former sur la couche contrainte (2) ou sur un substrat récepteur (7), une couche vitreuse (4) constituée d'un matériau visqueux à partir d'une température de viscosité supérieure à environ 9000C; (c) coller le substrat récepteur (7) à la couche contrainte (2) par l'intermédiaire de la couche vitreuse (4) formée à l'étape (b); (d) enlever le substrat donneur (1), pour former une structure comprenant le substrat récepteur (7), la couche vitreuse (4) et la couche contrainte (2) ; (e) traiter thermiquement la structure à une température voisine ou supérieure à la température de viscosité.
2. Procédé selon la revendication précédente, caractérisé en ce qu'il comprend en outre une dernière étape de croissance cristalline, sur la 25 structure, d'un matériau choisi parmi les matériaux semiconducteurs.
3. Procédé selon l'une des revendications précédentes, caractérisé en ce que l'étape (b) comprend les deux opérations successives: (bl) faire croître une couche en matériau semiconducteur sur la couche 30 contrainte (2); (b2) réaliser un traitement contrôlé pour transformer au moins une partie de la couche formée à l'étape (b1), en matériau visqueux à partir de la température de viscosité, formant ainsi la couche vitreuse (4).
4. Procédé selon l'une des revendications précédentes, caractérisé en ce qu'il comprend, avant l'étape (c), une formation d'une couche de collage sur au moins une des deux surfaces à coller.
5. Procédé selon la revendication précédente, caractérisé en ce que la 10 couche de collage est en SiO2.
6. Procédé selon l'une des revendications précédentes, caractérisé en ce que l'enlèvement de matière de l'étape (d) est essentiellement réalisé par un détachement au niveau d'une zone de fragilisation présente dans le substrat 15 donneur (1), à une profondeur voisine de l'épaisseur de la couche de surface, par apport d'énergie.
7. Procédé selon la revendication précédente, caractérisé en ce qu'il comprend en outre, avant l'étape (c), la formation de la zone de fragilisation 20 par implantation d'espèces atomiques dans le substrat donneur (1).
8. Procédé selon la revendication 6, caractérisé en ce qu'il comprend en outre, avant l'étape (a), une étape de formation du substrat donneur (1) comprenant les opérations suivantes: * former une couche poreuse (6) sur un substrat support cristallin (1A); e faire croître une couche cristalline (1 B) sur la couche poreuse (6); l'ensemble substrat support (lA) - couche poreuse (6) - couche cristalline (l B) constituant le substrat donneur (1), la couche poreuse constituant la zone de fragilisation du substrat donneur (1).
9. Procédé selon l'une des revendications précédentes, caractérisé en ce que l'enlèvement de matière de l'étape (d) comprend une gravure chimique sélective.
10. Procédé selon l'une des revendications précédentes, caractérisé en ce que la couche vitreuse (4) formée à l'étape (b) est isolante électriquement.
11. Procédé selon la revendication précédente, caractérisé en ce que la 10 couche vitreuse (4) formée à l'étape (b) est en SiO2.
12. Procédé selon l'une des revendications précédentes, caractérisé en ce que: e le substrat donneur (1) est en Si; et * la couche contrainte (2) est en Sii.xGex.
13. Procédé selon les deux revendications précédentes et la revendication 2, caractérisé en ce que: * la couche de croissance de l'étape (bl) est en Si; * le traitement contrôlé mis en oeuvre lors de l'étape (b2) est un traitement d'oxydation thermique contrôlé pour transformer au moins une partie du Si de la couche formée lors de l'étape (bl) en SiO2, formant ainsi la couche vitreuse (4) en SiO2.
14. Procédé selon l'une des trois revendications précédentes, caractérisé en ce que l'étape (e) comprend un traitement thermique à partir d'environ 9000C.
15. Procédé selon la revendication 2 combinée à l'une des quatre revendications précédentes, caractérisé en ce que le matériau utilisé pour la croissance sur la structure est du Si.
16. Procédé selon l'une des revendications précédentes, caractérisé en ce que la couche vitreuse (4) formée au cours de l'étape (b) est isolante électriquement et que la structure formée est donc une structure semiconducteur-sur-isolant, dont l'épaisseur semiconductrice comprend la couche contrainte (2) ayant été relaxée ou pseudo-relaxée lors de l'étape (e).
17. Procédé selon l'une des revendications précédentes, caractérisé en ce qu'il comprend en outre des étapes de préparation à la réalisation de composants et/ou des étapes de réalisation de composants dans la couche contrainte (2) ou dans une couche éventuellement sus-épitaxiée (11).
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0302519A FR2851848B1 (fr) | 2003-02-28 | 2003-02-28 | Relaxation a haute temperature d'une couche mince apres transfert |
| US10/784,017 US20040192067A1 (en) | 2003-02-28 | 2004-02-20 | Method for forming a relaxed or pseudo-relaxed useful layer on a substrate |
| PCT/IB2004/000931 WO2004077553A1 (fr) | 2003-02-28 | 2004-03-01 | Relaxation d'une couche mince a une temperature elevee apres son transfert |
| EP04715982A EP1597759A1 (fr) | 2003-02-28 | 2004-03-01 | Relaxation d'une couche mince a une temperature elevee apres son transfert |
| JP2006502499A JP2006519489A (ja) | 2003-02-28 | 2004-03-01 | 薄層の、移動後の高温における弛緩 |
| US11/181,414 US7348260B2 (en) | 2003-02-28 | 2005-07-13 | Method for forming a relaxed or pseudo-relaxed useful layer on a substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0302519A FR2851848B1 (fr) | 2003-02-28 | 2003-02-28 | Relaxation a haute temperature d'une couche mince apres transfert |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2851848A1 true FR2851848A1 (fr) | 2004-09-03 |
| FR2851848B1 FR2851848B1 (fr) | 2005-07-08 |
Family
ID=32843092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0302519A Expired - Lifetime FR2851848B1 (fr) | 2003-02-28 | 2003-02-28 | Relaxation a haute temperature d'une couche mince apres transfert |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP1597759A1 (fr) |
| JP (1) | JP2006519489A (fr) |
| FR (1) | FR2851848B1 (fr) |
| WO (1) | WO2004077553A1 (fr) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7235812B2 (en) * | 2004-09-13 | 2007-06-26 | International Business Machines Corporation | Method of creating defect free high Ge content (>25%) SiGe-on-insulator (SGOI) substrates using wafer bonding techniques |
| JP2006140187A (ja) * | 2004-11-10 | 2006-06-01 | Shin Etsu Handotai Co Ltd | 半導体ウェーハの製造方法 |
| FR2891281B1 (fr) * | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
| EP1858071A1 (fr) * | 2006-05-18 | 2007-11-21 | S.O.I.TEC. Silicon on Insulator Technologies S.A. | Procédé de fabrication d'une plaquette de type semi-conducteur sur isolant, et plaquette de type semi-conducteur sur isolant |
| FR2936903B1 (fr) * | 2008-10-07 | 2011-01-14 | Soitec Silicon On Insulator | Relaxation d'une couche de materiau contraint avec application d'un raidisseur |
| US8637383B2 (en) | 2010-12-23 | 2014-01-28 | Soitec | Strain relaxation using metal materials and related structures |
| CN102203904B (zh) | 2008-10-30 | 2013-11-20 | S.O.I.探测硅绝缘技术公司 | 形成具有减小的晶格应变的半导体材料层、半导体结构、装置的方法及包含具有减小的晶格应变的半导体材料层、半导体结构、装置的工程衬底 |
| US8536022B2 (en) * | 2010-05-19 | 2013-09-17 | Koninklijke Philips N.V. | Method of growing composite substrate using a relaxed strained layer |
| US8916450B2 (en) | 2012-08-02 | 2014-12-23 | International Business Machines Corporation | Method for improving quality of spalled material layers |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5882987A (en) * | 1997-08-26 | 1999-03-16 | International Business Machines Corporation | Smart-cut process for the production of thin semiconductor material films |
| US5906951A (en) * | 1997-04-30 | 1999-05-25 | International Business Machines Corporation | Strained Si/SiGe layers on insulator |
| DE10100194A1 (de) * | 2000-01-07 | 2001-07-19 | Samsung Electronics Co Ltd | Integrierte CMOS-Schaltungsvorrichtungen und Substrate mit eingegrabenen Silizium-Germanium-Schichten und Verfahren zur Herstellung derselben |
| WO2002015244A2 (fr) * | 2000-08-16 | 2002-02-21 | Massachusetts Institute Of Technology | Procede de production d'articles semiconducteurs par croissance epitaxiale graduelle |
| FR2818010A1 (fr) * | 2000-12-08 | 2002-06-14 | Commissariat Energie Atomique | Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses |
| EP1248294A2 (fr) * | 2001-04-06 | 2002-10-09 | Canon Kabushiki Kaisha | Méthode de fabrication d'un substrat semi-conducteur et un dispositif semi-conducteur |
| US20030003679A1 (en) * | 2001-06-29 | 2003-01-02 | Doyle Brian S. | Creation of high mobility channels in thin-body SOI devices |
| US6524935B1 (en) * | 2000-09-29 | 2003-02-25 | International Business Machines Corporation | Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020089032A1 (en) * | 1999-08-23 | 2002-07-11 | Feng-Yi Huang | Processing method for forming dislocation-free silicon-on-insulator substrate prepared by implantation of oxygen |
| JP4226175B2 (ja) * | 1999-12-10 | 2009-02-18 | 富士通株式会社 | 半導体装置およびその製造方法 |
| JP2001284558A (ja) * | 2000-03-31 | 2001-10-12 | Fujitsu Ltd | 積層半導体基板及びその製造方法並びに半導体装置 |
| JP3648466B2 (ja) * | 2001-06-29 | 2005-05-18 | 株式会社東芝 | 電界効果トランジスタ、半導体基板、電界効果トランジスタの製造方法及び半導体基板の製造方法 |
-
2003
- 2003-02-28 FR FR0302519A patent/FR2851848B1/fr not_active Expired - Lifetime
-
2004
- 2004-03-01 EP EP04715982A patent/EP1597759A1/fr not_active Withdrawn
- 2004-03-01 WO PCT/IB2004/000931 patent/WO2004077553A1/fr active Application Filing
- 2004-03-01 JP JP2006502499A patent/JP2006519489A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5906951A (en) * | 1997-04-30 | 1999-05-25 | International Business Machines Corporation | Strained Si/SiGe layers on insulator |
| US5882987A (en) * | 1997-08-26 | 1999-03-16 | International Business Machines Corporation | Smart-cut process for the production of thin semiconductor material films |
| DE10100194A1 (de) * | 2000-01-07 | 2001-07-19 | Samsung Electronics Co Ltd | Integrierte CMOS-Schaltungsvorrichtungen und Substrate mit eingegrabenen Silizium-Germanium-Schichten und Verfahren zur Herstellung derselben |
| WO2002015244A2 (fr) * | 2000-08-16 | 2002-02-21 | Massachusetts Institute Of Technology | Procede de production d'articles semiconducteurs par croissance epitaxiale graduelle |
| US6524935B1 (en) * | 2000-09-29 | 2003-02-25 | International Business Machines Corporation | Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique |
| FR2818010A1 (fr) * | 2000-12-08 | 2002-06-14 | Commissariat Energie Atomique | Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses |
| EP1248294A2 (fr) * | 2001-04-06 | 2002-10-09 | Canon Kabushiki Kaisha | Méthode de fabrication d'un substrat semi-conducteur et un dispositif semi-conducteur |
| US20030003679A1 (en) * | 2001-06-29 | 2003-01-02 | Doyle Brian S. | Creation of high mobility channels in thin-body SOI devices |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2851848B1 (fr) | 2005-07-08 |
| EP1597759A1 (fr) | 2005-11-23 |
| WO2004077553A1 (fr) | 2004-09-10 |
| JP2006519489A (ja) | 2006-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040192067A1 (en) | Method for forming a relaxed or pseudo-relaxed useful layer on a substrate | |
| US7348260B2 (en) | Method for forming a relaxed or pseudo-relaxed useful layer on a substrate | |
| FR2880988A1 (fr) | TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE | |
| FR2903808A1 (fr) | Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique | |
| WO2005086226A1 (fr) | Traitement thermique d’amelioration de la qualite d’une couche mince prelevee | |
| FR2842349A1 (fr) | Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon | |
| FR2782572A1 (fr) | Substrat "silicium-sur-isolant" (soi) et methode de fabrication dudit substrat | |
| FR2835096A1 (fr) | Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin | |
| FR2983342A1 (fr) | Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue | |
| FR2774511A1 (fr) | Substrat compliant en particulier pour un depot par hetero-epitaxie | |
| FR2842350A1 (fr) | Procede de transfert d'une couche de materiau semiconducteur contraint | |
| FR2907966A1 (fr) | Procede de fabrication d'un substrat. | |
| FR2884967A1 (fr) | TRANCHE sSOI A COUCHE DE SILICIUM TENDUE | |
| US10192778B2 (en) | Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof | |
| FR2844634A1 (fr) | Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon | |
| FR2913528A1 (fr) | Procede de fabrication d'un substrat comportant une couche d'oxyde enterree pour la realisation de composants electroniques ou analogues. | |
| FR2860340A1 (fr) | Collage indirect avec disparition de la couche de collage | |
| FR2851848A1 (fr) | Relaxation a haute temperature d'une couche mince apres transfert | |
| FR2851847A1 (fr) | Relaxation d'une couche mince apres transfert | |
| FR2926925A1 (fr) | Procede de fabrication d'heterostructures | |
| EP1786025B1 (fr) | Procédé de formation de couches non-contraintes | |
| FR2918792A1 (fr) | Procede de traitement de defauts d'interface dans un substrat. | |
| EP4006955A1 (fr) | Procédé basse température de fabrication d'un substrat semiconducteur sur isolant | |
| WO2005001915A2 (fr) | Procede de realisation d'une structure empilee par transfert de couche mince | |
| WO2005013317A2 (fr) | Structure semiconducteur-sur-isolant contrainte ayant une tenue des contraintes aux hautes temperatures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name |
Owner name: SOITEC, FR Effective date: 20120423 |
|
| PLFP | Fee payment |
Year of fee payment: 14 |
|
| PLFP | Fee payment |
Year of fee payment: 15 |
|
| PLFP | Fee payment |
Year of fee payment: 16 |
|
| PLFP | Fee payment |
Year of fee payment: 18 |
|
| PLFP | Fee payment |
Year of fee payment: 19 |
|
| PLFP | Fee payment |
Year of fee payment: 20 |