FR2855909A1 - Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat - Google Patents

Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat Download PDF

Info

Publication number
FR2855909A1
FR2855909A1 FR0306845A FR0306845A FR2855909A1 FR 2855909 A1 FR2855909 A1 FR 2855909A1 FR 0306845 A FR0306845 A FR 0306845A FR 0306845 A FR0306845 A FR 0306845A FR 2855909 A1 FR2855909 A1 FR 2855909A1
Authority
FR
France
Prior art keywords
layer
substrate
useful layer
silicon
useful
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0306845A
Other languages
English (en)
Other versions
FR2855909B1 (fr
Inventor
Bruno Ghyselen
Cecile Aulnette
Benoit Bataillou
Carlos Mazure
Hubert Moriceau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Soitec SA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR0306845A priority Critical patent/FR2855909B1/fr
Priority to US10/686,084 priority patent/US7115481B2/en
Priority to PCT/FR2004/001368 priority patent/WO2005004232A1/fr
Priority to KR1020057022437A priority patent/KR100751150B1/ko
Priority to JP2006508351A priority patent/JP4625913B2/ja
Priority to CNB2004800118243A priority patent/CN100358124C/zh
Priority to EP04767237A priority patent/EP1631983A1/fr
Publication of FR2855909A1 publication Critical patent/FR2855909A1/fr
Application granted granted Critical
Publication of FR2855909B1 publication Critical patent/FR2855909B1/fr
Priority to US11/509,047 priority patent/US7407867B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

L'invention concerne un procédé d'obtention concomitante d'au moins une paire de structures (51,52) comprenant chacune une couche utile (110,120) reportée sur un substrat (71,2).Ce procédé est remarquable en ce qu'il comprend les étapes consistant à :a) préparer une structure de rang 1 comprenant une couche utile reportée sur un substrat support (2),b) former une zone de fragilisation à l'intérieur de ladite couche utile, de façon à y définir une couche utile avant (110) et une couche utile arrière (120),c) faire adhérer un substrat raidisseur (71) sur la ladite couche utile avant (110),d) procéder au détachement de l'empilement de couches le long de la zone de fragilisation, pour obtenir deux structures de rang 2, la première (51) comprenant ledit substrat support (2) et ladite couche utile arrière (120) et la seconde (52) comprenant ledit substrat raidisseur (71) et ladite couche utile avant (110).Applications dans les domaines de l'électronique, l'optoélectronique ou l'optique.

Description

La présente invention concerne un procédé 5 d'obtention concomitante d'au
moins deux structures comprenant chacune au moins une couche utile reportée sur un substrat pour des applications dans les domaines
de l'électronique, l'opto-électronique ou l'optique.
On connaît d'après l'état de la technique, 10 plusieurs procédés de report de couche.
L'un d'entre eux consiste à implanter des espèces atomiques sous la surface d'un substrat source, de façon à y créer une zone de fragilisation qui délimite une couche mince. On procède ensuite à la mise 15 en contact de la face libre de cette couche mince avec un substrat support, puis au détachement de ladite couche mince, du reste du substrat source et à son report sur ledit substrat support.
Pour la description de ce procédé on pourra se 20 référer à la littérature concernant le procédé connu sous la marque déposée "Smart Cut".
Ce type de procédé génère un reste de substrat source qu'il faut recycler pour qu'il puisse être réutilisé lors d'un nouveau transfert de couche.
Ceci implique des opérations de polissage et de finition qui peuvent être longues et coûteuses,tant par le prix du matériel utilisé pour les effectuer que par le temps passé à leur réalisation. En outre, pour certains matériaux extrêmement durs comme le carbure de 30 silicium, les étapes de recyclage précitées peuvent se révéler très longues et fastidieuses.
On connaît également un procédé de transfert de couche connu sous l'acronyme "BESOI" de la terminologie anglo-saxonne "Bond and Etch Back Silicon On Insulator", selon lequel après avoir collé par 5 adhésion moléculaire un substrat source sur un substrat support, on procède au rodage et/ou à la gravure par attaque chimique puis au polissage de la surface libre (ou face arrière) de ce substrat source, jusqu'à obtenir sur ledit support, une couche mince de l'épaisseur 10 souhaitée.
On notera qu'un tel procédé suppose la destruction de la majeure partie du substrat source à chaque structure réalisée, de sorte qu'il n'est pas rentable d'un point de vue économique, notamment lorsque 15 le matériau constituant la couche mince à reporter est cher.
Enfin, dans le cas particulier des substrats de type "SOI" ("SOI" étant l'acronyme de l'expression anglo-saxonne "Silicon On Insulator" qui signifie 20 "silicium sur isolant") qui comprennent une couche de silicium épaisse recouverte d'une couche d'oxyde de silicium (SiO2) enterrée et d'une couche de silicium superficielle reportée, les mêmes problèmes de recyclage se posent pour le substrat de silicium ayant servi à 25 former ladite couche reportée.
Par ailleurs, outre les problèmes de recyclage évoqués ci-dessus, il est également difficile de transférer des couches très fines, c'est à dire dont l'épaisseur est inférieure à 100 nanomètres (100 nm) 30 avec le procédé de type Smart Cut précité. En effet, les couches fines reportées présentent alors de nombreux défauts, tels que des cloques, dus par exemple au traitement effectué pour renforcer l'interface de collage entre cette couche fine et le substrat support.
Ce problème de transfert de couches très minces de bonne qualité existe également dans les 5 substrats SOI, dans lesquels on constate qu'en dessous d'une certaine épaisseur en particulier de la couche d'oxyde enterrée, par exemple 20 nm, la couche de silicium transférée, présente des défauts, ces derniers étant d'autant plus marqués que l'on utilise en outre un 10 traitement thermique à haute température. A ce sujet, on peut se référer à l'article de Q.-Y. Tong, G. Cha, R. Gafiteau et U. Gâsele, "Low temperature wafer direct bonding", J. Microelectromech Syst., 3, 29, (1994).
Lors des traitements thermiques, par exemple 15 de renforcement de l'interface de collage, dit "traitement de stabilisation", intervenant après l'étape de détachement, il se forme un gaz au niveau de l'interface de collage. Dans le cas d'un substrat SOI épais, l'épaisseur de la couche transférée est 20 importante et joue le rôle de raidisseur.
Dans le cas d'un substrat SOI fin dans lequel la couche transférée et/ou la couche d'oxyde sont fines, les phénomènes précités d'absorption et d'effet raidisseur n'ont pas lieu et le dégazage conduit à 25 l'apparition d'un mauvais collage.
Enfin, on sait également d'après le document WO 01/15218 que les étapes d'implantation d'espèces atomiques et de détachement créent des défauts et que ceux-ci sont concentrés majoritairement à l'intérieur de 30 la couche à reporter. Plus celle-ci sera mince et plus elle sera de mauvaise qualité.
La présente invention a pour objet de résoudre les inconvénients précités et de fournir un procédé de transfert de couches économique, limitant le nombre de substrats source à recycler.
A cet effet, l'invention concerne un procédé d'obtention concomitante d'au moins une paire de structures comprenant chacune au moins une couche utile reportée sur un substrat, pour des applications dans les domaines de l'électronique, l'optoélectronique ou 10 l'optique.
Conformément à l'invention, ce procédé comprend les étapes suivantes consistant à : a) préparer une structure dite de rang 1, comprenant une couche utile reportée sur un substrat 15 support, b) former une zone de fragilisation à l'intérieur de ladite couche utile de la structure de rang 1, par implantation d'espèces atomiques, de façon à y définir deux couches, dites "couche utile avant" et 20 "couche utile arrière", la couche utile arrière étant située entre ladite couche utile avant et ledit substrat support, c) faire adhérer un substrat raidisseur sur la surface libre de ladite couche utile avant, d) procéder au détachement de l'empilement de couches obtenu à l'étape c), le long de ladite zone de fragilisation, par applications de contraintes, de façon à obtenir deux structures dites de rang 2, la première comprenant au moins ledit substrat support et ladite 30 couche utile arrière et la seconde comprenant au moins ledit substrat raidisseur et ladite couche utile avant.
Selon une variante de réalisation de l'invention, on répète le cycle des opérations décrites aux étapes b) à d) en utilisant comme structure de départ au moins l'une des structures de rang 2 et en 5 utilisant des substrats raidisseurs et on réitère, le cas échéant, ce cycle d'opérations au moins une fois, à partir d'au moins l'une des structures de rang(s) suivant(s).
De préférence, l'opération de report de 10 l'étape a) comprend une étape de collage, la couche utile venant directement au contact du substrat support, ou bien une ou plusieurs couches intermédiaires étant insérées entre la couche utile et le substrat support.
De préférence également, l'opération d'adhésion de l'étape c) se fait par collage, le substrat raidisseur venant directement au contact de la surface libre de la couche utile avant, ou bien au moins une couche intercalaire étant insérée entre le substrat raidisseur et la surface libre de la couche utile avant. 20 De façon avantageuse, le collage précité se fait par adhésion moléculaire.
Selon d'autres caractéristiques avantageuses et non limitatives de l'invention, prises seules ou en combinaison: - la couche intermédiaire est réalisée dans un matériau choisi parmi l'oxyde de silicium (SiO2), le nitrure de silicium (Si3N4), les matériaux isolants à forte permittivité, le diamant et le silicium contraint; - la couche intercalaire est réalisée dans un 30 matériau choisi parmi l'oxyde de silicium (SiO2), le nitrure de silicium (Si3N4), les matériaux isolants à forte permittivité, le diamant; - au moins l'un des éléments parmi le substrat support, le substrat raidisseur et la couche utile est réalisé dans un matériau semiconducteur; - le substrat support comprend au moins une 5 couche d'un matériau choisi parmi le silicium, le carbure de silicium, le saphir, le diamant, le germanium, le quartz, le zircane stabilisé yttrium et un alliage de carbure de silicum; - le substrat raidisseur comprend au moins une 10 couche d'un matériau choisi parmi le silicium, le carbure de silicium, le saphir, le diamant, le germanium, le quartz, le zircane stabilisé yttrium et un alliage de carbure de silicum; - la couche utile est réalisée dans un 15 matériau choisi parmi le silicium, le carbure de silicium, le saphir, le diamant, le germanium, le silicium-germanium, les composés III-V et les composés II-VI; - selon une variante particulière, le substrat 20 support est en silicium mono ou polycristallin, la couche utile en silicium monocristallin, le substrat raidisseur en silicium mono ou polycristallin, la couche intermédiaire et la couche intercalaire en oxyde de silicium; - la couche utile de la structure de rang 1 est obtenue par formation d'une zone de fragilisation initiale à l'intérieur d'un substrat source, cette zone de fragilisation initiale séparant ladite couche utile du reste du substrat source, par application de ce 30 substrat source sur ledit substrat support puis par détachement dudit reste le long de la zone de fragilisation initiale; - la zone de fragilisation initiale est formée par implantation d'espèces atomiques ou est une zone poreuse.
D'autres caractéristiques et avantages de 5 l'invention apparaîtront à la lecture de la description suivante de plusieurs modes de réalisation de l'invention. Cette description est faite en référence aux dessins annexés dans lesquels: - les figures 1A à 1C sont des schémas 10 illustrant les différentes étapes d'un procédé d'obtention d'une structure comprenant une couche utile reportée sur un substrat support; - les figures 2A à 2C sont des schémas illustrant une variante de réalisation du procédé 15 représenté sur les figures 1A à 1C selon laquelle on obtient une structure comprenant une couche utile reportée sur un substrat à l'aide d'une couche intermédiaire; - les figures 3A à 3F sont des schémas 20 illustrant les différentes étapes d'un premier mode de réalisation du procédé d'obtention concomitante d'au moins une paire de structures selon l'invention; - les figures 4A à 4F sont des schémas illustrant une variante de réalisation du procédé 25 représenté sur les figures 3A à 3F; - et les figures 5A à 5F sont des schémas illustrant les différentes étapes d'un second mode de réalisation du procédé conforme à l'invention.
Le procédé conforme à l'invention est réalisé 30 à partir d'une première structure 5 ou 5', dite de rang 1, obtenue par exemple par l'un des procédés dont les étapes successives sont illustrées sur les figures 1A à 1C ou 2A à 2C.
On peut voir sur la figure 1A, un substrat source 1 présentant intérieurement une zone de 5 fragilisation 4 délimitant deux parties, à savoir une couche utile 11 et le reste 12 de ce substrat source ou partie arrière. Dans la suite de la description et des revendications, cette zone de fragilisation 4 est dénommée "zone de fragilisation initiale".
Le substrat source 1 présente une face 13, dite "face avant", destinée à venir au contact d'un substrat support 2 qui sera décrit ultérieurement.
De façon avantageuse, le substrat source 1 est choisi parmi les matériaux semi-conducteurs, notamment 15 ceux couramment utilisés pour des applications dans les domaines de l'électronique, l'opto-électronique ou l'optique.
A titre d'exemple purement illustratif, il peut s'agir du silicium, du carbure de silicium, du 20 saphir, du diamant, du germanium, du siliciumgermanium, des composés III-V et des composés II-VI.
Les composés III-V sont des composés dont l'un des éléments appartient à la colonne III de la classification périodique et l'autre à la colonne V, 25 tels que par exemple, le nitrure de gallium (GaN), l'arséniure de gallium (AsGa) ou le phosphure d'indium (InP).
Les composés II-VI sont des composés dont l'un des éléments appartient à la colonne II de la 30 classification périodique et l'autre à la colonne VI, tel que par exemple, le tellurure de cadmium (CdTe).
Le substrat source 1 peut également être un substrat composite, c'est-àdire un substrat composé d'une partie massive, par exemple en silicium, sur laquelle repose une couche tampon, par exemple en silicium-germanium (SiGe).
Selon une première variante de réalisation, la zone de fragilisation initiale 4 peut être obtenue par implantation d'espèces atomiques.
Par implantation d'espèces atomiques, on 10 entend tout bombardement d'espèces atomiques, moléculaires ou ioniques, susceptible d'introduire ces espèces dans un matériau, avec un maximum de concentration de ces espèces située à une profondeur déterminée par rapport à la surface bombardée 13.
L'implantation des espèces atomiques dans ledit substrat source 1 peut être réalisée par exemple, grâce à un implanteur par faisceau d'ions ou par un implanteur par immersion dans un plasma.
De préférence cette implantation est réalisée 20 par bombardement ionique. De préférence encore, l'espèce ionique implantée est de l'hydrogène. D'autres espèces ioniques peuvent avantageusement être utilisées seules ou en combinaison avec l'hydrogène, tels les gaz rares (l'hélium par exemple).
Cette implantation a pour effet de créer dans le volume du substrat source 1 et à une profondeur moyenne de pénétration des ions, la zone de fragilisation initiale 4 qui s'étend sensiblement parallèlement au plan de la face avant 13. La couche 30 utile 11 s'étend entre la face avant 13 et cette zone de fragilisation 4.
Pour la réalisation de cette étape, on pourra par exemple se référer à la littérature concernant le procédé connu sous la marque déposée "Smart Cut".
La zone de fragilisation initiale 4 peut 5 également être constituée par une couche poreuse obtenue par exemple comme décrit dans le document EP-0 849 788.
Dans ce cas, la couche utile 11 est obtenue par épitaxie.
Le substrat support 2 a un rôle de support 10 mécanique et présente généralement de ce fait une épaisseur d'au moins environ 300 micromètres.
Il est constitué de préférence de n'importe quel matériau semi-conducteur mono ou poly-cristallin utilisé couramment dans les applications précitées.
Ce substrat support 2 peut être un substrat massif monocouche choisi par exemple parmi le silicium, le carbure de silicium, le saphir, le diamant, le germanium, le quartz, le zircane stabilisé yttrium (ZrO2 (Y03)) ou un alliage de carbure de silicium.
Le substrat support 2 présente une face 20, dite "face avant" car destinée à recevoir la face avant 13 du substrat source 1.
Ensuite, comme représenté sur la figure lB, la face avant 13 de la couche utile 11 est collée 25 directement sur le substrat support 2, c'est-àdire sans couche intermédiaire. De façon avantageuse, ce collage est réalisé par adhésion moléculaire.
Après une éventuelle étape de recuit thermique, on procède au détachement du reste 12 le long 30 de la zone de fragilisation initiale 4 par application de contraintes (voir figure 1C). Il
On utilise pour ce faire l'une des techniques suivantes parmi: l'application de contraintes d'origine mécanique, électrique, la gravure chimique ou l'apport d'énergie, par exemple l'utilisation d'un laser, de 5 micro-ondes, d'un chauffage inductif, d'un traitement thermique dans un four. Ces techniques permettant le détachement sont connues de l'homme du métier et ne seront pas décrites plus en détail. Elles peuvent être utilisées seules ou en combinaison.
On obtient ainsi la structure dite de rang 1, référencée 5, comprenant la couche utile 11 reportée sur un substrat support 2.
Les figures 2A à 2C illustrent une variante de réalisation du procédé qui vient d'être décrit 15 conjointement avec les figures lA à lC mais qui diffère de celui-ci en ce qu'au moins une couche intermédiaire 3 est insérée entre la couche utile l1 et le substrat support 2.
Toutefois, à des fins de simplification, sur 20 les figures 2A à 2C et sur les figures 5A à 5F, une seule couche intermédiaire 3 a été représentée.
De façon avantageuse, chacune de ces couches intermédiaires 3 est réalisée dans un matériau choisi parmi l'oxyde de silicium (SiO2), le nitrure de silicium 25 (Si3N4), les matériaux isolants à forte permittivité et le diamant.
Il est également possible d'avoir une couche intermédiaire de silicium contraint sur une couche utile de silicium-germanium relaxée (SiGe). Dans le cas o 30 l'on a plusieurs couches intermédiaires 3, celles-ci peuvent être de même nature ou de natures différentes.
Cette couche intermédiaire 3 peut être obtenue par des techniques de dépôt chimique en phase vapeur ou toute autre technique connue de l'homme du métier, réalisées soit sur la face avant 20 du substrat support 5 2, soit sur la face avant 13 du substrat source 1, soit sur ces deux faces avant et ce, avant que ces deux substrats ne soient appliqués l'un contre l'autre.
Lorsque cette couche intermédiaire 3 est une couche d'oxyde, elle peut également être obtenue par 10 oxydation thermique de l'un ou l'autre des deux substrats 1 ou 2.
Quelle que soit la façon dont la ou les couches intermédiaires 3 ont été obtenues, la surface libre de la couche intermédiaire supérieure est collée 15 contre la surface libre du substrat 1 ou 2 en regard, de préférence par adhésion moléculaire.
A l'issue de cette variante de réalisation du procédé, on obtient une première structure de rang 1 référencée 5', comprenant le substrat source 2, la 20 couche utile 11 et la couche intermédiaire 3 insérée entre eux.
Dans la suite de la description et des
revendications, le terme "reportée" pour une structure de rang 1 signifie qu'une couche utile est reportée sur 25 un substrat support par un procédé comprenant au moins une étape de collage, en présence ou non d'au moins une couche intermédiaire 3.
Selon un autre mode de réalisation non représenté sur les figures, la couche utile 11 peut être 30 reportée sur le substrat support 2 par la technique BESOI mentionnée précédemment, en présence ou en l'absence de la couche intermédiaire 3.
Les figures 3A à 3C illustrent un cycle complet d'étapes d'un premier mode de réalisation du procédé conforme à l'invention permettant l'obtention concomitante d'une paire de structures comprenant chacune une couche utile reportée sur un substrat.
Comme on peut le voir sur la figure 3A, on forme une zone de fragilisation 6 à l'intérieur de la couche utile 11 de la structure 5 de rang 1 obtenue précédemment, par implantation d'espèces atomiques selon 10 la technique décrite précédemment pour l'obtention de la zone de fragilisation initiale 4.
Ceci permet de définir deux couches, à savoir d'une part une couche utile avant 110 et d'autre part une couche utile arrière 120 située entre ladite couche 15 utile avant 110 et le substrat support 2.
L'étape suivante illustrée sur la figure 3B consiste à faire adhérer un substrat raidisseur 71 sur la surface libre 130 de ladite couche utile avant 110, par collage, de préférence par collage direct par 20 adhésion moléculaire.
Enfin, la dernière étape du cycle illustrée sur la figure 3C consiste à procéder au détachement de l'empilement de couches obtenu à l'étape précédente, le long de ladite zone de fragilisation 6, par application 25 de contraintes, selon des techniques connues de l'homme du métier et décrites précédemment conjointement avec les figures 1C et 2C.
On obtient ainsi deux structures 51 et 52 dites de rang 2. La première structure 51 comprend le 30 substrat support 2 et la couche utile arrière 120 et la seconde structure 52 comprend le substrat raidisseur 71 et la couche utile avant 110.
On notera que la couche utile 11 doit présenter une épaisseur suffisante pour qu'après l'étape de détachement les deux couches utiles 110 et 120 obtenues ne présentent pas de défauts ni de cloques. Les 5 épaisseurs des deux couches utiles 110 et 120 peuvent être identiques ou différentes en fonction de la profondeur d'implantation des espèces atomiques et donc de la localisation de la zone de fragilisation 6.
Il est alors possible de répéter le cycle 10 d'opérations qui vient d'être décrit, c'est-à-dire la formation d'une zone de fragilisation, l'adhésion d'un substrat raidisseur et le détachement le long de la zone de fragilisation formée, à au moins l'une des structures 51,52 de rang 2, voire aux deux, jusqu'à obtenir selon 15 le cas une ou deux paires de structures de rang 3, référencées respectivement 511, 512, 521, 522 (voir la figure 3F).
Comme représenté sur la figure 3D, on peut voir que l'on soumet la face avant 140 de la couche 20 utile 110 à une opération de formation d'une zone de fragilisation 6, par implantation d'espèces atomiques, de façon à définir une couche utile arrière 111 et une couche utile avant 112.
On procède de façon similaire pour la 25 structure de rang 2 référencée 51 et l'on obtient une couche utile avant 122 et une couche utile arrière 121.
On fait ensuite adhérer par collage par adhésion moléculaire un substrat raidisseur 72 sur la face avant 140 de la couche utile avant 112 et un 30 substrat raidisseur 73 sur la face avant 150 de la couche utile avant 122.
Comme représenté sur la figure 3F, on procède alors au détachement des deux empilements de couches obtenus, le long de la zone de fragilisation 6, pour obtenir quatre structures de rang 3.
Les deux structures 521 et 522 de rang 3 issues de la structure 52 de rang 2 comprennent respectivement le raidisseur 71 et la couche utile arrière 111 pour la première et le raidisseur 72 et la couche utile avant 112 pour la seconde, tandis que les 10 deux structures 511 et 512 de rang 3 issues de la structure 51 de rang 2 comprennent respectivement le raidisseur 73 et la couche utile avant 122 pour la première et le substrat support 2 et la couche utile arrière 121 pour la seconde.
Il est alors possible si on le souhaite de réitérer le cycle des trois opérations qu vient d'être décrit en utilisant comme structure de départ au moins l'une des structures de rang 3 ou des rangs suivants obtenues ultérieurement et ce, jusqu'à ce que les 20 couches utiles reportées sur un substrat atteignent une épaisseur au-delà de laquelle un cycle supplémentaire aboutirait au report d'une couche utile de mauvaise qualité, c'est à dire présentant des défauts ou des cloques.
Les figures 4A à 4F illustrent une variante de réalisation du procédé qui se distingue de celui décrit conjointement avec les figures 3A à 3F en ce qu'au moins une couche intercalaire 8, respectivement 8",sont insérées entre les substrats raidisseurs 71, 30 respectivement 73 et la couche utile en regard.
On notera que sur les figures, une seule couche intercalaire 8,8" a été représentée à des fins de simplification.
Cette couche intercalaire 8 ou 8" peut être 5 réalisée par exemple par dépôt chimique en phase vapeur ou par toute autre technique de dépôt de couches connue de l'homme du métier.
Les couches intercalaires 8, respectivement 8", peuvent également être obtenues par oxydation du 10 substrat raidisseur 71, respectivement 73.
Ce dépôt peut être effectué soit sur le raidisseur avant son application sur la couche utile, soit sur cette dernière, de préférence avant l'étape d'implantation d'espèces atomiques visant à former la 15 zone de fragilisation 6.
La couche intercalaire 8 ou 8" est ensuite collée sur la couche en regard, de préférence par collage par adhésion moléculaire.
A titre d'exemple, les couches intercalaires 20 8, 8" sont réalisées dans un matériau choisi parmi l'oxyde de silicium (SiO2), le nitrure de silicium (Si3N4), les matériaux isolants à forte permittivité et le diamant.
Dans le cas o l'on a plusieurs couches 25 intercalaires 8,8", celles-ci peuvent être de même nature ou de natures différentes.
On notera sur la figure 4E que le raidisseur 72 est collé directement sur la couche utile avant 112, c'est-à-dire sans couche intercalaire.
On obtient ainsi quatre structures de rang 3 dont deux uniquement, référencées 521' et 511' comprennent un raidisseur, une couche utile et une couche intercalaire.
Les figures 5A à 5F illustrent un second mode de réalisation du procédé de l'invention qui se 5 distingue de celui décrit conjointement avec les figures 4A à 4F en ce que d'une part, on utilise comme structure de départ la structure de rang 1 référencée 5' comprenant une couche intermédiaire 3 insérée entre la couche utile 11 et le substrat support 2 et en ce que 10 d'autre part, on utilise une couche intercalaire 8' entre le raidisseur 72 et la couche utile avant 112.
Cette couche intercalaire 8' est de même nature et obtenue de la même façon que les couches intercalaires 8 ou 8" précédemment décrites.
On obtient ainsi deux structures de rang 2 référencées 51' et 52' et quatre structures de rang 3, les trois premières référencées 521', 522' et 511' comprenant toutes un raidisseur, une couche intercalaire 8, 8' ou 8" et une couche utile, la quatrième 512' 20 comprenant le substrat support 2, la couche intermédiaire 3 et la couche utile 121.
Dans la suite de la description et des
revendications, l'expression "faire adhérer un substrat raidisseur sur une couche utile" englobe le cas o il 25 existe un contact intime entre le raidisseur et la couche utile et le cas o au moins une couche intercalaire 8, 8' ou 8" est présente entre eux.
Dans les différents procédés qui viennent d'être décrits, on entend par l'expression "substrat 30 raidisseur", tout type de substrat ayant un rôle de support mécanique et permettant de prélever la couche utile depuis le substrat dont elle est issue.
Le choix de la nature du raidisseur 71, 72, 73 est fonction de l'application finale visée pour la structure obtenue.
Les substrats raidisseurs 71, 72 et 73 peuvent 5 être choisis parmi les exemples donnés pour le substrat support 2.
Les différents procédés qui viennent d'être décrits et leurs variantes permettent d'obtenir au moins une paire de structures à l'issue de chaque cycle du 10 procédé pour un seul substrat source 1 à recycler, de sorte qu'ils sont plus économiques et plus rentables que les procédés connus de l'état de la technique qui nécessitaient le recyclage du substrat source pour chaque structure formée.
De plus, à chaque réitération du cycle d'étapes, l'opérateur peut choisir d'appliquer des raidisseurs de même nature ou de natures différentes et comportant ou non une couche intercalaire 8, 8', 8". Il en résulte la possibilité d'obtenir de façon 20 concomitante des structures comportant des empilements de couches différentes.
Enfin, en fonction des paramètres d'implantation des espèces atomiques, il est également possible de former la zone de fragilisation 6 de façon 25 que les couches utiles arrières 120, 111 ou 121 soient très minces, par exemple d'une épaisseur inférieure à 50 nm, tandis que les couches utiles avant voisines, référencées respectivement 110, 112 ou 122, sont beaucoup plus épaisses. L'épaisseur de la couche utile 30 avant associée à celle du raidisseur qui est appliqué contre permet d'effectuer le traitement thermique de recuit ultérieur sans déformation ni apparition de cloques au niveau de la couche utile arrière. On obtient ainsi une couche utile arrière reportée beaucoup plus mince que ce que l'on pouvait obtenir jusqu'à présent avec des procédés d'implantation tel que le procédé Smart Cut.
En outre, les étapes d'implantation d'espèces atomiques effectuées sur des substrats de rang 1 ou supérieur concentrent les défauts dans les couchesutiles avant 110 ou 122, tandis que les couches utiles 10 arrières 120 ou 121 qui n'auront pas subi directement l'implantation présenteront une zone avec des défauts liés à l'implantation et au détachement s'étendant sur une épaisseur moins importante au niveau de la zone de détachement que celle de la couche avant.
On va maintenant décrire un exemple de réalisation du procédé conforme à l'invention, en faisant référence aux figures 5A à 5F.
Exemple 1:
On utilise comme structure de rang 1, une structure 5' de type substrat SOI comprenant un substrat support 2 en silicium monocristallin, une couche intermédiaire 3 en oxyde de silicium SiO2 d'une épaisseur de 20 nm et une couche utile 11 en silicium 25 monocristallin d'une épaisseur de 1. 5 pm.
On procède ensuite à la formation de la zone de fragilisation 6 par implantation d'ions hydrogène selon une énergie d'implantation de l'ordre de 150 keV et une dose d'implantation de l'ordre de 6.1016H+/cm2. On 30 forme ainsi une couche utile arrière 120 d'une épaisseur de 20 nm.
On applique alors un raidisseur 71 en silicium monocristallin recouvert d'une couche intercalaire 8 d'oxyde de silicium SiO2 d'une épaisseur de 20 nm et l'on procède au détachement le long de la zone de fragilisation 6.
On obtient ainsi de façon simultanée une paire de substrats SOI 51' et 52'.
On réitère ensuite le cycle des opérations en utilisant comme structure de départ, le substrat SOI de 10 rang 2 référencé 52' Après préparation des surfaces, la couche utile avant 112 présente une épaisseur de l'ordre de 0,6 micron et la couche utile arrière 111 une épaisseur de l'ordre de 0,6 micron. On utilise un raidisseur 72 en 15 silicium monocristallin recouvert d'une couche d'oxyde de silicium 8' d'une épaisseur de 20 nm (20 nanomètres) et l'on obtient deux substrats SOI de rang 3, référencés 521' et 522' dont les couches utiles respectives 111 et 112, après détachement, présentent des épaisseurs de 20 l'ordre de 0,6 micron.

Claims (17)

  1. REVENDICATIONS
    lo Procédé d'obtention concomitante d'au moins une paire de structures (51,51',52,52') comprenant chacune au moins une couche utile (110,120) reportée sur un substrat (71,2) pour des applications dans les 5 domaines de l'électronique, l'optoélectronique ou l'optique, comprenant les étapes consistant à : a) préparer une structure (5,5'), dite de rang 1, comprenant une couche utile (11) reportée sur un substrat support (2), b) former une zone de fragilisation (6) à l'intérieur de ladite couche utile (11) de la structure de rang 1, par implantation d'espèces atomiques, de façon à y définir deux couches (110,120), dites "couche utile avant" et "couche utile arrière", la couche utile 15 arrière (120) étant située entre ladite couche utile avant (110) et ledit substrat support (2), c) faire adhérer un substrat raidisseur (71) sur la surface libre (130) de ladite couche utile avant (110), d) procéder au détachement de l'empilement de couches obtenu à l'étape c), le long de ladite zone de fragilisation (6), par applications de contraintes, de façon à obtenir deux structures dites de rang 2 (51,51', 52,52'), la première (51,51') comprenant au 25 moins ledit substrat support (2) et ladite couche utile arrière (120) et la seconde (52,52') comprenant au moins ledit substrat raidisseur (71) et ladite couche utile avant (110).
  2. 2. Procédé selon la revendication 1 d'obtention concomitante de plusieurs paires de structures (511, 511', 512, 512', 521, 521', 522, 522') comprenant chacune au moins une couche utile (111, 112, 5 121, 122) reportée sur un substrat (2, 71, 72, 73), caractérisé en ce que l'on répète le cycle des opérations décrites aux étapes b) à d) en utilisant comme structure de départ au moins l'une des structures de rang 2 (51, 51', 52, 52') et en utilisant des substrats raidisseurs (72, 73) et en ce qu'on réitère, le cas échéant, ce cycle d'opérations au moins une fois, à partir d'au moins l'une des structures de rang(s) suivant(s) (511, 511', 512, 512', 521, 521', 522, 522').
  3. 3. Procédé selon la revendication 1 ou 2, 15 caractérisé en ce que l'opération de report de l'étape a) comprend une étape de collage, la couche utile (11) venant directement au contact du substrat support (2).
  4. 4. Procédé selon la revendication 1 ou 2, caractérisé en ce que l'opération de report de l'étape 20 a) comprend une étape de collage, une ou plusieurs couches intermédiaires (3) étant inséréees entre la couche utile (11) et le substrat support (2).
  5. 5. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que 25 l'opération d'adhésion de l'étape c) se fait par collage, le substrat raidisseur (71, 72, 73) venant directement au contact de la surface libre (130, 140, 150) de la couche utile avant (110, 112, 122).
  6. 6. Procédé selon l'une quelconque des 30 revendications précédentes, caractérisé en ce que l'opération d'adhésion de l'étape c) se fait par collage, au moins une couche intercalaire (8, 8', 8") étant insérée entre le substrat raidisseur (71, 72, 73) et la surface libre (130,140,150) de la couche utile avant (110, 112, 122).
  7. 7. Procédé selon l'une des revendications 3 à 5 6, caractérisé en ce que le collage est effectué par adhésion moléculaire.
  8. 8. Procédé selon la revendication 4, caractérisé en ce que ladite couche intermédiaire (3) est réalisée dans un matériau choisi parmi l'oxyde de 10 silicium (SiO2), le nitrure de silicium (Si3N4), les matériaux isolants à forte permittivité, le diamant et le silicium contraint.
  9. 9. Procédé selon la revendication 6, caractérisé en ce que ladite couche intercalaire (8, 8', 15 8") est réalisée dans un matériau choisi parmi l'oxyde de silicium (SiO2), le nitrure de silicium (Si3N4), les matériaux isolants à forte permittivité, le diamant.
  10. 10. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce qu'au 20 moins l'un des éléments parmi le substrat support (2), le substrat raidisseur (71, 72, 73) et la couche utile (11, 110, 120, 111, 112, 121, 122) est réalisé dans un matériau semiconducteur.
  11. 11. Procédé selon l'une quelconque des 25 revendications précédentes, caractérisé en ce que le substrat support (2) comprend au moins une couche d'un matériau choisi parmi le silicium, le carbure de silicium, le saphir, le diamant, le germanium, le quartz, le zircane stabilisé yttrium et un alliage de 30 carbure de silicium.
  12. 12. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que le substrat raidisseur (71, 72, 73) comprend au moins une couche d'un matériau choisi parmi le silicium, le carbure de silicium, le saphir, le diamant, le germanium, le quartz, le zircane stabilisé yttrium et un alliage de carbure de silicium.
  13. 13. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que la couche utile (11, 110, 120, 111, 112, 121, 122) est réalisée dans un matériau choisi parmi le silicium, le 10 carbure de silicium, le saphir, le diamant, le germanium, le silicium-germanium, les composés III-V et les composés II-VI.
  14. 14. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que le 15 substrat support (2) est en silicium mono ou polycristallin, la couche utile (11, 110, 120, 111, 112, 121, 122) en silicium monocristallin, le substrat raidisseur (71, 72, 73) en silicium mono ou polycristallin, la couche intermédiaire (3) et la couche 20 intercalaire (8, 8', 8") en oxyde de silicium.
  15. 15. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que la couche utile (11) de la structure de rang 1 est obtenue par formation d'une zone de fragilisation initiale (4) à 25 l'intérieur d'un substrat source (1), cette zone de fragilisation initiale (4) séparant ladite couche utile (11) du reste (12) du substrat source (1), par application de ce substrat source (1) sur ledit substrat support (2), puis par détachement dudit reste (12) le 30 long de la zone de fragilisation initiale (4).
  16. 16. Procédé selon la revendication 15, caractérisé en ce que la zone de fragilisation initiale (4) est formée par implantation d'espèces atomiques.
  17. 17. Procédé selon la revendication 15, 5 caractérisé en ce que la zone de fragilisation initiale (4) est une zone poreuse.
FR0306845A 2003-06-06 2003-06-06 Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat Expired - Fee Related FR2855909B1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FR0306845A FR2855909B1 (fr) 2003-06-06 2003-06-06 Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
US10/686,084 US7115481B2 (en) 2003-06-06 2003-10-14 Method for concurrently producing at least a pair of semiconductor structures that each include at least one useful layer on a substrate
KR1020057022437A KR100751150B1 (ko) 2003-06-06 2004-06-03 이송층에 의해 덮혀진 한 쌍의 기판을 동시에 얻는 방법
JP2006508351A JP4625913B2 (ja) 2003-06-06 2004-06-03 有用層で被覆された一対の基板の同時製造方法
PCT/FR2004/001368 WO2005004232A1 (fr) 2003-06-06 2004-06-03 Procede d'obtention concomitante d'une paire de substrats recouverts d'une couche utile
CNB2004800118243A CN100358124C (zh) 2003-06-06 2004-06-03 用于同时得到一对由有用层覆盖的衬底的方法
EP04767237A EP1631983A1 (fr) 2003-06-06 2004-06-03 Procede d'obtention concomitante d'une paire de substrats recouverts d'une couche utile
US11/509,047 US7407867B2 (en) 2003-06-06 2006-08-24 Method for concurrently producing at least a pair of semiconductor structures that each include at least one useful layer on a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0306845A FR2855909B1 (fr) 2003-06-06 2003-06-06 Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat

Publications (2)

Publication Number Publication Date
FR2855909A1 true FR2855909A1 (fr) 2004-12-10
FR2855909B1 FR2855909B1 (fr) 2005-08-26

Family

ID=33443190

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0306845A Expired - Fee Related FR2855909B1 (fr) 2003-06-06 2003-06-06 Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat

Country Status (7)

Country Link
US (2) US7115481B2 (fr)
EP (1) EP1631983A1 (fr)
JP (1) JP4625913B2 (fr)
KR (1) KR100751150B1 (fr)
CN (1) CN100358124C (fr)
FR (1) FR2855909B1 (fr)
WO (1) WO2005004232A1 (fr)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1986229A1 (fr) * 2007-04-27 2008-10-29 S.O.I.T.E.C. Silicon on Insulator Technologies Procédé de fabrication de galettes de matériau composé et galette de matériau composé correspondante
US7736994B2 (en) 2007-01-24 2010-06-15 S.O.I.Tec Silicon On Insulator Technologies Method for manufacturing compound material wafers and corresponding compound material wafer
FR2940852A1 (fr) * 2009-04-22 2010-07-09 Commissariat Energie Atomique Procede de transfert d'une couche depuis un substrat de depart vers un substrat final, par double fragilisation
FR2944914A1 (fr) * 2009-04-22 2010-10-29 Commissariat Energie Atomique Procede de transfert d'au moins une couche micro-technologique
EP2538438A1 (fr) * 2011-06-23 2012-12-26 Soitec Procédé de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
US8546238B2 (en) 2009-04-22 2013-10-01 Commissariat A L'energie Atomique Et Aux Energies Method for transferring at least one micro-technological layer

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090325362A1 (en) * 2003-01-07 2009-12-31 Nabil Chhaimi Method of recycling an epitaxied donor wafer
FR2892228B1 (fr) * 2005-10-18 2008-01-25 Soitec Silicon On Insulator Procede de recyclage d'une plaquette donneuse epitaxiee
FR2855910B1 (fr) * 2003-06-06 2005-07-15 Commissariat Energie Atomique Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
US20060194400A1 (en) * 2005-01-21 2006-08-31 Cooper James A Method for fabricating a semiconductor device
JP2006210660A (ja) * 2005-01-28 2006-08-10 Hitachi Cable Ltd 半導体基板の製造方法
US7262112B2 (en) * 2005-06-27 2007-08-28 The Regents Of The University Of California Method for producing dislocation-free strained crystalline films
EP1777735A3 (fr) * 2005-10-18 2009-08-19 S.O.I.Tec Silicon on Insulator Technologies Procédé de recyclage d'une plaquette donneuse épitaxiée
FR2896618B1 (fr) 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite
FR2896619B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite a proprietes electriques ameliorees
IL174844A (en) 2006-04-06 2011-02-28 Semi Conductor Devices An Elbit Systems Rafael Partnership Unipolar semiconductor photodetector with suppressed dark current and method for producing the same
US7795114B2 (en) * 2007-08-10 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of SOI substrate and semiconductor device
US7781308B2 (en) * 2007-12-03 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US7820527B2 (en) * 2008-02-20 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Cleave initiation using varying ion implant dose
JP2009212387A (ja) * 2008-03-05 2009-09-17 Semiconductor Energy Lab Co Ltd 半導体基板の製造方法
FR2929758B1 (fr) * 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique
FR2934924B1 (fr) * 2008-08-06 2011-04-22 Soitec Silicon On Insulator Procede de multi implantation dans un substrat.
EP2157602A1 (fr) * 2008-08-20 2010-02-24 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Procédé de fabrication de plusieurs wafers de fabrication
JP5611571B2 (ja) * 2008-11-27 2014-10-22 株式会社半導体エネルギー研究所 半導体基板の作製方法及び半導体装置の作製方法
JP5404135B2 (ja) * 2009-03-31 2014-01-29 株式会社ブリヂストン 支持基板、貼り合わせ基板、支持基板の製造方法、及び貼り合わせ基板の製造方法
US8513090B2 (en) 2009-07-16 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate, and semiconductor device
US20110108854A1 (en) * 2009-11-10 2011-05-12 Chien-Min Sung Substantially lattice matched semiconductor materials and associated methods
WO2011073716A1 (fr) * 2009-12-15 2011-06-23 S.O.I. Tec Silicon On Insulator Technologies Procédé pour recycler un substrat
CN102194827A (zh) * 2010-03-16 2011-09-21 北京大学 一种基于高介电常数材料的抗辐照soi器件及制备方法
CN102820251A (zh) * 2011-06-08 2012-12-12 中国科学院上海微***与信息技术研究所 一种基于键合工艺的高k介质埋层的soi材料制备方法
TWI576474B (zh) * 2012-01-12 2017-04-01 信越化學工業股份有限公司 Composite substrate containing no thermal decomposition of SOI and its manufacturing method
US10543662B2 (en) 2012-02-08 2020-01-28 Corning Incorporated Device modified substrate article and methods for making
FR2992464B1 (fr) * 2012-06-26 2015-04-03 Soitec Silicon On Insulator Procede de transfert d'une couche
TWI617437B (zh) 2012-12-13 2018-03-11 康寧公司 促進控制薄片與載體間接合之處理
US10014177B2 (en) 2012-12-13 2018-07-03 Corning Incorporated Methods for processing electronic devices
US9340443B2 (en) 2012-12-13 2016-05-17 Corning Incorporated Bulk annealing of glass sheets
US10086584B2 (en) 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
EP3099483B1 (fr) 2014-01-27 2022-06-01 Corning Incorporated Articles et procédés pour la liaison contrôlée de feuilles minces avec des supports
KR20160145062A (ko) 2014-04-09 2016-12-19 코닝 인코포레이티드 디바이스 변경된 기판 물품 및 제조 방법
FR3029538B1 (fr) * 2014-12-04 2019-04-26 Soitec Procede de transfert de couche
WO2016187186A1 (fr) 2015-05-19 2016-11-24 Corning Incorporated Articles et procédés pour lier des feuilles minces à des supports
CN117534339A (zh) 2015-06-26 2024-02-09 康宁股份有限公司 包含板材和载体的方法和制品
FR3051979B1 (fr) * 2016-05-25 2018-05-18 Soitec Procede de guerison de defauts dans une couche obtenue par implantation puis detachement d'un substrat
TW202216444A (zh) 2016-08-30 2022-05-01 美商康寧公司 用於片材接合的矽氧烷電漿聚合物
TWI821867B (zh) 2016-08-31 2023-11-11 美商康寧公司 具以可控制式黏結的薄片之製品及製作其之方法
CN111372772A (zh) 2017-08-18 2020-07-03 康宁股份有限公司 使用聚阳离子聚合物的临时结合
US11331692B2 (en) 2017-12-15 2022-05-17 Corning Incorporated Methods for treating a substrate and method for making articles comprising bonded sheets
CN110078017B (zh) * 2018-01-26 2021-11-05 沈阳硅基科技有限公司 一种贯穿空腔结构硅片的加工方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0867921A2 (fr) * 1997-03-26 1998-09-30 Canon Kabushiki Kaisha Substrat et procédé de fabrication
EP1174926A1 (fr) * 2000-01-25 2002-01-23 Shin-Etsu Handotai Co., Ltd Tranche a semi-conducteurs et son procede de production
US20020068418A1 (en) * 2000-12-04 2002-06-06 Motorola, Inc. Method for producing soi wafers by delamination

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
JPH10135500A (ja) * 1996-03-18 1998-05-22 Sony Corp 薄膜半導体、太陽電池および発光素子の製造方法
CA2225131C (fr) * 1996-12-18 2002-01-01 Canon Kabushiki Kaisha Procede de production d'articles semi-conducteurs
JP3697052B2 (ja) * 1997-03-26 2005-09-21 キヤノン株式会社 基板の製造方法及び半導体膜の製造方法
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
FR2777115B1 (fr) * 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US20020089016A1 (en) * 1998-07-10 2002-07-11 Jean-Pierre Joly Thin layer semi-conductor structure comprising a heat distribution layer
AU2481101A (en) 1999-07-19 2001-02-05 Maschinenfabrik Bernard Krone Gmbh Harvesting equipment for stalk plants
FR2797714B1 (fr) 1999-08-20 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0867921A2 (fr) * 1997-03-26 1998-09-30 Canon Kabushiki Kaisha Substrat et procédé de fabrication
EP1174926A1 (fr) * 2000-01-25 2002-01-23 Shin-Etsu Handotai Co., Ltd Tranche a semi-conducteurs et son procede de production
US20020068418A1 (en) * 2000-12-04 2002-06-06 Motorola, Inc. Method for producing soi wafers by delamination

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7736994B2 (en) 2007-01-24 2010-06-15 S.O.I.Tec Silicon On Insulator Technologies Method for manufacturing compound material wafers and corresponding compound material wafer
EP1986229A1 (fr) * 2007-04-27 2008-10-29 S.O.I.T.E.C. Silicon on Insulator Technologies Procédé de fabrication de galettes de matériau composé et galette de matériau composé correspondante
WO2008132564A1 (fr) * 2007-04-27 2008-11-06 S.O.I.Tec Silicon On Insulator Technologies Procédé de fabrication de tranche de matériau composé et tranche de matériau composé correspondante
FR2940852A1 (fr) * 2009-04-22 2010-07-09 Commissariat Energie Atomique Procede de transfert d'une couche depuis un substrat de depart vers un substrat final, par double fragilisation
FR2944914A1 (fr) * 2009-04-22 2010-10-29 Commissariat Energie Atomique Procede de transfert d'au moins une couche micro-technologique
US8546238B2 (en) 2009-04-22 2013-10-01 Commissariat A L'energie Atomique Et Aux Energies Method for transferring at least one micro-technological layer
EP2538438A1 (fr) * 2011-06-23 2012-12-26 Soitec Procédé de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
FR2977069A1 (fr) * 2011-06-23 2012-12-28 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire

Also Published As

Publication number Publication date
KR20060017615A (ko) 2006-02-24
CN1781188A (zh) 2006-05-31
JP2006527478A (ja) 2006-11-30
CN100358124C (zh) 2007-12-26
WO2005004232A1 (fr) 2005-01-13
JP4625913B2 (ja) 2011-02-02
US7407867B2 (en) 2008-08-05
US7115481B2 (en) 2006-10-03
FR2855909B1 (fr) 2005-08-26
KR100751150B1 (ko) 2007-08-22
EP1631983A1 (fr) 2006-03-08
US20040248378A1 (en) 2004-12-09
US20060286770A1 (en) 2006-12-21

Similar Documents

Publication Publication Date Title
FR2855909A1 (fr) Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
EP1631984B1 (fr) Procédé d'obtention d 'une structure comprenant un substrat support et une couche ultramince
EP1423873B1 (fr) Procede d'obtention d'une couche mince auto-portee d'un materiau semi-conducteur supportant au moins un composant et/ou circuit electronique
EP1344249B1 (fr) Procédé de fabrication d'une structure empilée comprenant une couche mince adhérant à un substrat cible
EP1378004B1 (fr) Procede de realisation d'un substrat demontable a tenue mecanique controlee
EP1697975B1 (fr) Procede de scellement de deux plaques avec formation d un co ntact ohmique entre celles-ci
EP1923912B1 (fr) Procédé de fabrication d'une structure microtechnologique mixte
WO2005086226A1 (fr) Traitement thermique d’amelioration de la qualite d’une couche mince prelevee
EP1811560A1 (fr) Procédé de fabrication d'un substrat composite à propriétés électriques améliorées
EP0763849A1 (fr) Procédé de fabrication de films minces à matériau semi-conducteur
FR2817394A1 (fr) Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2889887A1 (fr) Procede de report d'une couche mince sur un support
EP1879220A2 (fr) Procédé de collage hydrophobe direct de deux substrats utilisés en électronique, optique ou opto-électronique.
FR2905801A1 (fr) Procede de transfert d'une couche a haute temperature
FR2817395A1 (fr) Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
EP4128328B1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
EP1631982B1 (fr) Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
FR3051595A1 (fr) Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant
FR2914110A1 (fr) Procede de fabrication d'un substrat hybride
FR2928031A1 (fr) Procede de transfert d'une couche mince sur un substrat support.
FR2858461A1 (fr) Realisation d'une structure comprenant une couche protegeant contre des traitements chimiques
FR3120737A1 (fr) Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
FR2866982A1 (fr) Procede de fabrication de composants electroniques
FR2849714A1 (fr) Recyclage par des moyens mecaniques d'une plaquette comprenant une structure multicouches apres prelevement d'une couche mince
WO2024134078A1 (fr) Procédé de fabrication de deux substrats dits pseudo-substrats donneurs comprenant chacun au moins deux pavés sur un substrat support

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: COMMISSARIAT A L ENERGIE ATOMIQUE, FR

Effective date: 20120423

Owner name: SOITEC, FR

Effective date: 20120423

ST Notification of lapse

Effective date: 20150227