FR2858460A1 - Structure semiconducteur-sur-isolant contrainte ayant une tenue des contraintes aux hautes temperatures - Google Patents
Structure semiconducteur-sur-isolant contrainte ayant une tenue des contraintes aux hautes temperatures Download PDFInfo
- Publication number
- FR2858460A1 FR2858460A1 FR0309377A FR0309377A FR2858460A1 FR 2858460 A1 FR2858460 A1 FR 2858460A1 FR 0309377 A FR0309377 A FR 0309377A FR 0309377 A FR0309377 A FR 0309377A FR 2858460 A1 FR2858460 A1 FR 2858460A1
- Authority
- FR
- France
- Prior art keywords
- layer
- semiconductor
- relaxed
- donor wafer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 claims abstract description 101
- 238000000034 method Methods 0.000 claims abstract description 91
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 239000012212 insulator Substances 0.000 claims abstract description 30
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 16
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 16
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 16
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 16
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 15
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 15
- 239000012777 electrically insulating material Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 64
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- 230000003313 weakening effect Effects 0.000 claims description 12
- 239000007943 implant Substances 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 9
- 229910020295 SiOyNz Inorganic materials 0.000 claims description 8
- 238000003486 chemical etching Methods 0.000 claims description 6
- 239000002178 crystalline material Substances 0.000 claims description 6
- 238000005121 nitriding Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 198
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 30
- 241000894007 species Species 0.000 description 19
- 230000015572 biosynthetic process Effects 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 238000005530 etching Methods 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 238000000151 deposition Methods 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 230000007547 defect Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000000203 mixture Substances 0.000 description 9
- 230000008021 deposition Effects 0.000 description 8
- 238000012546 transfer Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000000407 epitaxy Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 239000007787 solid Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 239000002344 surface layer Substances 0.000 description 6
- 229910052734 helium Inorganic materials 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 238000004026 adhesive bonding Methods 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 238000011282 treatment Methods 0.000 description 4
- 238000005299 abrasion Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000007669 thermal treatment Methods 0.000 description 3
- 230000008719 thickening Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910003811 SiGeC Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004320 controlled atmosphere Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910006990 Si1-xGex Inorganic materials 0.000 description 1
- 229910007020 Si1−xGex Inorganic materials 0.000 description 1
- 240000003768 Solanum lycopersicum Species 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000013626 chemical specie Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 150000002829 nitrogen Chemical class 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 239000011345 viscous material Substances 0.000 description 1
- 238000004017 vitrification Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
L'invention concerne une structure de semi-conducteur sur isolant, comprenant une partie en matériau semiconducteur et une partie en matériau électriquement isolant, solidaires l'une de l'autre, des contraintes élastiques étant présentes dans la partie en matériau semiconducteur.La partie en matériau électriquement isolant présente une température de viscosité TG supérieure à la température de viscosité TG SiO2 du SiO2.L'invention concerne en outre un procédé de réalisation de cette structure de semiconducteur-sur-isolant.
Description
La présente invention concerne une structure semiconducteur-surisolant
(encore appelée SeOI selon l'acronyme anglo-saxon Semiconductoronlnsulator ) destinée à l'électronique, I'optique ou l'optoélectronique, dans
laquelle la couche semiconductrice comprend des contraintes élastiques.
On dit ici qu'une couche est contrainte si le matériau cristallin qui la constitue est contraint élastiquement en tension ou en compression lors d'une croissance cristalline, telle qu'une épitaxie, obligeant son paramètre de maille à être sensiblement différent du paramètre de maille nominal de ce matériau, le paramètre de maille nominal s'entendant comme le paramètre de maille du 10 matériau sous sa forme massive, monocristalline et à l'équilibre.
A l'inverse, on appelle couche relaxée toute couche dont le matériau cristallin qui la constitue a un paramètre de maille sensiblement identique à son paramètre de maille nominal.
L'invention concerne en outre un procédé de réalisation d'une structure 15 SeOI dans laquelle la couche semiconductrice comprend des contraintes élastiques.
Lors d'une première étape du procédé, est formé sur une plaquette un film contraint, la couche contrainte étant en un matériau choisi parmi les matériaux semiconducteurs.
Lors d'une seconde étape, une couche de SiO2 est formée sur le film contraint et/ou sur la surface d'un substrat.
Lors d'une troisième étape, le film contraint est transféré sur le substrat afin de former une structure SeOI dont la partie semiconductrice est constituée du film contraint et la partie isolante électriquement est constituée de la couche 25 de SiO2.
Une telle couche semiconductrice contrainte dans une structure SeOl, peut être intéressante à exploiter pour des propriétés physiques et/ou électriques qu'elle peut présenter.
Ainsi, par exemple, I'intérêt principal des couches de silicium (ou Si) 30 contraint en tension consiste principalement en ce qu'elles présentent une mobilité moyenne des porteurs de charges (tels que des trous et des électrons) plus importante que celle habituellement trouvée dans des couches de Si relaxé.
Les couches de Si contraint peuvent à cet égard atteindre une mobilité 5 des porteurs de charges 100% plus importante que celle présente au sein de couches de Si relaxé.
Dans le document WO 01/99162, divulguant une formation d'une couche de Si contraint selon ce dernier procédé général, il est proposé un transfert du film contraint par collage de la plaquette avec le substrat, puis par 10 enlèvement de la plaquette en gravant sélectivement cette dernière par l'arrière (autrement appelé technique etch-back ), donnant au final une structure SOI (acronyme anglo-saxon de Silicon-On-Insulator ) dont la partie semiconductrice est la couche de Si contraint.
De façon alternative, et toujours dans le cas de réalisation d'une 15 structure SOI avec du Si contraint, une technique Smart-Cut , connue de l'homme du métier (et notamment décrite dans le document intitulé SiliconOn-Insulator Technology: Materials to VLSI, 2nd Edition de J.-P. Colinge édité chez Kluwer Academic Publishers , p.50 et 51.) est employée lors de l'étape d'enlèvement de la plaquette à la place de ladite technique etch-back. 20 Ce procédé est notamment décrit dans le document intitulé Preparation of novel SiGe - free strained Si on insulator de T.A. Langdo et coll.
(Proceedings of the 2002 IEEE International SOI Conference, WilliamsburgNirginie (USA), page 211).
Les applications de telles structures SeOI, et de façon plus particulière 25 les structures SOI, concernent le plus souvent des réalisations de composants électroniques, optiques ou optoélectroniques, tels que des transistors ou des diodes, dans les couches semiconductrices contraintes.
Ces réalisations de composants nécessitent, souvent des traitements thermiques à des températures élevées.
Les contraintes élastiques comprises dans la partie semiconductrice d'une structure SeOI doivent donc résister à ces traitements thermiques susceptibles de provoquer des relaxations importantes des contraintes (qui auraient un effet contraire à l'effet souhaité).
Or une structure SeOI telle que précédemment décrite voit se relâcher sensiblement les contraintes élastiques dans sa partie semiconductrice à partir d'une certaine température, qui peut être de l'ordre de 950 C à 1000 C ou plus dans le cas de ladite structure SOI contrainte.
Est donc ici mis en évidence un réel problème de tenue des contraintes 10 élastiques comprises dans la partie semiconductrice d'une structure SeOI lorsque celle-ci est soumise à une température supérieure à une température seuil.
Les procédés de réalisation de composants dans les parties semiconductrices contraintes de structures SeOI sont donc limités à des 15 températures inférieures à cette température seuil, sous peine de perdre des propriétés souhaitées, telles que des propriétés électriques ou électroniques, qu'offrent les contraintes élastiques dans une telle structure SeOI.
Et les variétés de composants réalisables dans des couches contraintes d'une structure SeOI risquent ainsi d'être restreintes.
La présente invention tente de vaincre cette difficulté en proposant selon un premier aspect une structure semi-conducteur sur isolant, comprenant une partie en matériau semiconducteur et une partie en matériau électriquement isolant, solidaires l'une de l'autre, des contraintes élastiques étant présentes dans la partie en matériau semiconducteur, caractérisée en ce 25 que la partie en matériau électriquement isolant présente une température de viscosité TG supérieure à la température de viscosité TG SiO2 du SiO2.
D'autres caractéristiques de la structure semiconducteur-sur-isolant sont: - la température de viscosité TG SiO2 du SiO2 est supérieure à environ 30 1100 C, - la partie électriquement isolante est en Si3N4, en SixGeyNz ou en SiOyNz, - la partie électriquement isolante comprend du Si3N4, du SixGeyNz ou du SiOyNz, - la partie en matériau semiconducteur est un film en matériau contraint, - la partie en matériau semiconducteur comprend un film en matériau contraint, - le matériau contraint est en Si1_yGey, avec y compris entre 0 et 1.
- la partie en matériau semiconducteur comprend en outre une couche en matériau relaxé ou pseudo-relaxé, - la couche en matériau semiconducteur relaxé ou pseudo-relaxé est située entre le film en matériau contraint et la partie électriquement isolante, - la couche en matériau semiconducteur en matériau relaxé ou pseudo- relaxé est situé du côté opposé à la partie électriquement isolante par rapport au film en matériau contraint, - la partie en matériau semiconducteur comprend en outre deux couches chacune en matériau relaxé ou pseudo-relaxé, une de ces 20 deux couches étant située entre le film en matériau contraint et la partie électriquement isolante, et l'autre de ces deux couches étant située du côté opposé à la partie électriquement isolante par rapport à la couche en matériau contraint, - le matériau relaxé ou pseudo-relaxé est en Si1_xGex, - la partie en matériau semiconducteur est constituée successivement à partir de la partie électriquement isolante: X/ d'une couche en Si1. yGeycontraint; y' d'une couche en Si1_xGex relaxé ou pseudo-relaxé, i ir la partie en matériau semiconducteur est constituée successivement à partir de la partie électriquement isolante: v d'une couche en Si,-zGez relaxé ou pseudo-relaxé; V d'une couche en Si1_yGeycontraint, - la partie en matériau semiconducteur est constituée successivement à partir de la partie électriquement isolante: v d'une couche en Si1,zGez relaxé ou pseudo-relaxé; v d'une couche en SilyGey contraint; / d'une couche en Si1_xGex relaxé ou pseudo-relaxé.
Selon un deuxième aspect, I'invention propose un procédé de réalisation d'une structure semiconducteur-sur-isolant conforme à l'une des revendications précédentes, à partir d'une plaquette donneuse comprenant une couche supérieure en matériau cristallin ayant un premier paramètre de maille, caractérisé en ce qu'il comprend les étapes suivantes: (a) croissance sur la couche supérieure de la plaquette donneuse d'un film en matériau choisi parmi les matériaux semiconducteurs ayant un paramètre de maille nominal sensiblement différent du premier paramètre de maille, sur une épaisseur suffisamment faible pour être essentiellement contraint élastiquement; (b) formation d'au moins une couche en matériau isolant électriquement et ayant une température de viscosité TG supérieure à la température de viscosité TG SiO2 du SiO2 sur la surface de la plaquette donneuse du côté où la couche contrainte a été formée et/ou sur une surface du substrat récepteur; (c) collage du substrat récepteur avec la plaquette donneuse au niveau de la ou des couche(s) isolante(s); (d) enlèvement d'au moins une partie de la plaquette donneuse.
D'autres caractéristiques du procédé de réalisation d'une structure semiconducteur-sur-isolant sont: - il comprend en outre, entre l'étape (a) et l'étape (b), une étape supplémentaire de croissance d'une couche relaxée ou pseudorelaxée, en matériau choisi parmi les matériaux semiconducteurs, sur le film contraint, - la couche isolante électriquement est formée lors de l'étape (b) par nitruration de la ou des surface(s), - la couche isolante électriquement est déposée sur au moins une surface à coller, - la couche isolante formée lors de l'étape (b) est constituée de Si3N4, de 10 SixGeyNz ou de SiOyNz, - I'étape (d) concerne l'enlèvement d'une partie de la plaquette donneuse, la partie de la plaquette donneuse transférée sur le substrat récepteur après enlèvement étant au moins une partie de la couche supérieure en matériau cristallin, - il comprend: V une étape supplémentaire mise en oeuvre avant l'étape (c) consistant en une implantation d'espèces atomiques dans la plaquette donneuse à une profondeur déterminée créant ainsi une zone de fragilisation au voisinage de la profondeur d'implant; et en 20 ce que v l'étape (d) comprend un apport d'énergie de sorte à provoquer un détachement au niveau de la zone de fragilisation présente dans la plaquette donneuse, - il comprend en outre, avant l'étape (a), une étape de formation de la 25 plaquette donneuse comprenant: / une formation d'une couche poreuse sur un substrat support cristallin; / croissance d'une couche cristalline sur la couche poreuse; l'ensemble substrat support couche poreuse - couche cristalline constituant la plaquette donneuse, la couche poreuse constituant une zone de fragilisation dans la plaquette donneuse; et en ce que l'étape (d) comprend un apport d'énergie de sorte à 5 provoquer un détachement au niveau de la zone de fragilisation présente dans la plaquette donneuse, - l'étape (d) comprend une étape de finition de la surface de la partie de la plaquette donneuse transférée sur le substrat récepteur, - l'étape (d) concerne en outre l'enlèvement de la partie de la plaquette 10 donneuse transférée sur le substrat récepteur, de sorte à enlever toute la plaquette donneuse, - I'enlèvement de la partie de la plaquette donneuse restante sur le film lors de l'étape (d) est mise en oeuvre par gravure chimique sélective vis à vis du matériau contraint du film.
D'autres aspects, buts et avantages de la présente invention apparaîtront mieux à la lecture de la description détaillée suivante de mise en oeuvre de procédés préférés de celle-ci, donnés à titre d'exemple non limitatif et faits en référence aux dessins annexés sur lesquels: La figure 1 représente les différentes étapes d'un premier procédé de 20 réalisation d'une structure électronique comprenant une couche mince en silicium contraint conforme à l'invention.
La figure 2 représente les différentes étapes d'un deuxième procédé de réalisation d'une structure électronique comprenant une couche mince en silicium contraint conforme à l'invention.
La figure 3 représente les différentes étapes d'un troisième procédé de réalisation d'une structure électronique comprenant une couche mince en silicium contraint conforme à l'invention.
La figure 4 représente les différentes étapes d'un quatrième procédé de réalisation d'une structure électronique comprenant une couche mince en silicium contraint conforme à l'invention.
Un premier objectif de la présente invention consiste à former un film en matériau semiconducteur contraint sur un substrat.
Un deuxième objectif de l'invention réside dans la mise en oeuvre d'un procédé fiable de transfert d'un film de matériau contraint d'une plaquette donneuse vers un substrat récepteur, I'ensemble formant alors une structure électronique souhaitée, sans relaxation de la contrainte au sein du film au cours 10 du transfert.
Un troisième objectif de l'invention est, au terme de la mise en ceuvre du procédé de transfert du film contraint, de réaliser une structure SeOI dont la partie semiconductrice comprend des contraintes élastiques, et de permettre de conserver une tenue de ces contraintes lors de traitements thermiques à haute 15 température.
C'est, dans un cas particulier, de pouvoir conserver la tenue des contraintes au moins relativement d'une couche de Si contraint d'une structure SeOI, lors de traitements thermiques à des températures supérieures à environ 950 C à 1000 C.
De tels traitements thermiques peuvent être employés au cours de process mis en oeuvre postérieurement ou au cours de la formation du film contraint, tels que par exemple une réalisation de composants dans le film.
Dans les exemples non limitatifs de procédés selon l'invention qui seront traités, dont les étapes principales sont décrites en référence aux figures 25 1 à 4, seront étudiés des cas où le film contraint 2 à transférer pour réaliser la structure SeOI selon l'invention est en Si contraint.
Les figures la à ld représentent les étapes d'un premier de ces procédés selon l'invention.
On part, en référence à la figure la, d'une plaquette donneuse 1 qui aura pour fonction d'être un substrat à la croissance du film contraint 2 (en référence à la figure lb).
La plaquette donneuse 1 est un "pseudo-substrat" comprenant un 5 substrat support lA en Si monocristallin et une structure tampon lB qui sera interfacée avec le film contraint 2.
On désigne par structure tampon lB toute structure se comportant comme une couche tampon.
On entend généralement par couche tampon une couche de 10 transition entre une première structure cristalline telle que le substrat support lA et une deuxième structure cristalline telle que le film 2, ayant comme fonction première une modification de propriétés du matériau, telles que des propriétés structurelles, stoechiométriques ou une recombinaison atomique en surface.
Dans un cas particulier de couche tampon, cette dernière peut permettre d'obtenir une deuxième structure cristalline dont le paramètre de maille diffère sensiblement de celui du substrat support lA.
De façon avantageuse, la structure tampon lB présente en surface une structure cristallographique sensiblement relaxée ettou sans un nombre notable 20 de défauts structurels.
De façon avantageuse, la couche tampon a au moins une des deux fonctions suivantes: - diminution de la densité de défauts dans la couche supérieure; - adaptation d'un paramètre de maille entre deux structures 25 cristallographiques de paramètres de maille différents.
Pour réaliser la deuxième fonction, la couche tampon présente aux alentours d'une de ses faces un premier paramètre de maille sensiblement identique à celui du substrat support lA et aux alentours de son autre face un deuxième paramètre de maille.
La couche tampon comprise dans la structure tampon lB permet de présenter à sa surface un paramètre de maille sensiblement différent du paramètre de maille du substrat support 1A, et ainsi de permettre d'avoir dans une même plaquette donneuse 1, une couche ayant un paramètre de maille différent de celui du substrat support 1A.
La couche tampon peut permettre en outre, dans certaines applications, à la couche sus-jacente d'éviter de contenir une grande densité de défauts et/ou de subir des contraintes notables.
Selon une première technique de réalisation de structure tampon 1 B, 10 une couche tampon est formée de sorte à avoir un paramètre de maille se modifiant de façon globalement progressive sur une épaisseur conséquente pour établir la transition entre les deux paramètres de maille.
Une telle couche est généralement appelée couche métamorphique.
Une telle couche tampon est avantageusement en SiGe avec de 15 préférence une concentration en Ge croissant progressivement à partir de l'interface avec le substrat support 1A.
L'épaisseur est typiquement comprise entre 1 et 3 micromètres, pour des concentrations en Ge en surface de moins de 30 %, pour obtenir une bonne relâche structurelle en surface, et pour confiner des défauts liés à la 20 différence de paramètre de maille de sorte qu'ils soient enterrés.
Optionnellement, une croissance d'une couche additionnelle, en SiGe ayant une composition en Ge constante, suit ou précède la formation de la couche tampon, I'ensemble formant ladite structure tampon 1 B. La couche additionnelle est en SiGe sensiblement relaxé par la couche 25 tampon, avec une concentration en Ge avantageusement uniforme et sensiblement identique à celle de la couche tampon au voisinage de leur interface.
La concentration de germanium dans le silicium au sein de la couche de SiGe relaxé est typiquement comprise entre 15 % et 30 %.
ô8 2858460 Cette limitation à 30 % représente une limitation typique des techniques actuelles, mais peut être amenée à évoluer dans les prochaines années.
La couche additionnelle a une épaisseur pouvant varier grandement selon les cas, avec une épaisseur typique comprise entre 0,5 et 1 micron.
Selon une deuxième technique de réalisation de structure tampon lB, on se base sur une technique de dépôt d'une couche superficiellement à un substrat support 1A, cette couche superficielle ayant un paramètre de maille nominal sensiblement différent du paramètre de maille du matériau voisin de la surface du substrat support 1A.
On appelle ici paramètre de maille nominal le paramètre de maille d'un matériau sous sa forme massive, monocristalline et à l'équilibre.
Ce dépôt de la couche superficielle est réalisé de sorte que la couche déposée soit pratiquement exempte de défauts plastiques, telles que des dislocations.
Cette couche superficielle est réalisée de sorte à présenter au final: une première partie en contact avec le substrat support 1A, qui confine des défauts plastiques, telles que des dislocations; et - une deuxième partie, relaxée ou pseudo-relaxée par la première partie, et présentant pas ou peu de défauts plastiques.
La première partie de la couche superficielle déposée joue alors le rôle d'une couche tampon.
La technique de dépôt employée pour réaliser une telle couche tampon peut comprendre des variations dans le temps de températures et de compositions chimiques de dépôt.
On peut ainsi réussir à réaliser une couche tampon présentant une composition chimique sensiblement constante en épaisseur, contrairement à une couche tampon réalisée selon la première technique.
Une ou plusieurs couches peuvent cependant être intercalée(s) entre la couche tampon et la deuxième partie de la couche superficielle.
La couche tampon peut en outre avoir une épaisseur inférieure aux plus petites épaisseurs des couches tampons réalisées selon la première technique.
Le document WO 00/15885 enseigne un exemple de réalisation d'une telle structure tampon selon cette dernière technique comprenant en particulier les étapes suivantes: * dépôt sur un substrat support 1A en Si d'une première couche en Ge ou en SiGe; * puis, éventuellement, dépôt d'une deuxième couche additionnelle, pouvant améliorer la qualité cristallographique du film 2 sus-jacent, 10 tel que décrit dans le document WO 00/15885, la deuxième couche étant en: o SiGe (50/50) dans le cas où la première couche de la couche tampon est en Ge; o Si contraint dans le cas où la première couche de la couche 15 tampon est en SiGe.
L'épaisseur de cette structure tampon lB peut en particulier être de l'ordre de 0.5 à 1 micron, ce qui est inférieur à l'épaisseur d'une couche tampon réalisée selon la première technique.
On a de la sorte réalisé la plaquette donneuse 1, la plaquette donneuse 20 1 comprenant ledit substrat support 1A en Si et ladite structure tampon lB en Ge ou en SiGe.
Selon une troisième technique de réalisation de structure tampon lB, une première étape consiste en un dépôt d'une couche lB en SiGe contraint sur un substrat support 1A en Si, le substrat support 1A et éventuellement la 25 couche 1 B épitaxiée étant compris dans la plaquette donneuse 1.
Une deuxième étape consiste en une implantation d'espèces atomiques, telles de l'hydrogène et/ou de l'hélium, à une énergie d'implantation et à un dosage des espèces déterminés afin de former dans l'épaisseur entre la profondeur d'implant et la couche contrainte, une zone de perturbation.
Une zone de perturbation se définit comme une zone présentant des contraintes internes susceptibles de former des perturbations structurelles dans les parties environnantes.
Ces contraintes internes sont alors susceptibles de créer des perturbations cristallographiques dans la couche contrainte sus-jacente.
Lors de la première étape, les gammes d'énergies d'implant de H ou de He utilisées se situent typiquement entre 12 et 25 keV.
Les doses de H ou de He implantés se situent typiquement entre 1014 et 1 017 cm'2.
>Ainsi, par exemple, pour une couche contrainte lB à 15 % de Ge, on utilisera préférentiellement du H pour l'implant dosé autour de 3.1016 cm-2 à une énergie autour de 25 keV.
>Ainsi, par exemple, pour une couche contrainte lB à 30 % de Ge, on utilisera préférentiellement du He pour l'implant dosé autour de 15 2. 1016 cm-2 à une énergie autour de 18 keV.
Les profondeurs d'implant des espèces atomiques dans la plaquette donneuse I se situent alors typiquement entre environ 50 nm et 100 nm.
Pour créer ou accentuer les perturbations de la zone de perturbation, la couche tampon est réalisée selon cette troisième technique au cours de la mise 20 en ceuvre d'une troisième étape par un apport d'énergie thermique adapté et convenablement paramétré pour provoquer une relaxation au moins relative de contraintes élastiques de la couche lB en SiGe contraint afin de former une couche contrainte relaxée en SiGe.
Le traitement thermique est préférentiellement mis en oeuvre sous 25 atmosphère inerte ou oxydante.
Ainsi, un traitement thermique particulier à mettre en oeuvre pour ce type de plaquette donneuse 1 se fait à des températures comprises typiquement entre 400 C et 1000 C pendant une durée pouvant aller de 30 s à 60 minutes, et plus particulièrement de environ 5 minutes à environ 15 minutes. 30 Ainsi, la zone de perturbation: * confine des défauts de type dislocations; et * adapte le paramètre de maille du substrat support 1A en Si au paramètre de maille nominal de la couche 1 B contrainte en SiGe.
Elle peut donc être considérée ici comme une couche tampon.
Une variante à cette technique consiste à former le film en Si 2 sur la couche 1 B de SiGe contraint avant l'implantation des espèces.
L'implantation puis le traitement thermique vont alors relaxer ou pseudorelaxer la couche de SiGe contraint (comme précédemment décrit) et contraindre le film 2.
Dans ce cas, la formation de la couche tampon et la formation de la contrainte dans le film 2 sont intimement liées.
Pour plus de précisions, on pourra se référer à B. Hôllander et coll., notamment dans le document intitulé Strain relaxation of pseudomorphic SixGex / Si(100) heterostructures after hydrogen or helium ion implantation for 15 virtual substrate fabrication (dans Nuclear and Instruments and Methods in Physics Research B 175-177 (2001) 357 - 367).
Quelle que soit la configuration structurelle de la plaquette donneuse 1 dans cette application du procédé selon l'invention, cette dernière est constituée au niveau de l'interface avec le film contraint 2 d'un matériau en Si,20 xGex cristallin présentant peu ou pas de défauts cristallographiques.
La plaquette donneuse 1 comprend en tous cas une couche supérieure qui a une épaisseur suffisamment importante pour pouvoir imposer son paramètre de maille au film contraint 2 qui sera sus-jacent, sans que ce dernier n'influence sensiblement la structure cristalline de la couche supérieure de la 25 plaquette donneuse 1.
Une légère étape de finition de la surface de la plaquette donneuse 1 est avantageusement mise en oeuvre pour améliorer la qualité de surface, au moyen de techniques de finition de surface telles qu'un polissage, une gravure chimique, une abrasion, une planarisation mécano-chimique (encore appelée CMP), une oxydation sacrificielle, un bombardement d'espèces atomiques, ou autres techniques de lissage.
En référence à la figure 1 b, une croissance d'un film 2 en Si est mise en oeuvre sur le substrat de croissance en Si1_xGex de la plaquette donneuse 1.
Le film 2 en Si est avantageusement formé par épitaxie en utilisant les techniques connues telles que les techniques CVD et MBE (abréviations respectives de Chemical Vapor Deposition et Molecular Beam Epitaxy ).
Le silicium ayant un paramètre de maille différent de celui du germanium, le film 2 est alors obligé par le SiixGex de croissance à augmenter 10 son paramètre de maille nominal pour le rendre sensiblement identique à celui de son substrat de croissance et présenter ainsi des contraintes internes en tension.
Ces modifications de sa structure cristallographique interne vont augmenter la mobilité des porteurs de charge (tels que les trous et les 15 électrons) en modifiant la structure des bandes d'énergie du cristal de silicium.
On obtient ainsi les propriétés électriques recherchées pour ce film 2 dans cette invention.
Pour qu'une couche soit contrainte élastiquement, son épaisseur ne doit cependant pas dépasser une épaisseur critique de contrainte élastique.
Au delà de l'épaisseur critique, des contraintes plastiques et des relaxations élastiques peuvent apparaître dans le film 2, ce qui détériorerait sensiblement ses propriétés électriques.
L'épaisseur critique de contrainte élastique dépend principalement du matériau choisi pour constituer la couche contrainte et de la différence de 25 paramètre de maille avec le matériau de la structure cristalline sur laquelle elle a été formée.
Ainsi, le silicium ayant un paramètre de maille d'environ 4,2 % plus petit que celui du germanium, le désaccord de maille entre le silicium du film 2 et du support de croissance en Si1.xGex est tel qu'il implique une épaisseur critique du 30 film 2 comprise entre environ 100 A et 2000 A, dépendant de la valeur de x.
Par exemple, si x = 0,2, le film 2 en Si contraint est typiquement de l'ordre de 200 A environ.
L'épaisseur critique peut dépendre aussi de paramètres de croissance tels que la température à laquelle le film 2 a été formé, des sites de nucléation à 5 partir desquels il a été épitaxié, ou des techniques de croissance employées (par exemple CVD ou MBE). Des valeurs d'épaisseurs critiques d'un film 2 de Si épitaxiées sur un
substrat de croissance en Sii.xGex sont par exemple présentées dans le document intitulé High-mobility Si and Ge structures de Friedrich Schâffler 10 (Semiconductor Science Technology, 12 (1997) 1515-1549).
L'épaisseur du film 2 en Si contraint est ainsi typiquement de quelques centaines d'angstrôms, de préférence comprise entre 100 et 500 A. Une fois formée, le film 2 a donc un paramètre de maille sensiblement voisin de celui du Si1_xGex et présente des contraintes élastiques en tension.
L'ensemble plaquette donneuse 1 et film 2 forment une plaquette précollage 10.
En référence à la figure lc, un collage de la plaquette pré-collage 10 avec un substrat récepteur 4 est mis en oeuvre.
Avant ce collage, au moins une couche isolante 3 en matériau isolant 20 électrique est formée en surface de la plaquette pré-collage 10 et/ou en surface du substrat récepteur 4.
Le matériau choisi pour une couche isolante 3 est un matériau ayant une température de viscosité TG supérieure à la température de viscosité TG SiO2 du SiO2.
La valeur de TG SiO2 du SiO2 peut varier de façon sensible selon certains critères, tels que: - la technique de réalisation employée pour la réalisation de la couche de SiO2; en effet, si la couche est réalisée par oxydation thermique (que ce soit en atmosphère sèche ou humide, associés à l'emploi ou 30 non d'espèces chimiques), TG SiO2 est de l'ordre d'environ 1100 C à environ 1150 C, alors que dans le cas d'une couche formée par dépôt de SiO2, cette TG SiO2 est en général inférieure; - les paramètres de réalisation de la structure SeOI, tels que par exemple l'énergie d'activation des surfaces à coller atteinte préalablement au collage, des paramètres structurels, tels que le coefficient de charges de contraintes que présente le film 2.
La température de viscosité TG SiO2 du SiO2 peut ainsi atteindre jusqu'à 1100 C - 11500C.
Si la température de viscosité TG est une limite thermique théorique audelà de laquelle les contraintes élastiques semblent se relâcher de façon sensible, des premières relaxations de contraintes peuvent cependant apparaître avant TG à des températures inférieures à TG (typiquement inférieures jusqu'à environ 100 C à 200 C), le taux de relaxation étant 15 néanmoins de plus en plus important au fur et à mesure qu'on se rapproche de TG.
La fonction d'une couche isolante 3 est principalement double: - isoler électriquement le substrat récepteur 4 du film 2, notamment dans la structure 20 SeOI finale (voir figure ld); - tenir la contrainte élastique dans le film 2 à des hautes températures, (supérieures à environ 950 C 1000 C).
Cette couche isolante 3 peut en outre avoir des propriétés adhésives particulièrement intéressantes à exploiter lors de l'étape de collage.
La couche isolante 3 peut être formée par dépôt direct sur la surface 25 considérée ou par réaction chimique entre des espèces atomiques de la surface considérée avec des espèces gazeuses en atmosphère contrôlée.
Dans un premier cas avantageux selon l'invention, le matériau de la couche isolante 3 est en Si3N4.
Une couche de Si3N4 a ainsi une température TG supérieure à environ 1500 C.
La couche isolante en Si3N4 peut être formée par nitruration avec le silicium du film 2 et/ou avec du silicium du substrat récepteur 4 (si celui-ci en 5 contient en surface); ou par dépôt d'une couche de nitrure par une technique CVD sur la surface considérée.
Il est à noter que le Si3N4 a des propriétés de collage à peu près équivalentes aux propriétés de collage du SiO2 en terme d'énergie de collage et de qualité de transfert notamment dans le cas de la mise en oeuvre d'un 10 procédé Smart Cut , en référence par exemple du document intitulé "From SOI to SOIM Technology: application for specific semi conductor processes" de O. Rayssac et col. (dans SOI Technology and Devices X, PV 01-03 ecs Proceedings, Pedington, and J (2001)).
Dans un deuxième cas avantageux selon l'invention, le matériau de la 15 couche isolante 3 est en SiOyNz.
Lors de la formation d'une couche isolante 3 en SiOyNz, on pourra avantageusement jouer sur la valeur de z, afin de faire évoluer la température de viscosité TG qui est pour ce matériau sensiblement fonction de cette composition d'azote.
Ainsi, avec une composition z croissante, il est possible de faire évoluer la TG de la couche isolante 3 typiquement entre une TG de l'ordre de celui du SiO2 (qui peut varier autour de 1100 C) et une TG de l'ordre de celui du Si3N4.
En jouant sur y, on peut ainsi couvrir une large gamme de TG.
Les valeurs TG de la couche isolante 3, si elles dépendent 25 essentiellement du matériau de la couche vitreuse, peut aussi fluctuer suivant les conditions selon lesquelles elle a été formée.
Dans un cas de figure avantageux, on pourra ainsi adapter les conditions de formation de la couche isolante 3 de façon contrôlée de sorte à sélectionner une TG à la carte supérieure à TG SiO2- On pourra ainsi jouer sur les paramètres de dépôt, telles que la température, le temps, le dosage et le potentiel de l'atmosphère gazeuse, etc. Des éléments de dopage pourront aussi être ajoutés aux éléments principaux gazeux contenus dans l'atmosphère de vitrification, tels que du Bore et du Phosphore qui peuvent avoir la faculté de diminuer la TG.
Après formation d'une ou plusieurs couches isolantes 3 sur une ou les deux surfaces à coller, une étape de finition est avantageusement mise en oeuvre sur les deux surfaces à coller, avant l'étape de collage, par exemple au moyen d'une desdites techniques de finition, afin de rendre les surfaces à coller 10 les moins rugueuses possibles.
Le collage consiste à mettre en contact les surfaces à coller de la plaquette pré-collage 10 et le substrat récepteur 4.
L'opération de collage en tant que telle s'effectue par une mise en contact des surfaces à coller.
Les liaisons de collage sont préférentiellement de nature moléculaire en utilisant des propriétés hydrophiles des surfaces à coller.
Pour attribuer ou accentuer les propriétés hydrophiles des surfaces à coller, des nettoyages chimiques préalables des deux structures à coller dans des bains peuvent être mis en oeuvre, comprenant par exemple un traitement 20 SC1 bien connu de l'homme du métier.
Un recuit de l'ensemble collé peut en outre être mis en oeuvre pour renforcer les liaisons de collage, par exemple en modifiant la nature des liaisons de collage, telles que des liaisons de covalence ou autres liaisons.
Pour plus de précisions quant aux techniques de collage, on pourra se 25 référer notamment au document intitulé Semiconductor Wafer Bonding (Science and technology, Interscience Technology) par Q. Y. Tong, U. Gôsele et Wiley.
En référence à la figure ld est représentée la structure SeOI obtenue après enlèvement de la plaquette donneuse 1.
Selon un premier mode de réalisation de l'enlèvement de la plaquette donneuse 1, est mis en oeuvre un détachement de toute ou partie de la plaquette donneuse I au niveau d'une zone de fragilisation formée au préalable dans la plaquette donneuse 1, par apport d'énergie.
Cette zone de fragilisation est sensiblement parallèle à la surface de collage, et présente des fragilités de liaisons entre la partie au-dessus et audessous d'elle, ces liaisons fragiles étant susceptibles d'être rompues sous l'apport d'énergie, telle qu'une énergie thermique et/ou mécanique.
Selon une première technique de réalisation de la zone de fragilisation, 10 est mise en oeuvre une technique nommée Smart-Cut et comprenant en premier lieu une implantation d'espèces atomiques dans la plaquette donneuse 1, au niveau de la zone de fragilisation.
Les espèces implantées peuvent être de l'hydrogène, de l'hélium, un mélange de ces deux espèces ou d'autres espèces légères. 15 L'implantation a lieu de préférence juste avant collage.
L'énergie d'implantation est choisie pour que les espèces, implantées à travers la surface de la couche isolante 3 (au cas où elle est formée sur la plaquette donneuse 1), traversent l'épaisseur de la couche isolante 3, l'épaisseur du film contraint 2 et une épaisseur déterminée de la partie 20 supérieure de la plaquette donneuse 1.
Il est préférable d'implanter dans la plaquette donneuse 1 suffisamment profondément pour que le film contraint 2 ne subisse pas de dommages lors de l'étape de détachement de la plaquette donneuse 1.
La profondeur d'implant dans la plaquette donneuse 1 est ainsi 25 typiquement de 1000 A environ et plus.
La fragilité des liaisons dans la zone de fragilisation est trouvée principalement par le choix du dosage des espèces implantées, le dosage étant ainsi typiquement compris entre 1016 cm-2 et 1017 cm-2, et plus précisément entre environ 2.1016 cm"2 et environ 7.1016 cm'2.
Le détachement au niveau de cette zone de fragilisation s'effectue alors habituellement par apport d'énergie mécanique et/ou thermique.
Pour plus de précisions quant au procédé Smart-Cut , on pourra par exemple se référer au document intitulé Silicon-On-Insulator Technology: 5 Materials to VLSI, 2nd Edition de J.-P. Colinge édité chez Kluwer Academic Publishers , p.50 et 51.
Selon un deuxième mode de réalisation de la zone de fragilisation, est mise en oeuvre une technique notamment décrite dans le document EP 0 849 788.
La zone de fragilisation est ici réalisée avant la formation du film 2, et lors de la formation de la plaquette donneuse 1.
La réalisation de la zone de fragilisation comprend les opérations principales suivantes: * formation d'une couche poreuse sur un substrat; * croissance d'une ou plusieurs couche(s) sur la couche poreuse.
L'ensemble substrat - couche poreuse - couche(s) constitue alors la plaquette donneuse 1, et la couche poreuse constitue alors la zone de fragilisation de la plaquette donneuse 1.
Un apport d'énergie, tel qu'un apport d'énergie thermique et/ou 20 mécanique, au niveau de la zone de fragilisation poreuse, conduit alors à un détachement du substrat support 1A de la ou des couche(s) susjacente(s) à la couche poreuse.
La technique préférée selon l'invention d'enlèvement de matière au niveau d'une zone de fragilisation, réalisée selon un des deux modes de 25 réalisation non limitatif ci-dessus, permet ainsi de retirer rapidement et en bloc une partie importante de la plaquette donneuse 1.
Elle permet aussi de pouvoir réutiliser la partie retirée de la plaquette donneuse 1 dans un autre procédé, comme par exemple un procédé selon l'invention.
Ainsi, une reformation d'un film contraint sur la partie retirée et d'une éventuelle autre partie d'une plaquette donneuse et/ou d'autres couches peut être mise en oeuvre, de préférence après un polissage de la surface de la partie retirée.
Un étape de finition de surface permet de retirer la partie restante de la plaquette donneuse 1 en Si1,xGex, celle-ci pouvant être réduite par différentes techniques de finition telles qu'un polissage CMP, une abrasion, un recuit thermique RTA, une oxydation sacrificielle, une gravure chimique, prises seules ou en combinaison.
De manière avantageuse, I'enlèvement de matière de finition met en oeuvre au moins en fin d'étape une gravure chimique sélective, prise en combinaison ou non avec des moyens mécaniques.
Ainsi des solutions de gravure sélective du SiGe vis à vis du Si telle qu'une solution comprenant du HF:H202:CH3COOH (sélectivité d'environ 15 1:1000) peuvent être mises en oeuvre pour retirer la partie restante de Si1_xGex.
Le film 2 a alors une structure cristalline et des propriétés d'homogénéité en épaisseur voisines de celles qu'il présentait après croissance sur la plaquette donneuse 1.
Après l'étape de collage, une deuxième technique d'enlèvement de 20 matière sans détachement et sans zone de fragilisation, peut être mise en oeuvre selon l'invention pour l'enlèvement du substrat donneur 1.
Elle consiste à mettre en oeuvre une gravure chimique et/ou mécanique et/ou mécano-chimique.
On peut par exemple mettre en oeuvre des gravures éventuellement 25 sélectives du ou des matériaux de la plaquette donneuse 1 à retirer, selon un procédé de type etch-back .
Cette technique consiste à graver le substrat donneur 1 par derrière , c'est à dire à partir de la face libre de la plaquette donneuse 1.
Des gravures par voie humide mettant en oeuvre des solutions de 30 gravure adaptées aux matériaux à enlever peuvent être mises en oeuvre.
Des gravures par voie sèche peuvent également être mises en oeuvre pour enlever de la matière, telles que des gravures par plasma ou par pulvérisation.
La ou les gravures peuvent en outre être seulement chimiques ou électrochimiques ou photoélectrochimiques.
La ou les gravures peuvent être précédées ou suivies par une attaque mécanique de la plaquette donneuse 1, tel un rodage, un polissage, une gravure mécanique ou une pulvérisation d'espèces atomiques.
La ou les gravures peuvent être accompagnées d'une attaque 10 mécanique, tel qu'un polissage éventuellement combiné avec une action d'abrasifs mécaniques dans un procédé CMP.
Toutes les techniques précitées d'enlèvement de matière de la plaquette donneuse 1, sont proposées à titre d'exemple dans le présent document, mais ne constituent en rien une limitation, I'invention s'étendant à 15 tous types de techniques aptes à enlever de la matière de la plaquette donneuse 1 conformément au procédé selon l'invention.
En référence à la figure 1 d, on obtient au final une structure 20 SOI dont la partie semiconductrice (c'est à dire le film 2) est en Si contraint, et dont la partie isolante (c'est à dire la couche isolante 3) a une température de viscosité 20 TG supérieure à TG SiO2 comme par exemple le Si3N4 ou le SiOyNz.
La structure 20 SOI permet alors de réaliser des traitements thermiques supérieurs à 950 C - 1000 C, tels que certains traitements à mettre en oeuvre pour la réalisation de composants dans le film 2, sans que sa partie semiconductrice en matériau contraint ne subisse de relaxation élastique 25 importante, comme c'est le cas de structures SOI ayant une partie isolante en Si02.
Un deuxième procédé selon l'invention est présenté en référence aux figures 2a à 2d.
Ce procédé est globalement le même que celui décrit en référence aux figures la à ld, à l'exception de l'étape d'enlèvement de la plaquette donneuse 1.
En effet, I'enlèvement de matière de la plaquette donneuse 1 concerne 5 ici non pas toute la plaquette donneuse 1 mais uniquement une partie de la plaquette donneuse 1, I'autre partie de la plaquette donneuse 1 formant une couche supérieure 5 à la structure 20 (en référence à la figure 2d).
Les techniques d'enlèvement de matière sont sensiblement les mêmes que celles exposées plus haut (en référence de la figure 1 d).
Elles sont cependant mises en oeuvre de sorte à conserver cette couche supérieure 5, et que celle-ci soit constituée d'au moins une partie de la structure tampon 1B.
Ce procédé selon l'invention est avantageusement mis en oeuvre pour une structure tampon lB réalisée selon ladite première technique ou ladite 15 deuxième technique de réalisation d'une structure tampon 1 B. Ce procédé selon l'invention est particulièrement avantageux si l'un ou l'autre des deux types de structure tampon (les deux types de structure tampon étant associés respectivement aux deux techniques de réalisation) comprend dans sa partie supérieure une couche de Si1_xGex à composition sensiblement 20 constante sans trop de défauts cristallographiques. Dans ce cas, la mise en oeuvre des techniques d'enlèvement de matière est paramétrée de sorte que la couche supérieure 5 comprenne au moins en partie cette dernière couche en Si1.xGex. On aura ainsi une structure 20 comprenant une couche supérieure 5 en en Si1_xGex de qualité.
Après l'enlèvement de matière, une étape de finition de surface est avantageusement mise en ceuvre pour retirer des rugosités de surface et des inhomogénéités d'épaisseur de la couche supérieure 5 en Si1.xGex, par exemple par polissage, abrasion, planarisation CMP, gravure chimique, prises seules ou en combinaison.
Selon une variante, la plaquette donneuse 1 comprend une couche d'arrêt de gravure située entre la couche supérieure 5 et le reste de la plaquette donneuse 1 permettant de terminer l'étape de finition par une gravure sélective au niveau de cette couche d'arrêt, et d'obtenir une couche supérieure 5 particulièrement homogène en épaisseur et peu rugueuse en surface.
En référence à la figure ld, on obtient au final une structure 20 Si,. xGex /SOI dont la partie semiconductrice (c'est à dire la couche supérieure 5 et le film 2) comprend du Si contraint, et dont la partie isolante (c'est à dire la couche isolante 3) a une température de viscosité TG supérieure à TG SiO2 comme par 10 exemple le Si3N4 ou le SiOyNz.
La structure 20 permet alors de réaliser des traitements thermiques supérieurs à 950 C - 1000 C, sans perdre trop de contrainte dans le film 2.
Dans un cas de figure particulier où un traitement thermique est effectué à une température et pendant une durée supérieures respectivement à une 15 température et à une durée de référence à partir desquels le Ge diffuse dans le Si, le Ge contenu dans la couche supérieure 5 peut diffuser dans le film 2.
Dans certains autres cas, cet effet de diffusion, s'il est convenablement contrôlé, peut être recherché.
En effet, la diffusion peut être contrôlée de sorte que les espèces de Ge 20 se répartissent de façon uniforme dans l'ensemble des deux couches 2 et 5, formant une unique couche de SiGe ayant une concentration en Ge sensiblement uniformisée.
On trouvera notamment une discussion de ce dernier point dans le document US 5 461 243, colonne 3, lignes 48 à 58.
Un troisième procédé selon l'invention est présenté en référence aux figures 3a à 3e.
Ce procédé est globalement le même que celui décrit en référence aux figures la à ld, à l'exception qu'il comprend une étape supplémentaire de croissance cristalline d'une couche additionnelle 6 mise en ceuvre en référence à la figure 3c.
Cette couche additionnelle 6 est épitaxiée, par exemple par une technique CVD ou MBE, sur le film 2 de Si contraint.
Le matériau dont elle est constituée peut être tout type de matériau.
Cependant, ce matériau est préférentiellement en SilzGez avec une composition z sensiblement identique à la composition x du Si1lxGex présent en surface de la structure tampon lB, de sorte que la couche additionnelle 6 soit relaxée ou pseudo-relaxée.
Après la croissance de la couche additionnelle 6, la couche isolante 3 est formée au niveau de la couche additionnelle 6 et/ou en surface du substrat récepteur 4.
Dans le cas où la formation de la couche isolante 3 a lieu en surface de la couche additionnelle 6, elle peut être réalisée par dépôt direct; ou par 15 réaction chimique entre des espèces atomiques et le matériau constituant la surface de la couche additionnelle 6, avec des espèces gazeuses en atmosphère contrôlée.
Une couche isolante en SixGeyNz peut par exemple être formée par nitruration avec le silicium - germanium de la couche additionnelle 6 en Si. 20 zGez..
Les étapes de collage (en référence à la figure 3d) et d'enlèvement de matière (figure 3e) sont ensuite typiquement identiques à celles référencées lc et Id.
En référence à la figure 3e, on obtient au final une structure 20 Si 25 contraint /SGOI dont la partie semiconductrice (c'est à dire le film 2 et la couche additionnelle 6) comprend du Si contraint, et dont la partie isolante (c'est à dire la couche isolante 3) a une température de viscosité TG supérieure à TG SiO2 comme par exemple le SixGeyNz.
La structure 20 permet alors de réaliser des traitements thermiques 30 supérieurs à 950 C -1000 C, sans perdre trop de contrainte dans le film 2.
Dans un cas de figure particulier où un traitement thermique est effectué à une température et pendant une durée supérieures respectivement à une température et à une durée de référence à partir desquels le Ge diffuse dans le Si, le Ge contenu dans la couche additionnelle 6 peut diffuser dans le film 2.
Dans certains autres cas, cet effet de diffusion, s'il est convenablement contrôlé, peut être recherché.
En effet, la diffusion peut être contrôlée de sorte que les espèces de Ge se répartissent de façon uniforme dans l'ensemble des deux couches 2 et 6, formant une unique couche de SiGe ayant une concentration en Ge 10 sensiblement uniformisée.
On trouvera notamment une discussion de ce dernier point dans le document US 5 461 243, colonne 3, lignes 48 à 58.
En référence aux figures 4a à 4e, et plus particulièrement aux figures 4c 15 et 4e, un quatrième procédé selon l'invention est globalement le même que celui décrit en référence aux figures 1 a à 1 d, à l'exception que: * I'enlèvement de matière de la plaquette donneuse 1 concerne ici non pas toute la plaquette donneuse 1 mais uniquement une partie de la plaquette donneuse 1, laissant une couche supérieure 5 dans la partie 20 supérieure de la structure 20 finale (en référence à la figure 4e); * il comprend une étape supplémentaire de croissance cristalline d'une couche additionnelle 6 qui est mise en oeuvre en référence à la figure 4c.
Ce procédé comprend en fait une étape identique à celle décrite en 25 référence à la figure 2d, formant une couche supérieure 5 (voir figure 4e) , et une étape identique à celle décrite en référence à la figure 3c, formant une couche additionnelle 6 (voir figure 4e) intercalée entre le film 2 et le substrat récepteur 4.
Les moyens de formation de ces deux couches 5 et 6, ainsi que les possibilités d'évolution de leur structure et leur effet sur la structure finale sont donc essentiellement les mêmes que ceux décrits dans les procédés en référence aux figures 2a à 2d et aux figures 3a à 3e.
En référence à la figure 4e, on obtient au final une structure 20 SiGe / Si contraint / SGOI dont la partie semiconductrice (c'est à dire le film 2 et la couche additionnelle 6) comprend du Si contraint, et dont la partie isolante (c'est à dire la couche isolante 3) a une température de viscosité TG supérieure à 950 C - 1000 C comme par exemple le SixGeyNz.
La structure 20 permet alors de réaliser des traitements thermiques supérieurs à TG SiO2 sans perdre trop de contrainte dans le film 2.
Dans un cas de figure particulier où un traitement thermique est effectué à une température et pendant une durée supérieurs respectivement à une température et à une durée de référence à partir desquels le Ge diffuse dans le 15 Si, le Ge contenu dans la couche additionnelle 6 et dans la couche supérieure 5 peut diffuser dans le film 2.
Dans certains autres cas, cet effet de diffusion, s'il est convenablement contrôlé, peut être recherché.
En effet, la diffusion peut être contrôlée de sorte que les espèces de Ge 20 se répartissent de façon uniforme dans l'ensemble des trois couches 2, 5 et 6, formant une unique couche de SiGe ayant une concentration en Ge sensiblement uniformisée.
On trouvera notamment une discussion de ce dernier point dans le document US 5 461 243, colonne 3, lignes 48 à 58. 25 Selon un des quatre procédés préférés selon l'invention ci-dessus, ou selon un équivalent de ceux-ci, des étapes en vue d'une réalisation de composants peuvent être intégrées ou succéder à ce procédé selon l'invention.
Ainsi, des étapes de préparation à la réalisation de composants peuvent être mises en oeuvre au cours du procédé, sans altérer le taux de contraintes dans le film 2.
Elles sont mises en oeuvre au niveau du film 2 en Si contraint de la 5 structure SGOI en référence à la figure ld, de la couche supérieure 5 en Si1xGex relaxé et/ou du film 2 de la structure SiGe/SOI en référence à la figure 2d, du film 2 et/ou de la couche additionnelle 6 en Si,_,Gez relaxé de la structure Si contraint/SGOI en référence à la figure 3e, de la couche supérieure 5 en Si1xGex relaxé et/ou du film 2 et/ou de la couche additionnelle 6 en Si,_zGez relaxé 10 de la structure SiGe/Si contraint/SGOI en référence à la figure 4e.
On pourra par exemple entreprendre des traitements locaux destinés à graver des motifs dans les couches, par exemple par lithographie, par photolithographie, par gravure aux ions réactifs ou par toute autre gravure avec masquage en motifs.
Une ou plusieurs étapes de réalisation de composants, tels que des transistors, dans le film 2 en Si contraint (ou dans la couche de SiGe relaxé 2' dans le cas où celle-ci n'est pas recouverte d'une couche de Si contraint 11) peuvent notamment être mises en oeuvre sans altérer le taux de contraintes du film 2.
Les techniques décrites dans l'invention sont proposées à titre d'exemple dans le présent document, mais ne constituent en rien une limitation, I'invention s'étendant à tous types de techniques aptes à mettre en oeuvre un procédé selon l'invention.
Une ou plusieurs épitaxies quelconque(s) peu(ven)t être mise(s) en oeuvre sur la structure 20 finale (en référence à la figure ld, 2d, 3e, 4e), telle qu'une épitaxie d'une couche de SiGe ou de SiGeC, ou une épitaxie d'une couche de Si ou de SiC contraint, ou des épitaxies successives de couches SiGe ou de SiGeC et de couches de Si ou de SiC contraint en alternance pour 30 former une structure multicouches.Ainsi, on peut notamment obtenir un épaississement du film 2 par une épitaxie de Si sur le film 2 initialement obtenu après transfert.
La Demanderesse a d'ailleurs remarqué qu'un épaississement d'un film 2 en Si contraint, peut être fait de sorte que son épaisseur devienne plus 5 importante que l'épaisseur critique standard du Si , sans que celui-ci perde en contrainte élastique.
L'épaisseur critique standard du Si peut être trouvée à partir de la valeur du taux de contrainte du film 2 et à partir du fait que ce taux de contrainte peut être directement associé à la concentration de Ge dans le Si1_xGex du 10 pseudo-substrat (i.e. la valeur x) sur lequel le film 2 a été ou aurait été épitaxié (si le taux de contrainte du film 2 n'a pas été modifié depuis sa formation, la concentration x de Ge associée est celle du pseudo- substrat en Si1_xGex sur lequel le film 2 a été épitaxié avant le transfert).
La valeur de l'épaisseur critique standard du Si du film 2 peut ainsi 15 être directement associée à la concentration de Ge du pseudo-substrat en Si1 xGex sur lequel le film 2 a été ou aurait été épitaxié. Des exemples d'épaisseur critique standard du Si peuvent être trouvés notamment dans High-Mobility Si and Ge structures de Friedrich Schaffler (Semiconductor Science Technology, 12 (1997) 1515-1549).
Ainsi, la Demanderesse a noté que, dans une structure comprenant une couche en matériau devenant visqueux à partir d'une TG, et un film 2 en Si contraint sur le matériau visqueux, l'épaisseur critique du film 2 (audelà de laquelle le film 2 n'est plus principalement contraint élastiquement) est typiquement plus importante que l'épaisseur critique standard du Si .
Ainsi, I'expérience a montré qu'il est possible d'accroître l'épaisseur du film 2 d'environ 60 nanomètres, sans qu'il y ait de perte substantielledes contraintes élastiques intrinsèques au film 2.
Le film 2 épais peut alors être utilisé comme une couche active (tirant alors avantage de la grande mobilité des électrons qu'un tel matériau présente).
La structure finale achevée, avec ou sans épaississement, on peut éventuellement mettre en oeuvre des traitements de finition, comprenant par exemple un recuit.La présente invention ne se limite pas non plus à un film 2 en Si contraint, mais s'étend aussi aux alliages Siv.yGey avec y compris entre 0 et 5 1, susceptibles d'être contraints par un support de croissance en Si1_xGex (en surface de la plaquette donneuse 1) lorsque x y.
Ainsi, dans une première application particulière, la plaquette donneuse 1 serait un substrat massif en Si sur lequel on ferait croître directement un film 2 en Si1.-xGex contraint (par le substrat massif). Le transfert pour former une 10 structure finale semiconducteur-sur-isolant étant alors identique au procédé selon l'invention déjà décrit, la formation de la zone de fragilisation 3 se faisant dans le substrat massif.
Dans une deuxième application particulière, la plaquette donneuse 1 serait un substrat massif en Si1lyGey, avec y compris entre environ 0,7 et 1, sur 15 lequel on ferait croître un film 2 en Si ou en Si1_xGex, ces matériaux étant alors contraints par le substrat massif. Le transfert pour former une structure finale semiconducteur-sur-isolant étant alors identique au procédé selon l'invention déjà décrit, la formation de la zone de fragilisation 3 se faisant dans le substrat massif.
Dans une troisième application particulière, une structure tampon lB en Si1_zGez (avec z diminuant graduellement dans l'épaisseur) est intercalée entre le substrat massif 1A en Sil.yGey (yE[0,1]) et le film 2 (en Si contraint ou en Si,xGex contraint) afin de trouver le coefficient de contrainte du film 2 souhaité.
De manière générale, le film 2 contraint peut être en d'autres types de 25 matériaux, tels que des alliages de type III-V ou Il-VI, ou en d'autres matériaux semiconducteurs aptes à être mis en oeuvre par un procédé selon l'invention et à être compris dans une structure semiconducteur-sur-isolant selon l'invention.
Par exemple, le film 2 peut être en un matériau nitruré, tel qu'un alliage (AI, Ga, In) - (N), qui a été initialement formé sur une plaquette donneuse 1 constituée d'un substrat massif ou d'un pseudo-substrat en saphir ou en SiC.
Dans les couches de semiconducteurs discutées dans ce document, 5 d'autres constituants peuvent y être ajoutés, tels que du carbone avec une concentration de carbone dans la couche considérée sensiblement inférieure ou égale à 50 % ou, plus particulièrement avec une concentration inférieure ou égale à 5 %.
Claims (26)
1. Structure semi-conducteur sur isolant, comprenant une partie en matériau semiconducteur et une partie en matériau électriquement isolant, solidaires l'une de l'autre, des contraintes élastiques étant présentes dans la partie en matériau semiconducteur, caractérisée en ce que la partie en matériau électriquement isolant présente une température de viscosité TG supérieure à la 10 température de viscosité TG SiO2 du SiO2.
2. Structure semiconducteur-sur-isolant selon la revendication précédente, caractérisée en ce que la température de viscosité TG SiO2 du SiO2 est supérieure à environ 1 1 00 C.
3. Structure semiconducteur-sur-isolant selon l'une des deux revendications précédentes, caractérisée en ce que la partie électriquement isolante est en Si3N4, en SixGeyNz ou en SiOyNz.
4. Structure semiconducteur-sur-isolant selon l'une des revendications 1 à 2, 20 caractérisée en ce que la partie électriquement isolante comprend du Si3N4, du SixGeyNz ou du SiOyNz.
5. Structure semiconducteur-sur-isolant selon l'une des revendications précédentes, caractérisée en ce que la partie en matériau semiconducteur est 25 un film en matériau contraint.
6. Structure semiconducteur-sur-isolant selon l'une des 1 à 4, caractérisée en ce que la partie en matériau semiconducteur comprend un film en matériau contraint.
7. Structure semiconducteur-sur-isolant selon l'une des deux revendications précédentes, caractérisé en ce que le matériau contraint est en Si1_yGey, avec y compris entre 0 et 1.
8. Structure semiconducteur-sur-isolant selon la revendication 6, caractérisée en ce que la partie en matériau semiconducteur comprend en outre une couche en matériau relaxé ou pseudo-relaxé.
9. Structure semiconducteur-sur-isolant selon la revendication précédente, 10 caractérisée en ce que la couche en matériau semiconducteur relaxé ou pseudo-relaxé est située entre le film en matériau contraint et la partie électriquement isolante.
10. Structure semiconducteur sur isolant selon la revendication 8, caractérisée 15 en ce que la couche en matériau semiconducteur en matériau relaxé ou pseudo-relaxé est situé du côté opposé à la partie électriquement isolante par rapport au film en matériau contraint.
11. Structure semiconducteur-sur-isolant selon la revendication 6, caractérisée 20 en ce que la partie en matériau semiconducteur comprend en outre deux couches chacune en matériau relaxé ou pseudo-relaxé, une de ces deux couches étant située entre le film en matériau contraint et la partie électriquement isolante, et l'autre de ces deux couches étant située du côté opposé à la partie électriquement isolante par rapport à la couche en matériau 25 contraint.
12. Structure semiconducteur-sur-isolant selon l'une des quatre revendications précédentes combinée à la revendication 7, caractérisée en ce que le matériau relaxé ou pseudo-relaxé est en Si1.xGex.
13. Structure semiconducteur-sur-isolant selon la revendication précédente, caractérisée en ce que la partie en matériau semiconducteur est constituée successivement à partir de la partie électriquement isolante: - d'une couche en Sii.yGey contraint; - d'une couche en SiixGex relaxé ou pseudo-relaxé.
14. Structure semiconducteur-sur-isolant selon la revendication 12, caractérisée en ce que la partie en matériau semiconducteur est constituée successivement à partir de la partie électriquement isolante: - d'une couche en Si.zGez relaxé ou pseudo-relaxé; - d'une couche en Si.iyGey contraint.
15. Structure semiconducteur-sur-isolant selon la revendication 12, caractérisée en ce que la partie en matériau semiconducteur est constituée successivement 15 à partir de la partie électriquement isolante: - d'une couche en Si1,zGez relaxé ou pseudo-relaxé; - d'une couche en Si1.yGeycontraint; - d'une couche en Si1xGex relaxé ou pseudo-relaxé.
16. Procédé de réalisation d'une structure semiconducteur-sur-isolant conforme à l'une des revendications précédentes, à partir d'une plaquette donneuse comprenant une couche supérieure en matériau cristallin ayant un premier paramètre de maille, caractérisé en ce qu'il comprend les étapes suivantes: (a) croissance sur la couche supérieure de la plaquette donneuse d'un film 25 en matériau choisi parmi les matériaux semiconducteurs ayant un paramètre de maille nominal sensiblement différent du premier paramètre de maille, sur une épaisseur suffisamment faible pour être essentiellement contraint élastiquement; (b) formation d'au moins une couche en matériau isolant électriquement et ayant une température de viscosité TG supérieure à la température de viscosité TG SiO2 du SiO2 sur la surface de la plaquette donneuse du côté où la couche contrainte a été formée et/ou sur une surface du substrat récepteur; (c) collage du substrat récepteur avec la plaquette donneuse au niveau de la ou des couche(s) isolante(s); (d) enlèvement d'au moins une partie de la plaquette donneuse.
17. Procédé selon la revendication précédente, caractérisé en ce qu'il comprend en outre, entre l'étape (a) et l'étape (b), une étape supplémentaire de croissance d'une couche relaxée ou pseudo-relaxée, en matériau choisi parmi les matériaux semiconducteurs, sur le film contraint.
18. Procédé selon l'une des deux revendications précédentes, caractérisé en ce que la couche isolante électriquement est formée, lors de l'étape (b), par nitruration de la ou des surface(s).
19. Procédé selon l'une des revendications 17 et 18, caractérisé en ce que la 20 couche isolante électriquement est déposée sur au moins une surface à coller.
20. Procédé selon l'une des deux revendications précédentes, caractérisé en ce que la couche isolante formée lors de l'étape (b) est constituée de Si3N4, de SixGeyNz ou de SiOyNz.
21. Procédé selon l'une des cinq revendications précédentes, caractérisé en ce que l'étape (d) concerne l'enlèvement d'une partie de la plaquette donneuse, la partie de la plaquette donneuse transférée sur le substrat récepteur après enlèvement étant au moins une partie de la couche supérieure en matériau 30 cristallin.
22. Procédé selon la revendication précédente, caractérisé en ce que: - il comprend une étape supplémentaire mise en oeuvre avant l'étape (c) consistant en une implantation d'espèces atomiques dans la plaquette 5 donneuse à une profondeur déterminée créant ainsi une zone de fragilisation au voisinage de la profondeur d'implant; et en ce que l'étape (d) comprend un apport d'énergie de sorte à provoquer un détachement au niveau de la zone de fragilisation présente dans la plaquette donneuse.
23. Procédé selon la revendication 22, caractérisé en ce qu'il comprend en outre, avant l'étape (a), une étape de formation de la plaquette donneuse comprenant: e une formation d'une couche poreuse sur un substrat support cristallin; 15 * croissance d'une couche cristalline sur la couche poreuse; l'ensemble substrat support - couche poreuse - couche cristalline constituant la plaquette donneuse, la couche poreuse constituant une zone de fragilisation dans la plaquette donneuse; et en ce que l'étape (d) comprend un apport d'énergie de sorte à provoquer un 20 détachement au niveau de la zone de fragilisation présente dans la plaquette donneuse.
24. Procédé selon l'une des trois revendications précédentes, caractérisé en ce que l'étape (d) comprend une étape de finition de la surface de la partie de la 25 plaquette donneuse transférée sur le substrat récepteur.
25. Procédé selon l'une des revendications 22 à 24, caractérisé en ce que l'étape (d) concerne en outre l'enlèvement de la partie de la plaquette donneuse transférée sur le substrat récepteur, de sorte à enlever toute la plaquette donneuse.
26. Procédé selon la revendication précédente, caractérisé en ce que 5 I'enlèvement de la partie de la plaquette donneuse transférée sur le substrat récepteur lors de l'étape (d) est mise en oeuvre par gravure chimique sélective vis à vis du matériau contraint du film.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0309377A FR2858460B1 (fr) | 2003-07-30 | 2003-07-30 | Structure semiconducteur-sur-isolant contrainte ayant une tenue des contraintes aux hautes temperatures |
| US10/700,896 US20050023610A1 (en) | 2003-07-30 | 2003-11-03 | Semiconductor-on-insulator structure having high-temperature elastic constraints |
| PCT/FR2004/002018 WO2005013317A2 (fr) | 2003-07-30 | 2004-07-28 | Structure semiconducteur-sur-isolant contrainte ayant une tenue des contraintes aux hautes temperatures |
| CNA2004800217427A CN1830078A (zh) | 2003-07-30 | 2004-07-28 | 抗高温应力的应力绝缘体上半导体结构 |
| EP04767800A EP1654757A2 (fr) | 2003-07-30 | 2004-07-28 | Structure semiconducteur-sur-isolant contrainte ayant une tenue des contraintes aux hautes temperatures |
| KR1020067001759A KR20060056955A (ko) | 2003-07-30 | 2004-07-28 | 고온 내응력성 피응력 ＳeＯＩ 구조체 |
| JP2006521618A JP2007500434A (ja) | 2003-07-30 | 2004-07-28 | 高温応力に耐性のある応力付加絶縁体上半導体構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0309377A FR2858460B1 (fr) | 2003-07-30 | 2003-07-30 | Structure semiconducteur-sur-isolant contrainte ayant une tenue des contraintes aux hautes temperatures |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2858460A1 true FR2858460A1 (fr) | 2005-02-04 |
| FR2858460B1 FR2858460B1 (fr) | 2005-10-14 |
Family
ID=34043669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0309377A Expired - Fee Related FR2858460B1 (fr) | 2003-07-30 | 2003-07-30 | Structure semiconducteur-sur-isolant contrainte ayant une tenue des contraintes aux hautes temperatures |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20050023610A1 (fr) |
| EP (1) | EP1654757A2 (fr) |
| JP (1) | JP2007500434A (fr) |
| KR (1) | KR20060056955A (fr) |
| CN (1) | CN1830078A (fr) |
| FR (1) | FR2858460B1 (fr) |
| WO (1) | WO2005013317A2 (fr) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2881877B1 (fr) * | 2005-02-04 | 2007-08-31 | Soitec Silicon On Insulator | Transistor a effet de champ multi-grille a canal multi-couche |
| CN102402125A (zh) * | 2010-09-16 | 2012-04-04 | 上海华虹Nec电子有限公司 | 用于制造锗硅碳器件中的光刻标记结构及其制备方法 |
| CN103367392A (zh) * | 2012-03-27 | 2013-10-23 | 中国科学院微电子研究所 | 绝缘体上半导体结构及其制造方法 |
| US9105689B1 (en) * | 2014-03-24 | 2015-08-11 | Silanna Semiconductor U.S.A., Inc. | Bonded semiconductor structure with SiGeC layer as etch stop |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020140031A1 (en) * | 2001-03-31 | 2002-10-03 | Kern Rim | Strained silicon on insulator structures |
| US20020168864A1 (en) * | 2001-04-04 | 2002-11-14 | Zhiyuan Cheng | Method for semiconductor device fabrication |
| US6524935B1 (en) * | 2000-09-29 | 2003-02-25 | International Business Machines Corporation | Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0131192B1 (en) * | 1992-04-22 | 1998-04-14 | Toshiba Corp | Exposed mask, fabrication method of exposed mask substrate and patterning method based on exposed mask |
| US5461243A (en) * | 1993-10-29 | 1995-10-24 | International Business Machines Corporation | Substrate for tensilely strained semiconductor |
| US5776743A (en) * | 1994-09-06 | 1998-07-07 | La Jolla Cancer Research Foundation | Method of sensitizing tumor cells with adenovirus E1A |
| US5906951A (en) * | 1997-04-30 | 1999-05-25 | International Business Machines Corporation | Strained Si/SiGe layers on insulator |
| JP3324469B2 (ja) * | 1997-09-26 | 2002-09-17 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| FR2783254B1 (fr) * | 1998-09-10 | 2000-11-10 | France Telecom | Procede d'obtention d'une couche de germanium monocristallin sur un substrat de silicium monocristallin,et produits obtenus |
-
2003
- 2003-07-30 FR FR0309377A patent/FR2858460B1/fr not_active Expired - Fee Related
- 2003-11-03 US US10/700,896 patent/US20050023610A1/en not_active Abandoned
-
2004
- 2004-07-28 JP JP2006521618A patent/JP2007500434A/ja not_active Withdrawn
- 2004-07-28 WO PCT/FR2004/002018 patent/WO2005013317A2/fr not_active Application Discontinuation
- 2004-07-28 KR KR1020067001759A patent/KR20060056955A/ko not_active Application Discontinuation
- 2004-07-28 CN CNA2004800217427A patent/CN1830078A/zh active Pending
- 2004-07-28 EP EP04767800A patent/EP1654757A2/fr not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6524935B1 (en) * | 2000-09-29 | 2003-02-25 | International Business Machines Corporation | Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique |
| US20020140031A1 (en) * | 2001-03-31 | 2002-10-03 | Kern Rim | Strained silicon on insulator structures |
| US20020168864A1 (en) * | 2001-04-04 | 2002-11-14 | Zhiyuan Cheng | Method for semiconductor device fabrication |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2858460B1 (fr) | 2005-10-14 |
| EP1654757A2 (fr) | 2006-05-10 |
| WO2005013317A3 (fr) | 2005-03-31 |
| WO2005013317A2 (fr) | 2005-02-10 |
| CN1830078A (zh) | 2006-09-06 |
| KR20060056955A (ko) | 2006-05-25 |
| US20050023610A1 (en) | 2005-02-03 |
| JP2007500434A (ja) | 2007-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2842349A1 (fr) | Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon | |
| FR2842350A1 (fr) | Procede de transfert d'une couche de materiau semiconducteur contraint | |
| FR2867310A1 (fr) | Technique d'amelioration de la qualite d'une couche mince prelevee | |
| FR2880988A1 (fr) | TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE | |
| FR2903808A1 (fr) | Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique | |
| FR2892230A1 (fr) | Traitement d'une couche de germamium | |
| EP1938362A1 (fr) | Procede de fabrication d'un element en couches minces | |
| FR2867307A1 (fr) | Traitement thermique apres detachement smart-cut | |
| FR2877491A1 (fr) | Structure composite a forte dissipation thermique | |
| US10510583B2 (en) | Method of manufacturing silicon germanium-on-insulator | |
| FR2844634A1 (fr) | Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon | |
| JP4739213B2 (ja) | ボンディング層が消滅する間接ボンディング | |
| EP1786025B1 (fr) | Procédé de formation de couches non-contraintes | |
| FR2977075A1 (fr) | Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur | |
| FR2851847A1 (fr) | Relaxation d'une couche mince apres transfert | |
| FR2851848A1 (fr) | Relaxation a haute temperature d'une couche mince apres transfert | |
| FR2858460A1 (fr) | Structure semiconducteur-sur-isolant contrainte ayant une tenue des contraintes aux hautes temperatures | |
| FR2918792A1 (fr) | Procede de traitement de defauts d'interface dans un substrat. | |
| FR2933235A1 (fr) | Substrat bon marche et procede de fabrication associe | |
| FR2849714A1 (fr) | Recyclage par des moyens mecaniques d'une plaquette comprenant une structure multicouches apres prelevement d'une couche mince | |
| FR2843826A1 (fr) | Recyclage d'une plaquette comprenant une couche tampon, apres y avoir preleve une couche mince | |
| FR2977070A1 (fr) | Procede de fabrication d'un substrat semi-conducteur comprenant du silicium poreux, et substrat semi-conducteur | |
| FR2849715A1 (fr) | Recyclage d'une plaquette comprenant une structure multicouches apres prelevement d'une couche mince | |
| FR3031236A1 (fr) | ||
| WO2024141475A1 (fr) | Procédé de transfert de couche semiconductrice |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20080331 |