FR2788881A1 - Procede d'implantation de dispositif a semiconducteurs - Google Patents

Procede d'implantation de dispositif a semiconducteurs Download PDF

Info

Publication number
FR2788881A1
FR2788881A1 FR9915347A FR9915347A FR2788881A1 FR 2788881 A1 FR2788881 A1 FR 2788881A1 FR 9915347 A FR9915347 A FR 9915347A FR 9915347 A FR9915347 A FR 9915347A FR 2788881 A1 FR2788881 A1 FR 2788881A1
Authority
FR
France
Prior art keywords
substrate
transistors
grids
dummy
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9915347A
Other languages
English (en)
Other versions
FR2788881B1 (fr
Inventor
Tae Gyoung Kang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of FR2788881A1 publication Critical patent/FR2788881A1/fr
Application granted granted Critical
Publication of FR2788881B1 publication Critical patent/FR2788881B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Un procédé d'implantation d'un dispositif à semiconducteurs comprend l'agencement de régions actives d'une pluralité de transistors comportant au moins plus d'une première et deuxième électrodes disposées sur un substrat, l'agencement d'une pluralité de grilles de transistors entre plus d'une première et deuxième électrodes de ces régions actives, respectivement, en positionnant au moins plus d'une grille ayant une largeur et une longueur prédéterminées à un espacement constant sur le substrat, et l'agencement d'une pluralité de grilles factices (DG1, DG2, DG3, DG4, DG5, DG6) ayant une largeur et une longueur prédéterminées entre une pluralité de transistors, ou entre les transistors et à l'extérieur de ceux-ci, avec un espacement identique à celui des grilles des transistors sur le substrat, de telle sorte que toutes les grilles des transistors soient agencées à un espacement constant.

Description

La présente invention concerne un procédé d'implantation d'un dispositif à
semiconducteurs, et, plus particulièrement, le procédé d'implantation du dispositif à semiconducteurs pour réduire la variation des écarts de processus qui peuvent se produire durant les processus
photographique et de gravure.
Au fur et à mesure que l'on réalise des progrès dans les fonctions d'un système auquel est appliqué un dispositif à semiconducteurs, les fonctions de grande vitesse et d'intégration élevée dans le dispositif à semiconducteurs deviennent de plus en plus importantes pour le dispositif à semiconducteurs. Par conséquent, le procédé d'implantation est aussi important que la configuration et la fabrication du circuit pour répondre à la tendance de grande vitesse et d'intégration élevée du dispositif à semiconducteurs. Certaines techniques de fabrication pour des dispositifs à semiconducteurs classiques, par exemple la réflexion de lumière inégale du processus photographique et la non-uniformité du processus de gravure, ont produit des variations des écarts de processus sur les grilles de transistors. L'écart de processus dépend de l'ampleur des différences de longueur des grilles, mesurées avant et après le processus photographique. Un certain écart de processus est prévu, et est tout à fait acceptable lorsqu'il est uniforme parmi différentes grilles. Lorsqu'il n'est pas sensiblement uniforme, c'est-à-dire s'il y a une grande variation de l'écart de processus, la tension de seuil des transistors fluctue, produisant par conséquent des mauvais fonctionnements du dispositif à semiconducteurs. En d'autres termes, le dispositif peut fonctionner d'une façon différente de ce qui avait été
prévu par le concepteur.
Par conséquent, des efforts considérables ont été réalisés pour minimiser les variations des écarts de -T-. processus qui peuvent se produire au cours de la
fabrication du dispositif à semiconducteurs.
La figure 1 est une représentation schématique destinée à expliquer des problèmes du processus de photomasquage, l'un des processus de fabrication d'un dispositif à semiconducteurs, comprenant du silicium 10, du dioxyde de silicium 12, de l'aluminium 14, une photoréserve 16, du
verre transparent 18 et une couche opaque 20.
Lorsque le processus photographique est effectué avec la photoréserve 16 qui recouvre l'aluminium 14, l'aluminium 14 n'absorbe pas la lumière, mais, au contraire,
l'aluminium réfléchit la lumière comme montré en figure 1.
De plus, l'aluminium 14 est disposé dans certaines zones avec un angle d'inclinaison de la surface, et, par conséquent, réfléchit la lumière en oblique sur la surface inclinée, de telle sorte qu'il ne soit pas possible de former un motif photographique avec une précision aussi
grande qu'on le souhaite.
Cependant, le procédé d'implantation du dispositif à semiconducteurs classique consiste à configurer les grilles sans espacement régulier entre les grilles. Le résultat est que l'angle d'inclinaison des grilles ainsi qu'entre les grilles n'est pas maintenu constant. En résultat, l'angle de réflexion de la lumière devient différent entre les grilles, malgré des processus de photomasquage et de gravure quasiment identiques, ce qui produit une variation potentiellement importante des écarts de processus sur les grilles. La figure 2 est une représentation schématique destinée à expliquer un problème du processus de gravure, l'un des processus de fabrication du dispositif à semiconducteurs, comprenant du silicium 10, du dioxyde de silicium 12 et une
photoréserve 16.
Comme montré en figure 2, la gravure de la couche d'oxyde par l'intermédiaire de régions ouvertes de la photoréserve 16 produit des entailles du dioxyde de silicium 12, comme décrit par les cercles dont le rayon augmente jusqu'à la profondeur du silicium 10. Plus le rayon du cercle est grand, plus la photoréserve 16 est entaillée profondément. L'ampleur dont la photoréserve 16 peut être entaillée ne peut pas être connue tant que la photoréserve 16 n'est pas retirée. Mais la forme du bord du motif de couche d'oxyde (comme montré par des lignes de tirets en figure 2), est un bon indicateur du degré d'entaille. En d'autres termes, le processus de gravure n'est pas uniforme, de façon à produire par conséquent des écarts de processus indésirables. Ces écarts de processus de gravure varient également considérablement entre des
grilles ayant des espacements irréguliers entre elles.
Par conséquent, il existe un problème dans le procédé d'implantation du dispositif à semiconducteurs classique, du fait que les grilles de transistors sont configurées de façon classique avec des espacements irréguliers. En résultat, les grilles réfléchissent la lumière différemment dans le processus photographique et ne gravent pas uniformément la couche dans le processus de gravure, ce qui
augmente par conséquent les variations du processus.
De plus, comme le procédé d'implantation des circuits voisins du dispositif à semiconducteurs classique est identique à celui du dispositif à semiconducteurs général précédemment mentionné, l'ampleur des écarts de processus devient plus importante durant les processus photographique
et de gravure.
En particulier, un amplificateur de détection du dispositif à semiconducteurs est un circuit pour amplifier et délivrer en sortie une très petite différence de tension
de signaux d'entrée, ce qui fait qu'il est très sensible.
Par conséquent, il est important de corriger des différences de tensions de seuil des transistors qui constituent l'amplificateur de détection. Toutefois, comme le procédé d'implantation de l'amplificateur de détection classique est identique à celui du dispositif à semiconducteurs général, les variations des écarts de processus durant les processus photographique et de gravure augmentent. En d'autres termes, la variation des écarts de processus du processus de gravure est ajoutée à celle du processus photographique, ce qui augmente par conséquent
les variations globales du processus de fabrication.
Comme décrit ci-dessus, les problèmes dans ces processus photographique et de gravure étaient déjà bien connus, ce qui fait qu'il est nécessaire de minimiser les variations des écarts de processus, parce que les variations des écarts de processus provoquées sur les grilles durant ces processus peuvent produire des
changements de la tension de seuil des transistors.
Un objet est de procurer un procédé d'implantation d'un dispositif à semiconducteurs permettant de minimiser les variations des écarts de processus qui peuvent se produire
dans les processus photographique et de gravure.
Un autre objet est de procurer un procédé d'implantation de circuits voisins du dispositif de mémoire à semiconducteurs permettant de minimiser les variations des écarts de processus qui peuvent se produire dans les
processus photographique et de gravure.
Un autre objet est également de procurer un procédé d'implantation d'un amplificateur de détection du dispositif à semiconducteurs permettant de minimiser les variations des écarts de processus qui peuvent se produire
dans les processus photographique et de gravure.
Pour accomplir le premier objet précédemment mentionné, on propose un procédé d'implantation d'un dispositif à semiconducteurs comprenant les étapes suivantes: l'agencement de régions actives d'une pluralité de transistors comportant au moins plus d'une première et deuxième électrodes disposées sur un substrat; l'agencement d'une pluralité de grilles de transistors entre plus d'une première et deuxième électrodes de ces
---- - 1 --
régions actives, respectivement, en positionnant au moins plus d'une grille ayant une largeur et une longueur prédéterminées à un espacement constant sur le substrat; et l'agencement d'une pluralité de grilles factices ayant une largeur et une longueur prédéterminées entre une pluralité de transistors ou entre et à l'extérieur de transistors au même espacement que celui des grilles des
transistors sur le substrat.
Pour accomplir le deuxième objet précédemment mentionné, on propose un procédé d'implantation pour un circuit voisin du dispositif à semiconducteurs, le procédé étant identique à celui pour le dispositif à
semiconducteurs précédemment mentionné.
Pour accomplir le troisième objet précédemment mentionné, on propose un procédé d'implantation pour un amplificateur de détection d'un dispositif à semiconducteurs comportant des transistors d'entrée pour des signaux de données et de commande selon le procédé d'implantation d'un dispositif à semiconducteurs
précédemment mentionné.
La figure 1 est une représentation schématique destinée
à expliquer un problème dans un processus photographique.
La figure 2 est une représentation schématique destinée
à expliquer un problème dans un processus de gravure.
La figure 3 est un schéma général illustrant l'implantation d'une forme de réalisation d'un dispositif
de mémoire à semiconducteurs classique.
La figure 4 est un schéma de circuit d'un amplificateur
de détection classique.
Les figures 5 à 10 sont des schémas illustrant l'implantation de l'amplificateur de détection de la figure
4 selon un procédé d'implantation classique.
La figure 11 est un schéma illustrant l'implantation de l'amplificateur de détection de la figure 4 selon un
premier procédé d'implantation inventé.
Les figures 12 à 17 sont des schémas illustrant l'implantation de l'amplificateur de détection montré en
figure 4 selon un deuxième procédé d'implantation inventé.
La figure 18 est un graphique illustrant des variations des écarts de processus selon le procédé d'implantation classique et le procédé d'implantation selon la présente invention. La figure 3 est un schéma général illustrant l'implantation d'une forme de réalisation d'un dispositif de mémoire à semiconducteurs classique, comprenant des blocs de groupements de cellules de mémoire 30-1, 30-2,
-n, des décodeurs de rangée de bloc 32-1, 32-2,....
32-n, un circuit de précharge de ligne de bits 34, un sélecteur de bloc 36, une porte de sélection de colonne 38, un dispositif d'attaque de lumière/amplificateur de détection 40, un décodeur de colonne 42, un décodeur de rangée de zone large 44, un tampon d'entrée d'adresse de colonne 46, un tampon d'entrée/sortie de données 48, un tampon d'entrée de signal de commande 50 et un tampon
d'entrée d'adresse de rangée 52.
L'implantation du dispositif de mémoire à semiconducteurs selon la technique existante comprend le groupement de cellules de mémoire 30 et des circuits voisins pour commander l'entrée/sortie de données dans le
groupement de cellules de mémoire 30.
Toutefois, il existe un problème dans le procédé d'implantation classique des circuits voisins du dispositif à semiconducteurs, du fait que les grilles de transistor des circuits voisins ont été agencées avec un espacement irrégulier dans le procédé d'implantation classique du dispositif à semiconducteurs, de façon à augmenter par conséquent des variations des écarts de processus sur les grilles de transistor au cours des processus photographique
et de gravure.
De plus, il se pose un autre problème dans le procédé d'implantation classique du dispositif à semiconducteurs du fait que l'augmentation des variations des écarts de processus ont elles-mêmes provoqué le fait que le dispositif à semiconducteurs ne fonctionnait pas
correctement comme le concepteur l'avait souhaité.
A présent, le procédé d'implantation classique du dispositif de mémoire à semiconducteurs et celui de la présente invention vont être comparés et expliqués en utilisant l'amplificateur de détection parmi les circuits voisins. La figure 4 est un schéma de circuit pour illustrer la structure de l'amplificateur de détection classique, comportant des transistors métal-oxyde-semiconducteur à
canal P (PMOS) Pl, P2, P3 et des transistors métal-oxyde-
semiconducteur à canal N (NMOS) Nl, N2, N3, N4. En figure 4 sont également représentés une ligne de signal de commande CON, un signal d'entrée D, un signal d'entrée DB et un
signal de sortie OUT.
Les figures 5 à 10 illustrent l'implantation des amplificateurs de détection montrés en figure 4 selon le
procédé d'implantation classique.
La figure 5 illustre l'implantation des sources, des drains et des grilles des transistors qui constituent
l'amplificateur de détection.
En figure 5, les sources, les drains et les grilles des transistors P MOS Pl, P2, P3 sont respectivement désignés par PlS, P2S, P3S, PlD, P2D, P3D et PlG, P2G, P3G, tandis que les sources, les drains et les grilles des transistors N MOS Nl, N2, N3, N4 sont respectivement désignés par N1S,
N2S, N3S, N4S, NlD, N2D, N3D, N4D et N1G, N2G, N3G, N4G.
Les numéros de référence 60, 66 sont des lignes de polarisation, tandis que les numéros de référence 62, 64 sont des lignes d'alimentation. De plus, les symboles W1, W2 et L sont respectivement la largeur et la longueur des transistors. Tout d'abord, les grilles des transistors P MOS Pl, P2, P3 et celles des transistors N MOS Nl, N2, N3, N4 sont -U-T divisées en deux à partir d'une borne commune, et sont ensuite agencées séparément. La largeur W1 des grilles des transistors N MOS Ni, N2 est inférieure à la largeur W2 des grilles des transistors P MOS Pi, P2, P3, ainsi qu'à celle des transistors N MOS N3, N4. Par ailleurs, la longueur L des grilles des transistors P MOS P1, P2, P3 est identique
à celle des transistors N MOS Ni, N2, N3 et N4.
Selon le procédé de configuration classique montré en figure 5, les espacements (a) entre les grilles séparées de tous les transistors ne sont pas constants, tandis que les espacements (b, c, d) entre les autres grilles de ces transistors sont constants. Par conséquent, une réflexion de lumière inégale dans le processus photographique et une non- uniformité du processus de gravure produiront une augmentation de la ou des variation(s) des écarts de processus. La figure 6 illustre des contacts formés dans l'implantation montrée en figure 5, à savoir les contacts formés sur les sources, sur les drains, sur une borne de grille commune, sur les lignes d'alimentation et sur les lignes de polarisation des transistors P MOS P1, P2 et P3 et des transistors N MOS Ni, N2, N3, N4. En figure 6, les parties 70 indiquées par des carrés indiquent l'endroit o
les contacts sont formés.
La figure 7 illustre des parties métalliques ME1 formées au niveau des contacts représentés en figure 6, à savoir les parties métalliques formées sur la totalité des contacts 70 et des lignes d'alimentation 60, 66 (non visibles en figure 7). En figure 7, les parties indiquées par des lignes inclinées horizontalement indiquent l'endroit o les parties métalliques sont formées. La figure 8 illustre des contacts formés sur les parties métalliques montrées en figure 7, et les parties 72 indiquées par des carrés sombres
indiquent l'endroit o les contacts sont formés.
La figure 9 indique des lignes métalliques formées avec les contacts montrés en figure 8, et les parties ME2 indiquées par des lignes inclinées verticalement sont celles o les parties métalliques sont formées. Par conséquent, les grilles, les drains, les sources des transistors de l'amplificateur de détection montré en figure 4 sont connectés par des parties métalliques. En figure 9, les lignes métalliques 74, 76, 78, 80 indiquent respectivement la ligne d'application du signal de commande CON, la ligne d'application du signal d'entrée D, la ligne d'application de l'autre signal d'entrée DB et la ligne de connexion de grille des transistors P MOS Pi et des
transistors N MOS Ni, N2.
La figure 10 illustre des parties métalliques ME3 pour appliquer une tension d'alimentation et une tension de masse aux lignes métalliques ME2. Les parties hachurées, marquées par des points, indiquent l'endroit o sont formées les parties métalliques ME3, tandis que les parties 82 marquées par des croisillons indiquent l'endroit o des contacts de traversée sont formés. Les parties 82 et les parties métalliques ME3 sont connectées de façon à
appliquer la tension d'alimentation et la tension de masse.
La figure 5 a montré le problème du procédé d'implantation classique du dispositif de mémoire à semiconducteurs. Les schémas montrés dans les figures 6 à
ont brièvement illustré l'implantation de l'ampli-
ficateur de détection montré en figure 4. La non-constance, ou la nonuniformité, des espacements sur le semiconducteur sont décrites et illustrées en figure 5 en a, b, et d, et apparaissent clairement à partir de la non-uniformité de
l'espacement de colonne caractéristique des figures 6 à 10.
Par ailleurs, la figure 11 illustre une implantation d'un dispositif de mémoire à semiconducteurs selon une forme de réalisation de la présente invention. Des grilles factices DG1, DG2 ayant un espacement (a) identique à celui des grilles divisées dans l'implantation montrée en figure
_ r -, - -T--
sont assemblées, de façon additionnelle, dans l'espace entre les grilles des transistors qui constituent
l'amplificateur de détection.
Une ligne commune connectant les grilles factices DG1, DG2 est représentée en figure 11, mais elle peut être
divisée et installée de façon appropriée.
Les grilles factices ainsi construites n'exercent aucune influence sur le fonctionnement des circuits de l'amplificateur de détection, mais exercent de façon avantageuse une influence bénéfique sur les processus de
fabrication de semiconducteurs.
Après que toutes les grilles ont été complètement disposées comme précédemment décrit en figure 11, le reste de l'implantation du dispositif à semiconducteurs peut être agencé selon le procédé classique ou selon tout autre
procédé d'implantation.
En d'autres termes, selon le procédé d'implantation des amplificateurs de détection selon la présente invention montré en figure 11, il y a les grilles qui effectuent les opérations réelles de l'amplificateur de détection, tandis que les grilles factices sont positionnées entre, ou à l'extérieur de, ces grilles fonctionnant réellement sans avoir aucune influence sur le fonctionnement réel de
l'amplificateur de détection.
Toutefois, l'installation des grilles factices minimise les variations des écarts de processus qui peuvent se produire dans les processus photographique et de gravure
pour la production du dispositif à semiconducteurs.
Les figures 12 à 17 illustrent un procédé d'implantation de l'amplificateur de détection montré en figure 4 selon une autre forme de réalisation de la
présente invention.
En figure 12, les sources, les drains et les grilles des transistors métal-oxyde-semiconducteur à canal P Pl, P2, P3 sont respectivement désignés par P1S, P2S, P3S, P1D, P2D, P3D et PiG, P2G, P3G, tandis que les sources, les l1 drains et les grilles des transistors N MOS Ni, N2, N3, N4 sont respectivement désignés par NlS, N2S, N3S, N4S, N1D, N2D, N3D, N4D et N1G, N2G, N3G, N4G. Les numéros de référence 60, 66 sont des lignes de polarisation, tandis que les numéros de référence 62, 64 sont des lignes d'alimentation. De plus, les symboles DG1, DG2, DG3, DG4, DG5, DG6 indiquent respectivement des grilles factices formées avec un espacement (a) identique à celui des grilles divisées entre les transistors et à l'extérieur de
ceux-ci.
Tout d'abord, les grilles des transistors P MOS Pi, P2, P3 et celles des transistors N MOS N3, N4 sont divisées en quatre à partir d'une borne commune et sont agencées séparément. En résultat, les sources et les drains des transistors sont respectivement divisés en trois et en deux
pour la configuration.
Le symbole L indique la longueur des grilles des transistors P1, P2, P3, Ni, N2, N3, N4 et celle des grilles factices DG1, DG2, DG3, DG4, DG5, DG6. Par ailleurs, les symboles W2/2, Wl/2, W3, W5 et W4 indiquent respectivement la largeur des grilles des transistors P MOS P1, P2, P3 et des transistors N MOS N3, N4, celle des grilles des transistors N MOS Ni, N2, celle des grilles factices DG5, DG6, celle des grilles factices DG1, DG4 et celle des grilles factices DG2, DG3. On verra que les largeurs de grilles factices W3 et W4 peuvent varier, comme représenté, en fonction du positionnement et des largeurs de grille des transistors P MOS Pi, P2, P3 et des transistors N MOS Ni,
N2, N3, N4.
Comme représenté en figure 12, l'espacement (a) entre les grilles divisées qui composent un transistor unique est
identique à celui entre les différents transistors.
Il y a entre les implantations représentées dans les figures 5 et 12 une différence qui est l'agencement additionnel des grilles factices DG1, DG2, DG3, DG4, DG5, DG6. Bien qu'une grille ait été divisée en quatre comme dans la forme de réalisation précédemment mentionnée, l'homme de l'art comprendra qu'une grille peut être divisée en plus de quatre. Dans la présente invention, les grilles sont agencées à un espacement (a) constant, comme représenté en figure 12, de façon à réduire par conséquent les variations des écarts
de processus.
La figure 13 illustre des contacts formés dans l'implantation montrée en figure 12, à savoir les contacts formés sur les sources, les drains, les bornes de grille communes et les lignes de polarisation des transistors P MOS Pi, P2, P3 et des transistors N MOS Ni, N2, N3, N4. En figure 13, les parties 90 indiquées par des carrés
indiquent l'endroit o sont formés les contacts.
La figure 14 illustre des parties métalliques ME1 formées au niveau des contacts montrés en figure 13, à savoir les parties métalliques formées sur la totalité des contacts 90 et des lignes d'alimentation 60, 66. En figure 14, les parties ME1 indiquées par des lignes inclinées horizontalement indiquent l'endroit o les parties
métalliques sont formées.
La figure 15 illustre des contacts formés sur les parties métalliques ME1 montrées en figure 14, et les parties 92 indiquées par des carrés sombres indiquent
l'endroit o les contacts sont formés.
La figure 16 illustre des lignes métalliques formées avec les contacts montrés en figure 15, et les parties ME2 indiquées par des lignes verticalement inclinées sont celles o les parties métalliques sont formées. Par conséquent, les transistors de l'amplificateur de détection montré en figure 4 sont connectés à des parties métalliques. Les lignes métalliques 94, 96, 98, 100 indiquent respectivement une ligne d'application du signal de commande CON, une ligne d'entrée des données D, une ligne d'entrée des autres données DB, et une ligne de
génération du signal de sortie OUT.
Une ligne d'application de tension d'alimentation 102 et une ligne d'application de tension de masse 104 sont
illustrées en figure 17.
La figure 12 illustre le procédé d'implantation des amplificateurs de détection selon une autre forme de réalisation de la présente invention. Toutefois, l'implantation montrée dans les figures 13 à 17 peut se présenter sous une forme différente. Les dessins montrés dans les figures 13 à 17 servent ici à montrer un exemple réel de l'amplificateur de détection selon la présente invention. Une caractéristique unique de la présente invention est que les grilles factices n'ayant aucune influence sur le fonctionnement réel des transistors sont agencées entre les grilles et à l'extérieur des grilles formées pour le fonctionnement réel des transistors. Selon l'invention, toutes les grilles divisées sont agencées à un espacement constant, de façon à minimiser par conséquent les variations des écarts de processus qui peuvent se produire
dans les processus photographique et de gravure.
Dans la forme de réalisation précédemment mentionnée, les grilles factices sont agencées entre les grilles et à l'extérieur des grilles des transistors. Toutefois, il peut également être possible que les grilles factices soient
agencées uniquement entre les grilles des transistors.
La figure 18 est un graphique destiné à illustrer des variations des écarts de processus dans le cas o les implantations du dispositif à semiconducteurs sont réalisées selon le procédé classique ou selon celui de la présente invention. L'axe horizontal montre le nombre de grilles mesurées, tandis que l'axe vertical montre les écarts de processus (à savoir la longueur en tm des grilles
respectivement mesurées).
Après que les grilles des transistors du dispositif à semiconducteurs ont été fabriquées selon un procédé d'implantation classique ou selon celui de la présente invention, les écarts de processus de ces dix-sept grilles sont mesurés. En résultat, on a découvert que les grilles des transistors agencées selon le procédé d'implantation de la présente invention présentaient de plus faibles variations des écarts de processus que celles réalisées selon le procédé d'implantation classique. Les valeurs maximale, minimale et moyenne des écarts de processus et
leurs variations sont montrées dans le tableau qui suit.
[Tableau] unité (hm) procédé classique procédé selon la présente invention écart de processus 0,234 pm 0,221 ptm maximal __ écart de processus 0,226 tm 0,218 ptm minimal écart de processus 0,233 pm 0, 223 pim moyen variation de 0,008 tm 0,003 jm l'écart (4tm) Comme montré dans le tableau, les variations des écarts de processus ont été diminuées d'une valeur atteignant jusqu'à 0,005 jtm lorsque le procédé d'implantation selon la présente invention a été appliqué à la place du procédé
d'implantation classique.
Comme montré dans la forme de réalisation précédemment mentionnée de la présente invention, le procédé d'implantation de l'amplificateur de détection du dispositif à semiconducteurs a été expliqué. Egalement, le procédé d'implantation selon la présente invention peut être appliqué au dispositif à semiconducteurs ou aux circuits voisins du dispositif de mémoire à semiconducteurs, de façon à minimiser par conséquent les
variations des écarts de processus.
De plus, les transistors sur lesquels sont entrés les signaux de données de l'amplificateur de détection et les transistors sur lesquels sont entrés les signaux de validation de l'amplificateur de détection, à savoir les transistors PMOS Pi, P2, P3 et les transistors NMOS Ni, N2, N3, N4 du circuit montré en figure 4 sont agencés selon le procédé d'implantation de la présente invention, de façon à réduire par conséquent les variations des écarts de
processus et la différence de tension de seuil.
Selon le procédé d'implantation de la présente invention, toutes les grilles des transistors qui composent les circuits du dispositif à semiconducteurs ou d'autres circuits voisins du dispositif de mémoire à semiconducteurs sont agencées à un espacement constant grâce à
l'installation additionnelle de grilles factices.
Les grilles factices sont agencées de façon à maintenir toutes ces grilles à un espacement constant entre les grilles et à l'extérieur de celles-ci qui ont déjà été formées pour le fonctionnement réel (ou uniquement entre celles-ci), de façon à minimiser par conséquent les variations des écarts de processus qui peuvent se produire
dans les processus photographique et de gravure. Par conséquent, un avantage du procédé d'implantation selon la présente
invention est que les grilles factices sont installées de façon additionnelle de façon à agencer les grilles des transistors composant les circuits voisins à un espacement constant, de façon à minimiser par
conséquent les variations des écarts de processus.
De plus, un autre avantage du procédé d'implantation selon la présente invention est que les variations des écarts de processus sont minimisées, de façon à réduire la différence de tension de seuil, de façon à améliorer par conséquent la fiabilité du dispositif de mémoire à semiconducteurs. Du fait que la demanderesse a illustré et décrit les principes de son invention dans une forme de réalisation préférée de celle-ci, il apparaîtra de façon évidente à l'homme de l'art que l'invention peut être modifiée du point de vue de sa configuration et de ses détails sans
s'écarter de ces principes.
- - - - -T-'

Claims (28)

REVENDICATIONS
1. Procédé d'implantation d'un dispositif à semiconducteurs, caractérisé en ce qu'il comprend les étapes suivantes: l'agencement de régions actives d'une pluralité de transistors, les régions actives comportant au moins plus d'une première et deuxième électrodes disposées sur un substrat; l'agencement d'une pluralité de grilles de transistors entre les électrodes en nombre supérieur à une première et deuxième électrodes de ces régions actives en positionnant au moins deux ou plusieurs grilles ayant une largeur et une longueur prédéterminées à un espacement sensiblement constant sur le substrat; et l'agencement d'une pluralité de grilles factices ayant une largeur et une longueur prédéterminées entre une pluralité de transistors à un espacement sensiblement identique à celui des grilles des transistors sur le substrat.
2. Procédé selon la revendication 1, caractérisé en ce que la longueur des grilles factices est identique à celle
des grilles des transistors.
3. Procédé selon la revendication 1, caractérisé en ce qu'au moins plus d'une grille de la pluralité de transistors ont des bornes communes, chacune d'entre elles étant connectée en commun sur le substrat du dispositif à semiconducteurs.
4. Procédé selon la revendication 1, caractérisé en ce qu'une pluralité de grilles factices sont connectées en
commun sur le substrat.
5. Procédé d'implantation d'au moins plus d'un bloc de circuits parmi une pluralité de circuits voisins d'un dispositif de mémoire à semiconducteurs comportant des groupements de cellules de mémoire et une pluralité de blocs de circuits pour commander les entrées/sorties de données dans les groupements de cellules de mémoire, le procédé étant caractérisé en ce qu'il comprend les étapes
suivantes: -
l'agencement de régions actives d'une pluralité de transistors ayant au moins plus d'une première et deuxième électrodes disposées sur un substrat; l'agencement d'une pluralité de grilles de transistors entre plus d'une première et deuxième électrodes de ces régions actives, respectivement, en positionnant deux ou plus de deux grilles ayant une largeur et une longueur prédéterminées à un espacement sensiblement constant sur le substrat; et l'agencement d'une pluralité de grilles factices ayant une largeur et une longueur prédéterminées entre les transistors d'entrée de signaux de commande et de données à un espacement sensiblement identique à celui des grilles divisées des transistors d'entrée de signaux de commande et
de données sur le substrat.
6. Procédé selon la revendication 5, caractérisé en ce que les grilles factices ont une largeur prédéterminée, à savoir identique à celle des grilles qui ont la plus grande largeur parmi les grilles divisées d'une pluralité de transistors.
7. Procédé selon la revendication 5, caractérisé en ce que la longueur des grilles factices est sensiblement
identique à celle des grilles.
8. Procédé selon la revendication 5, caractérisé en ce qu'au moins plus d'une grille d'une pluralité de transistors ont des bornes communes, chacune d'entre elles
étant connectée en commun sur le substrat.
9. Procédé selon la revendication 5, caractérisé en ce qu'une pluralité de grilles factices sont connectées en
commun sur le substrat.
10. Procédé d'implantation d'un dispositif à semiconducteurs caractérisé en ce qu'il comprend les étapes suivantes: l'agencement d'une pluralité de grilles de transistors entre plus d'une première et deuxième électrodes de ces régions actives, respectivement, en positionnant au moins plus d'une grille ayant une largeur et une longueur prédéterminées à un espacement sensiblement constant sur le substrat; et l'agencement d'une pluralité de grilles factices ayant une largeur et une longueur prédéterminées entre et à l'extérieur d'une pluralité de transistors à un espacement sensiblement identique à celui des grilles des transistors
sur le substrat.
11. Procédé selon la revendication 10, caractérisé en ce que les grilles de transistors ont une longueur
sensiblement identique à celle des grilles factices.
12. Procédé selon la revendication 10, caractérisé en ce qu'au moins plus d'une grille d'une pluralité de transistors ont des bornes communes, chacune d'entre elles étant connectée en commun sur le substrat du dispositif à semiconducteurs.
13. Procédé selon la revendication 10, caractérisé en ce qu'une pluralité de grilles factices sont connectées en
commun sur le substrat.
14. Dispositif à semiconducteurs, caractérisé en ce qu'il comprend un substrat des régions actives d'une pluralité de transistors, les régions actives comportant au moins plus d'une première et deuxième électrodes sur le substrat; une pluralité de grilles de transistors disposées sur le substrat entre plus d'une première et deuxième électrodes de ces régions actives, respectivement, deux ou plusieurs grilles ayant une largeur et une longueur prédéterminées à un espacement sensiblement constant sur le substrat; et une pluralité de grilles factices ayant une largeur et une longueur prédéterminées entre une pluralité de transistors à un espacement sensiblement identique à celui
des grilles des transistors sur le substrat.
15. Dispositif selon la revendication 14, caractérisé en ce que la longueur des grilles factices est sensiblement identique à celle des grilles des transistors.
16. Dispositif selon la revendication 14, caractérisé en ce qu'au moins plus d'une grille d'une pluralité de transistors, respectivement, ont des bornes communes, chacune d'entre elles étant connectée en commun sur le
substrat.
17. Dispositif selon la revendication 14, caractérisé en ce qu'une pluralité de grilles factices sont connectées
en commun sur le substrat.
18. Dispositif à semiconducteurs, caractérisé en ce qu'il comprend: un substrat; des régions actives d'une pluralité de transistors, les régions actives comportant au moins plus d'une première et deuxième électrodes disposées sur le substrat; une pluralité de grilles de transistors disposées entre plus d'une première et deuxième électrodes de ces régions actives, les grilles de transistors étant positionnées de telle sorte qu'au moins plus d'une grille ait une largeur et une longueur prédéterminées à un espacement sensiblement constant sur le substrat; et une pluralité de grilles factices ayant une largeur et une longueur prédéterminées entre et à l'extérieur d'une pluralité de transistors à un espacement sensiblement identique à celui des grilles des transistors sur le
substrat.
19. Dispositif selon la revendication 18, caractérisé en ce que la longueur des grilles factices est sensiblement
identique à celle des grilles des transistors.
20. Dispositif selon la revendication 18, caractérisé en ce qu'au moins plus d'une grille d'une pluralité de transistors, respectivement, ont des bornes communes, chacune d'entre elles étant connectée en commun sur le substrat.
21. Dispositif selon la revendication 18, caractérisé en ce qu'une pluralité de grilles factices sont connectées en commun sur le substrat.
22. Dispositif à semiconducteurs caractérisé en ce qu'il comprend: un substrat; des régions actives d'une pluralité de transistors comportant au moins plus d'une première et deuxième électrodes disposées sur le substrat; une pluralité de grilles de transistors disposées entre plus d'une première et deuxième électrodes de ces régions actives, les grilles de transistors étant positionnées de telle sorte qu'au moins plus d'une grille ait une largeur et une longueur prédéterminées à un espacement sensiblement constant sur le substrat; et une pluralité de grilles factices ayant une largeur et une longueur prédéterminées à l'extérieur d'une pluralité de transistors à un espacement sensiblement identique à
celui des grilles des transistors sur le substrat.
23. Dispositif selon la revendication 22, caractérisé en ce que la longueur des grilles factices est sensiblement
identique à celle des grilles des transistors.
24. Dispositif selon la revendication 22, caractérisé en ce qu'au moins plus d'une grille d'une pluralité de transistors, respectivement, ont des bornes communes, chacune d'entre elles étant connectée en commun sur le substrat.
25. Dispositif selon la revendication 22, caractérisé en ce qu'une pluralité de grilles factices sont connectées
en commun sur le substrat.
26. Dispositif à semiconducteurs, caractérisé en ce qu'il comprend: un substrat; des régions actives de transistors, comportant au moins une première et une deuxième électrodes disposées sur le substrat; au moins une couche de grille disposée sur les régions actives entre la première et la deuxième électrodes, la couche d'électrode de grille ayant une largeur et une longueur prédéterminées; et une pluralité de couches de grilles factices disposées entre et à l'extérieur de la région active et ayant une largeur et une longueur prédéterminées à un espacement sensiblement constant de la
couche de grille.
27. Dispositif selon la revendication 26, caractérisé en ce que la longueur des couches des grilles factices est sensiblement identique à celle de la couche d'électrodes de
grille du transistor.
28. Dispositif selon la revendication 26, caractérisé en ce qu'une pluralité de couches d'électrodes de grille
factice sont connectées en commun sur le substrat.
FR9915347A 1998-12-31 1999-12-06 Procede d'implantation de dispositif a semiconducteurs Expired - Lifetime FR2788881B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980063134A KR100291384B1 (ko) 1998-12-31 1998-12-31 반도체장치의레이아웃방법

Publications (2)

Publication Number Publication Date
FR2788881A1 true FR2788881A1 (fr) 2000-07-28
FR2788881B1 FR2788881B1 (fr) 2005-03-18

Family

ID=19569741

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9915347A Expired - Lifetime FR2788881B1 (fr) 1998-12-31 1999-12-06 Procede d'implantation de dispositif a semiconducteurs

Country Status (7)

Country Link
US (1) US6872990B1 (fr)
JP (2) JP5138126B2 (fr)
KR (1) KR100291384B1 (fr)
DE (1) DE19959565B4 (fr)
FR (1) FR2788881B1 (fr)
GB (1) GB2345382B (fr)
TW (1) TW449773B (fr)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3758876B2 (ja) * 1999-02-02 2006-03-22 Ｎｅｃマイクロシステム株式会社 半導体装置のレイアウト方法
US20050009312A1 (en) * 2003-06-26 2005-01-13 International Business Machines Corporation Gate length proximity corrected device
JP4248451B2 (ja) 2004-06-11 2009-04-02 パナソニック株式会社 半導体装置およびそのレイアウト設計方法
US20060091423A1 (en) * 2004-10-29 2006-05-04 Peter Poechmueller Layer fill for homogenous technology processing
KR100769128B1 (ko) * 2005-12-29 2007-10-22 동부일렉트로닉스 주식회사 Ｅｃｏ셀 그리고, ｅｃｏ셀의 배치 및 루팅방법
US7908578B2 (en) 2007-08-02 2011-03-15 Tela Innovations, Inc. Methods for designing semiconductor device with dynamic array section
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US7956421B2 (en) * 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
JP5087897B2 (ja) * 2006-09-29 2012-12-05 富士通セミコンダクター株式会社 半導体装置
KR100790572B1 (ko) * 2006-11-24 2008-01-21 주식회사 하이닉스반도체 더미 패턴을 포함하는 게이트 레이아웃 설계방법 및 이를이용한 게이트 형성방법
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
JP4543061B2 (ja) * 2007-05-15 2010-09-15 株式会社東芝 半導体集積回路
KR100861304B1 (ko) * 2007-06-21 2008-10-01 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 레이아웃 방법
JP2009016686A (ja) * 2007-07-06 2009-01-22 Toshiba Corp 高周波用トランジスタ
JP2009170807A (ja) * 2008-01-18 2009-07-30 Elpida Memory Inc ダミーゲートパターンを備える半導体装置
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
JP5599395B2 (ja) 2008-07-16 2014-10-01 テラ イノヴェイションズ インコーポレイテッド 動的アレイアーキテクチャにおけるセル位相整合及び配置の方法及びその実施
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
US9293533B2 (en) 2014-06-20 2016-03-22 Infineon Technologies Austria Ag Semiconductor switching devices with different local transconductance
US9231049B1 (en) * 2014-06-20 2016-01-05 Infineon Technologies Austria Ag Semiconductor switching device with different local cell geometry
US9349795B2 (en) 2014-06-20 2016-05-24 Infineon Technologies Austria Ag Semiconductor switching device with different local threshold voltage
WO2017034929A1 (fr) 2015-08-21 2017-03-02 Skyworks Solutions, Inc. Espacement non uniforme dans des piles de transistors
KR102421730B1 (ko) 2016-04-05 2022-07-18 삼성전자주식회사 레이아웃 방법 및 반도체 소자
JP7178597B2 (ja) * 2019-03-28 2022-11-28 パナソニックＩｐマネジメント株式会社 固体撮像素子
KR20210073687A (ko) 2019-12-10 2021-06-21 삼성전자주식회사 반도체 소자

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62281444A (ja) * 1986-05-30 1987-12-07 Hitachi Micro Comput Eng Ltd 半導体集積回路装置
JPH0463437A (ja) * 1990-07-02 1992-02-28 Mitsubishi Electric Corp 半導体集積回路装置
JPH05206245A (ja) * 1992-01-08 1993-08-13 Nec Corp 半導体装置
US5289422A (en) * 1990-11-01 1994-02-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having dummy wiring pattern therein and manufacturing method thereof
US5641699A (en) * 1993-03-03 1997-06-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a semiconductor device having a dummy cell
TW311277B (en) * 1995-09-07 1997-07-21 Taiwan Semiconductor Mfg Layout pattern for improved MOS device matching
US5796148A (en) * 1996-05-31 1998-08-18 Analog Devices, Inc. Integrated circuits
JPH10340957A (ja) * 1997-06-09 1998-12-22 Nec Corp 半導体集積回路の設計方法及びその設計装置
JPH10341008A (ja) * 1997-06-06 1998-12-22 Hitachi Ltd 半導体集積回路装置およびその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61280650A (ja) * 1985-06-05 1986-12-11 Toshiba Corp 入力回路
JP2723700B2 (ja) * 1990-08-13 1998-03-09 日本電気アイシーマイコンシステム株式会社 半導体記憶装置
EP0471535B1 (fr) * 1990-08-13 1998-01-28 Nec Corporation Dispositif de mémoire à semi-conducteurs
JPH085565Y2 (ja) * 1990-11-14 1996-02-14 三洋電機株式会社 半導体メモリ
JPH05291521A (ja) * 1992-04-13 1993-11-05 Hitachi Ltd 半導体装置の製造方法
US5278105A (en) * 1992-08-19 1994-01-11 Intel Corporation Semiconductor device with dummy features in active layers
JP3255476B2 (ja) * 1993-02-09 2002-02-12 三菱電機株式会社 回路パターン
JPH0786590A (ja) * 1993-09-14 1995-03-31 Sony Corp 半導体装置とその製造方法
JP2975826B2 (ja) * 1993-11-24 1999-11-10 三洋電機株式会社 不揮発性半導体メモリ装置及びその製造方法
US5748035A (en) * 1994-05-27 1998-05-05 Arithmos, Inc. Channel coupled feedback circuits
JP3474692B2 (ja) * 1994-12-19 2003-12-08 松下電器産業株式会社 半導体装置及びその製造方法
JP3209064B2 (ja) * 1995-02-07 2001-09-17 ソニー株式会社 電界効果型半導体装置の製造方法
JPH09191018A (ja) * 1996-01-09 1997-07-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH09289251A (ja) * 1996-04-23 1997-11-04 Matsushita Electric Ind Co Ltd 半導体集積回路のレイアウト構造およびその検証方法
JP3311244B2 (ja) * 1996-07-15 2002-08-05 株式会社東芝 基本セルライブラリ及びその形成方法
JP3604524B2 (ja) * 1997-01-07 2004-12-22 東芝マイクロエレクトロニクス株式会社 不揮発性強誘電体メモリ
JP3495869B2 (ja) * 1997-01-07 2004-02-09 株式会社東芝 半導体装置の製造方法
JP3638778B2 (ja) * 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
US6174741B1 (en) * 1997-12-19 2001-01-16 Siemens Aktiengesellschaft Method for quantifying proximity effect by measuring device performance
JPH11212117A (ja) * 1998-01-26 1999-08-06 Advanced Display Inc Ｔｆｔアレイ基板およびこれを備えた液晶表示装置
US6020616A (en) * 1998-03-31 2000-02-01 Vlsi Technology, Inc. Automated design of on-chip capacitive structures for suppressing inductive noise

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62281444A (ja) * 1986-05-30 1987-12-07 Hitachi Micro Comput Eng Ltd 半導体集積回路装置
JPH0463437A (ja) * 1990-07-02 1992-02-28 Mitsubishi Electric Corp 半導体集積回路装置
US5289422A (en) * 1990-11-01 1994-02-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having dummy wiring pattern therein and manufacturing method thereof
JPH05206245A (ja) * 1992-01-08 1993-08-13 Nec Corp 半導体装置
US5641699A (en) * 1993-03-03 1997-06-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a semiconductor device having a dummy cell
TW311277B (en) * 1995-09-07 1997-07-21 Taiwan Semiconductor Mfg Layout pattern for improved MOS device matching
US5952698A (en) * 1995-09-07 1999-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Layout pattern for improved MOS device matching
US5796148A (en) * 1996-05-31 1998-08-18 Analog Devices, Inc. Integrated circuits
JPH10341008A (ja) * 1997-06-06 1998-12-22 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH10340957A (ja) * 1997-06-09 1998-12-22 Nec Corp 半導体集積回路の設計方法及びその設計装置
US5985699A (en) * 1997-06-09 1999-11-16 Nec Corporation Method for designing semiconductor integrated circuit

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
DATABASE WPI Section EI Week 199803, Derwent World Patents Index; Class U12, AN 1998-031124, XP002268877 *
PATENT ABSTRACTS OF JAPAN vol. 012, no. 174 (E - 612) 24 May 1988 (1988-05-24) *
PATENT ABSTRACTS OF JAPAN vol. 016, no. 271 (E - 1218) 18 June 1992 (1992-06-18) *
PATENT ABSTRACTS OF JAPAN vol. 017, no. 640 (E - 1465) 26 November 1993 (1993-11-26) *
PATENT ABSTRACTS OF JAPAN vol. 1999, no. 03 31 March 1999 (1999-03-31) *

Also Published As

Publication number Publication date
GB9929966D0 (en) 2000-02-09
JP2000200882A (ja) 2000-07-18
US6872990B1 (en) 2005-03-29
DE19959565B4 (de) 2007-07-12
JP2012049549A (ja) 2012-03-08
DE19959565A1 (de) 2000-07-06
FR2788881B1 (fr) 2005-03-18
JP5526097B2 (ja) 2014-06-18
KR100291384B1 (ko) 2001-07-12
KR20000046449A (ko) 2000-07-25
JP5138126B2 (ja) 2013-02-06
TW449773B (en) 2001-08-11
GB2345382A (en) 2000-07-05
GB2345382B (en) 2003-09-24

Similar Documents

Publication Publication Date Title
FR2788881A1 (fr) Procede d'implantation de dispositif a semiconducteurs
EP0810665B1 (fr) Matrice de mémoire ROM compacte
FR3066297B1 (fr) Dispositif quantique a qubits de spin
EP2171851B1 (fr) Cellule logique reconfigurable a base de transistors mosfet double grille
EP1388896A1 (fr) Mémoire sur substrat du type silicium sur isolant.
FR2890236A1 (fr) Procede de fabrication de circuits en couches minces en silicium amorphe et polycristallin
KR100430206B1 (ko) 더미 셀을 이용한 셀 어레이 특성을 유지하면서, 최소의셀 어레이 면적으로 구성된 반도체 장치
EP1744324A1 (fr) Mémoire à lecture seule
FR2871282A1 (fr) Dispositif memoire programmable une seule fois
EP0282520B1 (fr) Memoire non-volatile a grille flottante sans oxyde epais
EP2366246B1 (fr) Circuit intégré matriciel et notamment capteur d'image de grande dimension
EP2157608B1 (fr) Stockage d'une image dans un circuit intégré
EP1863035B1 (fr) Mémoire EEPROM ayant une résistance contre le claquage de transistors améliorée
EP1187142B1 (fr) Cellule cache à masquage avec un nombre égal de transistors à canal N et de transistors à canal P
EP0905766B1 (fr) Structure et procédé de réparation de circuits intégrés
FR2880982A1 (fr) Memoire morte rom integree a haute densite d'acces reduit
FR2621737A1 (fr) Memoire en circuit integre
EP0725436B1 (fr) Procédé de fabrication d'une mémoire morte en technologie MOS, et mémoire ainsi obtenue
FR2926673A1 (fr) Procede de fabrication d'une cellule memoire eeprom
EP1677347B1 (fr) Mémoire vive magnétique
EP3832719A1 (fr) Dispositif memoire 3d comprenant des cellules memoires de type sram a polarisation arriere ajustable
EP1267358B1 (fr) Mémoire MOS à lecture seulement
KR0162370B1 (ko) 박막트랜지스터 제조방법
JPH05211316A (ja) 薄膜マスクｒｏｍ

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 17

PLFP Fee payment

Year of fee payment: 18

PLFP Fee payment

Year of fee payment: 19

PLFP Fee payment

Year of fee payment: 20