DE69625430T2

DE69625430T2 - Verstärkerschaltung für CMOS-Operationsverstärker

Info

Publication number: DE69625430T2
Application number: DE69625430T
Authority: DE
Inventors: Miki Hirose; Kenji Kanoh
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1995-09-20
Filing date: 1996-09-19
Publication date: 2003-09-25
Anticipated expiration: 2016-09-20
Also published as: KR970018993A; US5900780A; DE69625430D1; EP0765029A3; JP3360501B2; JPH0983264A; KR100225714B1; EP0765029B1; EP0765029A2

Description

Die Erfindung bezieht sich auf eine Verstärkerschaltung, bei der ein CMOS-Operationsverstärker Verwendung findet.
Aus der US-A-5 285 168 ist ein Operationsverstärker bekannt, dessen Eingangsstufe einen Differenzverstärker in gefalteter Kaskodenschaltung und dessen nachgeschaltete Stufe Puffervorverstärker aufweisen, die ihrerseits eine Differenzverstärkerstufe mit einem PMOS-Eingang und eine Differenzverstärkerstufe mit einem NMOS-Eingang als Pegelumsetzer umfassen. Bei den Puffervorverstärkern ist ein MOS-Widerstand, dessen Gate-Anschluss mit einem zwischen einer Versorgungsspannung und Massepotential liegenden Vorspannungszwischenpotential beaufschlagt wird, zwischen die jeweiligen Drain-Anschlüsse von in Stromspiegelschaltung angeordneten MOS- Lastfeldeffekttransistoren geschaltet. Die jeweiligen MOS- Feldeffekttransistoren der Gegentakt-Ausgangsstufe werden einzeln von den eine niedrige Verstärkung aufweisenden Puffervorverstärkern angesteuert.
Eine Verstärkerschaltung, bei der ein CMOS-Verstärker mit AB-Verstärkung verwendet wird, wird auf Grund der nachstehenden Vorteile in großem Umfang als Tonfrequenz- Verstärkerschaltung eingesetzt.
Zunächst fällt bei einer solchen Verstärkerschaltung nur ein geringer Stromverbrauch an, da der Ausgangsstrom, d. h., der vom Verstärker verbrauchte Strom, von dem über die mit dem Verstärkerausgang verbundene Last fließenden Strom bestimmt wird.
Sodann treten nur geringe Verzerrungen im Ausgangssignal des Verstärkers auf, und es fließt nur ein relativ geringer Strom, wenn kein Signal am Verstärker ansteht. Anders ausgedrückt, der Verstärker gibt ein Ausgangssignal mit geringen Verzerrungen ab und hat im Leerlauf nur einen geringen Stromverbrauch.
Darüber hinaus besitzt der Verstärker eine relativ hohe ausgangsseitige Steuerkapazität. Weiterhin kann der Verstärker ein Ausgangssignal mit einer relativ großen Spannungsamplitude abgeben.
Da derzeit tragbare Telefone bzw. Mobiltelefone eine immer größere Verbreitung finden, sind bereits verschiedene Tonfrequenz-Verstärkerschaltungen für die Empfangsschaltung derartiger Mobiltelefone in Betracht gezogen worden.
Hierbei besteht ein Bedarf hinsichtlich einer in einem Mobiltelefon verwendbaren Tonfrequenz-Verstärkerschaltung, die von einer eine niedrige Spannung abgebenden, kostengünstigen Batterie mit Strom versorgt wird, d. h., z. B. nicht von einer 5 V-Batterie, sondern von einer 3 V- Batterie mit Strom versorgt wird.
Zur Erfüllung dieser Forderungen wurde erfindungsgemäß versucht, eine Empfangsschaltung mit einer Tonfrequenz- Verstärkerschaltung, bei der CMOS-Operationsverstärker mit AB-Verstärkung und den vorstehend genannten Vorteilen verwendet werden, in einen LSI-Systemchip zu integrieren, bei dem im wesentlichen digitale Schaltungen zusammen mit analogen Schaltungen Verwendung finden. Es erwies sich jedoch, dass bei der einfachen direkten Einfügung eines üblichen CMOS-Operationsverstärkers mit AB-Verstärkung in eine existierende Tonfrequenz-Verstärkerschaltung für ein Mobiltelefon eine Vergrößerung der ausgangsseitigen Steuerkapazität und der Spannungsamplitude des Ausgangssignals mit Schwierigkeiten verbunden ist, wenn eine niedrige Versorgungsspannung, d. h., z. B. eine 3 V- Spannungsversorgung anstelle einer 5 V-Spannungsversorgung, eingesetzt wird.
Die Erfindung ist zur Lösung der vorstehend genannten Probleme konzipiert worden.
Der Erfindung liegt daher die Aufgabe zu Grunde, eine Verstärkerschaltung für ein tragbares Telefon bzw. Mobiltelefon anzugeben, die eine hohe ausgangsseitige Steuerkapazität und eine große Ausgangsspannungsamplitude bei niedriger Versorgungsspannung aufweist.
Ferner liegt der Erfindung die Aufgabe zu Grunde, eine Verstärkerschaltung anzugeben, die mit niedrigem Stromverbrauch betrieben werden kann.
Darüber hinaus liegt der Erfindung die Aufgabe zu Grunde, eine Verstärkerschaltung anzugeben, die eine höhere Toleranz in Bezug auf Abweichungen von Auslegung und Bemessung sowie eine bessere Steuerbarkeit aufweist.
Diese Aufgaben werden erfindungsgemäß durch eine in den Patentansprüchen angegebene Verstärkerschaltung gelöst.
Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigen:
Fig. 1 ein Blockschaltbild einer Verstärkerschaltung gemäß einer ersten vorläufigen Ausführungsform,
Fig. 2 ein Schaltbild der Verstärkerschaltung gemäß Fig. 1 mit einem CMOS-Operationsverstärker der Klasse AB,
Fig. 3(a) bis 3(f) Signalverläufe in den Hauptabschnitten der ersten vorläufigen Ausführungsform,
Fig. 4 ein Blockschaltbild eines Ausführungsbeispiels einer integrierten Halbleiterschaltungsanordnung für ein tragbares Telefon bzw. Mobiltelefon, bei dem ein Ausführungsbeispiel der erfindungsgemäßen Verstärkerschaltung Anwendung findet,
Fig. 5 ein Schaltbild einer zweiten vorläufigen Ausführungsform,
Fig. 6(a) bis 6(e) Signalverläufe in den Hauptabschnitten der zweiten vorläufigen Ausführungsform,
Fig. 7 ein Schaltbild einer dritten vorläufigen Ausführungsform,
Fig. 8 ein Schaltbild einer vierten vorläufigen Ausführungsform,
Fig. 9 ein Schaltbild einer fünften vorläufigen Ausführungsform,
Fig. 10 ein Schaltbild eines ersten Ausführungsbeispiels der Erfindung,
Fig. 11(a) bis 11(e) Signalverläufe in den Hauptabschnitten des ersten Ausführungsbeispiels der Erfindung,
Fig. 12 ein Schaltbild eines zweiten Ausführungsbeispiels der Erfindung,
Fig. 13 ein Schaltbild eines dritten Ausführungsbeispiels der Erfindung,
Fig. 14 ein Schaltbild eines vierten Ausführungsbeispiels der Erfindung,
Fig. 15 ein Schaltbild eines fünften Ausführungsbeispiels der Erfindung, und
Fig. 16 ein Schaltbild eines sechsten Ausführungsbeispiels der Erfindung.
In den Fig. 1 und 2 ist ein CMOS-Operationsverstärker mit AB-Verstärkung, der nachstehend vereinfacht als CMOS-AB- Verstärker bezeichnet ist, in Form eines Blockschaltbilds und eines Schaltbilds dargestellt. Gemäß Fig. 1 dient eine Ausgangsschaltung 1 zur Ansteuerung einer Last bzw. eines Verbrauchers RL in Form z. B. eines Lautsprechers oder Ohrhörers über einen Kondensator CO, der zur Unterdrückung einer Gleichstromkomponente vorgesehen ist. Wie Fig. 2 zu entnehmen ist, umfasst die Ausgangsschaltung 1 einen ersten Transistor Q1, z. B. einen p-leitfähigen MOS-Transistor, der über seine als Steuerelektrode dienende Gate-Elektrode mit einem ersten Eingangsknotenpunkt 1a, über seine als eine Hauptelektrode dienende Source-Elektrode mit einem ersten Versorgungsspannungs-Knotenpunkt, an dem eine Versorgungsspannung VDD (von z. B. 3 V bei der ersten Ausführungsform) anliegt, und über seine als die andere Hauptelektrode dienende Drain-Elektrode mit einem Ausgangsknotenpunkt 1c verbunden ist. Der Ausgangsknotenpunkt 1c stellt den Ausgang OUT des Operationsverstärkers dar. Die Ausgangsschaltung 1 umfasst außerdem einen zweiten Transistor Q2, z. B. einen n- leitfähigen MOS-Transistor, der über seine als Steuerelektrode dienende Gate-Elektrode mit einem zweiten Eingangsknotenpunkt 1b, über seine als eine Hauptelektrode dienende Source-Elektrode mit einem Massespannungs- Knotenpunkt, der an Masse liegt, und über seine als andere Hauptelektrode dienende Drain-Elektrode mit dem Ausgangsknotenpunkt 1c verbunden ist. Ein erstes kapazitives Bauelement C1, wie z. B. ein MOS-Kondensator, ist zwischen die Steuerelektrode und die mit dem Ausgangsknotenpunkt 1c verbundene Hauptelektrode des ersten Transistors Q1 geschaltet, während ein zweiter Kondensator C2, wie z. B. ein MOS-Kondensator, zwischen die Steuerelektrode und die mit dem Ausgangsknotenpunkt 1c verbundene Hauptelektrode des zweiten Transistors Q2 geschaltet ist.
Das erste kapazitive Bauelement C1 und das zweite kapazitive Bauelement C2 dienen zur Einstellung einer Phasenverschiebung zwischen den dem ersten Eingangsknotenpunkt 1a und dem zweiten Eingangsknotenpunkt 1b zugeführten Signalen. Sie dienen z. B. zur Einstellung der Phase des Systems, um Schwingungen zu verhindern, die z. B. durch das Signalgemisch aus Ausgangssignal und invertiertem Eingangssignal hervorgerufen werden, wenn der Ausgang und der invertierte Eingang des Operationsverstärkers zur Bildung einer Rückkopplungsschaltung miteinander verbunden sind.
Gemäß Fig. 1 ist außerdem eine Spannungs-Strom- Umsetzerschaltung 2 zur Erzeugung eines Ausgangssignals vorgesehen, das der Spannungsdifferenz zwischen dem einem invertierten Eingangsknotenpunkt 2a von einem invertierten Eingang IN(-) über einen Eingangswiderstand 6 zugeführten Signal (einem durch VDD/2, d. h., der halben Versorgungsspannung VDD vorgespannten Signal), und einer einem mit einem nicht invertierten Eingang IN(+) verbundenen nichtinvertierten Eingangsknotenpunkt 2b zugeführten und von einer Vergleichsspannungserzeugungseinrichtung T gebildeten Vergleichs- oder Referenzspannung (VDD/2, d. h., der halben Versorgungsspannung VDD) proportional ist. Wie in Fig. 2 veranschaulicht ist, steuert die Spannungs-Strom- Umsetzerschaltung 2 den in den mit dem invertierten Eingangsknotenpunkt 2a und dem nichtinvertierten Eingangsknotenpunkt 2b verbundenen Transistoren fließenden Strom und führt dem Ausgangsknotenpunkt 2c entsprechend dieser Stromsteuerung einen Ausgangsstrom zu. Anders ausgedrückt, über den Ausgangsknotenpunkt 2c fließt ein Strom zu einer externen Schaltung oder von der externen Schaltung fließt ein Strom über den Ausgangsknotenpunkt 2c.
Gemäß Fig. 2 umfasst die Spannungs-Strom-Umsetzerschaltung 2 einen dritten Transistor Q3, z. B. einen p-leitenden MOS- Transistor, der über seine als Steuerelektrode dienende Gate-Elektrode mit dem invertierten Eingangsknotenpunkt 2a verbunden ist, sowie einen vierten Transistor Q4, z. B. einen p-leitenden MOS-Transistor. Die Gate-Elektrode des vierten Transistors Q4 dient als Steuerelektrode und ist mit dem nichtinvertierten Eingangsknotenpunkt 2b verbunden. Die Source-Elektrode des vierten Transistors Q4 dient als eine Hauptelektrode und ist mit der als eine Hauptelektrode dienenden Source-Elektrode des ersten Transistors Q1 verbunden. Die Drain-Elektrode des vierten Transistors Q4 dient als die andere Hauptelektrode und ist mit dem Ausgangsknotenpunkt 2c verbunden. Bei dieser ersten Ausführungsform weist der vierte Transistor Q4 die gleichen Abmessungen wie der dritte Transistor Q3, d. h., die gleiche Gate-Länge und Gate-Breite, zur Erzielung der gleichen Kennwerte auf, wobei die beiden Transistoren als Transistor-Differenzpaar angeordnet sind.
Die Spannungs-Strom-Umsetzerschaltung 2 umfasst weiterhin einen fünften Transistor Q5, z. B. einen n-leitfähigen MOS- Transistor, der über seine Source-Elektrode mit dem Massespannungs-Knotenpunkt, seine Drain-Elektrode mit der Drain-Elektrode des ersten Transistors Q1 und seine als Steuerelektrode dienende Gate-Elektrode mit der Drain- Elektrode verbunden ist. Die Spannungs-Strom- Umsetzerschaltung 2 umfasst außerdem einen sechsten Transistor Q6, z. B. einen n-leitfähigen Transistor, der über seine Source-Elektrode mit dem zweiten Versorgungsspannungs-Knotenpunkt, seine Drain-Elektrode mit der Drain-Elektrode des vierten Transistors Q4 und seine Gate-Elektrode mit der Steuerelektrode des fünften Transistors Q5 verbunden ist. Der fünfte Transistor Q5 und der sechste Transistor Q6 bilden eine Stromspiegelschaltung. Bei dieser ersten Ausführungsform weist der sechste Transistor Q6 die gleichen Abmessungen wie der fünfte Transistor Q5, d. h., die gleiche Gate-Länge und die gleiche Gate-Breite, zur Erzielung der gleichen Kennwerte auf. Somit fließt der gleiche Strom über den fünften Transistor Q5 und den sechsten Transistor Q6.
Gemäß Fig. 2 ist eine erste Konstantstromquelle I1 zur Zuführung eines Konstantstroms i1 zu dem dritten Transistor Q3 und dem vierten Transistor Q4 vorgesehen, wobei die erste Versorgungsspannung VDD über den Versorgungsspannungs-Knotenpunkt zugeführt wird.
Gemäß Fig. 1 ist außerdem eine Signalumsetzerschaltung 3 zur Steuerung der Gate-Spannung des ersten Transistors Q1 der Ausgangsschaltung 1 mit einer ersten vorgegebenen Spannung vorgesehen. Bei dieser vorläufigen Ausführungsform wird die erste vorgegebene Spannung erhalten, indem die Gate-Source-Spannung VGSI(idle) des ersten Transistors Q1 von der am ersten Versorgungsspannungs-Knotenpunkt anliegenden Versorgungsspannung VDD in einem Zustand subtrahiert wird, bei dem kein Eingangssignal anliegt. Es liegt kein Eingangssignal an, wenn dem invertierten Eingang IN(-) kein Eingangssignal zugeführt wird, kein Strom über den Ausgang OUT zu der mit dem Ausgang OUT verbundenen Last RL über den Kondensator CO oder umgekehrt fließt, und ein vorgegebener Strom (idle) über den ersten Transistor Q1 und den zweiten Transistor Q2 fließt. Die erste vorgegebene Spannung wird als Referenzspannung verwendet. Die Signalumsetzerschaltung 3 dient außerdem zur Steuerung der Gate-Spannung des zweiten Transistors Q2 der Ausgangsschaltung 1 mit einer zweiten vorgegebenen Spannung. Bei dieser vorläufigen Ausführungsform stellt die zweite vorgegebene Spannung die Gate-Source-Spannung VGS2(idle) des zweiten Transistors Q2 in einem Zustand dar, in dem kein Signal anliegt, wobei diese Spannung kleiner als die als Bezugsspannung verwendete erste vorgegebene Spannung ist. Anders ausgedrückt, die Signalumsetzerschaltung 3 nimmt den über den Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 fließenden Strom auf und steuert den über den ersten Eingangsknotenpunkt 1a und den über den zweiten Eingangsknotenpunkt 1b der Ausgangsschaltung 1 fließenden Strom und deren entsprechende Spannungen. Die Signalumsetzerschaltung 3 umfasst einen ersten Umsetzerabschnitt 4 zur Steuerung der Gate-Elektrode des ersten Transistors Q1 der Ausgangsschaltung 1 und einen zweiten Umsetzerabschnitt 5 zur Steuerung der Gate- Elektrode des zweiten Transistors Q2 der Ausgangsschaltung 1. Die Ausgangsspannung des ersten Umsetzerabschnitts 4 wird in Abhängigkeit von der Ausgangsspannung des zweiten Umsetzerabschnitts 5 erzeugt.
Der erste Umsetzerabschnitt 4 umfasst einen mit dem Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 verbundenen Eingangsknotenpunkt 4a und einen mit dem ersten Eingangsknotenpunkt 1a der Ausgangsschaltung 1 verbundenen Ausgangsknotenpunkt 4b. In Abhängigkeit von dem Ausgangssignal der Spannungs-Strom- Umsetzerschaltung 2 (bei dieser vorläufigen Ausführungsform stellt dies auch das Ausgangssignal des zweiten Umsetzerabschnitts 5 dar) steuert der Umsetzerabschnitt 4 die Gate-Elektrode des ersten Transistors Q1 der Ausgangsschaltung 1 mit der als Referenzspannung dienenden ersten vorgegebenen Spannung. Anders ausgedrückt, der erste Umsetzerabschnitt 4 steuert den über den ersten Eingangsknotenpunkt 1a der Ausgangsschaltung 1 fließenden Strom und die zugehörige Spannung durch Steuerung des zum Ausgangsknotenpunkt 4b fließenden Stroms. Der zum Ausgangsknotenpunkt 4b fließende Strom wird in Abhängigkeit von der am Eingangsknotenpunkt 4a anliegenden Spannung gesteuert, die wiederum in Abhängigkeit von dem über den Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 fließenden Strom gesteuert wird. Der vom Ausgangsknotenpunkt 2c zum Eingangsknotenpunkt 4a fließende Strom oder der vom Eingangsknotenpunkt 4a zum Ausgangsknotenpunkt 2c fließende Strom wird somit von dem ersten Umsetzerabschnitt 4 gesteuert.
Der zweite Umsetzerabschnitt 5 ist über einen Eingangsknotenpunkt 5a mit dem Ausgangsknotenpunkt 2c der Spannungs-Strom-Umsetzerschaltung 2 und über einen Ausgangsknotenpunkt 5b mit dem zweiten Eingangsknotenpunkt 1b der Ausgangsschaltung 1 verbunden. In Abhängigkeit vom Ausgangssignal der Spannungs-Strom-Umsetzerschaltung 2 steuert der Umsetzerabschnitt 5 die Gate-Elektrode des zweiten Transistors Q2 der Ausgangsschaltung 1 mit der als Referenzspannung verwendeten zweiten vorgegebenen Spannung.
Anders ausgedrückt, der Umsetzerabschnitt 5 steuert den über den ersten Eingangsknotenpunkt 1b der Ausgangsschaltung 1 fließenden Strom und die zugehörige Spannung durch Steuerung des Stromflusses zum Ausgangsknotenpunkt 5b in Abhängigkeit von der Spannung am Eingangsknotenpunkt 5a, die wiederum in Abhängigkeit von dem über den Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 fließenden Strom gesteuert wird. Der vom Ausgangsknotenpunkt 2c zum Eingangsknotenpunkt 5a fließende Strom oder der vom Eingangsknotenpunkt 5a zum Ausgangsknotenpunkt 2c fließende Strom wird somit vom Umsetzerabschnitt 5 gesteuert.
Ein detailliertes Schaltbild der Signalumsetzerschaltung 3 ist in Fig. 2 dargestellt.
Gemäß Fig. 2 ist ein siebter Transistor Q7, z. B. ein p- leitfähiger MOS-Transistor, über seine Gate-Elektrode mit dem Eingangsknotenpunkt 4a und über seine Drain-Elektrode mit dem Massespannungs-Knotenpunkt verbunden, während eine zweite Konstantstromquelle I2 zur Zuführung eines Konstantstroms i2 zu einem Konstantstrom- Zuführungsknotenpunkt vorgesehen ist, wobei die Versorgungsspannung VDD über den ersten Versorgungsspannungs-Knotenpunkt zugeführt wird. Der Konstantstrom-Zuführungsknotenpunkt ist mit der Source- Elektrode des siebten Transistors Q7 verbunden.
Außerdem ist ein achter Transistor Q8 vorgesehen, z. B. ein n-leitfähiger MOS-Transistor, der über seine Gate-Elektrode mit dem Verbindungspunkt des Konstantstrom- Zuführungsknotenpunkts der zweiten Konstantstromquelle I2 und der Source-Elektrode des siebten Transistors Q7 und über seine Drain-Elektrode mit dem ersten Versorgungsspannungs-Knotenpunkt verbunden ist, wobei eine dritte Konstantstromquelle I3 zur Zuführung eines Konstantstroms i3 zu dem Massespannungs-Knotenpunkt von einem mit der Source-Elektrode des achten Transistors Q8 verbundenen Konstantstrom-Zuführungsknotenpunkt vorgesehen ist.
Außerdem ist ein aus einem Widerstandselement bestehendes Last-Bauelement R1 zwischen den ersten Versorgungsspannungs-Knotenpunkt und den Ausgangsknotenpunkt 4b geschaltet, wobei ein neunter Transistor Q9, z. B. ein n-leitfähiger MOS-Transistor, über seine Drain-Elektrode mit dem Last-Bauelement R1 verbunden ist. Eine vorgegebene Vorspannung (bei dieser Ausführungsform die Summe der Gate-Source-Spannung VGS2(idle) des zweiten Transistors Q2 und der Gate-Source-Spannung VGS7 des siebten Transistors Q7) wird der Gate-Elektrode des neunten Transistors Q9 zugeführt. Der neunte Transistor Q9 besitzt die gleiche Kanallänge wie der achte Transistor Q8 und die n-fache Kanalbreite des achten Transistors Q8, wobei "n" ein bestimmtes Verhältnis der Breite WQS des achten Transistors Q8 zu der Breite WQ9 des neunten Transistors Q9, d. h., WQ8/WQ9 = 1/n, darstellt. In diesem Falle ist der über den achten Transistor Q8 und den neunten Transistor Q9 fließende Strom der Breite proportional und führt zu der Gleichung IQ8/IQ9 = 1/n, da jeder Transistor den gleichen Wert des Gate-Potentials und der Kanallänge aufweist.
Außerdem ist eine vierte Konstantstromquelle I4 zur Zuführung eines Konstantstroms i4 zu dem Massespannungs- Knotenpunkt von einem mit der Source-Elektrode des neunten Transistors Q9 verbundenen Konstantstrom- Zuführungsknotenpunkt vorgesehen. Die vierte Konstantstromquelle I4 ist derart ausgestaltet, dass der Konstantstrom i4 in Bezug auf den über die dritte Konstantstromquelle I3 fließenden Konstantstrom i3 die Beziehung 1 : n (= i3 : i4) aufweist. Außerdem ist ein Widerstandselement R2 zwischen eine Hauptelektrode des achten Transistors Q8 und eine Hauptelektrode des neunten Transistors Q9 geschaltet.
Der Widerstandswert r1 des Last-Bauelements R1 ist derart vorgegeben, dass das Produkt von r1 und i4 gleich der Gate- Source-Spannung VGS1(idle) des ersten Transistors Q1 ist, wenn kein Signal anliegt.
Der erste Umsetzerabschnitt 4 der Signalumsetzerschaltung 3 umfasst den siebten Transistor Q7, die zweite Konstantstromquelle I2, den achten Transistor Q8, die dritte Konstantstromquelle I3, das Last-Bauelement R1, den neunten Transistor Q9, die vierte Konstantstromquelle I4 und das Widerstandselement R2.
Der Eingangsknotenpunkt 5a ist über eine Verbindungsleitung 5c mit dem Ausgangsknotenpunkt 5b verbunden. Der der Spannung am Eingangsknotenpunkt 5a entsprechende Strom, die ihrerseits von dem von dem Eingangsknotenpunkt 5a zum Ausgangsknotenpunkt 2c fließenden Strom oder dem vom Ausgangsknotenpunkt 2c zum Eingangsknotenpunkt 5a fließenden Strom gesteuert wird, fließt über die Verbindungsleitung 5c zum Ausgangsknotenpunkt 5b. Die Verbindungsleitung 5c bildet einen Teil des zweiten Umsetzerabschnitts 5, der in der Signalumsetzerschaltung 3 den über den ersten Eingangsknotenpunkt 1b der Ausgangsschaltung 1 fließenden Strom und die zugehörige Spannung steuert. Der zweite Umsetzerabschnitt 5 kann derart aufgebaut sein, dass der Eingangsknotenpunkt 5a ohne Verwendung der Verbindungsleitung 5c auch als Ausgangsknotenpunkt 5b Verwendung findet.
Gemäß Fig. 1 ist weiterhin eine Rückkopplungsschaltung 8 vorgesehen, die zwischen den Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 und den nichtinvertierten Eingangsknotenpunkt 2a der Spannungs-Strom- Umsetzerschaltung 2 geschaltet ist. Sie dient zur Rückkopplung der Spannung am Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 auf den nichtinvertierten Eingangsknotenpunkt 2a der Spannungs-Strom- Umsetzerschaltung 2 und umfasst z. B. ein weiteres Widerstandselement R3, wie dies in Fig. 2 dargestellt ist.
Eine die Spannungs-Strom-Umsetzerschaltung 2 und die Signalumsetzerschaltung 3 umfassende Steuerschaltung 9 steuert die Spannung am zweiten Eingangsknotenpunkt 1b unter Verwendung der zweiten vorgegebenen Spannung als Referenzspannung sowie die Spannung am ersten Eingangsknotenpunkt 1a der Ausgangsschaltung 1 unter Verwendung der ersten vorgegebenen Spannung als Referenzspannung in Abhängigkeit von der Spannungsdifferenz zwischen dem dem nichtinvertierten Eingang IN(+) zugeführten Signal und der von der Vergleichsspannungserzeugungseinrichtung 7 abgegebenen Vergleichsspannung.
Nachstehend wird näher auf Betrieb und Arbeitsweise der den vorstehend beschriebenen Aufbau aufweisenden Verstärkerschaltung eingegangen.
Zunächst wird ein Zustand beschrieben, bei dem kein Signal dem nichtinvertierten Eingang IN(+) zugeführt wird, was bedeutet, dass kein Strom über den Ausgang OUT zu der mit dem Ausgang OUT über den Kondensator CO verbundenen Last RL oder umgekehrt fließt.
Da kein Signal anliegt, wird dem invertierten Eingang IN(-) die Vorspannung VDD/2 und dem nichtinvertierten Eingang IN(+) die Vergleichsspannung VDD/2 zugeführt.
Da dem invertierten Eingangsknotenpunkt 2a und dem nichtinvertierten Eingangsknotenpunkt 2b der Spannungs- Strom-Umsetzerschaltung 2 die gleiche Spannung, nämlich VDD/2, zugeführt wird, liegt auch an den Gate-Elektroden des dritten Transistors Q3 und des vierten Transistors Q4 die gleiche Spannung an, sodass der gleiche Strom über den dritten Transistor Q3 und den vierten Transistor Q4 fließt. Dieser Strom hat den halben Wert des von der ersten Konstantstromversorgungsquelle I1 abgegebenen ersten Konstantstroms i1.
Da der Strom i1/2 über den dritten Transistor Q3 fließt, fließt der gleiche Strom über den fünften Transistor Q5. Demzufolge fließt der Strom i1/2 auch über den sechsten Transistor Q6, der mit dem fünften Transistor Q5 eine Stromspiegelschaltung bildet.
Da der gleiche Strom über den sechsten Transistor Q6 und den vierten Transistor Q4 fließt, fließt kein Strom vom Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 zum Eingangsknotenpunkt 4a des ersten Umsetzerabschnitts 4 oder zum Eingangsknotenpunkt 5a des zweiten Umsetzerabschnitts 5 der Signalumsetzerschaltung 3. Außerdem fließt kein Strom vom Eingangsknotenpunkt 4a oder 5a zum Ausgangsknotenpunkt 2c.
Der mit dem Eingangsknotenpunkt 5a direkt verbundene Ausgangsknotenpunkt 5b befindet sich im gleichen Zustand wie der Knotenpunkt 5a. Da die Spannung am Ausgangsknotenpunkt 5b in einem Zustand, bei dem der vorgegebene Strom I(idle) über den zweiten Transistor Q2 fließt, auf die Gate-Source-Spannung VGS2(idle) des zweiten Transistors Q2 eingestellt ist, liegt die Spannung VGS2(idle) am zweiten Eingangsknotenpunkt 1b der Ausgangsschaltung 1 an. Diese Spannung wird der Gate-Elektrode des zweiten Transistors Q2 zugeführt, wobei der vorgegebene Strom I(idle) über den zweiten Transistor Q2 fließt. Da der zweite Transistor Q2 ein n-leitfähiger MOS-Transistor ist, kann er in diesem Falle in einem geringfügig leitenden Zustand betrieben werden, der dicht am Sperrzustand liegt (die Gate-Spannung liegt nahe der Schwellenspannung des n- leitfähigen MOS-Transistors), sodass der vorgegebene Strom ein sehr geringer Strom sein kann.
Der siebte Transistor Q7, ein p-leitfähiger MOS-Transistor, dessen Steuer-Elektrode mit dem Eingangsknotenpunkt 4a verbunden ist, wird leitend, da der Gate-Elektrode die niedrige Spannung VGS2(idle) zugeführt wird. Von der zweiten Konstantstromquelle I2 fließt ein Konstantstrom i2 in den siebten Transistor Q7. Dies hat zur Folge, dass die Spannung an der Gate-Elektrode des achten Transistors Q8 um den Betrag der Gate-Source-Spannung VGS7 des siebten Transistors Q7 höher ist als die Spannung an der Gate- Elektrode des siebten Transistors Q7 und somit den Wert VGS2(idle) + VGS7 aufweist.
Da in diesem Falle die gleiche Spannung den Gate-Elektroden des achten Transistors Q8 und des neunten Transistors Q9 zugeführt wird, beträgt das Größenverhältnis der über den achten Transistor Q8 und der über den neunten Transistor Q9 fließenden Ströme 1 : n, wie vorstehend beschrieben.
Da das Größenverhältnis des Konstantstroms i3 der dritten Konstantstromquelle I3 und des Konstantstroms i4 der vierten Konstantstromquelle I4 ebenfalls 1 : n beträgt, fließt der Strom i3 in den achten Transistor Q8 und der Strom i4 in den neunten Transistor Q9. Über das Widerstandselement R2 fließt kein Strom.
Über das Last-Bauelement R1 fließt der Strom i4, sodass der Spannungsabfall am Last-Bauelement R1 den Wert i4 · r1 aufweist. Dieser Spannungsabfall i4 · r1 ist auf den gleichen Spannungswert eingestellt wie die Gate-Source- Spannung VGSI(idle) des ersten Transistors Q1 in dem Zustand, in dem der sehr niedrige Strom (idle) in einem nahe am Sperrzustand liegenden Zustand geringfügiger Leitfähigkeit über den ersten Transistor Q1 fließt (die Gate-Spannung des ersten Transistors Q1, eines p-leitfähigen MOS-Transistors, ist auf einen Wert nahe der Schwellenspannung des ersten Transistors Q1 eingestellt). Die Spannung am Ausgangsknotenpunkt 4b ist somit gleich der über den Versorgungsspannungs-Knotenpunkt zugeführten Versorgungsspannung minus i4 · r1, während die Spannung am ersten Eingangsknotenpunkt 1a der Ausgangsschaltung 1 gleich VDD minus i4 · r1 (= VGS1(idle)) ist, was dazu führt, dass der vorgegebene Strom I(idle) in den ersten Transistor Q1 fließt. Da der erste Transistor Q1 ein p-leitfähiger MOS-Transistor ist, kann er in einem geringfügig leitfähigen Zustand nahe dem Sperrzustand betrieben werden, sodass der vorgegebene Strom ein sehr niedriger Strom sein kann.
Da die Signalumsetzerschaltung 3 folgendermaßen arbeitet, können die Ausgangsknotenpunkte 5b und 4b der Signalumsetzerschaltung 3 auf VGS2(idle) und VDD - VGS1(idle) gehalten werden, wenn kein Signal anliegt. Wenn nämlich die Spannung am Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 höher als VGS2(idle) wird, nehmen die Spannungen an den Ausgangsknotenpunkten 5b und 4b zu und erhöhen den Leitfähigkeitspegel des zweiten Transistors Q2, sodass der über den zweiten Transistor Q2 fließende Strom höher als I(idle) wird, während der Leitfähigkeitspegel des ersten Transistor Q1 verringert wird, sodass der über den ersten Transistor Q1 fließende Strom kleiner als I(idle) wird. Die Spannung am Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 wird somit verringert, die Spannung am nichtinvertierten Eingangsknotenpunkt 2a der Spannungs- Strom-Umsetzerschaltung 2 wird ebenfalls verringert, und auch die Spannung am Ausgangsknotenpunkt 2c der Spannungs- Strom-Umsetzerschaltung 2 wird verringert, während die Spannung am Ausgangsknotenpunkt 5b auf VGS2(idle) und die Spannung am Ausgangsknotenpunkt 4b auf VDD - VGS1 (idle) gehalten werden.
Wenn die Spannung am Ausgangsknotenpunkt 2c der Spannungs- Strom-Umsetzerschaltung 2 unter VGS2(idle) abfällt, verringern sich die Spannungen an den Ausgangsknotenpunkten 5b und 4b, wodurch sich der Leitfähigkeitspegel des zweiten Transistors Q2 verringert, sodass der über den zweiten Transistor Q2 fließende Strom kleiner als I(idle) wird, während der Leitfähigkeitspegel des ersten Transistors Q1 erhöht wird, sodass der über den ersten Transistor Q1 fließende Strom höher als I(idle) wird. Die Spannung am Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 steigt daher an, die Spannung am nichtinvertierten Eingangsknotenpunkt 2a der Spannungs-Strom-Umsetzerschaltung 2 steigt ebenfalls an, und auch die Spannung am Ausgangsknotenpunkt 2c der Spannungs-Strom-Umsetzerschaltung 2 steigt an, sodass die Spannung am Ausgangsknotenpunkt 5b auf VGS2(idle) und die Spannung am Ausgangsknotenpunkt 4b auf VDD - VGS1(idle) gehalten werden.
Obwohl somit ein sehr niedriger Strom I(idle) über den ersten Transistor Q1 und den zweiten Transistor Q2 fließt, was zur Erzielung eines stetigen Übergangs des Stromflusses bei der Umschaltung des ersten Transistors Q1 und des zweiten Transistors Q2 zwischen ihrem leitenden und ihrem nicht leitendem Zustand zur Gewährleistung eines stabilen Ausgangssignalverlaufs am Ausgangsknotenpunkt 1c erforderlich ist, fließt kein Strom über den Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 zu der mit dem Ausgang OUT verbundenen Last RL oder umgekehrt.
Nachstehend wird näher auf die Abläufe in einem Zustand eingegangen, bei dem ein Eingangssignal dem invertierten Eingang IN(-) des Operationsverstärkers zugeführt wird. Hierbei wird auf die in den Fig. 3(a) bis 3(f) dargestellten Signalverläufe der Hauptsignale Bezug genommen (zur Vereinfachung wird davon ausgegangen, dass das Eingangssignal ein Sinussignal ist).
Bei der folgenden Beschreibung wird davon ausgegangen, dass das in Fig. 3(a) dargestellte Eingangssignal (in der in den Fig. 3(a) bis (f) dargestellten ersten Halbperiode) in Bezug auf die Vorspannung VDD/2 negativ ist.
Wenn das Eingangssignal in Bezug auf VDD/2 negativ ist, ist die Spannung am invertierten Eingangsknotenpunkt 2a der Spannungs-Strom-Umsetzerschaltung 2 niedriger als die Spannung am nichtinvertierten Eingangsknotenpunkt 2b. Da auf Grund dieser Spannungsdifferenz der Leitfähigkeitspegel des dritten Transistors Q3 höher als der des vierten Transistors Q4 ist, fließt über den dritten Transistor Q3 ein höherer Strom als über den vierten Transistor Q4. Über den dritten Transistor Q3 fließt somit ein Strom i1/2 + Δi1, während über den vierten Transistor Q4 ein Strom i1/2 - Δi1 fließt, wobei i1 der von der Konstantstromquelle I1 abgegebene Strom und Δi1 ein Strominkrement ist, das sich in Abhängigkeit von der Spannungsdifferenz vergrößert oder verkleinert.
Über den fünften Transistor Q5 fließt der Strom i1/2 + Δi1, während über den zusammen mit den fünften Transistor Q5 eine Stromspiegelschaltung bildenden sechsten Transistor Q6 ebenfalls der Strom i1/2 + Δi1 fließt.
Der Strom i1/2 - Δi1 fließt in den vierten Transistor Q4, und der Strom i1/2 + Δi1 fließt in den sechsten Transistor Q6. Damit fließt vom Eingangsknotenpunkt 4a des ersten Umsetzerabschnitts 4 und dem Eingangsknotenpunkt 5a des zweiten Umsetzerabschnitts 5 der Signalumsetzerschaltung 3 der Strom 2Δi1 in den sechsten Transistor Q6.
Entsprechend der Stromdifferenz 2Δi1 geht die Spannung am Eingangsknotenpunkt 4a des ersten Umsetzerabschnitts 4 und am Eingangsknotenpunkt 5a des zweiten Umsetzerabschnitts 5 auf einen Pegel über, der unter der Gate-Source-Spannung VGS2(idle) des zweiten Transistors Q2 in dessen Leerlaufzustand (d. h., wenn kein Signal ansteht) liegt. Die Spannungsänderung am Eingangsknotenpunkt 5a des zweiten Umsetzerabschnitts 5 entspricht der Spannungsänderung am Ausgangsknotenpunkt 5b. Die der Gate-Elektrode des zweiten Transistors Q2 zugeführte Spannung VGS2 wird niedriger als VGS2(idle) gehalten.
Der zweite Transistor Q2, ein n-leitfähiger MOS-Transistor, befindet sich in einem Zustand, der im Bereich zwischen dem Sperrzustand und einem geringfügig leitfähigen Zustand in der Nähe des Sperrzustands liegt. Der über den zweiten Transistor Q2 fließende Strom ist auf einen Wert eingestellt, der im Bereich zwischen einem noch niedrigerem Pegel als der sehr geringe Strom I(idle) und Null liegt (siehe Fig. 3(d)).
Der siebte Transistor Q7, der über seine Gate-Elektrode mit dem Eingangsknotenpunkt 4a der Signalumsetzerschaltung 3 verbunden ist, bleibt leitend, sodass der Konstantstrom i2 weiterhin von der zweiten Konstantstromquelle I2 fließt, da der Gate-Elektrode eine niedrigere Spannung als VGS2 (idle) zugeführt wird. Die Spannung an der Gate-Elektrode des achten Transistors Q8 wird zu VGS2 + VGS7, die kleiner als VGS2(idle) + VGS7 ist, da die am Eingangsknotenpunkt 4a liegende Spannung VGS2 kleiner als VGS2(idle) ist.
Da die Gate-Spannung des achten Transistors Q8 kleiner als diejenige (VGS2(idle) + VGS7) des neunten Transistors Q9 ist, fließt somit ein geringerer Strom (siehe Fig. 3(c)) als der Konstantstrom i3 der dritten Konstantstromquelle I3 in den achten Transistor Q8, während in den neunten Transistor Q9 ein höherer Strom (siehe Fig. 3(c)) als der Konstantstrom 14 der vierten Konstantstromquelle I4 fließt. Der Strom fließt vom neunten Transistor Q9 über das Widerstandselement R2 zu der dritten Konstantstromquelle I3.
Da somit der über den neunten Transistor Q9 fließende Strom höher als der Konstantstrom i4 der vierten Konstantstromquelle I4 ist, kommt es zu einem großen Spannungsabfall am Last-Bauelement R1, wodurch die Spannung am ersten Eingangsknotenpunkt 1a der Ausgangsschaltung 1, d. h., die Gate-Spannung des ersten Transistors Q1, kleiner wird als VDD - VGS1(idle) (siehe Fig. 3(d)). Der erste Transistor Q1, ein p-leitfähiger MOS-Transistor, nimmt einen hohen Leitfähigkeitspegel an, sodass der über den ersten Transistor Q1 fließende Strom größer als I(idle) wird.
Da der über den ersten Transistor Q1 fließende Strom größer als I(idle) ist und der über den zweiten Transistor Q2 fließende Strom kleiner als I(idle) ist, fließt ein Strom vom Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 zu dem mit dem Ausgang QUT verbundenen Verbraucher RL (siehe Fig. 3(e)).
Dies hat zur Folge, dass die Spannung (Ausgangssignal) am Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 größer als VDD/2 wird (siehe Fig. 3(d)).
Spannungsänderungen an dem ersten Eingangsknotenpunkt 1a und dem zweiten Eingangsknotenpunkt 1b der Ausgangsschaltung werden in Form einer Gegenkopplung über die Kondensatoren C1 und C2 und den Rückkopplungswiderstand R3 auf den nichtinvertierten Eingangsknotenpunkt 2a zur Stabilisierung der Spannung am nichtinvertierten Eingangsknotenpunkt 2a rückgekoppelt.
Fig. 3(f) zeigt den in der Ausgangsschaltung 1 verbrauchten Strom.
Nachstehend wird der Ablauf für den Fall beschrieben, bei dem das (in Fig. 3(a) dargestellte) Eingangssignal in Bezug auf die Vorspannung VDD/2 positiv ist (in der zweiten Halbperiode gemäß Fig. 3).
Wenn das Eingangssignal in Relation zu VDD/2 positiv ist, ist die Spannung am invertierten Eingangsknotenpunkt 2a höher als die Spannung am nichtinvertierten Eingangsknotenpunkt 2b der Spannungs-Strom- Umsetzerschaltung 2. Da der Leitfähigkeitspegel des dritten Transistors Q3 niedriger als der des vierten Transistors Q4 ist, fließt entsprechend dieser Spannungsdifferenz ein geringerer Strom über den dritten Transistor Q3 als über den vierten Transistor Q4. Der Strom i1/2 - Δi1 fließt somit in den dritten Transistor Q3, während der Strom i1/2 + Δi1 in den vierten Transistor Q4 fließt, wobei i1 der von der Konstantstromquelle I1 abgegebene Strom und Δi1 ein Strominkrement ist, das sich in Abhängigkeit von der Spannungsdifferenz vergrößert oder verkleinert.
Der Strom i1/2 - Δi1 fließt in den fünften Transistor Q5, wobei der Strom i1/2 - Δi1 auch in den zusammen mit dem fünften Transistor Q5 eine Stromspiegelschaltung bildenden sechsten Transistor Q6 fließt.
Somit fließt der Strom i1/2 + Δi1 in den vierten Transistor Q4 und der Strom i1/2 - Δi1 in den sechsten Transistor Q6. Damit fließt der Strom 2Δi1 vom vierten Transistor Q4 in den Eingangsknotenpunkt 4a des ersten Umsetzerabschnitts 4 und den Eingangsknotenpunkt 5a des zweiten Umsetzerabschnitts 5 der Signalumsetzerschaltung 3.
Die Spannung am Eingangsknotenpunkt 4a des ersten Umsetzerabschnitts 4 und am Eingangsknotenpunkt 5a des zweiten Umsetzerabschnitts 5 geht entsprechend der Stromdifferenz 2Δi1 auf einen höheren Pegel als die Gate- Source-Leerlaufspannung VGS2(idle) des zweiten Transistors Q2 über, die erhalten wird, wenn kein Signal anliegt. Die Spannungsänderung am Eingangsknotenpunkt 5a des zweiten Umsetzerabschnitts 5 entspricht der Spannungsänderung am Ausgangsknotenpunkt 5b. Die der Gate-Elektrode des zweiten Transistors Q2 zugeführte Spannung wird somit höher als VGS2(idle).
Der zweite Transistor Q2, ein n-leitfähiger MOS-Transistor, befindet sich dann in einem Leitfähigkeitszustand mit einem höheren Leitfähigkeitspegel als dem nahe dem Sperrzustand liegenden Zustand geringfügiger Leitfähigkeit. Der über den zweiten Transistor Q2 fließende Strom wird somit auf einen Wert eingestellt, der höher als der Strom I(idle) ist (siehe Fig. 3(d)).
Der über seine Gate-Elektrode mit dem Eingangsknotenpunkt 4a verbundene siebte Transistor Q7 bleibt leitend, da die der Gate-Elektrode zugeführte höhere Spannung als VGS2(idle) nicht hoch genug ist, um den Leitfähigkeitspegel zu ändern, sodass der Konstantstrom i2 von der zweiten Konstantstromquelle I2 weiterhin fließt. Die Spannung an der Gate-Elektrode des achten Transistors Q8 wird zu VGS2 + VGS7, was VGS2(idle) + VGS7 übersteigt, da die Spannung am Eingangsknotenpunkt 4a von VGS2 gebildet wird, die höher als VGS2(idle) ist.
Die Gate-Spannung des achten Transistors Q8 ist somit höher als die Gate-Spannung (VGS2(idle) + VGS7) des neunten Transistors Q9. Ein größerer Strom (siehe Fig. 3(c)) als der Konstantstrom i3 der dritten Konstantstromquelle I3 fließt somit in den achten Transistor Q8, während in den neunten Transistor Q9 ein geringerer Strom (siehe Fig. 3(c)) als der Konstantstrom i4 der vierten Konstantstromquelle I4 fließt: Der Strom fließt vom achten Transistor Q8 zu der vierten Konstantstromquelle I4 über das Widerstandselement R2.
Da der über den neunten Transistor Q9 fließende Strom kleiner als der Konstantstrom i4 der vierten Konstantstromquelle I4 ist, entsteht ein geringer Spannungsabfall am Last-Bauelement R1, wodurch die Spannung am ersten Eingangsknotenpunkt 1a der Ausgangsschaltung 1, d. h., die Gate-Spannung des ersten Transistors Q1, höher als VDD - VGS1(idle) wird (siehe Fig. 3(d)). Der erste Transistor Q1, ein p-leitfähiger Transistor, nimmt einen niedrigen Leitfähigkeitspegel an, sodass der über den ersten Transistor Q1 fließende Strom kleiner als I(idle) wird.
Da der über den ersten Transistor Q1 fließende Strom kleiner als I(idle) und der über den zweiten Transistor Q2 fließende Strom größer als I(idle) sind, fließt ein Strom von dem Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 zu dem mit dem Ausgang OUT verbundenen Verbraucher RL (siehe Fig. 3(e)).
Dies hat zur Folge, dass die Spannung (Ausgangssignal) am Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 niedriger als VDD/2 wird (siehe Fig. 3(d)).
Spannungsänderungen an dem ersten Eingangsknotenpunkt 1a und dem zweiten Eingangsknotenpunkt 1b der Ausgangsschaltung werden in Form einer Gegenkopplung über die Kondensatoren C1 und C2 und den Rückkopplungswiderstand R3 auf den nichtinvertierten Eingangsknotenpunkt 2a zur Stabilisierung der Spannung am nichtinvertierten Eingangsknotenpunkt 2a rückgekoppelt.
Fig. 3(f) zeigt den in der Ausgangsschaltung 1 verbrauchten Strom.
Obwohl bei der Verstärkerschaltung mit dem in der vorstehend beschriebenen Weise aufgebauten Operationsverstärker der Leerlaufstrom I(idle) fließt, wenn kein Signal ansteht, damit am Ausgangsknotenpunkt 1c ein stabiler Ausgangssignalverlauf erhalten wird, kann der Strom I(idle) ein stabiler und sehr niedriger Strom sein, da der p-leitfähige MOS-Transistor Q1 zwischen den Versorgungsspannungsknotenpunkt und den Ausgangsknotenpunkt 1c und der n-leitfähige MOS-Transistor Q2 zwischen den Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 und den Masse-Knotenpunkt geschaltet sind.
Die das Ausgangssignal der die mit dem Eingangssignal beaufschlagte Differenzverstärkerschaltung umfassenden Spannungs-Strom-Umsetzerschaltung 2 aufnehmende Signalumsetzerschaltung 3 führt Signale mit veränderlicher Phase der Gate-Elektrode des n-leitfähigen MOS-Transistors Q2 und der Gate-Elektrode des p-leitfähigen MOS-Transistors Q1 entsprechend dem Ausgangssignal der Schaltungsanordnung 2 zu. Die am Ausgangsknotenpunkt 1c auftretende Spannung wird von der Gate-Elektrode des ersten, p-leitfähigen MOS- Transistors Q1 oder der Gate-Elektrode des zweiten, n- leitfähigen MOS-Transistars Q2 nicht beeinflusst. Im Idealfall kann die Amplitude stabil zwischen der am Versorgungsspannung-Knotenpunkt anliegenden Versorgungsspannung VDD und der am Massespannungs- Knotenpunkt anliegenden Massespannung gehalten werden.
Bei Verwendung der Verstärkerschaltung mit dem vorstehend beschriebenen Operationsverstärker als Tonfrequenz- Verstärkerschaltung in der Empfangsschaltung eines tragbaren Telefons bzw. Mobiltelefons, wie dies in Fig. 4 dargestellt ist, lag z. B. die Amplitude des am Ausgangsknotenpunkt 1c auftretenden Ausgangssignals in einem Bereich zwischen einem unteren Grenzwert von 300 mv und einem oberen Grenzwert von 2,7 V (= 3 V - 300 mV) bei einer Versorgungsspannung VDD von 3 V.
Der untere Grenzwert entspricht dem Spannungsabfall (50 mA · 6 Ω) am zweiten, n-leitfähigen MOS-Transistor Q2 (dessen Einschaltwiderstand 6 Ω beträgt) bei dem Maximalstrom von 50 mA, der zur Ansteuerung bzw. Betätigung eines Verbrauchers RL, wie eines Ohrhörers oder Lautsprechers, erforderlich ist und über den zweiten Transistor Q2 fließt. Der obere Grenzwert entspricht der Spannung, die durch Subtraktion des Spannungsabfalls (50 mA · 6 Ω) am ersten, p-leitfähigen MOS-Transistor Q1 (dessen Einschaltwiderstand 6 Ω beträgt) beidem zur Ansteuerung bzw. Betätigung eines Ohrhörers oder Lautsprechers erforderlichen und über den ersten Transistor Q1 fließenden Maximalstrom von 50 mA von der Versorgungsspannung VDD erhalten wird.
Wenn die Verstärkerschaltung als Tonfrequenz- Verstärkerschaltung in der Empfangsschaltung eines tragbaren Telefons bzw. Mobiltelefons in der in Fig. 4 veranschaulichten Weise verwendet wird, kann die Empfangsschaltung zur Aufnahme und Demodulation eines von einer Antenne 101 empfangenen Signals und Zuführung des Tonsignals zu dem Ohrhörer oder Lautsprecher in Form eines einzigen integrierten Halbleiter-Schaltkreises unter Verwendung von MOS-Transistoren aufgebaut werden.
Die Schaltungsanordnung gemäß Fig. 4 umfasst die Antenne 101, einen Ohrhörer oder Lautsprecher 112 als Verbraucher RL, ein Mikrofon 103, einen Hochgeschwindigkeitsumschalter 104 für die Wahl zwischen Empfang eines von der Antenne aufgenommenen Signals oder Übermittlung eines Sendesignals zu der Antenne 101, eine Empfangsschaltung 105 für die über den Schalter 104 erfolgende Aufnahme des von der Antenne 101 empfangenen Signals, eine Demodulatorschaltung 106 zur Demodulation des von der Empfangsschaltung aufgenommenen Signals, eine Modulatorschaltung 107 zur Modulation des vom Mikrofon 103 abgegebenen Signals, eine Sendeschaltung 108 zur Abgabe eines Sendesignals zur Übermittlung des modulierten Signals der Modulatorschaltung 107 über den Umschalter 104 zur Antenne 101 und eine Frequenz- Synthetisatorschaltung 109 zur Steuerung der Empfangsschaltung 105 und der Sendeschaltung 108.
Diese Bauteile bilden eine Demodulator- und Modulatorschaltung 110 zur Bildung eines demodulierten Signals durch Demodulation des von der Antenne 101 erhaltenen Signals und zur Abgabe des Sendesignals über die Antenne 101 durch eine Signalmodulation auf der Basis des vom Mikrofon 103 abgegebenen Signals. Die Demodulator- und Modulatorschaltung 110 kann den Umschaltkreis 104, die Empfangsschaltung 105, die Demodulatorschaltung 106, die Modulatorschaltung 107, die Sendeschaltung 108 und die Frequenz-Synthetisatorschaltung 109 in Form eines einzigen integrierten Halbleiter-Schaltkreises mit einem GaAs- Halbleitersubstrat umfassen.
Außerdem sind vorgesehen: eine Empfangssignal- Analysatorschaltung 111 zur Aufnahme des demodulierten Signals von der Demodulatorschaltung 106, eine Sendesignalgeneratorschaltung 112 zur Erzeugung eines Ausgangssignals für die Modulatorschaltung 107 durch Aufnahme und Verarbeitung eines Analogsignals auf der Basis des vom Mikrofan 103 abgegebenen Signals und eine TDMA- Verarbeitungsschaltung 113 zur Erzeugung eines Digitalsignals durch Aufnahme und Verarbeitung des von der Empfangssignal-Analysatorschaltung 112 verarbeiteten Signals und zur Erzeugung eines Analogsignals für die Sendesignalgeneratorschaltung 112 durch Aufnahme und Verarbeitung eines Digitalsignals auf der Basis des vom Mikrofon 103 abgegebenen Signals.
Eine Datenkomprimierungs- und -Dehnungsschaltung (ADPCM) 114 dehnt das von der TDMA-Verarbeitungsschaltung 113 verarbeitete Digitalsignal und gibt das gedehnte Signal ab, wobei sie außerdem ein auf dem vom Mikrofon 103 abgegebenen Signal basierendes Digitalsignal aufnimmt und für die Abgabe an die TDMA-Verarbeitungsschaltung 114 komprimiert. Eine Analog/Digital- und Digital/Analog-Umsetzerschaltung (PCMCODEC) 115 setzt das gedehnte Signal von der Datenkomprimierungs- und -Dehnungsschaltung in ein Analogsignal um und gibt es ab, wobei sie außerdem ein auf dem vom Mikrofon 103 abgegebenen Signal basierendes Analogsignal in ein Digitalsignal umsetzt und es der Datenkomprimierungs- und -Dehnungsschaltung 114 zuführt.
Außerdem ist eine Tonsignalverarbeitungsschaltung 116 vorgesehen, die das von der A/D- und D/A-Umsetzerschaltung 115 umgesetzte Analogsignal aufnimmt, verarbeitet und das verarbeitete Signal der die Verstärkerschaltung gemäß den Fig. 1 und 2 umfassenden Tonfrequenzverstärkerschaltung 100 als Eingangssignal zuführt, wobei sie außerdem das vom Mikrofon 103 abgegebene Signal aufnimmt, verarbeitet und das verarbeitete Signal der A/D- und D/A-Umsetzerschaltung 115 zuführt. Außerdem dient eine Systemsteuerschaltung (MCU) 117 zur Erzeugung und Abgabe von Steuersignalen zur Steuerung der Empfangssignal-Analysatorschaltung 111, der Sendesignalgeneratorschaltung 112, der TDMA- Verarbeitungsschaltung 113, der Datenkomprimierungs- und - Dehnungsschaltung 114, der A/D- und D/A-Umsetzerschaltung 115, der Tonsignalverarbeitungsschaltung 116 und der Tonfrequenz-Verstärkerschaltung 100 sowie einer Taktgeberschaltung 118 zur Erzeugung und Zuführung von Taktsignalen zu der Empfangssignal-Analysatorschaltung 111, der Sendesignalgeneratorschaltung 112, der TDMA- Verarbeitungsschaltung 113, der Datenkomprimierungs- und - Dehnungsschaltung 114, der A/D- und D/A-Umsetzerschaltung 115, der Tonsignalverarbeitungsschaltung 116 und der Tonfrequenz-Verstärkerschaltung 100.
Eine Empfangsschaltung 119, die das demodulierte Signal von der Demodulatorschaltung 106 aufnimmt, verarbeitet und das verarbeitete Signal dem Ohrhörer oder Lautsprecher 102 als Tonsignal zuführt, umfasst die Tonsignalverarbeitungsschaltung 100 und eine Empfangssystemschaltung zur Verarbeitung des demodulierten Signals von der Demodulatorschaltung 106, die die Empfangssignal-Analysatorschaltung 111, die TDMA- Verarbeitungsschaltung 113, die Datenkomprimierungs- und - Dehnungsschaltung 114, die A/D- und D/A-Umsetzerschaltung 115 und die Tonsignalverarbeitungsschaltung 116 umfasst. Eine Sendeschaltung 120, die das vom Mikrofon 103 abgegebene Signal aufnimmt und zur Erzeugung eines der Modulatorschaltung 107 für die Abgabe über die Antenne 101 zuzuführenden Signals verarbeitet, umfasst die Sendesystemschaltung zur Verarbeitung des von dem Mikrofon 103 abgegebenen Signals mit der Sendesignalgeneratorschaltung 112, der TDMA- Verarbeitungsschaltung 113, der Datenkomprimierungs- und - Dehnungsschaltung 114, der A/D- und D/A-Umsetzerschaltung 115 und der Tonsignalverarbeitungsschaltung 116.
Die gesamte Empfangs- und Sendeschaltung 121 umfasst hierbei die Empfangsschaltung 119, die Sendeschaltung 120, die Systemsteuerschaltung 117 und die Taktgeberschaltung 118. Die Empfangs- und Sendeschaltung 121 ist als ein einziger integrierter Halbleiter-Schaltkreis unter Verwendung eines Silicium-Halbleitersubstrats ausgebildet, wobei für sämtliche Transistoren MOS-Transistoren Verwendung finden.
In Fig. 5 ist ein zweites vorläufiges Ausführungsbeispiel einer Verstärkerschaltung dargestellt, bei der ein CMOS- Operationsverstärker mit AB-Verstärkung (Klasse AB) verwendet wird. Die zweite vorläufige Ausführungsform unterscheidet sich von der ersten vorläufigen Ausführungsform gemäß den Fig. 1 und 2 dahingehend, dass die Versorgungsspannungsbereiche für die Spannungs-Strom- Umsetzerschaltung 2 und die Signalumsetzerschaltung 3 größer als diejenigen der Ausgangsschaltung 1 sind, sodass der Schaltungsaufbau der Signalumsetzerschaltung 3 ein wenig unterschiedlich ist. Die anderen Schaltungsteile sind die gleichen.
In Fig. 5 bezeichnen gleiche Symbole gleiche oder entsprechende Teile der Schaltungsanordnung gemäß den Fig. 1 und 2. Eine Ausgangsschaltung 1 ist zwischen einen Massespannungs-Knotenpunkt und einen ersten Versorgungsspannungs-Knotenpunkt geschaltet, an dem eine erste Versorgungsspannung VDD1 anliegt (bei dieser vorläufigen Ausführungsform z. B. eine Spannung von 1,0 V). Die Ausgangsschaltung 1 wird somit mit der Versorgungsspannung VDD1 betrieben und weist im einzelnen den gleichen Aufbau wie bei der ersten vorläufigen Ausführungsform auf.
Eine Spannungs-Strom-Umsetzerschaltung 2 ist zwischen den Massespannungs-Knotenpunkt und einen zweiten Versorgungsspannungs-Knotenpunkt geschaltet, an dem eine zweite Versorgungsspannung VDD2 anliegt, die höher als die erste Versorgungsspannung VDD1 ist (bei dieser Ausführungsform z. B. eine Spannung von 2,5 V). Die Spannungs-Strom-Umsetzerschaltung 2 wird somit mit der Versorgungsspannung VDD2 betrieben und weist im einzelnen den gleichen Aufbau wie bei der ersten vorläufigen Ausführungsform auf.
Eine Signalumsetzerschaltung 3 ist zwischen den zweiten Versorgungsspannungs-Knotenpunkt und einen dritten Versorgungsspannungs-Knotenpunkt geschaltet, dem eine negative Spannung VDD3 zugeführt wird, die unter der Massespannung liegt (bei dieser Ausführungsform z. B. eine Spannung von -1,0 V). Die Signalumsetzerschaltung 3 wird mit einer Versorgungsspannung von VDD2 - VDD3 betrieben, die einen größeren Versorgungsspannungsbereich als die Versorgungsspannung VDD1 der Ausgangsschaltung 1 und die Versorgungsspannung VDD2 der Spannungs-Strom- Umsetzerschaltung 2 umfasst. Die Signalumsetzerschaltung 3 steuert die Gate-Spannung des ersten Transistors Q1 der Ausgangsschaltung 1 mit der ersten vorgegebenen Spannung als Referenzspannung (bei dieser vorläufigen Ausführungsform die Spannung, die durch Subtraktion der Gate-Source-Leerlaufspannung VGS1(idle) des ersten Transistors Q1 bei Nichtanliegen eines Eingangssignals von der am ersten Versorgungsspannungs-Knotenpunkt anstehenden Versorgungsspannung VDD1 erhalten wird), und steuert ferner die Gate-Spannung des zweiten Transistors Q2 der Ausgangsschaltung 1 mit der zweiten vorgegebenen Spannung als Referenzspannung, die kleiner als die erste vorgegebene Spannung ist (und bei dieser vorläufigen Ausführungsform gleich der Gate-Source-Leerlaufspannung VGS2(idle) des zweiten Transistors Q2 bei Nichtanliegen eines Signals ist).
Die Signalumsetzerschaltung 3 umfasst einen ersten Umsetzerabschnitt 4 zur Steuerung der Gate-Elektrode des ersten Transistors Q1 der Ausgangsschaltung 1 sowie einen zweiten Umsetzerabschnitt 5 zur Steuerung der Gate- Elektrode des zweiten Transistors Q2 der Ausgangsschaltung 1, der dem zweiten Umsetzerabschnitt 5 bei der ersten vorläufigen Ausführungsform entspricht. Die Ausgangsspannung des ersten Umsetzerabschnitts 4 wird in Abhängigkeit von der Ausgangsspannung des zweiten Umsetzerabschnitts 5 erzeugt.
Der erste Umsetzerabschnitt 4 umfasst zehnte bis dreizehnte Transistoren Q10 bis Q13, eine fünfte Konstantstromquelle I5 und eine sechste Konstantstromquelle I6, ein Last- Bauelement R1 und ein Widerstandselement R4.
Der zehnte Transistor Q10 ist ein p-leitfähiger MOS- Transistor, dessen Gate-Elektrode als Steuerelektrode mit dem Eingangsknotenpunkt 4a verbunden, ist.
Die fünfte Konstantstromquelle I5 der vom zweiten Versorgungsspannungs-Knotenpunkt die zweite Versorgungsspannung VDD2 zugeführt wird, gibt einen Konstantstrom i5 ab. Der Konstantstrom- Zuführungsknotenpunkt ist mit der als eine Hauptelektrode dienenden Source-Elektrode des zehnten Transistors Q10 verbunden.
Der elfte Transistor Q11 ist ein n-leitfähiger MOS- Transistor, dessen Source-Elektrode als eine Hauptelektrode mit dem dritten Versorgungsspannungs-Knotenpunkt verbunden ist, während die Drain-Elektrode als die andere Hauptelektrode und die Gate-Elektrode als Steuerelektrode mit der als die eine Hauptelektrode dienenden Drain- Elektrode des zehnten Transistors Q10 verbunden sind.
Der zwölfte Transistor Q12 ist ein p-leitfähiger MOS- Transistor, dessen Drain-Elektrode als eine Hauptelektrode mit dem Massespannungs-Knotenpunkt verbunden ist, wobei der als Steuerelektrode dienenden Gate-Elektrode die vorgegebene Vorspannung zugeführt wird. Bei dieser vorläufigen Ausführungsform wird eine Spannung gebildet durch Subtraktion der Spannungsdifferenz zwischen der am zweiten Versorgungsspannungs-Knotenpunkt anstehenden zweiten Versorgungsspannung VDD2 und der am dritten Versorgungsspannungs-Knotenpunkt anstehenden dritten Versorgungsspannung VDD3 von der Summe der Gate-Source- Spannung VGS2(idle) des zweiten Transistors Q2, der Gate- Source-Spannung VGS10 des zehnten Transistors Q10 und der Gate-Source-Spannung VGS11 des elften Transistors Q11, die erhalten werden, wenn kein Signal anliegt. Der zwölfte Transistor Q12 besitzt die gleiche Kanallänge wie der zehnte Transistor Q10 und die n-fache Kanalbreite des zehnten Transistors Q10, wobei "n" ein bestimmtes Verhältnis der Breite WQ10 des zehnten Transistors Q10 zu der Breite WQ12 des zwölften Transistors Q12 bezeichnet, d. h., WQ10/WQ12 = 1/n.
Die sechste Konstantstromquelle I6, der über den zweiten Versorgungsspannungs-Knotenpunkt die zweite Versorgungsspannung VDD2 zugeführt wird, erzeugt einen Konstantstrom i6. Der Konstantstrom-Zuführungsknotenpunkt ist mit der die eine Hauptelektrode bildenden Source- Elektrode des zwölften Transistors Q12 verbunden. Die sechste Konstantstromquelle I6 ist derart ausgestaltet, dass der Konstantstrom i6 in Bezug auf den von der Konstantstromquelle I5 abgegebenen Konstantstrom i5 die Beziehung 1 : n (= i5 : i6) aufweist.
Das Widerstandselement R4 ist zwischen eine Hauptelektrode des zehnten Transistors Q10 und eine Hauptelektrode des elften Transistors Q11 geschaltet.
Das Last-Bauelement R1 ist zwischen den ersten Versorgungsspannungs-Knotenpunkt und den Ausgangsknotenpunkt 4b geschaltet.
Die eine Hauptelektrode bildende Drain-Elektrode des dreizehnten Transistors Q13 ist mit dem Last-Bauelement verbunden, während seine als Steuerelektrode dienende Gate- Elektrode mit der Steuerelektrode des elften Transistors Q11 und seine andere Hauptelektrode mit dem dritten Versorgungsspannungs-Knotenpunkt verbunden sind. Der dreizehnte Transistor Q13 bildet zusammen mit dem elften Transistor Q11 eine Stromspiegelschaltung. Bei dieser zweiten vorläufigen Ausführungsform ist der dreizehnte Transistor Q13 derart ausgestaltet, dass er die gleichen Abmessungen und die gleichen Kennwerte wie der elfte Transistor Q11 aufweist, sodass ein Strom mit der gleichen Amplitude wie der über den elften Transistor Q11 fließende Strom auch über den dreizehnten Transistor Q13 fließt.
Der Widerstandswert r1 des Last-Bauelements R1 ist derart vorgegeben, dass das Produkt von r1 und i5 gleich der Gate- Source-Leerlaufspannung VGS1(idle) des ersten Transistors Q1 bei Nichtanliegen eines Signals ist.
Bei dieser vorläufigen Ausführungsform wird die dem ersten Versorgungsspannungs-Knotenpunkt zugeführte Versorgungsspannung VDD1 z. B. von einer Mangan-Trockenzelle oder Nickel-Cadmium-Trockenzelle (Ni-Cd-Zelle) erhalten, während die dem zweiten Versorgungsspannungs-Knotenpunkt zugeführte Versorgungsspannung VDD2 und die dem dritten Versorgungsspannungs-Knotenpunkt zugeführte Versorgungsspannung VDD3 von einem in die Verstärkerschaltung integrierten (nicht dargestellten) Gleichspannungswandler zugeführt werden, der diese Spannungen erhöht oder verringert, indem z. B. die von einer Mangan-Trockenzelle oder Nickel-Cadmium-Trockenzelle (Ni- Cd-Zelle) abgegebene Versorgungsspannung verändert wird. Der gewünschte Betrieb kann ohne Schwierigkeiten erhalten werden, indem die einen höheren Strom als Betriebsstrom benötigende Ausgangsschaltung 1 direkt mit Strom versorgt wird, während die Spannungs-Strom-Umsetzerschaltung 2 und die Signalumsetzerschaltung 3, die keinen höheren Strom benötigen, über den Gleichspannungswandler oder dergleichen mit Strom versorgt werden.
Nachstehend wird näher auf Betrieb und Wirkungsweise der den in der vorstehend beschriebenen Weise aufgebauten Operationsverstärker aufweisenden Verstärkerschaltung eingegangen.
Zunächst wird ein Leerlaufzustand beschrieben, bei dem kein Signal anliegt.
Da die gleiche Spannung VDD/2 an dem invertierten Eingangsknotenpunkt 2a und dem nichtinvertierten Eingangsknotenpunkt 2b der Spannungs-Strom- Umsetzerschaltung 2 anliegt, wird die gleiche Spannung den Gate-Elektroden des dritten Transistors Q3 und des vierten Transistors Q4 zugeführt, sodass der gleiche Strom über den dritten Transistor Q3 und den vierten Transistor Q4 fließt. Dieser Strom beträgt die Hälfte des von der ersten Konstantstromquelle I1 abgegebenen Konstantstrom i1.
Da der Strom i1/2 über den dritten Transistor Q3 fließt, fließt der gleiche Strom auch über den fünften Transistor Q5, was zur Folge hat, dass der Strom i1/2 auch über den sechsten Transistor Q6 fließt, der mit dem fünften Transistor Q5 eine Stromspiegelschaltung bildet.
Da der gleiche Strom über den sechsten Transistor Q6 und den vierten Transistor Q4 fließt, fließt weder ein Strom vom Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 zum Eingangsknotenpunkt 4a des ersten Umsetzerabschnitts 4 oder zum Eingangsknotenpunkt 5a des zweiten Umsetzerabschnitts 5 der Signalumsetzerschaltung 3, noch fließt ein Strom vom Eingangsknotenpunkt 4a oder 5a zum Ausgangsknotenpunkt 2c.
Der direkt mit dem Eingangsknotenpunkt 5a verbundene Ausgangsknotenpunkt 5b befindet sich im gleichen Zustand wie der Knotenpunkt 5a. Da die Spannung am Ausgangsknotenpunkt 5b eingestellt ist auf die Gate-Source- Spannung VGS2(idle) des zweiten Transistors Q2 im Zustand der Zuführung des vorgegebenen Stroms I(idle) zum zweiten Transistor Q2, führt der zweite Eingangsknotenpunkt 1b der Ausgangsschaltung 1 die Spannung VGS2(idle). Diese Spannung wird der Gate-Elektrode des zweiten Transistors Q2 zugeführt, wobei der vorgegebene Strom I(idle) in den zweiten Transistor Q2 fließt. Da der zweite Transistor Q2 ein n- leitfähiger MOS-Transistor ist, kann er in diesem Falle in einem geringfügig leitfähigen Zustand in der Nähe des Sperrzustands betrieben werden, sodass der vorgegebene Strom ein sehr kleiner Strom sein kann (die Gate-Spannung ist auf einen Wert in der Nähe der Schwellenspannung des n- leitfähigen MOS-Transistors eingestellt).
Die niedrige Spannung VGS2(idle) wird der Gate-Elektrode des zehnten Transistors Q10 zugeführt, der als p-leitfähiger MOS-Transistor über seine Gate-Elektrode mit dem Eingangsknotenpunkt 4a verbünden ist. Die vorgegebene Vorspannung wird der Gate-Elektrode des zwölften Transistors Q12 zugeführt, der mit dem zehnten Transistor Q10 ein Transistor-Differenzpaar bildet. Da in diesem Falle im wesentlichen die gleiche Spannung den Gate-Elektroden des zehnten Transistors Q10 und des zwölften Transistors Q12 zugeführt wird, beträgt das Größenverhältnis des über den zehnten Transistor Q10 und des über den zwölften Transistor Q12 fließenden Stroms 1 : n.
Da das Größenverhältnis des Konstantstroms i5 der fünften Konstantstromquelle 15 und des Konstantstroms i6 der sechsten Konstantstromquelle i6 ebenfalls 1 : n beträgt, fließt der Strom i5 in den zehnten Transistor Q10 und der Strom i6 in den zwölften Transistor Q12. Über das Widerstandselement R4 fließt kein Strom.
Da der Konstantstrom i5 in den zehnten Transistor Q10 fließt, fließt der gleiche Strom auch in den elften Transistor Q11, wobei der gleiche Strom ebenfalls in den dreizehnten Transistor Q13 fließt, der mit dem elften Transistor Q11 eine Stromspiegelschaltung bildet.
Der Strom i5 der fünften Konstantstromquelle fließt über das Last-Bauelement R1, sodass der Spannungsabfall am Last- Bauelement R1 den Wert i5 · r1 hat. Dieser Spannungsabfall von i5 · r1 ist auf die gleiche Spannung eingestellt wie die Gate-Source-Spannung VGS1(idle) des ersten Transistors Q1 in dem Zustand, in dem der sehr niedrige Strom I(idle) über den Transistor Q1 in einem Zustand geringfügiger Leitfähigkeit in der Nähe des Sperrzustands fließt (die Gate-Spannung des ersten Transistors Q1, eines p- leitfähigen MOS-Transistors, ist auf einen Wert nahe der Schwellenspannung des ersten Transistors Q1 eingestellt).
Die Spannung am Ausgangsknotenpunkt 4b ergibt sich somit durch Subtraktion des Produkts i5 · r1 von der an dem Versorgungsspannungs-Knotenpunkt anliegenden Versorgungsspannung VDD, wobei die Spannung am ersten Eingangsknotenpunkt 1a der Ausgangsschaltung 1 ebenfalls den Wert VDD minus i5 multipliziert mit r1 (= VGS1(idle)) hat. Demzufolge fließt der vorgegebene Strom I(idle) über den ersten Transistor Q1. Da der erste Transistor Q1 ein p- leitfähiger MOS-Transistor ist, kann er in einem Zustand geringfügiger Leitfähigkeit in der Nähe des Sperrzustands betrieben werden, wobei der vorgegebene Strom ein sehr geringer Strom sein kann.
Da die Signalumsetzerschaltung 3 folgendermaßen betrieben wird, werden die Ausgangsknotenpunkte 5b und 4b der Signalumsetzerschaltung 3 auf dem Spannungswert VGS2(idle) bzw. VDD - VGS1(idle) gehalten, wenn kein Signal ansteht. Wenn nämlich die Spannung am Ausgangsknotenpunkt 2c der Spannungs-Strom-Umsetzerschaltung 2 höher als VGS2 (idle) wird, steigen die Spannungen an den Ausgangsknotenpunkten 5b und 4b an, wodurch sich der Leitfähigkeitspegel des zweiten Transistors Q2 erhöht. Hierdurch wird der über den Transistor Q2 fließende Strom größer als I(idle) und der über den Transistor Q1 fließende Strom kleiner als I(idle), wodurch sich der Leitfähigkeitspegel des ersten Transistors Q1 und damit die Spannung am Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 verringert. Ferner verringern sich die Spannung am nichtinvertierten Eingangsknotenpunkt 2a der Spannungs-Strom-Umsetzerschaltung 2 und die Spannung am Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2, wodurch die Spannungen an den Ausgangsknotenpunkten 5b und 4b jeweils auf VGS2(idle) bzw. VDD - VGS1 (idle) gehalten werden. Wenn die. Spannung am Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 kleiner als VGS2(idle) wird, verringern sich die Spannungen an den Ausgangsknotenpunkten 5b und 4b, sodass sich der Leitfähigkeitspegel des zweiten Transistors Q2 verringert und der über den Transistor Q2 fließende Strom kleiner als I(idle) wird, während sich der Leitfähigkeitspegel des ersten Transistors Q1 erhöht und der über den Transistor Q1 fließende Strom größer als I(idle) wird, sodass die Spannung am Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 ansteigt. Ferner steigt die Spannung am nichtinvertierten Eingangsknotenpunkt 2a der Spannungs- Strom-Umsetzerschaltung 2 und die Spannung am Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 an, wodurch die Spannungen an den Ausgangsknotenpunkten 5b und 4b jeweils auf VGS2(idle) bzw. VDD - VGS1(idle) gehalten werden.
Obwohl somit ein sehr niedriger Strom I(idle) in den ersten Transistor Q1 und den zweiten Transistor Q2 fließt, der erforderlich ist, um einen stetigen Übergang des Stromflusses bei der Umschaltung des ersten Transistors Q1 und des zweiten Transistors Q2 zwischen ihrem leitfähigen Zustand und Sperrzustand zur Erzielung eines stabilen Ausgangssignalverlaufs am Ausgangsknotenpunkt 1c zu gewährleisten, fließt weder ein Strom vom Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 zu dem mit dem Ausgang OUT verbundenen Verbraucher RL, noch in umgekehrter Richtung.
Nachstehend wird nun näher auf den Fall des Anstehens eines Eingangssignals am invertierten Eingang IN(-) des Operationsverstärkers eingegangen, wobei auf den in den Fig. 6(a) bis 6(e) dargestellten Verlauf der Hauptsignale Bezug genommen wird (zur Vereinfachung wird davon ausgegangen, dass es sich bei dem Eingangssignal um ein Sinussignal handelt).
Die Beschreibung bezieht sich zunächst auf einen Zustand, bei dem das (in Fig. 6(a) dargestellte) Eingangssignal in Bezug auf die Vorspannung VDD/2 negativ ist (in der ersten Halbperiode gemäß den Fig. 6(a) bis 6(e)).
Wenn das Eingangssignal in Relation zu VDD/2 negativ ist, ist die Spannung am invertierten Eingangsknotenpunkt 2a niedriger als die Spannung am nichtinvertierten Eingangsknotenpunkt 2b der Spannungs-Strom- Umsetzerschaltung 2. Da der Leitfähigkeitspegel des dritten Transistors Q3 höher als derjenige des vierten Transistors Q4 ist, fließt auf Grund dieser Spannungsdifferenz ein höherer Strom über den dritten Transistor Q3 als über den vierten Transistor Q4. Somit fließt der Strom i1/2 + Δi1 über den dritten Transistor Q3 und der Strom i1/2 - Δi1 über den vierten Transistor Q4, wobei mit i1 der von der Konstantstromquelle I1 abgegebene Strom und mit Δi1 ein Strominkrement bezeichnet sind, das sich in Abhängigkeit von der Spannungsdifferenz vergrößert oder verkleinert.
Der Strom i1/2 + Δi1 fließt über den fünften Transistor Q5 und damit auch über den sechsten Transistor Q6, der mit dem fünften Transistor Q5 eine Stromspiegelschaltung bildet.
Somit fließt der Strom i1/2 - Δi1 über den vierten Transistor Q4 und der Strom i1/2 + Δi1 über den sechsten Transistor Q6. Damit fließt der Strom 2Δi1 vom Eingangsknotenpunkt 4a des ersten Umsetzerabschnitts 4 und vom Eingangsknotenpunkt 5a des zweiten Umsetzerabschnitts 5 der Signalumsetzerschaltung 3 in den sechsten Transistor Q6.
Entsprechend dieser Stromdifferenz 2Δi1 fällt die Spannung am Eingangsknotenpunkt 4a des ersten Umsetzerabschnitts 4 und am Eingangsknotenpunkt 5a des zweiten Umsetzerabschnitts 5 auf einen geringeren Wert ab als die Gate-Source-Spannung VGS2(idle), die sich bei Nichtanliegen eines Signals ergibt. Die Spannungsänderung am Eingangsknotenpunkt 5a des zweiten Umsetzerabschnitts 5 entspricht der Spannungsänderung am Ausgangsknotenpunkt 5b. Die der Gate-Elektrode des zweiten Transistors Q2 zugeführte Spannung VGS2 wird damit kleiner als VGS2(idle).
Der zweite Transistor Q2, ein n-leitfähiger MOS-Transistor, befindet sich in einem Zustand, der im Bereich zwischen dem Sperrzustand und einem dicht am Sperrzustand liegenden Zustand geringfügiger Leitfähigkeit liegt. Der über den zweiten Transistor Q2 fließende Strom ist auf einen Wert eingestellt, der im Bereich zwischen einem noch niedrigeren Wert als der sehr niedrige Strom I(idle) und Null liegt (siehe Fig. 6(c)).
Eine niedrigere Spannung als VGS2(idle) wird der Gate- Elektrode des zehnten Transistors Q10 zugeführt, der über seine Gate-Elektrode mit dem Eingangsknotenpunkt 4a verbunden ist. Entsprechend der Spannungsdifferenz ist der Leitfähigkeitspegel des zehnten Transistors Q10 höher als derjenige des zwölften Transistors Q12. Somit fließt der Strom i5 + Δi in den zehnten Transistor Q10, während der Strom i6 - Δi in den zwölften Transistor Q12 fließt, wobei Δi1 ein Strominkrement ist, das sich in Abhängigkeit von der Spannungsdifferenz vergrößert oder verkleinert. Es fließt von der sechsten Konstantstromquelle I6 über das Widerstandselement R4 in den zehnten Transistor Q10.
Demzufolge fließt der Strom i5 + Δi in den elften Transistor Q11 sowie in den dreizehnten Transistor Q13 (siehe Fig. 6(b)).
Da der über den dreizehnten Transistor Q13 fließende Strom größer als der Konstantstrom i5 der fünften Konstantstromquelle I5 ist, nimmt der Spannungsabfall am Last-Bauelement R1 einen hohen Wert an, wodurch die Spannung am ersten Eingangsknotenpunkt 1a der Ausgangsschaltung 1, d. h., die Gate-Spannung des ersten Transistors Q2, kleiner als VDD - VGS1(idle) wird (siehe Fig. 6(c)). Der Leitfähigkeitspegel des ersten Transistors Q1, eines p-leitfähigen MOS-Transistors, vergrößert sich, sodass der über den ersten Transistor Q1 fließende Strom größer als I(idle) wird.
Da der über den ersten Transistor Q1 fließende Strom größer als I(idle) und der über den zweiten Transistor Q2 fließende Strom kleiner als I(idle) Sind, fließt vom Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 ein Strom zu dem mit dem Ausgang OUT verbundenen Verbraucher RL (siehe Fig. 6(d)).
Dies hat zur Folge, dass die Spannung (Ausgangssignal) am Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 größer als Vdd/2 wird (siehe Fig. 6(c)).
Die Spannungsänderungen an dem ersten Eingangsknotenpunkt 1a und dem zweiten Eingangsknotenpunkt 1b der Ausgangsschaltung 1 werden in Form einer Gegenkopplung über die Kondensatoren C1 und C2 und den Rückkopplungswiderstand R3 auf den nichtinvertierten Eingangsknotenpunkt 2a zur Stabilisierung der Spannung am nichtinvertierten Eingangsknotenpunkt 2a rückgekoppelt.
Fig. 6(e) zeigt den in der Ausgangsschaltung 1 verbrauchten Strom.
Nachstehend wird nun ein Zustand beschrieben, bei dem das (in Fig. 6(a) dargestellte) Eingangssignal im Vergleich zu der Vorspannung VDD2/2 positiv ist (in der in den Fig. 6(a) bis (e) dargestellten zweiten Halbperiode).
Wenn das Eingangssignal in Relation zu VDD/2 positiv ist, ist die Spannung am invertierten Eingangsknotenpunkt 2a größer als die Spannung am nichtinvertierten Eingangsknotenpunkt 2b der Spannungs-Strom- Umsetzerschaltung 2. Da der Leitfähigkeitspegel des dritten Transistors Q3 geringer als derjenige des vierten Transistors Q4 ist, fließt auf Grund dieser Spannungsdifferenz ein kleinerer Strom über den dritten Transistor Q3 als über den vierten Transistor Q4. Somit fließt der Strom i1/2 - Δi1 in den dritten Transistor Q3 und der Strom i1/2 + Δi1 in den vierten Transistor Q4, wobei mit i1 der von der Konstantstromquelle I1 abgegebene Strom und mit Δi1 ein Strominkrement bezeichnet sind, das sich in Abhängigkeit von der Spannungsdifferenz vergrößert oder verkleinert.
Der Strom i1/2 - Δi1 fließt in den fünften Transistor Q5 und außerdem auch in den sechsten Transistor Q6, der mit dem fünften Transistor Q5 eine Stromspiegelschaltung bildet.
Somit fließt der Strom i1/2 + Δi1 in den vierten Transistor Q4, während der Strom i1/2 - Δi1 in den sechsten Transistor Q6 fließt. Damit fließt ein Strom 2Δi1 vom vierten Transistor Q4 zum Eingangsknotenpunkt 4a des ersten Umsetzerabschnitts 4 und zum Eingangsknotenpunkt 5a des zweiten Umsetzerabschnitts 5 der Signalumsetzerschaltung 3.
Entsprechend dieser Stromdifferenz 2Δi1 steigt die Spannung am Eingangsknotenpunkt 4a des ersten Umsetzerabschnitts 4 und am Eingangsknotenpunkt 5a des zweiten Umsetzerabschnitts 5 auf einen höheren Wert an als die Gate-Source-Spannung VGS2 (idle) des zweiten Transistors Q2, die sich bei Nichtanliegen eines Signals ergibt. Die Spannungsänderung am Eingangsknotenpunkt 5a des zweiten Umsetzerabschnitts 5 entspricht der Spannungsänderung am Ausgangsknotenpunkt 5b. Die der Gate-Elektrode des zweiten Transistors Q2 zugeführte Spannung ist somit größer als VGS2(idle).
Der zweite Transistor Q2, ein n-leitfähiger MOS-Transistor, befindet sich in einem Zustand höherer Leitfähigkeit als der in der Nähe des Sperrzustands liegende Zustand geringfügiger Leitfähigkeit. Der über den zweiten Transistor Q2 fließende Strom ist somit auf einen höheren Wert als der Strom I(idle) eingestellt (siehe Fig. 6(c)).
Eine niedrigere Spannung als VGS2(idle) wird der Gate- Elektrode des zehnten Transistors Q10 zugeführt, der über seine Gate-Elektrode mit dem Eingangsknotenpunkt 4a verbunden ist. Entsprechend der Spannungsdifferenz ist der Leitfähigkeitspegel des zehnten Transistors Q10 kleiner als derjenige des zwölften Transistors Q12. Somit fließt der Strom i5 - Δi in den zehnten Transistor Q10 und der Strom i6 + Δi in den zwölften Transistor Q12, wobei Δi1 ein Strominkrement ist, das sich in Abhängigkeit von der Spannungsdifferenz vergrößert oder verkleinert. Es fließt von der fünften Konstantstromquelle I5 über das Widerstandselement R4 in den zwölften Transistor Q12.
Dies hat zur Folge, dass der Strom i1 - Δi in den elften Transistor Q11 und den dreizehnten Transistor Q13 fließt (siehe Fig. 6(b)).
Da der über den dreizehnten Transistor Q13 fließende Strom kleiner als der Konstantstrom i5 der fünften Konstantstromquelle I5 ist, nimmt der Spannungsabfall am Last-Bauelement R1 ab, wodurch die Spannung am ersten Eingangsknotenpunkt 1a der Ausgangsschaltung 1, d. h., die Gate-Spannung des ersten Transistors Q1, größer als VDD - VGS1(idle) wird (siehe Fig. 6(c)). Der Leitfähigkeitspegel des ersten Transistors Q1, eines p-leitfähigen MOS-Transistors, wird kleiner, sodass der über den ersten Transistor Q1 fließende Strom kleiner als I(idle) wird.
Da der über den ersten Transistor Q1 fließende Strom kleiner als I(idle) ist, während der über den zweiten Transistor Q2 fließende Strom größer als I(idle) ist, fließt ein Strom von dem mit dem Ausgang OUT verbundenen Verbraucher RL über den Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 und den Ausgangsknotenpunkt 1a zum zweiten Transistor Q2 (siehe Fig. 6(d)).
Dies hat zur Folge, dass die Spannung (Ausgangssignal) am Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 unter VDD/2 abfällt (siehe Fig. 6(c)).
Die Spannungsänderungen an dem ersten Eingangsknotenpunkt 1a und dem zweiten Eingangsknotenpunkt 1b der Ausgangsschaltung 1 werden in. Form einer Gegenkopplung über die Kondensatoren C1 und C2 und den Rückkopplungswiderstand R3 auf den nichtinvertierten Eingangsknotenpunkt 2a zur Stabilisierung der Spannung am nichtinvertierten Eingangsknotenpunkt 2a rückgekoppelt.
Fig. 6(e) zeigt den in der Ausgangsschaltung 1 verbrauchten Strom.
Eine Verstärkerschaltung mit dem den vorstehend beschriebenen Aufbau aufweisenden Operationsverstärker weist die gleichen Vorteile wie die vorstehend beschriebene erste vorläufige Ausführungsform auf. Da jedoch der Versorgungsspannungsbereich der Signalumsetzerschaltung 3 größer als derjenige der Ausgangsschaltung 1 ist, können außerdem die Gate-Spannungsamplituden des die Ausgangsschaltung 1 bildenden ersten Transistors Q1 und zweiten Transistors Q2 auf hohe Werte eingestellt werden, wobei sich der Betriebswiderstand des ersten Transistors Q1 und des zweiten Transistors Q2 in ausreichendem Maße verringern lässt.
Fig. 7 zeigt eine Verstärkerschaltung, bei der ein CMOS- Operationsverstärker mit AB-Verstärkung (Klasse AB) gemäß einer dritten vorläufigen Ausführungsform verwendet wird. Die dritte vorläufige Ausführungsform unterscheidet sich von der in den Fig. 1 und 2 dargestellten ersten vorläufigen Ausführungsform dahingehend, dass der Schaltungsaufbau der Signalumsetzerschaltung 3 unterschiedlich ist. Die anderen Schaltungsteile besitzen den gleichen Aufbau.
In Fig. 7 bezeichnen gleiche Bezugszeichen gleiche oder entsprechende Bauteile der Schaltungsanordnung gemäß den Fig. 1 und 2. Eine Signalumsetzerschaltung 3 steuert die Gate-Spannung des ersten Transistors Q1 der Ausgangsschaltung 1 mit der als Referenzspannung verwendeten ersten vorgegebenen Spannung sowie die Gate- Spannung des zweiten Transistors Q2 der Ausgangsschaltung 1 mit der als Referenzspannung verwendeten zweiten vorgegebenen Spannung, die kleiner als die erste vorgegebene Spannung ist. Bei dieser Ausführungsform wird die erste vorgegebene Spannung erhalten, indem die bei Nichtanliegen eines Eingangssignal sich ergebende Gate- Source-Spannung VGS1(idle) des ersten Transistors Q1 von der an dem ersten Versorgungsspannungs-Knotenpunkt anstehenden Versorgungsspannung VDD1 subtrahiert wird. Bei dieser Ausführungsform ist die zweite vorgegebene Spannung gleich der sich bei Nichtanliegen eines Signals ergebenden Gate- Source-Spannung VGS2(idle) des zweiten Transistors Q2.
Die Signalumsetzerschaltung 3 umfasst einen in Bezug auf die erste Ausführungsform ähnlichen ersten Umsetzerabschnitt 4 zur Steuerung der Gate-Spannung des ersten Transistors Q1 der Ausgangsschaltung, sowie einen in Bezug auf die erste Ausführungsform unterschiedlichen zweiten Umsetzerabschnitt 5 zur Steuerung der Gate-Spannung des zweiten Transistors Q2 der Ausgangsschaltung 1.
Der erste Umsetzerabschnitt 4 entspricht der vorstehend beschriebenen ersten Ausführungsform mit der Ausnahme, dass der siebte Transistor Q7 und die zweite Konstantstromquelle 12 entfallen sind und der mit dem Ausgangsknotenpunkt 2c der Spannungs-Strom-Umsetzerschaltung 2 verbundene Eingangsknotenpunkt 4a direkt mit der Gate-Elektrode des achten Transistors Q8 verbunden ist.
Da die Spannung am Ausgangsknotenpunkt 2c der Spannungs- Strom-Umsetzerschaltung 2 durch den nachstehend im einzelnen beschriebenen zweiten Umsetzerabschnitt 5 auf einen beliebigen Wert eingestellt werden kann, kann die der Gate-Elektrode des neunten Transistors Q9 zugeführte Vorspannung auf einen beliebigen Wert eingestellt werden. Anders ausgedrückt, die Vorspannung wird auf den gleichen Wert wie die bei Nichtanstehen eines Signals erhaltene Spannung am Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 eingestellt. Wenn die Spannung am Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 bei Nichtanstehen eines Signals z. B. auf den halben Wert der am Versorgungsspannungs-Knotenpunkt anstehenden Versorgungsspannung VDD eingestellt wird, wird die Vorspannung auf den gleichen Wert VDD/2 eingestellt, wodurch sich die Auslegungsmöglichkeiten verbessern.
Der zweite Umsetzerabschnitt 5 umfasst einen vierzehnten Transistor Q14, einen fünfzehnten Transistor Q15, eine siebte Konstantstromquelle I7, eine achte Konstantstromquelle I8, ein Last-Bauelement R5 und ein Widerstandselement R6.
Der vierzehnte Transistor Q14 ist ein p-leitfähiger MOS- Transistor, der über seine als Steuerelektrode dienende Gate-Elektrode mit dem mit dem Ausgangsknotenpunkt 2c der Spannungs-Strom-Umsetzerschaltung 2 verbundenen Eingangsknotenpunkt 5a verbunden ist, während seine als eine Hauptelektrode dienende Drain-Elektrode mit dem Masse- Knotenpunkt verbunden ist.
Die siebte Konstantstromquelle I7 wird von dem Versorgungsspannungs-Knotenpunkt mit der Versorgungsspannung VDD beaufschlagt und gibt einen Konstantstrom i7 ab. Der Konstantstrom- Zuführungsknotenpunkt ist mit der als eine Hauptelektrode dienenden Source-Elektrode des vierzehnten Transistors Q14 verbunden.
Der fünfzehnte Transistor Q15 ist ein p-leitfähiger MOS- Transistor, dessen Drain-Elektrode als eine Hauptelektrode mit dem Ausgangsknotenpunkt 5b verbunden ist. Der Ausgangsknotenpunkt 5b ist mit dem zweiten Eingangsknotenpunkt der Ausgangsschaltung 1 verbunden, wobei die vorgegebene Vorspannung der als Steuerelektrode dienenden Gate-Elektrode dieses Transistors zugeführt wird. Bei dieser vorläufigen Ausführungsform entspricht die vorgegebene Vorspannung der Spannung am Ausgangsknotenpunkt 2c der Spannungs-Strom-Umsetzerschaltung 2, wenn kein Signal zugeführt wird, wobei eine der Vorspannung entsprechende Spannung der Gate-Elektrode des neunten Transistors Q9 zugeführt wird. Der fünfzehnte Transistor Q15 besitzt die gleiche Kanallänge sowie die m-fache Kanalbreite des vierzehnten Transistors Q14, wobei "m" ein bestimmtes Verhältnis der Breite WQ14 des vierzehnten Transistors Q14 zu der Breite WQ15 des fünfzehnten Transistors Q15 bezeichnet, d. h., WQ14/WQ15 = 1/m. Diese Transistoren bilden ein Transistor-Differenzpaar.
Die achte Konstantstromquelle I8 wird vom Versorgungsspannungs-Knotenpunkt mit der Versorgungsspannung VDD beaufschlagt und gibt einen Konstantstrom iß ab. Der Konstantstrom- Zuführungsknotenpunkt ist mit der eine Hauptelektrode bildenden Source-Elektrode des fünfzehnten Transistors Q15 verbunden. Die achte Konstantstromquelle I8 ist derart ausgestaltet, dass der Konstantstrom iß in Bezug auf den über die Konstantstromquelle I7 fließenden Konstantstrom i7 die Beziehung 1 : m (= i7 : i8) aufweist.
Das Last-Bauelement R5 ist ein zwischen den Masse- Knotenpunkt und den Ausgangsknotenpunkt 5b geschaltetes Widerstandselement.
Das Widerstandselement R5 ist zwischen eine Hauptelektrode des vierzehnten Transistors Q14 und eine Hauptelektrode des fünfzehnten Transistors Q15 geschaltet.
Der Widerstandswert r5 des Last-Bauelements R5 ist derart vorgegeben, dass das Produkt von r5 und iß gleich der sich bei Nichtanliegen eines Signals ergebenden Gate-Source- Spannung VGS2(idle) des zweiten Transistors Q2 ist.
Ein drittes kapazitives Bauelement C3, wie z. B. ein MOS- Kondensator, ist zwischen den Ausgangsknotenpunkt 2c der Spannungs-Strom-Umsetzerschaltung 2 und den Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 geschaltet. Dieses Bauelement dient zur Unterdrückung einer Phasenverschiebung zwischen dem Ausgangsknotenpunkt 2c der Spannungs-Strom-Umsetzerschaltung 2 und dem Ausgangsknotenpunkt 1c der Ausgangsschaltung 1.
Nachstehend wird näher auf Betrieb und Wirkungsweise der Verstärkerschaltung mit dem in der vorstehend beschriebenen Weise aufgebauten Operationsverstärker eingegangen.
Zunächst wird ein Zustand beschrieben, bei dem kein Signal zugeführt wird.
Da die gleiche Spannung VDD/2 am invertierten Eingangsknotenpunkt 2a und am nichtinvertierten Eingangsknotenpunkt 2b der Spannungs-Strom- Umsetzerschaltung 2 anliegt, wird die gleiche Spannung den Gate-Elektroden des dritten Transistors Q3 und des vierten Transistors Q4 zugeführt, sodass der gleiche Strom über den dritten Transistor Q3 und den vierten Transistor Q4 fließt. Dieser Strom hat den halben Wert des von der ersten Konstantstromquelle I1 abgegebenen Konstantstroms i1.
Da der Strom i1/2 über den dritten Transistor Q3 fließt, fließt der gleiche Strom über den fünften Transistor Q5, sodass der Strom i1/2 auch über den sechsten Transistor Q6 fließt, der mit dem fünften Transistor Q5 eine Stromspiegelschaltung bildet.
Da der gleiche Strom über den sechsten Transistor Q6 und den vierten Transistor Q4 fließt, fließt weder ein Strom vom Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 zum Eingangsknotenpunkt 4a des ersten Umsetzerabschnitts 4 oder zum Eingangsknotenpunkt 5a des zweiten Umsetzerabschnitts 5 der Signalumsetzerschaltung 3, noch fließt ein Strom vom Eingangsknotenpunkt 4a oder 5a zum Ausgangsknotenpunkt 2c.
Hierbei ist die Spannung am Ausgangsknotenpunkt 2c der Spannungs-Strom-Umsetzerschaltung 2 in diesem Falle derart eingestellt, dass sie gleich der den Gate-Elektroden des neunten Transistors Q9 und des fünfzehnten Transistors Q15 zugeführten Vorspannung ist.
Da die Gate-Spannung des vierzehnten Transistors Q14 somit gleich derjenigen des fünfzehnten Transistors Q15 ist, die im zweiten Umsetzerabschnitt 5 ein Transistor-Differenzpaar bilden, beträgt das Verhältnis der Stromstärken des über den vierzehnten Transistor Q14 fließenden Stroms und des über den fünfzehnten Transistor Q15 fließenden Stroms 1 : m.
Da das Größenverhältnis des Konstantstroms i7 der siebten Konstantstromquelle I7 und des Konstantstroms iß der achten Konstantstromquelle I8 ebenfalls 1 : m beträgt, fließt der Strom i7 in den vierzehnten Transistor Q14, während der Strom i8 in den fünfzehnten Transistor Q15 fließt. Über das Widerstandselement R6 fließt kein Strom.
Der Strom i8 fließt über das Last-Bauelement R5, wobei der Spannungsabfall am Last-Bauelement R5 den Wert i8 · r5 aufweist. Da dieser Spannungsabfall von i8 · r5 abgestimmt ist auf die Gate-Source-Spannung VGS2(idle) des zweiten Transistors Q2 in dem Zustand, in dem der vorgegebene Strom I(idle) in den zweiten Transistor Q2 fließt, wird die Spannung VGS2(idle) (= i8 · r5) der Gate-Elektrode des zweiten Transistors Q2 zugeführt. Hierbei fließt der vorgegebene Strom I(idle) in den zweiten Transistor Q2. Da der zweite Transistor Q2 ein n-leitfähiger MOS-Transistor ist, kann er hierbei in einem Zustand geringfügiger Leitfähigkeit in der Nähe des Sperrzustands betrieben werden (die Gate-Spannung wird auf einen Wert in der Nähe der Schwellenspannung des n-leitfähigen MOS-Transistors eingestellt), sodass der vorgegebene Strom ein sehr geringer Strom sein kann.
Da die Gate-Spannung des achten Transistors Q8 derjenigen des neunten Transistors Q9 entspricht, die im ersten Umsetzerabschnitt 4 ein Transistor-Differenzpaar bilden, beträgt das Verhältnis der Stromstärken des über den achten Transistor Q8 fließenden Stroms und des über den neunten Transistor Q9 fließenden Stroms 1 : n.
Da das Größenverhältnis des Konstantstroms i3 der dritten Konstantstromquelle I3 und des Konstantstroms i4 der vierten Konstantstromquelle I4 ebenfalls 1 : n beträgt, fließt der Strom i3 in den achten Transistor Q8, während der Strom i4 in den neunten Transistor Q9 fließt. Über das Widerstandselement R2 fließt kein Strom.
Der Strom i4 fließt über das Last-Bauelement R1, wobei der Spannungsabfall am Last-Bauelement R1 den Wert i4 · r1 aufweist. Dieser Spannungsabfall von i4 · r1 ist abgestimmt auf die gleiche Spannung wie die Gate-Source-Spannung VGS1(idle) des ersten Transistors Q1 in dem Zustand, in dem der sehr niedrige Strom I(idle) über den ersten Transistor Q1 in einem nähe am Sperrzustand liegenden Zustand geringer Leitfähigkeit fließt (die Gate-Spannung des ersten Transistors Q1, eines p-leitfähigen MOS-Transistors, ist auf einen Wert in der Nähe der Schwellenspannung des ersten Transistors Q1 eingestellt).
Die Spannung am Ausgangsknotenpunkt 4b nimmt somit einen Wert an, der sich durch Subtraktion von i4 · r1 von der an dem Versorgungsspannungs-Knotenpunkt anliegenden Versorgungsspannung VDD erhalten lässt, wobei die Spannung am ersten Eingangsknotenpunkt 1a der Ausgangsschaltung 1 gleich VDD minus i4 multipliziert mit r1 (= VGS1(idle)) ist. Dies hat zur Folge, dass der vorgegebene Strom I(idle) in den ersten Transistor Q1 fließt. Da der erste Transistor Q1 ein p-leitfähiger MOS-Transistor ist, kann er in einem Zustand geringfügiger Leitfähigkeit nahe dem Sperrzustand betrieben werden, sodass der vorgegebene Strom ein sehr niedriger Strom sein kann.
Da die Signalumsetzerschaltung 3 folgendermaßen arbeitet, werden die Ausgangsknotenpunkte 5b und 4b der Signalumsetzerschaltung 3 auf VGS2(idle) bzw. VDD - VGS1(idle) gehalten, wenn kein Signal zugeführt wird. Wenn nämlich die Spannung am Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 größer als VGS2(idle) wird, steigen die Spannungen an den Ausgangsknotenpunkten 5b und 4b an, wodurch sich der Leitfähigkeitspegel des zweiten Transistors Q2 vergrößert und der über den Transistor Q2 fließende Strom größer als I(idle) wird, während sich der Leitfähigkeitspegel des ersten Transistors QT verringert und der über den Transistor Q1 fließende Strom kleiner als I(idle) wird, wodurch sich die Spannung am Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 verringert, die Spannung am nichtinvertierten Eingangsknotenpunkt 2a der Spannungs-Strom-Umsetzerschaltung 2 ebenfalls verringert und auch die Spannung am Ausgangsknotenpunkt 2c der Spannungs-Strom-Umsetzerschaltung 2 abfällt, sodass die Spannung am Ausgangsknotenpunkt 5b auf VGS2(idle) und am Ausgangsknotenpunkt 4b auf VDD - VGS1 (idle) gehalten werden. Wenn die Spannung am Ausgangsknotenpunkt 2c der Spannungs- Strom-Umsetzerschaltung 2 unter VGS2(idle) abfällt, verringern sich die Spannungen an den Ausgangsknotenpunkten 5b und 4b, wodurch sich der Leitfähigkeitspegel des zweiten Transistors Q2 verringert und der über den Transistor Q2 fließende Strom kleiner als I(idle) wird, während sich der Leitfähigkeitspegel des ersten Transistors Q1 vergrößert und somit der über den Transistor Q1 fließende Strom größer als I(idle) wird, sodass sich die Spannung am Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 vergrößert, die Spannung am nichtinvertierten Eingangsknotenpunkt 2a der Spannungs-Strom-Umsetzerschaltung 2 sich ebenfalls vergrößert, und auch die Spannung am Ausgangsknotenpunkt 2c der Spannungs-Strom-Umsetzerschaltung 2 ansteigt, wodurch wiederum die Spannung am Ausgangsknotenpunkt 5b auf VGS2(idle) und die Spannung am Ausgangsknotenpunkt 4b auf VDD - VGS1(idle) gehalten werden.
Obwohl ein sehr geringer Strom I(idle) in den ersten Transistor Q1 und den zweiten Transistor Q2 fließt, was erforderlich ist, um eine stetige Änderung des Stromflusses bei der Umschaltung des ersten Transistors Q1 und des zweiten Transistors Q2 zwischen ihrem leitfähigen Zustand und ihrem Sperrzustand zur Erzielung eines stabilen Ausgangssignalverlaufs am Ausgangsknotenpunkt 1c zu gewährleisten, fließt somit kein Strom vom Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 zu dem mit dem Ausgang OUT verbundenen Verbraucher RL oder in umgekehrter Richtung.
Nachstehend wird näher auf einen Zustand eingegangen, bei dem am invertierten Eingang IN(-) des Operationsverstärkers ein Eingangssignal ansteht, wobei hierbei angenommen wird, dass es sich bei dem Eingangssignal um ein Sinussignal handelt.
Die Beschreibung erfolgt zunächst für den Fall, dass das Eingangssignal im Vergleich zur Vorspannung VDD/2 negativ ist.
Wenn das Eingangssignal in Relation zu VDD/2 negativ ist, ist die Spannung am invertierten Eingangsknotenpunkt 2a niedriger als die Spannung am nichtinvertierten Eingangsknotenpunkt 2b der Spannungs-Strom- Umsetzerschaltung 2. Da der Leitfähigkeitspegel des dritten Transistors Q3 höher als derjenige des vierten Transistors Q4 ist, fließt entsprechend dieser Spannungsdifferenz ein höherer Strom über den dritten Transistor Q3 als über den vierten Transistor Q4. Somit fließt der Strom i1/2 + Δi1 in den dritten Transistor Q3, während der i1/2 - Δi1 in den vierten Transistor Q4 fließt, wobei i1 der von der ersten Konstantstromquelle I1 abgegebene Konstantstrom und Δi1 ein Strominkrement ist, das sich in Abhängigkeit von der Spannungsdifferenz vergrößert oder verkleinert.
Der Strom i1/2 + Δi1 fließt in den fünften Transistor Q5 und somit auch in den sechsten Transistor Q6, der mit dem fünften Transistor Q5 eine Stromspiegelschaltung bildet.
Der Strom i1/2 Δi1 fließt somit in den vierten Transistor Q4, während der Strom i1/2 + Δi1 in den sechsten Transistor Q6 fließt. Damit fließt der Strom 2Δi1 von dem Eingangsknotenpunkt 4a des ersten Umsetzerabschnitts 4 und dem Eingangsknotenpunkt 5a des zweiten Umsetzerabschnitts 5 der Signalumsetzerschaltung 3 in den sechsten Transistor Q6.
Die Spannung am Eingangsknotenpunkt 4a des ersten Umsetzerabschnitts 4 und am Eingangsknotenpunkt 5a des zweiten Umsetzerabschnitts 5 fällt somit entsprechend dieser Stromdifferenz 2Δi1 auf einen geringeren Wert als die dem neunten Transistor Q9 und dem fünfzehnten Transistor Q15 zugeführte Vorspannung (bei der dritten vorläufigen Ausführungsform: VDD/2) ab.
Da entsprechend dieser Spannungsdifferenz eine niedrigere Spannung als VDD/2 der Gate-Elektrode des vierzehnten Transistors Q14 zugeführt wird, der über seine Gate- Elektrode mit dem Eingangsknotenpunkt 5a verbunden ist, ist der Leitfähigkeitspegel des vierzehnten Transistors Q14 höher als derjenige des fünfzehnten Transistors Q15. Ein Strom i7 + Δi fließt in den vierzehnten Transistor Ql4, während ein Strom i8 - Δi in den fünfzehnten Transistor Q15 fließt, wobei Δi ein Strominkrement ist, das sich in Abhängigkeit von der Spannungsdifferenz vergrößert oder verkleinert und von der achten Konstantstromquelle I8 über das Widerstandselement R6 in den vierzehnten Transistor Q14 fließt.
Da der über den fünfzehnten Transistor Q15 fließende Strom kleiner als der Konstantstrom i8 der achten Konstantstromquelle I8 wird, verringert sich der Spannungsabfall am Last-Bauelement R5. Demzufolge ist die Spannung am zweiten Eingangsknotenpunkt 1b der Ausgangsschaltung 1, nämlich die Gate-Spannung VVGS2 des zweiten Transistors Q2, kleiner als VGS2(idle). Der zweite Transistor Q2, ein n-leitfähiger MOS-Transistor, befindet sich in einem Zustand, der im Bereich zwischen dem Sperrzustand und einem nahe dem Sperrzustand liegenden Zustand geringfügiger Leitfähigkeit liegt. Der über den zweiten Transistor Q2 fließende Strom ist auf einen Wert eingestellt, der im Bereich zwischen einem noch niedrigeren Wert als der bereits sehr niedrige Strom I(idle) und Null liegt.
Eine niedrigere Spannung als VDD/2 wird der Gate-Elektrode des achten Transistors Q8 zugeführt, der über seine Gate- Elektrode mit dem Eingangsknotenpunkt 4a verbunden ist. Entsprechend der Spannungsdifferenz ist der Leitfähigkeitspegel des achten Transistors Q8 geringer als derjenige des neunten Transistors Q9. Somit fließt ein Strom i3 - Δi in den achten Transistor Q8, während ein Strom i4 + Δi in den neunten Transistor Q9 fließt, wobei Δi1 ein Strominkrement ist, das sich in Abhängigkeit von der Spannungsdifferenz vergrößert oder verkleinert und vom neunten Transistor Q9 über das Widerstandselement R2 zur dritten Konstantstromquelle T3 fließt.
Da der über den neunten Transistor Q9 fließende Strom höher als der Konstantstrom i4 der vierten Konstantstromquelle I4 ist, vergrößert sich der Spannungsabfall am Last-Bauelement R1, wodurch die Spannung am ersten Eingangsknotenpunkt 1a der Ausgangsschaltung 1, d. h., die Gate-Spannung des ersten Transistor Q1 kleiner als VDD - VGS1(idle) wird. Der Leitfähigkeitspegel des ersten Transistors Q1, der ein p- leitfähiger MOS-Transistor ist, nimmt einen hohen Wert an, sodass der über den ersten Transistor Q1 fließende Strom höher als I(idle) wird.
Da der über den ersten Transistor Q1 fließende Strom höher als I(idle) und der über den zweiten Transistor Q2 fließende Strom niedriger als I(idle) sind, fließt ein Strom vom Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 zu dem mit dem Ausgang OUT verbundenen Verbraucher RL.
Dies hat zur Folge, dass die Spannung (Ausgangssignal) am Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 größer als VDD/2 wird.
Die Spannungsänderungen am ersten Eingangsknotenpunkt 1a und am zweiten Eingangsknotenpunkt 1b der Ausgangsschaltung 1 sowie die Spannungsänderung am Ausgangsknotenpunkt 2c der Spannungs-Strom-Umsetzerschaltung 2 werden in Form einer Gegenkopplung über die Kondensatoren C1, C2 und C3 und den Rückkopplungswiderstand R3 auf den nichtinvertierten Eingangsknotenpunkt 2a zur Stabilisierung der Spannung am nichtinvertierten Eingangsknotenpunkt 2a rückgekoppelt.
Nachstehend wird näher auf den Fall eines positiven Eingangssignals im Vergleich zur Vorspannung VDD/2 eingegangen.
Wenn das Eingangssignal in Relation zu VDD/2 positiv ist, ist die Spannung am invertierten Eingangsknotenpunkt 2a höher als die Spannung am nichtinvertierten Eingangsknotenpunkt 2b der Spannungs-Strom- Umsetzerschaltung 2. Da entsprechend dieser Spannungsdifferenz der Leitfähigkeitspegel des dritten Transistors Q3 geringer als derjenige des vierten Transistors Q4 ist, fließt ein kleinerer Strom über den dritten Transistor Q3 als über den vierten Transistor Q4. Ein Strom i1/2 - Δi1 fließt somit in den dritten Transistor Q3, während ein Strom i1/2 + Δi1 in den vierten Transistor Q4 fließt, wobei i1 der von der ersten Konstantstromquelle I1 abgegebene Strom und Δi1 ein Strominkrement sind, das sich in Abhängigkeit von der Spannungsdifferenz vergrößert oder verkleinert.
Ein Strom i1/2 - Δi1 fließt in den fünften Transistor Q5 und somit auch in den sechsten Transistor Q6, der mit dem fünften Transistor Q5 eine Stromspiegelschaltung bildet.
Der Strom i1/2 + Δi1 fließt somit in den vierten Transistor Q4, während der Strom i1/2 - Δi1 in den sechsten Transistor Q6 fließt. Damit fließt ein Strom 2Δi1 von vierten Transistor Q4 zum Eingangsknotenpunkt 4a des ersten Umsetzerabschnitts 4 und zum Eingangsknotenpunkt 5a des zweiten Umsetzerabschnitts 5 der Signalumsetzerschaltung 3.
Die Spannung am Eingangsknotenpunkt 4a des ersten Umsetzerabschnitts 4 und am Eingangsknotenpunkt 5a des zweiten Umsetzerabschnitts 5 geht entsprechend der Stromdifferenz 2Δi1 auf einen höheren Pegel über als die dem neunten Transistor Q9 und dem fünfzehnten Transistor Q15 zugeführte Vorspannung (bei der dritten vorläufigen Ausführungsform: VDD/2).
Da eine höhere Spannung als VDD/2 der Gate-Elektrode des vierzehnten Transistors Q14 zugeführt wird, der über seine Gate-Elektrode mit dem Eingangsknotenpunkt 5a verbunden ist, ist entsprechend dieser Spannungsdifferenz der Leitfähigkeitspegel des vierzehnten Transistors Q14 kleiner als derjenige des fünfzehnten Transistors Q15. Ein Strom i7 - Δi fließt in den vierzehnten Transistor Q14, während ein Strom i8 + Δi in den fünfzehnten Transistor Q15 fließt, wobei Δi ein Strominkrement ist, das sich in Abhängigkeit von der Spannungsdifferenz vergrößert oder verkleinert und von der siebten Konstantstromquelle I7 über das Widerstandselement R6 in den fünfzehnten Transistor Q15 fließt.
Da der über den fünfzehnten Transistor Q15 fließende Strom größer als der Konstantstrom i8 der achten Konstantstromquelle I8 wird, vergrößert sich der Spannungsabfall am Last-Bauelement R5. Dies hat zur Folge, dass die der Gate-Elektrode des zweiten Transistors Q2 zugeführte Spannung VGS2 größer als VGS2(idle) ist.
Der zweite Transistor Q2, ein n-leitfähiger MOS-Transistor, befindet sich in einem Leitfähigkeitszustand mit einer höheren Leitfähigkeit als ein in der Nähe des Sperrzustands liegender Zustand geringfügiger Leitfähigkeit. Der über den zweiten Transistor Q2 fließende Strom ist somit auf einen höheren Wert als der Strom I(idle) eingestellt.
Eine höhere Spannung als die dem neunten Transistor Q9 zugeführte Vorspannung (bei der dritten vorläufigen Ausführungsform: VDD/2) wird der Gate-Elektrode des achten Transistors Q8 zugeführt, der über seine Gate-Elektrode mit dem Eingangsknotenpunkt 4a verbunden ist. Entsprechend der Spannungsdifferenz ist der Leitfähigkeitspegel des achten Transistors Q8 höher als derjenige des neunten Transistors Q9. Ein Strom i3 + Δi fließt in den achten Transistor Q8, während ein Strom i4 - Δi in den neunten Transistor Q9 fließt, wobei Δi1 ein Strominkrement ist, das sich in Abhängigkeit von der Spannungsdifferenz vergrößert oder verkleinert und vom achten Transistor Q8 über das Widerstandselement R2 zu der vierten Konstantstromquelle I4 fließt.
Da der über den neunten Transistor Q9 fließende Strom kleiner als der Konstantstrom i4 der vierten Konstantstromquelle I4 ist, kommt es zu einem kleinen Spannungsabfall am Last-Bauelement R1, wodurch die Spannung am ersten Eingangsknotenpunkt 1a der Ausgangsschaltung 1, d. h., die Gate-Spannung des ersten Transistors Q1, größer als VDD - VGS1(idle) wird. Der Leitfähigkeitspegel des ersten Transistors Q1, der ein p-leitfähiger MOS-Transistor ist, nimmt somit einen niedrigen Wert an, sodass der über den ersten Transistor Q1 fließende Strom kleiner als I(idle) wird.
Da der über den ersten Transistor Q1 fließende Strom kleiner als I(idle) und der über den zweiten Transistor Q2 fließende Strom größer als I(idle) sind, fließt ein Strom von dem mit dem Ausgang OUT verbundenen Verbraucher RL über den Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 und den Ausgangsknotenpunkt 1a zum zweiten Transistor Q2.
Dies hat zur Folge, dass die Spannung (Ausgangssignal) am Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 kleiner als VDD/2 wird.
Spannungsänderungen an dem ersten Eingangsknotenpunkt 1a und dem zweiten Eingangsknotenpunkt 1b der Ausgangsschaltung 1 sowie eine Spannungsänderung am Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 werden in Form einer Gegenkopplung über die Kondensatoren C1, C2 und C3 und den Rückkopplungswiderstand R3 auf den nichtinvertierten Eingangsknotenpunkt 2a zur Stabilisierung der Spannung am nichtinvertierten Eingangsknotenpunkt 2a rückgekoppelt.
Eine Verstärkerschaltung mit dem in der vorstehend beschriebenen Weise aufgebauten Operationsverstärker weist die gleichen vorteilhaften Eigenschaften wie die erste Ausführungsform auf. Zusätzlich bestehen bessere Auslegungsmöglichkeiten, da die am Ausgangsknotenpunkt 2c der Spannungs-Strom-Umsetzerschaltung 2 ohne Anstehen eines Signals auftretende Spannung sowie die Vorspannung des ersten Umsetzerabschnitts 4 und des zweiten Umsetzerabschnitts 5 der Signalumsetzerschaltung 3 in der gewünschten Weise vorgegeben werden können.
Fig. 8 zeigt eine Verstärkerschaltung, bei der ein CMOS- Operationsverstärker mit AB-Verstärkung (Klasse AB) gemäß einer vierten vorläufigen Ausführungsform verwendet wird. Die vierte vorläufige Ausführungsform entspricht der dritten vorläufigen Ausführungsform gemäß Fig. 7, mit der Ausnahme, dass die Signalumsetzerschaltung 3 mit einem Pegelumsetzerabschnitt 9 versehen ist. Der Pegelumsetzerabschnitt 9 umfasst eine Pegelumsetzerschaltung, die zwischen dem Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 und den Eingangsknotenpunkten 4a und 5a des ersten Umsetzerabschnitts 4 und des zweiten Umsetzerabschnitts 5 angeordnet ist.
In Fig. 8 bezeichnen gleiche Bezugszeichen gleiche oder entsprechende Bauteile der Schaltungsanordnung gemäß Fig. 7. Im Pegelumsetzerabschnitt 9 ist ein Eingangsknotenpunkt mit dem Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 verbunden, während ein Ausgangsknotenpunkt mit den Eingangsknotenpunkten 4a und 5a des ersten Umsetzerabschnitts 4 und des zweiten Umsetzerabschnitts 5 verbunden ist. Der Pegelumsetzerabschnitt 9 der Signalumsetzerschaltung 3 verschiebt die am Ausgangsknotenpunkt 2c der Spannungs- Strom-Umsetzerschaltung 2 auftretende Spannung, wobei bei dieser Ausführungsform die Spannung proportional erhöht wird, und führt sie den Eingangsknotenpunkten 4a und 5a des ersten und zweiten Umsetzerabschnitts 4 bzw. 5 zu. Der Pegelumsetzerabschnitt 9 umfasst z. B. einen sechzehnten Transistor, der ein p-leitfähiger MOS-Transistor ist, dessen Gate-Elektrode als Steuerelektrode mit dem Eingangsknotenpunkt 9a, dessen Source-Elektrode als eine Hauptelektrode mit dem Ausgangsknotenpunkt und dessen Drain-Elektrode als die aridere Hauptelektrode mit dem Massespannungs-Knotenpunkt verbunden sind, sowie eine neunte Konstantstromquelle I9, die über den Versorgungsspannungs-Knotenpunkt mit der Versorgungsspannung VDD beaufschlagt wird und einen Konstantstrom i9 abgibt. Ein Konstantstrom- Zuführungsknotenpunkt ist mit der Source-Elektrode des sechzehnten Transistors Q16 verbunden.
Die am Ausgangsknotenpunkt des Pegelumsetzerabschnitts 9 ohne Anstehen eines Signals auftretende Spannung ist derart vorgegeben, dass sie gleich der dem neunten Transistor Q9 und dem fünfzehnten Transistor Q15 des ersten und zweiten Umsetzerabschnitts zugeführten Vorspannung ist.
Betrieb und Wirkungsweise der Verstärkerschaltung mit dem in der vorstehend beschriebenen Weise aufgebauten Operationsverstärker entsprechen der dritten vorläufigen Ausführungsform, mit der Ausnahme, dass der Pegelumsetzerabschnitt 9 der Signalumsetzerschaltung 3 die am Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 auftretende Spannung verschiebt bzw. umsetzt und sie den Eingangsknotenpunkten 4a und 5a des ersten Umsetzerabschnitts 4 und des zweiten Umsetzerabschnitts 5 zuführt.
Die Verstärkerschaltung mit dem in der vorstehend beschriebenen Weise aufgebauten Operationsverstärker besitzt daher die gleichen vorteilhaften Eigenschaften wie die dritte vorläufige Ausführungsform. Zusätzlich kann jedoch die Spannung an den Eingangsknotenpunkten 4a und 5a des ersten Umsetzerabschnitts 4 und des zweiten Umsetzerabschnitts 5 der Signalumsetzerschaltung 3 durch Verwendung des Pegelumsetzerabschnitts 9 auch dann erhöht werden, wenn die ohne Anstehen eines Signals am Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 auftretende Spannung auf Grund von Schaltungsauslegungsrestriktionen nicht erhöht werden kann, wobei außerdem die Gate-Spannungen des ersten Transistors Q1 und des zweiten Transistors Q2 der Ausgangsschaltung 1 präzise gesteuert werden können.
Fig. 9 zeigt eine Verstärkerschaltung bei der ein CMOS- Operationsverstärker mit AB-Verstärkung (Klasse AB) gemäß einer fünften vorläufigen Ausführungsform verwendet wird. Die fünfte vorläufige Ausführungsform entspricht der ersten vorläufigen Ausführungsform gemäß den Fig. 1 und 2, mit der Ausnahme, dass der Aufbau der Signalumsetzerschaltung 3 unterschiedlich ist.
In Fig. 9 bezeichnen gleiche Bezugszeichen wie in den Fig. 1 und 2 gleiche oder entsprechende Bauteile. Der erste Umsetzerabschnitt 4 der Signalumsetzerschaltung 3 entspricht demjenigen der vorstehend beschriebenen ersten vorläufigen Ausführungsform, mit der Ausnahme, dass der siebte Transistor Q7 und die zweite Konstantstromquelle I2 entfallen sind und der mit dem Ausgangsknotenpunkt 2c der Spannungs-Strom-Umsetzerschaltung 2 verbundene Eingangsknotenpunkt 4a direkt mit der Gate-Elektrode des achten Transistors Q8 verbunden ist.
Da die bei Nichtanstehen eines Signals am Ausgangsknotenpunkt der Spannungs-Strom-Umsetzerschaltung 2 auftretende Spannung durch den zweiten Umsetzerabschnitt 5 in der nachstehend im einzelnen beschriebenen Weise auf einen beliebigen Wert eingestellt werden kann, kann die dem neunten Transistor Q9 zugeführte Vorspannung auf einen beliebigen Wert eingestellt werden. Wenn die Spannung am Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 bei Nichtanstehen eines Signals z. B. auf den halben Wert der über den Versorgungsspannungs- Knotenpunkt zugeführten Versorgungsspannung VDD eingestellt wird, wird die Vorspannung auf den gleichen Wert VDD/2 eingestellt.
Der zweite Umsetzerabschnitt 5 umfasst einen siebzehnten Transistor Q17, eine zehnte Konstantstromquelle I10 und ein Widerstandselement R7.
Bei dieser vorläufigen Ausführungsform ist der siebzehnte Transistor Q17 ein n-leitfähiger MOS-Transistor, dessen Gate-Elektrode als Steuerelektrode mit dem Eingangsknotenpunkt 5a und dessen Drain-Elektrode als eine Hauptelektrode mit dem Masse-Knotenpunkt verbunden sind. Der Eingangsknotenpunkt 5a ist mit dem Ausgangsknotenpunkt 2c der Spannungs-Strom-Umsetzerschaltung 2 verbunden.
Bei der zehnten Konstantstromquelle I10 ist ein Konstantstrom-Zuführungsknotenpunkt mit der eine Hauptelektrode bildenden Source-Elektrode des siebzehnten Transistors Q17 verbunden. Ein Konstantstrom i10 fließt von dem Konstantstrom-Zuführungsknotenpunkt zum Massespannungs- Knotenpunkt.
Das Widerstandselement R7 ist zwischen die Source-Elektrode des siebzehnten Transistors Q17 und den zweiten Eingangsknotenpunkt 1b der Ausgangsschaltung 1 geschaltet.
Wenn die bei Nichtanstehen eines Signals am Ausgangsknotenpunkt 2a der Spannungs-Strom- Umsetzerschaltung 2 auftretende Spannung der Gate-Elektrode des siebzehnten Transistors Q17 zugeführt wird, fließt auf Grund eines vorgegebenen Leitfähigkeitswertes des Transistors ein dem Konstantstrom i10 der zehnten Konstantstromquelle I10 entsprechender Strom. Es fließt kein Strom zum oder vom Ausgangsknotenpunkt 5b, sodass die Spannung am Ausgangsknotenpunkt 5b der Gate-Source-Spannung VGS2(idle) entspricht, die auftritt, wenn der vorgegebene Strom I(idle) über den zweiten Transistor Q2 fließt. Wenn eine höhere Spannung als die bei Nichtanstehen eines Signals erhaltene Leerlaufspannung der Gate-Elektrode des siebzehnten Transistors Q17 zugeführt wird, nimmt der Transistor einen höheren Leitfähigkeitswert als der vorgegebene Leitfähigkeitswert an, sodass ein größerer Strom als i10 über das Widerstandselement R7 vom Ausgangsknotenpunkt 5b zum zweiten Eingangsknotenpunkt 1b der Ausgangsschaltung 1 fließt und die Spannung am Ausgangsknotenpunkt 5b unter die Spannung VGS2(idle) abfällt. Wenn eine unter der bei Nichtanstehen eines Signals erhaltenen Leerlauf Spannung liegende Spannung der Gate- Elektrode des siebzehnten Transistors Q17 zugeführt wird, ist der Leitfähigkeitswert des Transistors geringer als der vorgegebene Leitfähigkeitswert, sodass ein kleinerer Strom als i10 vom zweiten Eingangsknotenpunkt 1b der Ausgangsschaltung 1 über den Ausgangsknotenpunkt 5b und das Widerstandselement R7 zur Konstantstromquelle I10 fließt und die Spannung am Ausgangsknotenpunkt 5b auf einen höheren Wert als VGS2(idle) ansteigt.
Nachstehend wird näher auf Betrieb und Wirkungsweise der Verstärkerschaltung mit dem den vorstehend beschriebenen Aufbau aufweisenden Operationsverstärker eingegangen.
Zunächst wird ein Zustand beschrieben, bei dem kein Signal ansteht.
Da die gleiche Spannung VDD/2 dem invertierten Eingangsknotenpunkt 2a und dem nichtinvertierten Eingangsknotenpunkt 2b der Spannungs-Strom- Umsetzerschaltung 2 zugeführt wird, liegt die gleiche Spannung an den Gate-Elektroden des dritten Transistors Q3 und des vierten Transistors Q4 an, sodass der gleiche Strom über den dritten Transistor Q3 und den vierten Transistor Q4 fließt. Dieser Strom hat den halben Wert des von der ersten Konstantstromquelle I1 abgegebenen Konstantstroms i1.
Da der Strom i1/2 durch den dritten Transistor Q3 fließt, fließt der gleiche Strom auch durch den fünften Transistor Q5, sodass der Strom i1/2 auch durch den sechsten Transistor Q5 fließt, der mit dem fünften Transistor Q5 eine Stromspiegelschaltung bildet.
Da der gleiche Strom über den sechsten Transistor Q6 und den vierten Transistor Q4 fließt, fließt weder ein Strom vom Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 zum Eingangsknotenpunkt 4a des ersten Umsetzerabschnitts 4 oder zum Eingangsknotenpunkt 5a des zweiten Umsetzerabschnitts 5 der Signalumsetzerschaltung 3, noch fließt ein Strom vom Eingangsknotenpunkt 4a oder 5a zum Ausgangsknotenpunkt 2c.
Die Spannung am Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 entspricht somit der Gate-Spannung des siebzehnten Transistors Q17, die sich ergibt, wenn der Transistor den Leitfähigkeitswert aufweist, bei dem der Strom i10 fließt, wobei bei der fünften vorläufigen Ausführungsform die Vorspannung VDD/2 dem neunten Transistor Q9 zugeführt wird.
Der siebzehnte Transistor Q17 des zweiten Umsetzerabschnitts 5 nimmt daher einen Leitfähigkeitszustand mit dem vorgegebenen Leitfähigkeitswert an, wobei der Strom i10 fließt. Da dieser Strom dem über die zehnte Konstantstromquelle I10 fließenden Konstantstrom i10 entspricht, fließt kein Strom zum oder vom Ausgangsknotenpunkt 5b, sodass die Spannung am Ausgangsknotenpunkt 5b der Gate-Source-Spannung VGS2(idle) des zweiten Transistors Q2 entspricht, die sich ergibt, wenn der vorgegebene Strom I(idle) über den zweiten Transistor Q2 fließt.
Somit liegt an der Gate-Elektrode des zweiten Transistors Q2 die Spannung VGS2(idle) an, wobei der vorgegebene Strom I(idle) über den zweiten Transistor Q2 fließt. Da der zweite Transistor Q2 ein n-leitfähiger MOS-Transistor ist, kann er hierbei in einem Zustand geringfügiger Leitfähigkeit nahe dem Sperrzustand betrieben werden (die Gate-Spannung ist auf einen Wert in der Nähe der Schwellenspannung des n- leitfähigen MOS-Transistors eingestellt), sodass der vorgegebene Strom ein sehr geringer Strom sein kann.
Da die Gate-Spannung des achten Transistors Q8 derjenigen des neunten Transistors Q9 entspricht, die beide im ersten Umsetzerabschnitt ein Transistor-Differenzpaar bilden, beträgt das Verhältnis der Stromstärken des über den achten Transistor Q8 fließenden Stroms und des über den neunten Transistor Q9 fließenden Stroms 1 : n.
Da das Größenverhältnis des Konstantstroms i3 der dritten Konstantstromquelle I3 und des Konstantstroms i4 der vierten Konstantstromquelle I4 ebenfalls 1 : n beträgt, fließt der Strom i3 in den achten Transistor Q8, während der Strom i4 in den neunten Transistor Q9 fließt. Über das Widerstandselement R2 fließt kein Strom.
Über das Last-Bauelement R1 fließt der Strom i4, sodass der Spannungsabfall am Last-Bauelement R1 den Wert i4 · r1 hat. Dieser Spannungsabfall i4 · r1 ist derart eingestellt, dass er der Gate-Source-Spannung VGS1(idle) des ersten Transistors Q1 in dem Zustand entspricht, in dem der sehr niedrige Strom I(idle) über den ersten Transistor Q1 in einem Zustand geringfügiger Leitfähigkeit nahe dem Sperrzustand fließt (die Gate-Spannung des ersten Transistors Q1, der ein p- leitfähiger MOS-Transistor ist, ist auf einen Wert in der Nähe der Schwellenspannung des ersten Transistors Q1 eingestellt).
Die Spannung am Ausgangsknotenpunkt 4b nimmt somit einen Wert an, der sich durch Subtraktion von i4 · r1 von der an dem Versorgungsspannungs-Knotenpunkt anstehenden Versorgungsspannung VDD ergibt, wobei die Spannung am ersten Eingangsknotenpunkt 1a der Ausgangsschaltung 1 gleich VDD minus i4 multipliziert mit r1 ist (= VGS1(idle)) Dies hat zur Folge, dass der vorgegebene Strom I(idle) in den ersten Transistor Q1 fließt. Da der erste Transistor Q1 ein p-leitfähiger MOS-Transistor ist, kann er in einem Zustand geringfügiger Leitfähigkeit in der Nähe des Sperrzustands betrieben werden, sodass der vorgegebene Strom ein sehr geringer Strom sein kann.
Da die Signalumsetzerschaltung 3 folgendermaßen arbeitet, werden die Ausgangsknotenpunkte 5b und 4b der Signalumsetzerschaltung 3 jeweils auf dem Wert VGS2(idle) bzw. VDD - VGS1(idle) gehalten, wenn kein Signal ansteht. Wenn nämlich die Spannung am Ausgangsknotenpunkt 2c der Spannungs-Strom-Umsetzerschaltung 2 die Spannung VGS2(idle) überschreitet, steigen die Spannungen an den Ausgangsknotenpunkten 5b und 4b an, wodurch sich der Leitfähigkeitspegel des zweiten Transistors Q2 erhöht und der über den Transistor Q2 fließende Strom größer als I(idle) wird, während sich der Leitfähigkeitspegel des ersten Transistors Q1 verringert und der über den Transistor Q1 fließende Strom kleiner als (idle) wird, wodurch sich die Spannung am Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 verringert, die Spannung am nichtinvertierten Eingangsknotenpunkt 2a der Spannungs-Strom- Umsetzerschaltung 2 Sich ebenfalls verringert und sich auch die Spannung am Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 verringert, sodass die Spannungen an den Ausgangsknotenpunkten 5b und 4b jeweils auf VGS2(idle) bzw. VDD - VGS1(idle) gehalten werden. Wenn die Spannung am Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 unter VGS2(idle) abfällt, verringern sich die Spannungen an den Ausgangsknotenpunkten 5b und 4b, sodass sich der Leitfähigkeitspegel des zweiten Transistors Q2 verringert und der über den Transistor Q2 fließende Stromkleiner als (idle) wird, während sich der Leitfähigkeitspegel des ersten Transistors Q1 erhöht und der über den Transistor Q1 fließende Strom größer als I(idle) wird, wodurch sich die Spannung am Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 erhöht, die Spannung am nichtinvertierten Eingangsknotenpunkt 2a der Spannungs- Strom-Umsetzerschaltung 2 sich ebenfalls erhöht und sich auch die Spannung am Ausgangsknotenpunkt 2e der Spannungs- Strom-Umsetzerschaltung 2 erhöht, sodass die Spannungen an den Ausgangsknotenpunkten 5b und 4b jeweils auf VGS2(idle) bzw. VDD - VGS1(idle) gehalten werden.
Obwohl der sehr geringe Strom I(idle) über den ersten Transistor Q1 und den zweiten Transistor Q2 fließt, was erforderlich ist, um eine stetige Änderung des Stromflusses bei der Umschaltung des ersten Transistor Q1 und des zweiten Transistors Q2 zwischen ihrem leitfähigen Zustand und ihrem Sperrzustand zur Erzielung eines stabilen Ausgangssignalverlaufs am Ausgangsknotenpunkt 1c zu gewährleisten, fließt somit kein Strom vom Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 zu dem mit dem Ausgang OUT verbundenen Verbraucher RL oder in umgekehrter Richtung.
Nachstehend wird näher auf einen Zustand eingegangen, bei dem ein Eingangssignal an dem invertierten Eingang IN(-) des Operationsverstärkers ansteht, wobei davon ausgegangen wird, dass es sich bei dem Eingangssignal um ein Sinussignal handelt.
Zunächst wird der Fall betrachtet, dass das Eingangssignal im Vergleich zur Vorspannung VDD/2 negativ ist.
Wenn das Eingangssignal in Relation zu VDD/2 negativ ist, ist die Spannung am invertierten Eingangsknotenpunkt 2a kleiner als die Spannung am nichtinvertierten Eingangsknotenpunkt 2b der Spannungs-Strom- Umsetzerschaltung 2. Da entsprechend dieser Spannungsdifferenz der Leitfähigkeitspegel des dritten Transistors Q3 größer als der des vierten Transistors Q4 ist, fließt ein höherer Strom über den dritten Transistor Q3 als über den vierten Transistor Q4. Somit fließt der Strom i1/2 + Δi1 in den dritten Transistor Q3, während der Strom i1/2 - Δi1 in den vierten Transistor Q4 fließt, wobei i1 der von der ersten Konstantstromquelle I1 abgegebene Strom und Δi1 ein Strominkrement sind, das sich in Abhängigkeit von der Spannungsdifferenz vergrößert oder verkleinert.
Ein Strom i1/2 + Δi1 fließt in den fünften Transistor Q5 und auch in den sechsten Transistor Q6, der mit dem fünften Transistor Q5 eine Stromspiegelschaltung bildet.
Somit fließt der Strom i1/2 - Δi1 in den vierten Transistor Q4, während der Strom i1/2 + Δi1 in den sechsten Transistor Q6 fließt. Damit fließt ein Strom 2Δi1 von dem Eingangsknotenpunkt 4a des ersten Umsetzerabschnitts 4 und dem Eingangsknotenpunkt 5a des zweiten Umsetzerabschnitts 5 der Signalumsetzerschaltung 3 in den sechsten Transistor Q6.
Entsprechend der Stromdifferenz 2Δi1 geht die Spannung am Eingangsknotenpunkt 4a des ersten Umsetzerabschnitts 4 und am Eingangsknotenpunkt 5a des zweiten Umsetzerabschnitts 5 auf einen niedrigeren Wert als die dem neunten Transistor Q9 zugeführte Vorspannung (bei der fünften Ausführungsform: VDD/2) über, wodurch sich der Leitfähigkeitspegel des siebzehnten Transistors Q17 verringert.
Da eine niedrigere Spannung als die bei Nichtanstehen eines Signals erhaltene Spannung der Gate-Elektrode des siebzehnten Transistors Q17 zugeführt wird, der über seine Gate-Elektrode mit dem Eingangsknotenpunkt 5a verbunden ist, fällt der Leitfähigkeitspegel des siebzehnten Transistors Q17 entsprechend der anliegenden Spannung ab. Da sich der Leitfähigkeitspegel des siebzehnten Transistors Q17 verringert, wird der über den siebzehnten Transistor Q17 fließende Strom kleiner als der Strom i10 von der zehnten Konstantstromquelle I10.
Dies hat zur Folge, dass ein Strom von dem zweiten Eingangsknotenpunkt 1b der Ausgangsschaltung 1 über den Ausgangsknotenpunkt 5b und das Widerstandsbauelement R7 zu der zehnten Konstantstromquelle I10 fließt, die Spannung am Ausgangsknotenpunkt 5b kleiner wird und die Spannung am zweiten Eingangsknotenpunkt 1b der Ausgangsschaltung 1, d. h., die Gate-Spannung VVGS2 des zweiten Transistors Q2 kleiner als VGS2(idle) wird.
Der zweite Transistor Q2, ein n-leitfähiger MOS-Transistor, befindet sich in einem Zustand, der im Bereich zwischen dem Sperrzustand und einem Zustand geringfügiger Leitfähigkeit nahe dem Sperrzustand liegt. Der über den zweiten Transistor Q2 fließende Strom ist auf einen Wert eingestellt, der im Bereich zwischen einem noch niedrigerem Wert als der bereits sehr niedrige Strom I(idle) und Null liegt.
Eine kleinere Spannung als VDD/2 wird der Gate-Elektrode des achten Transistors Q8 zugeführt, der über seine Gate- Elektrode mit dem Eingangsknotenpunkt 4a verbunden ist. Entsprechend der Spannungsdifferenz ist der Leitfähigkeitspegel des achten Transistors Q8 kleiner als derjenige des neunten Transistors Q9. Somit fließt ein Strom i3 - Δi in den achten Transistor Q8, während ein Strom i4 + Δi in den neunten Transistor Q9 fließt, wobei Δi1 ein Strominkrement ist, das sich in Abhängigkeit von der Spannungsdifferenz vergrößert oder verkleinert und vom neunten Transistor Q9 über das Widerstandselement R2 zur dritten Konstantstromquelle I3 fließt.
Da der über den neunten Transistor Q9 fließende Strom größer als der Konstantstrom i4 der vierten Konstantstromquelle I4 ist, vergrößert sich der Spannungsabfall am Last-Bauelement R1, wodurch die Spannung am ersten Eingangsknotenpunkt 1a der Ausgangsschaltung 1, d. h., die Gate-Spannung des ersten Transistors Q1, kleiner als VDD - VGS1(idle) wird. Der Leitfähigkeitspegel des ersten Transistors Q1, der ein p-leitfähiger MOS-Transistor ist, wird größer, sodass der über den ersten Transistor Q1 fließende Strom größer I(idle) wird.
Da der über den ersten Transistor Q1 fließende Strom größer als I(idle) und der über den zweiten Transistor Q2 fließende Strom kleiner als I(idle) sind, fließt ein Strom vom Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 zu dem mit dem Ausgang OUT verbundenen Verbraucher RL.
Dies hat zur Folge, dass die Spannung (Ausgangssignal) am Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 größer als VDD/2 wird.
Spannungsänderungen am ersten Eingangsknotenpunkt 1a und am zweiten Eingangsknotenpunkt 1b der Ausgangsschaltung 1 sowie eine Spannungsänderung am Ausgangsknotenpunkt 2c der Spannungs-Strom-Umsetzerschaltung 2 werden in Form einer Gegenkopplung über die Kondensatoren C1, C2 und C3 und den Rückkopplungswiderstand R3 auf den nichtinvertierten Eingangsknotenpunkt 2a zur Stabilisierung der Spannung am nichtinvertierten Eingangsknotenpunkt 2a rückgekoppelt.
Nachstehend wird näher auf einen Zustand eingegangen, bei dem das Eingangssignal im Vergleich zur Vorspannung VDD/2 positiv ist.
Bei einem in Relation zu VDD/2 positiven Eingangssignal ist die Spannung am invertierten Eingangsknotenpunkt 2a größer als die Spannung am nichtinvertierten Eingangsknotenpunkt 2b der Spannungs-Strom-Umsetzerschaltung 2. Da der Leitfähigkeitspegel des dritten Transistors Q3 entsprechend dieser Spannungsdifferenz kleiner als der des vierten Transistors Q4 ist, fließt über den dritten Transistor Q3 ein kleinerer Strom als über den vierten Transistor Q4. Somit fließt ein Strom i1/2 - Δi1 in den dritten Transistor Q3, während ein Strom i1/2 + Δi1 in den vierten Transistor Q4 fließt, wobei i1 der von der ersten Konstantstromquelle I1 abgegebene Strom und Δi1 ein Strominkrement sind, das sich in Abhängigkeit von der Spannungsdifferenz vergrößert oder verkleinert.
Ein Strom i1/2 - Δi1 fließt in den fünften Transistor Q5 und auch in den sechsten Transistor Q6, der mit dem fünften Transistor Q5 eine Stromspiegelschaltung bildet.
Somit fließt der Strom i1/2 + Δi1 in den vierten Transistor Q4, während der Strom i1/2 - All in den sechsten Transistor Q6 fließt. Damit fließt der Strom 2Δi1 vom vierten Transistor Q4 zum Eingangsknotenpunkt 4a des ersten Umsetzerabschnitts 4 und zum Eingangsknotenpunkt 5a des zweiten Umsetzerabschnitts 5 der Signalumsetzerschaltung 3.
Die Spannung am Eingangsknotenpunkt 4a des ersten Umsetzerabschnitts 4 und am Eingangsknotenpunkt 5a des zweiten Umsetzerabschnitts 5 geht entsprechend der Stromdifferenz 2Δi1 auf einen höheren Wert als die dem neunten Transistor Q9 zugeführte Vorspannung (bei der fünften Ausführungsform: VDD/2) über, wodurch sich der Leitfähigkeitspegel des siebzehnten Transistors Q17 erhöht.
Da eine größere Spannung als die bei Nichtanstehen eines Signals erhaltene Spannung der Gate-Elektrode des siebzehnten Transistors Q17 zugeführt wird, der über seine Gate-Elektrode mit dem Eingangsknotenpunkt 5a verbunden ist, vergrößert sich der Leitfähigkeitspegel des siebzehnten Transistors Q17 entsprechend der anliegenden Spannung. Da der Leitfähigkeitspegel des siebzehnten Transistors Q17 größer wird, wird der über den siebzehnten Transistor Q17 fließende Strom größer als der Strom i10 von der zehnten Konstantstromquelle I10.
Dies hat zur Folge, dass ein Strom vom siebzehnten Transistor Q17 über das Widerstandselement RT und den Ausgangsknotenpunkt 5b zum zweiten Eingangsknotenpunkt 1b der Ausgangsschaltung 1 fließt, die Spannung am Ausgangsknotenpunkt 5b größer wird und die Spannung am zweiten Eingangsknotenpunkt 1b der Ausgangsschaltung 1, d. h., die Gate-Spannung VVGS2 des zweiten Transistors Q2 größer als VGS2(idle) wird.
Der zweite Transistor Q2, der ein n-leitfähiger MOS- Transistor ist, gelangt somit in einen Leitfähigkeitszustand mit einem größeren Leitfähigkeitspegel als der Zustand geringfügiger Leitfähigkeit nahe dem Sperrzustand. Der über den zweiten Transistor Q2 fließende Strom wird somit auf einen Wert eingestellt, der größer als I(idle) ist.
Eine höhere Spannung als die dem neunten Transistor Q9 zugeführte Vorspannung (bei der fünften Ausführungsform: VDD/2) wird der Gate-Elektrode des achten Transistors Q8 zugeführt, der über seine Gate-Elektrode mit dem Eingangsknotenpunkt 4a verbunden ist. Entsprechend der Spannungsdifferenz ist der Leitfähigkeitspegel des achten Transistors Q8 größer als derjenige des neunten Transistors Q9. Somit fließt der Strom i3 + Δi in den achten Transistor Q8, während der Strom i4 - Δi in den neunten Transistor Q9 fließt, wobei Δi1 ein Strominkrement ist, das sich in Abhängigkeit von der Spannungsdifferenz vergrößert und verkleinert und vom achten Transistor Q8 über das Widerstandselement R2 zu der vierten Konstantstromquelle I4 fließt.
Da der über den neunten Transistor Q9 fließende Strom kleiner als der Konstantstrom i4 der vierten Konstantstromquelle I4 ist, verringert sich der Spannungsabfall am Last-Bauelement R1, wodurch die Spannung am ersten Eingangsknotenpunkt 1a der Ausgangsschaltung 1, d. h., die Gate-Spannung des ersten Transistors Q1 größer als VDD - VGS1(idle) wird. Der Leitfähigkeitspegel des ersten Transistors Q1, der ein p-leitfähiger MOS-Transistor ist, verringert sich, sodass der über den ersten Transistor Q1 fließende Strom kleiner als I(idle) wird.
Da der über den ersten Transistor Q1 fließende Strom kleiner als I(idle) und der über den zweiten Transistor Q2 fließende Strom größer als I(idle) sind, fließt ein Strom von dem mit dem Ausgang OUT verbundenen Verbraucher RL über den Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 und den Ausgangsknotenpunkt 1a zum zweiten Transistor Q2.
Hierdurch wird die Spannung (Ausgangssignal) am Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 kleiner als VDD/2.
Spannungsänderungen am ersten Eingangsknotenpunkt 1a und zweiten Eingangsknotenpunkt 1b der Ausgangsschaltung 1 sowie eine Spannungsänderung am Ausgangsknotenpunkt 2c der Spannungs-Strom-Umsetzerschaltung 2 werden in Form einer Gegenkopplung über die Kondensatoren C1, C2 und C3 sowie den Rückkopplungswiderstand R3 auf den nichtinvertierten Eingangsknotenpunkt 2a zur Stabilisierung der Spannung am nichtinvertierten Eingangsknotenpunkt 2a rückgekoppelt.
Eine Verstärkerschaltung mit dem in der vorstehend beschriebenen Weise aufgebauten Operationsverstärker besitzt die gleichen vorteilhaften Eigenschaften wie die erste Ausführungsform. Zusätzlich werden bessere Auslegungsmöglichkeiten erhalten, da die sich bei Nichtanstehen eines Signals ergebende Spannung am Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 und die Vorspannung im ersten Umsetzerabschnitt 4 und im zweiten Umsetzerabschnitt 5 der Signalumsetzerschaltung 3 in gewünschter Weise eingestellt werden können.
Fig. 10 zeigt eine Verstärkerschaltung, bei der ein CMOS- Operationsverstärker mit AB-Verstärkung (Klasse AB) gemäß einem ersten Ausführungsbeispiel der Erfindung Verwendung findet. Das erste Ausführungsbeispiel entspricht der ersten vorläufigen Ausführungsform gemäß den Fig. 1 und 2, mit der Ausnahme, dass der Aufbau einer Spannungs-Strom- Umsetzerschaltung 2 und einer Signalumsetzerschaltung 3 unterschiedlich sind.
In Fig. 10 bezeichnen gleiche Bezugszahlen wie in den Fig. 1 und 2 gleiche oder entsprechende Bauteile. Die Spannungs- Strom-Umsetzerschaltung 2 entspricht derjenigen der ersten vorläufigen Ausführungsform, mit der Ausnahme, dass eine Spannungsverschiebungseinrichtung zur Bildung einer in Bezug auf die Spannung am Ausgangsknotenpunkt 2c (nachstehend als erster Ausgangsknotenpunkt bezeichnet) verschobenen oder umgesetzten Spannung zwischen den ersten Ausgangsknotenpunkt 2c und einen zweiten Ausgangsknotenpunkt 2d geschaltet ist. Der erste Ausgangsknotenpunkt 2c ist mit der Drain-Elektrode des sechsten Transistors Q6 verbunden. Der zweite Ausgangsknotenpunkt 2d ist mit der Drain-Elektrode des vierten Transistors Q4 verbunden. Die Spannungsverschiebungseinrichtung ist somit zwischen die Drain-Elektrode des sechsten Transistors Q6 und die Drain- Elektrode des vierten Transistors Q4 geschaltet. Die Spannungsverschiebung stellt eine zweite Spannung dar, die sich von einer am ersten Ausgangsknotenpunkt 2c auftretenden ersten Spannung unterscheidet, eine veränderliche Phase in Bezug auf die erste Spannung aufweist und dem zweiten Ausgangsknotenpunkt 2d zugeführt wird.
Die Spannungsverschiebungseinrichtung umfasst einen p- leitfähigen MOS-Transistor Q18 (nachstehend als achtzehnter Transistor bezeichnet), dessen Source-Elektrode mit dem zweiten Ausgangsknotenpunkt 2d verbunden ist, während seine Drain- und Gate-Elektroden mit dem ersten Ausgangsknotenpunkt 2c zusammengeschaltet sind.
Der erste Umsetzerabschnitt 4 der Signalumsetzerschaltung 3 entspricht demjenigen der vorstehend beschriebenen ersten Ausführungsform, mit der Ausnahme, dass der siebte Transistor Q7 und die zweite Konstantstromquelle I2 entfallen sind, der Eingangsknotenpunkt 4a direkt mit der Gate-Elektrode des achten Transistors Q8 verbunden ist und der Eingangsknotenpunkt 4a außerdem mit dem Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 verbunden ist.
Die dem neunten Transistor Q9 zugeführte Vorspannung ist auf die gleiche Spannung eingestellt wie die bei Nichtanstehen eines Signals am zweiten Ausgangsknotenpunkt 2d der Spannungs-Strom-Umsetzerschaltung 2 auftretende Spannung, d. h., die Spannung (VGS2(idle)) am ersten Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 zuzüglich der Source-Drain-Spannung VGS des achtzehnten Transistors Q18 (Spannungsabfall als Diode).
Der zweite Umsetzerabschnitt 5 entspricht demjenigen der ersten vorläufigen Ausführungsform. Der Eingangsknotenpunkt 5a ist mit dem ersten Ausgangsknotenpunkt 2c der Spannungs- Strom-Umsetzerschaltung 2 verbunden.
Nachstehend wird näher auf Betrieb und Wirkungsweise der Verstärkerschaltung mit dem in der vorstehend beschriebenen Weise aufgebauten Operationsverstärker eingegangen.
Zunächst wird ein Zustand beschrieben, bei dem kein Signal ansteht. Da die gleiche Spannung VDD/2 dem invertierten Eingangsknotenpunkt 2a und dem nichtinvertierten Eingangsknotenpunkt 2b der Spannungs-Strom- Umsetzerschaltung 2 zugeführt wird, wird auch die gleiche Spannung den Gate-Elektroden des dritten Transistors Q3 und des vierten Transistors Q4 zugeführt, sodass der gleiche Strom über den dritten Transistor Q3 und den vierten Transistor Q4 fließt. Dieser Strom beträgt die Hälfte des von der ersten Konstantstromquelle I1 abgegebenen Konstantstroms i1.
Da der Strom i1/2 über den dritten Transistor Q3 fließt, fließt der gleiche Strom auch über den fünften Transistor Q5, sodass der Strom i1/2 auch über den sechsten Transistor Q6 fließt, der mit dem fünften Transistor Q5 eine Stromspiegelschaltung bildet.
Da der gleiche Strom über den sechsten Transistor Q6 und den vierten Transistor Q4 fließt, fließt weder ein Strom vom ersten Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 zum Eingangsknotenpunkt 4a des ersten Umsetzerabschnitts 4 oder zum Eingangsknotenpunkt 5a des zweiten Umsetzerabschnitts 5 der Signalumsetzerschaltung 3, noch fließt ein Strom von dem Eingangsknotenpunkt 4a oder 5a zum ersten Ausgangsknotenpunkt 2c.
Die Spannung am ersten Ausgangsknotenpunkt 2c der Spannungs-Strom-Umsetzerschaltung 2 ist daher auf eine vorgegebene Spannung eingestellt, d. h., auf die gleiche Spannung wie die Gate-Source-Spannung VGS2 (idle) des zweiten Transistors Q2, die sich ergibt, wenn der vorgegebene Strom I(idle) in den zweiten Transistor Q2 fließt. Die Spannung am zweiten Ausgangsknotenpunkt 2d der Spannungs-Strom- Umsetzerschaltung 2 ist auf VGS2(idle) plus VGS eingestellt.
Somit wird der Gate-Elektrode des zweiten Transistors Q2 die Spannung VGS2(idle) zugeführt, sodass der vorgegebene Strom I(idle) in den zweiten Transistor Q2 fließt. Da der zweite Transistor Q2 ein n-leitfähiger MOS-Transistor ist, kann er hierbei in einem Zustand geringfügiger Leitfähigkeit nahe dem Sperrzustand betrieben werden (die Gate-Spannung ist auf einen Wert nahe der Schwellenspannung des n-leitfähigen MOS-Transistors eingestellt), sodass der vorgegebene Strom ein sehr geringer Strom sein kann.
Da die Gate-Spannung des achten Transistors Q8 gleich derjenigen des neunten Transistors Q9 ist, die zusammen im ersten Umsetzerabschnitt 4 ein Transistor-Differenzpaar bilden, beträgt das Verhältnis der Stromstärken des über den achten Transistor Q8 fließenden Stroms und des über den neunten Transistor Q9 fließenden Stroms 1 : n.
Da das Größenverhältnis des Konstantstroms i3 der dritten Konstantstromquelle I3 und des Konstantstroms i4 der vierten Konstantstromquelle I4 ebenfalls 1 : n beträgt, fließt der Strom i3 in den achten Transistor Q8, während der Strom i4 in den neunten Transistor Q9 fließt. Über das Widerstandselement R2 fließt kein Strom.
Der Strom i4 von der vierten Konstantstromquelle I4 fließt über das Last-Bauelement R1, sodass der Spannungsabfall am Last-Bauelement R1 den Wert i4 · r1 hat. Dieser Spannungsabfall i4 · r1 ist auf den gleichen Spannungswert eingestellt wie die Gate-Source-Spannung VGS1(idle) des ersten Transistors Q1 in dem Zustand, in dem der sehr geringe Strom I(idle) über den ersten Transistor Q1 in einem Zustand geringfügiger Leitfähigkeit nahe dem Sperrzustand fließt (die Gate-Spannung des ersten Transistors Q1, der ein p- leitfähiger MOS-Transistor ist, ist auf einen Wert in der Nähe der Schwellenspannung des ersten Transistors Q1 eingestellt).
Die Spannung am Ausgangsknotenpunkt 4b ist somit gleich der am Versorgungsspannungs-Knotenpunkt anstehenden Versorgungsspannung VDD abzüglich i4 · r1, sodass die Spannung am ersten Eingangsknotenpunkt 1a der Ausgangsschaltung 1 gleich VDD minus i4 multipliziert mit r1 (= VGS1(idle)) ist. Demzufolge fließt der vorgegebene Strom I(idle) in den ersten Transistor Q1. Da der erste Transistor Q1 ein p-leitfähiger MOS-Transistor ist, kann er in einem Zustand geringfügiger Leitfähigkeit nahe dem Sperrzustand betrieben werden, sodass der vorgegebene Strom ein sehr geringer Strom sein kann.
Da die Signalumsetzerschaltung 3 folgendermaßen arbeitet, werden die Ausgangsknotenpunkte 5b und 4b der Signalumsetzerschaltung 3 jeweils auf der Spannung VGS2(idle) bzw. VDD - VGS1(idle) gehalten, wenn kein Signal ansteht. Wenn nämlich die Spannung am Ausgangsknotenpunkt 2c der Spannungs-Strom-Umsetzerschaltung 2 größer als VGS2(idle) wird, steigen die Spannungen an den Ausgangsknotenpunkten 5b und 4b an, wodurch sich der Leitfähigkeitspegel des zweiten Transistors Q2 erhöht und der über den Transistor Q2 fließende Strom größer als I(idle) wird, während sich der Leitfähigkeitspegel des ersten Transistors Q1 verringert. Hierdurch wird der über den ersten Transistor Q1 fließende Strom kleiner als I(idle), wodurch sich die Spannung am Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 verringert, die Spannung am nichtinvertierten Eingangsknotenpunkt 2a der Spannungs-Strom-Umsetzerschaltung 2 sich ebenfalls verringert und sich auch die Spannung am Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 verringert, sodass am Ausgangsknotenpunkt 5b und 4b jeweils die Spannung VGS2(idle) bzw. VDD - VGS1(idle) aufrecht erhalten wird. Wenn die Spannung am Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 kleiner als VGS2(idle) wird, verringern sich die Spannungen an den Ausgangsknotenpunkten 5b und 4b, wodurch sich der Leitfähigkeitspegel des zweiten Transistors Q2 verringert. Hierdurch wird der über den zweiten Transistor Q2 fließende Strom kleiner als I(idle), während der Leitfähigkeitspegel des ersten Transistors Q1 ansteigt und der über den ersten Transistor Q1 fließende Strom größer als I(idle) wird, wodurch die Spannung am Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 ansteigt, die Spannung am nichtinvertierten Eingangsknotenpunkt 2a der Spannungs-Strom-Umsetzerschaltung 2 ebenfalls ansteigt und auch die Spannung am Ausgangsknotenpunkt 2c der Spannungs-Strom-Umsetzerschaltung 2 ansteigt, sodass die Spannungen am Ausgangsknotenpunkt 5b und 4b jeweils auf dem Wert VGS2(idle) bzw. VDD - VGS1(idle) gehalten werden.
Dies hat zur Folge, dass trotz des über den ersten Transistor Q1 und zweiten Transistor Q2 fließenden, sehr geringen Stroms I(idle), der erforderlich ist, um eine stetige Änderung des Stromflusses bei der Umschaltung des ersten Transistors Q1 und des zweiten Transistors Q2 zwischen ihrem leitfähigen Zustand und ihrem Sperrzustand zur Erzielung eines stabilen Ausgangssignalverlaufs am Ausgangsknotenpunkt 1c zu gewährleisten, weder ein Strom vom Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 zu dem mit dem Ausgang OUT verbundenen Verbraucher RL, noch in umgekehrter Richtung fließt.
Nachstehend wird näher auf den Fall eingegangen, dass ein Eingangssignal dem invertierten Eingang IN(-) des Operationsverstärkers zugeführt wird, wobei auf die in den Fig. 11(a) bis 11(e) dargestellten Signalverläufe in den Hauptabschnitten Bezug genommen und davon ausgegangen wird, dass das Eingangssignal ein Sinussignal ist.
Zunächst bezieht sich die Beschreibung auf einen Zustand, bei dem das Eingangssignal in Bezug auf die Vorspannung VDD/2 negativ ist (in der in den Fig. 11(a) bis 11(e) dargestellten ersten Halbperiode).
Wenn das Eingangssignal in Relation zu VDD/2 negativ ist, ist die Spannung am invertierten Eingangsknotenpunkt 2a kleiner als die Spannung am nichtinvertierten Eingangsknotenpunkt 2b der Spannungs-Strom- Umsetzerschaltung 2. Da auf Grund dieser Spannungsdifferenz der Leitfähigkeitspegel des dritten Transistors Q3 höher als der des vierten Transistors Q4 ist, fließt ein größerer Strom über den dritten Transistor Q3 als über den vierten Transistor Q4. Ein Strom i1/2 + Δi1 fließt somit in den dritten Transistor Q3, während ein Strom i1/2 - Δi1 in den vierten Transistor Q4 fließt, wobei i1 der von der ersten Konstantstromquelle I1 abgegebene Strom und Δi1 ein Strominkrement sind, das sich in Abhängigkeit von der Spannungsdifferenz vergrößert oder verkleinert.
Ein Strom i1/2 + Δi1 fließt in den fünften Transistor Q5 und damit auch in den sechsten Transistor Q6, der mit dem fünften Transistor Q5 eine Stromspiegelschaltung bildet.
Somit fließt der Strom i1/2 - Δi1 in den vierten Transistor Q4 und der Strom i1/2 + Δi1 in den sechsten Transistor Q6. Damit fließt der Strom 2Δi1 vom Eingangsknotenpunkt 5a des zweiten Umsetzerabschnitts 5 der Signalumsetzerschaltung 3 in den sechsten Transistor Q6.
Die Spannung am ersten Ausgangsknotenpunkt 2c der Spannungs-Strom-Umsetzerschaltung 2 ändert sich somit entsprechend der Stromdifferenz 2Δi1 in Bezug auf den Referenzwert VGS2(idle) in der in Fig. 11(b) dargestellten Weise. Die Spannung am zweiten Ausgangsknotenpunkt 2d der Spannungs-Strom-Umsetzerschaltung 2 ändert sich entsprechend der Stromdifferenz 2Δi1 in Bezug auf den Referenzwert VGS2(idle) plus VGS in der in Fig. 11(b) dargestellten Weise.
Die Spannung VVGS2 an der Gate-Elektrode des zweiten Transistors Q2, die über den zweiten Umsetzerabschnitt 5 direkt mit dem ersten Ausgangsknotenpunkt 2c verbunden ist, ändert sich entsprechend der Stromdifferenz 2Δi1 in der in Fig. 11(c) dargestellten Weise, d. h., fällt in Bezug auf den Referenzwert VGS2(idle) ab.
Der zweite Transistor Q2, der ein n-leitfähiger MOS- Transistor ist, befindet sich in einem Zustand, der im Bereich zwischen dem Sperrzustand und einem Zustand geringer Leitfähigkeit nahe dem Sperrzustand liegt. Der über den zweiten Transistor Q2 fließende Strom ist auf einen Wert eingestellt, der im Bereich zwischen einem niedrigeren Wert als der sehr niedrige Strom I(idle) und Null liegt.
Da entsprechend der Stromdifferenz 2Δi1 eine kleinere Spannung als VGS2(idle) + Vss an der Gate-Elektrode des achten Transistors Q8 anliegt, der über seine Gate-Elektrode mit dem Eingangsknotenpunkt 4a verbunden ist, der wiederum mit dem zweiten Ausgangsknotenpunkt 2d der Spannungs-Strom- Umsetzerschaltung 2 verbünden ist, ist der Leitfähigkeitspegel des achten Transistors Q8 geringer als derjenige des neunten Transistors Q9 entsprechend der Spannungsdifferenz zwischen der der Gate-Elektrode des achten Transistors Q8 zugeführten Spannung und der Spannung VGS2(idle) + VGS, die der Gate-Elektrode des neunten Transistors Q9 zugeführt wird. Somit fließt der Strom i3 - Δi in den achten Transistor Q8, während der Strom i4 + Δi in den neunten Transistor Q9 fließt, wobei Δi1 ein Strominkrement ist, das sich in Abhängigkeit von der Spannungsdifferenz vergrößert oder verkleinert und vom neunten Transistor Q9 über das Widerstandselement R2 zur dritten Konstantstromquelle I3 fließt.
Da der über den neunten Transistor Q9 fließende Strom größer als der Kostantstrom i4 der vierten Konstantstromquelle I4 ist, vergrößert sich der Spannungsabfall am Last-Bauelement R1, wodurch die Spannung am ersten Eingangsknotenpunkt 1a der Ausgangsschaltung 1, d. h., die Gate-Spannung des ersten Transistors Q1, kleiner als VDD - VGS1(idle) wird, wie dies in Fig. 11(c) dargestellt ist. Der Leitfähigkeitspegel des ersten Transistors Q1, der ein p-leitfähiger MOS-Transistor ist, nimmt somit einen hohen Wert an, sodass der über den ersten Transistor Q1 fließende Strom größer als I(idle) wird.
Da der über den ersten Transistor Q1 fließende Strom größer als I(idle) und der über den zweiten Transistor Q2 fließende Strom kleiner als I(idle) Sind, fließt ein Strom vom Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 zu der mit dem Ausgang OUT verbundenen Last RL.
Dies hat zur Folge, dass die Spannung (Ausgangssignal) am Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 größer als VDD/2 wird, wie dies in Fig. 11(c) dargestellt ist.
Spannungsänderungen am ersten Eingangsknotenpunkt 1a und am zweiten Eingangsknotenpunkt 1b der Ausgangsschaltung 1 werden in Form einer Gegenkopplung über die Kondensatoren C1 und C2 und den Rückkopplungswiderstand R3 auf den nichtinvertierten Eingangsknotenpunkt 2a zur Stabilisierung der Spannung am nichtinvertierten Eingangsknotenpunkt 2a rückgekoppelt.
Nachstehend wird der Fall betrachtet, dass das Eingangssignal (siehe Fig. 11(a)) in Relation zur Vorspannung VDD/2 positiv ist (in der in den Fig. 11(a) bis (e) dargestellten zweiten Halbperiode).
Wenn das Eingangssignal im Vergleich zu VDD/2 positiv ist, ist die Spannung am invertierten Eingangsknotenpunkt 2a größer als die Spannung am nichtinvertierten Eingangsknotenpunkt 2b der Spannungs-Strom- Umsetzerschaltung 2. Da entsprechend dieser Spannungsdifferenz der Leitfähigkeitspegel des dritten Transistors Q3 kleiner als derjenige des vierten Transistors Q4 ist, fließt über den dritten Transistor Q3 ein geringerer Strom als über den vierten Transistor Q4. Somit fließt ein Strom i1/2 - Δi1 in den dritten Transistor Q3, während ein Strom i1/2 + Δi1 in den vierten Transistor Q4 fließt, wobei i1 der von der ersten Konstantstromquelle I1 abgegebene Strom und Δi1 ein Strominkrement sind, das sich in Abhängigkeit von der Spannungsdifferenz vergrößert oder verkleinert.
Ein Strom i1/2 - Δi1 fließt in den fünften Transistor Q5 und damit auch in den sechsten Transistor Q6, der mit dem fünften Transistor Q5 eine Stromspiegelschaltung bildet.
Somit fließt der Strom i1/2 + Δi1 in den vierten Transistor Q4, während der Strom i1/2 - Δi1 in den sechsten Transistor Q6 fließt. Somit fließt der Strom 2Δi1 vom vierten Transistor Q4 über den achtzehnten Transistor Q18 zum Eingangsknotenpunkt 5a des zweiten Umsetzerabschnitts 5 der Signalumsetzerschaltung 3.
Die Spannung am ersten Ausgangsknotenpunkt 2c der Spannungs-Strom-Umsetzerschaltung 2 ändert sich somit entsprechend der Stromdifferenz 2Δi1 in Bezug auf den Referenzwert VGS2(idle), wie dies in Fig. 11(b) dargestellt ist. Die Spannung am zweiten Ausgangsknotenpunkt 2d der Spannungs-Strom-Umsetzerschaltung 2 ändert sich entsprechend der Stromdifferenz 2Δi1 in Bezug zu dem Referenzwert VGS2(idle) plus VGS. wie dies in Fig. 11(b) dargestellt ist.
Die Spannung an der Gate-Elektrode des zweiten Transistors Q2, die über den zweiten Umsetzerabschnitt 5 direkt mit dem ersten Ausgangsknotenpunkt 2c verbunden ist, ändert sich entsprechend der Stromdifferenz 2Δi1, d. h., die Spannung steigt in Bezug zu dem Referenzwert VGS2(idle) in der in Fig. 11(c) dargestellten Weise an.
Der zweite Transistor Q2, der ein n-leitfähiger MOS- Transistor ist, gelangt in einen leitfähigen Zustand mit einem höheren Leitfähigkeitspegel als der Zustand geringfügiger Leitfähigkeit nahe dem Sperrzustand. Der über den zweiten Transistor Q2 fließende Strom ist auf einen größeren Wert als I(idle) eingestellt.
Da entsprechend der Stromdifferenz 2Δi1 eine höhere Spannung als VGS2(idle) + VGS der Gate-Elektrode des achten Transistors Q8 zugeführt wird, der über seine Gate- Elektrode mit dem Eingangsknotenpunkt 4a verbunden ist, welcher wiederum mit dem zweiten Ausgangsknotenpunkt 2d der Spannungs-Strom-Umsetzerschaltung 2 verbunden ist, ist, der Leitfähigkeitspegel des achten Transistors Q8 höher als derjenige des neunten Transistors Q9 entsprechend der Spannungsdifferenz zwischen der an der Gate-Elektrode des achten Transistors Q8 anliegenden Spannung und der Spannung VGS2(idle) + VGS, die der Gate-Elektrode des neunten Transistors Q9 zugeführt wird. Ein Strom i3 + Δi fließt in den achten Transistor Q8, während ein Strom i4 - Δi in den neunten Transistor Q9 fließt, wobei Δi1 ein Strominkrement ist, das sich in Abhängigkeit von der Spannungsdifferenz vergrößert oder verkleinert und vom achten Transistor Q8 über das Widerstandselement R2 zu der vierten Konstantstromquelle I4 fließt.
Da der über den neunten Transistor Q9 fließende Strom kleiner als der Konstantstrom i4 der vierten Konstantstromquelle I4 ist, kommt es zu einem geringen Spannungsabfall am Last-Bauelement R1, wodurch die Spannung am ersten Eingangsknotenpunkt 1a der Ausgangsschaltung 1, d. h., die Gate-Spannung VVGS1 des ersten Transistors Q1, größer als VDD - VGS1(idle) wird. Der Leitfähigkeitspegel des ersten Transistors Q1, der ein p-leitfähiger MOS-Transistor ist, fällt auf einen niedrigen Wert ab, sodass der über den ersten Transistor Q1 fließende Strom kleiner als I(idle) wird.
Da der über den ersten Transistor Q1 fließende Strom kleiner als I(idle) und der über den zweiten Transistor Q2 fließende Strom größer als I(idle) sind, fließt ein Strom von dem mit dem Ausgang OUT verbundenen Verbraucher RL über den Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 und den Ausgangsknotenpunkt 1a zum zweiten Transistor Q2.
Dies hat zur Folge, dass die Spannung (Ausgangssignal) am Ausgangsknotenpunkt 1c der Ausgangsschaltung 1 kleiner als VDD/2 wird, wie dies in Fig. 11(c) dargestellt ist.
Spannungsänderungen an dem ersten Eingangsknotenpunkt 1a und dem zweiten Eingangsknotenpunkt 1b der Ausgangsschaltung 1 sowie eine Spannungsänderung am Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 werden in Form einer Gegenkopplung über die Kondensatoren C1, C2 und C3 sowie den Rückkopplungswiderstand R3 auf den nichtinvertierten Eingangsknotenpunkt 2a zur Stabilisierung der Spannung am nichtinvertierten Eingangsknotenpunkt 2a rückgekoppelt.
Die Verstärkerschaltung mit dem in der vorstehend beschriebenen Weise aufgebauten Operationsverstärker besitzt somit die gleichen vorteilhaften Eigenschaften wie im Falle der ersten vorläufigen Ausführungsform. Zusätzlich kann jedoch die Vorspannung des ersten Umsetzerabschnitts 4 der Signalumsetzerschaltung 3 mit einem einfachen Schaltungsaufbau vergrößert werden, da der achtzehnte Transistor Q18 die Spannung am ersten Ausgangsknotenpunkt 2c der Spannungs-Strom-Umsetzerschaltung 2 verschiebt und sie dem Eingangsknotenpunkt 4a des ersten Umsetzerabschnitts 4 der Signalumsetzerschaltung 3 zuführt, wenn kein Signal zugeführt wird. Weiterhin kann durch eine Reihenschaltung einer Vielzahl von Transistoren mit den gleichen Eigenschaften wie der achtzehnte Transistor Q18 als Spannungsverschiebungseinrichtung die Vorspannung des ersten Umsetzerabschnitts 4 der Signalumsetzerschaltung 3 in der gewünschten Weise eingestellt werden.
Fig. 12 zeigt eine Verstärkerschaltung mit einem CMOS- Operationsverstärker mit AB-Verstärkung (Klasse AB) gemäß einem zweiten Ausführungsbeispiel der Erfindung. Das zweite Ausführungsbeispiel entspricht dem ersten Ausführungsbeispiel gemäß Fig. 10, mit der Ausnahme, dass die Spannungsverschiebungseinrichtung einen n-leitfähigen MOS-Transistor Q18 umfasst, während beim ersten Ausführungsbeispiel bei der Spannungsverschiebungseinrichtung ein p-leitfähiger MOS- Transistor Q18 Verwendung findet.
Das in der vorstehend beschriebenen Weise aufgebaute zweite Ausführungsbeispiel besitzt die gleichen vorteilhaften Eigenschaften wie das erste Ausführungsbeispiel.
Fig. 13 zeigt eine Verstärkerschaltung gemäß einem dritten Ausführungsbeispiel der Erfindung. Das dritte Ausführungsbeispiel entspricht dem ersten Ausführungsbeispiel gemäß Fig. 10, mit der Ausnahme, dass die Spannungsverschiebungseinrichtung z. B. ein Widerstandsbauelement R8 umfasst, das von einer Polysiliciumschicht gebildet wird, während beim ersten Ausführungsbeispiel bei der Spannungsverschiebungseinrichtung ein p-leitfähiger MOS- Transistor Q18 Verwendung findet.
Das in der vorstehend beschriebenen Weise aufgebaute dritte Ausführungsbeispiel besitzt die gleichen vorteilhaften Eigenschaften wie das erste Ausführungsbeispiel.
Fig. 14 zeigt eine Verstärkerschaltung gemäß einem vierten Ausführungsbeispiel der Erfindung. Das vierte Ausführungsbeispiel entspricht der dritten vorläufigen Ausführungsform gemäß Fig. 7, mit der Ausnahme, dass die beim ersten Ausführungsbeispiel gemäß Fig. 10 verwendete Spannungs-Strom-Umsetzerschaltung 2 mit dem ersten Ausgangsknotenpunkt 2c und dem zweiten Ausgangsknotenpunkt 2d beim vierten Ausführungsbeispiel als Spannungs-Strom- Umsetzerschaltung 2 Verwendung findet.
In Fig. 14 bezeichnen gleiche Symbole wie in den Fig. 7 und 10 gleiche oder entsprechende Bauteile. Die Spannungs- Strom-Umsetzerschaltung 2 entspricht derjenigen des ersten Ausführungsbeispiels gemäß Fig. 10, mit der Ausnahme, dass eine Spannungsverschiebungseinrichtung zur Zuführung einer in Bezug auf die Spannung am Ausgangsknotenpunkt 2c (der nachstehend als erster Ausgangsknotenpunkt bezeichnet wird) verschobenen Spannung zwischen den ersten Ausgangsknotenpunkt 2c und den zweiten Ausgangsknotenpunkt 2d, d. h., zwischen die Drain-Elektrode des sechsten Transistors Q6 und die Drain-Elektrode des vierten Transistors Q4, geschaltet ist. Anders ausgedrückt, der erste Ausgangsknotenpunkt 2c ist mit der Drain-Elektrode des sechstens Transistors Q6 verbunden, während der zweite Ausgangsknotenpunkt 2d mit der Drain-Elektrode des vierten Transistors Q4 verbunden ist. Die verschobene Spannung stellt eine in Bezug auf die am ersten Ausgangsknotenpunkt 2c auftretende erste Spannung unterschiedliche zweite Spannung dar, die eine veränderliche Phase in Bezug auf die erste Spannung aufweist und dem zweiten Ausgangsknotenpunkt 2d der Spannungs-Strom-Umsetzerschaltung 2 zugeführt wird. Diese Spannungsverschiebungseinrichtung umfasst einen p- leitfähigen MOS-Transistor Q18 (der nachstehend als achtzehnter Transistor bezeichnet wird), dessen Source- Elektrode mit dem zweiten Ausgangsknotenpunkt 2d verbunden ist, während seine Drain- und Gate-Elektrode mit dem ersten Ausgangsknotenpunkt 2c zusammengeschaltet sind.
Der erste Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 ist mit dem Eingangsknotenpunkt 5a des zweiten Umsetzerabschnitts 5 der Signalumsetzerschaltung 3 verbunden, während der zweite Ausgangsknotenpunkt 2d der Spannungs-Strom-Umsetzerschaltung 2 mit dem Eingangsknotenpunkt 4a des ersten Umsetzerabschnitts 4 der Signalumsetzerschaltung 3 verbünden ist.
Die bei Nichtanstehen eines Signals am ersten Ausgangsknotenpunkt 2c der Spannungs-Strom- Umsetzerschaltung 2 auftretende Spannung ist derart eingestellt, dass sie gleich der der Gate-Elektrode des fünfzehnten Transistors Q15 des zweiten Umsetzerabschnitts 5 der Signalumsetzerschaltung 3 zugeführten Vorspannung ist, während die bei Nichtanstehen eines Signals am zweiten Ausgangsknotenpunkt 2d der Spannungs-Strom- Umsetzerschaltung 2 auftretende Spannung derart eingestellt ist, dass sie der bei Nichtanstehen eines Signals am ersten Ausgangsknotenpunkt 2c auftretenden Spannung plus der Source-Drain-Spannung VGS (Spannungsabfall als Diode) des achtzehnten Transistors Q18 entspricht, d. h., sie ist auf die gleiche Spannung eingestellt wie die der Gate-Elektrode des neunten Transistors Q9 im ersten Umsetzerabschnitt 4 der Signalumsetzerschaltung 3 zugeführte Vorspannung.
Das in der vorstehend beschriebenen Weise aufgebaute vierte Ausführungsbeispiel besitzt die gleichen vorteilhaften Eigenschaften wie das dritte vorläufige Ausführungsbeispiel gemäß Fig. 7.
Fig. 15 zeigt eine Verstärkerschaltung mit einem CMOS- Operationsverstärker mit AB-Verstärkung (Klasse AB) gemäß einem fünften Ausführungsbeispiel der Erfindung. Das fünfte Ausführungsbeispiel entspricht dem vierten Ausführungsbeispiel gemäß Fig. 14, mit der Ausnahme, dass die Spannungsverschiebungseinrichtung einen n-leitfähigen MOS-Transistor Q18 aufweist, während im Falle des vierten Ausführungsbeispiels bei der Spannungsverschiebungseinrichtung ein p-leitfähiger MOS- Transistor Q18 Verwendung findet.
Das in der vorstehend beschriebenen Weise aufgebaute fünfte Ausführungsbeispiel besitzt die gleichen Vorteile wie das vierte Ausführungsbeispiel.
Fig. 16 zeigt eine Verstärkerschaltung gemäß einem sechsten Ausführungsbeispiel der Erfindung. Das sechste Ausführungsbeispiel entspricht dem vierten Ausführungsbeispiel gemäß Fig. 14, mit der Ausnahme, dass die Spannungsverschiebungseinrichtung z. B. ein Widerstandsbauelement umfasst, das von einer Polysiliciumschicht gebildet wird, während im Falle des vierten Ausführungsbeispiels bei der Spannungsverschiebungseinrichtung der p-leitfähige MOS- Transistor Q18 Verwendung findet.
Das in der vorstehend beschriebenen Weise aufgebaute sechste Ausführungsbeispiel besitzt die gleichen vorteilhaften Eigenschäften wie das vierte Ausführungsbeispiel.
Zusammengefasst weist somit eine Ausgangsschaltung 1 einen zwischen einen Versorgungsspannungs-Knotenpunkt und einen Ausgangsknotenpunkt geschalteten p-leitfähigen MOS- Transistor Q1 und einen zwischen einen Massespannungs- Knotenpunkt und den Ausgangsknotenpunkt geschalteten n- leitfähigen MOS-Transistor Q2 auf. Eine Spannungs-Strom- Umsetzerschaltung 2 gibt eine der Spannungsdifferenz zwischen einem Eingangssignal und einer Vergleichsspannung entsprechende Spannung ab. In Abhängigkeit vom Ausgangssignal der Spannungs-Strom-Umsetzerschaltung 2 steuert eine Signalumsetzerschaltung 3 die Spannung an der Gate-Elektrode des MOS-Transistors Q1 mit einer zweiten vorgegebenen Spannung als Referenzspannung und steuert die Spannung an der Gate-Elektrode des n-leitfähigen MOS- Transistors Q2 mit einer ersten vorgegebenen Spannung als Referenzspannung.

Claims

1. Verstärkerschaltung, mit

einer Ausgangsschaltung (1) mit einem einen p- leitfähigen MOS-Transistor umfassenden und zwischen einen Stromversorgungsspannungs-Knotenpunkt und einen Ausgangsknotenpunkt (1c) geschalteten ersten Transistor (Q1), dessen Gate-Elektrode mit einem ersten Eingangsknotenpunkt (1a) verbunden ist, und einem einen n-leitfähigen MOS-Transistor umfassenden und zwischen einen Massespannungs-Knotenpunkt und den Ausgangsknotenpunkt geschalteten zweiten Transistor (Q2), dessen Gate-Elektrode mit einem zweiten Eingangsknotenpunkt (1b) verbunden ist,

einer Spannungs-Strom-Umsetzerschaltung (2) mit einem invertierten Eingangsknotenpunkt, dem ein Eingangssignal zugeführt wird, und einem nichtinvertierten Eingangsknotenpunkt, dem eine Vergleichsspannung zugeführt wird, einem einen MOS- Transistor umfassenden dritten Transistor (Q3), dessen Gate-Elektrode mit dem invertierten Eingangsknotenpunkt verbunden ist, einem einen MOS-Transistor umfassenden vierten Transistor (Q4), dessen Gate-Elektrode mit dem nichtinvertierten Eingangsknotenpunkt, dessen Source- Elektrode zur Bildung eines Transistor-Differenzpaars mit dem dritten Transistor mit der Source-Elektrode des dritten Transistors und dessen Drain-Elektrode mit einem zweiten Ausgangsknotenpunkt (2d) verbunden sind, einem fünften Transistor (Q5), dessen Drain-Elektrode und dessen Gate-Elektrode gemeinsam mit der Drain-Elektrode des dritten Transistors verbunden sind, einem sechsten Transistor (Q6), dessen Gate-Elektrode zur Bildung einer Stromspiegelschaltung mit dem fünften Transistor mit der Gate-Elektrode des fünften Transistors und dessen Drain- Elektrode mit einem ersten Ausgangsknotenpunkt (2c) verbunden sind, und einer Spannungsverschiebungseinrichtung, die zwischen den ersten Ausgangsknotenpunkt und den zweiten Ausgangsknotenpunkt geschaltet ist, um die Spannung am ersten Ausgangsknotenpunkt zu verschieben und der Spannung am zweiten Ausgangsknotenpunkt zuzuführen,

einer Signalumsetzerschaltung (3), der die Spannung des ersten Ausgangsknotenpunkts (2c) der Spannungs-Strom- Umsetzerschaltung (2) zugeführt wird, um die Spannung am zweiten Eingangsknotenpunkt (1b) der Ausgangsschaltung in Bezug auf eine zweite vorgegebene Spannung zu steuern, die höher als die an dem Massespannungs-Knotenpunkt anliegende Spannung ist, und der außerdem die Spannung des zweiten Ausgangsknotenpunkts (2d) der Spannungs- Strom-Umsetzerschaltung zur Feinsteuerung des über einen ersten Wirkwiderstand (R1) fließenden Stroms zugeführt wird, um den dem ersten Eingangsknotenpunkt (1a) zugeführten Strom zur Erzielung einer Grobsteuerung der Stromausgangsleistung des ersten Transistors (Q1) der Ausgangsschaltung (1) in Bezug auf eine erste vorgegebene Spannung, die niedriger als die dem Stromversorgungsspannungs-Knotenpunkt zugeführte Stromversorgungsspannung und höher als die zweite vorgegebene Spannung ist, zu ändern, und

einer Rückkopplungsschaltung (8), die zwischen den Ausgangsknotenpunkt der Ausgangsschaltung und den invertierten Eingangsknotenpunkt der Spannungs-Strom- Umsetzerschaltung geschaltet ist.

2. Verstärkerschaltung nach Anspruch 1, bei der die Signalumsetzerschaltung (3) einen zweiten Umsetzerabschnitt (5), dem die Spannung des ersten Ausgangsknotenpunkts (2c) der Spannungs-Strom- Umsetzerschaltung (2) zugeführt wird, um die zugeführte Spannung zu dem zweiten Eingangsknotenpunkt (1b) der Ausgangsschaltung (1) zu übertragen, und einen ersten Umsetzerabschnitt (4) aufweist, dem die Spannung des zweiten Ausgangsknotenpunkts (2d) der Spannungs-Strom- Umsetzerschaltung (2) zugeführt wird, um eine Spannung mit veränderlicher Phase in Bezug auf die aufgenommene Spannung dem ersten Eingangsknotenpunkt (1a) der Ausgangsschaltung (1) zuzuführen.

3. Verstärkerschaltung nach Anspruch 1, bei der die Spannungsverschiebungseinrichtung einen p-leitfähigen MOS-Transistor aufweist.

4. Verstärkerschaltung nach Anspruch 1, bei der die Spannungsverschiebungseinrichtung einen n-leitfähigen MOS-Transistor aufweist.

5. Verstärkerschaltung nach Anspruch 1, bei der die Spannungsverschiebungseinrichtung eine Polysiliciumschicht aufweist.