DE69218543T2

DE69218543T2 - Eingangsschutzschaltung für Halbleiter gegen externe Überspannungen

Info

Publication number: DE69218543T2
Application number: DE69218543T
Authority: DE
Inventors: Motoaki Murayama
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1991-10-25
Filing date: 1992-10-16
Publication date: 1997-10-23
Anticipated expiration: 2012-10-17
Also published as: DE69218543D1; JPH05121670A; EP0538752B1; EP0538752A1; US5349227A

Description

Hintergrund der Erfindung

1. Erfindungsgebiet

Die Erfindung betrifft eine Eingangsschutzschaltung für eine Halbleitervorrichtung und insbesondere eine Eingangsschutzschaltung für eine Halbleitervorrichtung zum Schutz interner Schaltungen gegenüber einer anormalen Spannung (im Folgenden als "Überspannung" bezeichnet), die von außen an eine Signalleitung angelegt wird. 2. Beschreibung des Stands der Technik Eine herkömmliche Eingangsschutzschaltung für eine Halbleitervorrichtung mit einer CMOS-Halbleitervorrichtung der Art, auf die sich auch die Erfindung bezieht, ist in Fig. 1A gezeigt. Wie dort gezeigt wird, besteht die Eingangsschutzschaltung für die Halbleitervorrichtung aus einem MOS-Transistor vom N-Kanaltyp M1, der einen Drainanschluß (eine Diffusionsschicht vom N-Typ 103-1), der mit einer Signalleitung 8 verbunden ist, welche ihrerseits mit einem Anschluß 9 verbunden ist, einen Sourceanschluß (eine Diffusionsschicht 103-2 vom N-Typ) und eine Gateelektrode 5N hat, die beide mit einer Masseleitung 6 verbunden sind, und aus einem MOS-Transistor M2 vom P-Kanaltyp, der einen Drainanschluß (eine Diffusionsschicht 102-2 vom P-Typ), die mit der Signalleitung 8 verbunden ist, einen Sourceanschluß (eine Diffusionsschicht 102-1 vom P-Typ) und eine Gateelektrode 5P hat, die beide mit einer Energieversorgungsleitung 7 verbunden sind. Fig. 1B ist ein Äquivalentschaltdiagramm der obengenannten Eingangsschutzschaltung für die Halbleitervorrichtung.
Die oben beschriebene Eingangsschutzvorrichtung für eine Halbleiterschaltung arbeitet wie folgt. Wenn eine positive Überspannung bezüglich der Masseleitung 6 an die Signalleitung 8 anliegt, wird die überspannung über die seitliche NPN bipolare Wirkung des MOS-Transistors M1 vom N-Kanaltyp zur Masseleitung 6 abgeführt oder entladen, und wenn eine negative Überspannung an die Signalleitung 8 anliegt, wird eine parasitäre PN-Diode D1, die zwischen dem Drainanschluß 103-1 des MOS-Transistors M1 und einem Siliziumsubstrat vom P-Typ 1 besteht, vorwärts vorbelastet, so daß die Überspannung zur Masseleitung 6 abgeführt werden kann.
In ähnlicher Weise wird, wenn eine in Bezug auf die Energieversorgungsleitung 7 positive Überspannung an der Signalleitung 8 anliegt, eine zwischen dem Drainanschluß 102-2 des MOS-Transistors M2 vom P-Kanaltyp und einem N-Well 10 existierende PN-Diode D2 vorwärts vorbelastet, so daß die Überspannung in die Energieversorgungsleitung 7 abfließen kann. Andererseits, wenn eine negative Überspannung an die Signalleitung 8 angelegt wird, kann die Überspannung aufgrund des Drain-Durchbruchs des MOS-Transistors M2 vom P-Kanaltyp zu der Energieversorgungsleitung 7 abfließen.
Die bei der obengenannten herkömmlichen Eingangsschutzschaltung für eine Halbleitervorrichtung verwendete MOS- Halbleitervorrichtung hat für gewöhnlich einen Gateoxidfilm, dessen Dicke gleich jener der MOS-Halbleitervorrichtung einer internen Schaltung ist. Deshalb wird unter der Annahme, daß die Dicke des Gateoxidfilms z.B. 10 nm beträgt, die Betriebsspannung gleich 3,3 V, und das Eingabesignal hat einen TTL-Pegel (Transistor-Transistor-Logik-Pegel) von 5 V, wobei der Gateoxidfilm 11 der MOS-Halbleiterschutzschaltung konstant einem elektrischen Feld mit maximal 5,5 MV/cm ausgesetzt wird, wodurch der Fluß des Tunnelstroms (Fowler-Nordheim-Strom) durch die entsprechende Halbleitervorrichtung ermöglicht wird. Dieser Zustand bleibt konstant während des Betriebs der Halbleitervorrichtung bestehen, so daß der Gateoxidfilm sich allmählich verschlechtert, was möglicherweise zu einem Isolationsdurchbruch und zu der Unfähigkeit der MOS-Halbleitervorrichtung zum Arbeiten als Schutzvorrichtung führen kann. Dies ist eines der Probleme bei der herkömmlichen Eingangsschutzschaltung für eine Halbleitervorrichtung, die durch die Erfindung gelöst werden sollen.
Das Dokument "Proceedings of the IEEE 1988 CUSTOM INTEGRATED CIRCUITS CCNFERENCE, ROCHESTER, Mai 16-19, Seiten 27.2.1-27.2.4 offenbart eine widerstandslose ESD-Schutzvorrichtung.

Zusammenfassung der Erfindung

Es ist eine Aufgabe der Erfindung, die Probleme der bekannten Eingangsschutzschaltung für eine Halbleitervorrichtung zu überwinden und eine verbesserte Eingangsschutzschaltung für eine Halbleitervorrichtung zu schaffen, bei der der Widerstand gegen Überspannungen, die von außen an eine Signalleitung angelegt werden, effektiv verbessert wird.

Kurze Beschreibung der Zeichnungen

Die obengenannten Aufgaben, Merkmale und Vorteile der Erfindung werden aus der folgenden Beschreibung der bevorzugten Ausführungsformen der Erfindung, die unter Bezug auf die beiliegenden Zeichnungen erläutert wird, verdeutlicht. In den Zeichnungen zeigt:
Fig. 1A eine schematische Querschnittsansicht, die eine herkömmliche Eingangsschutzschaltung für eine Halbleitervorrichtung des die Erfindung betreffenden Typs zeigt;
Fig. 1B ein Äquivalentschaltdiagramm der in Fig. 1A gezeigten bekannten Schaltung;
Fig. 2A eine schematische Querschnittsansicht, die eine Eingangsschutzschaltung für eine Halbleitervorrichtung zeigt, die durch die Erfindung nicht abgedeckt ist;
Fig. 2B ein Äquivalentschaltdiagramm der in Fig. 1A gezeigten Schaltung; und
Fig. 3 ein Äquivalentschaltdiagramm einer erfindungsgemäßen Vorrichtung.
Beschreibung der bevorzugten Ausführungsformen Nun wird eine nicht von der Erfindung abgedeckte Ausführungsform unter Bezug auf die beiliegenden Zeichnungen beschrieben, wobei gleiche oder ähnliche Bezugszeichen und Nummern jeweils gleiche oder ähnliche Elemente bezeichnen.
Fig. 2A und 2B zeigen jeweils eine schematische Querschnittsansicht und ein Äquivalentschaltdiagramm, die eine Eingangsschutzschaltung für eine Halbleitervorrichtung zeigen, welche durch die Erfindung nicht abgedeckt ist.
Wie in den Zeichnungen gezeigt wird, ist auf einem Oberflächenabschnitt eines Siliziumsubstrats 1 vom P-Typ ein seitlicher (lateraler) NPN-Bipolartransistor Q und ein Metall- Isolator-Halbleitertransistor (MIS-Transistor) vom N-Kanaltyp ausgebildet, der z.B. einen MOS-Transistor M3 mit einem isolierenden Gateoxidfilm enthält, wobei der Feldoxidfilm 4 eine Dicke von 0,6 µm hat.
Insbesondere hat der seitliche NPN-Bipolartransistor Q einen Emitter (Diffusionsschicht 3-4 vom N-Typ) und eine Basis (Siliziumsubstrat 1 vom P-Typ), die beide mit der Masseleitung 6 verbunden sind, und einen Kollektor (Diffusionsschicht 3-3 vom N-Typ), die mit der Signalleitung 8 verbunden ist. Desweiteren hat der MOS-Transistor M3 vom N- Kanaltyp eine Source (Diffusionsschicht 3-1 vom N-Typ) und eine Gateelektrode 5, die beide mit der Energieversorgungsleitung 7 verbunden sind, und einen Drain (Diffusionsschicht 3-2 vom N-Typ), der mit der Signalleitung 8 verbunden ist.
In den Figuren 2A und 2B ist ein Anschluß 9 ein Kontaktieranschluß, der auf dem Halbleiterchip ausgebildet ist, und ist mit einem Signalanschluß (in den Zeichnungen nicht gezeigt) der IG-Packung (IG-Package) verbunden. Ein ähnlicher Anschluß ist für den Masseanschluß GND und den Energieversorgungsanschluß Vcc im Halbleiterchip vorgesehen. Die Masseleitung 6, die Energieversorgungsleitung 7 und die Signalleitung 8 usw. sind z.B. Aluminiumzwischenverbindungsschichten, die in dem Halbleiterchip ausgebildet sind. Die Gateelektrode 5 des MOS-Transistors M3 vom N-Kanaltyp ist aus dem gleichen Material wie bei dem MOS-Transistor gebildet, der eine interne Schaltung bildet (nicht gezeigt). Desweiteren sind die Diffusionsschichten 3-1 bis 3-4 vom N- Typ gleichzeitig mit den Source-/Drain-Bereichen der MOS- Transistoren vom N-Kanaltyp der internen Schaltung ausgebildet.
Im Folgenden wird erläutert, wie die extern an die Halbleitervorrichtung angelegte Überspannung abgeführt wird.
Wenn eine in Bezug auf die Masseleitung 6 positive Überspannung an die Signalleitung 8 über den Anschluß 9 angelegt wird, ist der seitliche NPN-Bipolartransistor Q in Betrieb, wodurch die Überspannung zur Masseleitung 6 abgeführt wird. Andererseits, wenn eine negative Überspannung an die Signalleitung 8 angelegt wird, wird die PN-Diode, die durch den Kollektor 3-3 und die Basis (Siliziumsubstrat 1 vom P-Typ) des Transistors Q gebildet ist, vorwärts vorbelastet, wodurch die Überspannung zur Masseleitung 6 abgeführt wird.
In ähnlicher Weise wird, wenn eine in Bezug auf die Energieversorgungsleitung 7 positive Überspannung an die Signalleitung 8 angelegt wird, diese Überspannung zu der Energieversorgungsleitung 7 aufgrund des Durchbruchs des MOS- Transistors M3 vom N-Kanal-Typ abgeführt, und wenn eine negative Überspannung an die Signalleitung 8 angelegt wird, wird der MOS-Transistor M3 vom N-Kanaltyp leitfähig, und die Überspannung kann zur Energieversorgungsleitung 7 über den MOS-Transistor M3 abgeführt werden.
Bei dieser Ausführungsform ist die Gateelektrode 5 vom MOS- Transistor M3 vom N-Kanaltyp mit der Energieversorgungsleitung 7 verbunden, aber sie kann stattdessen mit der Signalleitung 8 verbunden sein, wie es durch die strichpunktierte Linie in den Figuren 2A und 2B gezeigt ist.
Desweiteren ist es möglich, wenn zwei MOS-Transistoren M3 und M4 vom N-Kanaltyp parallel zwischen der Energieversorgungsleitung 7 und der Signalleitung 8 geschaltet sind, wie es in Fig. 3 gezeigt ist, wobei eine der Gateelektroden mit der Energieversorgungsleitung 7 und die andere mit der Signalleitung 8 verbunden ist, den Effekt des Eingangsschutzverhaltens weiter zu verbessern.

Claims

1. Eingabeschutzschaltung für Halbleiter, die zwischen einer Leistungsquellenleitung (7) und einer Masseleitung (6) ausgebildet und über eine Signalleitung (8) mit einer internen Schaltung verbunden ist, wobei die Eingabeschutzschaltung für Halbleiter enthält:

einen bipolaren Transistor (Q) vom NPN-Typ mit einem Kollektor (3-3), der mit der sich zu einem Anschluß (9) erstreckenden Signalleitung (8) verbunden ist, und mit einem Emitter (3-4) und einer Basis (1) die gemeinsam mit der Nasseleitung (6) verbunden sind;

einem ersten MIS-Transistor (M3) vom N-Kanal-Typ, bei dem entweder der Drainanschluß (3-2) oder der Source-Anschluß (3-1) mit der Signalleitung (8) verbunden ist, und der andere Drain-Anschluß bzw. Source-Anschluß mit der Leistungsquellenleitung (7) verbunden ist, der erste N-Kanal-MIS- Transistor (M3) eine Schwellenspannung hat, die höher als die von der Leistungsquellenleitung (7) zugeführte Leistungsquellenspannung (Vcc) ist und einen gateisolierenden Film (4) hat, der dicker als ein gateisolierender Film eines MIS-Transistors ist, der die interne Schaltung bildet; gekennzeichnet durch

einen zweiten MIS-Transistor (M4) vom N-Kanal-Typ, der parallel zu dem ersten MIS-Transistor (M3) vom N-Kanal-Typ geschaltet ist, wobei entweder der Gateanschluß des ersten oder des zweiten MIS-Transistors (M3, M4) vom N-Kanal-Typ mit der Signalleitung (8) verbunden ist, und der Gateanschluß des anderen MIS-Transistors vom N-Kanal-Typ mit der Leistungsquellenleitung (7) verbunden ist.