DE10228337A1

DE10228337A1 - Halbleitervorrichtung mit einer ESD-Schutzvorrichtung

Info

Publication number: DE10228337A1
Application number: DE10228337A
Authority: DE
Inventors: Morihisa Hirata
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2001-06-25
Filing date: 2002-06-25
Publication date: 2003-07-17
Also published as: GB2381951B; US6670679B2; CN1404149A; GB0214649D0; TW548822B; GB2381951A; JP2003007833A; US20020195648A1

Abstract

Eine Schutzschaltung enthält einen Schwebegate-MOSFET (104) mit einem Source-Drain-Pfad, der zwischen einer I/O-Leitung (102) und einer Quellenleitung oder einer Masseleitung (VSS) angeschlossen ist, ein mit der I/O-Leitung (102) verbundenes Steuergate (105) und ein mit der Quellenleitung oder der Masseleitung (VSS) verbundenes Schwebegate (106).

Description

(a) Bereich der Erfindung

Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung mit einer ESD- (elektrostatische Entladung)-Schutzschaltung und insbesondere auf eine Halbleitervorrichtung mit einer ESD-Schutzschaltung zum Schützen der internen Schaltung der Halbleitervorrichtung gegen einen ESD-Durchbruch.

(b) Beschreibung der verwandten Technik

Eine integrierte Halbleiterschaltung (oder eine Halbleitervorrichtung), die auf einem Halbleitersubstrat hergestellt wird, enthält im Allgemeinen solche Halbleiterbauteile wie MOSFETs. Es ist bekannt, dass MOSFETs gegenüber einem ESD-Durchbruch anfällig sind, wobei solch eine übermäßig hohe Eingangsspannung wie ein elektrostatischer Spannungspuls in die Halbleitervorrichtung eindringt und sie beschädigt. Somit ist für die Halbleitervorrichtung ein Verfahren zum Schützen der Halbleiterbauteile in der Halbleitervorrichtung gegen den Schaden erforderlich, der durch einen ESD-Durchbruch bewirkt wird. Bislang ist für dieses Verfahren eine große Anzahl von Vorschlägen gemacht und benutzt worden.
Zusammen mit der höheren Integration der Halbleitervorrichtung als auch Entwicklungen für eine niedriger Betriebsspannung und deren geringeren Stromverbrauch haben die Halbleiterbauteile, die die Halbleitervorrichtung bilden, immer geringere Ausmaße und steigen somit in der Anzahl pro Flächeneinheit an. Dies führt zu einem Anstieg in der Wahrscheinlichkeit des ESD-Durchbruchs der Halbleiterbauteile, insbesondere der MOSFETs, die geringere Ausmaße haben und in einer höheren Dichte gepackt sind.
Bei der Halbleitervorrichtung, die Halbleiterbauteile mit geringeren Ausmaßen enthält, ist die Betriebsspannung der Peripherieschaltung im Allgemeinen höher als die Betriebsspannung der internen Schaltung. Zum Beispiel wird die Peripherieschaltung mit einer 5V-Stromquelle betrieben, wohingegen die interne Schaltung von einer 2V- Stromquelle betrieben wird. Dementsprechend haben die Gate-Isolationsschichten des MOSFET in der Peripherieschaltung eine größere Dicke als in der internen Schaltung.
Zusätzlich wird bei der Halbleitervorrichtung immer mehr ein System-auf-Chip-Aufbau mit einer Kombination von Speicher, Logik- und Analogschaltungen verwandt. Unter anderem enthält die Kombinationsvorrichtung mit einem Flashspeicher oder einem nichtflüchtigen Speicher und einer Logikschaltung eine größere Anzahl von Schwebegate-MOSFETs. Bislang werden Schwebegate-MOSFETs nicht bei einer Halbleitervorrichtung mit nichtflüchtigem Speicher benutzt.

Eine herkömmliche ESD-Schutzschaltung zum Schützen einer Halbleitervorrichtung wird in JP-A-63-202056 beschrieben. Fig. 1A zeigt die beschriebene ESD-Schutzschaltung und Fig. 1B zeigt davon eine schematische Schnittansicht.

In Fig. 1A ist ein Eingang 72 mit einem Eingabeanschluss 71 an einem Ende verbunden und ist an dem anderen Ende auch mit einem Gate eines MOSFET in einer nicht gezeigten internen Schaltung verbunden. Ein ESD-Schutz-nMOSFET 73 ist zwischen der Eingangsleitung 72 und der Masseleitung VSS angeschlossen, wobei der nMOSFET 73 ein Gate hat, das auf Massepotential (VSS-Potential) gehalten wird.

Allgemein hat der wie oben beschriebene nMOSFET 73 große Ausmaße. Obwohl die ESD-Schutzschaltung darin den Einzel-nMOSFET 73 enthält, wirkt der nMOSFET 73 als ein bipolarer Transistor auf die Eingabe eines Hochspannungspulses. In Fig. 1A ist somit ein parasitärer bipolarer Transistor 74 zwischen der Eingangsleitung 72 und der Masseleitung dargestellt.

In Fig. 1B ist der Schutz-nMOSFET 73 auf einem p-leitenden Halbleitersubstrat 75 gebildet, wobei ein n⁺-Diffusionsbereich 76, der ein Drain darstellt und mit dem Eingabeanschluss 71 verbunden ist, durch eine überliegende Gateelektrode 77 umgeben wird, die von einem anderen n⁺-Diffusionsbereich 78 umgeben ist, der eine Source darstellt. Der parasitäre bipolare NPN-Transistor 74, der durch Strichlinien dargestellt ist, enthält eine Basis bei dem Halbleitersubstrat 75, einen Emitter an der Source 78 des nMOSFET 73 und einen Kollektor an den Drain 76 des nMOSFET 73. Es ist zu beachten, dass die Source 78 mit der Masseleitung VSS verbunden ist und dass der Eingabeanschluss 71, der durch eine metallische Anschlussfläche durchgeführt ist, über den Drain 76 gebildet wird.

Wenn eine übermäßig hohe Eingangsspannung an das Drain 76 über die Eingangsleitung 71 angelegt wird, tritt bei den herkömmlichen Halbleitervorrichtungen von Fig. 1A und 1B ein Lawinendurchbruch zuerst an dem p-n-Übergang auf, der genau unter der Gateelektrode 77 zwischen dem Halbleitersubstrat 75 und dem Drain 76 gebildet wird. Der Lawinendurchbruch erzeugt eine große Anzahl von Defektelektronen als Majoritätsladungsträger. Die so erzeugten Defektelektronen erhöhen das Potential des Halbleitersubstrates 15 auf eine positive Seite, was ermöglicht, den parasitären bipolaren Transistor in einem Zurückschnappmodus (snapback mode) zu betreiben.

Der Zurückschnappmodus des parasitären bipolaren Transistors schaltet den nMOSFET ein, welcher sich entlädt und das Potential des Drains 76 senkt, das durch die übermäßig hohe Eingangsspannung bewirkt wurde.

Der Lawinendurchbruch des p-n-Übergangs ist in dem nMOSFET mit größeren Abmessungen im Allgemeinen lokal. In diesem Fall bleibt der bipolare Modus, der durch den Lawinendurchbruch bewirkt wurde, in dem begrenzten Bereich des uMOSFET, wo der Durchbruch zuerst auftrat. Somit wird wahrscheinlich der lokale Bereich, an dem der Lawinendurchbruch zuerst auftrat, durch den ESD-Durchbruch beschädigt. Die Lokalität des bipolaren Modus des nMOSFET wird durch eine LDD-Struktur der Diffusionsbereiche erhöht, wobei der lokale Durchbruch wahrscheinlicher in dem MOSFET mit der LDD-Struktur ist.

Zusätzlich ist der nMOSFET für Schäden durch einen Durchbruch in dessen Gate-Isolationsschicht anfällig. Der Durchbruch in der Gate-Isolationsschicht geschieht häufiger für den Fall, dass der MOSFET geringere Abmessungen hat. Es wird angenommen, dass der Durchbruch in der Gate-Isolationsschicht des Spannungsanstiegs des Halbleitersubstrates zuzuschreiben ist, der durch den Lawinendurchbruch bewirkt wird, der eine große Anzahl von Defektelektronen erzeugt. Die Defektelektronen, die in die Gate- Isolationsschicht 17 von dem Halbleitersubstrat 15 eindringen, erhöhen das Potential der Gate-Isolationsschicht im Vergleich zum Halbleitersubstrat 15.

Fig. 2 zeigt eine andere herkömmliche ESD-Schutzschaltung, bei der eine Eingangsleitung 82 mit einem Eingangsanschluss 81 und auch mit einem Gate des MOSFET in einer nicht gezeigten internen Schaltung verbunden wird. Die Schutzschaltung enthält einen pMOSFET 83, der zwischen der Hochspannungsstromquellenleitung (VCC-Leitung) und der Eingangsleitung 82 angeschlossen ist, und einen uMOSFET 84, der zwischen der Eingangsleitung 82 und der Masseleitung VSS angeschlossen ist. Der pMOSFET 83 hat ein Gate und ein Rückgate (oder Mulde), die beide mit der VCC- Leitung verbunden sind. Das nMOSFET 84 hat ein Gate und ein Rückgate (oder Mulde), die beide mit der Masseleitung VSS verbunden sind.

Wenn eine übermäßig hohe Eingangsspannung mit positiver Polarität an den Eingangsanschluss 81 angelegt wird, werden auf Grund des Lawinendurchbruchs des p-n-Übergangs, der auf dem Drain des nMOSFET 84 gebildet wurde, Defektelektronen erzeugt. Die Defektelektronen erhöhen das Potential des Halbleitersubstrates und erlauben damit, den uMOSFET 84 in einem bipolaren Modus zu betreiben, und bewirken einen Zurückschnappdurchbruch. Wenn eine übermäßig hohe Spannung mit negativer Polarität an den Eingangsanschluss 81 angelegt wird, werden entsprechend auf Grund des Lawinendurchbruchs des p-n-Übergangs, der auf dem Drain des pMOSFET 83 gebildet ist, Elektronen erzeugt. Die Elektronen senken das Potential des Halbleitersubstrates und erlauben damit, den pMOSFET in einem bipolaren Modus zu betreiben, und sie bewirken einen Zurückschnappdurchbruch. Es ist zu beachten, dass der p-n-Übergang des Drains vorwärts gespannt ist, wenn eine der übermäßig hohen Spannungen, wie oben beschrieben, an den Eingangsanschluss 81 angelegt wird. Der ESD geschieht durch den p-n-Übergang, der eine Diode darstellt.

Wenn eine hohe Eingangsspannung, die keinen Lawinendurchbruch bewirkt, an den Eingangsanschluss angelegt wird, kann bei der herkömmlichen Schutzschaltung von Fig. 2 die Schutzschaltung nicht auf die hohe Eingangsspannung antworten. Da die Lawinendurchbruchsspannung nicht auf einen hinreichend niedrigen Pegel abgestimmt werden kann, ist es schwierig, eine Schutzschaltung der Fig. 2 mit der gewünschten Betriebsspannung zu erhalten. Dagegen ist es möglich, eine Schutzschaltung der Fig. 1A mit einer gewünschten Betriebsspannung zu erhalten, weil eine geringere Gatelänge und eine geringere Dicke der Gate-Isolationsschicht dem MOSFET erlauben, auf eine niedrigere Pulsspannung zu antworten und ein ESD zu erzeugen.

Bei den gegenwärtigen Halbleitervorrichtungen hat die Spannungsfestigkeit des p-n- Übergangs die Tendenz, die erwartete Spannung zu übersteigen, die durch die Verkleinerung der feineren Muster der MOSFETs bestimmt ist. Zusätzlich ist bei solchen nichtflüchtigen Speichern, wie Flash-EEPROM, die Programm-/Schreibspannung beträchtlich höher als die Stromquellenspannung. Dementsprechend tritt häufig ein Durchbruch der Gate-Isolationsschicht vor dem Lawinendurchbruch des p-n-Überganges auf.

Als ein gemeinsames Problem bei den Schutzschaltungen von den Fig. 1A und 2 haben die MOSFETs, die in den Schutzschaltungen bereitgestellt werden, größere Ausmaße im Vergleich mit den anderen MOSFETs in der internen Schaltung. Zum Beispiel hat der MOSFET in der Schutzschaltung eine Gatelänge (L) von 1 µm und eine Gatebreite (W) von 500 µm. Für diesen Zweck enthält der MOSFET in der Schutzschaltung zehn Einheits-MOSFETs, die parallel bei jeder eine Gateelektrode mit z. B. einer Gatebreite von 50 µm aufweisen. Bei diesem Aufbau hat der lokale Lawinendruchbruch die Neigung, unter den zehn MOSFET-Einheiten eine bestimmte MOSFET-Einheit zu aktivieren, wobei der Durchschlagstrom, der auf die einzelne MOSFET-Einheit konzentriert ist, dieselbe und somit die Schutzschaltung selber beschädigt.

Fig. 3 zeigt eine andere herkömmliche Schutzschaltung, bei der ein nMOSFET 93 zwischen der Eingangsleitung 92 und der Masseleitung VSS angeschlossen ist, wobei der nMOSFET 93 eine Gateelektrode aufweist, die über eine Kapazität 94 mit der I/O-Leitung 92 und über einen Widerstand 95 mit der Masseleitung VSS verbunden ist.

Wenn bei der Schutzschaltung von Fig. 3 ein elektrostatischer Hochspannungspuls an die I/O-Leitung 92 angelegt wird, wird die Gatespannung des nMOSFET 93 vorübergehend über die Kapazität 94 angehoben, wobei der nMOSFET 93 ausgeschaltet wird, um eine elektrostatische Entladung (oder ESD) zu bewirken. Durch Setzen des Widerstandswerts des Widerstandes 95 auf einen geeigneten Wert, kann die Betriebsspannung des nMOSFET 93 eingestellt werden.

Die Schutzschaltung der Fig. 3 ist effektiver zur Steuerung der Betriebsspannung im Vergleich zu den Schutzschaltungen von den Fig. 1A und 2, bei denen die Lawinendurchbruchspannung des p-n-Übergangs schwierig zu steuern ist. Allerdings hat die Schutzschaltung der Fig. 3 einen Nachteil darin, dass diese Art von nMOSFET nicht als ein Ausgangspuffer verwendet werden kann.

In Anbetracht der obigen Probleme bei den herkömmlichen Verfahren, ist es eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung mit einer ESD-Schutzschaltung mit einem begrenzten Bereich für die Schutzschaltung und einer vereinfachten Struktur zur Verfügung zu stellen, die fähig ist, die interne Schaltung der Halbleitervorrichtung gegen einen ESD-Durchbruch zu schützen.

Die vorliegende Erfindung stellt eine Halbleitervorrichtung zur Verfügung, die ein Halbleitersubstrat, eine interne, auf dem Halbleitersubstrat gebildete Schaltung und eine Schutzschaltung zum Schützen der internen Schaltung gegen einen elektrostatischen Entladungsdurchbruch enthält, wobei die Schutzschaltung mindestens einen ersten Schwebegate-MOSFET enthält, wobei der erste Schwebegate-MOSFET einen Source- Drain-Pfad, der zwischen einer Eingangs-/Ausgangsleitung (I/O-Leitung) und einer Konstantspannungsleitung angeschlossen ist, ein mit der I/O-Leitung verbundenes Steuergate und ein Schwebegate hat, das mit der Konstantspannungsleitung oder einer ersten Leitung verbunden ist.

Die vorliegende Erfindung stellt auch eine Halbleitervorrichtung zur Verfügung, die ein Halbleitersubstrat, eine interne, auf dem Halbleitersubstrat gebildete Schaltung und eine Schutzschaltung zum Schützen der internen Schaltung gegen einen elektrostatischen Durchbruch enthält, wobei die Schutzschaltung mindestens einen ersten Schwebegate- MOSFET enthält, wobei der erste Schwebegate-MOSFET ein Source-Drain-Pfad, der zwischen einer ersten I/O-Leitung und einer zweiten I/O-Leitung angeschlossen ist, ein mit der ersten I/O-Leitung verbundenes Steuergate und ein mit einer Masseleitung verbundenes Schwebegate hat.

In Übereinstimmung mit einer Halbleitervorrichtung der vorliegenden Erfindung wird der Schwebegate-MOSFET zuerst auf Grund des Spannungsanstieges des Schwebegates, das eine übermäßig hohe Eingangsspannung empfängt und somit Defektelektronen in dem Halbleitersubstrat erzeugt, in einem Abschnürmodus (pinch-off) betrieben. Die so erzeugten Defektelektronen lösen aus, dass der Schwebegate-MOSFET auf Grund der Präsenz eines parasitären bipolaren Transistors in dem Schwebegate-MOSFET in einem einheitlichen bipolaren Modus betrieben wird. Der einheitliche bipolare Modusbetrieb des Schwebegate-MOSFET erlaubt davon einen Zurückschnappdurchbruch, wodurch die Schutzschaltung die interne Schaltung gegen die übermäßig hohe Eingangsspannung schützen kann, die z. B. im Vergleich mit einem Taktsignal eine relativ niedrigere Spannung haben kann, ohne einen Schaden an der Schutzvorrichtung selber zu verursachen.

Die obigen und andere Aufgaben, Eigenschaften und Vorteile der vorliegenden Erfindung werden unter Bezug auf die beiliegenden Zeichnungen und von der folgenden Beschreibung offensichtlicher werden.
Fig. 1A ist ein Ersatzschaltdiagramm einer herkömmlichen ESD-Schutzschaltung und
Fig. 1B ist eine Schnittansicht der Schutzschaltung von Fig. 1A.
Fig. 2 ist ein Ersatzschaltdiagramm einer anderen herkömmlichen ESD-Schutzschaltung.
Fig. 3 ist ein Ersatzschaltdiagramm einer anderen herkömmlichen ESD-Schutzschaltung.
Fig. 4 ist ein Ersatzschaltdiagramm einer ESD-Schutzschaltung nach einem ersten Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 5 ist ein Ersatzschaltdiagramm einer anderen ESD-Schutzschaltung nach dem ersten Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 6 ist eine Draufsicht auf die ESD-Schutzschaltung von Fig. 4.
Fig. 7 ist eine Schnittansicht entlang der Linie VII-VII in Fig. 6 von der ESD- Schutzschaltung von Fig. 4.
Fig. 8 ist ein Graph der Drainstromcharakteristiken der Schutzschaltung nach dem ersten Ausführungsbeispiel und der herkömmlichen Schutzschaltung.
Fig. 9 ist ein Ersatzschaltdiagramm einer ESD-Schutzschaltung nach einem zweiten Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 10 ist ein Ersatzschaltdiagramm einer ESD-Schutzschaltung nach einem dritten Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 11 ist ein Ersatzschaltdiagramm einer ESD-Schutzschaltung nach einem vierten Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 12A ist eine schematische Schnittansicht einer ESD-Schutzschaltung nach einem fünften Ausführungsbeispiel der vorliegenden Erfindung und Fig. 12B ist ein Ersatzschaltdiagramm der ESD-Schutzschaltung von Fig. 12A.
Fig. 13A und 13B sind Graphen, die das Spannungsprofil in dem fünften Ausführungsbeispiel zeigen.
Fig. 14 ist ein Graph, der den Effekt des fünften Ausführungsbeispiels zeigt.
Die vorliegende Erfindung wird jetzt näher unter Bezug auf die beiliegenden Zeichnungen beschrieben. Unter Bezug auf Fig. 4 enthält eine ESD-Schutzschaltung (im Folgenden einfach als Schutzschaltung bezeichnet) nach einem ersten Ausführungsbeispiel der vorliegenden Erfindung einen Schwebegate-nMOSFET 104, der zwischen einer Eingabe-/Ausgabeleitung (I/O-Leitung) 102, die mit einem Eingabe-/Ausgabeanschluss (I/O- Anschluss) 101 verbunden ist, und einer Masseleitung VSS angeschlossen ist. Die I/O- Leitung 102 ist mit einem Gate eines MOSFET in einer internen Schaltung über einen Schutzwiderstand 103 verbunden.
Der nMOSFET 104 enthält ein mit der I/O-Leitung 102 verbundenes Steuergate 105, ein Schwebegate 106, das mit der Masseleitung VSS über einen Schwebegatewiderstand 107 verbunden ist, und ein Rückgate 108, das mit der Masseleitung VSS über einen Rückgatewiderstand 109 verbunden ist.
Unter Bezug auf Fig. 5 ist eine andere Schutzschaltung nach dem ersten Ausführungsbeispiel der Schutzschaltung von Fig. 4 ähnlich, außer dass anstelle des nMOSFET 104 von Fig. 4 ein Schwebegate-pMOSFET 104a zwischen der I/O-Leitung 102 und der Masseleitung VSS angeschlossen ist. Der Schwebegate-pMOSFET 104a enthält ein mit der I/O-Leitung 102 verbundenes Steuergate 105a, ein Schwebegate 106a, das mit der Masseleitung VSS über einen Schwebegatewiderstand 107a verbunden ist, und ein Rückgate 108a, das mit der Masseleitung VSS über einen Rückgatewiderstand 109a verbunden ist.
In Bezug auf Fig. 6, das die Struktur der Schutzschaltung von Fig. 4 zeigt, erstreckt sich die I/O-Leitung 102 von dem I/O-Anschluss 101 und ist mit einer Vielzahl von Einzelfmgern 11 der Steuergateelektrode 105 des Schwebegate-nMOSFET 104 über Durchgangsöffnungen 110 verbunden. Eine Anzahl von Einzelfmgern 12 der Schwebegateelektrode 106 liegt unter den entsprechenden Fingern 11 der Steuergateelektrode 105 mit einer dazwischen liegenden Isolationsschicht. Die I/O-Leitung 102 ist auch über eine Anzahl von Zweigleitungen und eine Anzahl von Durchgangsöffnungen 112 mit den Draindiffusionsbereichen 13 verbunden.
Der Schwebegate-nMOSFET 104 enthält eine Anzahl von Sourcediffusionsbereichen 14, die jeweils entsprechenden Draindiffusionsbereichen 13 gegenüber liegen, wobei die Finger 11 und 12 der Steuer- und Schwebegateelektroden dazwischen angeordnet sind. Die Sourcediffusionsbereiche 14 sind mit den Zweigleitungen der Masseleitung VSS 15 über Durchgangsöffnungen 113 verbunden. Jeder Finger 11 der Schwebegateelektrode 12 ist mit der Masseleitung VSS 15 über eine Resistschicht 16 und eine Durchgangsöffnung 111 verbunden. Ein ringförmiger Diffusionsbereich 17 umgibt die Source- und Draindiffusionsbereiche 13 und 14.
Der Finger 12 der Schwebegateelektrode 106 wird aus Polysilizium hergestellt, das mit Fremdatomionen einer Konzentration von 10¹⁸ bis 10²⁰ Atomen/cm³ dotiert wird. Die Resistschicht 16 wird aus Polysilizium hergestellt, das mit Fremdatomionen zu einer Konzentration von 1/10 der Fremdatomkonzentration des Fingers 12 der Schwebegateelektrode 106 dotiert wird. Die Resistschichten 16 bilden den Schwebegatewiderstand 107.
Unter Bezug auf Fig. 7, hat der nMOSFET Source- und Draindiffusionsbereiche 14 und 13, die in einer p-Mulde 19 gebildet sind, die z. B. auf den Oberflächenbereich eines nleitenden Siliziumsubstrats 18 gebildet ist. Die p-Mulde 19 hat eine Fremdatomkonzentration von ungefähr 19¹⁷ Atomen/cm³. Eine Elementtrenn-(Isolations-)-Schicht 20 wird selektiv auf dem Oberflächenbereich der p-Mulde 19 gebildet. Der Rückgatewiderstand 19 wird genau unter der Elementtrennschicht 20 innerhalb der p-Mulde 19 gebildet. Der Widerstandswert des Backgatewiderstandes 109 wird durch die Dicke der Elementtrennschicht 20 gesteuert.
Die Source- und Draindiffusionsbereiche 14 und 13 sind n-leitend, wohingegen der ringförmige Diffusionsbereich 17 p-leitend ist. Jeder Finger 11 der Schwebegateelektrode 105 liegt zwischen dem Sourcediffusionsbereich 13 und dem Draindiffusionsbereich 14 über der p-Mulde 19, wobei eine dazwischen liegende Tunneloxidschicht zwischen der p-Mulde und der Schwebegateelektrode 12 angeordnet ist. Jeder Finger 11 der Steuergateelektrode liegt mit einer dazwischen liegenden Trennschicht über dem entsprechenden Finger 12 der Schwebegateelektrode 106.
Obwohl jeweils das Steuergate 105 und das Schwebegate 106 in Fig. 3 und 4 als in vier Finger 11 und 12 unterteilt dargestellt ist, kann jede dieser Elektroden 105 und 106 z. B. vorzugsweise in zehn Stücke unterteilt werden. Mit anderen Worten enthält in diesem Beispiel der nMOSFET 104 zehn Einheits-nMOSFETs. In solch einem Fall wird die Breite der Finger zu ungefähr 1 µm und deren Länge zu ungefähr 40 µm ausgeführt. Wenn beim Betrieb eine übermäßig hohe Eingangsspannung mit positiver Polarität an den I/O-Anschluss in Fig. 4 angelegt wird, steigt auf Grund der kapazitiven Kopplung zwischen dem Schwebegate 106 und dem Steuergate 105, das mit der I/O-Leitung 102 verbunden ist, die Spannung des Schwebegates 106 vorübergehend an. Die Spitzenspannung ΔV_FG und die Anstiegszeitdauer des vorübergehenden Spannungsanstiegs des Schwebegates 106 werden durch die Kapazität der Interelektrodentrennschicht und der Tunneloxidschicht als auch durch den Widerstandswert des Schwebegatewiderstandes 107 bestimmt.
Der Spannungsanstieg des Schwebegates 106 schaltet der Schwebegate-nMOSFET 104 zu der Anfangsphase des Anlegens oder ungefähr 1 bis 10 Nanosekunden nach dem Anlegen einer übermäßig hohen Eingangsspannung ein, wodurch Defektelektronen erzeugt werden.
Das Einschalten des Schwebegates-nMOSFET 104 wird wie folgt bewirkt. In Fig. 4 wird auf den Draindiffusionsbereich 13 die übermäßig hohe Eingangsspannung über die I/O-Leitung 101 angelegt, wobei die Spitzenspannung ΔV_FG der Schwebegateelektrode 106 die Schwellenspannung des Schwebegate-MOSFET 104 übersteigt. Somit tritt der Schwebegate-MOSFET 104 in einen Abschnürmodus, was den Elektronen erlaubt, von dem Sourcediffusionsbereich 14 zu dem Draindiffusionsbereich 13 zu fließen. Diese Elektronen erzeugen auf Grund von "Stoßionisation" Defektelektronen in der Nähe des Draindiffusionsbereichs 13.
Die durch die Stoßionisation erzeugten Defektelektronen heben das Potential der p- Mulde 19. Dann wird der Schwebegate-nMOSFET 104 einheitlich in einem bipolaren Modus betrieben und führt dadurch die Ladung der übermäßig hohen Eingangsspannung in einem ESD-Hauptvorgang des Schwebegate-nMOSFET 104 ab.
Insbesondere sammeln sich die durch die Stoßionisation erzeugten Defektelektronen in großer Menge in der p-Mulde 19 an, die als Rückgate 19 fungiert. Die so angesammelten Defektelektronen diffundieren auf Grund thermischer Diffusion innerhalb der p- Mulde 19. Die diffundierten Defektelektronen fließen aus dem Siliziumsubstrat oder durch den Sourcediffusionsbereich 14 zu der Masseleitung VSS. Wenn der Sourcediffusionsbereich 14 eine kleine Fläche aufweist, rekombinieren die meisten der Defektelektronen mit den Elektronen innerhalb der p-Mulde 19 oder sie fließen durch den ringförmigen Diffusionsbereich 17 mit größerer Fläche zu der Masseleitung VSS 15 aus. Das Rückgate 109 mit einem großen Widerstandswert unterdrückt das Ausfließen der Defektelektronen durch den ringförmigen Diffusionsbereich 17, wobei der SchwebegatenMOSFET 104 einheitlich in einem bipolaren Modus betrieben wird.
Der Spannungsanstieg der p-Mulde 19 in der positiven Polarität auf Grund der Defektelektronen erlaubt es, den Schwebegate-nMOSFET 104 in einem einheitlichen bipolaren Modus als einen NPN-Lateraltransistor mit dem Sourcediffusionsbereich 14 als einen Emitter, den Draindiffusionsbereich 13 als ein Kollektor und der p-Mulde 19 selber als eine Basis zu betreiben. Der einheitliche bipolare Modusbetrieb des SchwebegatenMOSFET 104 kann durch einen Zurückschnappdurchbruch des bipolaren Modusbetriebs vor dem Auftreten des Lawinendurchbruchs des Draindiffusionsbereichs 13 erhalten werden.
Der obige Betrieb wird in Fig. 8 gezeigt, in der der Drain-zu-Source-Strom ID auf der Ordinate gegen die Drain-zu-Source-Spannung VDS aufgetragen ist, wobei das Schwebegate auf dem VSS-Potential gehalten wird. In Fig. 8 zeigt die punktierte Linie die charakteristische Kurve für die herkömmliche Schutzschaltung, wohingegen die durchgezogene Linie die charakteristische Kurve für das obige Ausführungsbeispiel zeigt. Der obige Pfeil zeigt einen Fall des Durchbruchs der Trennung in dem SchwebegatenMOSFET 104. Wie man aus dieser Figur ersieht, ist die Durchbruchspannung für die Trennschicht in der vorliegenden Erfindung erheblich niedriger als die Lawinendurchbruchspannung.
Für den Fall der punktierten Linie, bei der die Defektelektronen nicht in der p-Mulde 19 an dem Anfangsstadium des Anlegens einer übermäßig hohen Eingangsspannung angesammelt werden, tritt zuerst ein Lawinendurchbruch auf, dem, wie oben beschrieben, auf Grund der durch den Lawinendurchbruch erzeugten Defektelektronen ein Zurückschnappdurchbruch folgt. Dagegen bewirken in dem obigen Ausführungsbeispiel die in dem Anfangsstadium erzeugten Defektelektronen einen Zurückschnappdurchbruch, ohne dass ein Lawinendurchbruch auftritt. Dies erlaubt, dass alle Finger der Gateelektroden des Schwebegate-nMOSFET 104 einheitlich aktiviert werden, um den nMOSFET 104 in dem bipolaren Modus zu betreiben. Zusätzlich werden eine große Anzahl von Elektronen von dem Sourcediffusionsbereich 14 an die p-Mulde 19 injiziert und fließen zu dem Draindiffusionsbereich 13, dabei erzeugen sie auf Grund von Stoßionisation Defektelektronen, um das Potential der p-Mulde 19 in positive Polarität anzuheben. Mit anderen Worten tritt eine positive Rückkopplung in dem vorliegenden Ausführungsbeispiel auf. Somit wird die ESD, die auf die übermäßig hohe Eingangssparmung antwortet, durch den Schwebegate-nMOSFET 104, der in einem NPN-bipolaren Transistormodus betrieben wird, bewirkt.
Wie vorher beschrieben, wird der Schwebegate-MOSFET 104 in dem vorliegenden Ausführungsbeispiel zuerst in einem Abschnürmodus betrieben, um auf einen Eingang einer übermäßig hohen Spannung Defektelektronen zu erzeugen. Die so erzeugten Defektelektronen erlauben es, den Schwebegate-MOSFET 104 in einem bipolaren Modus zu betreiben, wobei die MOSFET-Einheiten einheitlich betrieben werden. In Übereinstimmung mit der vorliegenden Erfindung heißt das, dass der Schwebegate-MOSFET mit großen Ausmaßen im Unterschied zu der herkömmlichen Schutzschaltung von Fig. 1A einheitlich in dem bipolaren Modus betrieben werden kann, wodurch der lokale Schaden des MOSFET auf Grund der Uneinheitlichkeit des Durchbruches unterdrückt werden kann.
Zusätzlich beginnt der Durchbruch des Schwebegate-MOSFET bei einer im Vergleich zu der Schutzschaltung von Fig. 2 niedriger angelegten Spannung, wodurch die Betriebsspannung des MOSFET niedriger als die Durchbruchspannung der Gatetrennschicht der MOSFETs in der internen Schaltung sein kann. Somit schützt die Schutzschaltung des vorliegenden Ausführungsbeispiels die interne Schaltung sicherer.
In der obigen Beschreibung des Betriebs in dem ersten Ausführungsbeispiel wurde die Schutzschaltung von Fig. 4 durch Beispiele erläutert. Die Schutzschaltung von Fig. 5 mit einem Schwebegate-pMOSFET arbeitet ähnlich der Schutzschaltung von Fig. 4 mit einem Schwebegate-nMOSFET. In diesem Fall wirken anstelle der Defektelektronen Elektronen und die ausführliche Beschreibung davon wird hier ausgelassen.
Unter Bezug auf Fig. 9 ist eine Schutzschaltung nach einem zweiten Ausführungsbeispiel der vorliegenden Erfindung zwischen einem Paar von I/O-Anschlüssen 21 und 22 angeschlossen, an die verschiedene Quellenspannungen angelegt werden.
In Fig. 9 ist eine erste I/O-Leitung 22 mit dem ersten I/O-Anschluss 21 und über einen Widerstand mit der internen Schaltung verbunden, wohingegen eine zweite I/O-Leitung 24 mit dem zweiten I/O-Anschluss und über einen Widerstand mit der internen Schaltung verbunden ist.
Die Schutzschaltung enthält einen ersten Schwebegate-nMOSFET 25 und einen zweiten Schwebegate-nMOSFET 26, deren Source/Drainpfade zwischen der ersten I/O-Leitung 22 und der zweiten I/O-Leitung 24 parallel geschaltet sind. Der erste SchwebegatenMOSFET 25 hat ein Steuergate 45, das mit der ersten I/O-Leitung 22 verbunden ist, und ein Schwebegate 46, das mit der Masseleitung VSS über einen Schwebegatewiderstand 27 verbunden ist. Der zweite Schwebegate-nMOSFET 26 hat ein Steuergate 47, das mit der zweiten I/O-Leitung 24 verbunden ist, und ein Schwebegate 48, das mit der Masseleitung VSS über einen Schwebegatewiderstand 28 verbunden ist. Die Rückgates 29 beider Schwebegate-nMOSFETs 25 und 26 sind mit der Masseleitung VSS über einen Rückgatewiderstand 30 verbunden. Der Hauptbetrieb der Schutzschaltung des zweiten Ausführungsbeispiels ist ähnlich zu dem des ersten Ausführungsbeispiels.
Unter Bezug auf Fig. 10 enthält eine Schutzschaltung nach einem dritten Ausführungsbeispiel der vorliegenden Erfindung einen Schwebegate-nMOSFET 104, der zwischen einer I/O-Leitung 32 und der Masseleitung VSS angeschlossen ist, und einen Schwebegate-pMOSFET 104a, der zwischen der I/O-Leitung 32 und der VCC-Leitung angeschlossen ist. Dieses Ausführungsbeispiel ist eine Kombination der Schutzschaltung von Fig. 4 und der Schutzschaltung von Fig. 5, und die Bezugszeichen der Bestandteile bildenden Bauteile sind ähnlich denen von den Fig. 4 und 5. Der Betrieb der Schutzschaltung des dritten Ausführungsbeispiels ist ähnlich zu dem ersten Ausführungsbeispiel.
Unter Bezug auf Fig. 11 ist ein viertes Ausführungsbeispiel der vorliegenden Erfindung so, dass die vorliegende Erfindung bei Ausgangspuffern angewandt wird. Insbesondere enthält die Schutzschaltung der vorliegenden Erfindung einen Schwebegate-pMOSFET 36a und einen Schwebegate-nMOSFET 36, die in Serie zwischen der VCC-Leitung und der Masseleitung VSS geschaltet sind. Ein Ausgangsanschluss 34 ist mit einer Ausgangsleitung 35 verbunden, die mit einem Knoten verbunden ist, der den SchwebegatepMOSFET 36a und den Schwebegate-nMOSFET 36 verbindet.
Die Steuergates 37a und 37 sowohl des Schwebegate-pMOSFET 36a als auch des Schwebegate-nMOSFET 36 sind miteinander als auch mit der Ausgangsleitung 35 verbunden. Die Schwebegates 38a und 38 sowohl des Schwebegate-pMOSFET 36a als auch des Schwebegate-nMOSFET 36 sind miteinander von der internen Schaltung mit einer Ausgangssignalleitung 39 verbunden. Das Rückgate 41a des SchwebegatepMOSFET 36a ist über einen Schwebegatewiderstand 42a mit der VCC-Leitung verbunden, wohingegen das Rückgate 41 des Schwebegate-nMOSFET 36 über einen Schwebegatewiderstand 42 mit der Masseleitung VSS verbunden ist.
Die Schutzschaltung des vorliegenden Ausführungsbeispiels arbeitet ähnlich zu dem ersten Ausführungsbeispiel. Zusätzlich arbeiten die Schwebegate-MOSFETs 36 und 36a in dem vorliegenden Ausführungsbeispiel als Ausgangspuffer zusätzlich zu dem ESD- Schutzbetrieb. Das heißt, dass ein durch die Ausgangsleitung 39 geliefertes Ausgangssignal an die externe Schaltung durch die Schwebegate-MOSFETs 36 und 36a und durch den Ausgabeanschluss 34 übergeben werden. Dieser Aufbau verringert merklich die von der Halbleitervorrichtung eingenommene Fläche, weil der Ausgangspuffer im Allgemeinen große Ausmaße hat.
Unter Bezug auf Fig. 12A enthält eine Schutzschaltung nach einem fünften Ausführungsbeispiel der vorliegenden Erfindung einen Schwebegate-nMOSFET 60.
Der nMOSFET 60 von Fig. 12A enthält einen Draindiffusionsbereich 52 und einen Sourcediffusionsbereich 53, wobei beide Bereiche n-leitend sind und auf dem Oberflächenbereich eines p-leitenden Siliziumsubstrats 51 gebildet sind. Eine Tunneloxidschicht 54, eine Schwebegateelektrode 55, eine Interelektrodentrennschicht 56 und eine Steuergateelektrode 57 werden nacheinander auf dem Ort auf dem Siliziumsubstrat 51 zwischen dem Draindiffusionsbereich 52 und dem Sourcediffusionsbereich 53 gebildet. Die Tunneloxidschicht 54 wird aus einem Siliziumoxid mit einer Dicke von ungefähr 10 nm hergestellt, wohingegen die lnterelektrodentrennschicht 56 eine Dreischichtstruktur mit Siliziumoxid-, Siliziumnitrid- und Siliziumoxidschichten (ONO-Struktur) hat. Die Interelektrodentrennschicht hat eine Dicke von ungefähr 20 nm hinsichtlich der Siliziumoxiddicke.
Die Schwebegateelektrode 55 wird aus Polysilizium hergestellt, das mit solchen n-leitenden Verunreinigungen wie Phosphor oder Arsen mit einer Konzentration von 10¹⁸ bis 10¹⁹ Atomen/cm³ dotiert ist. Die Steuergateelektrode 57 wird aus einer Siliziumverbindung hergestellt.
Der Draindiffusionsbereich 52 und die Steuergateelektrode 67 werden zusammen mit einem I/O-Anschluss 58 verbunden. Der Sourcediffusionsbereich 53 wird mit der Masseleitung VSS verbunden und die Schwebegateelektrode 55 wird über einen Schwebegatewiderstand R_FG mit der Masseleitung VSS verbunden. Bei diesem Aufbau wird nach Eingabe einer übermäßig hohen Spannung eine Verarmungsschicht 59 in der Schwebegateelektrode 55 gebildet, wie in Fig. 12A gezeigt ist.
Fig. 12B zeigt ein Ersatzschaltdiagramm des Schwebegate-nMOSFET von Fig. 12A nach Eingabe der übermäßig hohen Spannung. Bei dem nMOSFET 60 sind eine erste Kapazität C1, die zwischen der Steuerelektrode 57 und der Schwebegateelektrode 55 gebildet ist, eine zweite Kapazität Cd, die der Verarmungsschicht 59 entspricht, und eine dritte Kapazität C2, die zwischen der Schwebegateelektrode 55 und dem Siliziumsubstrat 51 gebildet wird, in Serie geschaltet. Die Schwebegateelektrode 55 hat darin einen Knoten 61, der mit der Masseleitung VSS über den Schwebegatewiderstand R_FG verbunden ist.
Wenn eine übermäßig hohe Spannung mit einer Schrittamplitude von V_D, wie in Fig. 13A gezeigt, an den I/O-Anschluss 58 angelegt wird, wird ein Spannungspuls auf dem Knoten 61 des Schwebegates 55 erzeugt, wobei die Spannungspulse, wie in Fig. 13B gezeigt, eine Pulsamplitude von ΔV_FG und eine Pulsbreite von τ aufweisen. Der Spannungspuls erlaubt es dem Schwebegate-MOSFET 60, ähnlich den obigen Ausführungsbeispielen, vorübergehend in einem Abschnürmodus zu arbeiten.
In einer Simulation mit dem Schwebegatewiderstand R_FG, der ersten Kapazität C1, der dritten Kapazität C3 und der Fremdatomkonzentration in dem Schwebegate als Parameter wurde bestätigt, dass die Verarmungsschicht 59, wenn sie gebildet wurde, eine nichtlineare Beziehung zwischen der Pulsamplitude ΔV_FG und der Schrittamplitude V_D bewirkt, bei der in einem bestimmten Bereich ein Anstieg von V_D schlagartig ΔV_FG erhöhte.
Fig. 14 zeigt die Beziehung zwischen der Schrittamplitude V_D und der Pulsamplitude ΔV_FG, die durch die Simulation erhalten wurde. Wenn keine Verarmungsschicht in dem Schwebegate 55 gebildet wird, steigt die Pulsamplitude ΔV_FG, wie man aus Fig. 14 ersehen kann, im Verhältnis zu einem Anstieg der Schrittamplitude V_D, bei der:

ΔV_FG = a × C1/(C1 + C2) VD.
Wenn dagegen eine Verarmungsschicht 59 in dem Schwebegate 55 gebildet wird, steigt ΔV_FG schlagartig mit einem Anstieg von V_D an, obwohl die Beziehung ΔV_FG = aV_D × C1/(C1 + C2), bei der "a" eine Konstante ist, in dem Bereich der niedrigen Werte für V_D gilt. Dies gilt, weil die Kapazität Cd der Verarmungsschicht von ΔV_FG abhängt und sie sich mit einem Anstieg von ΔV_FG verringert, was weiterhin die Abnahme von Cd entsprechend ΔV_FG erhöht. Mit anderen Worten ist die Erhöhung von ΔV_FG mit einer positiven Rückkopplung verbunden.
Wie oben beschrieben, erhöht eine höhere Amplitude der übermäßig hohen Eingangsspannung die ESD-Tauglichkeit des Schwebegate-MOSFET 60 in dem fünften Ausführungsbeispiel. Unter Ausnutzung dieses Prinzips wird ein Aufbau verwendet, bei dem für die Halbleitervorrichtung der Schwebegate-MOSFET 60 nach Eingabe eines normalen Signals, wie z. B. ein Taktsignal, nicht als das Schutzbauteil arbeitet. Dies gilt, weil es möglich ist, der obigen Schwebegate-MOSFET 60 so auszuführen, dass er nur, wenn eine Eingangsschrittspannung eine höhere Schrittamplitude als das Taktsignal hat, in einem Abschniirmodus arbeitet.
Es ist vorzuziehen, nach Eingabe des Taktsignals den vorübergehenden Betrieb des Schwebegate-MOSFET 60 vollständig aufzuheben, um z. B. den Stromverbrauch der Halbleitervorrichtung zu verringern. Die Aufhebung kann durch manche Konfigurationen erreicht werden. Zum Beispiel werden eine Diode und ein Widerstand seriell zwischen der I/O-Leitung und der Masseleitung geschaltet, wobei die Anodenseite der Diode zu der I/O-Leitung gerichtet ist. Das Steuergate des Schwebegate-MOSFET wird mit dem Knoten verbunden, der mit der Diode und dem Widerstand verbunden ist. Die Diode hat eine Durchbruchspannung, die bestimmt ist, einen bestimmten Wert zu haben, wobei an das Steuergate nur dann eine Betriebsspannung angelegt wird, wenn eine übermäßig hohe Eingangsspannung angelegt wird. Ein anderes Verfahren ist so, dass die Schutzschaltung einen Spannungsdetektor enthält, der mit dem Steuergate verbunden ist.
Zurück zu Fig. 12A, kann der Schwebegate-nMOSFET 60 durch einen SchwebegatepMOSFET ersetzt werden. In diesem Fall wird die Polysiliziumschicht der Schwebegateelektrode 55 mit p-leitendenden Verunreinigungen, wie z. B. Bor, dotiert. Zusätzlich sind die Leitfähigkeitsarten von den oben beschriebenen entgegengesetzt.
In den obigen Ausführungsbeispielen steht die gesamte Fläche der Steuergateelektrode gegenüber der Schwebegateelektrode. Allerdings kann ein Teil der Steuergateelektrode einen Bereich oder der ganzen Oberfläche des Schwebegates in der vorliegenden Erfindung gegenüber stehen und umgekehrt. In diesem Fall kann die Kapazität C1 zwischen dem Steuergate und dem Schwebegate niedriger sein, um die Pulsamplitude ΔV_FG zu verringern.
Vorzugsweise wird die Steuergateelektrode aus einer Polysiliziumschicht, wie z. B. einer Polycidschicht, hergestellt. In diesem Fall wird eine Verarmungsschicht nach Eingabe einer übermäßig hohen Spannung in der Polysiliziumschicht gebildet. Die Verarmungsschicht unterdrückt den Durchbruch der lnterelektrodentrennschicht. Zusätzlich verringert eine geringere Scheinkapazität C1 zwischen der Steuergateelektrode und der Schwebegateelektrode die Pulsamplitude ΔV_FG. Die Polysiliziumschicht kann mit nleitenden oder p-leitenden Fremdatomen dotiert werden.
Bei der vorliegenden Erfindung kann eine Anzahl von MOSFETs in Reihe oder parallel in der Schutzschaltung geschaltet werden.
Wie oben beschrieben, ist das Prinzip der vorliegenden Erfindung, dass eine übermäßig hohe Eingangsspannung vorübergehend das Potential des Schwebegates des Schwebegate-MOSFET anhebt, um den MOSFET in einem Abschnürmodus zu betreiben und positive Defektelektronen zu erzeugen. Die so erzeugten Defektelektronen lösen den Schwebegate-MOSFET so aus, dass er einheitlich startet und die ESD betreibt. Die vorliegende Erfindung enthält andere Konfigurationen, die solch einen Betrieb bewirken.
Die vorliegende Erfindung ist nun genauer unter Bezug auf die beiliegenden Zeichnungen, bei denen ähnliche Bestandteil bildende Bauteile bei ähnlichen Bezugszeichnungen bezeichnet sind, beschrieben.

Claims

1. Halbleitervorrichtung mit einem Halbleitersubstrat (18), einer internen, auf dem Halbleitersubstrat (18) gebildeten Schaltung und einer Schutzschaltung zum Schützen der internen Schaltung gegen eine elektrostatischen Entladungsdurchbruch, wobei die Schutzschaltung mindestens einen ersten Schwebegate- MOSFET (104, 36, 60) enthält, dadurch gekennzeichnet, dass: der Schwebegate-MOSFET (104, 36, 60) nach Eingabe einer übermäßig hohen Eingangsspannung in einem Abschnürmodus (pinch off) arbeitet und dann in einem bipolaren Zurückschnappdurchbruchmodus (snapback) für die elektrostatische Entladung arbeitet.

2. Halbleitervorrichtung nach Anspruch 1, bei der der erste Schwebegate-MOSFET (104, 36, 60) einen Source-Drain-Pfad, der zwischen einer I/O-Leitung (102, 35, 58) und einer Konstantspannungsleitung (VSS) angeschlossen ist, ein mit der I/O-Leitung (102, 35, 38) verbundenes Steuergate (105, 37, 57) und ein Schwebegate (106, 38, 55) hat, das mit der Konstantspannungsleitung (VSS) oder einer ersten Leitung (39) verbunden ist.

3. Halbleitervorrichtung nach Anspruch 2, bei der das Schwebegate (106, 106a, 55) über einen Schwebegatewiderstand (107, 107a, RFG) mit der Konstantspannungsleitung (VSS, VCC) verbunden ist.

4. Halbleitervorrichtung nach Anspruch 2, bei der der erste Schwebegate-MOSFET (104, 104a) ein Rückgate (108, 108a) hat, das über einen Rückgatewiderstand (109, 109a) mit der Konstantspannungsleitung (VSS, VCC) verbunden ist.

5. Halbleitervorrichtung nach Anspruch 2, bei der der erste Schwebegate-MOSFET ein nMOSFET (104) und die Konstantspannungsleitung eine Masseleitung (VSS) ist.

6. Halbleitervorrichtung nach Anspruch 2, bei der der erste Schwebegate-MOSFET (104a) ein pMOSFET und die Konstantspannungsleitung eine Hochspannungsstromquellenleitung (VCC) ist.

7. Halbleitervorrichtung nach Anspruch 2, bei der die Schutzschaltung weiterhin mindestens einen zweiten Schwebegate-MOSFET (104a), wobei der zweite Schwebegate-MOSFET (104a) einen Source-Drain-Pfad hat, der zwischen der I/O-Leitung (32) und einer anderen Konstantspannungsleitung (VCC) angeschlossen ist, ein mit der I/O-Leitung (32) verbundenes Steuergate (105a) und ein Schwebegate (106a) aufweist, das mit der anderen Konstantspannungsleitung (VCC) über einen Schwebegatewiderstand (109a) verbunden ist.

8. Halbleitervorrichtung nach Anspruch 2, bei der die Schutzschaltung weiterhin mindestens einen zweiten Schwebegate-MOSFET (36a), wobei der zweite Schwebegate-MOSFET (36a) einen Source-Drain-Pfad hat, der zwischen der I/O-Leitung (35) und einer anderen Konstantspannungsleitung (VCC) angeschlossen ist, ein mit der I/O-Leitung (35) verbundenes Steuergate (37a) und ein Schwebegate (38a) aufweist, das mit der ersten Leitung (39) verbunden ist, die mit der internen Schaltung verbunden ist.

9. Halbleitervorrichtung nach Anspruch 2, bei der mindestens ein erster Schwebegate-MOSFET (104) eine Anzahl von Schwebegate-MOSFETs derselben Leitfähigkeitsart enthält, die parallel geschaltet sind.

10. Halbleitervorrichtung nach Anspruch 9, bei der der erste Schwebegate-MOSFET eine Anzahl von Fingern (11, 12) für jedes der Steuergates (105) und der Schwebegates (106) hat.

11. Halbleitervorrichtung nach Anspruch 4, bei der der Source-Drain-Pfad in einer Mulde (19) gebildet ist.

12. Halbleitervorrichtung nach Anspruch 11, bei der der Rückgatewiderstand (109) einen Widerstandswert hat, der durch eine Entfernung zwischen dem Boden einer Isolationsschicht (20) und dem Boden der Mulde (10) bestimmt ist.

13. Halbleitervorrichtung nach Anspruch 2, bei der das Schwebegate (55) aus Polysilizium hergestellt ist, das mit Fremdatomen dotiert ist.

14. Halbleitervorrichtung nach Anspruch 13, bei der eine Verarmungsschicht (59) in dem Schwebegate (55) und/oder dem Steuergate (57) nach Eingabe einer übermäßig hohen Spannung gebildet wird.

15. Halbleitervorrichtung nach Anspruch 14, bei der das Schwebegate (55) eine Fremdatomkonzentration von 10¹⁸ bis 10¹⁹ Atome/cm³ hat.

16. Halbleitervorrichtung nach Anspruch 2, bei der das Steuergate (57) eine Silizidschicht ist.

17. Halbleitervorrichtung nach Anspruch 2, bei der das Steuergate (57) Polysilizium enthält.

18. Halbleitervorrichtung nach Anspruch 2, bei der das Steuergate (57) und das Schwebegate (55) sich von oben gesehen gegenseitig teilweise überlappen.

19. Halbleitervorrichtung nach Anspruch 2, bei der mindestens ein Schwebegate- MOSFET eine Anzahl von MOSFETs derselben Leitfähigkeitsart enthält, die in Reihe geschaltet sind.

20. Halbleitervorrichtung nach Anspruch 1, bei der der erste Schwebegate-MOSFET (25) einen Source-Drain-Pfad, der zwischen einer ersten I/O-Leitung (21) und einer zweiten I/O-Leitung (23) angeschlossen ist, ein mit der ersten I/O-Leitung (22) verbundenes Steuergate (45) und ein mit einer Masseleitung (VSS) verbundenes Schwebegate (46) hat.

21. Halbleitervorrichtung nach Anspruch 20, bei der die Schutzschaltung mindestens einen zweiten Schwebegate-MOSFET (26) mit derselben Leitfähigkeitsart wie die Leitfähigkeitsart des ersten Schwebegate-MOSFET, wobei der zweite Schwebegate-MOSFET (26) einen Source-Drain-Pfad hat, der zwischen der ersten I/O-Leitung (22) und der zweiten I/O-Leitung (24) angeschlossen ist, ein mit der zweiten I/O-Leitung (24) verbundenes Steuergate (47) und ein mit der Masseleitung (VSS) verbundenes Schwebegate (48) aufweist.