DE69229927T2 - Integrierte Struktur einer bipolaren Leistungsanordnung mit hoher Stromdichte und einer schnellen Diode und Verfahren zu ihrer Herstellung - Google Patents

Integrierte Struktur einer bipolaren Leistungsanordnung mit hoher Stromdichte und einer schnellen Diode und Verfahren zu ihrer Herstellung

Info

Publication number
DE69229927T2
DE69229927T2 DE69229927T DE69229927T DE69229927T2 DE 69229927 T2 DE69229927 T2 DE 69229927T2 DE 69229927 T DE69229927 T DE 69229927T DE 69229927 T DE69229927 T DE 69229927T DE 69229927 T2 DE69229927 T2 DE 69229927T2
Authority
DE
Germany
Prior art keywords
region
emitter
base region
ions
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69229927T
Other languages
English (en)
Other versions
DE69229927D1 (de
Inventor
Giuseppe Ferla
Frisina Ferruccio Frisina Ferruccio
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Original Assignee
STMicroelectronics SRL
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL, CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of DE69229927D1 publication Critical patent/DE69229927D1/de
Publication of DE69229927T2 publication Critical patent/DE69229927T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/904—Charge carrier lifetime control

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Thyristors (AREA)

Description

  • Die vorliegende Erfindung betrifft eine integrierte Struktur aus einer bipolaren Leistungsvorrichtung mit hoher Stromdichte und ein zugehöriges Herstellungsverfahren.
  • Bei bipolaren Vorrichtungen beeinflußt die Lebensdauer von Minoritätsträgern sowohl de statischen Kennlinien (die Stromkapazität) als auch die dynamischen Kennlinien (Schaltzeiten, Energieverlust pro Zyklus) stark.
  • Soweit es statische Kennlinien betrifft, ist es in der Tat bekannt, daß die Stromkapazität für Bipolartransistoren durch die Profile von Basis und Emitter (Emittereffizienz), durch die Dicke des Kollektors und durch die Lebensdauer von Minoritätsträgern im Bereich der Basis, der effektiv aktiv ist, bestimmt wird.
  • Beispielsweise erfordert für Vorrichtungen bei Hochspannung (höher als oder gleich 400 Volt) die große Dicke des Kollektors das Vorhandensein von Minoritätsträgern mit sehr hohen Lebensdauern, um zu verhindern, daß dieselben Träger sich entlang der Kreuzungsstelle der effektiven Basis rekombinieren.
  • Für denselben Zweck werden geeignete "Getterungs"-Techniken (zum Absorbieren metallischer Fremdatome bzw. Störstellen) verwendet, um am Ende aller thermischer Hochtemperaturprozesse hohe Werte für die Lebensdauer der Minoritätsträger zu erhalten. Die Effektivität dieser Techniken ist die Grundlage für die Herstellung von Hochspannungs-Leistungstransistoren.
  • Soweit die dynamischen Kennlinien betroffen sind, ist es bekannt, daß die Planartechnologie, die für die Herstellung von bipolaren Leistungstransistoren verwendet wird, die Integration einer Diode zwischen Kollektor und Emitter ohne irgendeine Änderung des Herstellungsverfahrens zuläßt.
  • Eine solche Diode, die allgemein unter dem Emitterkontaktbereich hergestellt wird, d. h. unter der Emittermetallisierung, hat eine Durchbruchspannung, die gleich der Emitter-Kollektor-Durchbruchspannung des Leistungstransistors ist, und sehr hohe invertierte Erholungs- bzw. Stabilisierungszeiten im Bereich von 500 bis 1000 nsek, und zwar aufgrund der hohen Lebensdauer der Minoritätsträger. Dies führt zu großen Verlusten während der Triggerung des Transistors und beschränkt seine Verwendung auf hohe Frequenzen (zehn- oder hundertfache von kHz).
  • Bei einigen Leistungsanwendungen, wie beispielsweise sagen wir einer Motorsteuerung, gibt es die Notwendigkeit zum Verwenden von Dioden mit niedrigen invertierten Erholungszeiten (im Bereich von 100 bis 200 nsek), d. h. von schnellen Dioden, die nur mit niedrigen Lebensdauern der Minoritätsträger (im Bereich von 0,5 bis 1 usek) erhalten werden können.
  • Natürlich sind solche Lebensdauern nicht mit denjenigen kompatibel, die für eine hohe Stromkapazität des Leistungstransistors nötig sind.
  • Somit läßt der Stand der Technik die Integration schneller Dioden in bipolaren Leistungsstrukturen nicht zu, ohne ihre statischen Ausgangskennlinien zu gefährden. Gegenwärtig werden für Anwendungen, die sie benötigen, externe Dioden verwendet.
  • In JP-A-56 114367 ist eine Struktur offenbart, die einen Bipolartransistor und eine schnelle Diode aufweist, die in einem einzigen Halbleiterchip erhalten werden. Die schnelle Diode ist vom Bipolartransistor mit einem vorgeschriebenen Abstand isoliert und enthält Dotierungsmittel, die zum Reduzieren der Minoritätsträger-Lebensdauer geeignet sind.
  • In US-A-3 645 808 ist ein Verfahren zum selektiven Diffundieren von Gold in ein Siliziumsubstrat offenbart, wobei das Verfahren zum Ausbilden eines Diffusionsbereichs eines Materials sorgt, das eine Golddiffusion in das Substrat in lateraler Richtung um ein Schaltungselement verhindert, das eine hohe Schaltgeschwindigkeit haben muß.
  • Es ist die Aufgabe der vorliegenden Erfindung, die Herstellung einer einzigen integrierten Struktur zuzulassen, die eine bipolare Leistungsvorrichtung- und eine schnelle Diode aufweist, wobei die bipolare Vorrichtung durch eine hohe Stromdichte während des Leitungsschritts und geringe Schaltverluste während des Triggerschritts gekennzeichnet ist, und die somit bei bestimmten Anwendungen, wie beispielsweise als Motorsteuerung, verwendet werden kann.
  • Gemäß der Erfindung wird eine solche Aufgabe mit einer integrierten Struktur aus einer bipolaren Leistungsvorrichtung und einer schnellen Diode erhalten, wie sie im Anspruch 1 angegeben ist.
  • Gemäß der Erfindung wird auch ein Verfahren für die Herstellung der Struktur erhalten, wie es im Anspruch 5 definiert ist.
  • Die Merkmale der vorliegenden Erfindung werden durch die folgende detaillierte Beschreibung ihrer Ausführungsbeispiele klarer werden, die als nicht beschränkendes Beispiel in den beigefügten Zeichnungen illustriert sind, wobei:
  • Fig. 1-4 aufeinanderfolgende Verfahrensschritte für die Herstellung einer integrierten Struktur gemäß der Erfindung darstellen;
  • Fig. 5 eine Draufsicht der Struktur der Fig. 2 ist, wobei die letztere eine Querschnittsansicht entlang der Linie II-II der Fig. 5 ist;
  • Fig. 6 eine Querschnittsansicht entlang der Linie IV-IV der Fig. 5 ist;
  • Fig. 7 und 8 die Kurven der Koeffizienten einer Vertikal- und Oberflächendiffusion von Goldionen in Silizium und der Koeffizienten einer Absonderung von Gold in Silizium als Funktion der Temperatur darstellen;
  • Fig. 9-11 Verfahrensschritte darstellen, die alternativ zu denjenigen sind, die in den Fig. 1-4 dargestellt sind, für ein weiteres Ausführungsbeispiel der integrierten Struktur gemäß der Erfindung.
  • Gemäß Fig. 1 wird auf einem Siliziumchip, der ein Substrat 1 vom Typ N+ bildet, eine Epitaxialschicht 2 vom Typ N- mit einer niedrigen Konzentration eines Dotierungsmittels aufgewachsen. Eine solche Schicht 2 ist zum Halten einer Spannung in Leistungsvorrichtungen mit einer Durchbruchspannung im Bereich von 100 bis 1000 Volt nötig. Der spezifische elektrische Widerstand bzw. die Widerstandsfähigkeit der Epitaxialschicht 2 variiert von 5 bis 100 Ohm/cm und die Dicke von 5 bis 100 um.
  • Auf dieser Epitaxialschicht 2 wird eine Oxidschicht 3 ausgebildet, die nach einem geeigneten Maskieren anschließend geätzt wird, um ein Fenster 5 zu definieren, das einen Zugriff zur Epitaxialschicht 2 bietet. Innerhalb des Fensters 5 wird dann eine Implantierung von Ionen vom Typ P, sagen wir Bor, erreicht, und ihre darauffolgende Diffusion bei hoher Temperatur der Basisbereich 6 eines bipolaren Leistungstransistors vom Typ NPN, dessen Kollektor durch das Substrat 1 gebildet wird.
  • Unter Bezugnahme auf Fig. 2 wird auf der Oberfläche der Vorrichtung anschließend eine Schicht aus Oxid 7 ausgebildet, die nach einem geeigneten Maskieren dann auf derartige Weise geätzt wird, daß ein kammförmiges Fenster 16 definiert wird, wie es deutlich in den Fig. 5 und 6 zu sehen ist, was einen Zugriff zum Basisbereich 6 ergibt, und ein ringförmiges Fenster 10 über dem Basisbereich 6 außerhalb des Fensters 16 (Fig. 5). Durch die Fenster 16 und 10 wird dann die Implantierung von Ionen vom Typ N+, sagen wir Arsen, erreicht, und ihre nachfolgende Diffusion ergibt einen Emitterbereich 12 des bipolaren NPN-Transistors und einen ringförmigen Bereich 13. Die kammförmige Oberflächenausdehnung des Emitterbereichs 12 läßt die Optimierung der Stromverteilung zu.
  • Innerhalb des ringförmigen Bereichs 13 ist ein Teil 20 des Basisbereichs 6 definiert, der einen Bereich im Bereich von (200 · 200)um² und (1000 · 1000)um² hat, der zum derartigen Bilden des Anodenbereichs einer schnellen PN-Diode geeignet ist, daß sie in der bipolaren Leistungsvorrichtung integriert ist.
  • Wenn die thermischen Prozesse hoher Temperatur zu einem Ende gekommen sind, wird dann ein Prozeß einer Absorption von Fremdatomen in der gesamten Struktur mit dem Zweck eines Erhöhens der Lebensdauer der Minoritätsträger und somit der Stromkapazität der Leistungsvorrichtung ausgeführt.
  • An dieser Stelle wird, wie es in Fig. 3 gezeigt ist, die Oberfläche der integrierten Struktur mit einer Schicht von Oxid 17 überzogen, die nach einem geeigneten Maskieren anschließend geätzt wird, um ein Fenster 19 zu definieren, das einen Zugriff zu dem Teil 20 ergibt. Das Fenster 19 hat Dimensionen im Bereich von (50 · 50)um² und (300 · 300)um² und ist in der Mitte bzw. im Zentrum des Diodenbereichs angeordnet, der durch den ringförmigen Bereich 13 umgeben ist (Fig. 5). Es folgt eine Implantierung von Goldionen oder, als Alternative, von Platinionen im Teil 20 durch das Fenster 19 mit einer Menge, die zwischen 1 · 10¹² und 1 · 10¹&sup5; Atomen/cm² liegt, und ihre darauffolgende Diffusion bei niedriger Temperatur (im Bereich von 750 bis 900ºC) im selben Teil 20 und in einem darunterliegenden Teil 21 der Epitaxialschicht 2 in Richtung nach unten zum Substrat 1, was den Kathodenbereich der schnellen Diode bildet.
  • Es ist bekannt, daß Gold und Platin in Silizium durch die Migration von in Zwischenräumen gelegenen Atomen diffundiert, die in einer darunterliegenden Position der Siliziumatome gemäß dem bekannten "Kick-out"-Mechanismus durchlaufen können.
  • Die Implantierung von Gold- oder Platinionen in Silizium kann erreicht werden durch, sagen wir, Verwenden der Vorrichtung für die Ionisierung von Metallen mit einem hohen Schmelzpunkt, die bei Ionenimplantierungsvorrichtungen von dem Typ verwendet werden kann, der Ionenquellen vom Freeman-Typ oder ähnliches verwendet.
  • Die Menge und die Temperatur der Implantierung von Gold in Silizium werden derart ausgewählt, daß sichergestellt ist, daß die Goldionen in vertikaler Richtung diffundieren, bis sie das Substrat 1 erreichen, aber in lateraler Richtung in den Teilen 20, 21 innerhalb des ringförmigen Bereichs 13 vollständig enthalten sind.
  • Insbesondere werden die Menge des Implantats und die Temperatur durch Berücksichtigung der Werte von einigen charakteristischen Parametern erhalten, wie beispielsweise den Koeffizienten einer vertikalen und horizontalen Diffusion und den Koeffizienten einer Absonderung von Gold in Silizium.
  • Die Fig. 7 stellt die Kurve des Koeffizienten einer vertikalen Diffusion Dv und des Koeffizienten einer Oberflächendiffusion Ds von Gold bei unterschiedlichen Temperaturen dar.
  • Als Beispiel ist der Koeffizient der vertikalen Diffusion von Gold in Silizium bei der Temperatur von 970ºC etwa Dv = 10&supmin;&sup9; cm²/sek, während der Koeffizient einer lateralen Diffusion bei der Oberfläche des Siliziums aufgrund der anderen Bedingungen an der Grenze bei derselben Temperatur von 970ºC merklich höher ist, sagen wir etwa Ds = 10&supmin;&sup8; cm²/sek. Zusätzlich ist die Menge an Gold oder Platin, die in das Silizium eingeführt ist, in bezug zur Konzentration eines Dotierungsmittels im Silizium verteilt.
  • In Fig. 8 ist gezeigt, daß die Kurve des Koeffizienten einer Absonderung K von Gold in Silizium, der als das Verhältnis zwischen der Konzentration von Gold im stärker dotierten Silizium und der Konzentration von Gold im weniger stark dotierten Silizium durch die Temperatur der Diffusion und die Konzentration von Silizium stark beeinflußt wird.
  • Für gleiche Konzentrationen eines Dotierungsmittels im Silizium steigt der Koeffizient einer Absonderung mit dem Fallen der Temperatur; bei einer konstanten Temperatur steigt er mit der Erhöhung der Konzentration des Dotierungsmittels selbst an.
  • Es folgt daraus, daß dann, wenn eine niedrige Temperatur einer Diffusion des Goldes im Silizium verwendet wird, sobald die Goldatome die Innenwand des ringförmigen Bereichs 13 erreichen, sie aufgrund des letzteren hohen Koeffizienten einer Absonderung an der Oberfläche gestoppt werden.
  • Der Zusammenhang zwischen der Tiefe der Diffusion, die durch die Dicke der Epitaxialschicht 2 (im Bereich von 2 bis 100 um) dargestellt ist, und dem horizontalen Abstand der Diffusion, der durch die größere Seite des unteren Bereichs 20 gebildet wird, der innerhalb des ringförmigen Bereichs 13 (im Bereich von 200 bis 1000 um) definiert ist, hängt von der Dimension des Fensters 19 und von dem Verhältnis zwischen den vertikalen und horizontalen Diffusionkoeffizienten ab.
  • Gemäß Fig. 4 wird das Oxid 17 nach einer Implantierung und einer darauffolgenden Diffusion von Gold oder Platin in den Teilen 20, 21 teilweise entfernt, wobei das Oxid 17 auf der Oberfläche der integrierten Struktur bei dem ringförmigen Bereich 13 und an den Seiten der Bereiche positioniert bleibt, in welchen die Kontakte der Basis 22 und des Emitters 23 hergestellt werden. Es werden dann die entsprechenden Metallisierungen der Basis 24 und des Emitters 25 abgelagert bzw. abgeschieden. Das erneute Überziehen bzw. Beschichten des ringförmigen Bereichs 13 führt dazu, daß der letztere durch die Metallisierung 25 nicht mehr kontaktiert ist. Die Metallisierung 25 kontaktiert andererseits den Basisteil 20, der eine schnelle integrierte-Diode zwischen dem Emitter 12 und dem Kollektor 1 bildet.
  • Auf diese Weise sind, wie es aus Fig. 4 zu sehen ist, zwei unterschiedliche Bereiche innerhalb derselben Vorrichtung 26 hergestellt worden:
  • ein Bereich, der für die schnelle Diode reserviert ist und der durch die Teile 20, 21 gebildet wird, die durch die gestrichelten Linien umgeben sind, wobei Gold oder Platin diffundiert worden sind, und der durch eine kurze Lebensdauer der Minoritätsträger charakterisiert ist (sagen wir 1 usek oder weniger);
  • der Rest des Halbleiterchips, der allgemein mit 32 gezeigt ist, wo ein NPN-Bipolar- Leistungstransistor mit hohen Lebensdauern (sagen wir von einigen 10 usek oder darüber) der Minoritätsträger hergestellt worden ist, der durch das Getterungsverfahren bestimmt ist.
  • Das oben beschriebene Verfahren für die Herstellung der Struktur der Fig. 4 kann für die Herstellung einer Struktur verwendet werden, bei welcher ein Transistor nötig ist, der eine hohe Lebensdauer der Minoritätsträger (gleich einigen 10 usek oder darüber) hat, und eine Diode mit mehreren Bereichen mit niedriger Lebensdauer der Minoritätsträger (gleich einigen 1 usek oder darunter).
  • Beginnend von der Situation, die in Fig. 1 dargestellt ist, d. h. von einem Substrat 1 vom Typ N+, auf dem eine Epitaxialschicht 2 vom Typ N- mit einer niedrigen Konzentration aufgewachsen worden ist, auf der wiederum ein Oxid 2 ausgebildet worden ist, durch ein Fenster 5 von welchem eine Implantierung von Bor ausgeführt worden ist, und seine darauffolgende Diffusion bei hoher Temperatur, was einen Basisbereich 6 vom Typ P herstellt, folgen in einem solchen Fall dann die Verfahrensschritte, die in den Fig. 9, 10 und 11 dargestellt sind.
  • Gemäß Fig. 9 werden zwischen den Emitterbereichen 12 anstelle eines mehrere ringförmige Bereiche 13, 13' erzeugt, die zum Definieren von mehreren Teilen 20, 20' des Basisbereichs 6 innerhalb von ihnen geeignet sind.
  • Gemäß Fig. 10 werden dann auf der Oberfläche der Vorrichtung mehrere Fenster 19, 19' hergestellt, die jeweils zwischen einem entsprechenden ringförmigen Bereich 13, 13' angeordnet sind. Die Dimensionen der Fenster 19, 19' sind wie oben in Relation zu der größeren Dimension jedes ringförmigen Bereichs 13, 13' zur Dicke der Epitaxialschicht 2 und zur Implantierungsdosis und zur Diffusionstemperatur von Gold oder Platin berechnet.
  • Gemäß Fig. 11 werden zuletzt die Kontakte der Basis 22 und des Emitters 23 hergestellt, und die Metallisierungen der Basis 24 und des Emitters 25 werden abgelagert.
  • Es ist somit eine bipolare Leistungsvorrichtung mit einer hohen Lebensdauer der Minoritätsträger erhalten worden, zusammen mit welcher zwischen dem Kollektor und dem Emitter eine Diode mit mehreren Bereichen mit niedriger Lebensdauer der Minoritätsträger integriert ist. Diese Diode läßt eine bessere Steuerung der Stromstabilisierungseigenschaften während des Schaltschritts zu.

Claims (8)

1. Integrierte Struktur aus einer bipolaren Leistungsvorrichtung mit hoher Stromdichte und einer schnellen Diode, die durch einen einzigen Chip aus Halbleitermaterial ausgebildet sind, wobei die Struktur folgendes aufweist: eine Schicht (2) eines ersten Leitfähigkeitstyps, die einen Kollektor der bipolaren Leistungsvorrichtung ausbildet, einen ersten diffundierten Bereich (6) eines zweiten Leitfähigkeitstyps, der innerhalb der Schicht (2) ausgebildet ist und einen Basisbereich der bipolaren Leistungsvorrichtung ausbildet, und einen zweiten diffundierten Bereich (12) des ersten Leitfähigkeitstyps, der einen Emitter der im diffundierten Bereich (6) ausgebildeten bipolaren Leistungsvorrichtung ausbildet, wobei der Basisbereich (6) und die Schicht (2) eine hohe Minoritätsträger-Lebensdauer haben, wobei eine Basis- Metallisierungsschicht (24) den Basisbereich kontaktiert, wobei eine Emitter- Metallisierungsschicht (25) den Emitterbereich kontaktiert, wobei die schnelle Diode wenigstens einen Teil (20; 20, 20') des Basisbereichs (6) und einen jeweiligen Teil (21; 21, 21') der Schicht (2) unter dem wenigstens einen Teil (20; 20, 20') des Basisbereichs (6) aufweist, dadurch gekennzeichnet, daß der wenigstens eine Teil (20; 20, 20') des Basisbereichs und der jeweilige Teil (21; 21, 21') der Schicht (2) mit Ionen dotiert sind, die zum Reduzieren der Minoritätsträger-Lebensdauer geeignet sind, und eine reduzierte Minoritätsträger-Lebensdauer haben, und daß der eine Teil (20; 20, 20') des Basisbereichs (6):
- durch die Emitter-Metallisierungsschicht kontaktiert ist;
- durch einen ringförmigen diffundierten Bereich (13; 13, 13') des ersten Leitfähigkeitstyps begrenzt ist, der im Basisbereich (6) enthalten ist; und
- der ringförmige Bereich teilweise durch den Emitterbereich umgeben ist, so daß der ringförmige Bereich zwischen gegenüberliegenden Teilen des Emitters (12) angeordnet ist.
2. Integrierte Struktur nach Anspruch 1, dadurch gekennzeichnet, daß der wenigstens eine ringförmige Bereich (13) einen hohen Absonderungskoeffizienten in bezug auf Ionen hat.
3. Integrierte Struktur nach Anspruch 1, dadurch gekennzeichnet, daß innerhalb des Basisbereichs (6) mehrere ringförmige Bereiche (13, 13') erhalten werden, die in ihnen mehrere jeweilige Teile (20, 20') des Basisbereichs (6) mit jeweiligen darunterliegenden Teilen (21, 21') der Schicht (2) umgeben, um Bereiche mit einer niedrigen Lebensdauer der Minoritätsträger der schnellen Diode bilden.
4. Integrierte Struktur nach Anspruch 3, dadurch gekennzeichnet, daß die ringförmigen Bereiche (13, 13') einen hohen Absonderungskoeffizienten in bezug auf die Ionen haben.
5. Verfahren zum Herstellen einer integrierten Struktur nach Anspruch 1, das folgendes aufweist: das Aufwachsen einer Epitaxialschicht (2) mit einer niedrigen Konzentration eines Dotierungsmittels auf einem Substrat (1) aus einem Halbleitermaterial mit einem Dotierungsmittel des ersten Typs, das Ausbilden eines Oxids (3) mit dem darauffolgenden Maskieren und Ätzen für die Definition eines Basisbereichs (6), das Implantieren und das darauffolgende Diffundieren eines Dotierungsmittels des zweiten Typs im Basisbereich (6), ein weiteres Ausbilden von Oxid (7) mit dem darauffolgenden Maskieren und Ätzen für die Definition eines Emitterbereichs (12) und wenigstens eines ringförmigen Bereichs (13, 13'), der innerhalb von ihm einen Teil (20, 20') des Basisbereichs (6) umgibt und teilweise durch den Emitterbereich umgeben ist, das Implantieren und das darauffolgende Diffundieren eines Dotierungsmittels des ersten Typs im Emitterbereich (12) und in dem wenigstens einen ringförmigen Bereich (13, 13'), das Absorbieren von Störstellen in der gesamten Struktur, um die Lebensdauer der Minoritätsträger zu erhöhen, das Implantieren von Ionen innerhalb des Teils (20, 20') des Basisbereichs (6), die zum Reduzieren der Lebensdauer der Minoritätsträger geeignet sind, und ihr darauffolgendes tiefenmäßiges Diffundieren in einem darunterliegenden Teil (21, 21') der Epitaxialschicht (2) und nach unten zum Substrat (1), und das Ausbilden einer Basis-Metallisierungsschicht, die den Emitter und den Teil (20, 20') des Basisbereichs (6) kontaktiert.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Implantieren des wenigstens ringförmigen Bereichs (13, 13') erreicht wird, um einen hohen Koeffizienten einer Absonderung in bezug auf die Ionen zu bestimmen.
7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Ionen Ionen aus Gold sind.
8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Ionen Ionen aus Platin sind.
DE69229927T 1991-03-28 1992-03-17 Integrierte Struktur einer bipolaren Leistungsanordnung mit hoher Stromdichte und einer schnellen Diode und Verfahren zu ihrer Herstellung Expired - Fee Related DE69229927T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ITMI910836A IT1245365B (it) 1991-03-28 1991-03-28 Struttura integrata di dispositivo bipolare di potenza ad elevata densita' di corrente e diodo veloce e relativo processo di fabbricazione

Publications (2)

Publication Number Publication Date
DE69229927D1 DE69229927D1 (de) 1999-10-14
DE69229927T2 true DE69229927T2 (de) 2000-01-20

Family

ID=11359289

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69229927T Expired - Fee Related DE69229927T2 (de) 1991-03-28 1992-03-17 Integrierte Struktur einer bipolaren Leistungsanordnung mit hoher Stromdichte und einer schnellen Diode und Verfahren zu ihrer Herstellung

Country Status (5)

Country Link
US (2) US5343068A (de)
EP (1) EP0506170B1 (de)
JP (1) JP3125112B2 (de)
DE (1) DE69229927T2 (de)
IT (1) IT1245365B (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0642085A (ja) * 1992-07-21 1994-02-15 Daiwa House Ind Co Ltd 外壁の開口フレーム固定構造
EP0675527B1 (de) * 1994-03-30 1999-11-10 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Verfahren zur Herstellung von bipolaren Transistoren mit kontrollierter Speicherzeit
US5838057A (en) * 1994-08-03 1998-11-17 Texas Instruments Incorporated Transistor switches
GB2292252A (en) * 1994-08-05 1996-02-14 Texas Instruments Ltd Rapid turn off semiconductor devices
GB9509301D0 (en) * 1995-05-06 1995-06-28 Atomic Energy Authority Uk An improved process for the production of semi-conductor devices
GB2325343A (en) * 1997-05-14 1998-11-18 Mitel Semiconductor Ltd Semiconductor devices with p-n junctions
GB9709642D0 (en) * 1997-05-14 1997-07-02 Plessey Semiconductors Ltd Improvements in or relating to semiconductor devices
US6358825B1 (en) * 2000-11-21 2002-03-19 Fairchild Semiconductor Corporation Process for controlling lifetime in a P-I-N diode and for forming diode with improved lifetime control
DE102007020039B4 (de) * 2007-04-27 2011-07-14 Infineon Technologies Austria Ag Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement, derart hergestelltes Halbleitersubstrat und Halbleiterbauelement
CN115274436B (zh) * 2022-09-28 2023-01-10 瑞森半导体科技(湖南)有限公司 一种快恢复二极管及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3486950A (en) * 1967-04-26 1969-12-30 Motorola Inc Localized control of carrier lifetimes in p-n junction devices and integrated circuits
DE1619972A1 (de) * 1967-05-02 1971-03-18 Licentia Gmbh Verfahren zum Gettern von metallischen Verunreinigungen aus Siliziumkristallen
US3645808A (en) * 1967-07-31 1972-02-29 Hitachi Ltd Method for fabricating a semiconductor-integrated circuit
DE1942838A1 (de) * 1968-08-24 1970-02-26 Sony Corp Verfahren zur Herstellung integrierter Schaltungen
US3625781A (en) * 1969-05-09 1971-12-07 Ibm Method of reducing carrier lifetime in semiconductor structures
US3640783A (en) * 1969-08-11 1972-02-08 Trw Semiconductors Inc Semiconductor devices with diffused platinum
JPS52149666U (de) * 1976-05-11 1977-11-12
JPS56114367A (en) * 1980-02-14 1981-09-08 Toshiba Corp Semiconductor device
DE3331631A1 (de) * 1982-09-01 1984-03-01 Mitsubishi Denki K.K., Tokyo Halbleiter-bauelement
US5128742A (en) * 1988-04-14 1992-07-07 Powerex, Inc. Variable gain switch
FR2638892B1 (fr) * 1988-11-09 1992-12-24 Sgs Thomson Microelectronics Procede de modulation de la quantite d'or diffusee dans un substrat de silicium et diode rapide obtenue par ce procede

Also Published As

Publication number Publication date
JPH0822995A (ja) 1996-01-23
DE69229927D1 (de) 1999-10-14
IT1245365B (it) 1994-09-20
ITMI910836A0 (it) 1991-03-28
US5468660A (en) 1995-11-21
ITMI910836A1 (it) 1992-09-28
US5343068A (en) 1994-08-30
JP3125112B2 (ja) 2001-01-15
EP0506170A1 (de) 1992-09-30
EP0506170B1 (de) 1999-09-08

Similar Documents

Publication Publication Date Title
DE3131727C2 (de)
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE68926261T2 (de) Symmetrische sperrende Hochdurchbruchspannungshalbleiteranordnung und Verfahren zur Herstellung
EP0001550B1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE69030415T2 (de) Verfahren zur Herstellung eines DMOS Transistors
DE19605633B4 (de) Verfahren zur Herstellung von Dioden mit verbesserter Durchbruchspannungscharakteristik
DE68908281T2 (de) Halbleiteranordnung mit hoher Durchbruchspannung und Verfahren für ihre Herstellung.
DE2928923C2 (de)
DE2823967C2 (de)
DE2214935A1 (de) Integrierte Halbleiterschaltung
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE19814115B4 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2618965A1 (de) Bipolares halbleiterbauelement
DE2441432B2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE2160427A1 (de) Halbleiteranordnung mit einem Halb leiterwiderstand und Verfahren zur Her stellung einer derartigen Anordnung
DE2241600A1 (de) Hochspannungs-p-n-uebergang und seine anwendung in halbleiterschaltelementen, sowie verfahren zu seiner herstellung
DE19604043A1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE3223230C2 (de)
DE2500207A1 (de) Integrierte halbleiteranordnung und verfahren zu ihrer herstellung
DE69229927T2 (de) Integrierte Struktur einer bipolaren Leistungsanordnung mit hoher Stromdichte und einer schnellen Diode und Verfahren zu ihrer Herstellung
DE3020609C2 (de) Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I↑2↑L-Element
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE3046358A1 (de) Feldeffekt-transistor
DE1259469B (de) Verfahren zur Herstellung von inversionsschichtfreien Halbleiteruebergaengen
DE19615324A1 (de) Verfahren zum Herstellen eines vertikalen bipolaren Transistors

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee