DE69031488T2 - Halbleitervorrichtung mit einem lateralen Bipolartransistor und entsprechende Herstellungsverfahren - Google Patents

Halbleitervorrichtung mit einem lateralen Bipolartransistor und entsprechende Herstellungsverfahren

Info

Publication number
DE69031488T2
DE69031488T2 DE69031488T DE69031488T DE69031488T2 DE 69031488 T2 DE69031488 T2 DE 69031488T2 DE 69031488 T DE69031488 T DE 69031488T DE 69031488 T DE69031488 T DE 69031488T DE 69031488 T2 DE69031488 T2 DE 69031488T2
Authority
DE
Germany
Prior art keywords
region
emitter
collector
bipolar transistor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69031488T
Other languages
English (en)
Other versions
DE69031488D1 (de
Inventor
Hiroaki Anmo
Takayuki Gomi
Akio Kayanuma
Koji Kobayashi
Hiroyuki Miwa
Minoru Nakamura
Norikazu Ohuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE69031488D1 publication Critical patent/DE69031488D1/de
Application granted granted Critical
Publication of DE69031488T2 publication Critical patent/DE69031488T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8224—Bipolar technology comprising a combination of vertical and lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

    HINTERGRUND DER ERFINDUNG Gebiet der Erfindung
  • Die Erfindung betrifft ein Halbleiterbauteil mit einem lateralen Bipolartransistor sowie ein Verfahren zum Herstellen desselben.
    • Beschreibung des Stands der Technik
  • Ein bekannter Bipolartransistor für sehr hohe Geschwindigkeit umfasst eine Basiskontaktelektrode und eine Emitterkontaktelektrode, die aus einem polykristallinen Siliciumfilm hergestellt sind, sowie einen Basisbereich und einen Emitterbereich, die durch Eindiffundieren des Fremdstoffs aus dem die Emitterkontaktelektrode bildenden polykristallinen Siliciumfilm in selbstausrichtender Weise hergestellt wurden. Die Fig. 14A, 14B, 14C und 14D zeigen diesen Bipolartransistor sehr hoher Geschwindigkeit in verschiedenen Schritten des Herstellprozesses. Wie es in Fig. 14A dargestellt ist, wird eine n-Epitaxieschicht 4 hergestellt, nachdem ein vergrabener Kollektorbereich 2 von zweitem Leitungstyp, z.B. vom n-Typ, und ein p-Kanalstopbereich 3 in einer der Hauptflächen eines Siliciumsubstrats 1 von erstem Leitungstyp, z.B. vom p-Typ, ausgebildet wurden, es wird ein stark dotierter n- Kollektorkontaktbereich 5 so hergestellt, dass er den vergrabenen Kollektorbereich 2 erreicht, und dann wird ein Feldisolierfilm 6 durch lokale Oxidation an der gesamten Oberfläche ausschließlich des Kollektorelektrodenbereichs sowie eines Bereichs 4A, in dem ein Basisbereich und ein Emitterbereich anschließend herzustellen sind, hergestellt. Anschließend wird ein dünner Isolierfilm 7, wie ein SiO&sub2;-Dünnfilm, an der gesamten Oberfläche hergestellt, es wird ein Abschnitt des dünnen Isolierfilms 7, der dem Bereich 4A entspricht, entfernt, es wird ein erster polykristalliner Siliciumfilm 8, der als Basiskontaktelektrode dient, durch einen CVD-Prozess (Prozess mit chemischer Dampfabscheidung, hergestellt, und dann wird dieser polykristalline Siliciumfilm 8 mit einem p-Fremdstoff, nämlich Bor, dotiert. Dann wird der polykristalline p&spplus;-Siliciumfilm 8 unter Verwendung einer ersten Resistmaske 9 mit dem Muster der Basiskontaktelektrode strukturiert.
  • Dann wird, wie es in Fig. 14B dargestellt ist, ein SiO&sub2;-Film 10 an der gesamten Oberfläche einschließlich des strukturierten polykristallinen p&spplus;- Siliciumfilms 8 durch einen CVD-Prozess hergestellt, und dann wird eine zweite Resistmaske 11 hergestellt. Abschnitte des SiO&sub2;-Films 10 und des polykristallinen p&spplus;-Siliciumbereichs 8, die einem aktiven Bereich entsprechen, in dem ein eigenleitender Basisbereich und ein Emitterbereich auszubilden sind, werden durch selektives Ätzen unter Verwendung der Resistmaske 11 zum Herstellen eines Fensters 13 und einer Basiskontaktelektrode 12 entfernt, die aus dem polykristallinen p&spplus;-Siliciumfilm 8 besteht.
  • Dann wird, wie es in Fig. 14C dargestellt ist, der Bereich 4A durch das Fenster 13 mit einem p-Fremdstoff, nämlich Bor, durch Ionenimplantation dotiert, um einen Verbindungsbasisbereich 14 zum Verbinden eines externen Basisbereichs und eines eigenleitenden Basisbereichs, der anschließend auf dem Bereich 4A auszubilden ist, herzustellen. Dann wird ein SiO&sub2;-Film durch einen CVD-Prozess hergestellt, und dann wird dieser durch den CVD-Prozess hergestellte SiO&sub2;-Film durch eine Wärmebehandlung verdichtet, bei der der SiO&sub2;-Film auf eine Temperatur in der Größenordnung von 900 ºC erwärmt wird. Während der Wärmebehandlung des SiO&sub2;-Films diffundiert in der aus dem polykristallinen p&spplus;-Siliciumfilm bestehenden Basiskontaktelektrode enthaltendes Bor in den Bereich 4A, um einen Teil eines externen Basisbereichs 16 zu bilden. Dann wird eine SiO&sub2;-Seitenwand 15 an der Innenfläche der dem Fenster 13 zugewandten Basiselektrode 12 hergestellt.
  • Dann wird, wie es in Fig. 14D dargestellt ist, ein zweiter polykristalliner Siliciumfilm 18 für eine Emitterkontaktelektrode durch einen CVD-Prozess in einem durch die Seitenwand 15 gebildeten Fenster 17 abgeschieden. Dann wird der polykristalline Siliciumfilm 18 durch Ionenimplantation mit einem p- Fremdstoff, wie B oder BF&sub2;, dotiert und getempert, um einen eigenleitenden Basisbereich 19 vom p-Typ innerhalb des aktiven Bereichs auszubilden, und dann wird dieser p-Basisbereich 19 durch Ionenimplantation mit einem n- Fremdstoff, wie As, dotiert und getempert, um einen n-Emitterbereich 20 auszubilden. Bei einem anderen Verfahren wird der polykristalline Siliciumfilm 18 durch Ionenimplantation mit p- und n-Fremdstoffen dotiert und getempert, um den eigenleitenden Basisbereich 19 vom p-Typ und den n-Emitterbereich 20 auszubilden. Während des Temperprozesses zum Herstellen des Basisbereichs 19 und des Emitterbereichs 20 diffundiert in der aus dem polykristallinen p&spplus;-Silicium bestehenden Basiskontaktelektrode 12 enthaltenes Bor, um den externen Basisbereich 16 fertigzustellen. Die Fremdstoffkonzentration im eigenleitenden Basisbereich 19 ist höher als die im Verbindungsbasisbereich 14. Dann werden Kontaktlöcher hergestellt, und dann werden eine Basiselektrode 21, eine Kollektorelektrode 22 und eine Emitterelektrode 23 aus einem Metall wie Aluminium hergestellt, um den Bipolartransistor 24 sehr hoher Geschwindigkeit fertigzustellen.
  • Fig. 10 zeigt den Aufbau eines lateralen pnp-Bipolartransistors 10. Dieser laterale pnp-Bipolartransistor 40 wird dadurch hergestellt, dass eine n- Epitaxieschicht 4 auf einem vergrabenen n-Basisbereich 26 hergestellt wird, der auf einem p-Siliciumsubstrat 1 ausgebildet ist, ein Feldisolierfilm 6 durch selektive Oxidation ausgebildet wird, ein n-Hineinkontaktierungsbereich 27 ausgebildet wird, der den vergrabenen n-Basisbereich 26 und einen n-Kontaktbasisbereich 28 erreicht, ein p-Kollektorbereich 32 und ein p- Emitterbereich 33 hergestellt werden, die über stark dotierte p-Bereiche 30 bzw. 21 verfügen, und eine Aluminiumkollektorelektrode 34, eine Aluminiumbasiselektrode 35 und eine Aluminiumemitterelektrode 36 hergestellt werden. In Fig. 10 ist mit 37 ein p-Isolierbereich, mit 38 ein Schichtisolierfilm und mit 39 ein SiO&sub2;-Dünnfilm gekennzeichnet. In den meisten Fällen werden der p-Kollektorbereich 32 und der p-Emitterbereich gleichzeitig mit dem eigenleitenden Basisbereich 19 vom p-Typ des npn-Bipolartransistors 24 hergestellt, wie in Fig. 14D dargestellt, und die stark dotierten p-Bereiche 30 und 31 werden gleichzeitig mit dem externen Basisbereich 16 des npn- Bipolartransistors 24 hergestellt. Die Basisbreite WB wird durch den p- Kollektorbereich 32 und den p-Emitterbereich 33 bestimmt. Fig. 11 zeigt das Fremdstoffkonzentrationsprofil in einem Schnitt entlang einer Linie 41 mit abwechselnd langen und kurzen Strichen. Das Fremdstoffkonzentrationsprofil hat an einer Position einen Spitzenwert, die einem Abschnitt nahe an der Oberfläche des Substrats entspricht, wie in Fig. 11 dargestellt, da die Oberfläche durch Ionenimplantation mit Bor dotiert ist und Bor beim Ausbilden des p-Kollektorbereichs 32 und des p-Emitterbereichs 33 eindiffundiert ist. Demgemäß sind der Kollektorbereich 32 und der Emitterbereich in der Nähe der Oberfläche am schmalsten.
  • Fig. 12 zeigt den Aufbau eines anderen lateralen pnp-Bipolartransistors 42, bei dem Abschnitte, die solchen des in Fig. 10 dargestellten lateralen pnp- Bipolartransistors entsprechen, mit denselben Bezugszeichen gekennzeichnet sind, und die Beschreibung derselben wird weggelassen, um eine Doppelbeschreibung zu vermeiden. Beim Herstellen des lateralen pnp-Bipolartransistors 42 wird ein Kontaktbasisbereich 28 gleichzeitig mit dem Kontaktkollektorbereich 5 des npn-Bipolartransistors 24, wie in Fig. 14D dargestellt, hergestellt, und ein p-Emitterbereich 33 und ein p-Kollektorbereich 32 werden gleichzeitig mit dem externen Basisbereich 16 des npn-Bipolartransistors 24 mittels Diffusion von Bor von aus polykristallinen p&spplus;-Silicium bestehenden Kontaktelektroden 44 und 43 gebildet. Mit 3 ist ein p-Kanalstopbereich gekennzeichnet.
  • Der Stromverstärkungsfaktor hFE des in Fig. 10 dargestellten lateralen pnp- Transistors 40 ist aufgrund von Oberflächenrekombinationen verringert, da der Strom hauptsächlich entlang der Oberfläche, d.h. der Nähe der Grenzfläche zum SiO&sub2;-Film 39 fließt, und der Stromverstärkungsfaktor hFE neigt aufgrund einer Schwankung der Oberflächenrekombinationselektrode abhängig vom Zustand der Grenzfläche zum SiO&sub2;-Film 39 zu Instabilitäten.
  • Wie es in Fig. 13 dargestellt ist, hängt die Basisbreite WB des in Fig. 12 dargestellten lateralen pnp-Transistors 42 nicht von der durch Lithographie erzielten minimalen Linienbreite ab, hängt jedoch von mehreren Faktoren wie folgt ab:
  • WB = a + 2b - 2c,
  • wobei a die minimale, durch Lithographie erzielte Linienbreite ist, b die Überlappungsbreite ist, über die der SiO&sub2;-Film 19 und die Filme 43 und 44 aus polykristallinem p&spplus;-Silicium überlappen, und c die Breite von Seitendiffusionsgebieten der p&spplus;-Diffusionsbereiche des Emitters 32 und des Kollektors 33 ist.
  • Wenn z.B. die minimale Linienbreite a = 1,2 µm beträgt, eine schrittweise arbeitende, projizierende Ausrichtungseinrichtung von ±0,3 µm Ausrichtungsgenauigkeit verwendet wird und die Übergangstiefe Xj der p&spplus;-Diffusionsbereiche 32 und 33 0,2 µm beträgt, gilt:
  • WB = 1,2 µm + 2 x 0,8 µm - 2 x 0,8 x 0,2 µm = 2,48 µm
  • Die Basisbreite WB ist ungefähr doppelt so groß wie die minimale Linienbreite a und demgemäß ist es unmöglich, den lateralen pnp-Transistor 42 mit einem hohen Wert fT zu versehen.
  • Patent Abstracts of Japan, Vol. 5, No. 125 (E-69)(797), 12. August 1981 & JP-A-56-62361 offenbaren einen lateralen pnp-Transistor, bei dem der Strom hauptsächlich entlang der Oberfläche des Bauteils fließt.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Erfindung soll Oberflächenrekombination in einem Halbleiterbauteil mit einem lateralen Bipolartransistor mit einem Kollektorbereich, einem Basisbereich und einem Emitterbereich, die mit Lateralanordnung auf einem Halbleitersubstrat ausgebildet sind, vermeiden, und sie soll den Stromverstärkungsfaktor dieses lateralen Bipolartransistors dadurch verbessern und stabilisieren, dass die jeweiligen Abschnitte mit Spitzenwerten der Fremdstoffkonzentrationen des Kollektorbereichs und des Emitterbereichs innerhalb des Basisbereichs ausgebildet werden.
  • Ein erfindungsgemäßes Halbleiterbauteil ist im Anspruch 1 dargelegt.
  • Ein erfindungsgemäßes Verfahren zum Herstellen eines Halbleiterbauteils ist ferner in einem der Ansprüche 3 und 4 dargelegt.
  • Die Erfindung verringert die Basisbreite WB, um hohe Werte von fT und hFE zu schaffen.
  • Demgemäß ist es eine Aufgabe der Erfindung, ein Verfahren zum Herstellen eines lateralen Bipolartransistors zu schaffen, das die Basisbreite WB auf die minimale Linienbreite verringern kann, um einen lateralen Bipolartransistor mit hohen Werten von fT und hFE zu schaffen.
  • Ein erfindungsgemäßes Halbleiterbauteil umfasst ein Halbleitersubstrat 1, das mit einem Kollektorbereich 62, einem Basisbereich 60 und einem Emitterbereich 61 in Lateralanordnung versehen ist, wobei jeweilige Abschnitte mit Spitzenwerten der Fremdstoffkonzentrationen des Kollektorbereichs und des Emitterbereichs innerhalb des Basisbereichs 60 und nicht nahe der Oberfläche ausgebildet sind.
  • Ein erfindungsgemäßes Verfahren zum Herstellen eines Halbleiterbauteils umfasst einen Schritt des Herstellens eines Kollektorbereichs 132 von zweitem Leitungstyp und eines Emitterbereichs 133 vom zweiten Leitungstyp innerhalb einer Lateralanordnung in einem Halbleitersubstrat 1 von erstem Leitungstyp unter Verwendung einer ersten Maske 123, die mit einem Paar Öffnungen 121 und 122 versehen ist; und einen Schritt des Herstellens stark dotierter Bereiche 130 und 131 vom zweiten Leitungstyp in solcher Weise, dass sie mit dem Kollektorbereich 132 bzw. dem Emitterbereich 133 verbunden sind, und zwar unter Verwendung einer zweiten Maske 127, die mit einem Paar Öffnungen versehen sind, die voneinander um einen Abstand d&sub2; entfernt sind, der größer als der Abstand d&sub1; zwischen den Öffnungen der ersten Maske 123 ist.
  • Beim Halbleiterbauteil gemäß der ersten Erscheinungsform der Erfindung sind der Kollektorbereich 62 und der Emitterbereich 61 des Lateraltransistors so ausgebildet, dass Abschnitte derselben mit der maximalen Fremdstoffkonzentration innerhalb des Basisbereichs 60 ausgebildet sind, um einen Hauptstrompfad innerhalb des Basisbereichs 60 anstatt nahe der Oberfläche desselben auszubilden, was eine Verringerung von hFE durch Oberflächenrekombination verhindert. Die kleine Schwankung des Stroms durch Oberflächenrekombination aufgrund des Zustands der Oberfläche des Oxidfilms stabilisiert den Wert hFE. So verfügt der Lateraltransistor über einen stabilen, hohen Wert hFE.
  • Beim Verfahren zum Herstellen eines Lateraltransistors gemäß der zweiten Erscheinungsform der Erfindung werden der Kollektorbereich 132 und der Emitterbereich 133 unter Verwendung der ersten Maske 123 hergestellt, und die stark dotierten Bereiche 130 und 131 des Kollektorbereichs und des Emitterbereichs werden unter Verwendung einer zweiten Maske 127 hergestellt. Demgemäß kann das Paar Öffnungen 121 und 122 der ersten Maske 123 um den Abstand d&sub1; voneinander getrennt werden, der der minimalen Linienbreite entspricht, die durch Lithographie erhalten werden kann. Demgemäß können der Kollektorbereich 132 und der Emitterbereich 133 so hergestellt werden, dass die Basisbreite WE der minimalen Linienbreite entspricht, um einen hohen Wert fT zu erreichen. Da die Kollektorelektroden 43 und 134 sowie die Emitterelektroden 44 und 136 unter Verwendung der mit den Öffnungen 125 und 126 versehenen zweiten Maske hergestellt werden, können die Kollektorelektroden 43 und 134 sowie die Emitterelektroden 44 und 136 leicht voneinander getrennt werden.
  • Da der Emitterbereich 133 einen stark dotierten Bereich 131 aufweist, ist der Emitter-Injektionswirkungsgrad hoch und der Wert hFE ist verbessert.
  • So kann ein Lateraltransistor mit hohen Werten fT und hFE hergestellt werden.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die obigen und anderen Aufgaben, Merkmale und Vorteile der Erfindung werden aus der folgenden Beschreibung in Verbindung mit den beigefügten Zeichnungen deutlicher.
  • Fig. 1 ist eine Schnittansicht eines lateralen Bipolartransistors gemäß einem bevorzugten Ausführungsbeispiel der Erfindung;
  • Fig. 2 und 3 sind Kurvenbilder, die Fremdstoffkonzentrationsprofile entlang den Linien A&sub1;-A&sub1; bzw. B&sub1;-B&sub1; in Fig. 1 zeigen;
  • Fig. 4A bis 4D sind Schnittansichten zum Unterstützen der Erläuterung von Schritten eines Herstellverfahrens für den lateralen Bipolartransistor von Fig. 1 sowie eines Transistors mit niedriger Emitterkonzentration (LEC = low emitter concentration);
  • Fig. 5 ist eine Schnittansicht eines Halbleiterbauteils mit einem lateralen Bipolartransistor und einem LEC-Transistor gemäß der Erfindung;
  • Fig. 6 und 7 sind Kurvenbilder, die Fremdstoffkonzentrationsprofile entlang den Linien A&sub2;-A&sub2; bzw. B&sub2;-B&sub2; in Fig. 5 zeigen;
  • Fig. 8 ist eine Schnittansicht eines lateralen Bipolartransistors gemäß einem weiteren Ausführungsbeispiel der Erfindung;
  • Fig. 9A bis 9C sind Schnittansichten zum Unterstützen der Erläuterung von Schritten eines Herstellverfahrens für den lateralen Bipolartransistor von Fig. 8;
  • Fig. 10 ist eine Schnittansicht eines herkömmlichen lateralen Bipolartransistors;
  • Fig. 11 ist ein Kurvenbild, das ein Fremdstoffkonzentrationsprofil im lateralen Bipolartransistors von Fig. 16 zeigt;
  • Fig. 12 ist eine Schnittansicht eines anderen herkömmlichen lateralen Bipolartransistors;
  • Fig. 13 ist eine vergrößerte Schnittansicht eines wesentlichen Abschnitts des lateralen Bipolartransistors von Fig. 18 und
  • Fig. 14A bis 14D sind Schnittansichten zum Unterstützen einer Erläuterung von Schritten eines herkömmlichen Verfahrens zum Herstellen eines Bipolartransistors mit sehr hoher Geschwindigkeit.
    • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • Fig. 1 zeigt einen lateralen pnp-Transistor gemäß einem ersten Ausführungsbeispiel der Erfindung.
  • Gemäß der Erfindung werden ein vergrabener n-Basisbereich 26 und eine n- Epitaxieschicht 4 auf einem p-Siliciumsubstrat 1 hergestellt, ein p-Isolierbereich 37 und eine selektiv oxidierte (LOCOS) Feldisolierschicht 6 werden hergestellt, und es werden ein n-Hineinkontaktierungsabschnitt 27, der den vergrabenen n-Basisbereich 26 erreicht, und ein n-Basiskontaktbereich 28 hergestellt.
  • Ein p-Emitterbereich 61 und ein p-Kollektorbereich 62 werden mit einer Lateralanordnung so hergestellt, dass Abschnitte derselben mit jeweils maximaler Fremdstoffkonzentration innerhalb der n-Epitaxieschicht 4 liegen, die als Basisbereich 60 dient, wobei dazwischen ein Abstand vorhanden ist, der der Basisbreite WB entspricht, und dann werden stark dotierte p-Bereiche 63 und 64 so hergestellt, dass sie jeweils mit dem Emitterbereich 61 bzw. dem Kollektorbereich 62 verbunden sind. Anschließend wird ein Schichtisolierfilm 38 hergestellt, und dann werden eine Kollektorelektrode 34, eine Basiselektrode 35 und eine Emitterelektrode 36, wie Aluminiumelektroden, in Kontaktlöchern hergestellt, um den lateralen pnp-Bipolartransistors 65 fertigzustellen.
  • Fig. 2 zeigt die Änderung der Fremdstoffkonzentration abhängig von der Tiefe entlang der Linie A&sub1;-A&sub1; in Fig. 1 und Fig. 3 zeigt die Änderung der Fremdstoffkonzentration in Abhängigkeit von der Tiefe entlang der Linie B&sub1;- B&sub1; in Fig. 1.
  • Die Fig. 4A, 4B, 4C und 4D sind Schnittansichten, die den lateralen pnp- Bipolartransistor 65 in verschiedenen Schritten eines Herstellprozesses zeigen. In diesem Fall wird der laterale pnp-Bipolartransistor 65 zusammen mit einem Transistor mit niedriger Emitterkonzentration (LEC) hergestellt, der sich durch einen hohe Wert VEBO, einen niedrigen Wert CBE und niedrige Störsignale auszeichnet.
  • Wie es in Fig. 4A dargestellt ist, werden ein vergrabener n-Basisbereich und ein vergrabener n-Kollektorbereich 68 in einem Abschnitt 66 zum Herstellen eines lateralen pnp-Transistors bzw. einem Abschnitt 67 zum Herstellen eines LEC-Transistors in einem p-Siliciumsubstrat 1 hergestellt; es wird eine n-Epitaxieschicht 4 hergestellt, und dann werden p-Isolierbereiche 37 und eine Feldisolierschicht 6 hergestellt. Falls erforderlich, werden ein den vergrabenen n-Basisbereich 26 erreichender n-Hineinkontaktierungsbereich 27 und ein den vergrabenen n-Kollektorbereich 68 erreichender n-Hineinkontaktierungsbereich 69 in den Abschnitten 66 bzw. 67 hergestellt. Mit 80 ist ein SiO&sub2;-Dünnfilm gekennzeichnet.
  • Dann werden, wie es in Fig. 4B dargestellt ist, ein p-Emitterbereich 61 und ein p-Kollektorbereich 62 so im Abschnitt 66 hergestellt, dass Abschnitte derselben mit maximaler Fremdstoffkonzentration innerhalb der als Basisbereich dienenden Epitaxieschicht 4 ausgebildet sind, und gleichzeitig wird im Abschnitt 67 durch Ionenimplantation unter Verwendung eines p-Fremdstoffs 82, wie Bor, unter Verwendung einer Resistmaske 81 und einer Energie von 180 keV oder mehr ein p-Basisbereich 83 für den LEC-Transistor ausgebildet.
  • Dann werden im Abschnitt 66, wie es in Fig. 4C dargestellt ist, stark dotierte p-Bereiche 64 und 63, d.h. ein p-Kollektorkontaktbereich und ein p- Emitterkontaktbereich, hergestellt, und gleichzeitig wird im Abschnitt 67 ein p-Basiskontaktbereich 84 für den LEC-Transistor hergestellt. Im Abschnitt 67 wird ein n-Emitterbereich 85 für den LEC-Transistor hergestellt. Es wird ein n-Kollektorbereich 86 für den LEC-Transistor hergestellt, und im Abschnitt 66 wird gleichzeitig mit der Herstellung des n-Emitterbereichs ein n-Basiskontaktbereich 68 für den lateralen pnp-Transistor hergestellt.
  • Dann werden, wie es in Fig. 4D dargestellt ist, Kontaktlöcher nach dem Herstellen eines Schichtisolierfilms 38 ausgebildet, und dann werden im Abschnitt 66 eine Kollektorelektrode 34, eine Basiselektrode 35 und eine Emitterelektrode 36, wie Aluminiumelektroden, hergestellt, um den lateralen pnp-Bipolartransistor 65 fertigzustellen, und im Abschnitt 67 werden eine Kollektorelektrode 87, eine Basiselektrode 88 und eine Emitterelektrode 89, wie Aluminiumelektroden, hergestellt, um den LEC-npn-Transistor 90 fertigzustellen.
  • Im so hergestellten lateralen pnp-Bipolartransistor 65 sind Abschnitte des Kollektorbereichs 62 und des Emitterbereichs 61 mit jeweils maximaler Fremdstoffkonzentration im Volumen ausgebildet, und Abschnitte des Kollektorbereichs 62 und des Emitterbereichs 61, die am nächsten beieinander liegen, sind innerhalb des Volumens ausgebildet, um einen Hauptstromkanal innerhalb des Volumens anstatt nahe an der Oberfläche auszubilden. Demgemäß ist eine Verringerung des Stromverstärkungsfaktors hFE durch Oberflächenrekombination verhindert, was einen lateralen Bipolartransistor mit einem hohen Wert hFE ergibt. Instabilitäten des Werts hFE aufgrund des Oberflächenzustands des Oxidfilms (SiO&sub2;-Film) sind beseitigt, d.h., dass Änderungen des Stroms durch Oberflächenrekombination aufgrund des Zustands an der Grenzfläche zum Oxidfilm verringert sind, was hFE stabilisiert.
  • Fig. 5 zeigt einen lateralen pnp-Bipolartransistor 91 gemäß einem zweiten Ausführungsbeispiel der Erfindung, wobei solche Teile, die solchen entsprechen, die in den Fig. 4A bis 4D dargestellt sind, mit denselben Bezugszeichen gekennzeichnet sind, und die zugehörige Beschreibung wird weggelassen, um eine Doppelbeschreibung zu vermeiden. Der Kollektorbereich 62 und der Emitterbereich 61 des lateralen pnp-Bipolartransistors 91 werden durch Dotieren der entsprechenden Bereiche mit einem p-Fremdstoff durch Ionenimplantation unter Verwendung einer hohen Energie im Bereich von 100 bis 150 keV hergestellt, und dann werden der Kollektorbereich 62 und der Emitterbereich 63 einer Wärmebehandlung unterzogen, damit der Fremdstoff in die Oberflächenepitaxieschicht 4 eindiffundiert, damit jeweilige Abschnitte mit maximaler Fremdstoffkonzentration des Kollektorbereichs 62 und des Emitterbereichs 63 im Volumen ausgebildet werden, wie es in Fig. 6 dargestellt ist.
  • Fig. 6 zeigt das Verunreinigungskonzentrationsprofil entlang der Linie A&sub2;- A&sub2; in Fig. 5, und Fig. 7 zeigt das Verunreinigungskonzentrationsprofil entlang der Linie B&sub2;-B&sub2; in Fig. 5.
  • Der Kollektorbereich 62 und der Emitterbereich 61, die ähnlich denen sind, die in Fig. 1 dargestellt sind, werden so hergestellt, dass die Fremdstoffkonzentration in der Nähe der Oberfläche 1/3 der maximalen Fremdstoffkonzentration im Volumen ist, oder darunter liegt, d.h., dass b/A ≤ 1/3 gilt, wie in Fig. 6 dargestellt. Andererseits wird der Basisbereich 83, der gleichzeitig mit dem Kollektorbereich 62 und dem Emitterbereich 61 hergestellt wird, des LEC-Transistors 90, ähnlich wie der Kollektorbereich 62 und der Emitterbereich 61 des pnp-Bipolartransistors 91 so hergestellt, dass ein Abschnitt mit maximaler Fremdstoffkonzentration innerhalb des Volumens ausgebildet ist und die Fremdstoffkonzentration in der Nähe der Oberfläche niedriger als die maximale Fremdstoffkonzentration ist.
  • Im lateralen pnp-Bipolartransistor 91 sind die Abschnitte des Kollektorbereichs 62 und des Emitterbereichs 61 mit maximaler Fremdstoffkonzentration innerhalb des Volumens ausgebildet, um einen Hauptstromkanal innerhalb des Volumens anstatt nahe an der Oberfläche auszubilden. Demgemäß ist eine Verringerung des Stromverstärkungsfaktors hFE aufgrund von Oberflächenrekombination verhindert, Instabilitäten des Werts hFE aufgrund des Zustands der Grenzfläche des Oxidfilms sind verhindert, was einen lateralen pnp- Bipolartransistor 61 mit einem stabilen, hohen Wert hFE schafft.
  • Übrigens erfordert ein mit hoher Geschwindigkeit arbeitendes Bauteil einen lateralen pnp-Transistor mit hohem Funktionsvermögen. Das Funktionsvermögen des lateralen pnp-Transistors 65 von Fig. 1 kann durch Verringern der Basisbreite WB verringert werden. Jedoch liegt die Epitaxiekonzentration im Allgemeinen im Bereich von 5 x 10¹&sup4; bis 5 x 10¹&sup6;/cm³. Wenn der laterale pnp-Transistor in eine LSI-Schaltung mit einem pnp-Bipolartransistor eingebaut wird, der mit einer Basiselektrode und einer Emitterelektrode aus polykristallinem Silicium versehen ist, wie in Fig. 14 dargestellt, ist die Epitaxiekonzentration nicht höher als 10¹&sup5;/cm³, wenn die Epitaxieschicht 4 hohen Widerstand aufweist, um die Kapazität CJC am Kollektorübergang zu verringern, so dass die Betriebsgeschwindigkeit des bipolaren npn-Transistors erhöht ist. Demgemäß nimmt, wenn die Basisbreite WB des lateralen pnp- Transistors auf eine Breite nicht über 1,0 µm verringert wird, die Gesamtmenge QB des Fremdstoffs in der Basis einen Wert in der Größenordnung von 10¹¹/cm² ein und es tritt ein Durchschlag zwischen dem Emitter und dem Kollektor auf. So ist es schwierig, das Funktionsvermögen eines lateralen pnp-Transistors durch Verringern der Basisbreite WB zu verbessern.
  • Fig. 8 zeigt einen stabilen lateralen pnp-Bipolartransistor 93 mit hohem Funktionsvermögen gemäß der Erfindung, der durch Lösen der obigen Probleme entwickelt wurde.
  • In Fig. 8 sind Teile, die solchen entsprechen, wie sie in Fig. 1 dargestellt sind, mit denselben Bezugszeichen gekennzeichnet. Der pnp-Transistor 93 wird durch einen Prozess hergestellt, der ähnlich dem zum Herstellen des in Fig. 1 dargestellten lateralen pnp-Bipolartransistors ist. Beim Herstellen des pnp-Transistors 93 wird eine vergrabene n-Basisschicht 96 auf einem p-Siliciumsubstrat 1 hergestellt, eine n-Epitaxieschicht 4 wird auf der vergrabenen n-Schicht 26 hergestellt, es werden p-Isolierbereiche 37 und eine Feldisolierschicht 6 hergestellt, und dann werden ein p-Hineinkontaktierungsbereich 27, der den vergrabenen n-Basisbereich 27 erreicht, und ein n-Basiskontaktbereich 28 hergestellt. In der Epitaxieschicht 4 werden mit Lateralanordnung mit einem der Basisbreite WB entsprechenden Abstand ein p- Kollektorbereich 62 und ein p-Emitterbereich 61 so hergestellt, dass Abschnitte des p-Kollektorbereichs 62 und des p-Emitterbereichs 61 mit jeweils maximaler Fremdstoffkonzentration innerhalb des Volumens ausgebildet sind. Bei diesem Ausführungsbeispiel wird insbesondere ein stark dotierter n-Bereich 94 mit einer Fremdstoffkonzentration über der der Epitaxieschicht 4 und mit einem Abschnitt mit maximaler Fremdstoffkonzentration in einem eigenleitenden Bereich zwischen dem p-Kollektorbereich 62 und dem p-Emitterbereich 61 auf demselben Niveau ausgebildet, auf dem die Abschnitte maximaler Fremdstoffkonzentration des p-Kollektorbereichs 62 und des p- Emitterbereichs 61 ausgebildet sind. Der n-Bereich 94 muss so hergestellt werden, dass er nicht mit dem Kollektorbereich 62 und einem p&spplus;-Emitterbereich 61 überlappt.
  • Der stark dotierte n-Bereich 94 mit einer Fremdstoffkonzentration über der der Epitaxieschicht 4, der zwischen dem Kollektorbereich 62 und dem Emitterbereich 61 ausgebildet ist, verhindert einen Durchschlag aufgrund der Verringerung der Basisbreite WB. Der n-Bereich 94, der nicht mit dem Kollektorbereich 62 und dem Emitterbereich 61 überlappt, verhindert ein Ansteigen der Kapazität des Übergangs. So kann auf einfache Weise ein stabiler pnp-Transistor mit hohem Funktionsvermögen hergestellt werden.
  • Nachfolgend wird unter Bezugnahme auf die Fig. 9A, 9B und 9C, in denen nur der laterale pnp-Transistor 93 dargestellt ist, ein Verfahren zum Herstellen dieses lateralen pnp-Transistors 93 gleichzeitig mit dem in Fig. 14 dargestellten npn-Bipolartransistor 24 beschrieben. Wie es in Fig. 9A dargestellt ist, wird eine n-Epitaxieschicht 4 mit einer Fremdstoffkonzentration von 10¹&sup5;/cm³ oder weniger auf einer vergrabenen n-Basisschicht 26 und auf einem p-Siliciumsubstrat 1 ausgebildeten p-Kanalstopbereichen 3 hergestellt, eine Feldisolierschicht 6 zur Elementisolierung wird durch selektive Oxidation hergestellt, es wird ein SiO&sub2;-Dünnfilm 7 hergestellt, und dann wird ein n-Basiskontaktbereich 27 hergestellt, der die vergrabene Basisschicht 26 erreicht. Anschließend werden im SiO&sub2;-Dünnfilm 7 Kollektoröffnungen 96 und eine Emitteröffnung 97 ausgebildet, und dann werden p-Kollektorbereiche 62 und ein p-Emitterbereich 61 mit einem Abstand ausgebildet, der der Basisbreite WB entspricht, damit Abschnitte mit jeweiliger maximaler Fremdstoffkonzentration durch Ionenimplantation eines p-Fremdstoffs, wie Bor, innerhalb der Epitaxieschicht 4 ausgebildet werden, und zwar unter Verwendung einer Resistmaske 100 mit Öffnungen 98 und 99 einer Größe über der der Öffnungen 96 und 97, d.h., dass die Öffnungen 98 und 99 um einen Abstand voneinander beabstandet sind, der kleiner als der zwischen den Öffnungen 96 und 97 ist. Die Öffnungen 96 und 97 im SiO&sub2;-Dünnfilm 7 werden gleichzeitig mit einer Öffnung hergestellt, die einem Bereich mit dem Basiskontaktbereich, dem eigenleitenden Basisbereich und einem aktiven Bereich entspricht, in dem der Emitterbereich des npn-Bipolartransistors 24 (Fig. 14A) herzustellen ist.
  • Dann wird, wie es in Fig. 9B dargestellt ist, die Resistmaske 100 entfernt, es wird ein polykristalliner Siliciumfilm 8 durch einen CVD-Prozess auf der gesamten Oberfläche einschließlich der Öffnungen 96 und 97 abgeschieden, der polykristalline Siliciumfilm 8 wird mit einem p-Fremdstoff, wie Bor, durch Ionenimplantation dotiert, und dann wird der polykristalline Siliciumfilm 8 unter Verwendung einer Resistmaske 111 strukturiert, um Kollektorkontaktelektroden 112 und eine Emitterkontaktelektrode 113 aus einem polykristallinen p&spplus;-Siliciumfilm auszubilden. Das Intervall l zwischen den Elektroden 112 und 113 entspricht der Basisbreite WB, d.h. dem Intervall zwischen dem Kollektorbereich 62 und dem Emitterbereich 61. Ein Abschnitt des polykristallinen p&spplus;-Siliciumfilms im npn-Bipolartransistor 24 wird so strukturiert, dass die Form des restlichen Abschnitts des polykristallinen p&spplus;-Siliciumfilms der Außenform der Basiskontaktelektrode entspricht (Fig. 14B). Dann wird die Epitaxieschicht 4 mit einem n-Fremdstoff, wie Arsen, durch Ionenimplantation unter Verwendung derselben Resistmaske 111 dotiert, um einen n-Bereich 94 mit einer Fremdstoffkonzentration in der Größenordnung von 10¹&sup7;/cm³ (Dosismenge in der Größenordnung von 10¹²/cm²) in den eigenleitenden Basisbereichen zwischen den Kollektorbereichen 62 und dem Emitterbereich 61 so auszubilden, dass Abschnitte mit jeweils maximaler Fremdstoffkonzentration der dotierten Bereiche auf einem Niveau liegen, das mit dem der Abschnitte mit maximaler Fremdstoffkonzentration der Kollektorbereiche und der Emitterbereiche übereinstimmt.
  • Dann wird, wie es in Fig. 9C dargestellt ist, die gesamte Oberfläche mit einem SiO&sub2;-Film 10 beschichtet. Danach werden im Abschnitt für den npn- Bipolartransistor der SiO&sub2;-Film 10 und der polykristalline p&spplus;-Siliciumfilm 8 gleichzeitig strukturiert, um eine Basiskontaktelektrode 12 aus polykristallinem p&spplus;-Silicium auszubilden, und es wird eine Öffnung hergestellt, um den aktiven Bereich freizulegen. Anschließend werden Seitenwände hergestellt, und es wird dafür gesorgt, dass Bor aus den Kollektorkontaktelektroden 112 und der Emitterkontaktelektrode 113, die aus dem polykristallinen p&spplus;-Siliciumfilm bestehen, diffundieren, um stark dotierte Kollektorbereiche 64 und einen stark dotierten Emitterkontaktbereich 63 auszubilden. Im Abschnitt für den npn-Transistor wird ein äußerer p&spplus;-Basisbereich ausgebildet. Anschließend wird im Abschnitt für den npn-Transistor ein zweiter polykristalliner Siliciumfilm hergestellt, der durch Ionenimplantation mit einem p-Fremdstoff, wie Bor, dotiert wird, und dieser dotierte zweite polykristalline Siliciumfilm wird einer Wärmebehandlung unterzogen, um einen p- Basisbereich auszubilden, und der zweite Polykristalline Siliciumfilm wird durch Ionenimplantation mit einem n-Fremdstoff dotiert, um einen n-Emitterbereich auszubilden. Ein Abschnitt des zweiten polykristallinen n&spplus;-Siliciumfilms bildet eine Emitterkontaktelektrode. Dann werden im aus dem SiO&sub2;- Film 10 und dem dünnen SiO&sub2;-Film 7 bestehenden Isolierfilm Kontaktlöcher ausgebildet, und dann werden eine Kollektorelektrode 34, eine Basiselektrode 35 und eine Emitterelektrode 36 aus einer Al-Si-Legierung durch einen Ti/TiN-Film 114 in den Kontaktlöchern hergestellt, um den lateralen pnp- Bipolartransistor 91 und den npn-Bipolartransistor 24, der nicht dargestellt ist, fertigzustellen.
  • So können der stabile laterale pnp-Transistor 93 mit hohem Funktionsvermögen mit verringerter Basisbreite WB und der mit sehr hoher Geschwindigkeit arbeitende npn-Bipolartransistor 24 gleichzeitig hergestellt werden.
  • Ein lateraler Bipolartransistor gemäß der ersten Erscheinungsform der Erfindung umfasst Kollektorbereiche und einen Emitterbereich mit jeweils einem Abschnitt mit maximaler Fremdstoffkonzentration, der innerhalb des Substrats statt an der Oberfläche desselben ausgebildet ist, so dass der Einfluss von Oberflächenrekombination unterdrückt ist, ein hoher Wert hFE erzielt ist, eine Änderung des Stroms durch Oberflächenrekombination verringert ist und der Wert hFE gleichmäßig und stabil ist.
  • Durch ein Verfahren zum Herstellen eines lateralen Bipolartransistors gemäß der zweiten Erscheinungsform der Erfindung werden Kollektorbereiche und ein Emitterbereich mit Lateralanordnung auf einem Halbleitersubstrat, das als Basisbereich dient, unter Verwendung einer ersten Maske hergestellt, die mit einem Paar Öffnungen versehen ist, und dann werden stark dotierte Bereiche, die jeweils mit den Kollektorbereichen bzw. den Emitterbereichen verbunden sind, unter Verwendung einer zweiten Maske hergestellt, die mit Öffnungen versehen ist, die mit einem Intervall ausgebildet sind, das kleiner als dasjenige zwischen den Öffnungen der ersten Maske ist, um den Basisbereich mit einer Basisbreite herzustellen, die so klein wie die minimale Linienbreite ist, die durch Lithographie erzielbar ist. So verfügt ein so hergestellter lateraler Bipolartransistor über hohe Werte von fT und hFE.
  • Obwohl die Erfindung in ihren bevorzugten Formen mit einem bestimmten Grad an Spezialisierung beschrieben wurde, sind offensichtlich viele Änderungen und Variationen derselben möglich. Daher ist es zu beachten, dass die Erfindung auf andere Weise ausgeübt werden kann, als es speziell hier beschrieben ist, ohne von ihrem Schutzumfang abzuweisen, wie er durch die beigefügten Ansprüche definiert ist.

Claims (4)

1. Halbleiterbauteil mit einem Halbleitersubstrat (1) und einer vom Substrat (1) abgewandten Hauptfläche, wobei das Halbleiterbauteil einen lateralen Bipolartransistor mit folgendem enthält:
- einem Basisbereich (26; 60) von erstem Leitungstyp;
- einem Emitterbereich (61) und einem Kollektorbereich (62), die beide von einem zweiten, entgegengesetzten Leitungstyp sind und in einer Lateralanordnung im Basisbereich (60) liegen;
- einem Emitterkontaktbereich (63) und einem Kollektorkontaktbereich (64), die beide vom zweiten Leitungstyp sind und höhere Verunreinigungskonzentration als der Emitterbereich (61) und der Kollektorbereich (62) aufweisen, die im Basisbereich (60) liegen, wobei sie an der Hauptfläche freiliegen und den Emitterbereich 61 bzw. den Kollektorbereich (62) kontaktieren;
dadurch gekennzeichnet, dass
- der Emitterbereich (61) und der Kollektorbereich (62) innerhalb des Basisbereichs (60) vergraben sind;
- Abschnitte des Emitterbereichs (61) und des Kollektorbereichs (62), die am nächsten beieinander liegen, jeweils einen Spitzenwert der Fremdstoffkonzentration aufweisen, wobei jeweils benachbarte Fremdstoffkonzentrationen des Emitterbereichs (61) und des Kollektorbereichs (62), die näher an der Hauptfläche liegen, niedriger als der Spitzenwert der Fremdstoffkonzentration sind, wodurch ein Hauptstromkanal innerhalb des Basisbereichs (60) anstatt nahe an der Hauptfläche ausgebildet ist.
2. Halbleiterbauteil nach Anspruch 1, ferner mit einem stark dotierten Bereich (94) vom ersten Leitungstyp, der in einem Abschnitt des Basisbereichs (60) zwischen den Abschnitten des Emitterbereichs (61) und des Kollektorbereichs (62), die am nächsten beieinander liegen, und in derselben Tiefe wie diese ausgebildet ist, mit einer Fremdstoffkonzentration, die über der des Basisbereichs (60) liegt, ohne Überlappung mit dem Emitterbereich (61) und dem Kollektorbereich (62), wodurch Durchschläge verhindert sind.
3. Verfahren zum Herstellen des Halbleiterbauteils mit einem lateralen Bipolartransistor gemäß Anspruch 1, das folgende Schritte umfasst:
- Herstellen eines ersten Bereichs (26) von erstem Leitungstyp auf einem Halbleitersubstrat (1) von zweitem Leitungstyp;
- Herstellen einer Epitaxieschicht (4) vom ersten Leitungstyp mit einer vom Substrat (1) abgewandten Hauptfläche auf dem ersten Bereich und auf dem Substrat, wodurch der erste Bereich einen vergrabenen Basisbereich des lateralen Bipolartransistors bildet und die Epitaxieschicht (4) einen Basisbereich (60) des lateralen Bipolartransistors bildet;
- Herstellen eines Emitterbereichs (61) und eines Kollektorbereichs (62) des lateralen Bipolartransistors, die beide vom zweiten Leitungstyp sind, durch Ionenimplantation unter Verwendung einer ersten Maske (81), die mit einem Paar Öffnungen versehen ist, die voneinander um einen ersten Abstand beabstandet sind, so dass der Emitterbereich (61) und der Kollektorbereich (62) Abschnitte mit einem Spitzenwert der Fremdstoffkonzentration aufweisen, und sie innerhalb der Epitaxieschicht (4) vergraben sind, wobei jeweils benachbarte Fremdstoffkonzentrationen des Emitterbereichs (61) und des Kollektorbereichs (62), die näher an der Hauptfläche liegen, niedriger sind als der Spitzenwert der Fremdstoffkonzentration des Emitterbereichs (61) und des Kollektorbereichs (62);
- Herstellen eines Emitterkontaktbereichs (63) und eines Kollektorkontakt bereichs (64) des lateralen Bipolartransistors, die beide vom zweiten Leitungstyp sind, die höhere Fremdstoffkonzentration als der Emitterbereich (61) und der Kollektorbereich (62) in der Epitaxieschicht (4) aufweisen, und die mit dem Emitterbereich (61) bzw. dem Kollektorbereich (62) verbunden werden, wozu eine zweite Maske verwendet wird, die mit einem Paar Öffnungen versehen ist, die voneinander um einen zweiten Abstand beabstandet sind, der größer als der erste Abstand ist.
4. Verfahren zum Herstellen eines Halbleiterbauteils mit dem Halbleiterbauteil mit einem lateralen Bipolartransistor nach Anspruch 1, und mit einem Transistor mit niedriger Emitterkonzentration, wobei das Verfahren folgende Schritte umfasst:
- Herstellen eines ersten Bereichs (26) und eines zweiten Bereichs (68), beide von einem ersten Leitungstyp, in einem Abschnitt (66) zum Herstellen eines lateralen Bipolartransistors bzw. einem Abschnitt (67) zum Herstellen eines Transistors mit niedriger Emitterkonzentration auf einem Halbleitersubstrat (1) von zweitem, entgegengesetztem Leitungstyp;
- Herstellen einer Epitaxieschicht (4) vom ersten Leitungstyp, mit einer Hauptfläche, die vom Substrat (1) abgewandt ist, auf dem ersten und zweiten Bereich (26; 68) und auf dem Substrat (1), wodurch der erste Bereich (26) einen vergrabenen Basisbereich des lateralen Bipolartransistors bildet, wobei der zweite Bereich (68) einen vergrabenen Kollektorbereich des Transistors mit niedriger Emitterkonzentration bildet, und die Epitaxieschicht (4) den Basisbereich (60) des lateralen Bipolartransistors und den Kollektorbereich des Transistors mit niedriger Emitterkonzentration bildet;
- Herstellen von Isolierbereichen (37) vom zweiten Leitungstyp sowie einer Feldisolierschicht (6);
- Herstellen eines Emitterbereichs (61) und eines Kollektorbereichs (62) des lateralen Bipolartransistors im Abschnitt (66) zum Herstellen des lateralen Bipolartransistors, die beide vom zweiten Leitungstyp sind, so dass der Emitterbereich (61) und der Kollektorbereich (62) Abschnitte mit einem Spitzenwert der Fremdstoffkonzentration aufweisen, und sie innerhalb der Epitaxieschicht (4) vergraben sind, wobei jeweils benachbarte Fremdstoffkonzentrationen des Emitterbereichs (61) und des Kollektorbereichs (62), die näher an der Hauptoberfläche liegen, niedriger als der Spitzenwert der Fremdstoffkonzentration im Emitterbereich (61) und im Kollektorbereich (62) sind, und gleichzeitiges Herstellen eines Basisbereichs (83) vom zweiten Leitungstyp für den Transistor mit niedriger Emitterkonzentration im Abschnitt (67) zum Herstellen des Emitters mit niedriger Emitterkonzentration durch Ionenimplantation in der Epitaxieschicht (4) unter Verwendung einer ersten Maske (81), die mit einem Paar Öffnungen versehen ist, die voneinander um einen ersten Abstand beabstandet sind, was im Abschnitt (66) zum Herstellen des lateralen Bipolartransistors erfolgt;
- Herstellen eines Emitterkontaktbereichs (63) und eines Kollektorkontaktbereichs (64) des lateralen Bipolartransistors im Abschnitt (66) zum Herstellen des lateralen Bipolartransistors, mit gleichzeitigem Herstellen eines Basiskontaktbereichs (64) für den Transistor mit niedriger Emitterkonzentration im Abschnitt (67) zum Herstellen des Transistors mit niedriger Emitterkonzentration, die alle drei vom selben Leitungstyp sind und eine höhere Fremdstoffkonzentration als der Emitterbereich (61) und der Kollektorbereich (62) des lateralen Bipolartransistors sowie der Basisbereich (83) des Transistors mit niedriger Emitterkonzentration in der Epitaxieschicht (4) aufweisen und sie mit dem Emitterbereich (61) und dem Kollektorbereich (62) des lateralen Bipolartransistors bzw. dem Basisbereich (83) des Transistors mit niedriger Emitterkonzentration verbunden werden, wozu eine zweite Maske verwendet wird, die mit einem Paar Öffnungen versehen ist, was im Abschnitt (66) zum Herstellen des lateralen Bipolartransistors erfolgt, die voneinander um einen zweiten Abstand beabstandet sind, der größer als der erste Abstand ist;
- gleichzeitiges Herstellen eines Emitterbereichs (85) und eines Kollektorkontaktbereichs (66) für den Transistor mit niedriger Emitterkonzentration in der Epitaxieschicht (4) im Abschnitt (67) zum Herstellen des Transistors mit niedriger Emitterkonzentration, wie auch eines Basiskontaktbereichs (28) für den lateralen Bipolartransistor im Abschnitt (68) zum Herstellen des lateralen Bipolartransistors, wobei alle drei vom ersten Leitungstyp sind.
DE69031488T 1989-12-28 1990-12-28 Halbleitervorrichtung mit einem lateralen Bipolartransistor und entsprechende Herstellungsverfahren Expired - Fee Related DE69031488T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1344269A JPH03203265A (ja) 1989-12-28 1989-12-28 半導体装置

Publications (2)

Publication Number Publication Date
DE69031488D1 DE69031488D1 (de) 1997-10-30
DE69031488T2 true DE69031488T2 (de) 1998-04-16

Family

ID=18367931

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69031488T Expired - Fee Related DE69031488T2 (de) 1989-12-28 1990-12-28 Halbleitervorrichtung mit einem lateralen Bipolartransistor und entsprechende Herstellungsverfahren

Country Status (5)

Country Link
US (1) US5163178A (de)
EP (1) EP0435331B1 (de)
JP (1) JPH03203265A (de)
KR (1) KR100231808B1 (de)
DE (1) DE69031488T2 (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69326340T2 (de) * 1993-09-27 2000-01-13 Stmicroelectronics S.R.L., Agrate Brianza Geräuscharmer pnp-Transistor
EP0645821B1 (de) * 1993-09-27 2001-09-26 STMicroelectronics S.r.l. Rauscharmer bipolarer Transistor
JPH07235550A (ja) * 1994-02-21 1995-09-05 Toshiba Corp 半導体装置及びその製造方法
JPH0831841A (ja) * 1994-07-12 1996-02-02 Sony Corp 半導体装置及びその製造方法
JP3528350B2 (ja) * 1995-08-25 2004-05-17 ソニー株式会社 半導体装置の製造方法
US6750091B1 (en) 1996-03-01 2004-06-15 Micron Technology Diode formation method
KR100258436B1 (ko) 1996-10-11 2000-06-01 김덕중 상보형 쌍극성 트랜지스터 및 그 제조 방법
US5763918A (en) * 1996-10-22 1998-06-09 International Business Machines Corp. ESD structure that employs a schottky-barrier to reduce the likelihood of latch-up
JPH10189755A (ja) * 1996-12-20 1998-07-21 Nec Corp 半導体装置及びその製造方法
JP3287269B2 (ja) * 1997-06-02 2002-06-04 富士電機株式会社 ダイオードとその製造方法
CN1051880C (zh) * 1997-12-08 2000-04-26 中国科学院上海冶金研究所 带有稳压管的双极型集成电路及其制造方法
US6611044B2 (en) 1998-09-11 2003-08-26 Koninklijke Philips Electronics N.V. Lateral bipolar transistor and method of making same
US6291303B1 (en) * 1998-12-16 2001-09-18 United Microelectronics Corp. Method for manufacturing a bipolar junction device
KR20000061059A (ko) * 1999-03-23 2000-10-16 윤종용 매몰층을 갖는 쇼트키 다이오드 및 그 제조방법
US6372595B1 (en) * 1999-12-03 2002-04-16 Legerity, Inc. Lateral bipolar junction transistor with reduced parasitic current loss
US6437421B1 (en) 1999-12-03 2002-08-20 Legerity, Inc. Self-aligned dual-base semiconductor process and structure incorporating multiple bipolar device types
US6914306B1 (en) * 2000-08-25 2005-07-05 Micron Technology, Inc. Electrostatic discharge protection device
US6657273B2 (en) * 2001-06-12 2003-12-02 International Rectifirer Corporation Termination for high voltage schottky diode
US7129558B2 (en) * 2002-11-06 2006-10-31 International Rectifier Corporation Chip-scale schottky device
SE532625C2 (sv) * 2007-04-11 2010-03-09 Transic Ab Halvledarkomponent i kiselkarbid
US8338906B2 (en) * 2008-01-30 2012-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Schottky device
US7781859B2 (en) * 2008-03-24 2010-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Schottky diode structures having deep wells for improving breakdown voltages
EP2180517A1 (de) * 2008-10-24 2010-04-28 Epcos Ag Bipolarer PNP-Transistor mit seitlichem Kollektor und Herstellungsverfahren
US9184097B2 (en) * 2009-03-12 2015-11-10 System General Corporation Semiconductor devices and formation methods thereof
JP2013149925A (ja) * 2012-01-23 2013-08-01 Toshiba Corp 半導体装置及びその製造方法
RU2556765C1 (ru) * 2014-02-25 2015-07-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова Способ изготовления полупроводниковой структуры
CN107946356B (zh) * 2017-03-02 2024-04-09 重庆中科渝芯电子有限公司 一种横向高压功率双极结型晶体管及其制造方法
CN107946355B (zh) * 2017-03-02 2024-04-05 重庆中科渝芯电子有限公司 一种横向高压双极结型晶体管及其制造方法
CN112397507B (zh) * 2020-11-16 2022-05-10 杰华特微电子股份有限公司 横向双扩散晶体管及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3846821A (en) * 1968-11-04 1974-11-05 Hitachi Ltd Lateral transistor having emitter region with portions of different impurity concentration
US4005452A (en) * 1974-11-15 1977-01-25 International Telephone And Telegraph Corporation Method for providing electrical isolating material in selected regions of a semiconductive material and the product produced thereby
JPS5662361A (en) * 1979-10-29 1981-05-28 Hitachi Ltd Semiconductor device
FR2492165A1 (fr) * 1980-05-14 1982-04-16 Thomson Csf Dispositif de protection contre les courants de fuite dans des circuits integres
US4400712A (en) * 1981-02-13 1983-08-23 Bell Telephone Laboratories, Incorporated Static bipolar random access memory
US4510676A (en) * 1983-12-06 1985-04-16 International Business Machines, Corporation Method of fabricating a lateral PNP transistor

Also Published As

Publication number Publication date
KR910013576A (ko) 1991-08-08
US5163178A (en) 1992-11-10
EP0435331B1 (de) 1997-09-24
JPH03203265A (ja) 1991-09-04
EP0435331A2 (de) 1991-07-03
EP0435331A3 (en) 1993-09-22
KR100231808B1 (ko) 1999-12-01
DE69031488D1 (de) 1997-10-30

Similar Documents

Publication Publication Date Title
DE69031488T2 (de) Halbleitervorrichtung mit einem lateralen Bipolartransistor und entsprechende Herstellungsverfahren
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE3650248T2 (de) Verfahren zur Herstellung von integrierten Halbleiterschaltungen mit einem bipolaren Transistor und einem Feldeffekttransistor mit isolierter Steuerelektrode.
DE69030415T2 (de) Verfahren zur Herstellung eines DMOS Transistors
DE69020708T2 (de) Verfahren zur Herstellung von biMOS-Halbleiterbauelementen mit verbesserter Schnelligkeit und Zuverlässigkeit.
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
DE2818090A1 (de) Bipolartransistor und verfahren zur herstellung desselben
EP0227970A1 (de) Verfahren zum gleichzeitigen Herstellen von selbstjustierten bipolaren Transistoren und komplementären MOS-Transistoren auf einem gemeinsamen Siliziumsubstrat
DE69509211T2 (de) Struktur und herstellung bipolarer transistoren
DE2441432A1 (de) Feldeffekt-transistor, damit aufgebaute logikschaltung und verfahren zur herstellung derselben
DE2317577A1 (de) Monolithisch integrierte halbleiteranordnung
DE4126747A1 (de) Mos-halbleiterbauelement und verfahren zu seiner herstellung
DE68910169T2 (de) Verfahren zur Herstellung einer auf einem N-Typ-Substrat integrierten Schaltung, umfassend vertikale PNP- und NPN-Transistoren, die voneinander isoliert sind.
DE2928923A1 (de) Halbleitervorrichtung
DE69415500T2 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit vergrabenem Übergang
DE69016840T2 (de) Verfahren zur Herstellung eines lateralen Bipolartransistors.
DE3781573T2 (de) Selbstausrichtender kontakt auf einer diffundierten zone des p-typs.
DE2655917A1 (de) Integrierte schaltung
DE1259469B (de) Verfahren zur Herstellung von inversionsschichtfreien Halbleiteruebergaengen
DE19615324A1 (de) Verfahren zum Herstellen eines vertikalen bipolaren Transistors
DE4240205C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, insb. eines Bipolartransistors
DE2063952A1 (de) Bipolartransistor
DE68923730T2 (de) Verfahren zur Herstellung einer bipolaren integrierten Schaltung.
DE3688711T2 (de) Integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee