DE3941926A1 - Struktur fuer eine leseverstaerkeranordnung in einer halbleiterspeichereinrichtung - Google Patents
Struktur fuer eine leseverstaerkeranordnung in einer halbleiterspeichereinrichtungInfo
- Publication number
- DE3941926A1 DE3941926A1 DE3941926A DE3941926A DE3941926A1 DE 3941926 A1 DE3941926 A1 DE 3941926A1 DE 3941926 A DE3941926 A DE 3941926A DE 3941926 A DE3941926 A DE 3941926A DE 3941926 A1 DE3941926 A1 DE 3941926A1
- Authority
- DE
- Germany
- Prior art keywords
- bit line
- sense amplifier
- blj
- gate electrode
- saj
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Description
Die Erfindung bezieht sich allgemein auf Strukturen für Leseverstärkeranordnungen
in Halbleiterspeichereinrichtungen und insbesondere
auf Strukturen zur Anordnung von Leseverstärkern und
Bitleitungspaaren in Halbleiterspeichereinrichtungen.
Die Fig. 12 stellt ein Blockdiagramm dar, das eine beispielhafte
Struktur eines bekannten herkömmlichen dynamischen Speichers mit
wahlfreiem Zugriff (im weiteren als DRAM bezeichnet) zeigt.
Bezüglich der Fig. 12 enthält dieser DRAM ein Speicherzellenfeld
508, das eine Matrix einer Mehrzahl von Speicherzellen zum Speichern
von Datensignalen erfaßt, einen Adreßpuffer 504, der Adreßsignale
zum Auswählen der Speicherzellen empfängt, einen Zeilendekoder 505
und einen Spaltendekoder 506 zum Dekodieren der Adreßsignale, und
eine Leseverstärkereinrichtung 603, die mit dem Speicherzellenfeld
508 zum Verstärken und Lesen der in den Speicherzellen gespeicherten
Signalen verbunden ist. Ein Eingangspuffer 509 und ein
Ausgangspuffer 600 zum Eingeben bzw. Ausgeben der Datensignale
sind mit dem Speicherzellenfeld 508 über ein I/O-Gate 507 verbunden.
Der Adreßpuffer 504 ist zum Empfangen von externen Adreßsignalen
ext.A₀ bis ext.A₉ oder internen Adreßsignalen Q₀ bis Q₈, die von
einem Refresh-Zähler erzeugt werden, geschaltet. Eine Refresh-
Steuerung 502 treibt den Refresh-Zähler 503 als Reaktion auf die
Zeitabstimmung von an einen Taktgenerator 501 angelegten - und
-Signalen.
Die Fig. 13A stellt ein Schaltbild dar, das periphere Schaltkreise
des Speicherzellenfeldes 508 zeigt, die im in Fig. 12 gezeigten
DRAm gebildet sind. Die Fig. 13B zeigt ein Zeitdiagramm zur Verdeutlichung
des Betriebes. Diese sind auf den Seiten 21 bis 26
einer März-Sonderausgabe von "Electronics", herausgegeben von
OHM-SHA am 5. März 1986, beschrieben.
Bezüglich der Fig. 13A sind Speicherzellen Mÿ an Kreuzungspunkten
zwischen Bitleitungen BLj und Wortleitungen WLi in einer Speicherzellenmatrix
508 a angeordnet und mit diesen verbunden. Jede
Speicherzelle Mÿ umfaßt einen Kondensator Cs zum Speichern von
Datensignalen und einen N-Kanal-MOS-Transistor Trs zum Schalten.
Jeder Leseverstärker 603 umfaßt einen kreuzgekoppelten Leseverstärker,
der zwischen einem jeweiligen Paar von Bitleitungen BLj
und geschaltet ist. Dieser Leseverstärker 603 umfaßt einen
N-Kanal-Leseverstärker, der von einem Paar von N-Kanal-MOS-Transistoren
Tr₁j und Tr₂j gebildet wird. Dieser N-Kanal-Leseverstärker
ist über einen N-Kanal-MOS-Transistor Tr₃ mit Masse verbunden.
Der N-Kanal-MOS-Transistor weist ein Gate auf, das zum Empfangen
eines Lesetriggersignales Φ SE geschaltet ist.
Nun wird eine Schreib/Lese-Operation des DRAMs mit Bezugnahme auf
die Fig. 13A und 13B beschrieben.
Das Prinzip des Betreibens dieses DRAMs liegt darin, daß, falls
auf keine Speicherzelle zugegriffen wird, Φ P sich auf einem hohen
Potential befindet und die Bitleitungen BLj und gleich auf
hohem Potential (Vcc) gehalten werden, während sich jede Dummyzelle
508 b auf dem Massepotential befindet. Nachdem das Potential Φ P abgesenkt
ist, wird dasjenige auf einer von einem Zeilenadreßdekoder
505 ausgewählten Wortleitung erhöht, so daß ein Datum von der
ausgewählten Speicherzelle auf die Bitleitung BLj ausgelesen wird.
Genauer gesagt bleibt das Potential auf der Bitleitung BLj ungeändert,
falls sich das Datum der Speicherzelle auf hohem Potential
befindet, während eine elektrische Ladung von der Bitleitung BLj in
die Speicherzelle fließt, falls sich das Datum auf niedrigem
Potential befindet, so daß das Potential auf der Bitleitung BLj
ein wenig abgesenkt wird. Andererseits wird das Potential auf
einer Dummy-Wortleitung der entgegengesetzten Bitleitung
simultan mit derjenigen auf der Wortleitung WLi erhöht, so daß ein
Datum der entsprechenden Dummy-Zelle 508 b auf die Bitleitung
ausgelesen wird. In der Dummy-Zelle 508 b ist das Massepotential in
einem Kondensator gespeichert, der etwa die Hälfte der Speicherzellengröße
beträgt, und daher ist das Potential auf der Bitleitung
notwendigerweise um einen kleinen Betrag von etwa der Hälfte
des Falles, wenn eine Speicherzelle mit einem niedrigen Potential
ausgelesen wird, vermindert.
Folglich wird eine kleine Potentialdifferenz zwischen den Bitleitungen
BLj und in diesem Zustand derart verursacht, daß das
Potential auf der Bitleitung BLj auf der Seite der Speicherzelle
größer ist, falls das Datum der Speicherzelle auf einem hohen
Potential liegt, während andererseits dasjenige der Bitleitung
auf der Seite der Dummy-Zelle 508 b höher ist, falls das Datum der
Speicherzelle auf einem niedrigen Potential liegt. Die Potentialdifferenz
zwischen den Bitleitungen BLj und ist klein, da die
parasitäre Kapazität erhöht ist, weil eine große Zahl von Speicherzellen
mit einer Bitleitung verbunden ist. Dann wird das Potential
von Φ SE erhöht, um den Leseverstärker 603 zu treiben, wodurch die
Potentialdifferenz vergrößert wird. Das Potential auf der Bitleitung
mit niedrigerem Pegel kann auf den Massepegel vermindert werden,
während das Potential auf der Bitleitung mit höherem Pegel im
wesentlichen unverändert gehalten wird. Ein Hochziehschaltkreis 601
wird getrieben, um die Bitleitung mit höherem Potential, deren
Potential ein wenig vermindert ist, auf einen ausreichend hohen
Potentialpegel anzuheben. Damit wird das ursprünglich in der
Speicherzelle gesetzte hohe oder niedrige Potential auf der mit
der Speicherzelle verbundenen Bitleitung reproduziert.
Wenn das Potential auf einer von einem Spaltenadreßdekoder 506
ausgewählten Spaltenauswahlleitung 506 erhöht worden ist, kann
anschließend das Datum der ausgewählten Speicherzelle ausgelesen
werden, da die Bitleitung mit mit I/O- und -Leitungen verbunden ist,
während ein auf der Bitleitung reproduziertes und verstärktes Datum
in derselben Speicherzelle erneut gespeichert werden kann, wenn das
Potential der Wortleitung bei einer nicht ausgewählten Bitleitung
vermindert wird. Die Datenschreiboperation wird in einer ähnlichen
Weise derart durchgeführt, daß die Potentiale auf der Wortleitung
und der Spaltenauswahlleitung CSLj, die zu einer vom Zeilenadreßdekoder
505 und Spaltenadreßdekoder 506 ausgewählten Speicherzelle
gehören, erhöht werden, das Potential zum Schreiben von Daten an
die Bitleitungen BLj und über die I/O- und -Leitungen angelegt
wird, und anschließend das Potential auf der Wortleitung WLi
zum Einschreiben des Datums in die Speicherzelle vermindert wird.
Beim DRAM der oben beschriebenen Struktur ist es aufgrund der hohen
Integrationsdichte des Speicherzellenfeldes zunehmend schwieriger
geworden, den Anordnungsraum zwischen den Leseverstärkern mit demjenigen
zwischen den Speicherzellen, die mit den Leseverstärkern
verbunden sind, zur Deckung zu bringen. Das Speicherzellenfeld
eines herkömmlichen DRAMs ist im allgemeinen in einer offenen Bitleitungsstruktur
oder einer gefalteten Bitleitungsstruktur, abhängig
von der Anordnung der Bitleitungspaare, die mit den Leseverstärkern
verbunden sind, gebildet.
Die Fig. 14 stellt eine Draufsicht auf eine offene Bitleitungsstruktur
als exemplarische Anordnungsmöglichkeit von Bitleitungen
in einem DRAM dar. Bezüglich der Fig. 14 ist jeder Leseverstärker
SAj mit einem Paar von Bitleitungen BLj und verbunden, die auf
gegenüberliegenden Seiten des Leseverstärkers SAj angeordnet sind.
Entsprechend dieser offenen Bitleitungsstruktur sind Speicherzellen
Mÿ eine nach der anderen an Kreuzungspunkten zwischen Wortleitungen
WLi und den Bitleitungen BLj und gebildet. Damit ist die
offene Bitleitungsstruktur geeignet zur Erhöhung des Integrationsgrades
der Speicherzellen im Hinblick auf die Anordnungseffizienz.
Da jedoch jeder Verstärker SAj entsprechend jeder Bitleitung
gebildet ist, wird der Anordnungsplatz (Anordnungsteilung) zwischen
den Leseverstärkern von dem Bitleitungsplatz beeinflußt. Es ist
unmöglich, die Leseverstärkerteilung davon zu lösen, da jeder Leseverstärker
innerhalb einer Speicherzellenteilung angeordnet ist.
Daher ist die offene Bitleitungsstruktur im Hinblick auf die
Struktur der Leseverstärker nachteilig.
Die Fig. 15 stellt eine Draufsicht auf eine gefaltete Bitleitungsstruktur
als exemplarische Anordnungsmöglichkeit von Bitleitungen
in einem DRAM dar. Bezüglich der Fig. 15 ist jeder Leseverstärker
SAj mit einem Paar von Bitleitungen BLj und , die zueinander
parallel angeordnet sind, verbunden. Entsprechend dieser gefalteten
Bitleitungsstruktur sind zwei ein Bitleitungspaar bildende Bitleitungen
nahe beieinander, die im wesentlichen von vom Betrieb verursachter
Dispersion, elektrischem Rauschen oder ähnlichem unbeeinflußt
sind. Damit ist diese Struktur im Hinblick auf den Ausgleich der
Bitleitungen und die Empfindlichkeit der Leseverstärker im Vergleich
mit der in Fig. 14 gezeigten offenen Bitleitungsstruktur vorteilhaft.
Entsprechend der gefalteten Bitleitungsstruktur ist ferner jedes
von zwei benachbarten Bitleitungen gebildetes Bitleitungspaar in
einem Speicherzellenfeld angeordnet, das auf einer Seite eines
jeden Leseverstärkers gebildet ist. Daher kann der Anordnungsplatz
(Anordnungsabstandsteilung) zwischen den Leseverstärkern von einer
Speicherzellenteilung auf zwei Speicherzellenteilungen verändert
werden. Daher ist die gefaltete Bitleitungsstruktur in der Anordnungsstruktur
der Leseverstärker, verglichen mit der offenen
Bitleitungsstruktur, relativ vorteilhaft. Entsprechend dieser
gefalteten Bitleitungsstruktur ist es jedoch unmöglich, Speicherzellen
Mÿ an allen Kreuzungspunkten zwischen Wortleitungen WLi
und den Bitleitungen BLj und aufgrund von Beschränkungen in der
Anordnungsstruktur zu bilden. Genauer gesagt sind Speicherzellen an
jeder zweiten Kreuzung von Wortleitung und Bitleitung gebildet.
Daher ist eine Erhöhung des Integrationsgrades des Speicherzellenfeldes,
d. h. eine Verminderung des Platzbedarfes des Speicherzellenfeldbereiches,
nicht ausreichend erzielt werden.
Es ist eine pseudogefaltete Bitleitungsstruktur genannte Technik
als Bitleitungsanordnungssystem vorgeschlagen worden, die den
Platzbedarf des Speicherzellenfeldbereiches vermindern und die
Leseverstärkeranordnungsteilung entkoppeln kann. Eine derartige
gefaltete Bitleitungsstruktur ist zum Beispiel in der US 44 76 547
und Denshi Tsushin Gakkai Sogo Zenkoku Taikai Koen Ronbun-shu
Bunsatsu 2, 1986 S. 256-257 beschrieben worden.
Die Fig. 16 stellt eine Draufsicht auf eine pseudogefaltete Bitleitungsstruktur
dar. Entsprechend dieser pseudogefalteten Bitleitungsstruktur
sind Speicherzellen Mÿ an Kreuzungspunkten zwischen
Paaren von Bitleitungen BLj und und Wortleitungen WLi gebildet,
ähnlich der Struktur der offenen Bitleitungen. Das Speicherzellenfeld
ist in eine Mehrzahl von Teilfeldern in Richtung der Wortleitungen,
wie in Fig. 6 durch gepunktete Linien angedeutet, unterteilt.
Bei dem in Fig. 16 gezeigten Beispiel umfaßt jedes Teilfeld
vier Speicherzellen in Richtung der Wortleitung. Die in jedem
Teilfeld enthaltenen Speicherzellen weichen um die halben Speicherzellenanordnungsteilung
von denjenigen im benachbarten Teilfeld ab.
Ähnlich der gefalteten Bitleitungsstruktur sind zwei Bitleitungen
mit einer Seite eines jeden Leseverstärkers verbunden, um ein Bitleitungspaar
zu bilden. Diese Struktur ist jedoch von der gefalteten
Bitleitungsstruktur in dem Punkt verschieden, daß jedes
Bitleitungspaar von zwei Bitleitungen gebildet wird, die zu verschiedenen
Teilfeldern gehören. Bezüglich der Fig. 16 wird jedes
Teilfeld von vier Bitleitungen gebildet. Die zum oberen Teilfeld
gehörenden Bitleitungen BL₁ bis BL₄ sind jeweils mit den Leseverstärkern
SA₁ bis SA₄ verbunden. Die zum unteren Teilfeld gehörenden
Bitleitungen BL₁ bis sind ebenfalls jeweils mit den Leseverstärkern
SA₁ bis SA₄ verbunden, die zu verschiedenen Teilfeldern
gehören. Entsprechend dieser Struktur kann die Leseverstärkeranordnungsteilung
auf zwei Speicherzellenanordnungsteilungen ähnlich
wie bei der gefalteten Bitleitungsstruktur gesetzt werden, während
die Dichte des Speicherzellenfeldes auf einen hohen Wert verbessert
werden kann, der im wesentlichen gleich derjenigen der offenen
Bitleitungsstruktur ist.
Bei jedem Bitleitungsanordnungssystem der allgemein vorgeschlagenen
offenen, gefalteten und pseudogefalteten Bitleitungsstrukturen ist
die Anordnung der Leseverstärker vom Raum zwischen den Bitleitungen,
das heißt, der Speicherzellenanordnungsteilung, eingeschränkt.
Selbst wenn die gefaltete oder die pseudogefaltete Bitleitungsstruktur
verwendet wird, kann der Raum zwischen benachbarten Leseverstärkern
nicht über den von zwei Speicherzellenanordnungsteilungen
steigen. Es ist daher schwierig gewesen, einen von
gewünschten Charakteristiken der mit den Leseverstärkern verbundenen
peripheren Schaltkreisen abhängigen Leseverstärkerschaltkreis ohne
Beschränkungen durch die Struktur des Speicherzellenfeldbereiches
zu schaffen. Ferner sind die herkömmlichen Leseverstärker einer
nach dem anderen in der longitudinalen Richtung der Bitleitungen
in Abhängigkeit vom Raum zwischen den das Speicherzellenfeld bildenden
Bitleitungen angeordnet. Daher ist es schwierig gewesen, den
Flächenbedarf des mit den Leseverstärkern versehenen Bereiches zu
vermindern.
Die Fig. 17 stellt eine Draufsicht auf eine in der JP 61-2 27 292/
(1986) beschriebenen Leseverstärkeranordnung dar. In Übereinstimmung
mit dieser Struktur ist eine Mehrzahl von Leseverstärkern in
der longitudinalen Richtung der Bitleitungen angeordnet. Da die
Bereiche mit den Leseverstärkern vom Speicherzellenfeldbereich
getrennt sind, werden jedoch die Abstände zwischen denjenigen
Bitleitungen, die mit den Leseverstärkern verbunden sind, vergrößert.
Daher können mit verschiedenen Leseverstärkern verbundene
Bitleitungspaare nicht mit einem identischen Abstand gebildet
werden, und es ist daher unmöglich, alle Bitleitungspaare aus Bitleitungen
zu bilden, die eng beieinander liegen. Daher wird die
in Fig. 17 gezeigte Bitleitungsstruktur leicht von elektrischem
Rauschen beeinflußt. Ferner werden die zur Bildung der mit den
Leseverstärkern zu verbindenden Bitleitungen erforderlichen
Verdrahtungsbereiche vergrößert.
Aufgabe der Erfindung ist es, eine Halbleiterspeichereinrichtung
zu schaffen, die Leseverstärker aufweist, die unabhängig vom Abstand
zwischen Bitleitungen angeordnet sind. Ferner soll eine Halbleiterspeichereinrichtung
geschaffen werden, die einen von gewünschten
Charakteristiken peripherer Schaltkreise abhängigen und mit diesen
verbundenen Leseverstärkerschaltkreis bilden kann, ohne Beeinflussung
durch den Abstand zwischen Bitleitungen. Weiter soll eine Halbleiterspeichereinrichtung
geschaffen werden, die von einem Leseverstärker
umfassenden Bereich besetzte Fläche vermindern kann. Es
soll eine Halbleiterspeichereinrichtung mit einer Leseverstärkeranordnungsstruktur
geschaffen werden, die zur Rauschverminderung
beim Lesen von nahe beieinander liegenden Bitleitungspaaren fähig
ist. Ferner soll eine Halbleiterspeichereinrichtung geschaffen
werden, die die Leseverstärkeranordnungsteilung einstellen lassen
kann, ohne getrennte Bitleitungen miteinander zu kreuzen. Weiter
soll ein dynamischer Speicher mit wahlfreiem Zugriff geschaffen
werden, der die mit Leseverstärkern versehene Fläche unabhängig vom
Abstand der Bitleitungen oder der Speicherzellenanordnungsteilung
vermindern kann. Ferner sollen Kreuzungsbereiche von Bitleitungen,
die mit Leseverstärkern verbunden sind, eliminiert werden.
Eine Halbleiterspeichereinrichtung in Übereinstimmung mit der
Erfindung umfaßt ein Halbleitersubstrat, eine Mehrzahl von Bitleitungen,
eine Mehrzahl von Wortleitungen, einen Speicherzellenfeldbereich
und Leseverstärker. Die Mehrzahl von Bitleitungspaaren und
die Mehrzahl von Wortleitungen kreuzen sich auf der Hauptoberfläche
des Halbleitersubstrates. Jedes Bitleitungspaar wird von einer
ersten und einer zweiten Bitleitung gebildet. Der Speicherzellenfeldbereich
wird von einer Mehrzahl von Speicherzellen gebildet,
die an Kreuzungspunkten zwischen den Bitleitungen und den Wortleitungen
angeordnet sind. Jeder der Leseverstärker ist mit einem
jeweiligen Bitleitungspaar verbunden, das sich vom Speicherzellenfeldbereich
erstreckt, um Spannungsdifferenzen zwischen dem Bitleitungspaar
zu erfassen und zu verstärken. Diese Leseverstärker
sind mehrfach in der longitudinalen Richtung der Bitleitungen
angeordnet. Zumindest die erste Bitleitung oder die zweite Bitleitung,
die das mit dem jeweiligen Verstärker verbundene Bitleitungspaar
bilden, ist kreuzend mit (einem) anderen Leseverstärker(n)
angeordnet, die auf der Seite des Speicherzellenfeldbereichs vom
Leseverstärker aus gesehen gebildet sind. Dies bedeutet mit anderen
Worten, daß zumindest eine Bitleitung eines jeden Bitleitungspaares
jeweils nur mit einer entsprechenden Leseverstärkereinrichtung
verbunden ist, und zumindest einige Leseverstärkereinrichtungen
kreuzend mit mindestens einer Bitleitung des mit anderen Leseverstärkereinrichtungen
verbundenen Bitleitungspaares angeordnet sind.
Die Leseverstärker umfassen Feldeffekttransistoren. Die Feldeffekttransistoren
sind derart angeordnet, daß die Breitenrichtung der
einen jeweiligen Transistor bildenden Gates quer zur longitudinalen
Richtung der Bitleitungen ist.
In Übereinstimmung mit einer bevorzugten Ausführung der Erfindung
kann jedes Bitleitungspaar eine erste Bitleitung, die sich von
einer Seitenoberfläche eines jeden Leseverstärkers erstreckt, und
eine zweite Bitleitung, die sich von einer anderen Seitenoberfläche
des Leseverstärkers erstreckt, umfassen. Oder jedes Bitleitungspaar
kann eine erste Bitleitung und eine zweite Bitleitung umfassen, die
sich beide von einer Seite eines jeden Leseverstärkers erstrecken.
Ferner können die erste Bitleitung und die zweite Bitleitung Bitleitungen
umfassen, die sich in derselben Richtung unter einem
konstanten Abstand erstrecken. Die erste Bitleitung und die zweite
Bitleitung können Bitleitungen umfassen, die nahe beieinander sind
und sich in derselben Richtung erstrecken. Solche ersten und zweiten
Bitleitungen können abwechselnd gebildet sein, um eine Mehrzahl von
Bitleitungspaaren zu bilden. Ferner können eine erste Bitleitungsgruppe,
die von einer gegebenen Zahl ersten Bitleitungen, und eine
zweite Bitleitungsgruppe, die von derselben Zahl von zweiten Bitleitungen
gebildet werden, abwechselnd angeordnet sein, um eine
Mehrzahl von Bitleitungspaaren zu bilden. In diesem Fall sind Leseverstärker
entlang der longitudinalen Richtung der Bitleitungspaare
entsprechend der Anzahl von Bitleitungspaaren, die von der ersten
und der zweiten Bitleitungsgruppe gebildet werden, angeordnet.
Zumindest die erste oder die zweite Bitleitung, die das mit dem
jeweiligen Leseverstärker verbundene Bitleitungspaar bilden, können
sich mit im Leseverstärker enthaltenen und die Feldeffekttransistoren
bildenden Gates kreuzen.
In Übereinstimmung mit der Erfindung ist eine Mehrzahl von Leseverstärkern
entlang der longitudinalen Richtung der Bitleitungen
angeordnet. Einige der mit den Leseverstärkern verbundenen Bitleitungen
sind derart angepaßt, daß diese sich mit den Leseverstärkern
kreuzen, die nicht mit den Bitleitungen verbunden sind. Mit anderen
Worten kann ein Leseverstärkerschaltkreis derart gebildet werden,
daß dieser sich über eine Mehrzahl von Bitleitungspaaren erstreckt.
Es ist daher nicht erforderlich, die Leseverstärker in Übereinstimmung
mit den Abständen zwischen den Bitleitungspaaren oder den
Bitleitungen anzuordnen. Damit kann die Struktur der Leseverstärker
unabhängig von den Abständen zwischen den Bitleitungen geschaffen
werden. Folglich kann ein Leseverstärkerschaltkreis mit gewünschten
Charakteristiken in Abhängigkeit von peripheren Schaltkreisen, die
mit den Leseverstärkern verbunden sind, geschaffen werden, ohne daß
dieser vom Abstand zwischen den Bitleitungen, das heißt, der
Speicherzellenanordnungsteilung im Speicherzellenfeldbereich,
beeinflußt wird.
Ferner kann die vom Leseverstärkerschaltkreis belegte ebene Fläche
durch Schaffen einer Struktur des Leseverstärkers, bei der die
Breitenrichtung der die im Leseverstärker enthaltenden Feldeffekttransistoren
bildenden Gates quer zur longitudinalen Richtung der
Bitleitungen ist, reduziert werden.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich
aus der Beschreibung eines Ausführungsbeispieles anhand der Figuren.
Von den Figuren zeigt
Fig. 1 eine Draufsicht auf die Struktur einer Leseverstärkeranordnung
in Übereinstimmung mit der Erfindung, die auf
die offene Bitleitungsstruktur angewendet ist,
Fig. 2 eine Draufsicht auf die Struktur einer Leseverstärkeranordnung
in Übereinstimmung mit der Erfindung, die auf die
gefaltete Bitleitungsstruktur angewendet ist,
Fig. 3 eine Draufsicht auf die Struktur einer Leseverstärkeranordnung
in Übereinstimmung mit der Erfindung, die auf
die pseudogefaltete Bitleitungsstruktur angewendet ist,
Fig. 4 ein Ersatzschaltbild eines bei der Erfindung verwendeten
Leseverstärkers,
Fig. 5 und 6 Draufsichten auf die Struktur einer Leseverstärkeranordnung,
die auf die in Fig. 1 gezeigte offene Bitleitungsstruktur
angewendet ist,
Fig. 7 und 8 Draufsichten auf die Struktur einer Leseverstärkeranordnung,
die auf die in Fig. 2 gezeigte gefaltete
Bitleitungsstruktur angewendet ist,
Fig. 9 eine Draufsicht auf die Struktur einer Leseverstärkeranordnung,
die auf die in Fig. 3 gezeigte pseudogefaltete
Bitleitungsstruktur angewendet ist,
Fig. 10 einen Querschnitt entlang der Linie X-X in Fig. 9,
Fig. 11 einen Querschnitt entlang der Linie X-X in Fig. 9,
Fig. 12 ein Blockdiagramm, das die Struktur eines herkömmlichen
DRAMs zeigt,
Fig. 13A ein Schaltbild herkömmlicher peripherer Schaltkreise, die
mit den Bitleitungspaaren verbunden sind,
Fig. 13B ein Zeitdiagramm zur Darstellung der Operation der in
Fig. 13A gezeigten Schaltkreise,
Fig. 14 eine Draufsicht auf eine herkömmliche offene Bitleitungsstruktur,
Fig. 15 eine Draufsicht auf eine herkömmliche gefaltete Bitleitungsstruktur,
Fig. 16 eine Draufsicht auf eine herkömmliche pseudogefaltete
Bitleitungsstruktur und
Fig. 17 eine Draufsicht auf eine herkömmliche Leseverstärkeranordnung.
Bezüglich der Fig. 1 sind vier Leseverstärker SA₁, SA₂, SA₃ und SA₄
entlang der longitudinalen Richtung von Bitleitungen angeordnet.
Speicherzellenfeldbereiche sind auf beiden Seiten der vier Leseverstärker
gebildet. Speicherzellen Mÿ sind einzeln an entsprechenden
Kreuzungspunkten zwischen Bitleitungen BLj und und Wortleitungen
WLi gebildet.
Beachtet man den Leseverstärker SA₁, so erkennt man, daß die Bitleitung
BL₁ ausgehend von Speicherzellenfeldbereich direkt mit dem
Leseverstärker SA₁ verbunden ist, während sich die Bitleitung
über die Leseverstärker SA₄, SA₃ und SA₂ erstreckt und mit dem
Leseverstärker SA₁ verbunden ist. Beachtet man den Leseverstärker
SA₂, so erkennt man, daß sich die Bitleitung BL₂ über den Leseverstärker
SA₁ erstreckt und mit dem Leseverstärker SA₂ verbunden ist,
während sich die Bitleitung über die Leseverstärker SA₄ und SA₃
erstreckt und mit dem Leseverstärker SA₂ verbunden ist. Die Bitleitungen
BL₃, , BL₄ und sind in ähnlicher Weise mit dem Leseverstärker
SA₃ bzw. SA₄ verbunden.
Bezüglich der Fig. 2 sind vier Leseverstärker SA₁, SA₂, SA₃ und SA₄
entlang der longitudinalen Richtung der Bitleitungen angeordnet.
Speicherzellen Mÿ sind abwechselnd an Kreuzungspunkten zwischen
den Bitleitungen BLj und und Wortleitungen WLi gebildet, mit
Einschränkungen in der Anordnung wie Beachtung von verlaufenden
Wortleitungen. Die sich von einem Speicherzellenfeldbereich erstreckenden
Bitleitungen sind mit einzelnen Seiten der entsprechenden
Leseverstärker SA₁, SA₂, SA₃ und SA₄ verbunden. Beachtet man
den Leseverstärker SA₁, so erkennt man, daß ein Paar von sich vom
Speicherzellenfeldbereich erstreckenden Bitleitungen BL₁ und
mit dem Leseverstärker SA₁ verbunden ist. Ein Paar von Bitleitungen
BL₂ und erstreckt sich über den Leseverstärker SA₁ und ist mit
dem Leseverstärker SA₂ verbunden. Ein Paar von Bitleitungen BL₃ und
erstreckt sich über die Leseverstärker SA₁ und SA₂ und ist mit
dem Leseverstärker SA₃ verbunden. Ein Paar von Bitleitungen BL₄ und
erstreckt sich über die Leseverstärker SA₁, SA₂ und SA₃ und ist
mit dem Leseverstärker SA₄ verbunden.
Bezüglich der Fig. 3 sind vier Leseverstärker SA₁, SA₂, SA₃ und SA₄
entlang der longitudinalen Richtung der Bitleitungen angeordnet.
Die Bitleitungen sind mit einer einzigen Seite der Leseverstärker
SA₁ bis SA₄ verbunden. Jedes Bitleitungspaar wird von zwei sich von
verschiedenen Teilfeldern erstreckenden Bitleitungen gebildet, die
in Fig. 3 durch gepunktete Linien voneinander getrennt sind, und
ist mit einem jeweiligen Leseverstärker verbunden. Speicherzellen
Mÿ sind an Kreuzungspunkten zwischen Wortleitungen WLi und Bitleitungen
BLj und in jedem Teilfeld angeordnet, und sind um die
halbe Anordnungsteilung gegenüber denjenigen eines benachbarten
Teilfeldes verschoben. Beachtet man den Leseverstärker SA₁, so
erkennt man, daß sich die Bitleitungen BL₁ und vom Speicherzellenfeld
erstrecken und mit dem Leseverstärker SA₁ verbunden sind.
Die Bitleitungen BL₂ und erstrecken sich über den Leseverstärker
SA₁ und sind mit dem Leseverstärker SA₂ verbunden. Die Bitleitungen
BL₃ und erstrecken sich über die Leseverstärker SA₁ und SA₂
und sind mit dem Leseverstärker SA₃ verbunden. Die Bitleitungen BL₄
und erstrecken sich über die Leseverstärker SA₁, SA₂ und SA₃
und sind mit dem Leseverstärker SA₄ verbunden. Damit weisen die entsprechenden
Bitleitungspaare, die mit den entsprechenden Leseverstärkern
verbunden sind, einen identischen Abstand voneinander auf.
Wie in den Fig. 1, 2 oder 3 gezeigt ist, sind die Leseverstärker
entlang der longitudinalen Richtung der Bitleitungen angeordnet,
während sich die mit einem jeweiligen Leseverstärker verbundenen
Bitleitungen über andere Leseverstärker erstrecken, wodurch die
Leseverstärker unabhängig vom Bitleitungsabstand angeordnet werden
können. Obwohl die Anordnungsteilung der Leseverstärker entlang
der Wortleitungen beim in den Fig. 1, 2 oder 3 gezeigten Beispielen
vier Anordnungsteilungen der Speicherzellen entspricht, da vier
Leseverstärker entlang der longitudinalen Richtung der Bitleitungen
angeordnet sind, ist die Erfindung nicht auf diese Zahl beschränkt.
Mit anderen Worten hängt die Anzahl der entlang der longitudinalen
Richtung der Bitleitungen angeordneten Leseverstärker vom gesamten
Layout ab, und die Anordnungsteilung der Leseverstärker entlang
der Wortleitungen ist für die Anordnungsteilung der Speicherzellen
irrelevant. Damit kann die Struktur des Leseverstärkerschaltkreises
in Abhängigkeit von den gewünschten Charakteristiken der mit diesem
verbundenen peripheren Schaltkreise gebildet werden, unabhängig von
der Anordnungsteilung der Speicherzellen.
Entsprechend der auf die in Fig. 3 gezeigte pseudogefalteten Bitleitungsstruktur
angewendete Struktur können zwei voneinander
getrennte Bitleitungen mit einem Leseverstärker verbunden werden,
um ein Bitleitungspaar ohne Kreuzungen zu bilden, im Gegensatz zur
Struktur der herkömmlichen pseudogefalteten Bitleitungsstruktur,
die in Fig. 16 gezeigt ist. Damit kann die Anordnung der Bitleitungen
vereinfacht werden und die Flächen, die für Kreuzungen
zwischen den Bitleitungen können reduziert werden.
Die Fig. 4 zeigt ein Ersatzschaltbild eines jeden in den Fig. 1, 2
oder 3 gezeigten Leseverstärkers SAj. Entsprechend diesem Beispiel
umfaßt der Leseverstärker SAj einen kreuzgekoppelten Leseverstärker,
der zwischen die Bitleitungen BLj und geschaltet ist. Dieser
Leseverstärker umfaßt einen N-Kanal-Leseverstärker, der von N-Kanal-
MOS-Transistoren Tr₁j und Tr₂j gebildet wird. Dieser Leseverstärker
ist über einen N-Kanal-MOS-Transistor Tr₃, der ein Gate zum Empfangen
eines Lesetriggersignales Φ SE aufweist, mit Masse verbunden.
Die folgende Beschreibung erfolgt anhand von Beispielen konkreter
planarer Strukturen von Leseverstärkern, die in Layouts gebildet
sind, die von den Leseverstärkern und den Bitleitungen der Fig. 1,
2 und 3 und die N-Kanal-Leseverstärker der Fig. 4 gebildet werden.
In den Fig. 5 bis 11 entsprechen die Bezugszeichen denjenigen des
in Fig. 4 gezeigten N-Kanal-Leseverstärkers, vorausgesetzt, daß
j = 1, 2, 3, 4 ist. Daher erfolgt die weitere Beschreibung teilweise
mit Bezugnahme auf vier Leseverstärker SA₁, SA₂, SA₃ und SA₄
und vier Bitleitungspaare BL₁, , BL₂, , BL₃, , BL₄ und
in jeder Figur.
Mit Bezugnahme auf die Fig. 4, 5 und 6 wird nun die planare Struktur
der Leseverstärker und Bitleitungen, die entsprechend der auf die
offene Bitleitungsstruktur angewendeten Erfindung angeordnet sind,
beschrieben. Der Leseverstärker SA₁, der mit den Bitleitungen BL₁
und verbunden ist, umfaßt zwei N-Kanal-MOS-Transistoren Tr₁₁
und Tr₂₁. Der N-Kanal-MOS-Transistor Tr₁₁ wird von N⁺-Diffusionsschichten
51 und 71, die als Source- oder Drainbereiche wirken, und
einem Gate 101, das über denselben geschaffen ist, gebildet. Der
N-Kanal-MOS-Transistor Tr₂₁ wird von N⁺-Diffusionsschichten 61 und
81, die als Source- und Drainbereiche wirken, und einem Gate, das
über denselben geschaffen ist, gebildet. Die Gates sind aus ersten
Polysiliziumschichten gebildet. Die Bitleitung BL₁ ist mit der
N⁺-Diffusionsschicht 51 über einen Kontakt 11 verbunden. Die Bitleitung
BL₁ ist ferner mit dem Gate 201 über einen Kontakt 31
verbunden. Andererseits ist die Bitleitung mit der
N⁺-Diffusionsschicht 61 über einen Kontakt 21 verbunden. Die Bitleitung
ist ferner mit dem Gate 101 über einen Kontakt 41
verbunden. Die N⁺-Diffusionsschichten 71 und 81 sind mit einer
Aluminium-Verdrahtungsschicht 30 über einen Kontakt 91 verbunden.
Der Leseverstärker SA₂, der mit den Bitleitungen BL₂ und verbunden
ist, umfaßt zwei N-Kanal-MOS-Transistoren Tr₁₂ und Tr₂₂.
Der Transistor Tr₁₂ wird von N⁺-Diffusionsschichten 52 und 72, die
als Source- und Drainbereiche wirken, und einem Gate 102, das über
diesen geschaffen ist, gebildet. Der Transistor Tr₂₂ wird von
N⁺-Diffusionsschichten 62 und 82, die als Source- und Drainbereiche
wirken, und einem Gate 202, das über diesen geschaffen ist, gebildet.
Die Bitleitung BL₂ ist mit der N⁺-Diffusionsschichten 52 über einen
Kontakt 12 verbunden. Die Bitleitung BL₂ ist ferner mit dem Gate
202 über einen Kontakt 32 verbunden. Andererseits ist die Bitleitung
mit der N⁺-Diffusionsschichten 62 über einen Kontakt 22 verbunden.
Die Bitleitung ist ferner mit dem Gate 202 über einen Kontakt 42
verbunden.
Die Leseverstärker SA₃ und SA₄, die mit den Bitleitungen BL₃, ,
BL₄ bzw. verbunden sind, sind ähnlich wie die obigen gebildet.
Bei der planaren Struktur der in einer solchen Weise angeordneten
Leseverstärker ist die Breitenrichtung der die N-Kanal-MOS-Transistoren
bildenden Gates, die in jedem Leseverstärker geschaffen sind,
quer zur longitudinalen Richtung der Bitleitungen. Zum Beispiel
erstreckt sich die Bitleitung BL₁ quer zur Breitenrichtung des
Gates 101, d. h. der Kanalbreitenrichtung, wie in den Fig. 5 und 6
gezeigt. Die Bitleitung BL₁ kreuzt ferner die die Leseverstärker
SA₂ und SA₃ bildenden Gates 202 bzw. 203, die nicht mit der Bitleitung
BL₁ verbunden sind. Damit sind die die Leseverstärker
bildenden N-Kanal-MOS-Transistoren derart angeordnet, daß die
Breitenrichtung der die Leseverstärker bildenden Gates quer zur
longitudinalen Richtung der Bitleitungen ist, wodurch eine Verminderung
der für die Leseverstärker erforderlichen Fläche ermöglicht
wird. Mit anderen Worten kann jede der die N-Kanal-Transistoren,
die im Leseverstärker enthalten sind, bildenden N⁺-Diffusionsschichten
von einer Mehrzahl von N-Kanal-MOS-Transistoren geteilt
werden, wodurch eine Verminderung der für die Leseverstärker
benötigten Fläche möglich ist. Dies ergibt sich aus der Fig. 6,
bei der N⁺-Diffusionsschichten 71, 72, 73 und 74 als geteilte
N⁺-Diffusionsschichten gebildet sind.
Bezüglich der Fig. 5 sind ein Spaltendekoder 506 und ein I/O-Gate
507 derart gebildet, daß sie sich orthogonal zu den Bitleitungen
erstrecken. Um die Struktur der Fig. 5 detaillierter zu zeigen,
zeigt Fig. 6 nur einen Teil der linken Seite des Spaltendekoders
506 und des I/O-Gates 507.
Mit Bezugnahme auf die Fig. 4, 7 und 8 wird nun die konkrete planare
Struktur der Leseverstärkeranordnung in Übereinstimmung mit
der Erfindung, die auf die gefaltete Bitleitungsstruktur angewendet
wird, beschrieben. Fig. 8 zeigt nur einen Teil der Fig. 7, um die
Struktur detaillierter darzustellen. Der Leseverstärker SA₁, der
mit den Bitleitungen BL₁ und verbunden ist, umfaßt N-Kanal-
MOS-Transistoren Tr₁₁ und Tr₂₁. Der N-Kanal-MOS-Transistor Tr₁₁
wird von N⁺-Diffusionsschichten 51 und 71, die als Source- und Drainbereiche
wirken, und einem Gate 101, das über diesen geschaffen
ist, gebildet. Der N-Kanal-MOS-Transistor Tr₂₁ wird von N⁺-Diffusionsschichten
61 und 81, die als Source- und Drainbereiche wirken, und
einem Gate 201, das über diesen geschaffen ist, gebildet. Die Bitleitung
BL₁ ist mit der N⁺-Diffusionsschicht 51 und dem Gate 201
über Kontakte 11 bzw. 31 verbunden. Die Bitleitung ist mit der
N⁺-Diffusionsschicht 61 und dem Gate 101 über Kontakte 21 bzw. 41
verbunden. Die Gates sind aus ersten Polysiliziumschichten und die
Bitleitungen aus zweiten Polysiliziumschichten über diesen gebildet.
Die N⁺-Diffusionsschichten 71 und 81 sind mit der Aluminiumverdrahtungsschicht
30 über einen Kontakt 91 verbunden.
Die Leseverstärker SA₂, SA₃ und SA₄, die mit den Bitleitungen BL₂,
, BL₃, , Bl₄ bzw. verbunden sind, sind ähnlich wie die
obigen geschaffen.
Beachtet man die Bitleitung BL₂ in Fig. 7, so erkennt man, daß sich
diese Bitleitung BL₂ orthogonal zu den Gates 201, 103 und 104
erstreckt, die die entsprechenden Leseverstärker SA₁, SA₃ und SA₄
bilden, die nicht mit der Bitleitung BL₂ verbunden sind. Mit anderen
Worten ist die Breitenrichtung der Gates, die die jeweiligen Leseverstärker
bilden, orthogonal zur longitudinalen Richtung der Bitleitungen.
Damit wird jede der N⁺-Diffusionsschichten der N-Kanal-
MOS-Transistoren, die die Leseverstärker bilden, von anderen geteilt.
Damit kann die von den Leseverstärkern belegte Fläche vermindert
werden.
Mit Bezugnahme auf die Fig. 4 und 9 wird nun die planare Struktur
der Leseverstärkeranordnung in Übereinstimmung mit der Erfindung,
die auf die pseudogefaltete Bitleitungsstruktur angewendet wird,
beschrieben. Der Leseverstärker SA₁, der mit den Bitleitungen BL₁
und verbunden ist, umfaßt N-Kanal-MOS-Transistoren Tr₁₁ und
Tr₂₁. Der Transistor Tr₁₁ wird von N⁺-Diffusionsschichten 51 und 71,
die als Source- und Drainbereiche wirken, und einem Gate 101, das
über diesen geschaffen ist, gebildet. Der Transistor Tr₂₁ wird von
N⁺-Diffusionsschichten 61 und 81, die als Source- und Drainbereiche
wirken, und einem Gate 201, das über diesen geschaffen ist, gebildet.
Die Bitleitung BL₁ ist mit der N⁺-Diffusionsschicht 51 und einer
Aluminium-Verdrahtungsschicht 31 über einen Kontakt 11 verbunden.
Diese Aluminium-Verdrahtungsschicht 31 ist mit einem Gate 201 über
einen Kontakt 31 C verbunden. Die Bitleitung ist mit der
N⁺-Diffusionsschicht 61 und einer Aluminium-Verdrahtungsschicht 41
über einen Kontakt 21 verbunden. Diese Aluminium-Verdrahtungsschicht
41 ist mit einem Gate 101 über einen Kontakt 31 C verbunden. Die
Gates sind aus ersten Polysiliziumschichten und die Bitleitungen aus
zweiten Polysiliziumschichten über diesen gebildet. Die Aluminium-
Verdrahtungsschichten sind über den zweiten Polysiliziumschichten
gebildet. Die N⁺-Diffusionsschichten 71 und 81 sind mit einer
Aluminium-Verdrahtungsschicht 30 über einen Kontakt 91 verbunden.
Die Leseverstärker SA₂, SA₃ und SA₄, die mit einer der entsprechenden
Bitleitungen BL₂, , BL₃, , BL₄ bzw. verbunden sind,
sind ähnlich wie die obigen geschaffen.
Bei dem in Fig. 9 gezeigten Beispiel sind Gates 101, 102, 103 und
104 derart angeordnet, daß sie sich mit den Bitleitungen BL₁, BL₂,
BL₃ und BL₄ kreuzen. Ferner sind Gates 201, 202, 203 und 204 derart
angeordnet, daß sie sich mit den Bitleitungen , , und
kreuzen. Damit erstrecken sich die Bitleitungen orthogonal zur
Breitenrichtung der Gates, so daß die N⁺-Diffusionsschichten 71, 72,
81, 82, 73, 74, 83 und 84, die die entsprechenden N-Kanal-MOS-
Transistoren geteilt werden. Damit können die Leseverstärker derart
angeordnet werden, daß die von den Leseverstärkern belegte Fläche
vermindert werden kann.
Nun wird die Querschnittsstruktur der in Fig. 9 gezeigten Leseverstärkeranordnung
beschrieben. Bezüglich der Fig. 10 ist ein
P-Siliziumsubstrat 1 mit entsprechenden Transistoren bildenden
N⁺-Diffusionsschichten 61, 81, 82, 62, 63, 83, 84 und 64 geschaffen.
Gates 201, 202, 203 und 204, die durch eine Isolierschicht 5 isoliert
sind, sind über dem Siliziumsubstrat 1 gebildet. Ein Kontaktloch
21 ist in der Isolierschicht 5 gebildet, um die Oberfläche der
N⁺-Diffusionsschicht 61 zu erreichen. Eine Bitleitung und eine
Aluminium-Verdrahtungsschicht 41 sind mit der N⁺-Diffusionsschicht
61 über ein Kontaktloch 21 verbunden. Aluminium-Verdrahtungsschichten
30, 42, 43 und 44 sind über der Bitleitung , abgetrennt
durch den Isolierfilm 5, gebildet.
Bezüglich der Fig. 11 sind Kontaktlöcher 14 und 24 gebildet, um die
entsprechenden Oberflächen der N⁺-Diffusionsschichten 54 und 64,
die auf dem P-Siliziumsubstrat 1 geschaffen sind, zu erreichen. Die
Bitleitung BL₄ und eine Verdrahtungsschicht 34 sind mit der
N⁺-Diffusionsschicht 54 über den Kontakt 14 verbunden, während die
Bitleitung bzw. eine Aluminium-Verdrahtungsschicht 44 mit der
N⁺-Diffusionsschicht 64 über den Kontakt 24 verbunden ist. Die
Aluminium-Verdrahtungsschicht 34 ist mit dem Gate 204 über ein
Kontaktloch 34 C verbunden.
Damit kann die erfindungsgemäße Querschnittsstruktur des Leseverstärkers
einfach durch Bildung einer Mehrschichtverdrahtungsstruktur
über die Kontaktlöcher erreicht werden.
Mit einer Erhöhung des Integrationsgrades eines Speicherzellenfeldes
muß der Abstand der Bitleitungen auf zum Beispiel 2,6 µm bei einem
4-Megabit-Niveau oder auf 2,0 µm bei einem 16-Megabit-Niveau vermindert
werden. Entsprechend hierzu muß die Gatelänge eines jeden
in jedem Leseverstärker enthaltenen Transistors zum Beispiel auf
1,8 µm beim 4-Megabit-Niveau oder auf 1,2 µm beim 16-Megabit-Niveau
in Übereinstimmung mit der herkömmlichen Leseverstärkerstruktur
vermindert werden. In diesem Fall kann die Gatelänge durch das
Layout der gesamten Halbleiterspeichereinrichtung beschränkt werden.
Die Gatelänge soll jedoch möglichst groß sein. Nimmt man an, daß
Δ L einen Fehler in der Gatelänge L des gesamten Chips einer Halbleiterspeichereinrichtung
darstellt, so ist die Abweichung der
Charakteristiken der entsprechenden Transistoren proportional zu
Δ L/L. Insbesondere bei Leseverstärker bildenden Transistoren muß
eine derartige Abweichung in den Charakteristiken im Hinblick auf
die Funktion der Leseverstärker minimiert werden. Es ist damit
wünschenswert, die Abweichung in den Charakteristiken der Transistoren
durch Maximierung der Gatelänge der die Leseverstärker
bildenden Transistoren zu reduzieren. In Übereinstimmung mit der
erfindungsgemäßen Struktur der Leseverstärker befindet sich die
longitudinale Richtung der Gates der Transistoren, die die Leseverstärker
bilden, entlang der longitudinalen Richtung der Bitleitungen.
Mit anderen Worten sind die Gates derart angeordnet, daß
deren Breitenrichtung quer zur longitudinalen Richtung der Bitleitungen
ist, wodurch die Gatelänge der Transistoren, die die
Leseverstärker bilden, maximiert werden kann, um die Abweichung
in den Charakteristiken zu vermindern, ohne Einschränkungen durch
eine Verminderung des Bitleitungsabstandes.
Obwohl die obige Ausführung mit Bezugnahme auf N-Kanal-Leseverstärker,
die N-Kanal-MOS-Transistoren benutzen, beschrieben worden
ist, ist die erfindungsgemäße Leseverstärkeranordnung auch sowohl
auf P-Kanal-Leseverstärker, die P-Kanal-MOS-Transistoren verwenden,
als auch auf Leseverstärker mit CMOS-Flip-Flops, die von P-Kanal-
und N-Kanal-Leseverstärkern gebildet werden, anwendbar.
Obwohl bei jeder der obengenannten Ausführungen vier Leseverstärker
entlang der longitudinalen Richtung der Bitleitungen angeordnet
sind, ist die Zahl der entlang der longitudinalen Richtung der Bitleitungen
angeordneten Leseverstärker nicht auf vier beschränkt.
Obwohl die Fig. 5 bis 9 Beispiele konkreter planarer Strukturen der
Erfindung zeigen, die auf die in den Fig. 1, 2 bzw. 3 gezeigten
Bitleitungsstruktursystem angewendet worden ist, ist die planare
Struktur nicht auf die in den Figuren gezeigten beschränkt, sondern
das Layout kann auf verschiedene Arten gebildet werden.
Zusätzlich zu dem DRAM ist die Erfindung auch auf einen statischen
Speicher mit wahlfreiem Zugriff (SRAM) anwendbar, der mit Leseverstärkern
zum Lesen und Verstärken von Spannungsdifferenzen zwischen
Bitleitungspaaren gebildet ist. Falls die erfindungsgemäße Leseverstärkeranordnung
auf den SRAM angewendet wird, ist das in Fig. 2
gezeigte Beispiel, das auf die gefaltete Bitleitungsstruktur angewendet
worden ist, anwendbar.
In Übereinstimmung mit der Erfindung, wie oben beschrieben, können
die Leseverstärker unabhängig von den Abständen zwischen den Bitleitungen
angeordnet werden, wodurch die Integrationsdichte des
Speicherzellenfeldes erhöht und ein Leseverstärkerschaltkreis
abhängig von gewünschten Charakteristiken peripherer Schaltkreise,
die mit den Leseverstärkern verbunden sind, gebildet werden kann.
Ferner kann die von den Leseverstärkern belegte Fläche durch eine
derartige Anordnung vermindert werden, bei der die Breitenrichtung
der Gates der die Leseverstärker bildenden Feldeffekttransistoren
quer zur longitudinalen Richtung der Bitleitungen ist.
Claims (17)
1. Halbleiterspeichereinrichtung mit einem Halbleitersubstrat (1)
mit einer Hauptoberfläche, einer Mehrzahl von Bitleitungspaaren
(BLj, ) und einer Mehrzahl von Wortleitungen (WLi), die auf der
Hauptoberfläche des Halbleitersubstrates (1) einander kreuzend
gebildet sind, wobei jedes Bitleitungspaar (BLj, ) von einer
ersten Bitleitung (BLj) und einer zweiten Bitleitung ) gebildet
wird, einem Speicherzellenfeldbereich, der von einer Mehrzahl von
Speicherzellen (Mÿ) gebildet wird, die an Kreuzungspunkten zwischen
den Bitleitungen (BLj, ) und den Wortleitungen angeordnet
sind, einer Mehrzahl von Leseverstärkereinrichtungen (SAj), die
jeweils entsprechend jedem sich vom Speicherzellenfeldbereich
erstreckenden Bitleitungspaar zum Lesen und Verstärken von
Spannungsdifferenzen zwischen dem Bitleitungspaar gebildet sind,
wobei die Mehrzahl der Leseverstärkereinrichtungen (SAj) entlang
der longitudinalen Richtung der Bitleitungspaare angeordnet ist,
wobei zumindest die erste Bitleitung (BLj) oder die zweite Bitleitung
), die die jeweiligen Bitleitungspaare bilden, die mit
der jeweiligen Leseverstärkereinrichtung (SAj) verbunden sind,
derart angeordnet ist, daß diese mit anderen der Leseverstärkereinrichtungen
(SAj), die von jeder Leseverstärkereinrichtung (SAj)
aus gesehen auf der Seite des Speicherzellenfeldbereiches gebildet
sind, kreuzend angeordnet sind.
2. Halbleiterspeichereinrichtung nach Anspruch 1, dadurch gekennzeichnet,
daß die Leseverstärkereinrichtung (SAj) Feldeffekttransistoren
(Tr₁j, Tr₂j) umfaßt, die derart angeordnet sind, daß die
Breitenrichtung der die Feldeffekttransistoren bildenden Gates
(10 j, 20 j) quer zur longitudinalen Richtung der Bitleitungen (BLj,
) ist.
3. Halbleiterspeichereinrichtung nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß jedes Bitleitungspaar eine erste Bitleitung
(BLj), die sich von ersten Seiten einer jeweiligen Leseverstärkereinrichtung
(SAj) erstreckt, und eine zweite Bitleitung ), die
sich von zweiten Seiten einer jeweiligen Leseverstärkereinrichtung
(SAj) erstreckt, umfaßt.
4. Halbleiterspeichereinrichtung nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß jedes Bitleitungspaar eine erste Bitleitung
(BLj) und eine zweite Bitleitung ) umfaßt, die sich von ersten
Seiten einer jeweiligen Leseverstärkereinrichtung (SAj) erstrecken.
5. Halbleiterspeichereinrichtung nach Anspruch 4, dadurch gekennzeichnet,
daß die erste (BLj) und die zweite Bitleitung ) Bitleitungen
umfassen, die sich in derselben Richtung in gleichmäßigen
Abständen erstrecken.
6. Halbleiterspeichereinrichtung nach Anspruch 4, dadurch gekennzeichnet,
daß die erste (BLj) und die zweite Bitleitung )
Bitleitungen umfassen, die nahe beieinander sind und sich in derselben
Richtung erstrecken.
7. Halbleiterspeichereinrichtung nach Anspruch 4, dadurch gekennzeichnet,
daß die ersten (BLj) und die zweiten Bitleitungen )
abwechselnd angeordnet sind, um eine Mehrzahl von Bitleitungspaaren
zu bilden.
8. Halbleiterspeichereinrichtung nach Anspruch 4, dadurch gekennzeichnet,
daß eine erste Bitleitungsgruppe aus einer gegebenen
Anzahl von ersten Bitleitungen (BLj) und eine zweite Bitleitungsgruppe
aus derselben Anzahl von zweiten Bitleitungen ) abwechselnd
angeordnet sind, um eine Mehrzahl von Bitleitungspaaren zu
bilden.
9. Halbleiterspeichereinrichtung nach Anspruch 8, dadurch gekennzeichnet,
daß die Leseverstärkereinrichtungen (SAj) entlang der
longitudinalen Richtung der Bitleitungspaare entsprechend der
Anzahl der Bitleitungspaare, die von der ersten und der zweiten
Bitleitungsgruppe gebildet werden, angeordnet sind.
10. Halbleiterspeichereinrichtung nach Anspruch 2, dadurch gekennzeichnet,
daß zumindest die erste (BLj) oder die zweite Bitleitung
), die das jeweilige Bitleitungspaar bilden, das mit der
jeweiligen Leseverstärkereinrichtung (SAj) verbunden ist, derart
geschaffen ist, daß diese die Gates (10 j, 20 j) kreuzt, die Feldeffekttransistoren
(Tr₁j, Tr₂j) bilden, die in jeder der Leseverstärkereinrichtungen
enthalten sind.
11. Halbleiterspeichereinrichtung nach Anspruch 2, dadurch gekennzeichnet,
daß zumindest die erste (BLj) oder die zweite Bitleitung
), die das jeweilige Bitleitungspaar bilden, das mit der
jeweiligen Leseverstärkereinrichtung (SAj) verbunden ist, derart
geschaffen ist, daß sie die Gates (10 j, 20 j) kreuzt, die Feldeffekttransistoren
(Tr₁j, Tr₄j) bilden, die in anderen der Leseverstärkereinrichtungen
enthalten sind, die von der jeweiligen Leseverstärkereinrichtung
gesehen auf der Seite des Speicherzellenfeldbereiches
gebildet sind.
12. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 11,
dadurch gekennzeichnet, daß die Speicherzellen (Mÿ) dynamische
Speicherzellen umfassen.
13. Halbleiterspeichereinrichtung mit einem Halbleitersubstrat (1)
mit einer Hauptoberfläche, einer Mehrzahl von Bitleitungspaaren
(BLj, ) und einer Mehrzahl von Wortleitungen (WLi), die auf der
Hauptoberfläche des Halbleitersubstrates (1) einander kreuzend
gebildet sind, einer Mehrzahl von Speicherzellen (Mÿ), die an
Kreuzungspunkten zwischen einigen der Bitleitungen (BLj, ) und
den Wortleitungen (WLi) angeordnet sind, einer Mehrzahl von Leseverstärkereinrichtungen
(SAj) entsprechend jeweils einem verschiedenen
Paar der Bitleitungen zum Lesen und Verstärken einer
Spannungsdifferenz zwischen dem Bitleitungspaar, wobei zumindest
eine Bitleitung eines jeweiligen Bitleitungspaares mit jeweils nur
einer entsprechenden Leseverstärkereinrichtung verbunden ist,
wobei zumindest einige der Leseverstärkereinrichtungen derart
angeordnet sind, daß diese sich mindestens mit einer Bitleitung der
Bitleitungspaare, die mit anderen der Leseverstärkereinrichtungen
verbunden sind, kreuzen.
14. Struktur für eine Anordnung von Leseverstärkereinrichtungen
(SAj) und Bitleitungen (BLj, ) in einer Halbleiterspeichereinrichtung
mit Bitleitungspaaren (BLj, ), die jeweils aus einer
ersten Bitleitung (BLj) und einer zweiten Bitleitung ) gebildet
sind und sich über eine Hauptoberfläche eines Halbleitersubstrates
(1) erstrecken, Leseverstärkereinrichtungen (SAj), die jeweils
entsprechend der jeweiligen Bitleitungspaare geschaltet sind zum
Lesen und Verstärken einer Spannungsdifferenz zwischen dem Bitleitungspaar,
wobei jede der Leseverstärkereinrichtungen einen ersten
Feldeffekttransistor (Tr₁j) und einen zweiten Feldeffekttransistor
(Tr₂j) umfaßt, der erste Feldeffekttransistor eine erste Gateelektrode
(10 j) und zwei erste Störstellenbereiche (5 j, 7 j) aufweist,
die voneinander durch die erste Gateelektrode getrennt sind, der
zweite Feldeffekttransistor eine zweite Gateelektrode (20 j) und
zwei zweite Störstellenbereiche (6 j, 8 j) aufweist, die voneinander
durch die zweite Gateelektrode getrennt sind, einem ersten Kontaktbereich
(11), bei dem die erste Bitleitung und einer der ersten
Störstellenbereiche elektrisch verbunden sind, einem zweiten
Kontaktbereich (21), bei dem die zweite Bitleitung und einer der
zweiten Störstellenbereiche elektrisch verbunden sind, einem
dritten Kontaktbereich (31), bei dem die erste Bitleitung und die
zweite Gateelektrode elektrisch verbunden sind, und einem vierten
Kontaktbereich (41), bei dem die zweite Bitleitung und die erste
Gateelektrode elektrisch verbunden sind, wobei sich die erste
Bitleitung von einer ersten Seite der Leseverstärkereinrichtung
und die zweite Bitleitung von einer zweiten Seite, die der ersten
Seite gegenüberliegt, der Leseverstärkereinrichtung erstreckt, und
wobei der erste Kontaktbereich und der vierte Kontaktbereich sich
auf der ersten Seite und der zweite Kontaktbereich und der dritte
Kontaktbereich sich auf der zweiten Seite befinden.
15. Struktur für eine Anordnung von Leseverstärkereinrichtungen
(SAj) und Bitleitungen (BLj, ) in einer Halbleiterspeichereinrichtung
mit Bitleitungspaaren (BLj, ), die jeweils aus einer
ersten Bitleitung (BLj) und einer zweiten Bitleitung ) auf
der Hauptoberfläche eines Halbleitersubstrates (1) gebildet sind,
Leseverstärkereinrichtungen (SAj), die jeweils entsprechend der
jeweiligen Bitleitungspaare geschaltet sind zum Lesen und Verstärken
einer Spannungsdifferenz zwischen dem Bitleitungspaar, wobei jede
der Leseverstärkereinrichtungen einen ersten Feldeffekttransistor
(Tr₁j) und einen zweiten Feldeffekttransistor (Tr₂j) umfaßt, der
erste Feldeffekttransistor eine erste Gateelektrode (10 j) und zwei
erste Störstellenbereiche (5 j, 7 j) aufweist, die voneinander durch
die erste Gateelektrode getrennt sind, der zweite Feldeffekttransistor
eine zweite Gateelektrode (20 j) und zwei zweite Störstellenbereiche
(6 j, 8 j) aufweist, die voneinander durch die zweite
Gateelektrode getrennt sind, einem ersten Kontaktbereich (11), bei
dem die erste Bitleitung und einer der ersten Störstellenbereiche
elektrisch verbunden sind, einem zweiten Kontaktbereich (21), bei
dem die zweite Bitleitung und einer der zweiten Störstellenbereiche
elektrisch verbunden sind, einem dritten Kontaktbereich (31), bei
dem die erste Bitleitung und die zweite Gateelektrode elektrisch
verbunden sind, und einem vierten Kontaktbereich (41), bei dem die
zweite Bitleitung und die erste Gateelektrode elektrisch verbunden
sind, wobei sich die erste Bitleitung und die zweite Bitleitung
benachbart zueinander in derselben Richtung von einer Seite der
Leseverstärkereinrichtung erstrecken, der andere (7 j) der ersten
Störstellenbereiche und der andere (8 j) der zweiten Störstellenbereiche
einen gemeinsamen Bereich bilden, der erste Kontaktbereich
und der zweite Kontaktbereich den gemeinsamen Bereich zwischen sich
einschließen und der dritte Kontaktbereich und der vierte Kontaktbereich
den gemeinsamen Bereich zwischen sich einschließen.
16. Struktur für eine Anordnung von Leseverstärkereinrichtungen
(SAj) und Bitleitungen (BLj, ) in einer Halbleiterspeichereinrichtung
mit Bitleitungspaaren (BLj, ), die jeweils aus einer
ersten Bitleitung (BLj) und einer zweiten Bitleitung ) auf der
Hauptoberfläche eines Halbleitersubstrates (1) gebildet sind,
Leseverstärkereinrichtungen (SAj), die jeweils entsprechend der
jeweiligen Bitleitungspaare geschaltet sind zum Lesen und Verstärken
einer Spannungsdifferenz zwischen dem Bitleitungspaar, wobei jede
der Leseverstärkereinrichtungen einen ersten Feldeffekttransistor
(Tr₁j) und einen zweiten Feldeffekttransistor (Tr₂j) umfaßt, der
erste Feldeffekttransistor eine erste Gateelektrode (10 j) und zwei
erste Störstellenbereiche (5 j, 7 j) aufweist, die voneinander durch
die erste Gateelektrode getrennt sind, der zweite Feldeffekttransistor
eine zweite Gateelektrode (20 j) und zwei zweite Störstellenbereiche
(6 j, 8 j) aufweist, die voneinander durch die zweite Gateelektrode
getrennt sind, einem ersten Kontaktbereich (11), bei dem
die erste Bitleitung und einer der ersten Störstellenbereiche
elektrisch verbunden sind, einem zweiten Kontaktbereich (21), bei
dem die zweite Bitleitung und einer der zweiten Störstellenbereiche
elektrisch verbunden sind, einem dritten Kontaktbereich (31), bei
dem die erste Bitleitung und die zweite Gateelektrode elektrisch
verbunden sind, und einem vierten Kontaktbereich (41), bei dem die
zweite Bitleitung und die erste Gateelektrode elektrisch verbunden
sind, wobei sich die erste Bitleitung und die zweite Bitleitung in
einem Abstand voneinander von einer Seite der Leseverstärkereinrichtung
erstrecken, der andere (7 j) der ersten Störstellenbereiche
und der andere (8 j) der zweiten Störstellenbereiche einen gemeinsamen
Bereich bilden, der erste, zweite, dritte und vierte
Kontaktbereich auf einer Seite des gemeinsamen Bereiches angeordnet
sind, der dritte Kontaktbereich eine Verbindungsschicht aufweist,
die die erste Bitleitung und die zweite Gateelektrode überbrückt,
und der vierte Kontaktbereich eine Verbindungsschicht aufweist, die
die zweite Bitleitung und die erste Gateelektrode überbrückt.
17. Struktur für eine Anordnung von Leseverstärkereinrichtungen
(SAj) und Bitleitungen (BLj, ) in einer Halbleiterspeichereinrichtung
mit Bitleitungspaaren (BLj, ), die jeweils aus einer
ersten Bitleitung (BLj) und einer zweiten Bitleitung ) auf der
Hauptoberfläche eines Halbleitersubstrates (1) gebildet sind,
Leseverstärkereinrichtungen (SAj), die jeweils entsprechend der
jeweiligen Bitleitungspaare geschaltet sind zum Lesen und Verstärken
einer Spannungsdifferenz zwischen dem Bitleitungspaar, wobei jede
der Leseverstärkereinrichtungen einen ersten Feldeffekttransistor
(Tr₁j) und einen zweiten Feldeffekttransistor (Tr₂j) umfaßt, der
erste Feldeffekttransistor eine erste Gateelektrode (10 j) und zwei
erste Störstellenbereiche (5 j, 7 j) aufweist, die voneinander durch
die erste Gateelektrode getrennt sind, der zweite Feldeffekttransistor
eine zweite Gateelektrode (20 j) und zwei zweite Störstellenbereiche
(6 j, 8 j) aufweist, die voneinander durch die zweite
Gateelektrode getrennt sind, wobei zumindest eine der ersten und
zweiten Bitleitung derart angeordnet ist, daß diese sich mit
zumindest einem der ersten und zweiten Gates kreuzt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63322527A JPH0775116B2 (ja) | 1988-12-20 | 1988-12-20 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3941926A1 true DE3941926A1 (de) | 1990-06-21 |
DE3941926C2 DE3941926C2 (de) | 1994-03-17 |
Family
ID=18144662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3941926A Expired - Fee Related DE3941926C2 (de) | 1988-12-20 | 1989-12-19 | Halbleiterspeichereinrichtung |
Country Status (3)
Country | Link |
---|---|
US (1) | US5058058A (de) |
JP (1) | JPH0775116B2 (de) |
DE (1) | DE3941926C2 (de) |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3361825B2 (ja) * | 1990-08-22 | 2003-01-07 | テキサス インスツルメンツ インコーポレイテツド | メモリ・アレイ・アーキテクチャ |
US5644527A (en) * | 1991-10-22 | 1997-07-01 | Sharp Kabushiki Kaisha | Semiconductor memory device |
JP3129336B2 (ja) * | 1991-12-09 | 2001-01-29 | 沖電気工業株式会社 | 半導体記憶装置 |
US5732010A (en) * | 1992-09-22 | 1998-03-24 | Kabushiki Kaisha Toshiba | Dynamic random access memory device with the combined open/folded bit-line pair arrangement |
JP3212795B2 (ja) * | 1994-03-15 | 2001-09-25 | 株式会社東芝 | ダイナミック型半導体記憶装置 |
JP3397499B2 (ja) * | 1994-12-12 | 2003-04-14 | 株式会社東芝 | 半導体記憶装置 |
US5636158A (en) * | 1995-03-13 | 1997-06-03 | Kabushiki Kaisha Toshiba | Irregular pitch layout for a semiconductor memory device |
US5546349A (en) * | 1995-03-13 | 1996-08-13 | Kabushiki Kaisha Toshiba | Exchangeable hierarchical data line structure |
US5999477A (en) * | 1998-06-23 | 1999-12-07 | Vanguard International Semiconductor Corporation | Distributed array activation arrangement |
US6381166B1 (en) * | 1998-09-28 | 2002-04-30 | Texas Instruments Incorporated | Semiconductor memory device having variable pitch array |
JP4891472B2 (ja) * | 2000-07-10 | 2012-03-07 | エルピーダメモリ株式会社 | 半導体集積回路装置 |
US6404019B1 (en) * | 2000-09-29 | 2002-06-11 | Infineon Technologies Ag | Sense amplifier |
US6721221B2 (en) * | 2001-06-08 | 2004-04-13 | Micron Technology, Inc. | Sense amplifier and architecture for open digit arrays |
US7593270B2 (en) * | 2005-06-30 | 2009-09-22 | Seiko Epson Corporation | Integrated circuit device and electronic instrument |
JP4010335B2 (ja) | 2005-06-30 | 2007-11-21 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
JP4186970B2 (ja) | 2005-06-30 | 2008-11-26 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
US7755587B2 (en) | 2005-06-30 | 2010-07-13 | Seiko Epson Corporation | Integrated circuit device and electronic instrument |
US7561478B2 (en) * | 2005-06-30 | 2009-07-14 | Seiko Epson Corporation | Integrated circuit device and electronic instrument |
JP4830371B2 (ja) | 2005-06-30 | 2011-12-07 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
JP4661401B2 (ja) * | 2005-06-30 | 2011-03-30 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
US20070016700A1 (en) * | 2005-06-30 | 2007-01-18 | Seiko Epson Corporation | Integrated circuit device and electronic instrument |
US20070001974A1 (en) * | 2005-06-30 | 2007-01-04 | Seiko Epson Corporation | Integrated circuit device and electronic instrument |
JP4151688B2 (ja) | 2005-06-30 | 2008-09-17 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
US7567479B2 (en) | 2005-06-30 | 2009-07-28 | Seiko Epson Corporation | Integrated circuit device and electronic instrument |
JP4661400B2 (ja) | 2005-06-30 | 2011-03-30 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
JP4010336B2 (ja) | 2005-06-30 | 2007-11-21 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
US7564734B2 (en) | 2005-06-30 | 2009-07-21 | Seiko Epson Corporation | Integrated circuit device and electronic instrument |
US7764278B2 (en) | 2005-06-30 | 2010-07-27 | Seiko Epson Corporation | Integrated circuit device and electronic instrument |
KR100826695B1 (ko) * | 2005-06-30 | 2008-04-30 | 세이코 엡슨 가부시키가이샤 | 집적 회로 장치 및 전자 기기 |
KR100828792B1 (ko) | 2005-06-30 | 2008-05-09 | 세이코 엡슨 가부시키가이샤 | 집적 회로 장치 및 전자 기기 |
JP4010333B2 (ja) * | 2005-06-30 | 2007-11-21 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
JP4010332B2 (ja) * | 2005-06-30 | 2007-11-21 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
JP4665677B2 (ja) | 2005-09-09 | 2011-04-06 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
JP4781783B2 (ja) | 2005-10-31 | 2011-09-28 | エルピーダメモリ株式会社 | 半導体記憶装置 |
JP2006173643A (ja) * | 2006-01-12 | 2006-06-29 | Renesas Technology Corp | 半導体記憶装置 |
JP4586739B2 (ja) | 2006-02-10 | 2010-11-24 | セイコーエプソン株式会社 | 半導体集積回路及び電子機器 |
DE102007012902B3 (de) * | 2007-03-19 | 2008-07-10 | Qimonda Ag | Kopplungsoptimierte Anschlusskonfiguration von Signalleitungen und Verstärkern |
JP5306125B2 (ja) * | 2009-09-14 | 2013-10-02 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
TWI520273B (zh) * | 2011-02-02 | 2016-02-01 | 半導體能源研究所股份有限公司 | 半導體儲存裝置 |
US8477526B2 (en) * | 2011-04-27 | 2013-07-02 | Robert Newton Rountree | Low noise memory array |
CN108024221B (zh) * | 2016-11-03 | 2019-12-20 | 电信科学技术研究院 | 一种寻呼方法、基站及终端 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4418399A (en) * | 1979-12-13 | 1983-11-29 | Fujitsu Limited | Semiconductor memory system |
US4634901A (en) * | 1984-08-02 | 1987-01-06 | Texas Instruments Incorporated | Sense amplifier for CMOS semiconductor memory devices having symmetrically balanced layout |
US4747078A (en) * | 1985-03-08 | 1988-05-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57111061A (en) * | 1980-12-26 | 1982-07-10 | Fujitsu Ltd | Semiconductor memory unit |
JPS5880189A (ja) * | 1981-11-05 | 1983-05-14 | Fujitsu Ltd | 半導体記憶装置 |
JPS59104791A (ja) * | 1982-12-04 | 1984-06-16 | Fujitsu Ltd | 半導体記憶装置 |
JPS61110459A (ja) * | 1984-11-02 | 1986-05-28 | Nippon Telegr & Teleph Corp <Ntt> | 半導体メモリ |
JPS61227292A (ja) * | 1985-03-30 | 1986-10-09 | Toshiba Corp | ダイナミツク型半導体メモリ |
US4920517A (en) * | 1986-04-24 | 1990-04-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device having sub bit lines |
JPS6413290A (en) * | 1987-07-07 | 1989-01-18 | Oki Electric Ind Co Ltd | Semiconductor memory |
JPH07105134B2 (ja) * | 1987-08-28 | 1995-11-13 | 三菱電機株式会社 | 半導体記憶装置 |
JP2569068B2 (ja) * | 1987-09-04 | 1997-01-08 | 株式会社日立製作所 | 半導体メモリ |
-
1988
- 1988-12-20 JP JP63322527A patent/JPH0775116B2/ja not_active Expired - Fee Related
-
1989
- 1989-12-05 US US07/446,366 patent/US5058058A/en not_active Expired - Lifetime
- 1989-12-19 DE DE3941926A patent/DE3941926C2/de not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4418399A (en) * | 1979-12-13 | 1983-11-29 | Fujitsu Limited | Semiconductor memory system |
US4634901A (en) * | 1984-08-02 | 1987-01-06 | Texas Instruments Incorporated | Sense amplifier for CMOS semiconductor memory devices having symmetrically balanced layout |
US4747078A (en) * | 1985-03-08 | 1988-05-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device |
US4747078B1 (de) * | 1985-03-08 | 1989-09-05 |
Also Published As
Publication number | Publication date |
---|---|
DE3941926C2 (de) | 1994-03-17 |
US5058058A (en) | 1991-10-15 |
JPH02166690A (ja) | 1990-06-27 |
JPH0775116B2 (ja) | 1995-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3941926C2 (de) | Halbleiterspeichereinrichtung | |
DE4433695C2 (de) | Dynamische Halbleiterspeichervorrichtung | |
DE4211844C2 (de) | Halbleiterspeichereinrichtung | |
DE4122829C2 (de) | Halbleiterspeichereinrichtung | |
DE3937068C2 (de) | Dynamische Halbleiterspeicheranordnung | |
DE3915438C2 (de) | ||
DE4326822C2 (de) | Halbleiterspeichervorrichtung und Speicherzellenstruktur | |
DE3939337C2 (de) | ||
DE19832795B4 (de) | Statische Zelle eines Speichers für wahlfreien Zugriff mit optimiertem Seitenverhältnis und Halbleiterspeichervorrichtung, die mindestens eine Speicherzelle umfasst | |
DE4018809A1 (de) | Dynamischer speicher mit wahlfreiem zugriff mit einer stapelkondensatorstruktur | |
DE2307739A1 (de) | Monolithisch integrierte speicherzelle | |
DE3923629A1 (de) | Halbleiterspeichergeraet | |
DE4015452C2 (de) | ||
DE4024295A1 (de) | Dynamische halbleiterspeichervorrichtung | |
DE4231355C2 (de) | Statische Schreib/Lesespeicheranordnung | |
DE102019133640B4 (de) | Bitzelle, die eine bit-schreib-maskierungsfunktion unterstützt | |
DE4312651C2 (de) | Dram | |
DE4406459C2 (de) | Integrierte Halbleiterschaltungsvorrichtung mit Speicherzellenanordnung | |
DE10338049A1 (de) | Halbleiterspeichervorrichtung | |
EP0056434A2 (de) | Monolithisch integrierter Halbleiterspeicher | |
DE19603084A1 (de) | Halbleitervorrichtung | |
DE10204688C1 (de) | Speicherbaustein mit verbesserten elektrischen Eigenschaften | |
DE69722132T2 (de) | Statische Halbleiterspeicheranordnung mit Vorausladungsschaltung mit ähnlicher Konfiguration wie Speicherzelle | |
WO2000019437A2 (de) | Dual-port speicherzelle | |
DE3939314C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8328 | Change in the person/name/address of the agent |
Representative=s name: PRUFER & PARTNER GBR, 81545 MUENCHEN |
|
8339 | Ceased/non-payment of the annual fee |