DE3889570T2 - Halbleiterschaltung. - Google Patents

Halbleiterschaltung.

Info

Publication number
DE3889570T2
DE3889570T2 DE3889570T DE3889570T DE3889570T2 DE 3889570 T2 DE3889570 T2 DE 3889570T2 DE 3889570 T DE3889570 T DE 3889570T DE 3889570 T DE3889570 T DE 3889570T DE 3889570 T2 DE3889570 T2 DE 3889570T2
Authority
DE
Germany
Prior art keywords
circuit
output
type mos
mos transistor
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3889570T
Other languages
English (en)
Other versions
DE3889570D1 (de
Inventor
Kimimasa Imai
Hiroshi Shinya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE3889570D1 publication Critical patent/DE3889570D1/de
Publication of DE3889570T2 publication Critical patent/DE3889570T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/2893Bistables with hysteresis, e.g. Schmitt trigger
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details
    • H03K3/013Modifications of generator to prevent operation by noise or interference
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356Bistable circuits
    • H03K3/356017Bistable circuits using additional transistors in the input circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356Bistable circuits
    • H03K3/3565Bistables with hysteresis, e.g. Schmitt trigger

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Halbleiterschaltungsgerät, und insbesondere ein Halbleiterschaltungsgerät, welches verhindern kann, daß ein Ausgangssignal einer bistabilen Schaltung instabil wird.
  • Eine bistabile Schaltung weist zwei stabile Ausgangszustände auf. Fig. 1 zeigt ein Beispiel für eine derartige bistabile Schaltung. Diese bistabile Schaltung ist eine R-S-Flip-Flopschaltung mit: einem Zwischenspeicherabschnitt, der aus zwei Invertern I2 und I2 besteht; und MOS-Transistoren des N-Typs Q1 und Q2, bei welchen ein Setzsignal (SET) und ein Rücksetzsignal (RESET) jedem Gate zugeführt werden.
  • Fig. 2 zeigt die Betriebseigenschaften dieser Flipflopschaltung. In diesem Diagramm gibt die Kurve L1 die Eingangs- und Ausgangseigenschaften des Inverters I1 in dem Fall an, in welchem eine Q-Ausgangsklerne als Eingang und eine Q-Ausgangsklemme als Ausgang genornen wird. Eine Kurve L2 stellt die Eingangs- und Ausgangseigenschaften des Inverters I2 in dem Fall dar, in welchem die -Ausgangsklemme als Eingang und die Q-Ausgangsklemrne als Ausgang genommen wird. Jeder der Kreuzungspunkte A, B und C der Kurven L1 und L2 stellt einen stabilen Punkt dieses Flip-Flops dar. Am Kreuzungspunkt A ist die Q-Ausgangsklemme auf den Logikpegel "1" eingestellt, und die -Ausgangsklemme auf den Pegel "0". Am Kreuzungspunkt C ist die Q-Ausgangsklemme auf den Logikpegel "0" eingestellt, und die -Ausgangsklemme auf den Pegel "1". Am Kreuzungspunkt B befinden sich beide Ausgangsklemmen Q und in einem logisch instabilen Zustand, sind also auf ein Potential zwischen den Logikpegeln "0" und "1", eingestellt. Dieses Potential ist annähernd gleich einem Schwellenspannungswert der Schaltung.
  • Liegt daher das Rücksetzsignal auf dem Pegel "0", und wird das Setzsignal des Pegels "1" gemäß Fig. 3A an ein Gate des Transistors Q1 angelegt, so wird gemäß Fig. 3B das Potential der Q-Ausgangsklemme auf den Pegel "1" gesetzt. Wird allerdings das Potential auf einem Pegel unterhalb des Pegels "1", wie in beispielsweise Fig. 3G oder 3E gezeigt, an das Gate des Transistors Q1 angelegt, infolge des Einflusses von Rauschen und dergleichen, so kann das Potential der Q-Ausgangsklemme auf einen logisch instabilen Zustand eingestellt werden, wie in Fig. 3D oder 3F gezeigt.
  • Falls das Potential der Q-Ausgangsklemme logisch instabil würde, infolge des Einflusses von Rauschen und dergleichen, würde eine unerwartete Schwankung in der Schaltung auftreten, die an der nächsten Stufe vorhanden ist. Dies führt zu einer Fehlfunktion der Schaltung.
  • In dem Artikel mit dem Titel "Schmitt trigger prevents clock train overlap" von R. R. Osborn in llElectronicsll, Band 45, Nr. 14, 3. Juli 1972, Seite 86, ist eine Schaltung beschrieben, in welcher der Q-Ausgang eines Flip-Flops an den Eingang eines Schmitt-Triggers über eine Verzögerungsschaltung angeschlossen ist.
  • In Siemens Schaltbeispiele, Ausgabe 1976/77, München, Seiten 172-175, ist ein Ausgang einer Flip-Flop-Schaltung direkt an einen Schmitt-Trigger angeschlossen.
  • Die EP-A-0 154 337 beschreibt eine Transistorschaltung mit Hysteresebetrieb. Die Schaltung gemäß Fig. 3 dieses Dokuments ist ähnlich wie Fig. 3 dieser Anmeldung.
  • Ein Ziel der vorliegenden Erfindung liegt in der Bereitstellung eines Halbleiterschaltungsgeräts, in welchem verhindert wird, daß ein Ausgangssignal einer bistabilen Schaltung infolge des Einflusses von Rauschen und dergleichen instabil wird, und bei welchem die Betriebssicherheit hoch ist.
  • Das Ziel der Erfindung wird durch ein Halbleiterschaltungsgerät mit einer bistabilen Schaltung erreicht, welches aufweist:
  • eine bistabile Schaltung, die eine Schwellenspannung mit einem ersten Wert aufweist;
  • eine Schmitt-Triggerschaltung, die eine zweite Schwellenspannung und eine dritte Schwellenspannung aufweist, und eine Spannung entsprechend einem Ausgangspotential der bistabilen Schaltung ausgibt,
  • wobei ein Ausgang der bistabilen Schaltung direkt an den Eingang der Schmitt-Triggerschaltung angeschlossen ist, und sich dadurch auszeichnet, daß
  • die zweite Schwellenspannung niedriger ist als der erste Wert, die dritte Schwellenspannung höher ist als der erste Wert, und daß der Schmitt-Trigger einen MOS-Transistor des P-Typs sowie einen ersten und einen zweiten MOS-Transistor des N-Typs aufweist, die in Reihe zwischen eine erste und eine zweite Potentialquelle geschaltet sind, wobei die Gates des P-Typ- und des ersten und zweiten MOS-Transistors des N-Typs gemeinsam an den Ausgang der bistabilen Schaltung angeschlossen sind, ein Verbindungspunkt des ersten MOS-Transistors des N-Typs und des MOS-Transistors des P-Typs an einen Inverter angeschlossen ist, der Ausgang des Inverters den Ausgang des Gerätes bildet, Drain und Source eines dritten MOS-Transistors des N-Typs an den entsprechenden Drain bzw. die entsprechende Source des zweiten MOS-Transsitors des N-Typs und das Gate des dritten MOS-Transistors des N-Typs an den Ausgang des Inverters angeschlossen sind.
  • Wenn bei der Halbleiterschaltungsvorrichtung gemäß der Erfindung der Ausgang der bistabilen Schaltung infolge des Einflusses von Rauschen und dergleichen logisch instabil wird, wird der Ausgang der Schmitt-Triggerschaltung auf dem vorherigen Ausgangspegel festgehalten, wogegen er nicht auf das Ausgangspotential der bistabilen Schaltung fixiert ist, so daß ein äußerst verläßliches Ausgangssignal erhalten werden kann.
  • Die Erfindung läßt sich noch besser aus der nachstehenden, ins einzelne gehenden Beschreibung im Zusammenhang mit den beigefügten Zeichnungen verstehen. Es zeigt:
  • Fig. 1 ein Schaltbild mit einer Darstellung einer konventionellen bistabilen Schaltung;
  • Fig. 2 ein Diagramm mit einer Darstellung der Betriebseigenschaften der bistabilen Schaltung von Fig. 1;
  • Fig. 3A bis 3F Diagramme mit einer Darstellung der Eingangsund Ausgangscharakteristik der in Fig. 1 gezeigten bistabilen Schaltung;
  • Fig. 4 ein Schaltbild zur Erläuterung der ersten Ausführungsform eines Halbleiterschaltungsgeräts gemäß der vorliegenden Erfindung;
  • Fig. 5A bis 5F Diagramme, die bei der Erläuterung des Betriebs der in Fig. 4 gezeigten Halbleiterschaltungsvorrichtung verwendet werden sollen;
  • Fig. 6 und 7 Schaltbilder mit einer Darstellung einer Halbleiterschaltungsvorrichtung jeweils gemäß anderer Ausführungsformen der Erfindung; und
  • Fig. 8 ein Schaltbild mit einer Darstellung eines weiteren Beispiels für eine Schmitt-Triggerschaltung.
  • Fig. 4 zeigt ein Halbleiterschaltungsgerät 10 gemäß einer Ausführungsform der vorliegenden Erfindung. Diese Schaltung bildet eine R-S-Flip-Flop-Schaltung mit folgenden Teilen: einem Zwischenspeicherabschnitt, der aus Invertern I1 und I2 besteht; und MOS-Transistoren des N-Typs Q1 und Q2, zum Setzen oder Rücksetzen des Zwischenspeicherabschnitts. Eine Eingangsklemme einer Schmitt-Triggerschaltung ist an eine Q-Ausgangsklemme dieser Flip-Flop-Schaltung angeschlossen. Die Ausgangsspannung vout von der Schmitt-Triggerschaltung wird als Ausgangssignal der Halbleiterschaltungsvorrichtung verwendet.
  • Die Schwellenspannung Vth&sub1; der Flip-Flop-Schaltung wird in diesem Fall verwendet, wogegen dann, wenn ein Eingangssignal der Schmitt-Triggerschaltung absinkt, eine Schwellenspannung Vth&sub2; verwendet wird, und bei einem Anstieg dieses Eingangssignals eine Schwellenspannung Vth&sub3; verwendet wird, die insgesamt so eingestellt sind, daß sie die nachstehende Beziehung erfüllen:
  • Vth&sub2; < Vth&sub1; < Vth&sub3;
  • Weiterhin ist es wünschenswert, daß der Wert von Vth&sub1; auf einen Zwischenwertpegel irgendwo zwischen Vth&sub2; und Vth&sub3; eingestellt wird.
  • Die Schmitt-Triggerschaltung ist wie nachstehend angegeben aufgebaut: ein MOS-Transistor des P-Typs Q11 und MOS-Transistoren des N-Typs Q12 und Q13 sind in Reihe zwischen eine Klemme eines Stromguellenpotentials Vcc und eine Klemme auf Massepotential vss geschaltet; Gates der Transistoren Q11, Q12 und Q13 sind gemeinsam an eine Q-Ausgangsklemme angeschlossen; und ein Verbindungspunkt der Transistoren Q11 und Q12 ist über einen Inverter 13 mit der Ausgangsklemme Vout verbunden. Weiterhin sind ein Drain und eine Source eines weiteren MOS-Transistors des N-Typs Q14 gegenseitig mit einem Drain bzw. einer Source des Transistors Q12 verbunden, und ein Gate eines Transistors Q14 wird durch einen Ausgang des Inverters 13 gesteuert, wodurch die gewünschten Hysterese-Eigenschaften erhalten werden.
  • Unter Bezugnahme auf Fig. 5 wird nachstehend der Betrieb dieser Halbleiterschaltungsvorrichtung beschrieben.
  • Wenn wie in Fig. 5A gezeigt, ein Setzsignal des Pegels "1" an ein Gate des Transistors Q1 angelegt wird, wenn sich ein Rücksetzsignal auf dem Pegel "0" befindet, so wird das Potential der Q-Ausgangsklemme auf den Pegel "1" eingestellt, so daß das Ausgangspotential Vout der Schmitt-Triggerschaltung ebenfalls auf den Pegel "1" gesetzt wird, wie aus Fig. 5B hervorgeht. Wenn andererseits das Potential des Setzsignals einen niedrigeren Wert aufweist als den Pegelwert "1", wie in Fig. 5G und 5E gezeigt ist, so wird das Ausgangspotential der Klemme Q für den voranstehend erwähnten Zeitraum logisch instabil. Selbst wenn das Potential der Q-Ausgangsklemme zu diesem Zeitpunkt den Wert der Schwellenspannung Vth&sub1; der Flip-Flop-Schaltung annähme, würde diese Schwellenspannung Vthl immer noch einen niedrigeren Wert aufweisen als die Schwellenspannung Vth&sub3; der Schmitt-Triggerschaltung zur Anfangszeit des Eingangssignals. Daher wird die Schmitt-Triggerschaltung nicht durch das instabile Ausgangspotential der Q-Ausgangsklemme beeinflußt, und wird auf ihrem vorherigen Ausgangspegel festgehalten. Wie in den Fig. 5D und 5F gezeigt, wird nämlich der Pegel "0" aufrechterhalten.
  • Wenn andererseits ein Signal mit einem Pegel niedriger als "1" als Rücksetzsignal geliefert wird, wenn sich das Setzsignal auf dem Pegel "0" befindet, nimmt das Potential der Q-Ausgangsklemme von dem Pegel "1" aus ab und hält an dem Schwellenwert Vth&sub1; der Flip-Flop-Schaltung an. Allerdings ist die Schwellenspannung Vth&sub2; der Schmitt-Triggerschaltung so eingestellt, daß der Wert niedriger ist als Vth&sub1;, so daß bei Absinken des Eingangssignals der Ausgangspegel der Schmitt-Triggerschaltung konstant bleibt, ohne durch das instabile Potential des Eingangssignals beeinflußt zu werden.
  • Selbst wenn Rauschen an das Gate des Transistors Ql angelegt würde, welches als Setz-Eingangsklemme dient, oder an das Gate des Transistors Q2, welche als Rücksetz-Eingangsklemme in dem Halbleiterschaltungsgerät dient, um so einen instabilen Zustand der Flip-Flop-Schaltung hervorzurufen, könnte daher verhindert werden, daß der Ausgang der Schmitt-Triggerschaltung infolge des Einflusses des Rauschens instabil wird. Es läßt sich ein äußerst betriebssicheres Ausgangssignal erzielen.
  • Fig. 6 und 7 zeigen jeweils Halbleiterschaltungsgeräte gemäß weiterer Ausführungsformen der Erfindung. Fig. 6 zeigt ein Beispiel für eine Schaltung, bei welcher die R-S-Flip-Flop-Schaltung durch zwei NOR-Gates 11 und 12 gebildet wird. Fig. 7 zeigt ein Beispiel für eine Schaltung, in welcher die R-S-Flip-Flop-Schaltung durch zwei NAND-Gates 13 und 14 gebildet wird. Selbst bei diesen Halbleiterschaltungsgeräten kann eine ähnliche Wirkung wie bei dem Gerät von Fig. 1 dadurch erhalten werden, daß die Schwellenspannung Vth&sub1; der Flip-Flop-Schaltung, die Schwellenspannung Vth&sub2;, wenn das Eingangssignal der Schmitt-Triggerschaltung absinkt, und die Schwellenspannung Vth&sub3;, wenn dieses Eingangssignal ansteigt, so eingestellt werden, daß sie die nachstehende Beziehung erfüllen:
  • Vth&sub2; < Vth&sub1; < Vth&sub3;
  • Fig. 8 zeigt ein weiteres Beispiel für eine Schmitt-Triggerschaltung. Diese Schmitt-Triggerschaltung ist folgendermaßen aufgebaut: ein MOS-Transistor des P-Typs Q22 ist als Last zwischen eine Klemme auf Stromguellenpotential Vcc und eine Ausgangsklemme T2 eingefügt; MOS-Transistoren des N-Typs Q23 und Q24, deren Gates gemeinsam mit einer Eingangsklemme T1 verbunden sind, sind in Reihe zwischen die Ausgangsklemme T2 und eine Klemme auf Massepotential Vss geschaltet. Das Potential am Reihenschaltungsverbindungspunkt wird durch einen MOS-Transistor des N-Typs Q25 geändert, dessen Leitungszustand durch das Potential der Ausgangsklemme T2 gesteuert wird, wodurch die gewünschten Hystereseeigenschaften erhalten werden.
  • Wenn die voranstehend angegebene Beziehung zwischen den drei Schwellenspannungen erfüllt ist, und die Schmitt-Triggerschaltung mit dem voranstehend geschilderten Aufbau verwendet wird, läßt sich ein ähnlicher Effekt erreichen.
  • Zwar wurden die voranstehend geschilderten Ausführungsformen nur für den Fall beschrieben, in welchem die R-S-Flip-Flop-Schaltung verwendet wurde, jedoch läßt sich die Erfindung auch bei einer Schaltung, wie beispielsweise einem J-K-Flip-Flop, einem T-Flip-Flop und dergleichen einsetzen.

Claims (3)

1. Halbleiterschaltungsgerät mit einer bistabilen Schaltung, mit:
einer bistabilen Schaltung (I1, I2, Q1, Q2), welche eine Schwellenspannung mit einem ersten Wert aufweist;
einer Schmitt-Triggerschaltung (Q11, Q12, Q13, Q14, I3), die eine zweite Schwellenspannung und eine dritte Schwellenspannung aufweist und eine Spannung entsprechend einem Ausgangspotential der bistabilen Schaltung ausgibt, wobei
ein Ausgang der bistabilen Schaltung (I1, I2, Q1, Q2) direkt an den Eingang der Schmitt-Triggerschaltung (Q11, Q12, Q13, Q14) angeschlossen ist,
dadurch gekennzeichnet, daß
die zweite Schwellenspannung niedriger ist als der erste Wert, die dritte Schwellenspannung höher ist als der erste Wert, und die Schrnitt-Triggerschaltung einen MOS-Transistor (Q11) des P-Typs und einen ersten und einen zweiten MOS-Transistor (Q12, Q13) des N-Typs aufweist, die in Reihe zwischen eine erste und eine zweite Potentialquelle (VCC, VSS) geschaltet sind, die Gates des P-Typ- und des ersten und zweiten N-Typ-MOS-Transistors (Q11, Q12, Q13) gemeinsam an den Ausgang der bistabilen Schaltung (I1, I2, Q1, Q2) angeschlossen sind, ein Verbindungspunkt des ersten N-Typ-MOS-Transistors (Q12) und des P-Typ-MOS-Transistors (Q11) an einen Inverter (13) angeschlossen ist, der Ausgang des Inverters (13) der Ausgang des Gerätes ist, der Drain und die Source eines dritten N-Typ-MOS-Transistors (Q14) an den zugehörigen Drain bzw. die zugehörige Source des zweiten N-Typ-MOS-Transistors (Q12) angeschlossen sind, und das Gate des dritten N-Typ-MOS-Transistors (Q14) an den Ausgang des Inverters (13) angeschlossen ist.
2. Halbleiterschaltungsgerät nach Anspruch 1, dadurch gekennzeichnet, daß der erste Wert annähernd ein Zwischenwert zwischen dem zweiten und dem dritten Wert darstellt.
3. Halbleiterschaltungsgerät nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die bistabile Schaltung (11, 12, Q1, Q2) eine R-S-Flip-Flop-Schaltung ist, die eine Setz-Eingangsklemme und eine Rücksetz-Eingangsklemme aufweist.
DE3889570T 1987-03-26 1988-03-16 Halbleiterschaltung. Expired - Fee Related DE3889570T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62072103A JP2549109B2 (ja) 1987-03-26 1987-03-26 半導体回路

Publications (2)

Publication Number Publication Date
DE3889570D1 DE3889570D1 (de) 1994-06-23
DE3889570T2 true DE3889570T2 (de) 1994-09-29

Family

ID=13479731

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3889570T Expired - Fee Related DE3889570T2 (de) 1987-03-26 1988-03-16 Halbleiterschaltung.

Country Status (5)

Country Link
US (1) US4849653A (de)
EP (1) EP0283915B1 (de)
JP (1) JP2549109B2 (de)
KR (1) KR910005372B1 (de)
DE (1) DE3889570T2 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4914318A (en) * 1988-12-30 1990-04-03 Intel Corporation Latch circuit for a programmable logic device using dual n-type transistors
US4958088A (en) * 1989-06-19 1990-09-18 Micron Technology, Inc. Low power three-stage CMOS input buffer with controlled switching
JP2621993B2 (ja) * 1989-09-05 1997-06-18 株式会社東芝 フリップフロップ回路
US5034623A (en) * 1989-12-28 1991-07-23 Texas Instruments Incorporated Low power, TTL level CMOS input buffer with hysteresis
US5365122A (en) * 1990-11-09 1994-11-15 Vlsi Technology, Inc. Meta stable resistant signal detector
JP3225528B2 (ja) * 1991-03-26 2001-11-05 日本電気株式会社 レジスタ回路
US5280203A (en) * 1992-05-15 1994-01-18 Altera Corporation Look-ahead asynchronous register set/reset in programmable logic device
US5646547A (en) * 1994-04-28 1997-07-08 Xilinx, Inc. Logic cell which can be configured as a latch without static one's problem
US5319254A (en) * 1992-07-23 1994-06-07 Xilinx, Inc. Logic cell which can be configured as a latch without static one's problem
US5365125A (en) * 1992-07-23 1994-11-15 Xilinx, Inc. Logic cell for field programmable gate array having optional internal feedback and optional cascade
US5287394A (en) * 1993-03-22 1994-02-15 Advanced Micro Devices, Inc. Fast counter with uniform delay structures
US5489866A (en) * 1994-04-19 1996-02-06 Xilinx, Inc. High speed and low noise margin schmitt trigger with controllable trip point
US6369630B1 (en) * 1999-11-24 2002-04-09 Bae Systems Information And Electronic Systems Integration Inc. Single-event upset hardened reconfigurable bi-stable CMOS latch
JP2005151170A (ja) * 2003-11-14 2005-06-09 Renesas Technology Corp 半導体集積回路
JP5440038B2 (ja) * 2009-09-02 2014-03-12 日本電気株式会社 電源インタフェース、受信回路、集積回路、及び信号伝送方法
US8508276B2 (en) * 2010-08-25 2013-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including latch circuit
US8923473B2 (en) * 2010-09-02 2014-12-30 Sharp Kabushiki Kaisha Signal processing circuit, driver circuit, and display device
KR102487109B1 (ko) * 2015-12-15 2023-01-09 엘지디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4735751U (de) * 1971-05-07 1972-12-20
JPS4995550A (de) * 1973-01-12 1974-09-10
JPS5779726A (en) * 1980-11-04 1982-05-19 Nec Corp Highly reliable logical circuit
US4687954A (en) * 1984-03-06 1987-08-18 Kabushiki Kaisha Toshiba CMOS hysteresis circuit with enable switch or natural transistor
JPS61128621A (ja) * 1984-11-27 1986-06-16 Rohm Co Ltd フリツプフロツプ回路
JPS61283092A (ja) * 1985-06-06 1986-12-13 Mitsubishi Electric Corp リセツトあるいはセツト付記憶回路を有した半導体集積回路

Also Published As

Publication number Publication date
JP2549109B2 (ja) 1996-10-30
DE3889570D1 (de) 1994-06-23
KR880012004A (ko) 1988-10-31
JPS63237608A (ja) 1988-10-04
KR910005372B1 (ko) 1991-07-29
US4849653A (en) 1989-07-18
EP0283915B1 (de) 1994-05-18
EP0283915A3 (en) 1990-07-18
EP0283915A2 (de) 1988-09-28

Similar Documents

Publication Publication Date Title
DE3889570T2 (de) Halbleiterschaltung.
DE3872762T2 (de) Referenzspannungsgeneratorschaltung.
DE3782367T2 (de) Mos-halbleiterschaltung.
DE3689466T2 (de) Quellenfolger-CMOS-Eingangspuffer.
DE68912617T2 (de) Spannungsseitige MOS-Treiberschaltung.
DE3889069T2 (de) Verzögerungsschaltungen für integrierte Schaltungen.
DE4423546C2 (de) Chip-Initialisierungssignal-Erzeugungsschaltkreis zum Initialisieren von Schaltkreisen einer Halbleiter-Speichervorrichtung
DE2660843C2 (de) Als Synchron-Binärzähler ausgebildete logische Schaltungsanordnung
DE68918164T2 (de) Integrierte Halbleiterschaltung mit einem CMOS-Inverter.
DE3740362C2 (de)
DE2534181A1 (de) Schaltungsanordnung zur anpassung von spannungspegeln
DE3786679T2 (de) Schmitt-triggerschaltung.
DE3618572A1 (de) Halbleiterspeicherelement
DE2158127A1 (de) Teilerschaltung
DE2919569C2 (de) Inverter-Pufferschaltung
DE2422123A1 (de) Schaltverzoegerungsfreie bistabile schaltung
DE68915474T2 (de) Kippschaltung zum Teilen der Frequenz durch 2.
DE68917444T2 (de) ECL-CMOS-Umsetzer mit einer einzigen Speisespannung.
DE1956485A1 (de) Elektronischer Frequenzteiler
DE3330383C2 (de) Eingangsverstärkerschaltung
DE102017110448B4 (de) Pegelumsetzer
DE3713687C2 (de)
DE68905658T2 (de) Schaltung zum Erzeugen eines impulsförmigen Signals.
DE3882942T2 (de) Abfühlverstärker.
DE3811151A1 (de) Logikschaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee