DE68917444T2 - ECL-CMOS-Umsetzer mit einer einzigen Speisespannung. - Google Patents

ECL-CMOS-Umsetzer mit einer einzigen Speisespannung.

Info

Publication number
DE68917444T2
DE68917444T2 DE68917444T DE68917444T DE68917444T2 DE 68917444 T2 DE68917444 T2 DE 68917444T2 DE 68917444 T DE68917444 T DE 68917444T DE 68917444 T DE68917444 T DE 68917444T DE 68917444 T2 DE68917444 T2 DE 68917444T2
Authority
DE
Germany
Prior art keywords
ecl
cmos
clock
output signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68917444T
Other languages
English (en)
Other versions
DE68917444D1 (de
Inventor
Eric Pharr Etheridge
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of DE68917444D1 publication Critical patent/DE68917444D1/de
Application granted granted Critical
Publication of DE68917444T2 publication Critical patent/DE68917444T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements
    • H03K19/01855Interface arrangements synchronous, i.e. using clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Description

    Hintergrund der Erfindung
  • Die vorliegende Erfindung betrifft allgemein ECL-CMOS-Umsetzer und insbesondere ECL-CMOS-Umsetzer mit einer einzigen Speisespannung, die unter Einsatz eines herkömmlichen VLSI-CMOS-Verfahrens in einen einzigen Chip integrierbar sind.
  • Eine Konvertierung aus den Logikpegeln einer logischen Familie in eine andere logische Familie ist in der Technik wohlbekannt. Eine Schaltung aus dem Stand der Technik, die zur Konvertierung von ECL-Logikpegeln zu CMOS-Logikpegeln verwendet wird, ist in Fig. 1 gezeigt. Der Umsetzer 10 erzeugt die Konvertierung sowohl für die Daten (ECL DATENEINGANGSSIGNAL) als auch für den Takt (ECL-TAKT und ). Die ECL-Daten werden durch Verschiebung des Logikpegels und Vergleich mit einer Referenzspannung konvertiert. Die Referenzspannung (BANDABSTAND-REFERENZSPANNUNG) wird von einer externen bipolaren Schaltung zugeführt. Die Pegelumsetzer 12 und 14 erzeugen eine positive Verschiebung des Logikpegels von vier Volt, um es dem CMOS-Komparator 20 zu ermöglichen, die beiden Pegel zu vergleichen und ein CMOS-kompatibles Ausgangssignal zu erstellen (CMOS-DATENAUSGANGSSIGNAL). Die Taktkonvertierung erfolgt auf ähnliche Art und Weise, unter Verwendung von Pegelumsetzern 16 und 18, und CMOS-Komparator 22. In dem speziellen Fall der Taktkonvertierung wird keine externe Bandabstand-Referenzspannung benötigt, da abwechselnde Phasen des Taktsignals die Referenz für den Vergleich geben.
  • Im typischen Fall sind die Pegelumsetzer 12, 14, 16 und 18 Zenerdioden und extern von der integrierten Schaltung vorgesehen, welche die CMOS-Komparatoren 20 und 22 sowie andere CMOS-Schaltungen enthält. Obwohl CMOS-Schaltungen üblicherweise mit einer positiven Versorgungsspannung von 5 Volt und Masse arbeiten, liefert die externe Bandabstand-Referenz- Spannungsschaltung eine negative Spannung und erfordert daher eine zusätzliche negative Versorgungsspannung.
  • Es wird daher ein CMOS-ECL-Umsetzer gewünscht, bei dem die Bandabstand-Referenzspannungsschaltung eliminiert wurde und die Schaltungen zur Verschiebung des Logikpegels in einem VLSI-CMOS-Verfahren hergestellt werden, was eine Integrierung des gesamten Umsetzers mit anderen CMOS-Schaltungen auf einem einzigen Chip, der mit einer einzigen Versorgungsspannung gespeist wird, ermöglicht.
  • Zusammenfassung der Erfindung
  • Diese Erfindung stellt einen ECL-CMOS-Umsetzer mit einem Differenz-ECL-Takteingang und einem ECL-Dateneingang zur Verfügung. Eine Referenzspannung wird erzeugt, indem die in ihrem Logikpegel verschobenen Differenz-ECL-Taktsignale unter Verwendung eines Spannungsteilers gemittelt werden. Diese Referenzspannung und das in seinem Pegel verschobene ECL-Dateneingangssignal werden vom einem CMOS-Komparator verglichen, um ein CMOS-Datenausgangssignal zu erzeugen. Alle Pegelumsetzer, Komparatoren und der Spannungsteiler können in einem herkömmlichen VLSI-CMOS-Verfahren integriert werden, wodurch es möglich wird, daß die resultierende integrierte Schaltung nur von einer einzigen Versorgungsspannung gespeist arbeitet.
  • Kurzbeschreibung der Zeichnungen
  • Fig. 1 stellt ein Schaltbild eines ECL-CMOS-Umsetzers aus dem Stand der Technik dar;
  • Fig. 2 zeigt ein Schaltbild eines ECL-CMOS-Umsetzers gemäß vorliegender Erfindung; und
  • Fig. 3 stellt ein Schaltbild einer Schaltung zur Verschiebung des logischen Pegels dar, die zur Verwendung in der vorliegenden Erfindung besonders geeignet ist.
  • Beschreibung der bevorzugten Ausführungsform
  • Die Schaltung, die zur Umwandlung von ECL-Logikpegeln in CMOS- Logikpegel gemäß vorliegender Erfindung verwendet wird, ist in Fig. 2 dargestellt. Der Umsetzer 24 bewirkt eine Umwandlung sowohl der Daten (ECL-DATENEINGANGSSIGNAL) als auch des Taktes (ECL-TAKT und ). Die Pegelumsetzer 16 und 18 erzeugen eine positive Verschiebung der Pegel von vier Volt, um es dem CMOS-Komparator 22 zu ermöglichen, die beiden in ihrem Pegel verschobenen Taktsignale zu vergleichen, um einen CMOS-kompatiblen Takt (CMOS-TAKTAUSGANGSSIGNAL) zu erstellen. Alternierende Phasen des Taktsignals ergeben die Referenz für den Vergleich durch den Komparator 22. Die alternierenden Phasen des Taktsignals ergeben ebenfalls Eingangssignale an eine Spannungsteilerschaltung, die aus Widerständen 26 und 28 besteht. Das Ausgangssignal des Spannungsteilers ergibt eine Referenzspannung, die an einem Punkt auf halbem Weg zwischen dem Wert der in ihrem Pegel verschobenen ECL-Hochspannung und dem Wert der in ihrem Pegel verschobenen ECL-Niederspannung liegt.
  • Ist die Referenzspannung erst einmal erzeugt worden, können die CMOS-Daten erzeugt werden. Die ECL-Daten werden von Pegelumsetzer 12 vier Volt positiv in ihrem Pegel verschoben. Diese verschobenen Daten werden vom CMOS-Komparator 20 mit der erzeugten Referenzspannung verglichen. Das resultierende Datenausgangssignal (CMOS-DATENAUSGANGSSIGNAL) stellt ein CMOS-kompatibles Datensignal bereit. Die erzeugte Referenzspannung kann ebenfalls in einer integrierten Schaltung für mehrere ECL-Dateneingangssignale verwendet werden. Durch die Verwendung dieser erzeugten Referenzspannung durch die gesamte integrierte Schaltung hindurch verbessert sich die Gesamt- Störungsunempfindlichkeit.
  • Damit der erfindungsgemäße ECL-CMOS-Umsetzer in einen einzigen integrierten Chip integriert hergestellt werden kann, ist es wünschenswert, daß der aus den Widerständen 26 und 28 bestehende Spannungsteiler, die Komparatoren 20 und 22, und die Schaltungen 12, 16 und 18 zur Verschiebung des Logikpegels unter Anwendung eines herkömmlichen VLSI-CMOS-Verfahrens hergestellt werden. Daher sollten die Widerstände 26 und 28 idealerweise unter Verwendung eines Paares integrierter Schaltungs-Widerstände wie N-Wanne, P-Wanne oder Polysilizium hergestellt werden. Die Komparatoren 20 und 22 sollten unter Verwendung herkömmlicher CMOS-Transistoren mit N- und P-Kanälen hergestellt werden. Die Auslegung des Komparators ist so gewählt, daß sie den Betriebsspezifikationen des Umsetzers 24 oder der integrierten Schaltung, von der der Umsetzer 24 ein Teil ist, entspricht.
  • Um den ECL-CMOS-Umsetzer mit nur einer Spannungsquelle zu betreiben, sollten die Schaltungen 12, 16 und 18 zur Verschiebung des Logikpegels vorzugsweise von der in Fig. 3 dargestellten Art sein, die im Stand der Technik bekannt ist. Der dargestellte Pegelumsetzer besteht aus vier CMOS-Transistoren 32, 34, 36 und 38 mit P-Kanal. Die Transistoren 32 und 34 bilden einen Widerstandsteiler, der eine Vorspannung zum Vorspannen des Gates von Transistor 36 erzeugt. Transistor 36 ist somit im Sättigungsbereich, was eine entsprechende konstante Drain-Spannung erzeugt, vorgespannt. Der Gate- und der Drain- Anschluß des Transistors 38 sind auf eine "als Diode geschaltete", Art miteinander gekoppelt, die in Verbindung mit dem Drain-Strom des Transistors 36 die positive Pegelverschiebung von vier Volt zwischen dem ECL-EINGANGSSIGNAL an Anschluß 40 und dem PEGELVERSCHOBENEN AUSGANGSSIGNAL bei 42 erzeugt. Es ist wichtig zu bemerken, daß während der Anschluß 40 mit ECL- Pegel-Spannungen gekoppelt ist (ca. -1,8 bis -1 Volt), der Pegelumsetzer in einem herkömmlichen CMOS-Verfahren integriert werden kann, das zwischen Masse und einer Versorgungsspannung von fünf Volt arbeitet. Es werden im Höchstfall nicht mehr als fünf Volt zwischen dem Source- und dem Drain-Anschluß eines jeden beliebigen Transistors in der Schaltung abfallen, und nur acht Volt werden über dem Source- oder dem Drain-Anschluß zur N-Wanne oder dem Substratübergang abfallen. Diese Spannungen liegen innerhalb des Bereiches, in dem ein zuverlässiger Betrieb einer integrierten CMOS-Schaltung gewährleistet ist. Falls erwünscht, kann zur Erhöhung der Stabilität der Spannungsversorgung ein zusätzlichen diodengeschalteter Transistor mit P-Kanal zwischen dem Source-Anschluß des Transistors 32 und der Spannungsquelle von fünf Volt geschaltet werden.
  • Somit läßt sich ein erfindungsgemäßer ECL-CMOS-Umsetzer ohne separate Bandabstand-Spannungsreferenz oder ohne externe Pegelumsetzer herstellen. Der ECL-CMOS-Umsetzer gemäß vorliegender Erfindung kann unter Anwendung eines herkömmlichen CMOS-Verfahrens in einer einzigen integrierten Schaltung, die von einer einzigen Spannungsquelle mit fünf Volt gespeist wird, hergestellt werden.

Claims (1)

  1. ECL-CMOS-Umwandler (24) mit einer einzigen Speisespannung mit:
    (a) einer Vorrichtung (12) zur Verschiebung des Logikpegels von ECL-Daten, um ein verschobenes Ausgangssignal zu erzeugen;
    (b) einer Vorrichtung (16) zur Verschiebung des Logikpegels eines ECL-Taktes, um ein erstes Ausgangssignal zu erzeugen;
    (c) einer Vorrichtung (18) zur Verschiebung des Logikpegels eines invertierten ECL-Taktes, um ein zweites Ausgangssignal zu erzeugen, wobei der invertierte ECL- Takt eine alternierende Phase des ECL-Taktes ist;
    (d) einer Vorrichtung zum Erzeugen eines Referenzausgangssignals aus den ersten und zweiten Taktausgangssignalen, umfassend erste und zweite Widerstände (26, 28), die an einem Ende zusammengekoppelt sind, um das Referenzausgangssignal zu bilden, wobei das jeweils andere Ende eines jeden Widerstandes jeweils das erste bzw. das zweite Taktausgangssignal empfängt; und
    (e) einer Vorrichtung (20) zum Vergleichen der verschobenen Ausgangssignale mit dem Referenzausgangssignal, um CMOS-Ausgangsdaten zu erzeugen.
DE68917444T 1988-12-20 1989-10-18 ECL-CMOS-Umsetzer mit einer einzigen Speisespannung. Expired - Fee Related DE68917444T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/287,826 US4891535A (en) 1988-12-20 1988-12-20 Single supply ECL to CMOS converter

Publications (2)

Publication Number Publication Date
DE68917444D1 DE68917444D1 (de) 1994-09-15
DE68917444T2 true DE68917444T2 (de) 1995-05-04

Family

ID=23104525

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68917444T Expired - Fee Related DE68917444T2 (de) 1988-12-20 1989-10-18 ECL-CMOS-Umsetzer mit einer einzigen Speisespannung.

Country Status (4)

Country Link
US (1) US4891535A (de)
EP (1) EP0375123B1 (de)
JP (1) JPH0795679B2 (de)
DE (1) DE68917444T2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01265718A (ja) * 1988-04-18 1989-10-23 Toshiba Corp シュミットトリガ回路
JP2549729B2 (ja) * 1989-04-26 1996-10-30 株式会社東芝 半導体集積回路
US5160859A (en) * 1990-10-22 1992-11-03 National Semiconductor Corporation Synchronous internal clock distribution
US5155391A (en) * 1990-10-22 1992-10-13 National Semiconductor Corporation Synchronous internal clock distribution
US5450024A (en) * 1994-01-19 1995-09-12 Alcatel Network Systems, Inc. ECL to CMOS signal converter circuit including toggle-fault detection
US6211699B1 (en) 1999-04-14 2001-04-03 Micro Linear Corporation High performance CML to CMOS converter
JP3252830B2 (ja) * 1999-05-28 2002-02-04 日本電気株式会社 レベル変換回路
CH695956A5 (fr) 2001-04-02 2006-10-31 Agabekov Sa Elément d'éclairage.
KR100933677B1 (ko) * 2008-04-30 2009-12-23 주식회사 하이닉스반도체 반도체 소자

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0101571B1 (de) * 1982-07-30 1987-01-28 Kabushiki Kaisha Toshiba Spannungsdifferenz-Verstärker
JPS60173922A (ja) * 1984-02-17 1985-09-07 Fujitsu Ltd 変換回路
JPH0644705B2 (ja) * 1984-07-20 1994-06-08 株式会社日立製作所 半導体回路
CA1241707A (en) * 1985-02-13 1988-09-06 John G. Hogeboom Digital line receiver
US4719372A (en) * 1986-02-03 1988-01-12 International Business Machines Corporation Multiplying interface circuit for level shifting between FET and TTL levels
US4810908A (en) * 1986-12-01 1989-03-07 Hirokazu Suzuki Semiconductor logic circuit comprising clock driver and clocked logic circuit
US4700087A (en) * 1986-12-23 1987-10-13 Tektronix, Inc. Logic signal level conversion circuit
US4761567A (en) * 1987-05-20 1988-08-02 Advanced Micro Devices, Inc. Clock scheme for VLSI systems
US4767951A (en) * 1987-06-30 1988-08-30 Hewlett-Packard Company ECL to NMOS converter
US4849659A (en) * 1987-12-15 1989-07-18 North American Philips Corporation, Signetics Division Emitter-coupled logic circuit with three-state capability

Also Published As

Publication number Publication date
US4891535A (en) 1990-01-02
DE68917444D1 (de) 1994-09-15
EP0375123A2 (de) 1990-06-27
JPH02224414A (ja) 1990-09-06
EP0375123B1 (de) 1994-08-10
JPH0795679B2 (ja) 1995-10-11
EP0375123A3 (en) 1990-12-05

Similar Documents

Publication Publication Date Title
DE69404255T2 (de) Quadraturoszillator
EP0504470B1 (de) Pegelumsetzschaltung
EP0275941B1 (de) ECL-kompatible Eingangs-/Ausgangsschaltungen in CMOS-Technik
DE68912617T2 (de) Spannungsseitige MOS-Treiberschaltung.
DE3740362C2 (de)
DE2611863A1 (de) Pegelumsetzer fuer binaersignale
DE68917111T2 (de) BICMOS-Treiberschaltung für CMOS-logische Schaltungen hoher Dichte.
DE10152285A1 (de) Funktionsgenerator mit einstellbarer Schwingungsfrequenz
DE3889570T2 (de) Halbleiterschaltung.
DE3024936C2 (de) Wechselspannungsverstärker in Form einer integrierten Schaltung
DE68917444T2 (de) ECL-CMOS-Umsetzer mit einer einzigen Speisespannung.
DE2528449A1 (de) Schaltungsanordnung zum umsetzen von logischen signalen
DE3783006T2 (de) Schaltungsanordnung fuer einen differenzverstaerker.
DE68925856T2 (de) Logische Bicmos-Schaltung
DE4107870C2 (de)
DE68927655T2 (de) Analog-Digital-Wandler
EP0253914A1 (de) Isolierschicht-Feldeffekttransistor-Gegentakttreiberstufe mit Kompensierung von Betriebsparameterschwankungen und Fertigungsstreuungen
EP0589221B1 (de) Integrierte Halbleiterschaltungsanordnung
DE3781919T2 (de) Eingangsschaltung.
EP0360888B1 (de) CMOS-Pulsweitenmodulator
DE3117222A1 (de) Komplexe logikschaltung
DE69001669T2 (de) Gegen rauschen geschuetzter schwellwertdetektor.
DE3528550A1 (de) Logischer stromumschaltkreis
DE68910705T2 (de) Integrierte Halbleiterschaltung mit einer Pegelumsetzungsschaltung.
DE3009506A1 (de) Gleichspannungswandler

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee