-
Die vorliegende Erfindung betrifft allgemein eine integrierte Halbleiterschaltung mit einem
CMOS (Komplementär-Metalloxid-Halbleiter)-Inverter und insbesondere die Unterdrückung
von gedämpftem Rauschen, das bei einer integrierten Halbleiterschaltung mit CMOS-
Inverter Fehlfunktionen auslöst.
-
Im japanischen Patentauszug, Band 11, Nr. 154 (E-508) [2602], 19. Mai 1987 und in
JP-A-61292412 ist eine Ausgangsschaltung offenbart, die die Erzeugung eines
Unterschwingens verhindert, indem eine Ausgangsspannung bis zu einer bestimmten niederen
Spannung schnell gesenkt wird und danach vergleichsweise langsam bis zu einer
Endspannung, um die Zeitdauer, bis das Ausgangssignal die spezifizierte Spannung erreicht, zu
verkürzen.
-
Gegenwärtig gibt es eine Entwicklung hin zu einer Vergrößerung der Integrationsdichte und
zur Erhöhung der Arbeitsgeschwindigkeit einer CMOS-Transistorschaltung. Zusätzlich
werden CMOS-Puffer mit einer hohen Geschwindigkeit oder einer hohen Ansteuerfähigkeit
verfügbar. Solche CMOS-Puffer werden häufig zum Aufbau eines Ausgangspuffers
verwendet. Es ist hinlänglich bekannt, daß gedämpftes Rauschen ein ernsthaftes Problem darstellt,
das häufig bei CMOS-Ausgangspuffern mit hoher Geschwindigkeit oder hoher
Ansteuerungsfähigkeit auftritt. Insbesondere verursacht das gedämpfte Rauschen eine
Pegelumkehrung, falls ein Ausgangssignal einer Schaltung mit einem CMOS-Inverter sinkt.
-
Bezugnehmend auf Fig. 1 ist ein gedämpftes Rauschen einer Ausgangssignal-Wellenform
(b)eines CMOS-Inverters überlagert, falls ein Eingangssignal (a) diesem zugeführt wird.
Wie dargestellt, wechselt die Ausgangssignal-Wellenform abwechselnd aufgrund des
gedämpften Rauschens. Allgemein wird das niedere Schwellenpotential eines CMOS-Inverters
auf etwa 1,5 Volt gesetzt, falls eine TTL-Schnittstelle verwendet wird. Alternativ wird das
niedere Schwellenpotential auf etwa 2,5 Volt gesetzt, falls eine Spannungsversorgungsquelle
VDD mit einem hohen Potential auf 5 Volt gesetzt wird und eine
Spannungsversorgungsquelle VSS mit niederem Potential auf 0 Volt gesetzt wird. Deshalb kann der Pegel des
Ausgangssignals abwechselnd invertiert werden, falls das Ausgangssignal sinkt. Ebenso
wechselt das Potential (c) des Masseanschlusses (ein VSS Anschluß) des CMOS-Puffers abhängig
vom Wechsel der Ausgangssignal-Wellenform. Falls gedämpftes Rauschen in einen Bus
eingebracht wird, kann sich dies beispielsweise auf eine in einer LSI-Schaltung ausgebildeten
internen Schaltung auswirken und eine Fehlfunktion verursachen. Der Grund, warum ein
gedämpftes Rauschen häufig in einer CMOS-Schaltung auftritt, ist wie folgt. Erstens
wechselt die Ausgangssignal-Wellenform bei vollem Betrieb der Spannungsversorgung
beispielsweise zwischen 5 Volt und 0 Volt. Zweitens durchläuft ein Strom den CMOS-Inverter auf
einmal und zusätzlich gibt es keine Ausweichwege, die der Strom durchlaufen könnte.
Insbesondere ist das Auftreten des zuvor beschriebenen gedämpften Rauschens ein ernsthaftes
Problem bei der Erzielung der Erhöhung der Arbeitsgeschwindigkeit von
MOS-Transistoren.
-
Fig. 2 zeigt einen herkömmlichen CMOS-Ausgangspuffer, in dem keine Maßnahmen zum
Zählen des gedämpften Rauschens ergriffen wurden. Ein Ausgangspuffer 1 besteht aus zwei
kaskadenförmig angeordneten CMOS-Invertern 4 und 7. Der CMOS-Inverter 4 setzt sich
aus einem P-Kanal-MOS-Transistor (im folgenden einfach als PMOS-Transistor bezeichnet)
2 und einem N-Kanal-MOS-Transistor (im folgenden einfach als NMOS-Transistor
bezeichnet) 3 zusammen. In gleicher Weise setzt sich der CMOS-Inverter 7 aus einem PMOS-
Transistor 5 und einem NMOS-Transsistor 6 zusammen. Eine Abweichung des dem
Ausgangspuffer 1 zugeführten Ausgangssignal als Funktion der Zeit ist durch eine gestrichelte
Linie in Fig. 5 dargestellt. Aus Fig. 5 wird ersichtlich, daß das Ausgangssignal schnell bis
zum Massepegel sinkt. Dieses schnelle Absinken des Ausgangssignals verursacht ein
gedämpftes Rauschen (engl.: "ringing noise", Ruf-Rauschen).
-
Fig. 3 zeigt eine Konfiguration eines herkömmlichen rauscharmen CMOS-Ausgangspuffers
8, der mit einer Schaltung zur Verminderung von gedämpftem Rauschen ausgerüstet ist. Ein
Eingangssignal Vin wird den Eingangssignalinvertern 9 und 10 zugeführt. Der
Eingangssignalinverter 9 besteht aus einem PMOS-Transistor 11 und NMOS-Transistoren
12 bis 15. Die in Serie liegenden Gates der NMOS-Transistoren 13 bis 15 sind mit einer
Spannungsquelle VDD mit hohem Potential verbunden. Die Source des NMOS-Transistors
15 ist mit einer Spannungsquelle VSS mit niederem Potential verbunden. Der
Eingangssignalinverter 10 besteht aus PMOS-Transistoren 16 und 18 bis 20 und einem NMOS-Transistor
17. Die in Serie liegenden Gates der PMOS-Transistoren 18 bis 20 sind mit einer
Spannungsquelle VSS mit niederem Potential verbunden. Die Source des NMOS-Transistors 17
ist mit einer Spannungsquelle VSS mit niederem Potential verbunden. Die Source des
PMOS-Transistors 18 ist mit der Spannungsquelle VDD mit hohem Potential verbunden. Das
Ausgangssignal des Eingangssignalinverters 9 wird dem Gate eines PMOS-Transistors 22
zugeführt, der Teil des Ausgangssignalinverters 21 ist. Das Ausgangssignal des
Eingangssignalinverters 10 wird dem Gate eines NMOS-Transistors 23 zugeführt, der ein anderer Teil
des Ausgangssignalinverters 21 ist.
-
Das Potential der Source des NMOS-Transistors 12 wird auf ein Potential VSS gezogen
aufgrund der NMOS-Transistoren 13 bis 15 (VSS'> VSS). Das Potential der Drain des PMOS-
Transistors 16 wird auf ein Potential VDD hinuntergezogen aufgrund der PMOS-Transistoren
18 bis 20 (VDD> VDD'). Falls das Eingangssignal Vin von "L" (niederer Pegel) auf "H"
(hoher Pegel) wechselt, wird der NMOS-Transistor 12 deshalb solange nicht eingeschaltet,
bis der NMOS-Transistor 12 mit einer Schwellenspannung versorgt wird, die höher ist als
eine normale Schwellenspannung, die dann erhalten wird, wenn der CMOS-Inverter 9 aus
den PMOS- und NMOS-Transistoren 11 und 12 besteht. Dies kommt daher, weil die
Schwellenspannung des NMOS-Transistors 12 so eingestellt wird, daß sie in Richtung des
VDD-Pegels verschoben wird. Falls das Eingangssignal Vin die Schwellenspannung des
NMOS-Transistors 12, die höher ist als die normale Schwellenspannung, übersteigt, wird
dann der NMOS-Transistor 12 eingeschaltet und der PMOS-Transistor 11 ausgeschaltet.
Anschließend gleicht sich das Potential des Gates des PMOS-Transistors 22 dem Potential
VSS an, und der PMOS-Transistor 22 wird somit eingeschaltet. Als Ergebnis wird das
Potential des Ausgangssignals Vout gleich dem Potential VDD.
-
Andererseits wird der PMOS-Transistor 16 so lange nicht eingeschaltet, bis der PMOS-
Transistor 16 mit einer Schwellenspannung versorgt wird, die kleiner ist als eine normale
Schwellenspannung, die dann erhalten wird, wenn der CMOS-Inverter 10 aus dem PMOS-
und NMOS-Transistoren 16 und 17 besteht, falls das Eingangssignal Vin von "H" nach "L"
wechselt. Falls das Eingangssignal Vin der Schwellenspannung des CMOS-Transistors 16,
die kleiner ist als die normale Schwellenspannung, gleicht, wird der PMOS-Transistor 16
eingeschaltet und der NMOS-Transistor 17 ausgeschaltet. Deshalb entspricht das Gate des
NMOS-Transistors 23 dem Potential VDD'. Als Ergebnis erreicht das Ausgangssignal Vout
das Potential VSS. Auf diese Weise reduziert die Verbesserung der Fig. 3 jene Zeit,
während der sowohl der PMOS- als auch der NMOS-Transistor 22 und 23 eingeschaltet ist.
Dadurch wird ein Strom, der die beiden Transistoren durchläuft, reduziert. Die Wellenform
des Ausgangssignals Vout am Ausgangssignalinverter 21 ist als eine ununterbrochene Linie
C1 in Fig. 5 dargestellt. Aus Fig. 5 wird ersichtlich, daß das im Ausgangspuffer 8
verfügbare Ausgangssignal langsam fällt, im Vergleich zu dem im Ausgangspuffer 1, wie in Fig.
2 gezeigt, verfügbaren Ausgangssignal.
-
Der Ausgangspuffer 8 mit der herkömmlichen Schaltung zur Verminderung von
gedämpftem Rauschen, wie in Fig. 3 gezeigt, hat jedoch die folgenden zu überwindenden Nachteile.
Wie zuvor beschrieben, wird das gedämpfte Rauschen durch langsames Vermindern des
Ausgangssignals Vout, wie durch die Kurve C1, dargestellt vermindert. Dies verursacht
jedoch einen Anstieg der Antwortzeit des Ausgangssignals Vout, und verhindert somit einen
Betrieb des Ausgangspuffers 8 mit hoher Geschwindigkeit. D.h., daß der Ausgangspuffer 8
den Anforderungen nach hoher Arbeitsgeschwindigkeit und geringem gedämpftem
Rauschen nicht gleichzeitig befriedigt.
-
Es ist deshalb eine allgemeine Aufgabe der vorliegenden Erfindung, eine verbesserte
integrierte Halbleiterschaltung mit einem CMOS-Inverter vorzusehen, bei dem die zuvor
genannten Nachteile der herkömmlichen Schaltung beseitigt sind.
-
Eine speziellere Aufgabe der vorliegenden Erfindung besteht darin, eine integrierte
Halbleiterschaltung mit einem CMOS-Inverter vorzusehen, die mit hoher Geschwindigkeit und
extrem reduzierten gedämpften Rauschen betrieben werden kann.
-
Die zuvor genannten Aufgaben der vorliegenden Erfindung können durch eine integrierte
Halbleiterschaltung mit einem Komplementär-Metalloxid-Halbleiter(CMOS)-Inverter gelöst
werden, der eine CMOS-Inverterschaltung und eine Rauschverminderungsschaltung
aufweist. Der CMOS-Inverter hat Eingangs- und Ausgangsanschlüsse und invertiert ein dem
Eingangsanschluß zugeführtes Eingangssignal, um somit ein Ausgangssignal über den
Ausgangsanschluß auszugeben. Die Rauschverminderungsschaltung, die mit dem CMOS-
Inverter verbunden ist, läßt den vom CMOS-Inverter zugeführten Strom sehr schnell zu der
Spannungsquelle mit niederem Potential passieren, bis das Potential des
Ausgangsanschlusses bis zu einem bestimmten Potential absinkt, abhängig vom Anstieg des Potentials des
Eingangssignals, und läßt den Strom langsam passieren, nachdem das Potential des
Ausgangsanschlusses das vorbestimmte Potential erreicht hat.
-
Die vorgenannten Aufgaben der vorliegenden Erfindung können ebenso mit einer
integrierten Halbleiterschaltung mit einem CMOS-Inverter gelöst werden, die einen P-Kanal-MOS-
Transistor mit Drain, Source und Gate, und einem ersten N-Kanal-MOS-Transistor mit
Drain, Source und Gate aufweist. Die Source des ersten P-Kanal-MOS-Transistors ist mit
einer Spannungsquelle mit hohem Potential verbunden, wobei die Drains einen Ausgang der
Schaltung bilden. Die Gates der ersten P-Kanal- und N-Kanal-MOS-Transistoren sind
miteinander verbunden und mit einem Eingangssignal versorgt. Die Schaltung umfaßt auch
einen zweiten N-Kanal-MOS-Transistor mit Drain, Source und Gate. Die Drain des zweiten
N-Kanal-MOS-Transistors ist mit der Source des ersten N-Kanal-MOS-Transistors
verbunden. Die Source des zweiten N-Kanal-MOS-Transistors ist mit einer Spannungsquelle mit
niederen Potential verbunden. Das Gate des zweiten N-Kanal-MOS-Transistors ist mit den
Gates der ersten P-Kanal- und N-Kanal-MOS-Transistoren verbunden. Desweiteren umfaßt
die Schaltung einen dritten N-Kanal-MOS-Transistor mit Drain, Source und Gate. Die
Drain des dritten N-Kanal-MOS-Transistors ist mit der Source der ersten N-Kanal-
Transistors verbunden. Die Source des dritten N-Kanal-MOS-Transistors ist mit der
Spannungsquelle mit niederem Potential verbunden. Das Gate des dritten N-Kanal-MOS-
Transistors ist mit dem Ausgang der Schaltung verbunden.
-
Andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der
folgenden detaillierten Beschreibung im Zusammenhang mit den dazu gehörenden
Zeichnungen ersichtlich.
-
Fig. 1 ist ein Wellenform-Diagramm, das ein in einem CMOS-Puffer auftretendes
gedämpftes Rauschen darstellt;
-
Fig. 2 ist ein Schaltungsdiagramm eines herkömmlichen CMOS-Puffers, der keine
Maßnahmen zum Zählen eines gedämpften Rauschens aufweist;
-
Fig. 3 ist eine Schaltung eines herkömmlichen CMOS-Puffers, der mit einer Schaltung
zur Verminderung des gedämpften Rauschens ausgerüstet ist;
-
Fig. 4 ist ein Schaltungsdiagramm eines bevorzugten Ausführungsbeispiels der
vorliegenden Erfindung;
-
Fig. 5 ist ein Wellenform-Diagramm, das die Zeitabweichungen der Ausgangssignal-
Wellenformen darstellt, die in den herkömmlichen Schaltungen der Fig. 2 und 3 und
in dem bevorzugten Ausführungsbeispiel, wie in Fig. 4 gezeigt, darstellt;
-
Fig. 6 ist ein Schaltungsdiagramm einer Abänderung der in Fig. 4 gezeigten
Schaltung; und
-
Fig. 7 ist ein Schaltungsdiagramm einer weiteren Abänderung der in Fig. 4 gezeigten
Schaltung.
-
Nun wird eine Beschreibung eines bevorzugten Ausführungsbeispiels mit Bezug auf die
Fig. 4 gegeben. Bezugnehmend auf Fig. 4 wird ein CMOS-Puffer 31 gezeigt, der einen mit
einer Schaltung zur Verminderung von gedämpften Rauschen ausgerüsteten CMOS-Inverter
aufweist. Der CMOS-Puffer 31 funktioniert als ein CMOS-Ausgangspuffer und umfaßt
einen PMOS-Transistor Q1 und NMOS-Transistoren Q2, Q3 und Q4. Die Kombination der
PMOS- und NMOS-Transistoren Q1 und Q2 bildet einen Inverter 32. Die Source des
PMOS-Transistors 1 ist mit der Spannungsquelle VDD mit hohem Potential verbunden. Die
Drains der PMOS- und NMOS-Transistoren Q1 und Q2 sind miteinander verbunden. Die
Kombination der NMOS-Transistoren Q3 und Q4 dient als eine Schaltung zur Verhinderung
des gedämpften Rauschens. Die Source des NMOS-Transistors Q2 ist mit den Drains der
NMOS-Transistoren Q3 und Q4 verbunden. Die Gates des PMOS-Transistors Q1 und des
NMOS-Transistors Q2 und Q3 sind miteinander verbunden und werden mit dem
Eingangssignal Vin über einen Eingangsanschluß IN versorgt. Das Gate des NMOS-Transistors Q4
ist mit den Drains der PMOS- und NMOS-Transistors Q1 und Q2 verbunden, die auch mit
einem Ausgangsanschluß AUS verbunden sind. Die Sourcen der NMOS-Transistoren Q3
und Q4 sind mit der Spannungsquelle VSS mit niederem Potential verbunden. Ein
Kondensator C bezeichnet eine Kapazität, die durch mit dem Ausgangsanschluß AUS gekoppelten
Elementen, wie beispielsweise einen Transistor und eine Leitung, gebildet wird.
-
Im Betrieb gehen die NMOS-Transistoren Q2 und Q3 auf den EIN-Zustand, falls das
Eingangssignal Vin vom "L"-Pegel auf den "H" -Pegel geschaltet wird. Zu dieser Zeit fließt ein
Strom I von der Spannungsquelle VDD mit hohem Potential durch den NMOS-Transistor Q2
und durch die NMOS-Transistoren Q3 und Q4. Anschließend wechselt das Ausgangssignal
Vout zum "L"-Pegel. Die NMOS-Transistoren Q2 und Q3 werden solange im EIN-Zustand
gehalten, wie das Eingangssignal Vin auf "H"-Pegel ist. Der Strom I fließt durch die
NMOS-Transistoren Q2 bis Q4, bis das Ausgangssignal Vout dem Massepegel entspricht.
Der NMOS-Transistor Q4 wird jedoch ausgeschaltet, falls das Ausgangssignal Vout absinkt
und dann den logischen Schwellenwert des NMOS-Transistors Q4 erreicht. Deshalb fließt
der Strom I vom NMOS-Transistor Q2 nur durch den NMOS-Transistor Q3, falls das
Ausgangssignal Vout kleiner ist als der logische Schwellenwert des NMOS-Transistor Q4. Als
Ergebnis daraus sinkt das Ausgangssignal Vout langsam in Richtung Massepegel, nachdem
der logische Schwellenwert des NMOS-Transistors Q4 erreicht wurde. D.h., die
Wellenform des Ausgangssignals Vout wird abgestumpft bzw. abgeflacht.
-
Es ist zu erwähnen, daß der Einschaltwiderstand des N-Kanal-Schaltungsbereichs, der aus
den NMOS-Transistoren Q2 bis Q4 besteht, größer ist als derjenige, der im Falle eines N-
Kanal-Schaltungsbereichs erreicht wird, der nur aus dem NMOS-Transistor Q2 besteht,
falls der NMOS-Transistor Q2 die gleiche Größe wie der NMOS-Transistor 6 oder 23
besitzt. In diesem Fall ist der Logikschwellenwertpegel des CMOS-Puffers 31 größer als
derjenige einer herkömmlichen Schaltung 7 oder 21. Um einen dem herkömmlichen
Inverter beinahe entsprechenden Logikschwellenwertpegel des CMOS-Puffers 31 zu erhalten,
wird der NMOS-Transistor Q2 durch einen Transistor gebildet, dessen Größe die eines
Transistors, wie er zur Bildung der NMOS-Transistoren 6 oder 23 verwendet wird,
übersteigt.
-
Zusätzlich ist es möglich, die Zeit, in der das Ausgangssignals Vout abnimmt, durch
Ändern der Größe der NMOS-Transistoren Q2, Q3 und Q4 einzustellen. Beispielsweise
werden die NMOS-Transistoren Q2 und Q4 durch große NMOS-Transistoren (mit einem
großen Steilheitswert) gebildet, und der NMOS-Transistor Q3 wird durch einen kleinen
NMOS-Transistor (mit einem kleinen Steilheitswert) gebildet. Dadurch ist es möglich, die
Abnahme des Ausgangssignals Vout auf ein niederes Potential, das nahe bei und größer als
die logische Schwellenspannung des NMOS-Transistors Q4 (in etwa 0,65 Volts,
beispielsweise) ist, schnell abzusenken und danach das Ausgangssignal Vout langsam zu
vermindern. Daraus ergibt sich eine ideale Wellenform des Ausgangssignals Vout.
-
Die Wellenform des Ausgangssignals Vout ist durch eine in Fig. 5 dargestellte
durchgehende Linie C2 gekennzeichnet. Aus der Fig. 5 ist ersichtlich, daß die Wellenform des
Ausgangssignals Vout, die durch die Kurve C2 gekennzeichnet ist, die Anforderung bezüglich
hoher Arbeitsgeschwindigkeit und Verminderung eines gedämpften Rauschens gleichzeitig
erfüllt.
-
Fig. 6 ist eine Abänderung des CMOS-Puffers 31. Ein wesentliches Merkmal dieser
Abänderung ist, daß der NMOS-Transistor Q4 aus zwei parallel verbundenen NMOS-
Transistoren Q4-1 und Q4-2 besteht. Die Abänderung trägt zur Erhöhung der
Arbeitsgeschwindigkeit des CMOS-Puffers 31 bei.
-
Fig. 7 ist eine weitere Abänderung des CMOS-Puffers 31. Ein wesentliches Merkmal dieser
Abänderung ist, daß NMOS-Transistor Q3 aus zwei in Reihe verbundenen NMOS-
Transistoren Q3-1 und Q3-2 besteht. Die Abänderung der Fig. 4 trägt zu einer Erhöhung
der Arbeitsgeschwindigkeit der Schaltung bei. In den Abänderungen der Fig. 6 und 7 ist es
auch möglich, zur Bildung der NMOS-Transistoren Q3 und/oder Q4 drei oder mehr
NMOS-Transistoren zu benutzen.
-
Ein gedämpftes Rauschen tritt auch auf, wenn das Eingangssignal Vin vom "H"-Pegel auf
den "L"-Pegel absinkt. Ein solches gedämpftes Rauschen verursacht jedoch kein ernsthaftes
Problem wie die Pegelumkehrung.