DE68915474T2

DE68915474T2 - Kippschaltung zum Teilen der Frequenz durch 2.

Info

Publication number: DE68915474T2
Application number: DE68915474T
Authority: DE
Inventors: Bernard Chantepie
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1988-02-26
Filing date: 1989-02-20
Publication date: 1994-12-15
Anticipated expiration: 2009-02-21
Also published as: JP2897923B2; JPH01252020A; EP0336460A1; EP0336460B1; US4902909A; DE68915474D1; FR2627917A1

Description

Die vorliegende Erfindung betrifft eine Kippschaltung zum Halbieren der Frequenz eines einer Eingangsklemme zugeführten Signals, mit einerseits einem von einem ersten und einem zweiten Logikgatter gebildeten RS-Flipflop, deren erste Eingänge wechselseitig mit ihren Ausgängen gekoppelt sind, und andererseits einem dritten und einem vierten Logikgatter, deren Ausgänge jeweils mit den Eingängen des ersten und des zweiten Logikgatters gekoppelt sind, deren erste Eingänge jeweils mit dem Ausgang des zweiten bzw. des ersten Logikgatters gekoppelt sind und deren zweite Eingänge mit der genannten Eingangsklemme verbunden sind.
Die Erfindung findet insbesondere im Bereich der integrierten digitalen LSI-Schaltungen vorteilhafte Anwendung.
Eine Kippschaltung dieser Art ist aus FR-A-2 362 534 bekannt.
Die bekannte Kippschaltung verwendet außer den genannten vier Logikgattern einen Logikinverter, dessen die Signalausbreitung beeinflussende Verzögerungszeit mindestens das Doppelte der Verzögerungszeit eines der Logikgatter beträgt. Außerdem haben zwei der vier Logikgatter drei Eingänge, so daß für ihre Realisierung in dem angegebenen Ausführungsbeispiel 6 Transistoren verwendet werden müssen.
Die angegebene Ausführungsform verwendet für jedes dieser Gatter mit drei Eingängen 6 Transistoren, während der Logikinverter 4 Transistoren verwendet.
Die bekannte Kippschaltung hat den Nachteil einer Begrenzung der Nutzfrequenz wegen der Verzögerungszeit des Logikinverters, die im Hinblick auf die der Logikgatter absichtlich verlangert worden ist. Außerdem muß sie eine relativ große Anzähl Transistoren verwenden.
Bei der Realisierung von Digitalschaltungen hohen Integrationsgrades (LSI) besteht die sehr allgemeine technische Aufgabe darin, die Anzahl Komponenten für eine gegebene Funktion, wie beispielsweise die Logikgatter eines D-Flipflops, zu verringern. Dieses Ergebnis sollte vorzugsweise ohne Verschlechterung der Leistungen und insbesondere des Dynamikbereiches erreicht werden.
Die von der vorliegenden Anmeldung zu lösende technische Aufgabe besteht auch darin, eine Kippschaltung zum Halbieren der Frequenz eines einer Eingangsklemme zugeführten Signals zu verschaffen, die aus einer geringeren Anzahl Komponenten besteht als die bisher bekannte Kippschaltung, mit mindestens der gleichen maximalen Betriebsfrequenz und vorzugsweise einer höheren maximalen Frequenz.
Die gegebene technische Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Kopplung der ersten Eingänge des dritten und des vierten Logikgatters mit den Ausgängen des zweiten bzw. ersten Logikgatters über einen Leitungspfad eines ersten bzw. eines zweiten Schalters erfolgt, wobei die genannten Schalter von der Eingangsklemme aus betätigt werden.
Daher wird die erfindungsgemäße Kippschaltung aus 10 Transistoren und 4 Widerständen gebildet, was eine erhebliche Verringerung der Komponentenzahl bedeutet. Andererseits ist die maximale Frequenz der effindungsgemäßen Kippschaltung gleich Fmax = 1/4 Tpd, wobei Tpd die Laufzeit durch ein Gatter ist.
Zum näheren Verständnis der Erfindung und ihrer Realisierung ist ein nicht-einschränkendes Ausführungsbeispiel in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigt:
Figur 1 das Schaltbild einer erfindungsgemaßen Kippschaltung für einen Frequenzhalbierer.
Figur 1 zeigt das Schaltbild einer Kippschaltung 40 zum Halbieren der Frequenz eines einer Eingangsklemme CK zugeführten Signals mit einem an sich bekannten, von einem ersten NOR-Gatter 61 und einem zweiten NOR-Gatter 62 gebildeten RS-Flipflop 60, deren erste Eingänge wechselseitig mit ihren Ausgängen O&sub1;, O&sub2; gekoppelt sind. Wie Figur 1 zeigt, umfaßt die Kippschaltung 40 auch ein drittes NOR-Gatter 20a und viertes NOR-Gatter 20b, deren Ausgänge Oa, Ob jeweils mit den Eingängen I&sub1;, I&sub2; des ersten NOR-Gatters 61 und des zweiten NOR-Gatters 62 des RS-Flipflops 60 gekoppelt sind. Andererseits sind die ersten Eingänge des dritten NOR-Gatters 20a und des vierten NOR-Gatters 20b jeweils mit dem Ausgang O&sub2;, O&sub1; des zweiten NOR-Gatters 62 bzw. des ersten NOR-Gatters 61 über einen Leitungspfad eines von GaAs-MESFETs vom Anreicherungstyp gebildeten ersten Schalters 30a bzw. zweiten Schalters 30b gekoppelt. Schließlich sind die zweiten Eingänge des dritten NOR-Gatters 20a und vierten NOR-Gatters 20b und die Eingänge Ga, Gb der Transistoren 30a, 30b mit der Eingangsklemme CK verbunden.
Die Baugruppe aus dem NOR-Gatter 20a (bzw. 20b) und dem Transistor 30a (bzw. 30b) bildet ein Speicherelement 10a (bzw. 10b) vom Master-Slave-Typ mit Nullrückstellung des Slave. Für das Beispiel des Elements 10a gilt faktisch:
- wenn man bei Ga einen Logikpegel 1 anlegt, ist der Ausgang Oa auf 0. Während dieses Vorgangs lädt sich die intrinsische Kapazität Cgs des am ersten Eingang des NOR-Gatters 20a (das den Slave darstellt) liegenden MESFET (der den Master darstellt) auf, und der Logikpegel (E) des Eingangs Sa liegt jetzt auch am ersten Eingang an,
- wenn man bei Ga einen Logikpegel 0 anlegt, klemmt man den Transistor 30a ab, und der Logikpegel bei Sa kann den ersten Eingang nicht erreichen. Das NOR- Gatter führt seine Operation zwischen 0 und dem Logikpegel am ersten Eingang aus, d.h. dem Logikpegel (E), der bei Sa in der vorhergehenden Phase anlag. Am Ausgang Oa des NOR-Gatters findet man also E.
Der Aufbau der Kippschaltung von Figur 1 ist mit MESFETs vom Anreicherungstyp realisiert worden, deren Schwellenspannung VT 0,2 V und die Transkonduktanz gm 200 mS/mm beträgt. Sie arbeiten mit einem Strom IDS von ungefähr 5,7 mA für eine Breite W von 100 um und mit VGS = 0,7 V, VDS = 2 V und einer Gatelänge von 0,7 um.
Die beiden Transistoren 30a und 30b haben eine Breite von 5 um. Die Gatter 20a, 20b sind aus Transistoren von 1,5 um Breite und einem Widerstand von 3,5 kΩ gebildet. Die Gatter 61 und 62 sind aus Transistoren von 20 um Breite und einem Widerstand von 2,5 kΩ gebildet.
Wenn auch in diesem Text nur MESFETs erwähnt worden sind, so sind auch andere Transistortypen möglich, wie beispielsweise MOSFETs oder Bipolartransistoren. Ebenso kann der Fachmann, auch wenn die beschriebene Ausführungsform NOR-Gatter und n-Kanal-MESFETs umfaßt, entsprechende Ausführungsformen mit NAND-Gattern ableiten.

Claims

1. Kippschaltung zum Halbieren der Frequenz eines einer Eingangsklemme (CK) zugeführten Signals, mit einerseits einem von einem ersten (61) und einem zweiten (62) Logikgatter gebildeten RS-Flipflop (60), deren erste Eingänge wechselseitig mit ihren Ausgängen (O&sub1;, O&sub2;) gekoppelt sind, und andererseits einem dritten (20a) und einem vierten (20b) Logikgatter, deren Ausgänge (Oa, Ob) jeweils mit den Eingängen (I&sub1;, I&sub2;) des ersten (61) und des zweiten (62) Logikgatters gekoppelt sind, deren erste Eingänge jeweils mit dem Ausgang (O&sub2;, O&sub1;) des zweiten (62) bzw. des ersten (61) Logikgatters gekoppelt sind und deren zweite Eingänge mit der genannten Eingangsklemme (CK) verbunden sind, dadurch gekennzeichnet, daß die Kopplung der ersten Eingänge des dritten (20a) und des vierten (20b) Logikgatters mit den Ausgängen des zweiten (62) bzw. ersten (61) Logikgatters über einen Leitungspfad eines ersten (30a) bzw. eines zweiten (30b) Schalters erfolgt, wobei die genannten Schalter von der Eingangsklemme aus betätigt werden.

2. Kippschaltung nach Anspruch 1, dadurch gekennzeichnet, daß jedes Logikgatter (61, 62, 20a, 20b) ein NOR-Gatter ist, wobei die Schalter (30a, 30b) Anreicherungs-Feldeffekttransistoren sind.