DE68915474T2 - Kippschaltung zum Teilen der Frequenz durch 2. - Google Patents
Kippschaltung zum Teilen der Frequenz durch 2.Info
- Publication number
- DE68915474T2 DE68915474T2 DE68915474T DE68915474T DE68915474T2 DE 68915474 T2 DE68915474 T2 DE 68915474T2 DE 68915474 T DE68915474 T DE 68915474T DE 68915474 T DE68915474 T DE 68915474T DE 68915474 T2 DE68915474 T2 DE 68915474T2
- Authority
- DE
- Germany
- Prior art keywords
- gate
- inputs
- flip
- flop
- logic gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000005669 field effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356017—Bistable circuits using additional transistors in the input circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
Landscapes
- Logic Circuits (AREA)
- Static Random-Access Memory (AREA)
Description
- Die vorliegende Erfindung betrifft eine Kippschaltung zum Halbieren der Frequenz eines einer Eingangsklemme zugeführten Signals, mit einerseits einem von einem ersten und einem zweiten Logikgatter gebildeten RS-Flipflop, deren erste Eingänge wechselseitig mit ihren Ausgängen gekoppelt sind, und andererseits einem dritten und einem vierten Logikgatter, deren Ausgänge jeweils mit den Eingängen des ersten und des zweiten Logikgatters gekoppelt sind, deren erste Eingänge jeweils mit dem Ausgang des zweiten bzw. des ersten Logikgatters gekoppelt sind und deren zweite Eingänge mit der genannten Eingangsklemme verbunden sind.
- Die Erfindung findet insbesondere im Bereich der integrierten digitalen LSI-Schaltungen vorteilhafte Anwendung.
- Eine Kippschaltung dieser Art ist aus FR-A-2 362 534 bekannt.
- Die bekannte Kippschaltung verwendet außer den genannten vier Logikgattern einen Logikinverter, dessen die Signalausbreitung beeinflussende Verzögerungszeit mindestens das Doppelte der Verzögerungszeit eines der Logikgatter beträgt. Außerdem haben zwei der vier Logikgatter drei Eingänge, so daß für ihre Realisierung in dem angegebenen Ausführungsbeispiel 6 Transistoren verwendet werden müssen.
- Die angegebene Ausführungsform verwendet für jedes dieser Gatter mit drei Eingängen 6 Transistoren, während der Logikinverter 4 Transistoren verwendet.
- Die bekannte Kippschaltung hat den Nachteil einer Begrenzung der Nutzfrequenz wegen der Verzögerungszeit des Logikinverters, die im Hinblick auf die der Logikgatter absichtlich verlangert worden ist. Außerdem muß sie eine relativ große Anzähl Transistoren verwenden.
- Bei der Realisierung von Digitalschaltungen hohen Integrationsgrades (LSI) besteht die sehr allgemeine technische Aufgabe darin, die Anzahl Komponenten für eine gegebene Funktion, wie beispielsweise die Logikgatter eines D-Flipflops, zu verringern. Dieses Ergebnis sollte vorzugsweise ohne Verschlechterung der Leistungen und insbesondere des Dynamikbereiches erreicht werden.
- Die von der vorliegenden Anmeldung zu lösende technische Aufgabe besteht auch darin, eine Kippschaltung zum Halbieren der Frequenz eines einer Eingangsklemme zugeführten Signals zu verschaffen, die aus einer geringeren Anzahl Komponenten besteht als die bisher bekannte Kippschaltung, mit mindestens der gleichen maximalen Betriebsfrequenz und vorzugsweise einer höheren maximalen Frequenz.
- Die gegebene technische Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Kopplung der ersten Eingänge des dritten und des vierten Logikgatters mit den Ausgängen des zweiten bzw. ersten Logikgatters über einen Leitungspfad eines ersten bzw. eines zweiten Schalters erfolgt, wobei die genannten Schalter von der Eingangsklemme aus betätigt werden.
- Daher wird die erfindungsgemäße Kippschaltung aus 10 Transistoren und 4 Widerständen gebildet, was eine erhebliche Verringerung der Komponentenzahl bedeutet. Andererseits ist die maximale Frequenz der effindungsgemäßen Kippschaltung gleich Fmax = 1/4 Tpd, wobei Tpd die Laufzeit durch ein Gatter ist.
- Zum näheren Verständnis der Erfindung und ihrer Realisierung ist ein nicht-einschränkendes Ausführungsbeispiel in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigt:
- Figur 1 das Schaltbild einer erfindungsgemaßen Kippschaltung für einen Frequenzhalbierer.
- Figur 1 zeigt das Schaltbild einer Kippschaltung 40 zum Halbieren der Frequenz eines einer Eingangsklemme CK zugeführten Signals mit einem an sich bekannten, von einem ersten NOR-Gatter 61 und einem zweiten NOR-Gatter 62 gebildeten RS-Flipflop 60, deren erste Eingänge wechselseitig mit ihren Ausgängen O&sub1;, O&sub2; gekoppelt sind. Wie Figur 1 zeigt, umfaßt die Kippschaltung 40 auch ein drittes NOR-Gatter 20a und viertes NOR-Gatter 20b, deren Ausgänge Oa, Ob jeweils mit den Eingängen I&sub1;, I&sub2; des ersten NOR-Gatters 61 und des zweiten NOR-Gatters 62 des RS-Flipflops 60 gekoppelt sind. Andererseits sind die ersten Eingänge des dritten NOR-Gatters 20a und des vierten NOR-Gatters 20b jeweils mit dem Ausgang O&sub2;, O&sub1; des zweiten NOR-Gatters 62 bzw. des ersten NOR-Gatters 61 über einen Leitungspfad eines von GaAs-MESFETs vom Anreicherungstyp gebildeten ersten Schalters 30a bzw. zweiten Schalters 30b gekoppelt. Schließlich sind die zweiten Eingänge des dritten NOR-Gatters 20a und vierten NOR-Gatters 20b und die Eingänge Ga, Gb der Transistoren 30a, 30b mit der Eingangsklemme CK verbunden.
- Die Baugruppe aus dem NOR-Gatter 20a (bzw. 20b) und dem Transistor 30a (bzw. 30b) bildet ein Speicherelement 10a (bzw. 10b) vom Master-Slave-Typ mit Nullrückstellung des Slave. Für das Beispiel des Elements 10a gilt faktisch:
- - wenn man bei Ga einen Logikpegel 1 anlegt, ist der Ausgang Oa auf 0. Während dieses Vorgangs lädt sich die intrinsische Kapazität Cgs des am ersten Eingang des NOR-Gatters 20a (das den Slave darstellt) liegenden MESFET (der den Master darstellt) auf, und der Logikpegel (E) des Eingangs Sa liegt jetzt auch am ersten Eingang an,
- - wenn man bei Ga einen Logikpegel 0 anlegt, klemmt man den Transistor 30a ab, und der Logikpegel bei Sa kann den ersten Eingang nicht erreichen. Das NOR- Gatter führt seine Operation zwischen 0 und dem Logikpegel am ersten Eingang aus, d.h. dem Logikpegel (E), der bei Sa in der vorhergehenden Phase anlag. Am Ausgang Oa des NOR-Gatters findet man also E.
- Der Aufbau der Kippschaltung von Figur 1 ist mit MESFETs vom Anreicherungstyp realisiert worden, deren Schwellenspannung VT 0,2 V und die Transkonduktanz gm 200 mS/mm beträgt. Sie arbeiten mit einem Strom IDS von ungefähr 5,7 mA für eine Breite W von 100 um und mit VGS = 0,7 V, VDS = 2 V und einer Gatelänge von 0,7 um.
- Die beiden Transistoren 30a und 30b haben eine Breite von 5 um. Die Gatter 20a, 20b sind aus Transistoren von 1,5 um Breite und einem Widerstand von 3,5 kΩ gebildet. Die Gatter 61 und 62 sind aus Transistoren von 20 um Breite und einem Widerstand von 2,5 kΩ gebildet.
- Wenn auch in diesem Text nur MESFETs erwähnt worden sind, so sind auch andere Transistortypen möglich, wie beispielsweise MOSFETs oder Bipolartransistoren. Ebenso kann der Fachmann, auch wenn die beschriebene Ausführungsform NOR-Gatter und n-Kanal-MESFETs umfaßt, entsprechende Ausführungsformen mit NAND-Gattern ableiten.
Claims (2)
1. Kippschaltung zum Halbieren der Frequenz eines einer Eingangsklemme
(CK) zugeführten Signals, mit einerseits einem von einem ersten (61) und einem
zweiten (62) Logikgatter gebildeten RS-Flipflop (60), deren erste Eingänge wechselseitig mit
ihren Ausgängen (O&sub1;, O&sub2;) gekoppelt sind, und andererseits einem dritten (20a) und
einem vierten (20b) Logikgatter, deren Ausgänge (Oa, Ob) jeweils mit den Eingängen
(I&sub1;, I&sub2;) des ersten (61) und des zweiten (62) Logikgatters gekoppelt sind, deren erste
Eingänge jeweils mit dem Ausgang (O&sub2;, O&sub1;) des zweiten (62) bzw. des ersten (61)
Logikgatters gekoppelt sind und deren zweite Eingänge mit der genannten
Eingangsklemme (CK) verbunden sind, dadurch gekennzeichnet, daß die Kopplung der ersten
Eingänge des dritten (20a) und des vierten (20b) Logikgatters mit den Ausgängen des
zweiten (62) bzw. ersten (61) Logikgatters über einen Leitungspfad eines ersten (30a) bzw.
eines zweiten (30b) Schalters erfolgt, wobei die genannten Schalter von der
Eingangsklemme aus betätigt werden.
2. Kippschaltung nach Anspruch 1, dadurch gekennzeichnet, daß jedes
Logikgatter (61, 62, 20a, 20b) ein NOR-Gatter ist, wobei die Schalter (30a, 30b)
Anreicherungs-Feldeffekttransistoren sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8802374A FR2627917A1 (fr) | 1988-02-26 | 1988-02-26 | Element de memoire du type maitre-esclave et bascule pour diviseur de frequence par 2 comportant de tels elements de memoire |
Publications (2)
Publication Number | Publication Date |
---|---|
DE68915474D1 DE68915474D1 (de) | 1994-06-30 |
DE68915474T2 true DE68915474T2 (de) | 1994-12-15 |
Family
ID=9363669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE68915474T Expired - Fee Related DE68915474T2 (de) | 1988-02-26 | 1989-02-20 | Kippschaltung zum Teilen der Frequenz durch 2. |
Country Status (5)
Country | Link |
---|---|
US (1) | US4902909A (de) |
EP (1) | EP0336460B1 (de) |
JP (1) | JP2897923B2 (de) |
DE (1) | DE68915474T2 (de) |
FR (1) | FR2627917A1 (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3835116A1 (de) * | 1988-10-14 | 1990-04-19 | Siemens Ag | Adressverstaerkerschaltung mit selbstverriegelung und sicherung gegen mehrfachadressierung zur verwendung in statischen gaas-rams |
JP2569790B2 (ja) * | 1989-03-13 | 1997-01-08 | 三菱電機株式会社 | アービタ回路 |
JP2740769B2 (ja) * | 1990-08-23 | 1998-04-15 | 株式会社東芝 | 可変分周回路 |
JPH04150226A (ja) * | 1990-10-09 | 1992-05-22 | Mitsubishi Electric Corp | 半導体集積回路 |
JPH0738423A (ja) * | 1993-07-23 | 1995-02-07 | Mitsubishi Electric Corp | 分周回路 |
KR100366627B1 (ko) * | 2000-08-23 | 2003-01-09 | 삼성전자 주식회사 | Dtc 기반 플립플럽 회로 및 비교기 |
US7379723B2 (en) * | 2004-07-29 | 2008-05-27 | Silicon Laboratories Inc. | Local oscillator and mixer for transceiver |
US20060045202A1 (en) * | 2004-08-31 | 2006-03-02 | Aslam Rafi | Matching I and Q portions of a device |
TWI310499B (en) * | 2005-04-26 | 2009-06-01 | Sunplus Technology Co Ltd | Slave and master of serial peripheral interface, system thereof, and method thereof |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3649815A (en) * | 1969-09-04 | 1972-03-14 | Gen Instr Microelect | Look-ahead carry for counters |
CH524933A (fr) * | 1971-06-07 | 1972-06-30 | Centre Electron Horloger | Structure logique de division de fréquence |
SU482010A1 (ru) * | 1973-01-03 | 1975-08-25 | Военная Инженерная Радиотехническая Ордена Отечественной Войны Академия Противовоздушной Обороны Им.Маршала Советского Союза Говорова Л.А. | Счетный триггер |
FR2362534A1 (fr) * | 1976-04-01 | 1978-03-17 | Labo Electronique Physique | Circuit diviseur logique |
US4112296A (en) * | 1977-06-07 | 1978-09-05 | Rockwell International Corporation | Data latch |
US4300060A (en) * | 1979-12-10 | 1981-11-10 | General Motors Corporation | Signal programmable multiple function flip-flop |
US4544851A (en) * | 1981-08-31 | 1985-10-01 | Texas Instruments Incorporated | Synchronizer circuit with dual input |
FR2548487B1 (fr) * | 1983-06-29 | 1985-10-25 | Labo Electronique Physique | Diviseur de frequence par deux |
IT1199895B (it) * | 1985-07-17 | 1989-01-05 | Csselt Centro Studi | Circuito base di logica sequenziale in tecnologia cmos operante mediante un unico segnale di sincronismo |
DD247558A1 (de) * | 1986-04-02 | 1987-07-08 | Univ Dresden Tech | Integrierter dynamischer binaerzaehler hoher arbeitsfrequenz und geringer verlustleistung |
FR2605161B1 (fr) * | 1986-10-08 | 1991-09-13 | Aerospatiale | Commutateur electronique a faible chute de tension |
-
1988
- 1988-02-26 FR FR8802374A patent/FR2627917A1/fr not_active Withdrawn
-
1989
- 1989-02-20 DE DE68915474T patent/DE68915474T2/de not_active Expired - Fee Related
- 1989-02-20 EP EP89200401A patent/EP0336460B1/de not_active Expired - Lifetime
- 1989-02-21 US US07/313,670 patent/US4902909A/en not_active Expired - Lifetime
- 1989-02-23 JP JP1041950A patent/JP2897923B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2897923B2 (ja) | 1999-05-31 |
JPH01252020A (ja) | 1989-10-06 |
EP0336460A1 (de) | 1989-10-11 |
EP0336460B1 (de) | 1994-05-25 |
US4902909A (en) | 1990-02-20 |
DE68915474D1 (de) | 1994-06-30 |
FR2627917A1 (fr) | 1989-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69121871T2 (de) | CMOS-Ausgangspufferschaltung mit reduzierten Prellen auf den Masseleitungen | |
DE3883323T2 (de) | Ausgangspufferschaltungen. | |
DE69123383T2 (de) | MOS-Eingangsschaltung | |
DE3689466T2 (de) | Quellenfolger-CMOS-Eingangspuffer. | |
DE3851487T2 (de) | Schneller CMOS-Ausgangspuffer mit niedriger Störspannung. | |
DE69904912T2 (de) | Unterschwingungsfester Busschalter | |
DE3708499A1 (de) | Digitale gegentakt-treiberschaltung | |
DE2714715B2 (de) | Schaltungsanordnung, die bei jedem Zustandswechsel eines ihr zugeführten binären Eingangssignals einen Ausgangsimpuls erzeugt | |
DE3880239T2 (de) | Verstärkerschaltung die eine Lastschaltung enthält. | |
DE69214327T2 (de) | CMOS-Ausgangspufferschaltung | |
DE3889570T2 (de) | Halbleiterschaltung. | |
DE68917111T2 (de) | BICMOS-Treiberschaltung für CMOS-logische Schaltungen hoher Dichte. | |
DE69128911T2 (de) | Symmetrischer Kaskodenstromspiegel | |
DE4135528A1 (de) | Tristate-treiberschaltung | |
DE68915474T2 (de) | Kippschaltung zum Teilen der Frequenz durch 2. | |
DE3689462T2 (de) | Logische Schaltung. | |
DE69332303T2 (de) | Gleichrichtende Übertragungstorschaltung | |
DE69121169T2 (de) | Schnelle Schaltung zur Unterdrückung von Überschwingungen | |
DE69109888T2 (de) | Taktfrequenzverdoppler. | |
DE68908280T2 (de) | Analogschalter. | |
DE69014035T2 (de) | Pegelverschiebeschaltung zum Erzielen einer Hochgeschwindigkeits-Verarbeitung und einer verbesserten Ausgangsstrom-Speisefähigkeit. | |
DE69323341T2 (de) | Schaltung zur Erzeugung eines ausgeglichenen Puls-Pausenverhältnisses | |
DE2706904A1 (de) | Bistabiler schaltkreis | |
DE2919569C2 (de) | Inverter-Pufferschaltung | |
DE69503205T2 (de) | Cmos eingang mit vcc-kompensierter dynamischer schwelle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8327 | Change in the person/name/address of the patent owner |
Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL |
|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N |
|
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |