JP5440038B2 - 電源インタフェース、受信回路、集積回路、及び信号伝送方法 - Google Patents
電源インタフェース、受信回路、集積回路、及び信号伝送方法 Download PDFInfo
- Publication number
- JP5440038B2 JP5440038B2 JP2009202492A JP2009202492A JP5440038B2 JP 5440038 B2 JP5440038 B2 JP 5440038B2 JP 2009202492 A JP2009202492 A JP 2009202492A JP 2009202492 A JP2009202492 A JP 2009202492A JP 5440038 B2 JP5440038 B2 JP 5440038B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- detection
- output
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Description
受信側において、前記第1信号の第1信号レベルから第2信号レベルへの遷移を検出して第1検出信号を生成し、受信側において、前記第1信号の第1信号レベルから第2信号レベルへの遷移を検出するのに要する検出時間と同じ検出時間で、前記第2信号の前記第1信号レベルから前記第2信号レベルへの遷移を検出して第2検出信号を生成し、前記第1検出信号及び前記第2検出信号に基づいて出力信号を生成することを特徴とする。
図1は、実施の形態1に係る電源インタフェースの構成例を示す図である。この電源インタフェース100は、入力信号INに基づいた信号パターンを有する第1信号と、第1信号の相補信号である第2信号とを送信する送信回路11と、送信回路11から送信された第1信号及び第2信号に基づいて出力信号OUTを生成する受信回路12を備える。
図3は、本発明の実施の形態1に係る電源インタフェースの更に具体的な構成例を示す図である。この電源インタフェース100は、電源Aと共通グランドとの間で動作する送信回路11と、電源Bと共通グランドとの間で動作する受信回路12を備えている。
次に、本発明の実施の形態2に係る電源インタフェースについて図面を参照して説明する。図8は、実施の形態2に係る電源インタフェースの送信回路のパルス生成回路の構成例を示す図である。実施の形態2では、2つめの伝送機能として、パルス発生回路13、14の出力に関わらず、送信回路11の出力である第1信号及び第2信号を、Hレベル若しくはLレベルに固定する機能を有している。この電源インタフェースは、送信回路11の出力に、HOLD信号で制御されるセレクタ回路71、72が付加されている。
12 受信回路
15、16 反転回路
17 ラッチ回路
18 第1検出部
19 第2検出部
20 出力信号生成回路
71、72 セレクタ回路
100 電源インタフェース
Claims (7)
- 入力信号に基づいた信号パターンを有する第1信号と、前記第1信号の相補信号である第2信号とを送信する送信回路と、
前記送信回路から送信された前記第1信号及び前記第2信号に基づいて出力信号を生成する受信回路を備え、
前記受信回路は、
前記第1信号の第1信号レベルから第2信号レベルへの遷移を検出し、第1検出信号を出力する第1検出部と、
前記第1検出部が前記第1信号の第1信号レベルから第2信号レベルへの遷移を検出するのに要する検出時間と同じ検出時間で、前記第2信号の前記第1信号レベルから前記第2信号レベルへの遷移を検出し、第2検出信号を出力する第2検出部と、
前記第1検出部から出力された第1検出信号と、前記第2検出部から出力された第2検出信号に基づいて前記出力信号を生成する出力信号生成回路と、を有し、
前記出力信号生成回路は、前記第1検出部より前記第1検出信号が入力されることで出力が前記第2信号レベルにセットされ、前記第2検出部より前記第2検出信号が入力されることで出力が前記第1信号レベルにリセットされるラッチ回路により構成され、
前記第1検出部は、接地電源と前記ラッチ回路のセット端子との間に接続され、前記第1信号に応じて導通状態が切り替わる第1スイッチング素子と、前記第2信号を反転する第1反転回路と、前記第1スイッチング素子と前記ラッチ回路の前記セット端子との間に接続され、前記第1反転回路の出力に応じて導通状態が切り替わる第2スイッチング素子を有し、
前記第2検出部は、接地電源と前記ラッチ回路のリセット端子との間に接続され、前記第2信号に応じて導通状態が切り替わる第3スイッチング素子と、前記第1信号を反転する第2反転回路と、前記第3スイッチング素子と前記ラッチ回路の前記リセット端子との間に接続され、前記第2反転回路の出力に応じて導通状態が切り替わる第4スイッチング素子を有する
電源インタフェース。 - 前記第1検出部及び前記第2検出部は、同一の回路構成を有する
請求項1に記載の電源インタフェース。 - 前記出力信号生成回路は、クロスカップルされたインバータを有する
請求項1又は2に記載の電源インタフェース。 - 前記送信回路は、ホールド信号に基づいて、前記第1信号及び前記第2信号に関わらず、固定信号レベルを前記受信回路に出力する
請求項1乃至3のうちいずれか1項に記載された電源インタフェース。 - 請求項1乃至4のうちいずれか1項に記載の電源インタフェースを備えた集積回路。
- 入力信号に基づいた信号パターンを有する第1信号と、前記第1信号と相補的な信号パターンを有する第2信号とを受信する受信回路であって、
前記第1信号の第1信号レベルから第2信号レベルへの遷移を検出して第1検出信号を出力する第1検出部と、
前記第1検出部が前記第1信号の第1信号レベルから第2信号レベルへの遷移を検出するのに要する検出時間と同じ検出時間で、前記第2信号の前記第1信号レベルから前記第2信号レベルへの遷移を検出し、第2検出信号を出力する第2検出部と、
前記第1検出部から出力された第1検出信号と、前記第2検出部から出力された第2検出信号に基づいて出力信号を生成する出力信号生成回路と、を有し、
前記出力信号生成回路は、前記第1検出部より前記第1検出信号が入力されることで出力が前記第2信号レベルにセットされ、前記第2検出部より前記第2検出信号が入力されることで出力が前記第1信号レベルにリセットされるラッチ回路により構成され、
前記第1検出部は、接地電源と前記ラッチ回路のセット端子との間に接続され、前記第1信号に応じて導通状態が切り替わる第1スイッチング素子と、前記第2信号を反転する第1反転回路と、前記第1スイッチング素子と前記ラッチ回路の前記セット端子との間に接続され、前記第1反転回路の出力に応じて導通状態が切り替わる第2スイッチング素子を有し、
前記第2検出部は、接地電源と前記ラッチ回路のリセット端子との間に接続され、前記第2信号に応じて導通状態が切り替わる第3スイッチング素子と、前記第1信号を反転する第2反転回路と、前記第3スイッチング素子と前記ラッチ回路の前記リセット端子との間に接続され、前記第2反転回路の出力に応じて導通状態が切り替わる第4スイッチング素子を有する
受信回路。 - 送信側から入力信号に基づいた信号パターンを有する第1信号と、前記第1信号と相補的な信号パターンを有する第2信号とを送信し、
受信側において、第1検出部が前記第1信号の第1信号レベルから第2信号レベルへの遷移を検出して第1検出信号を生成し、
受信側において、前記第1信号の第1信号レベルから第2信号レベルへの遷移を検出するのに要する検出時間と同じ検出時間で、第2検出部が前記第2信号の前記第1信号レベルから前記第2信号レベルへの遷移を検出して第2検出信号を生成し、
出力信号生成回路が前記第1検出信号及び前記第2検出信号に基づいて出力信号を生成し、
前記出力信号生成回路は、前記第1検出部より前記第1検出信号が入力されることで出力が前記第2信号レベルにセットされ、前記第2検出部より前記第2検出信号が入力されることで出力が前記第1信号レベルにリセットされるラッチ回路により構成され、
前記第1検出部は、接地電源と前記ラッチ回路のセット端子との間に接続され、前記第1信号に応じて導通状態が切り替わる第1スイッチング素子と、前記第2信号を反転する第1反転回路と、前記第1スイッチング素子と前記ラッチ回路の前記セット端子との間に接続され、前記第1反転回路の出力に応じて導通状態が切り替わる第2スイッチング素子を有し、
前記第2検出部は、接地電源と前記ラッチ回路のリセット端子との間に接続され、前記第2信号に応じて導通状態が切り替わる第3スイッチング素子と、前記第1信号を反転する第2反転回路と、前記第3スイッチング素子と前記ラッチ回路の前記リセット端子との間に接続され、前記第2反転回路の出力に応じて導通状態が切り替わる第4スイッチング素子を有する
信号伝送方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009202492A JP5440038B2 (ja) | 2009-09-02 | 2009-09-02 | 電源インタフェース、受信回路、集積回路、及び信号伝送方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009202492A JP5440038B2 (ja) | 2009-09-02 | 2009-09-02 | 電源インタフェース、受信回路、集積回路、及び信号伝送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011055261A JP2011055261A (ja) | 2011-03-17 |
JP5440038B2 true JP5440038B2 (ja) | 2014-03-12 |
Family
ID=43943812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009202492A Expired - Fee Related JP5440038B2 (ja) | 2009-09-02 | 2009-09-02 | 電源インタフェース、受信回路、集積回路、及び信号伝送方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5440038B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9310828B2 (en) * | 2012-11-15 | 2016-04-12 | Microchip Technology Incorporated | Complementary output generator module |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2549109B2 (ja) * | 1987-03-26 | 1996-10-30 | 株式会社東芝 | 半導体回路 |
JPH06104936A (ja) * | 1992-09-18 | 1994-04-15 | Hitachi Ltd | 信号伝送方法と信号伝送回路 |
KR970703648A (ko) * | 1994-06-13 | 1997-07-03 | 가나이 쓰토무 | 신호수신회로와 디지털 신호처리 시스템(signal receiving circuit and digital signal processing system) |
JPH08106345A (ja) * | 1994-10-05 | 1996-04-23 | Fujitsu Ltd | 異電圧素子間インタフェース装置 |
KR100346836B1 (ko) * | 2000-06-07 | 2002-08-03 | 삼성전자 주식회사 | 듀티 사이클 보정 기능을 갖는 지연 동기 루프 회로 및지연 동기 방법 |
JP2008042501A (ja) * | 2006-08-04 | 2008-02-21 | Nippon Telegr & Teleph Corp <Ntt> | 電子回路装置 |
US8035424B2 (en) * | 2007-02-14 | 2011-10-11 | Panasonic Corporation | AC-coupled interface circuit |
-
2009
- 2009-09-02 JP JP2009202492A patent/JP5440038B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011055261A (ja) | 2011-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7245153B2 (en) | Level shift circuit having timing adjustment circuit for maintaining duty ratio | |
US7855575B1 (en) | Wide voltage range level shifter with symmetrical switching | |
JP2007081608A (ja) | 出力バッファ回路 | |
KR20070103767A (ko) | 송신 장치 | |
US7633329B2 (en) | Single signal-to-differential signal converter and converting method | |
CA2874459C (en) | Differential clock signal generator | |
US9229465B2 (en) | Current-starved inverter circuit | |
US20070133314A1 (en) | Integrated Circuit Devices Having Dual Data Rate (DDR) Output Circuits Therein | |
JP3932260B2 (ja) | データ伝送システム | |
US10560084B2 (en) | Level shift circuit | |
JP4731333B2 (ja) | レベルシフト回路 | |
KR101081365B1 (ko) | 스퀄치 감지 회로 | |
KR101171561B1 (ko) | 펄스 폭에 따라 동작하는 슈미트 트리거 회로 | |
US7961000B1 (en) | Impedance matching circuit and method | |
JP5440038B2 (ja) | 電源インタフェース、受信回路、集積回路、及び信号伝送方法 | |
KR100829779B1 (ko) | 레벨 쉬프팅 회로 | |
US7741875B2 (en) | Low amplitude differential output circuit and serial transmission interface using the same | |
JP4622722B2 (ja) | 受信機および無線通信システム | |
JP2009206918A (ja) | 送信回路 | |
KR20200117634A (ko) | 데이터 직렬화 회로 | |
JP2011119979A (ja) | レベルシフト回路 | |
KR20090129966A (ko) | 3치 입력 회로 | |
JP2015167278A (ja) | A/d変換装置の出力切替方法及びa/d変換装置 | |
JP6874837B2 (ja) | レベルシフト回路及び集積回路 | |
JP6565325B2 (ja) | セレクタ回路、イコライザ回路、受信回路、及び半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5440038 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |