DE3821065A1

DE3821065A1 - Mos-feldeffekttransistor-einrichtung

Info

Publication number: DE3821065A1
Application number: DE3821065A
Authority: DE
Inventors: Teruyoshi Mihara; Yukitsugu Hirota; Yukio Hiramoto; Tsutomu Matsushita
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1987-06-22
Filing date: 1988-06-22
Publication date: 1989-01-05
Anticipated expiration: 2008-06-23
Also published as: US4893158A; DE3821065C3; DE3821065C2

Description

Die Erfindung betrifft eine MOS-Feldeffekt(MOSFET)-Einrich tung und insbesondere eine Anordnung bzw. einen Aufbau, wel cher zum Schutz eines Leistungs-MOSFET gegen Überstrom oder Überhitzung geeignet ist.

Die Fig. 35 bis 38 zeigen eine herkömmliche Ausführungs form einer vertikalen MOSFET-Einrichtung, wie sie in IEEE Power Electronics Specialists Conference Record, 1985, Seite 229 beschrieben ist.

Die Fig. 37 zeigt ein Blockschaltbild der gesamten Schal tungsanordnung dieser Einrichtung. Ein vertikaler Leistungs- MOSFET ist mit einer Schutzschaltung, welche einen CMOS und ein bipolares IC aufweist, in ein sogenanntes Leistungs-IC eines Einzelchips integriert. Die Einrichtung der Fig. 37 enthält eine Temperaturgrenzschaltung 89 zur Erfassung einer überhohen Temperatur und eine Stromgrenzschaltung 88 zur Er fassung eines Überstroms. Falls eine derartige Überbetriebs bedingung durch die Grenzschaltungen 88 bzw. 89 festgestellt wird, wird ein Signal an einen Abschnitt der CMOS-Logik ge sendet, und der Leistungs-MOSFET 81, welcher mit Leistung- TMOS bezeichnet ist, wird zum Schutz der Einrichtung aus geschaltet.

Die Stromgrenzschaltung ist in Fig. 35 dargestellt. Diese Schaltung besitzt einen Einzelzellen-MOSFET 82 und einen Stromsensorwiderstand 83. Der MOSFET 82 besitzt eine Einzel zelle, während der Haupt-MOSFET 81 aus einigen tausend Zellen (3000 Zellen beim Ausführungsbeispiel) besteht, welche alle parallel geschaltet sind. Der durch den Haupt-MOSFET 81 fließende Strom ist daher 3000-fach größer als der Strom durch den Einzelzellen-MOSFET 82.

Ein Hauptstrom, der durch einen Lastwiderstand 84 fließt, wird von einer Stromspiegelschaltung, welche aus dem Einzel zellen-MOSFET 82 und dem Stromsensorwiderstand 83 zusammen gesetzt ist, überwacht.

Wenn der Stromsensorwiderstand 83 durch ein Anwachsen des Stromflusses sich vergrößert, erzeugt entweder ein oberer Schienenkomparator 85 oder ein unterer Schienenkomparator 86 ein Überstromdetektorsignal. Dieses Signal wird an einen Steueranschluß einer Treiberschaltung gesendet und bewirkt die Unterbrechung des Stroms. Auf diese Weise verhindert die Stromgrenzschaltung eine Zerstörung der Einrichtung aufgrund von Überstrom.

Diese MOSFET-Einrichtung ist jedoch in ihrem Schaltungsaufbau kompliziert und erfordert eine breite Variabilität der Einrichtungen, wie beispielsweise eine CMOS-Logik. Die Ab messungen des Leistungs-IC-Typs sind daher vergrößert und das Herstellungsverfahren ist kompliziert, woraus hohe Kosten entstehen. Die herkömmliche Einrichtung hat nicht nur den Überstromschutz, sondern auch andere Schutzfunktionen gegen überhohe Temperatur und Überspannung, so daß das Kosten-Nut zenverhältnis niedrig ist in den Fällen, in denen nur ein Überstromschutz erforderlich ist.

Die Fig. 38 zeigt die herkömmliche Temperaturschutzschal tung. Diese Schaltung ist so aufgebaut, daß sie eine Änderung einer Basis-Emitterspannung eines bipolaren Transistors aufgrund der Temperaturänderung erfaßt und die Schutzfunktion in Abhängigkeit mit dem Ergebnis eines Vergleichs einer Be zugsspannung ausübt. Um jedoch eine derartige empfindliche Analogsteuerung genau durchzuführen, muß die Schaltung kom pliziert und äußerst aufwendig ausgebildet sein.

Die Fig. 36 zeigt einen Querschnitt des Grundaufbaus dieser herkömmlichen Einrichtung. Dieser Aufbau erfordert einen komplizierten und zeitaufwendigen Herstellungsprozeß mit zwei Stufen von Epitaxialaufwachsverfahren und eine Verfah rensstufe zur Bildung einer begrabenen Schicht.

Aufgabe der Erfindung ist es daher, eine MOSFET-Einrichtung zu schaffen mit Schutzfunktion, die einfach im Aufbau und leicht herstellbar ist, sowie einen geringen Kostenaufwand erfordert.

Diese Aufgabe wird erfindungsgemäß durch die im Anspruch 1 angegebenen Merkmale gelöst.

Von Vorteil ist bei der Erfindung, daß sie eine MOSFET-Einrichtung schafft, welche einen Leistungs-MOSFET in wirkungs voller Weise schützt, so daß dieser für den Bereich des Sicherheitsbetriebs (ASO) des Leistungs-MOSFET geeignet ist, mit einem äußerst einfachen Aufbau.

Von Vorteil ist ferner, daß ein MOSFET-IC-Aufbau geschaffen wird, welcher die Vereinfachung einer Schutzschaltung eines Leistungs-MOSFET ohne unerwünschte Einflüsse ermöglicht.

Bei einer bevorzugten Ausführungsform enthält eine MOSFET- Einrichtung eine Haupt-MOSFET-Komponente mit Source-, Drain- und Gate-Elektroden und einer Schutzschaltung. Die Schutz schaltung enthält eine erste Einrichtung zur Überwachung einer Betriebsbedingung der Haupt-MOSFET-Komponente, wie beispielsweise eines Drain-Stroms, einer Drain-Source-Span nung oder einer Temperatur, und eine zweite Einrichtung zur Ausschaltung der Haupt-MOSFET-Komponente beim Verringern einer Gate-Source-Spannung, wenn die Betriebsbedingung einen vorbestimmten gefährlichen Pegel überschreitet.

In bevorzugter Weise kann die Schutzschaltung eine Monitor- MOSFET-Komponente, einen Monitorwiderstand, eine erste Ab zweigung und einen Schutztransistor aufweisen. Die Monitor- MOSFET-Komponente besitzt eine Gate-Elektrode, eine Source- Elektrode und eine Drain-Elektrode, welche mit der Drain- Elektrode der Haupt-MOSFET-Komponente verbunden ist. Der Monitorwiderstand ist zwischen die Source-Elektroden der Haupt- und Monitor-MOSFET-Komponenten geschaltet. Die erste Abzweigung verbindet die Gate-Elektrode der Haupt-MOSFET- Komponente mit der Gate-Elektrode der Monitor-MOSFET-Kompo nente. Der Schutztransistor besitzt eine erste Elektrode, die direkt mit der Gate-Elektrode der Haupt-MOSFET-Komponente verbunden ist, eine zweite Elektrode und eine Steuerelektrode, die mit einer Verbindungsstelle zwischen dem Monitor widerstand und der Source-Elektrode der Monitor-MOSFET-Kompo nente verbunden ist.

Die zweite Elektrode der Monitor-MOSFET-Komponente ist mit der Source-Elektrode der Haupt-MOSFET-Komponente oder einem Steueranschluß der MOSFET-Einrichtung oder irgendeinem anderen Punkt, welcher es ermöglicht, daß der Schutztransistor die an die Gate-Elektrode der Haupt-MOSFET-Komponente ange legten Spannung verringert, wenn eine Spannung am Monitor widerstand ansteigt.

Anhand der beigefügten Zeichnungen wird die Erfindung noch näher erläutert. Es zeigt:

Fig. 1 eine Schaltung einer MOSFET-Einrichtung als erstes Ausführungsbeispiel der Erfindung;

Fig. 2A einen Querschnitt durch den Aufbau der in Fig. 1 gezeigten MOSFETs;

Fig. 2B einen Querschnitt durch einen Aufbau eines in Fig. 1 gezeigten Widerstands;

Fig. 3 und 4 Querschnitte durch zwei alternative Strukturen, welche als Schutztransistor beim Aus führungsbeispiel der Fig. 1 verwendet werden können;

Fig. 5A und 5B eine Draufsicht und einen Querschnitt der Einrichtung des ersten Ausführungsbeispiels in Form eines IC;

Fig. 6 ein Schaltbild für eine MOSFET-Einrichtung, die ein zweites Ausführungsbeispiel der Er findung ist;

Fig. 7 ein Schaltbild für eine MOSFET-Einrichtung, die ein drittes Ausführungsbeispiel der Er findung ist;

Fig. 8 einen Querschnitt durch einen Aufbau der Einrichtung der Fig. 7;

Fig. 9 einen Querschnitt durch eine alternative Ausführungsform eines n-Kanal-MOSFET T 2, der in Fig. 7 gezeigt ist;

Fig. 10 ein Schaltbild einer MOSFET-Einrichtung, die ein viertes Ausführungsbeispiel ist;

Fig. 11 und 12 Querschnittsformen zweier möglicher Strukturen für einen p-Kanal-MOSFET T 3, welcher im vierten Ausführungsbeispiel verwendet wird;

Fig. 13 ein Schaltbild einer MOSFET-Einrichtung, die ein fünftes Ausführungsbeispiel der Erfindung ist;

Fig. 14A und 14B einen Querschnitt und eine schematische Draufsicht der Strukturen der MOSFETs M 1 und M 2 der Fig. 13;

Fig. 15 und 16 Querschnitte von Strukturen eines Widerstands und eines bipolaren Transi stors T 4, welche beim fünften Ausfüh rungsbeispiel verwendet werden;

Fig. 17 einen Querschnitt durch eine modifizierte Ausführungsform des fünften Ausfüh rungsbeispiels;

Fig. 18 einen Querschnitt durch einen anderen Aufbau des bipolaren Transistors T 4;

Fig. 19A und 19B einen Querschnitt und eine Draufsicht einer weiteren Struktur des bipolaren Transistors T 4;

Fig. 20 ein Schaltbild für eine MOSFET-Einrichtung, die ein sechstes Ausführungsbeispiel der Erfindung ist;

Fig. 21 einen Querschnitt der Einrichtung des sechsten Ausführungsbeispiels;

Fig. 22 und 23 einen Querschnitt und ein Schaltbild einer Ausführungsform, in welcher der Aufbau der Erfindung nicht angewendet wird;

Fig. 24A und 24B ein Schaltbild und eine Kurvendarstellung, in welcher die Anordnung und die Funktion einer MOSFET-Einrichtung eines siebten Ausführungsbeispiels dargestellt sind;

Fig. 25A eine Kurvendarstellung zur Erläuterung von ASO (Bereich des Sicherheitsbetriebs) eines Leistungstransistors;

Fig. 25B eine Kurvendarstellung einer Funktion der Einrichtung nach Fig. 24A im Hinblick auf ASO;

Fig. 25C eine Kurvendarstellung zur Erläuterung von Funktionen der Vorrichtungen in den Fig. 26A, 27A und 28A;

Fig. 25D eine Kurvendarstellung zur Erläuterung einer Funktion einer Einrichtung, die in Fig. 29A dargestellt ist;

Fig. 25E eine Kurvendarstellung zur Erläuterung einer Funktion einer in Fig. 30A darge stellten Einrichtung;

Fig. 25F eine Kurvendarstellung zur Erläuterung einer Funktion einer in Fig. 31A darge stellten Einrichtung;

Fig. 26A und 26B ein achtes Ausführungsbeispiel;

Fig. 27A und 27B ein neuntes Ausführungsbeispiel;

Fig. 28A und 28B ein zehntes Ausführungsbeispiel;

Fig. 29A und 29B ein elftes Ausführungsbeispiel;

Fig. 30A und 30B ein zwölftes Ausführungsbeispiel;

Fig. 31A und 31B ein dreizehntes Ausführungsbeispiel;

Fig. 32A und 32B eine Draufsicht und einen Querschnitt eines Aufbaus, der bei jedem der Ausfüh rungsbeispiele in den Fig. 24A-31B zur Anwendung kommt;

Fig. 33 ein Schaltbild für eine Einrichtung, die ein vierzehntes Ausführungsbeispiel ist;

Fig. 34 ein Schaltbild für eine abgeänderte Aus führungsform des vierzehnten Ausführungs beispiels;

Fig. 35 eine schematische Darstellung einer Über stromschutzschaltung einer herkömmlichen Einrichtung;

Fig. 36 ein Querschnitt durch den Grundaufbau der herkömmlichen Einrichtung;

Fig. 37 ein Blockschaltbild der herkömmlichen Ein richtung;

Fig. 38 ein Schaltbild für eine Temperaturschutz schaltung einer herkömmlichen Einrichtung; und

Fig. 39 ein Schaltbild einer herkömmlichen Lei stungs-MOSFET-Einrichtung mit Temperatur schutz.

Ein erstes Ausführungsbeispiel der Erfindung ist in den Fig. 1 bis 5 dargestellt. Eine MOSFET-Einrichtung 101 eines ersten Ausführungsbeispiels ist mit einem Überstrom schutz ausgestattet.

Wie die Fig. 1 zeigt, enthält die MOSFET-Einrichtung 101 eine Haupt-MOSFET-Komponente M 1 und eine Stromspiegel (oder Monitor)-MOSFET-Komponente M 2. Bei diesem Ausführungsbeispiel besteht die Haupt-MOSFET-Komponente M 1 aus mehreren tausend Zellen, welche alle parallel zueinander geschaltet sind. Die Stromspiegel-MOSFET-Komponente M 2 besteht aus einer Einzel zelle, welche im wesentlichen identisch ist zu den Zellen der Haupt-MOSFET-Komponente M 1. Ein Einzel-MOS-Transistor ist in jeder Zelle gebildet. Demgemäß ist die Haupt-MOSFET- Komponente M 1 eine Ansammlung von einigen tausend MOS-Tran sistoren, welche alle parallel geschaltet sind. Es ist mög lich, zwei oder mehr Zellen der Stromspiegel-MOSFET-Kompo nente M 2 zuzuordnen. In jedem Fall ist jedoch die Anzahl der Zellen der Stromspiegel-MOSFET-Komponente M 2 bedeutend geringer als die Anzahl der Zellen der Haupt-MOSFET-Kompo nente M 1, wobei auch nur eine Zelle verwendet werden kann.

Die MOSFET-Einrichtung 101 enthält ferner einen Strom sensor(Monitor)-Widerstand Rs, einen Eingangswiderstand Ri und einen Schutztransistor T 1 zur Steuerung der Gate-An schlußspannung der Haupt-MOSFET-Komponente M 1. Beim ersten Ausführungsbeispiel kann der Transistor T 1 ein Metall-Gate- FET(MESFET) oder ein Sperrschicht-FET(JFET) sein.

Die MOSFET-Einrichtung 101 besitzt einen Gate-Anschluß G, einen Drain-Anschluß D und einen Source-Anschluß S. Beim ersten Ausführungsbeispiel ist eine Last RL zwischen dem Drain-Anschluß D und eine Versorgungsspannungsquelle VB geschaltet. Der Source-Anschluß S ist geerdet. Drain-Elektroden der Haupt- und Stromspiegel-MOSFETs M 1 und M 2 sind miteinander verbunden und an den Drain-Anschluß D der MOSFET- Einrichtung 110 angeschlossen. Gate-Elektroden der Haupt- und Stromspiegel-MOSFETs M 1, M 2 des ersten Ausführungs beispiels sind miteinander verbunden und an einen ersten Abzweigpunkt angeschlossen, welcher mit dem Gate-Anschluß G über den Eingangswiderstand Ri verbunden ist. Der Strom sensorwiderstand Rs ist zwischen die Source-Elektroden der Haupt- und Stromspiegel-MOSFETs M 1 und M 2 geschaltet. Eine Drain-Elektrode des Feldeffekttransistors T 1 ist mit dem ersten Abzweigpunkt verbunden. Eine Source-Elektrode des Transistors T 1 ist mit der Source-Elektrode der Haupt- MOSFET-Komponente M 1 verbunden. Eine Gate-Elektrode des Transistors T 1 ist mit einem zweiten Abzweigpunkt, der zwi schen dem Stromsensorwiderstand Rs und der Source-Elektrode der Stromspiegel-MOSFET-Komponente M 2 liegt, verbunden. Die Source-Elektrode der Haupt-MOSFET-Komponente M 1 ist mit dem Source-Anschluß S der Einrichtung 101 verbunden.

Die Fig. 2A zeigt die Strukturen der Haupt- und Strom spiegel-MOSFETs M 1 und M 2. Jeder der beiden MOSFETs M 1 und M 2 ist ein vertikaler MOSFET, in welchem im Halbleiterchip von unten nach oben ein Strom fließt. Wie es in Fig. 2A ge zeigt ist, besitzt ein Halbleitersubstrat eine untere n⁺-Substratschicht 1, in welcher die Drain-Elektrode sowohl für M 1 als auch M 2 gemeinsam hergestellt sind, sowie eine obere n-Typ-Substratschicht 2, welche auf der unteren Schicht 1 gebildet ist. Jede Zelle, welche ein Bestandteil der Haupt- und Stromspiegel-MOSFETs M 1 und M 2 ist, enthält einen p-Typ-Körperbereich 3, der in der oberen Schicht 2 vom n-Typ gebildet ist, wenigstens einen Source-Bereich 4 vom n⁺-Typ, welcher im Körperbereich 3 gebildet ist, und einen p⁺-Typ-Kontaktbereich 5, welcher im Körperbereich 3 gebildet ist. Eine Gate-Isolierschicht aus SiO₂, welche an der oberen Oberfläche des Halbleitersubstrats gebildet ist, und eine Polysilikonschicht 7, welche als Gate-Elektrode dient, ist in der Gate-Isolierschicht 9 gebildet. Die Polysilikon schicht 7 ist von einer oberen Isolierschicht 6 bedeckt und von einer Metallverbindungsschicht getrennt angeordnet.

Die Zellen sind zueinander parallel geschaltet. Ein Last strom IL, welcher in den Drain-Anschluß der Einrichtung 101 fließt, wird einen Hauptstrom I, welcher durch den Haupt- MOSFET M 1 fließt, und einen Monitorstrom i, welcher durch den Stromspiegel-MOSFET M 2 fließt, unterteilt. Das Verhält nis von Monitorstrom i zum Hauptstrom I ist gleich dem Ver hältnis der Anzahl der Zelle bzw. der Zellen des Stromspie gels-MOSFET M 2 zur Anzahl der Zellen des Haupt-MOSFET M 1.

Die Fig. 2b zeigt den Aufbau eines Eingangswiderstands Ri bzw. des Stromsensorwiderstands Rs des ersten Ausführungs beispiels. Bei dieser Ausführungsform besitzen sowohl der Eingangswiderstand Ri als auch der Stromsensorwiderstand Rs einen Polysilikonwiderstand. Bei dieser Ausführungsform sind der Eingangswiderstand Ri und der Stromsensorwiderstand Rs auf dem Halbleitersubstrat gebildet, auf welchem die MOSFETs M 1 und M 2 gebildet sind. Eine Feldoxidschicht 10 aus SiO₂ ist an der oberen Oberfläche des Halbleitersubstrats gebil det, und eine Polysilikonschicht 7 dient als Eingangs- bzw. Stromsensorwiderstand Ri bzw. Rs, welche jeweils auf der Feldoxidschicht 10 gebildet sind. Bei dieser Ausführungsform werden der Eingangs- und Stromsensorwiderstand Ri und Rs gleichzeitig mit den Polysilikongate-Elektroden der Haupt- und Stromspiegel-MOSFETs M 1 und M 2 in einem einzigen Herstel lungsschritt gebildet. Folglich läßt sich der Herstellungs vorgang der Einrichtung vereinfachen.

Die Fig. 3 und 4 zeigen die Strukturen eines MESFET und JFET, welche als Schutztransistor T 1 beim ersten Ausfüh rungsbeispiel verwendet werden können. In beiden Fällen ist der Schutztransistor T 1 als Polysilikonfilm ausgebildet, der auf einer Isolierschicht geformt wird. Wenn der Aufbau der Fig. 3 bzw. 4 zur Anwendung kommt, läßt sich der Schutz transistor T 1 leicht mit den übrigen Komponenten der Ein richtung zu einem Einzel-IC integrieren, und man erhält eine hervorragende elektrische Isolation ohne komplizierten Her stellungsvorgang.

Der MESFET der Fig. 3 enthält Source- und Drainbereiche 20 und 22 eines n⁺-Typ- und eines n^--Typkanalbereichs 21, wel ches alle Polysilikonbereiche sind, die in einer Polysilikon schicht gebildet sind, welche auf einer Feldoxidschicht 10 aus SiO₂ entsprechend der Feldoxidschicht 10 in der Fig. 2 aufgebracht ist. Eine Schottky-Übergangszone 23 ist zwischen dem n^--Kanalbereich 21 und einer Metall-Gate-Elektrode G gebildet. Beim Ausführungsbeispiel der Fig. 3 kann man einen Sperrschichttransistor (Anfachungstyp) erhalten, indem man die Verunreinigungskonzentration des Kanalbereichs 21 so wählt, daß der Kanalbereich 21 bei der Potentialschwelle der Schottky-Diode 23 vollständig verarmt ist. Der Sperrschicht transistor ist deshalb von Vorteil, weil der Treiberstrom während des Normalbetriebs, während welchem der Überstrom schutz außer Betrieb ist, verringert werden kann.

Der Aufbau der Fig. 3 kann gleichzeitig mit den Strukturen der Fig. 2A und 2B, ohne Erhöhung der Anzahl der Herstel lungsschritte, hergestellt werden. Die Polysilikonschicht der Fig. 3 kann beim Herstellungsvorgang der Polysilikon schicht 7, welche in den Fig. 2A und 2B gezeigt ist, her gestellt werden. Die n⁺-Bereiche können gleichzeitig durch einen einzelnen Diffusionsschritt gebildet werden. Die Metall-Gate-Elektrode G der Fig. 3 kann gleichzeitig mit der Metallverbindungsschicht 8 gebildet werden.

Der JFET der Fig. 4 besitzt eine erste Polysilikonschicht, in welcher ein n⁺-Sourcebereich 30, ein n^--Kanalbereich 31 und ein n⁺-Drainbereich 32 gebildet werden, sowie eine zwei te Polysilikonschicht, die einen p⁺-Typ-Gatebereich 33 bil det.

Der JFET der Fig. 4 kann als Sperrschicht-Typ ausgebildet sein durch entsprechende Wahl der Verunreinigungskonzentration und Dicke des Kanalbereichs 31, so daß dieser Kanal bereich 31 bei der vorhandenen Potentialschwelle einer pn-Übergangszone zwischen dem Gatebereich 33 und dem Kanal bereich 31 vollständig verarmt ist.

Obgleich der Aufbau der Fig. 4 durch die zusätzliche zweite Polysilikonschicht etwas kompliziert ist, besitzt er jedoch den folgenden Vorteil. Wenn die pn-Übergangszone des Gatebereichs durch Anlegen einer Gate-Spannung in Vorwärts richtung vorgespannt ist, werden aus dem Gatebereich 33 Löcher in den Kanalbereich 31 injiziert, so daß im Kanal bereich 31 eine Leitfähigkeitsmodulation stattfindet, bei der der Widerstand des Kanalbereichs der Polysilikonschicht, welche ursprünglich einen hohen Widerstand besessen hat, sich verringert. Es ist daher möglich, den Widerstand des JFET zu verringern bzw. die Abmessung des JFET zu verrin gern, während man den Durchlaßwiderstand gleich dem des MESFET der Fig. 3 beibehält.

Wie die Fig. 5A und 5B zeigen, hat die MOSFET-Einrichtung 101 des ersten Auführungsbeispiels die Form einer inte grierten Schaltung. Bei diesem Ausführungsbeispiel besitzen die Haupt- und Stromspiegel-MOSFETs M 1 und M 2 den in der Fig. 2A gezeigten Aufbau. Der Eingangswiderstand Ri und der Stromsensorwiderstand Rs besitzen beide den in Fig. 2B ge zeigten Aufbau. Der in der Fig. 3 gezeigte MESFET ist im und am selben n-Typ-Halbleitersubstrat gebildet.

Wie die Draufsicht der Fig. 5A zeigt, sind die Zellen, welche gleichförmig in ihren Aufbauabmessungen sind, regelmäßig angeordnet. Bei diesem Ausführungsbeispiel gehört nur eine Zelle zum Stromspiegel-MOSFET M 2. Die anderen Zellen sind parallel geschaltet und bilden den Haupt-MOSFET M 1.

In dem IC des ersten Ausführungsbeispiels ist es möglich, den JFET anstelle des MESFET einzusetzen durch Ersetzen des MESFET mit dem Aufbau der Fig. 5A und 5B durch den JFET der Fig. 4.

Die MOSFET-Einrichtung der Fig. 1 des ersten Ausführungs beispiels arbeitet wie folgt:

Wenn eine Spannung, die über der Schwellenwertspannung der Haupt- und Stromspiegel-MOSFETs M 1 und M 2 liegt, an den Gate-Anschluß G der Einrichtung 101 in der Fig. 1 angelegt wird, werden die MOSFETs M 1 und M 2 eingeschaltet, und der Strom IL fließt durch den Lastwiderstand RL. In diesem Fall ist das Verhältnis von Hauptstrom I, welcher durch den Haupt-MOSFET M 1 fließt, zum Monitorstrom i, welcher durch den Stromspiegel-MOSFET M 2 fließt, gleich dem Verhältnis der Anzahl n 1 der Zellen des Haupt-MOSFET M 1 zur Anzahl n 2 der Zellen des Stromspiegel-MOSFET M 2. Das heißt, n 1 : n 2=I : i.

Da IL=I+1, ist der Laststrom IL gegeben durch

Es ist daher möglich, den Laststrom IL durch Abtasten des Monitorstroms i, der sich aus der Klemmenspannung am Strom sensorwiderstand Rs ergibt, zu erhalten.

Bei einem nicht vorhersehbaren bzw. ungewollten Betriebs zustand, beispielsweise einem Kurzschluß in der Last, be wirkt ein Anwachsen des Monitorstroms i ein Anwachsen der Spannung am Stromsensorwiderstand Rs. Wenn die Spannung am Stromsensorwiderstand Rs eine Schwellenwertspannung Vth des Schutztransistors T 1 überschreitet, wird der Transistor T 1 eingeschaltet, und der Laststrom IL wird durch Verringe rung der Gate-Spannung der Haupt- und Stromspiegel-MOSFETs M 1 und M 2 verringert.

Aus der oben erläuterten Beziehung ergibt sich, daß der Widerstand des Stromsensorwiderstands Rs so zu bemessen ist, daß der Laststrom auf einen Grenzwert Ilim zu begrenzen ist, der folgender Beziehung genügt:

Der Wert von Vth ist gegeben durch Vth=Vbi-Vp, wobei Vbi die vorhandene Potentialschwelle des MESFET oder JFET und Vp eine Abschnürspannung ist, bei welcher der Kanal bereich vollständig verarmt ist. Die Abschnürspannung Vp ist gegeben durch folgende Beziehung:

Vp = qNt²/2ε _s

Hierbei bedeuten t die Dicke des Kanalbereichs 21 bzw. 31, N die Verunreinigungskonzentration des Kanalbereichs, q die elektrische Ladung und ε _s die Dielektrizitätskonstante von Silikon. Es ist daher möglich, die Schwellenwertspannung Vth durch Steuerung der Verunreinigungskonzentration N und der Dicke t des Kanalbereichs einzustellen.

Die Potentialschwelle Vbi, welche in jedem der MESFET und JFET vorhanden ist, beträgt lediglich 1 V oder weniger. Daher ist es möglich, einen Sperrschicht-FET zu erhalten, dessen Schwellenwertspannung Vth=0∼1 V. Durch Verringerung der Schwellenwertspannung Vth ermöglicht man die Verringerung des Widerstandswert für den Stromsensorwiderstand Rs, so daß die Genauigkeit der Stromspiegelfunktion verbessert werden kann.

Bei der Erfindung ist daher die Anzahl der erforderlichen Komponenten gering, und der Herstellungsprozeß ist verein facht.

Ein zweites Ausführungsbeispiel der Erfindung ist in Fig. 6 dargestellt. Eine Einrichtung 102 des zweiten Ausführungs beispiels ist eine MOSFET-Einrichtung, welche alle Schal tungskomponenten des ersten Ausführungsbeispiels, d. h. der Einrichtung 101, enthält. Die MOSFET-Einrichtung 102 des zweiten Ausführungsbeispiels unterscheidet sich gegenüber der Einrichtung 101 des ersten Ausführungsbeispiels durch die Hinzufügung eines zweiten Eingangswiderstands Ri 2, der zwischen die Gate-Elektrode des Haupt-MOSFET M 1 und die Gate-Elektrode des Stromspiegel-MOSFET M 2 geschaltet ist. Durch Trennen der Gate-Elektroden der MOSFETs M 1 und M 2 er möglicht der zweite Eingangswiderstand Ri 2, daß die MOSFETs M 1 und M 2 beim Einschalten des Schutztransistors T 1 getrennt arbeiten. Durch diesen zweiten Eingangswiderstand Ri 2 ist die MOSFET-Einrichtung 102 des zweiten Ausführungsbeispiels so ausgebildet, daß der Haupt-MOSFET M 1 vollständig ausge schaltet ist, wenn ein Überstrom festgestellt wird.

Wenn der Stromsensorwiderstand Rs der Fig. 6 einen Über strom erfaßt, wird der Schutztransistor T 1, welcher aus dem MESFET oder dem JFET bestehen kann, eingeschaltet. In diesem Fall wird eine Gate-Spannung VG 1 des Haupt-MOSFET M 1, dessen Gate-Elektrode mit der Drain-Elektrode des Schutz transistors T 1 verbunden ist, plötzlich auf 0 Volt verrin gert, so daß der Haupt-MOSFET M 1 die Stromführung abschal tet.

Andererseits bleibt eine Gate-Spannung VG 2 am Stromspiegel- MOSFET M 2 fast unverändert, weil der zweite Eingangswider stand Ri 2 dazwischengeschaltet ist. Der Widerstandswert des zweiten Eingangswiderstands Ri 2 ist so bemessen, daß er be deutend größer ist als der Widerstandswert des ersten Ein gangswiderstands Ri 1, der dem Eingangswiderstand des ersten Ausführungsbeispiels entspricht (d. h. Ri 2<<Ri 1). Aus die sem Grund bleibt der Stromspiegel-MOSFET M 2 eingeschaltet und hält die Klemmenspannung am Stromsensorwiderstand Rs über der Schwellenwertspannung des Schutztransistors T 1. Hieraus ergibt sich, daß der Schutztransistor T 1 eingeschaltet bleibt und der Haupt-MOSFET M 1 ausgeschaltet bleibt.

Bei der Einrichtung 101 des ersten Ausführungsbeispiels ist der Strom auf den Stromgrenzwert Ilim beim Auftreten eines Überstroms begrenzt. Der Leistungs-MOSFET verbraucht eine elektrische Energie von VDS×Ilim. Da die Drain-Source- Spannung VDS normalerweise für den Grenzstromwert Ilim, wel cher höher als ein konzipierter Strom ist, äußerst hoch wird und der Grenzstrom Ilim größer ist als ein normaler Arbeitsstrom, wird der Leistungsverbrauch, welcher durch das Produkt von VDS und Ilim gegeben ist, beträchtlich höher als der Leistungsverbrauch während des Normalbetriebs. Hier aus resultiert eine Temperaturerhöhung der Einrichtung, so daß eine Abstrahlungsplatte oder ein anderes Kühlelement in derartigen Fällen erforderlich ist. Im Gegensatz dazu gewährleistet die Einrichtung 102 des zweiten Ausführungs beispiel nicht nur einen Überstromschutz, sondern auch einen Schutz gegen Überhitzung aufgrund von Überstrom, welcher da durch erreicht wird, daß der Haupt-MOSFET M 1 vollständig ausgeschaltet ist, wenn der Strom den Stromgrenzwert Ilim überschreitet. Beim zweiten Ausführungsbeispiel kann daher die Größe der Abstrahlungsplatte verringert werden, oder die Abstrahlungsplatte wird überflüssig.

Es ist möglich, die MOSFET-Einrichtung 102 des zweiten Aus führungsbeispiels in einer integrierten Schaltung in der gleichen Weise herzustellen wie die Einrichtung 101 des ersten Ausführungsbeispiels, unter Verwendung der in den Fig. 2A bis 5B gezeigten Strukturen.

Ein drittes Ausführungsbeispiel der Erfindung ist in den Fig. 7 und 8 dargestellt. Eine MOSFET-Einrichtung 103 des dritten Ausführungsbeispiels besitzt fast den gleichen Auf bau wie die Einrichtung 101 des ersten Ausführungsbeispiels. Beim dritten Ausführungsbeispiel wird jedoch ein n-Kanal- MOSFET als Schutztransistor T 2 verwendet, welcher dem Schutz transistor T 1 des ersten Ausführungsbeispiels entspricht. Beim dritten Ausführungsbeispiel sind dieser n-Kanal-MOSFET T 2, der Stromsensorwiderstand Rs und der Eingangswiderstand Ri alle aus Polysilikon hergestellt.

Die Schaltung der Fig. 7 unterscheidet sich von der Schal tung der Fig. 1 lediglich dadurch, daß anstelle des Tran sistors T 1 der n-Kanal-MOSFET als Schutztransistor T 2 ver wendet wird.

Obgleich die Einrichtung 103 des dritten Ausführungsbeispiels in Form einer herkömmlichen Schaltung, die aus diskreten Bestandteilen besteht, dargestellt ist, können alle Komponenten der Einrichtung 103 in einem einzelnen Chip inte griert werden durch Verwendung eines Aufbaus, wie er in Fig. 8 gezeigt ist.

Die Haupt- und Stromspiegel-MOSFETs M 1 und M 2 bei diesem Ausführungsbeispiel sind vom vertikalen Typ und besitzen eine gemeinsame Drain-Elektrode 40, welche direkt an eine untere n⁺-Schicht 41 eines Halbleitersubstrats angeschlossen ist. Ein p-Körperbereich 43 einer jeden Zelle ist in einer oberen n-Schicht 42 des Substrats gebildet. Eine Polysilikon- Gate-Elektrode 47 ist über der Körperschicht 43 gebildet und von der Halbleiteroberfläche durch eine Gate-SiO₂-Schicht 48 isoliert. Wenigstens ein n⁺-Sourcebereich 45 ist im Körper bereich 43 gebildet. Ein p⁺-Körperkontaktbereich 44 ist im Körperbereich 43 gebildet. Die Gate-Elektrode 47 ist durch eine PSG-Schicht 46 bedeckt.

Der Stromsensorwiderstand Rs und der Eingangswiderstand Ri sind Polysilikonwiderstände, die gleichzeitig mit den Poly silikon-Gate-Elektroden 47 gebildet werden. Der n-Kanal- MOSFET T 2 dieses Ausführungsbeispiels ist ein Polysilikon- TFT, welcher auf einen Feld-SiO₂-Film 53 gebildet ist. Der Polysilikon-Film von T 2 kann ebenfalls gleichzeitig mit den Gate-Elektroden 47 gebildet werden. Eine Gate-SiO₂-Schicht 49 ist auf einem n-Polysilikonkanalbereich 54 des T 2 ge bildet. Eine Al-Gate-Elektrode G ist auf der Gate-SiO₂- Schicht 49 gebildet. Zu beiden Seiten des Kanalbereichs 54 sind Source- und Drainbereiche 50 und 51 aus n⁺-Polysilikon gebildet. Ein p⁺-Schutzringbereich 52 ist in der oberen Schicht 42 unterhalb der Feld-SiO₂-Schicht 53 gebildet.

Der Schutztransistor T 2 des dritten Ausführungsbeispiels besitzt eine MOSFET-Struktur vom Anreichungs-Typ mit einer Dotierungskonfiguration von n⁺ - n^- - n⁺, um die Schwellen wertspannung Vth soviel wie möglich zu verringern.

Jeder der Widerstände Rs und Ri sowie der Schutztransistor T 2 besitzen eine sogenannte SOI-Struktur, so daß eine her vorragende elektrische Isolation erzielt wird und der gesam te Aufbau vereinfacht werden kann.

Die Fig. 9 zeigt eine andere Ausführungsform des Aufbaus des n-Kanal-MOSFET, welcher als Schutztransistor T 2 verwen det wird. Bei der Ausführungsform der Fig. 9 handelt es sich ebenfalls um einen Polysilikon TFT. Beim Ausführungsbeispiel der Fig. 9 bildet eine Gate-SiO₂-Schicht 58 eine Isolier schicht auf der oberen Oberfläche des Halbleitersubstrats, welche gleichzeitig mit den Gate-Isolierschichten der ver tikalen MOSFETs M 1 und M 2 gebildet wird. Ein p⁺-Gate-Diffu sionsbereich 55 ist in der oberen n-Schicht 42 des Substrats unterhalb der Gate-Isolierschicht 58 gebildet. Die Poly silikonschicht des Schutztransistors T 2 enthält einen n^-- Kanalbereich 56 sowie n⁺-Typ-Source- und Drainbereiche 57 und 59.

Bei der Einrichtung 103 des dritten Ausführungsbeispiels bewirkt eine Erhöhung der Klemmenspannung Vs des Stromsensor widerstands Rs, welche von einer Erhöhung des Monitorstroms i aufgrund eines Kurzschlusses bewirkt wird, eine Verringe rung des Durchlaßwiderstands des n-Kanal-MOSFET, der als Schutztransistor T 2 verwendet wird. Hieraus folgt eine Ver ringerung der Gate-Spannung VG der Haupt- und Spiegel-MOSFET M 1 und M 2.

Ein viertes Ausführungsbeispiel der Erfindung ist in den Fig. 10 und 11 dargestellt. Eine MOSFET-Einrichtung 104 des vierten Ausführungsbeispiels ist so ausgebildet, daß eine Strombegrenzung für einen Überstromschutz mit einem als p-Kanal-MOSFET ausgebildeten Schutztransistor T 3 er reicht wird.

Wie die Fig. 10 zeigt, ist der als p-Kanal-MOSFET ausgebildete Schutztransistor T 3 in Reihe geschaltet mit den Gate- Elektroden der Haupt- und Stromspiegel-MOSFETs M 1 und M 2. Die Gate-Elektrode des als p-Kanal-MOSFET ausgebildeten Schutztransistors T 3 ist an einen Abzweigpunkt zwischen dem Stromspiegel-MOSFET M 2 und dem Stromsensorwiderstand Rs angeschlossen. Ein weiterer Widerstand Ro ist zwischen den Source-Anschluß S und einen Abzweigpunkt zwischen dem als p-Kanal-MOSFET ausgebildeten Schutztransistor T 3 und den Gate-Elektroden der Haupt- und Stromspiegel-MOSFET M 1 und M 2 geschaltet.

Bei der Einrichtung 104 der Fig. 10 bewirkt ein Anwachsen der Klemmenspannung Vm am Stromsensorwiderstand Rs aufgrund eines Überstroms ein Anwachsen des Durchlaßwiderstands des als p-Kanal-MOSFET ausgebildeten Schutztransistors T 3, wo durch hinwiederum eine Verringerung der Gate-Spannung VG der Haupt- und Stromspiegel-MOSFET M 1 und M 2 zur Verringe rung des Überstroms bewirkt wird.

Die Haupt- und Stromspiegel-MOSFETs M 1 und M 2 sowie die Widerstände Rs und Ro des vierten Ausführungsbeispiels sind in der gleichen Weise ausgebildet, wie es in der Fig. 8 ge zeigt ist. Der als p-Kanal-MOSFET ausgebildete Schutz transistor T 3 besitzt den in den Fig. 11 bzw. 12 gezeig ten Aufbau. Mit der Ausnahme, daß der Leitfähigkeitstyp ent gegengesetzt ist in jedem Bereich der Polysilikonschicht, ist der in Fig. 11 gezeigte Aufbau gleich dem in Fig. 8 für den Schutztransistor T 2 gezeigte Aufbau und der in Fig. 12 gezeigte Aufbau gleich dem in der Fig. 9 gezeigten Aufbau. Bei der Ausführungsform der Fig. 11 besitzt die Polysilikon schicht einen p^--Typ-Kanalbereich 61 sowie p⁺-Typ-Source- und -Drainbereiche 60 und 62, und auf der Polysilikonschicht ist eine Gate-SiO₂-Schicht 63 gebildet. Beim Ausführungs beispiel der Fig. 12 enthält die Polysilikonschicht einen p^--Typ-Kanalbereich 65 sowie p⁺-Source- und -Drainbereiche 64 und 66, und in der unteren n-Schicht 42 ist unterhalb einer Gate-SiO₂-Schicht 67 ein Diffusions-Gatebereich 68 vom p⁺-Typ gebildet.

Bei jedem der oben beschriebenen Ausführungsbeispiele ist die einfache und leichte Herstellung von Vorteil. Ferner ist die benötigte Anzahl an Schaltungskomponenten gering, so daß die Komponenten leicht in einem Einzelchip mit gerin gen Abmessungen integriert werden können.

Ein fünftes Ausführungsbeispiel der Erfindung ist in den Fig. 13 bis 15 dargestellt. Eine MOSFET-Einrichtung 105 des fünften Ausführungsbeispiels ist ähnlich der in Fig. 6 gezeigten Einrichtung 102 des zweiten Ausführungsbeispiels, bei welcher der Eingangswiderstand Ri zwischen die Gate-Elektroden der Haupt- und Stromspiegel-MOSFETs M 1 und M 2 geschaltet ist. Die Einrichtung 105 des fünften Ausführungsbeispiels unterscheidet sich jedoch von der Einrichtung 102 des zweiten Ausführungsbeispiels dadurch, daß der Schutztransistor T 4 zur Begrenzung der Gate-Spannung VG 1 des Haupt-MOSFETs M 1 ein bipolarer Transistor ist.

Die Strukturen der Haupt- und Stromspiegel-MOSFETs M 1 und M 2, welche in der Fig. 14A dargestellt sind, sind ähnlich denen in den oben beschriebenen Ausführungsbeispielen. Die Haupt- und Stromspiegel-MOSFETs M 1 und M 2 sind durch einen Isolationsbereich, wie er in den Fig. 14A und 14B gezeigt ist, voneinander getrennt. Die Fig. 14B zeigt lediglich die Polysilikonschicht 7, welche für die Gate-Elektroden der Haupt- und Stromspiegel-MOSFETs M 1 und M 2 verwendet wird. Beim Ausführungsbeispiel der Fig. 14B enthält der Stromspie gel-MOSFET M 2 mehr als eine Zelle. In jedem der beiden MOSFET M 1 und M 2 sind die Zellen regelmäßig angeordnet.

Die Fig. 15 zeigt einen Polysilikonwiderstand, der für die Eingangs- und Stromsensorwiderstände Ri und Rs verwendet wird. Eine Polysilikonschicht 7, welche in der Fig. 15 ge zeigt ist, wird auf der Feldoxidschicht 10 rechtzeitig mit der Polysilikonschicht 7, welche in den Fig. 14A und 14B gezeigt ist, gebildet. Die Dotierung der Polysilikonschicht 7 der Fig. 15 kann durch die Schritte der Bildung der p-Kör perbereiche 3 und p⁺-Körperkontaktbereich 5 der MOSFETs M 1 und M 2 bzw. durch den Schritt der Bildung der n⁺-Source bereiche 4 durchgeführt werden.

Die Fig. 16 zeigt den bipolaren Transistor T 4. Ein erster Basisbereich 120 vom p-Typ wird in der oberen Substrat schicht 2 vom n-Typ des Halbleitersubstrats gleichzeitig mit den p-Körperbereichen 3 der Haupt- und Stromspiegel- MOSFETs M 1 und M 2 gebildet. Der bipolare Transistor T 4 be sitzt ferner einen zweiten p⁺-Basisbereich 121 und einen n⁺-Emitterbereich 122. Die Verunreinigungskonzentration des zweiten Basisbereichs 121 ist höher als die des ersten Basisbereichs 120. Der zweite Basisbereich 121 ist durch den Bildungsschritt der p⁺-Körperbereiche der MOSFETs M 1 und M 2 im ersten Basisbereich 120 gebildet. Der Emitterbereich 122 wird im zweiten Basisbereich 121 durch den Bildungs schritt der n⁺-Sourcebereiche 4 MOSFETs der M 1 und M 2 ge bildet.

Der zweite Basisbereich 121 und der Emitterbereich 122 wer den durch die Technik des Diffusion Self Alignment (DSA) un ter Verwendung der gleichen Maske gebildet, so daß die Basis breite des bipolaren Transistors T 4, der in seitlicher Rich tung an oder nahe der Halbleitersubstratoberfläche gebildet wird, verringert ist. Ein Teil des zweiten Basisbereichs 121 ist angeschnitten bei der Bildung eines Kollektorbereichs 123 vom n-Typ nach Bildung des zweiten Basisbereichs 121. Demgemäß ist es möglich, einen hohen Wert für hFE durch Ver ringerung der Verunreinigungskonzentration der Basis und eine Reduzierung der Basisbreite des Laterialtransistors T 4 zu erhalten.

Das fünfte Ausführungsbeispiel kann die Herstellung der MOSFET-Einrichtung vereinfachen dadurch, daß eine CMOS-Logik sowie ein bipolarer Transistor mit relativ kompliziertem Aufbau überflüssig sind, wodurch in einfacher Weise die Chipabmessungen in der gleichen Weise wie bei den vorherigen Ausführungsbeispielen verringert werden.

Der bipolare Transistor T 4 des fünften Ausführungsbeispiels arbeitet wie folgt:

Die Haupt- und Stromspiegel-MOSFETs M 1 und M 2 werden beide eingeschaltet, und der Laststromkreis IL fließt durch den Lastwiderstand RL durch Anlegen einer Spannung VG, die über der Schwellenwertspannung Vth der MOSFETs M 1 und M 2 liegt, an den Gateanschluß G der Einrichtung 105. Beim normalen Be trieb bleibt der bipolare Transistor 4 ausgeschaltet, so daß VG=VG 1=VG 2, und n 1 : n 2=I : 1. Der Laststrom IL, welcher gleich der Summe aus I und i ist, ist gegeben durch

Die Spannung Vs, welche zwischen beiden Enden des Strom sensorwiderstands Rs (Vs=Rs×i) erzeugt wird, ist daher proportional dem Laststrom IL.

Bei einer derart ausgebildeten Einrichtung bleibt die Span nung Vs am Widerstand Rs während des Normalbetriebs niedri ger als ein Schwellenspannungswert VBE (≈0,6 V) einer Basis-Emitterspannung des bipolaren Transistors T 4. Demnach wird der bipolare Transistor T 4 im ausgeschalteten Zustand gehalten, und die oben erläuterte Stromspiegelfunktion wird durch die Beziehung VG=VG 1=VG 2 aufrecht erhalten.

Wenn der Laststrom IL durch einen Kurzschluß in der Last oder einen anderen unerwünschten Vorgang sich erhöht, wächst der Monitorstrom i proportional zum Laststrom IL an. Wenn die Spannung Vs am Stromsensorwiderstand Rs infolge der Erhöhung des Monitorstroms i über die Basis-Emitterspannung VBE=0,6 V des bipolaren Transistors T 4 ansteigt, wird der Transistor T 4 eingeschaltet, und die Spannung VG 1 am Haupt- MOSFET M 1 fällt ab. Demgemäß wird die Gate-Spannung VG 1 geringer als VG 2 (VG=VG 2<VG 1).

Um den Laststrom IL auf einen Grenzwert Ilim zu begrenzen, wird der Wert des Stromsensorwiderstands Rs durch folgende Bedingung festgelegt:

Das bedeutet, daß der bipolare Transistor T 4 den Laststrom IL auf den Wert Ilim begrenzen kann durch Einschalten beim Stromgrenzwert Ilim.

Wenn die Gate-Spannung VG 1 des MOSFET M 1 geringer ist als die Gate-Spannung VG 2 des MOSFET M 2, läßt sich das Prinzip des Stromspiegels nicht länger beibehalten wegen der Un gleichheit zwischen VG 1 und VG 2. Ein Abfallen der Gate-Span nung VG 1 im Haupt-MOSFET M 1 bewirkt ein steiles Anwachsen des Durchlaßwiderstands Ron des Haupt-MOSFET M 1. Daher steigt die Drain-Source-Spannung VDS, ungeachtet der Verringerung des Hauptstroms I (≈IL) durch M 1. Die Drain-Source-Span nung VDS ist durch die folgende Gleichung wiedergegeben:

Andererseits bleibt die Gate-Spannung VG 2 des Stromspiegel- MOSFET M 2 gleich VG. Deshalb erhöht sich der Monitorstrom i durch den Stromspiegel-MOSFET M 2 wegen der Erhöhung von VD. Demgemäß wächst der Monitorstrom i durch M 2, während der Hauptstrom I sich verringert. Die Spannung Vs am Strom sensorwiderstand Rs erhöht sich daher weiterhin. Das An wachsen von Vs verstärkt den eingeschalteten Zustand des bipolaren Transistors T 4 und verringert ferner die Gate- Spannung VG 1 von M 1 nach Art einer positiven Rückkopplung. Schließlich wird die Gate-Spannung VG 1 von M 1 geringer als die Schwellenwertspannung Vth, und der Haupt-MOSFET M 1 wird ausgeschaltet, so daß keiner oder ein nur geringer Strom durch M 1 fließt. Auf diese Weise schützt der bipolare Tran sistor T 4 den Haupt-MOSFET M 1, wenn ein Überstrom einmal den Grenzwert Ilim überschreitet. Die Anordnung des fünften Ausführungsbeispiels kann ein überhöhtes Anwachsen der Über gangszonentemperatur verhindern und vermeidet die Möglich keit eines thermischen Ausreißens beim Verringern des Stroms durch den Haupt-MOSFET M 1 auf fast Null in der glei chen Weise wie beim zweiten Ausführungsbeispiel.

Der Polysilikonfilmwiderstand, welcher in Fig. 15 gezeigt ist, ist stabil gegen einen Temperaturanstieg und gewähr leistet eine hervorragende elektrische Isolation von M 1 und M 2.

Der bipolare Transistor T 4 des fünften Ausführungsbeispiels kann in stabiler Weise als Komparator zur Erfassung eines Überstroms dienen, da er nach der DSA-Technik hergestellt ist, welche es ermöglicht, die Basisbreite äußerst gering zu halten.

Die Fig. 17 zeigt eine Modifizierung der Einrichtung des fünften Ausführungsbeispiels. Die modifizierte Ausführungs form der Fig. 17 unterscheidet sich vom Aufbau der Fig. 16 lediglich durch einen Pinchbereich 125 unterhalb des Kollek torbereichs 123, wobei der Pinchbereich als Stromsensor widerstand Rs verwendet wird. Der Aufbau der Fig. 17 verwen det einen Teil des ersten Basisbereichs 120 vom p-Typ, wel cher einen hohen Widerstandswert hat, als Pinchwiderstand, so daß die Chipabmessungen zusätzlich verringert werden können.

Der bipolare Transistor T 4 des fünften Ausführungsbeispiels kann die Form eines dreischichtigen npn-Polysilikontran sistors haben, wie er in Fig. 18 dargestellt ist, oder er kann die Form eines Einzelschicht-Polysilikontransistors besitzen, wie er in den Fig. 19A und 19B dargestellt ist, anstelle des in der Fig. 16 gezeigten Aufbaus.

Polysilikon hat viele Fangstellen an Korngrenzen. Bei einem typischen Beispiel davon ist die Diffusionslänge von Elektronen, welche Minoritätsträger sind, von einigen tausend Å bis einem Mikrometer. Es ist möglich, das Polysilikon sicher zu verwenden, wenn die Basisbreite so klein gemacht wird wie der Pegel einer derartigen Diffusionslänge. Selbst wenn ein Transistoraufbau ein hFE kleiner als 1 aufweist, ist dieser Aufbau verwendbar, wenn die Ausgangsimpedanz von T 4 ausreichend niedrig ist im Vergleich zum Eingangs widerstand Ri.

Der Aufbau in der Fig. 18 besitzt eine erste Polysilikon schicht, in welcher ein Kollektorbereich 131 vom n-Typ gebildet ist. Ferner besitzt der dargestellte Aufbau eine Polysilikonschicht, in welcher ein p⁺-Basisbereich 132 ge bildet ist. In einer dritten Polysilikonschicht ist ein n⁺-Emitterbereich 133 gebildet. Die erste Schicht ist auf der Isolierschicht auf der oberen Oberfläche des Halblei tersubstrats gebildet. Die zweite Schicht ist auf der ersten Schicht gebildet, und die dritte Schicht ist auf der zweiten Schicht gebildet. Ferner ist eine PSG-Schicht 130 vorgesehen. Bei dieser Ausführungsform beträgt die Dicke sowohl des Kollektorbereichs 131 als auch des Emitterbereichs 133 etwa 1 Mikrometer, und die Dicke des Basisbereichs 132 beträgt etwa 5000 Å.

Um eine Zwischenschichtdiffusion von Verunreinigungen zwi schen den drei Polysilikonschichten zu vermeiden, ist es von Vorteil, diese Polysilikonschichten durch Abscheidung, wie beispielsweise durch LPCVD nach der Bildung der vertika len MOSFETs M 1 und M 2 zu bilden.

Die Dreischichtstruktur der Fig. 18 ist in gewisser Hinsicht dahingehend etwas beeinträchtigt, daß die Anzahl der Her stellungsschritte etwas erhöht ist. Jedoch besitzt dieser Aufbau eine hervorragende Arbeitsweise, da zu keiner Zeit ein parasitärer bipolarer Transistor gebildet wird.

Der bipolare Transistor der Fig. 19A und 19B ist in einer einzelnen Polysilikonschicht gebildet, so daß der Herstel lungsprozeß vereinfacht ist im Vergleich zu dem Aufbau der Fig. 18.

Die in den Fig. 19A und 19B dargestellte Struktur besitzt einen n⁺-Emitterbereich 134, einen p⁺-Basisbereich 135, einen n-Kollektorbereich 136 und einen n⁺-Kollektorbereich 137, welche alle in einer Polysilikonschicht 139 gebildet sind. Die Polysilikonschicht ist auf der Isolierschicht 6 am Halbleitersubstrat 2 gebildet.

Bei diesem Ausführungsbeispiel gewinnt man durch DSA-Technik eine reduzierte Basisbreite. Die Diffusion des Basisbereichs 135 und die Diffusion des Emitterbereichs 134 sind aufein anderfolgend unter Verwendung der gleichen Diffusionsmaske einer dicken SiO₂-Schicht oder dgl. durchgeführt. Die Basis breite wird auf einen geringen Wert durch eine Differenz zwischen beiden Diffusionsvorgängen gesteuert. In Fig. 19B ist die DSA-Maske mit einer Bezugsziffer 138 bezeichnet. Mit 140 ist ein Bleibereich des Basisbereich 135 bezeichnet. Eine Basiselektrode ist in diesem Bleibereich 140 vorgesehen.

Die Einrichtung der Fig. 19A und 19B ist vom Lateral-Typ, so daß diese Einrichtung eine größere Abmessung erfordert als das Ausführungsbeispiel der Fig. 18, wenn das gleiche Antriebsvermögen erreicht werden soll. Jedoch läßt sich der Aufbau der Fig. 19A und 19B leicht herstellen. Ferner ist er vollständig frei von einem parasitären bipolaren Transistor wegen seines SOI-Aufbaus.

Ein sechstes Ausführungsbeispiel der Erfindung ist in den Fig. 20 und 21 dargestellt. Das sechste Ausführungs beispiel ist identisch mit dem fünften Ausführungsbeispiel dahingehend, daß der bipolare Transistor T 4 als Schutz transistor zur Steuerung der Gatespannung des Haupt-MOSFET M 1 dient. Beim sechsten Ausführungsbeispiel sind jedoch die Gate-Elektroden der Haupt- und Stromspiegel-MOSFETs M 1 und M 2 so miteinander verbunden wie beim ersten Ausführungs beispiel.

Wie aus Fig. 21 zu ersehen ist, ist der bipolare Transistor T 4, welcher den gleichen Aufbau aufweist, wie er in Fig. 16 gezeigt ist, mit den Haupt- und Stromspiegel-MOSFETs M 1 und M 2 integriert. Der bipolare Transistor T 4 der Fig. 21 wird in der gleichen Weise gebildet wie der Aufbau der Fig. 16.

Der erste Basisbereich 120 vom p-Typ wird in der oberen n-Substratschicht 2 gleichzeitig mit den p-Körperbereichen 3 von M 1 und M 2 durch das gleiche Verfahren gebildet. Der zweite Basisbereich 121 vom p⁺-Typ wird im ersten Basis bereich 120 gleichzeitig mit den p⁺-Körperkontaktbereichen 5 von M 1 und M 2 im gleichen Herstellverfahren gebildet. Der n⁺-Emitterbereich 122 wird gleichzeitig mit den n⁺-Source bereichen 4 von M 1 und M 2 gebildet.

Um die Basisbreite des bipolaren Transistors T 4 vom Lateral typ zu verringern, werden der zweite Basisbereich 121 und der Emitterbereich 122 durch Diffusion (Diffusion Self Alignment) unter Verwendung der gleichen Maske gebildet.

Ein Teil des zweiten Basisbereichs 121 wird durch Bildung des Kollektorbereichs 123 nach Bildung des zweiten Basis bereichs 121 angeschnitten. Durch dieses Verfahren ist es möglich, ein hohes hFE durch Verringerung der Basisbreite zu erhalten und die Verunreinigungskonzentration der Basis des bipolaren Lateraltransistors T 4 zu verringern.

Im Aufbau der Fig. 21 ist in vertikaler Richtung ein para sitärer bipolarer Transistor T 1* gebildet, wie es die Fig. 21 zeigt. Jedoch ist die Basisbreite dieses parasitären Transi stors T 1* beträchtlich größer als die des Lateraltransistors T 4. Außerdem ist es möglich, hFE des parasitären Transistors T 1* auf einen vernachlässigbaren Wert zu verringern, weil die Verunreinigungskonzentration des zweiten Basisbereichs 121 hoch ist. Somit können beim Aufbau des T 4, welcher in den Fig. 16 und 21 gezeigt ist, unerwünschte Einflüsse des parasitären bipolaren Transistors vermieden werden.

Im Vergleich zum Aufbau des T 4, welcher in der Fig. 21 dar gestellt ist, zeigt die Fig. 22 einen bipolaren Lateral transistoraufbau mit einem einzelnen Basisbereich. Der bipo lare Transistor T 4′ der Fig. 22 besitzt einen einzelnen Basisbereich 112 vom p-Typ, welcher in der oberen n-Substrat schicht 2 des Halbleitersubstrats gebildet ist. Ferner be sitzt dieser Aufbau Kollektor- und Emitterbereiche 111 und 114 vom n⁺-Typ, welche in dem Basisbereich gebildet sind. Außerdem ist ferner ein p⁺-Basiskontaktbereich 113 vorgesehen. Beim Aufbau der Fig. 22 ist es nicht möglich, hFE eines parasitären bipolaren Transistors T 2*, welcher vertikal - wie es die Fig. 22 zeigt - gebildet wird, aus reichend zu verringern. Daher wird - wie es ein Ersatz schaltbild in der Fig. 23 zeigt - der parasitäre bipolare Transistor T 2* zwischen die Drain- und Source-Elektrode des Haupt-MOSFET M 1 geschaltet.

Im Fall eines Überstroms wird dieser parasitäre Transistor T 2* zusammen mit dem gewünschten Transistor T 4′ eingeschal tet, da beide Transistoren am Basisbereich Anteil haben. Daher zerstört der Strom die Einrichtung durch Konzentration im parasitären Transistor T 2* anstelle seines Flusses durch die Haupt- und Stromspiegel-MOSFETs M 1 und M 2.

Im Gegensatz dazu ist der Aufbau des bipolaren Transistors T 4, welcher in den Fig. 16 und 21 gezeigt ist, frei von derartigen Problemen eines parasitären Transistors. Bei diesem bipolaren Lateraltransistor T 4 ist die Basisbreite kurz ausgestaltet und der Teil des zweiten Basisbereichs 121, welcher in seiner Konzentration durch den Kollektor bereich 123 verringert ist, wird als wesentliche Basis ver wendet. Ferner verwendet dieser bipolare Lateraltransistor T 4 den Zweischichtbasisaufbau, bestehend aus dem zweiten Basisbereich 121 mit höherer Verunreinigungskonzentration und dem ersten Basisbereich 120 mit niedrigerer Verunreini gungskonzentration, welcher jedoch - ausgehend von der Halb leitersubstratoberfläche - tiefer liegt. Demgemäß ist es möglich, hFE des bipolaren parasitären Transistors erheblich zu verringern.

Beim sechsten Ausführungsbeispiel kann die modifizierte Aus führungsform nach Fig. 17 und die veränderten Ausführungs formen der Fig. 18, 19A und 19B in der gleichen Weise wie beim fünften Ausführungsbeispiel verwendet werden.

Ein siebtes Ausführungsbeispiel der Erfindung ist in den Fig. 24A und 24B dargestellt.

Zum einfacheren Verständnis des siebten Ausführungsbeispiels wird zunächst Bezug genommen auf ASO (Area of Safety Opera tion, Sicherheitsbetriebbereich) eines Leistungstransistors, welcher in Fig. 25A dargestellt ist.

In der Kurvendarstellung der Fig. 25A ist der Drain-Strom ID entlang der vertikalen Achse aufgetragen, und die Drain- Source-Spannung VDS ist in der horizontalen Achse aufgetragen. In Fig. 25A ist der sichere Betriebsbereich des Tran sistors begrenzt durch eine horizontale ausgezogene Linie "a", entlang welcher der Drain-Strom ID konstant ist, eine gekrümmte ausgezogene Linie "b", entlang welcher die Leistung ID×VDS konstant ist, und eine vertikale ausgezogene Linie "c", entlang welcher die Drain-Source-Spannung VDS konstant ist.

Die Linie a ist eine Grenze, welche durch einen maximalen Stromwert definiert ist. Ein Bereich oberhalb der Linie a ist ein Bereich eines Überstroms. Die Linie b ist eine Grenze, welche durch einen Maximalwert des Leistungsver brauchs im Chip bzw. der Belastbarkeit des Chips bestimmt ist. Die Belastung ist überhoch in einem Bereich jenseits der Linie b. In dem Bereich oberhalb der Linie b ist die Belastung übermäßig hoch, so daß die Einrichtung überhitzt ist. Demgemäß ist die Linie b nicht nur die Grenze zum zu hohen Energiebereich, sondern auch die Grenze des zu hohen Temperaturbereichs. Die Linie c, welche durch einen maximalen Spannungswert definiert ist, ist eine Grenze zwischen dem sicheren Betriebsbereich und einem Über spannungsbereich.

Auf diese Weise wird der sichere Betriebsbereich des Lei stungstransistors bestimmt durch drei Bedingungen für Strom, Belastung und Spannung. Um einen Transistor zu erhalten, dessen maximale Möglichkeiten nahe der Grenze des sicheren Betriebsbereichs liegen, ist es erwünscht, die Schutz funktion möglichst nahe an die charakteristische Kurve der Fig. 25A zu legen.

Beim siebten Ausführungsbeispiel besitzt die in der Fig. 24A dargestellte Einrichtung den Haupt-MOSFET M 1 zum Betreiben einer Last und den Monitor-MOSFET M 2 für den Stromspiegel, wie er in den vorherigen Ausführungsbeispielen zur Anwendung gekommen ist. Die Anzahl der Zellen von M 1 ist wesentlich größer als die Anzahl der Zellen von M 2. Der Strom wird zwischen M 1 und M 2 entsprechend dem Verhältnis N der Anzahl der Zellen von M 1 zu der Anzahl der Zellen von M 2, wie bei den vorherigen Ausführungsbeispielen, geteilt.

Die Einrichtung enthält ferner einen ersten Widerstand R 1 zur Erfassung einer Drainspannung VDS und einen zweiten Widerstand R 2, der zwischen die Source-Elektrode des Haupt- MOSFET M 1 und einen Abzweigpunkt, an welchem der erste Widerstand R 1 und die Source-Elektrode des Stromspiegel- MOSFET M 2 miteinander verbunden sind, geschaltet ist. Der erste Widerstand R 1 ist zwischen die Drain-Elektrode und die Source-Elektrode von M 2 geschaltet. Ein bipolarer Tran sistor Tr 1 ist zwischen die Gate-Elektrode und die Source- Elektrode des Haupt-MOSFET M 1 geschaltet. Der zweite Wider stand R 2 ist zwischen die Basis und den Emitter des Tr 1 ge schaltet, so daß die Spannung am Widerstand R 2 zwischen die Basis und den Emitter von Tr 1 angelegt ist. Die Gate-Elektroden der Haupt- und Stromspiegel-MOSFETs M 1 und M 2 sind mit einander verbunden.

Die Einrichtung des siebten Ausführungsbeispiels arbeitet wie folgt.

Ein Drainstrom I 1 von M 2 beträgt 1/N des Drainstroms ID von M 1. Unter der Bedingung, daß R 1 bedeutend größer ist als R 2 (R 1<<R 2), ist ein Strom I 2 durch den Widerstand R 1 proportional zur Drain-Source-Spannung VDS des Haupt-MOSFET M 1 und durch I 2=VDS/R 1 gegeben.

Andererseits ist der Strom, welcher durch den zweiten Wider stand R 2 fließt, gleich der Summe (I 1+I 2) von I 1 und I 2. Die Spannung V 1 am R 2 ist gegeben durch

Durch diese Spannung V 1 ist die Basis-Emitterübergangszone des Tr 1 in Vorwärtsrichtung vorgespannt. Wenn die Spannung V 1 sich erhöht und einen bestimmten Wert VF (≃0,6 V) über steigt, wird der Transistor Tr 1 eingeschaltet, so daß eine Gate-Sourcespannung VGS etwa gleich der Spannung VF (VGS≃VF) wird, und die MOSFETs M 1 und M 2 werden ausge schaltet. Die Fig. 24B zeigt die Bedingung, daß V 1≧VF. In einem Bereich oberhalb einer durchgezogenen Linie der Betriebscharakteristik, die in Fig. 24B gezeigt ist, d. h. bei V 1<VF ist durch Tr 1 eingeschaltet und M 1 ausgeschaltet.

Die Betriebscharakteristiklinie, welche in Fig. 24B gezeigt ist, genügt der Formel

In der Gleichung (2) sind R 1, R 2, N und VF Konstante. Wenn man daher A für -N/R 1 und B für N/R 2 verwendet, d. h.

läßt sich die Gleichung (2) wie folgt wiedergeben:

I _D = A × V _DS + B (3)

Hierbei bedeuten A eine negative Konstante und B eine posi tive Konstante.

Die Fig. 25B zeigt die Beziehung zwischen der Betriebs charakteristiklinie des siebten Ausführungsbeispiels und ASO. In Fig. 25B ist ASO (Sicherheitsbetriebsbereich) durch eine ausgezogene Linie angegeben. Die Betriebscharakteristik ist durch eine strichlierte Linie angegeben.

Um die Schutzeinrichtung des siebten Ausführungsbeispiels als Schutz gegen überhohe Leistung zu verwenden, ist es erfor derlich, die Betriebscharakteristiklinie unterhalb der ASO- Linie zu halten. Dieses Erfordernis bedingt einen Maximal wert des Produkts ID×VDS auf der Betriebscharakteristik linie und einen maximal zulässigen Leistungsverbrauch PD des Leistungs-MOSFET wie folgt:

P _D ≧ N × R₁/4R₂² (4)

Bei der Einrichtung nach dem siebten Ausführungsbeispiels ist es möglich, die Betriebscharakteristiklinie frei inner halb eines Bereichs, der die Bedingung (4) erfüllt, zu legen durch entsprechende Wahl von R 1 und R 2.

Unter Verwendung von A und B ergibt sich der Maximalwert von ID×VDS auf der Betriebscharakteristiklinie als -B²/4A. Die Gleichung (4) läßt sich daher wiedergeben wie folgt:

P _D ≧ -B²/4A (5)

Die genaue Steuerung der vorbestimmten Spannung VF des bi polaren Transistors Tr 1 ist einfach. Daher kann die Einrich tung nach dem siebten Ausführungsbeispiel äußerst genau trotz ihres relativ einfachen Aufbaus betrieben werden. Im siebten Ausführungsbeispiel kann eine MOSFET-Einrichtung mit geringen Kosten vorgesehen werden, die einen Überbelastungs schutz gewährleistet, ohne daß eine komplizierte und groß räumige IC-Struktur erforderlich ist.

Ein achtes Ausführungsbeispiel der Erfindung ist in den Fig. 26A und 26B dargestellt. Bei diesem achten Ausfüh rungsbeispiel wird zusätzlich zum Überbelastungsschutz des siebten Ausführungsbeispiels ein Überstromschutz erreicht.

Die MOSFET-Einrichtung der Fig. 26A besitzt einen Überstrom schutzabschnitt, der zusammengesetzt ist aus einem dritten MOSFET M 3, einem dritten Widerstand R 3 und einem zweiten bipolaren Transistor Tr 2. Wie der MOSFET M 2 ist der dritte MOSFET M 3 ein Stromspiegel-MOSFET des Haupt-MOSFET M 1. Ein Strom I 3 fließt durch den dritten MOSFET M 3, welcher propor tional zum ID ist, der durch M 1 fließt. Bei diesem Ausfüh rungsbeispiel ist die Anzahl n 3 der Zellen des M 3 gleich der Anzahl n 2 der Zellen von M 2. Gegebenenfalls kann jedoch ein Aufbau zum Einsatz kommen, bei welchem n 3 nicht gleich n 2 ist.

Die Drain-Elektroden von M 1, M 2 und M 3 sind am Drain-Anschluß D der Einrichtung miteinander verbunden. Die Gate-Elektroden von M 1, M 2 und M 3 sind am Gate-Anschluß G miteinander ver bunden. Wie beim siebten Ausführungsbeispiel ist der erste Widerstand R 1 zwischen den Drain-Anschluß und die Source- Elektrode von M 2 geschaltet. Der zweite Widerstand R 2 ist zwischen die Source-Elektrode von M 2 und den Source-Anschluß S der Einrichtung geschaltet. Der dritte Widerstand R 3 ist zwischen die Source-Elektrode von M 3 und den Source-Anschluß S der Einrichtung geschaltet. Sowohl der erste als auch der zweite bipolare Transistor Tr 1 und Tr 2 sind zwischen die Gate- und Source-Elektrode des Haupt-MOSFET M 1 geschaltet. Der dritte Widerstand R 3 ist zwischen die Basis und den Emitter des zweiten bipolaren Transistors Tr 2 geschaltet, so daß die Spannung am dritten Widerstand R 3 zwischen die Basis und den Emitter von Tr 2 gelegt ist. Der zweite Widerstand R 2 ist zwischen die Basis und den Emitter von Tr 1 geschaltet, wie beim siebten Ausführungsbeispiel.

Der Betrieb der Einrichtung des achten Ausführungsbeispiels ist folgender:

Wenn der Strom I 3 durch den dritten Widerstand R 3 fließt, und die Spannung V 2 am dritten Widerstand R 3 VF überschrei tet, wird der zweite bipolare Transistor Tr 2 eingeschaltet, so daß alle drei MOSFETs M 1, M 2 und M 3 ausgeschaltet werden.

Der Betriebsbereich des achten Ausführungsbeispiels ist durch eine ausgezogene Linie in Fig. 26B dargestellt. Wenn beim achten Ausführungsbeispiel, wie in Fig. 26B gezeigt ist,

I _D ≧ N × V _F/R₃

erhält man die Schutzfunktion unabhängig von VDS.

Die Charakteristik des achten Ausführungsbeispiels ist durch eine strichlierte Linie in Fig. 25C dargestellt. Das achte Ausführungsbeispiel gewährleistet einen Schutz gegenüber einer Überstromlinie a und zusätzlich einen Schutz gegenüber einer Überbelastungslinie b.

Ein neuntes Ausführungsbeispiel der Erfindung ist in den Fig. 27A und 27B dargestellt. Die Einrichtung des neunten Ausführungsbeispiels kombiniert einen Überstromschutz mit einem Überbelastungsschutz wie beim achten Ausführungs beispiel.

Das Schaltbild der Fig. 27A unterscheidet sich gegenüber dem Schaltbild der Fig. 24A des siebten Ausführungsbeispiels lediglich in einem zusätzlichen MOSFET M 4. Der MOSFET M 4 ist zwischen die Drain-Elektrode des Haupt-MOSFET M 1 und den ersten Widerstand R 1 geschaltet. Die Gate-Elektrode und die Drain-Elektrode des M 4 sind miteinander verbunden.

In der Einrichtung der Fig. 27A fließt der Strom I 2 nicht, bis die Spannung, welche zwischen die Drain-Elektrode und die Source-Elektrode des MOSFET M 4 angelegt ist, gleich oder größer als die Schwellenwertspannung Vth 4 von M 4 wird. Der Strom I 2 ist gegeben durch

I₂ = (V _DS - V _{th 4})/R₁

Daher wird der Betriebsbereich, welcher durch eine ausgezogene Linie in Fig. 27B dargestellt ist, erreicht. Das neunte Ausführungsbeispiel kann daher eine Schutzfunktion vorsehen, wie sie durch die strichlierte Linie in der Fig. 25C, wie beim achten Ausführungsbeispiel der Fig. 26A, dargestellt ist.

Ein zehntes Ausführungsbeispiel der Erfindung ist in den Fig. 28A und 28B dargestellt. Die Einrichtung des zehnten Ausführungsbeispiels kombiniert ebenfalls den Überstrom schutz und den Schutz gegen Überbelastung.

Die Schaltung der Fig. 28A ist die gleiche wie die Schaltung der Fig. 27A, mit der Ausnahme, daß eine Zenerdiode ZD 1 an stelle des MOSFET M 4 verwendet wird. Eine Kathode der Zener diode ZD 1 ist mit der Drain-Elektrode des Haupt-MOSFET M 1 verbunden. Eine Anode von ZD 1 ist mit einem Ende von R 1 ver bunden.

Der Betrieb des zehnten Ausführungsbeispiels ist ähnlich dem des neunten Ausführungsbeispiels, welches in den Fig. 27A und 27B dargestellt ist. Die Betriebscharakteristik des zehnten Ausführungsbeispiels ist durch eine ausgezogene Linie in der Fig. 28B dargestellt. In der Fig. 28B ist der Schnittpunkt der ausgezogenen Linie mit der horizontalen VDS-Achse bei einem größeren Wert als der der strichlierten Linie, der bei einer Zenerspannung VZ 1 für die Zenerdiode ZD 1 liegt.

Das zehnte Ausführungsbeispiel kann die Schutzfunktion, wel che durch die strichlierte Linie in Fig. 25C gezeigt ist, erfüllen.

Ein elftes Ausführungsbeispiel der Erfindung ist in den Fig. 29A und 29B dargestellt. Bei diesem Ausführungsbeispiel sind ein Widerstand R 4 und eine Zenerdiode ZD 2 zusätzlich zu der Schaltung der Fig. 24A vorgesehen.

Wie die Fig. 29A zeigt, ist der Widerstand R 1 zwischen den Drain-Anschluß D und einen ersten Abzweigpunkt geschaltet. Die Zenerdiode ZD 2 ist zwischen den ersten Abzweigpunkt und den Source-Anschluß S geschaltet. Der Widerstand R 4 ist zwi schen den ersten Abzweigpunkt und einen zweiten Abzweig punkt, der zwischen der Source-Elektrode von M 2 und dem Widerstand R 2 liegt, geschaltet.

In der Fig. 29B ist VZ 2 eine Zenerspannung von ZD 2. Bei der Einrichtung des elften Ausführungsbeispiels ist der Strom I 2 mit I 2=VZ 2/R 4 in einem Bereich, in welchem

ist, festgelegt. Daher wird ein Betriebsbereich erreicht, wie er durch eine ausgezogene Linie in Fig. 29B dargestellt ist.

Die Beziehung zwischen der Charakteristik des elften Aus führungsbeispiels und ASO ist in Fig. 25D dargestellt. Die Schutzanordnung des elften Ausführungsbeispiels wirkt als Schutz gegen Überlastung, wie der Schutz, welcher in Fig. 25B dargestellt ist. Beim siebten Ausführungsbeispiel ist es jedoch möglich, die Schutzfunktion genauer einzustellen in Übereinstimmung mit der maximal zulässigen Leistungs verbrauchskurve b.

Ein zwölftes Ausführungsbeispiel der Erfindung ist in den Fig. 30A und 30B dargestellt. Die Einrichtung des zwölf ten Ausführungsbeispiels kombiniert die Eigenschaft des zehnten Ausführungsbeispiels, welches in der Fig. 28A dar gestellt ist, und die Eigenschaft des elften Ausführungs beispiels, welches in der Fig. 29A dargestellt ist. In der Fig. 30B zeigt eine ausgezogene Linie den Betriebsbereich, welcher durch das zwölfte Ausführungsbeispiel erreicht wird. Die Beziehung der Charakteristik dieses Ausführungsbeispiels im Hinblick auf ASO ist in Fig. 25E dargestellt. Das zwölfte Ausführungsbeispiel kann einen Überstromschutz und Über belastungsschutz vorsehen, welche genau an die ASO-Grenzen angepaßt sind.

Ein dreizehntes Ausführungsbeispiel der Erfindung ist in den Fig. 31A und 31B dargestellt. Die Einrichtung dieses Aus führungsbeispiels besitzt einen Überspannungsschutz zusätz lich zum Überstromschutz und Überbelastungsschutz.

Im Schaltbild der Fig. 31A ist eine dritte Zenerdiode ZD 3 zusätzlich zu dem Schaltbild der Fig. 30A vorhanden. Die dritte Zenerdiode ZD 3 ist zwischen die Source- und Drain- Elektroden des Haupt-MOSFET M 1 geschaltet.

Bei diesem Ausführungsbeispiel ist eine Zenerspannung VZ 3 der dritten Zenerdiode ZD 3 auf einen Wert festgesetzt, der gleich oder niedriger ist als die Durchbruchspannung BVDS des Haupt-MOSFET M 1< 12537 00070 552 001000280000000200012000285911242600040 0002003821065 00004 12418/BOL<. Der Haupt-MOSFET M 1 ist daher gegen Beschädigung aufgrund eines Durchbruchs geschützt, selbst wenn eine Spannung, welche über der Durchbruch spannung BVDS liegt, zwischen der Drain-Elektrode und der Source-Elektrode von M 1 angelegt ist. Die Betriebscharakteristik des dreizehnten Ausführungs beispiels ist durch eine ausgezogene Linie in Fig. 31B dar gestellt, und die Beziehung der Betriebscharakteristik zu ASO ist in Fig. 25F gezeigt. Das dreizehnte Ausführungsbeispiel kann eine Schutzfunktion ausüben, die wirksam ist gegen alle drei Faktoren von ASO, d. h. gegenüber Überstrom, Überlastung und Überspannung. Da die dritte Zenerdiode ZD 3 direkt an die Drain-Source- Spannung VDS des Haupt-MOSFET M 1 angeschlossen ist, muß die dritte Zenerdiode ZD 3 eine äußerst große Kapazität im Vergleich zu den Zenerdioden ZD 1 und ZD 2 aufweisen. Ein Verfahren, welches in der japanischen Provisional Patent veröffentlichung Nr.59-98557 beschrieben ist, ist hilfreich zur Bildung der dritten Zenerdiode ZD 3 mit derart großer Kapazität zwischen der Source-Elektrode und der Drain-Elek trode des MOSFET M 1. Ein Hauptteil der jeweiligen Einrichtung eines jeden der siebten bis dreizehnten Ausführungsbeispiele ist in den Fig. 32A und 32B dargestellt. Die Haupt- und Stromspiegel- MOSFETs M 1 und M 2, der bipolare Transistor Tr 1 und die Widerstände R 1 und R 2 sind in und am selben Halbleiter substrat gebildet. Die MOSFETs M 1 und M 2 sind in der glei chen Weise aufgebaut, wie es in den Fig. 5A und 5B dar gestellt ist. Jeder der Widerstände R 1 und R 2 ist ein Polysilikonfilmwiderstand, welcher auf dem Substrat in der gleichen Weise wie in den Fig. 2B bzw. 15 gebildet ist, und von diesem Substrat isoliert ist. Es ist möglich, die Widerstände R 3 und R 4 in der gleichen Weise zu bilden. Der bipolare Transistor Tr 1 dieses Ausführungsbeispiels wird in der gleichen Weise aufgebaut, wie es in den Fig. 16 bzw. 21 dargestellt ist. Es ist möglich, auch den bipolaren Tran sistor Tr 2 in der gleichen Weise zu bilden. Bei jedem der Ausführungsbeispiele in den Fig. 24A bis 31B wird ein Schutz gegen Überhitzung mit einer äußerst einfachen Schutzanordnung, ohne weitere Mittel für eine Temperaturfassung, erreicht. Außerdem kann diese Schutz anordnung einfach hergestellt werden und ist geeignet zur Integration mit einem Haupt-Leistungs-MOSFET in einem IC- Chip, dessen Abmessungen reduziert sind. Ein vierzehntes Ausführungsbeispiel der Erfindung ist in der Fig. 33 dargestellt. Bei diesem Ausführungsbeispiel wird für den bipolaren Transistor ein Aufbau verwendet, wie er in Fig. 21 dargestellt ist und für einen thermischen Schutz zur Anwendung kommt. Die Fig. 39 zeigt eine herkömmliche Ausführungsform für eine thermische Schutzschaltung, wie sie in Denso Gÿutsu Kai Kaiho, Band 30, Nr. 4, Seiten 17 bis 23 beschrieben ist. Eine Leistungs-MOSFET-Einrichtung 200 ist innerhalb der strichlierten Linie in Fig. 39 in Form eines Einzelchips dargestellt. Bei diesem Ausführungsbeispiel wird ein p-Kanal-Leistungs-MOS 201 verwendet. Ein Schalter 202 ist mit der Einrichtung 200 zum Ein- und Ausschalten des Lei stungs-MOS 201 verbunden. Zusätzlich zum Leistungs-MOS 201 enthält die Einrichtung 200 erste und zweite Steuer-MOSFETs 203 und 204, eine Temperatursensordiodenkette 205, bestehend aus mehreren Dioden, die in Reihe geschaltet sind, eine Zenerdiode 206, Widerstände R 1 und R 2 und andere Komponenten. Wenn der Schalter 202 eingeschaltet ist, wird ein Niedrig pegelsignal an die Gate-Elektrode des Leistungs-MOS 201 an gelegt, und der Leistungs-MOS 201 wird eingeschaltet. In diesem Fall wird der erste Steuer-MOSFET 203 gleichzeitig mit dem Leistungs-MOS 201 eingeschaltet, da die Gate-Elek troden beider Transistoren miteinander verbunden sind. Wenn man den Durchlaßwiderstand des ersten Steuer-MOSFET 203 ver nachlässigt, kann man annehmen, daß ein Strom durch die Diodenkette 205 fließt, welcher durch den Widerstand R 1 be stimmt ist. Bei einem derart bestimmten Stromwert besitzt jede Diode der Diodenkette 205 eine Vorwärtsspannung VF 1 und eine Spannung zwischen beiden Enden der Diodenkette 205 von nVF 1, wobei n die Anzahl der Dioden in der Diodenkette 205 ist. Demnach ist eine Gate-Source-Spannung des zweiten Steuer-MOSFET 204 als VZ-nVF 1 vorgegeben, wobei VZ eine Zenerspannung der Zenerdiode 206 ist. Bei normaler Temperatur ist die Spannung VF 1 so hoch, daß die Gate-Source-Spannung des MOSFET 204 geringer ist als eine Schwellenwertspannung Vth des MOSFET 204. Das bedeutet Vth<(VZ-nVF 1). Daher bleibt der zweite Steuer-MOSFET 204 ausgeschaltet. In der Temperatursensordiodenkette 205 verringert sich die Vorwärtsspannung VF 1 mit ansteigender Temperatur. Wenn daher die Temperatur des Chips anormal anwächst aufgrund einer Überhöhung der Spannung oder des Stroms, welche der Leistungs-MOS 201 behandelt, oder aus anderen Gründen, er höht sich die Gate-Source-Spannung VZ-nVF 1 des zweiten Steuer-MOSFET 204 und übersteigt schließlich die Schwellen wertspannung Vth. Wenn beispielsweise die Gate-Source-Spannung VZ-nVF 1 höher als Vth beim Erreichen einer Temperatur von 150° wird, ergibt sich hieraus das Einschalten des zweiten Steuer-MOSFET 204. Dieses bewirkt das Ausschalten des MOS 200 durch Anlegen eines Hochpegelsignals an die Gate-Elektrode des Leistungs-MOS 201. Auf diese Weise schützt die Schutzeinrichtung dieser Ausführungsform die Einrichtung gegen Überhitzung. Der erste Steuer-MOSFET 203 wird gleichzeitig mit dem Lei stungs-MOS 201 ausgeschaltet. Der durch die Diodenkette 205 fließende Strom verringert sich, da er durch den Widerstand R 1+R 2 begrenzt wird. Mit dieser Stromabnahme verringert sich die Vorwärtsspannung der Diodenkette 205 auf einen verringerten Spannungswert VF 2, und die Gate-Source-Spannung des zweiten Steuer-MOSFET 204 erhöht sich von (VZ-nVF 1) auf (VZ-nVF 2). Der eingeschaltete Zustand des zweiten MOSFET 204 wird daher stabiler. Wenn nach einer Weile die Chiptemperatur abnimmt, erhöht sich infolgedessen die Vorwärtsspannung VF 2 der Diodenkette. Wenn die Chiptemperatur auf einen ausreichend geringen Wert absinkt (auf beispielsweise 110°C), bei welcher die Gate- Source-Spannung (VZ-nVF 2) niedriger wird als Vth, wird der zweite Steuer-MOSFET 204 ausgeschaltet, so daß der Leistungs- MOS 201 wieder eingeschaltet wird. Der erste Steuer-MOSFET 203 wird zur Erzielung der Hysterese- Charakteristik verwendet. Der erste Steuer-MOSFET 203 fügt die Wirkung der Temperaturhysterese durch Änderung des Stromwerts durch die Diodenkette 205 hinzu. Diese herkömmliche Einrichtung verwendet MOSFETs als Tran sistoren zur Steuerung des Leistungs-MOS 201 in Abhängigkeit von der Temperatur. Die Schwellenwertspannung Vth eines MOSFET ist jedoch schwierig zu steuern, und die Streuung der Werte von Vth bei der Herstellung kann bis +0,5 Volt betragen. Daher ist es schwierig, eine genaue Steuerung der Betätigungstemperatur für die thermische Schutzschaltung einzustellen. Eine andere herkömmliche Ausführungsform ist in Electronics, 28. Juni, 1984, Seiten 134 bis 136 beschrieben. Diese Aus führungsform verwendet einen Komparator zur Verbesserung der Temperaturerfassung. Jedoch ist der Aufbau dieser her kömmlichen Einrichtung so kompliziert und so groß dimen sioniert, daß die Herstellung nicht einfach ist. Auch die Herstellungskosten und die Chipgröße sind hoch. Das vierzehnte Ausführungsbeispiel löst diese Schwierig keiten unter Verwendung eines bipolaren Transistors mit der in Fig. 21 gezeigten Struktur. Die Fig. 33 zeigt ein Ersatzschaltbild für eine Einrichtung 201 des vierzehnten Ausführungsbeispiels. In dieser Ein richtung wird ein bipolarer Transistor 208 anstelle des zweiten Steuer-MOSFET 204 der Fig. 39 verwendet. Die Diode 207, welche in Fig. 39 gezeigt ist, ist weggelassen, und ein Strombegrenzungswiderstand R 3 ist mit der Basis des bipolaren Transistors 208 verbunden, damit die Schwellen wertspannung des bipolaren Transistors niedrig ist. Hinsichtlich der anderen Komponenten ist die Einrichtung 201 im, wesentlichen die gleiche wie die herkömmliche Einrichtung in der Fig. 39. Die Einrichtung 201 arbeitet in der gleichen Weise wie die herkömmliche Einrichtung 200 mit der Ausnahme, daß die Funk tion des zweiten Steuer-MOSFET 204 durch den bipolaren Tran sistor 208 übernommen wird. In Abweichung von der herkömmlichen Einrichtung 200 wird bei der Einrichtung 201 des vierzehnten Ausführungsbeispiels die Genauigkeit des Temperaturwerts verbessert, da in einfacher Weise eine genaue Steuerung der Schwellenwertspannung des bipolaren Transistors im Vergleich zu MOSFETs erreicht wird. Die Streuung der Schwellenwertspannung bei einem bipolaren Transistor kann äußerst niedrig bei einigen mV gehalten werden. Der bipolare Transistor 208 besitzt den in Fig. 21 gezeigten Aufbau, so daß die Schwierigkeit eines parasitären Transi stors beseitigt ist. Wahlweise können beide Strukturen, die in den Fig. 18 und 19A gezeigt sind, als bipolarer Tran sistor für den Transistor 208 anstelle der Struktur der Fig. 21 verwendet werden. Die Fig. 34 zeigt eine Abänderung des vierzehnten Ausfüh rungsbeispiels. Bei dieser veränderten Ausführungsform wird ein n-Kanal-MOS als Leistungs-MOS 201 anstelle eines p-Kanal-MOS verwendet. Da die Polarität des Leistungs-MOS entgegengesetzt zu der der Einrichtung 201 in der Fig. 33 ist, verwendet eine Ein richtung 202 der Fig. 34 einen bipolaren Transistor 209 mit entgegengesetzter Polarität anstelle des bipolaren Transi stors 208 und einen MOSFET 210 mit entgegengesetzter Polari tät anstelle des MOSFET 203. Die Schaltungsanordnung ist mit der Oberseite nach unten angeordnet. Jedoch wird die Ein richtung 202 in analoger Weise betrieben und besitzt die gleichen Vorteile. Da ein n-Kanal-MOS für den Leistungs-MOS 201 verwendet wird, ist es möglich, die Chipgröße im Ver gleich zu der mit der p-Kanal-MOS-Einrichtung 201 der Fig. 33 zu verringern.

Claims

1. MOSFET-Einrichtung mit einer Haupt-MOSFET-Komponenten, die Source-, Drain- und Gate-Elektroden aufweist, gekennzeichnet durch eine Schutzschaltung mit einer Monitor-MOSFET-Komponenten (M 2), die eine Gate-Elektrode, eine Source-Elektrode und eine Drain-Elektrode, welche mit der Drain-Elektrode der Haupt-MOSFET-Komponenten (M 1) verbunden ist, aufweist, einen Monitor-Widerstand (Rs), der zwischen die Source-Elektroden der Haupt- und Monitor-MOSFET-Komponenten (M 1, M 2) geschal tet ist, eine erste Abzweigleitung, welche die Gate-Elektroden der Haupt- und Monitor-MOSFET-Komponenten (M 1, M 2) ver bindet, und einen Schutztransistor (T 1; T 2; T 3; T 4; Tr 1; Tr 2) mit einer ersten Elektrode, die mit der Gate-Elektrode der Haupt-MOSFET-Komponenten (M 1) verbunden ist, einer zwei ten Elektrode und einer Steuerelektrode, die mit einem Ver bindungspunkt zwischen dem Monitor-Widerstand (Rs) und der Source-Elektrode der Monitor-MOSFET-Komponenten (M 2) ver bunden ist.

2. MOSFET-Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Haupt- und Monitor-MOSFET-Komponenten (M 1, M 2) auf einem Halbleitersubstrat (2) gebildet sind, welches mit mehreren Zellen versehen ist, von denen jede ein vertikales MOSFET-Element bildet, und ein Hauptbestandteil der Zellen zur Bildung der Haupt-MOSFET-Komponenten (M 1) angeordnet sind und ein geringer Anteil der Zellen zur Bildung der Mo nitor-MOSFET-Komponenten (M 2) angeordnet sind.

3. MOSFET-Einrichtung nach Anspruch 1 oder 2, dadurch ge kennzeichnet, daß die Schutzschaltung mit der Haupt-MOSFET- Komponenten (M 1) in einer integrierten Schaltung integriert ist.

4. MOSFET-Einrichtung nach einem der Ansprüche 1 bis 3, da durch gekennzeichnet, daß die Source-Elektrode der Haupt- MOSFET-Komponenten (M 1) mit einem geerdeten Source-Anschluß (S) verbunden ist, und daß eine Last (RL) an einen Drain- Anschluß (D) anschließbar ist, welcher mit den Drain-Elek troden der Haupt- und Monitor-MOSFET-Komponenten (M 1, M 2) verbunden ist.

5. MOSFET-Einrichtung nach einem der Ansprüche 1 bis 4, da durch gekennzeichnet, daß die zweite Elektrode des Schutz transistors (T 1; T 2; T 3; T 4; Tr 1; Tr 2) mit der Source-Elek trode der Haupt-MOSFET-Komponenten (M 1) verbunden ist.

6. MOSFET-Einrichtung nach einem der Ansprüche 1 bis 5, da durch gekennzeichnet, daß der Schutztransistor ein Feld effekttransistor ist, dessen Gate-Elektrode die Steuer elektrode ist.

7. MOSFET-Einrichtung nach einem der Ansprüche 1 bis 6, da durch gekennzeichnet, daß der Schutztransistor ein Metall- Gate-FET ist.

8. MOSFET-Einrichtung nach einem der Ansprüche 1 bis 6, da durch gekennzeichnet, daß der Schutztransistor ein Sperr schicht-FET ist.

9. MOSFET-Einrichtung nach einem der Ansprüche 1 bis 6, da durch gekennzeichnet, daß der Schutztransistor als Halb leiterfilm ausgebildet ist, der auf einer Isolierschicht auf dem Halbleitersubstrat gebildet ist.

10. MOSFET-Einrichtung nach einem der Ansprüche 1 bis 9, da durch gekennzeichnet, daß der Schutztransistor in einem Polysilikonfilm gebildet ist, der auf dem Halbleitersubstrat und isoliert vom Halbleitersubstrat gebildet ist, daß der Monitor-Widerstand ein Filmwiderstand ist, der in einer Polysilikonschicht gebildet ist, welche auf dem Halbleiter substrat und isoliert vom Halbleitersubstrat gebildet ist, und daß jede der Gate-Elektroden der Haupt- und Monitor- MOSFET-Komponenten eine Polysilikonschicht ist, die auf dem Halbleitersubstrat und isoliert vom Halbleitersubstrat gebildet ist.

11. MOSFET-Einrichtung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die erste Abzweigleitung einen Drain-Widerstand (RI 2) aufweist, welcher zwischen die Gate- Elektroden der Haupt- und Monitor-MOSFET-Komponenten (M 1, M 2) geschaltet ist.

12. MOSFET-Einrichtung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß der Schutztransistor als n-Kanal- MOSFET in einer Polysilikonschicht gebildet ist, die auf dem Halbleitersubstrat und isoliert vom Halbleitersubstrat geformt ist.

13. MOSFET-Einrichtung nach einem der Ansprüche 1 bis 11, da durch gekennzeichnet, daß der Schutztransistor ein p-Kanal- MOSFET ist, dessen Gate-Elektrode die Steuerelektrode ist, und daß die zweite Elektrode des Schutztransistors mit einem Gate-Anschluß (G) der MOSFET-Einrichtung verbunden ist.

14. MOSFET-Einrichtung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß der Schutztransistor ein bipola rer Transistor ist, dessen Basiselektrode die Steuerelektrode ist, dessen Kollektorelektrode die erste Elektrode ist, und dessen Emitterelektrode die zweite Elektrode ist.

15. MOSFET-Einrichtung nach Anspruch 14, dadurch gekenn zeichnet, daß der als bipolarer Transistor ausgebildete Schutztransistor ein Polysilikontransistor ist, mit einer Polysilikonschicht, welche auf dem Halbleitersubstrat und isoliert vom Halbleitersubstrat gebildet ist.

16. MOSFET-Einrichtung nach Anspruch 14, dadurch gekenn zeichnet, daß der als bipolarer Transistor ausgebildete Schutztransistor ein bipolarer Lateraltransistor ist, der im Halbleitersubstrat gebildet ist, daß das Halbleiter substrat eine obere Substratschicht mit einem ersten Leit fähigkeitstyp aufweist, daß der bipolare Transistor einen ersten Basisbereich eines zweiten Leitfähigkeitstyps auf weist, der sich in die obere Substratschicht, ausgehend von einer oberen Oberfläche des Halbleitersubstrats, erstreckt, daß ein zweiter Basisbereich vom zweiten Leitfähigkeitstyp sich in den ersten Basisbereich von der oberen Oberfläche des Halbleitersubstrats erstreckt und eine Verunreinigungs konzentration aufweist, die höher ist als die des ersten Basisbereichs, daß ein Emitterbereich vom ersten Leitfähig keitstyp sich in den zweiten Basisbereich von der oberen Oberfläche des Halbleitersubstrats aus erstreckt, und daß ein Kollektorbereich des ersten Leitfähigkeitstyps sich in den ersten Basisbereich von der oberen Oberfläche des Halb leitersubstrats erstreckt und den zweiten Basisbereich berührt.

17. MOSFET-Einrichtung nach einem oder mehreren der Ansprü che 1 bis 16, dadurch gekennzeichnet, daß der Monitorwider stand ein Halbleiterwiderstand ist, der im ersten Basis bereich unter dem Kollektorbereich gebildet ist.

18. MOSFET-Einrichtung nach einem der Ansprüche 1 bis 17, da durch gekennzeichnet, daß die Schutzschaltung ferner einen Drainspannungssensorwiderstand aufweist, der zwischen die Drain-Elektrode der Haupt-MOSFET-Komponente (M 1) und den Verbindungspunkt zwischen dem Monitorwiderstand und der Source-Elektrode der Monitor-MOSFET-Komponente (M 2) geschal tet ist.

19. MOSFET-Einrichtung nach Anspruch 18, dadurch gekenn zeichnet, daß der Monitorwiderstand und der Drainspannungs sensorwiderstand so bemessen sind, daß ein Quotient, dessen Zähler gleich einem aus der Multiplikation des Widerstands werts des Drainspannungssensorwiderstands mit einem Verhält nis der Anzahl der Zellen der Haupt-MOSFET-Komponenten zur Anzahl der Zellen der Monitor-MOSFET-Komponenten erhaltenen Produkte ist, und dessen Nenner gleich dem Vierfachen des Quadrats eines Widerstandswerts des Monitorwiderstands ist, gleich oder geringer ist als eine maximal zulässige Belast barkeit der Haupt-MOSFET-Komponente ist.

20. MOSFET-Einrichtung nach Anspruch 18 oder 19, dadurch gekennzeichnet, daß die Schutzschaltung ferner eine Über stromschutzeinrichtung aufweist zum Ausschalten der Haupt- MOSFET-Komponenten (M 1) durch Verringerung einer Gate-Source- Spannung der Haupt-MOSFET-Komponenten, unabhängig von einer Drain-Source-Spannung der Haupt-MOSFET-Komponenten, wenn ein Drainstrom der Haupt-MOSFET-Komponenten einen vorbe stimmten Wert überschreitet.

21. MOSFET-Einrichtung nach Anspruch 20, dadurch gekenn zeichnet, daß die Überstromschutzeinrichtung eine dritte MOSFET-Komponente (M 3) aufweist, deren Drain-Elektrode mit der Drain-Elektrode der Haupt-MOSFET-Komponenten (M 1) ver bunden ist, daß ein dritter Widerstand (R 3) zwischen eine Source-Elektrode der dritten MOSFET-Komponenten (M 3) und der Source-Elektrode der Haupt-MOSFET-Komponenten (M 1) ge schaltet ist, daß ein zweiter Transistor (Tr 2) eine erste Elektrode aufweist, die mit der Gate-Elektrode der Haupt- MOSFET-Komponenten (M 1) verbunden ist, daß eine zweite Elektrode des zweiten Transistors mit der Source-Elektrode der Haupt-MOSFET-Komponenten (M 1) verbunden ist, und daß eine Steuerelektrode des zweiten Transistors mit einem Ver bindungspunkt zwischen dem dritten Widerstand (R 3) und der Source-Elektrode der dritten MOSFET-Komponenten (M 3) verbun den ist.

22. MOSFET-Einrichtung nach Anspruch 19, dadurch gekenn zeichnet, daß die Schutzschaltung ferner einen dritten Feld effekttransistor (M 4) aufweist, welcher zwischen die Drain- Elektrode der Haupt-MOSFET-Komponenten (M 1) und den Drain- Spannungssensorwiderstand (R 1) geschaltet ist, und dessen Drain- und Gate-Elektroden miteinander verbunden sind.

23. MOSFET-Einrichtung nach Anspruch 19, dadurch gekenn zeichnet, daß die Schutzschaltung ferner eine erste Zener diode (ZD 1) aufweist, die zwischen die Drain-Elektrode der Haupt-MOSFET-Komponenten (M 1) und den Drain-Spannungssensor widerstand (R 1) geschaltet ist.

24. MOSFET-Einrichtung nach Anspruch 23, dadurch gekenn zeichnet, daß die Schutzschaltung ferner eine zweite Zener diode (ZD 2) aufweist, die zwischen den Drain-Spannungssensor widerstand (R 1) und die Source-Elektrode der Haupt-MOSFET- Komponenten (M 1) geschaltet ist, daß eine Kathode der zwei ten Zenerdiode mit dem Drain-Spannungssensorwiderstand (R 1) verbunden ist, und eine Anode der zweiten Zenerdiode mit der Source-Elektrode der Haupt-MOSFET-Komponenten (M 1) verbunden ist, und daß ein zusätzlicher Widerstand (R 4) zwischen den Verbindungspunkt zwischen dem Monitorwiderstand (R 2) und der Source-Elektrode der Monitor-MOSFET-Komponenten (M 2) und einem Knotenpunkt zwischen dem Drain-Spannungs sensorwiderstand (R 1) und der zweiten Zenerdiode (ZD 2) ge schaltet ist.

25. MOSFET-Einrichtung nach Anspruch 24, dadurch gekenn zeichnet, daß die Schutzschaltung ferner eine dritte Zener diode (ZD 3) aufweist, deren Kathode mit der Drain-Elektrode der Haupt-MOSFET-Komponenten (M 1) verbunden ist, und deren Anode mit der Source-Elektrode der Haupt-MOSFET-Komponenten (M 1) verbunden ist.

26. MOSFET-Einrichtung nach Anspruch 19, dadurch gekenn zeichnet, daß die Schutzschaltung ferner eine Zenerdiode aufweist, welche zwischen den Drain-Spannungssensorwiderstand und die Source-Elektrode der Haupt-MOSFET-Komponenten ge schaltet ist, und deren Kathode mit dem Drain-Spannungs sensorwiderstand verbunden ist, und deren Anode mit der Source-Elektrode der Haupt-MOSFET-Komponenten verbunden ist, und daß ein zusätzlicher Widerstand zwischen den Verbin dungspunkt zwischen Monitorwiderstand und Source-Elektrode der Monitor-MOSFET-Komponenten und einen Knotenpunkt zwi schen Drain-Spannungssensorwiderstand und der Zenerdiode geschaltet ist.

27. MOSFET-Einrichtung mit einer Haupt-MOSFET-Komponenten zum Betreiben einer Last und mit einer Schutzeinrichtung, welche gekennzeichnet ist durch
eine erste Einrichtung zur Erfassung einer Drain-Source- Spannung (VDS) und eines Drain-Stroms (ID) der Haupt-MOSFET- Komponenten, einer zweiten Einrichtung zum Ausschalten der Haupt-MOSFET-Komponenten bei sinkender Gate-Source-Spannung (VGS) der Haupt-MOSFET-Komponenten, wenn die Drain-Source- Spannung (VDS) und der Drain-Strom (ID) die Bedingung er füllen, daß der Drain-Strom (ID) größer ist als eine Summe eines durch Multiplikation der Drain-Source-Spannung (VDS) mit einer ersten Größe (A) erhaltenen Produkts und einer zweiten Größe (B), wobei die erste Größe (A) eine negative Konstante und die zweite Größe (B) eine positive Konstante sind, und daß die erste und zweite Größe so bestimmt sind, daß die Bedingung erfüllt ist, daß ein Quotient, dessen Zähler gleich dem negativen Quadrat der zweiten Größe und dessen Nenner gleich der ersten Größe, multipliziert mit vier, sind, gleich oder geringer ist als eine maximal zuläs sige Belastbarkeit der Haupt-MOSFET-Komponenten.

28. MOSFET-Einrichtung nach Anspruch 27, dadurch gekenn zeichnet, daß die Schutzeinrichtung eine Überstromschutz einrichtung aufweist zur Verringerung der Gate-Source-Span nung (VGS), unabhängig von der Drain-Source-Spannung (VDS), wenn der Drain-Strom (ID) größer als ein vorbestimmter Wert ist.

29. MOSFET-Einrichtung nach Anspruch 27, dadurch gekenn zeichnet, daß die Schutzeinrichtung eine dritte Einrich tung zum Verhindern einer Funktion der zweiten Einrichtung in einem Spannungsbereich aufweist, in welchem die Drain- Source-Spannung (VDS) größer ist als ein vorbestimmter Spannungswert, wenn der Drain-Strom (ID) geringer ist als ein vorbestimmter Stromwert, und der zweiten Einrichtung ge stattet, die Gate-Source-Spannung (VGS) in diesem Spannungs bereich zu verringern, wenn der Drain-Strom (ID) größer ist als der vorbestimmte Stromwert.

30. Leistungs-MOSFET-Einrichtung, gekennzeichnet durch

- eine Haupt-MOSFET-Komponente vom vertikalen Typ mit einer obersten, als Drain-Bereich wirkenden Substratschicht eines ersten Leitfähigkeitstyps an einem Halbleiter substrat, eines Körperbereichs von einem zweiten Leit fähigkeitstyp, der sich - ausgehend von der oberen Ober fläche der obersten Substratschicht - in die Substrat schicht erstreckt, und mit einem Sourcebereich vom ersten Leitfähigkeitstyp, der sich in den Körperbereich von der obersten Oberfläche erstreckt, und
- einen bipolaren Transistor vom Lateraltyp mit einem ersten Basisbereich vom zweiten Leitfähigkeitstyp, der sich in die oberste Substratschicht von der obersten Oberfläche aus erstreckt, einem zweiten Basisbereich vom zweiten Leit fähigkeitstyp, welcher sich in den ersten Basisbereich von der obersten Oberfläche aus erstreckt und eine Ver unreinigungskonzentration aufweist, die höher ist als die des ersten Basisbereichs, und welcher als Basis des bipo laren Transistors dient, einem Emitterbereich vom ersten Leitfähigkeitstyp, der sich in den zweiten Basisbereich von der obersten Oberfläche aus erstreckt, und einem Kollektorbereich vom ersten Leitfähigkeitstyp, der sich in den ersten Basisbereich von der obersten Oberfläche aus erstreckt und den zweiten Basisbereich berührt.