DE10234493B3 - Anordnung zur Erzeugung eines Spannungssense-Signales in einem Leistungshalbleiterbauelement - Google Patents
Anordnung zur Erzeugung eines Spannungssense-Signales in einem Leistungshalbleiterbauelement Download PDFInfo
- Publication number
- DE10234493B3 DE10234493B3 DE10234493A DE10234493A DE10234493B3 DE 10234493 B3 DE10234493 B3 DE 10234493B3 DE 10234493 A DE10234493 A DE 10234493A DE 10234493 A DE10234493 A DE 10234493A DE 10234493 B3 DE10234493 B3 DE 10234493B3
- Authority
- DE
- Germany
- Prior art keywords
- source
- voltage
- drain
- arrangement according
- power semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 title abstract 2
- 238000001465 metallisation Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Die Erfindung betrifft eine Anordnung zur Erzeugung eines Niederspannungssignals (V¶SOURCE¶), das zu der zwischen Source (S) und Drain (D) eines Leistungstransistors anliegenden Hochspannung proportional ist. Hierzu befindet sich in einem Spannungssense-Bereich (II) ein kapazitiver Spannungsteiler aus der Source-Gate-Kapazität als Niederspannungsabgriff und der Source-Drain-Kapazität als Hochspannungselement.
Description
- Anordnung zur Erzeugung eines Spannungssense-Signales in einem Leistungshalbleiterbauelement
- Die vorliegende Erfindung betrifft eine Anordnung zur Erzeugung eines zu einer zwischen Source und Drain eines Leistungshalbleiterbauelementes, insbesondere eines Leistungstransistors, anliegenden Hochspannung proportionalen Niederspannungssignales, mit einem Halbleiterkörper, in dem das.
- Leistungshalbleiterbauelement ausgebildet ist.
- In zahlreichen Anwendungen von Leistungshalbleiterbauelementen, insbesondere Leistungstransistoren oder auch IGBTs, muss die zwischen Drain und Source bzw. Kollektor und Emitter anliegende Hochspannung überwacht werden, um den genauen Spannungsverlauf kontrollieren und gegebenenfalls vor einer Zerstörung des Leistungshalbleiterbauelementes eingreifen zu können, vgl. z. B.
DE 197 04 861 A1 . Hierzu muss ein zu der zwischen Drain und Source anliegenden Hochspannung möglichst proportionales Niederspannungssignal, ein so genanntes Spannungs-Sensesignal, gewonnen werden, das einer die zwischen Drain und Source anliegende Hochspannung steuernden Einheit, beispielsweise einem Control-IC, zugeführt wird. In dem Control-IC wird dann der Zeitpunkt detektiert, in welchem die Spannung über dem Leistungshalbleiterbauelement bzw. dessen Halbleiterkörper oder Chip zusammenbricht oder ansteigt. Beispielsweise ist es so möglich, genau den Verlauf des Gatespannungsanstieges bzw. – abfalles aus EMV-Gründen zu verlangsamen, wenn ein durch den Leistungstransistor realisierter Sehalter tatsächlich zu schalten beginnt. Ohne ein den Verlauf der Hochspannung zwischen Drain und Source anzeigendes Spannungssense-Signal lässt sich dieser Zeitpunkt nicht erkennen, da das so genannte "Millerplateau" im Spannungsverlauf, an welchem der Schalter tatsächlich schaltet, von dessen Einsatzspannung, Laststrom und Temperatur abhängt. Wird jedoch ein zu der zwischen Drain und Source anliegenden Hochspannung proportionales Spannungssense-Signal erzeugt, so ist eine adaptive Kontrolle des Schaltzeitpunktes des durch den Leistungstransistor realisierten Schalters möglich. - Eine weitere Anwendungsmöglichkeit für eine Anordnung zur Erzeugung eines zu einer zwischen Source und Drain eines Leistungstransistors anliegenden Hochspannung proportionalen Niederspannungssignales als Spannungssense-Signal ist in der Detektion des Spannungsnulldurchganges eines durch den Leistungstransistor realisierten Schalters zusehen. Durch Detektion des Spannungsnulldurchganges können beispielsweise resonante oder quasi-resonante Schaltungstopologien realisiert werden.
- Weiterhin kann mit Hilfe eines Spannungssense-Signales als ein zur Hochspannung zwischen Drain und Source proportionales Signal auch eine Überwachung einer Zwischenkreisspannung vorgenommen werden, um beispielsweise bei Schaltnetzteilen rechtzeitig das gesamte Gerät abschalten zu können, bevor darin verwendete Leistungstransistoren durch Induktivitäten einen Avalanche-Durchbruch erfahren. Dies könnte geschehen, wenn bei einer zu hohen Zwischenkreisspannung der Haupttransistor des Schaltnetzteiles einschaltet und die Summe aus der Zwischenkreisspannung und der Flybackspannung des Schaltnetzteiles mit Flyback-Converter die Durchbruchspannung des Haupttransistors übersteigt.
- Es besteht also ein erheblicher Bedarf an einer Anordnung, mit der ein zur Hochspannung zwischen Drain und Source proportionales Niederspannungssignal als Spannungssense-Signal erzeugt werden kann. Für eine solche Anordnung wird bisher zur Spannungsdetektion ein externer Widerstands- und/oder kapazitiver Spannungsteiler eingesetzt, was zusätzliche Bauteile bzw. Komponenten erforderlich macht und zu einem hohen Bestückungsaufwand beiträgt.
- Es ist somit Aufgabe der vorliegenden Erfindung, eine einfach aufgebaute und einen möglichst geringen Aufwand erforderlich machende Anordnung zur Erzeugung eines Niederspannungssignales, das zu einer zwischen Source und Drain eines Leistungshalbleiterbauelementes liegenden Hochspannung proportional ist, zu schaffen.
- Diese Aufgabe wird bei einer Anordnung der eingangs genannten Art erfindungsgemäß dadurch gelöst, dass im Halbleiterkörper parallel zur Source-Drain-Strecke des Leistungshalbleiterbauelements ein kapazitiver Spannungsteiler ausgebildet ist, der aus der seriellen Schaltung einer Source-Gate-Kapazität als Niederspannungsabgriff-Element und einer Source-Drain-Kapazität als Hochspannungselement besteht.
- Bei der erfindungsgemäßen Anordnung wird also zusammen mit dem Leistungshalbleiterbauelement, insbesondere zusammen mit einem Leistungstransistor, ein kapazitiver Spannungsteiler realisiert, der sich aus der seriellen Schaltung der Source-Gate-Kapazität als Niederspannungsabgriff-Element und der Source-Drain-Kapazität als Hochspannungselement zusammensetzt. Da die Source-Drain-Kapazität in Leistungstransistoren einen monoton von der Spannung zwischen Drain und Source abhängigen nichtlinearen Verlauf hat, ergibt sich für die beiden Kapazitäten, also die Source-Drain-Kapazität und die Source-Gate-Kapazität, ein monotones, nichtlineares Teilungsverhältnis.
- Die erfindungsgemäße Anordnung ist ohne weiteres in Niedervolt-, Hochvolt-, Lateral- und Vertikal-Leistungshalbleiterbauelementen, insbesondere Leistungstransistoren, anwendbar, wobei diese Bauelemente „konventionell" oder nach dem Kompensationsprinzip, also als Kompensationsbauelemente mit p- und n-leitenden Gebieten in der Driftstrecke zur Ladungskompensation ausgeführt sein können. Die Anwendung bei Kompensations bauelementen ist jedoch besonders vorteilhaft, da bei diesen die Source-Drain-Kapazität und damit die Ausgangskapazität bei relativ großen Source-Drain-Spannungen einen sehr kleinen, konstanten Wert annimmt. Das Spannungssense-Signal, das aus der Source-Gate-Kapazität gewonnen ist, bildet bei Source-Drain-Spannungen von über 100 V hier dann praktisch eine lineare Funktion der Source-Drain-Spannung.
- Die Höhe des Spannungssense-Signales kann mittels des Verhältnisses aus der Source-Gate-Kapazität zur Source-Drain-Kapazität eingestellt werden, um so zum Beispiel in vorteilhafter Weise mit der Eingangsspannungsfestigkeit eines Niedervolt-Control-ICs, also der Steuereinheit für den Leistungstransistor, zu harmonisieren. Die jeweiligen Kapazitäten lassen sich ohne weiteres durch Variation der Gatefläche über dem Sourcegebiet mittels Öffnungen in der Gateelektrode und/oder durch Variation der Dicke der Gate-Isolierschicht anpassen.
- Die Auslesung des Spannungssense-Signales in dem Control-IC kann beispielsweise durch Messung des Spannungsabfalles an einer parallel geschalteten Eingangskapazität oder einem Widerstand erfolgen. Wird kapazitiv ausgelesen, so können entsprechend Informationen über Wechselstrom- und Gleichstromsignale erhalten werden, die zwischen Source und Drain des Leistungshalbleiterbauelementes anliegen. Allerdings tritt dann zwischen dem Einschalten und dem Ausschalten eine Hysteresekurve auf. Wird dagegen über einen Widerstand ausgelesen, so werden nur Informationen über Spannungsänderungen ermittelt, da das Spannungssense-Signal nach Spannungsänderungen zeitlich auf Null abklingt. Für eine Detektion des Schaltzeitpunktes eines durch das Leistungshalbleiterbauelement gebildeten Schalters ist diese Information ausreichend. Mit ihr kann auch die Hysterese gegebenenfalls eliminiert werden.
- Die erfindungsgemäße Anordnung ist ohne weiteres zu realisieren, da für sie keine zusätzlichen Masken bzw. zusätzlichen Maskierungsschritte benötigt werden. Vorzugsweise wird im Bereich des kapazitiven Spannungsteilers, also im so genannten "Sensebereich" eine vom Gate des eigentlichen Leistungshalbleiterbauelementes, insbesondere Leistungstransistors, abgetrennte Gateelektrode über ein Kontaktloch in einer Isolierschicht mit Source des Leistungshalbleiterbauelementes verbunden. Bei einem n-leitenden Halbleiterkörper wird das Spannungssense-Signal an p-leitenden Wannen erhalten. Eine Drainelektrode des kapazitiven Spannungsteilers ist mit Drain des Leistungshalbleiterbauelementes bzw. Leistungstransistors verbunden.
- Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
-
1 eine schematische Schnittdarstellung der erfindungsgemäßen Anordnung, -
2 ein Ersatzschaltbild für die Anordnung von1 , -
3 bis5 verschiedene Diagramme zur Erläuterung eines Einschalt- und Ausschaltvorganges mit kapazitivem Auslesen des Spannungssense-Signales, und -
6 eine schematische Draufsicht der erfindungsgemäßen Anordnung in einer Lateralstruktur. -
1 zeigt einen Halbleiterkörper1 aus einem n+-leitenden Substrat2 , auf dem eine n–-leitende epitaktische Schicht3 aufgebracht ist. Für das Halbleitersubstrat1 wird in bevorzugter Weise Silizium verwendet. Es können aber auch andere Materialien, wie beispielsweise SiC und so weiter, eingesetzt werden. - In der n-dotierten Schicht
3 können sich p-leitende Kompensationsgebiete4 (strichliert angedeutet) befinden, die alternierend mit n-dotierten Gebieten der Schicht3 angeordnet sind und für Ladungskompensation sorgen. Das heißt, n- und pleitende Gebiete wechseln einander ab. Die Vorteile einer solchen Ladungskompensation, insbesondere hinsichtlich einer Verringerung des Einschaltwiderstandes sind an sich bekannt. Die vorliegende Erfindung ist in gleicher Weise auf Leistungshalbleiterbauelemente mit und ohne Kompensationsgebiete anwendbar. Auf die speziell mit Kompensationsgebieten zu erzielenden Vorteile wurde jedoch bereits oben hingewiesen. - In die epitaktische Schicht
3 sind im Bereich von deren Oberfläche p-leitende Wannen5 eingebracht. In den Wannen5 ist außer den Randzellen eine n+-leitende Sourcezone6 vorgesehen. Es sei angemerkt, dass die angegebenen Leitungstypen auch jeweils gerade umgekehrt sein können. Das heißt, das Substrat2 und die Schicht3 können p-leitend, die Wannen5 n-leitend und die Sourcezone6 p-leitend sein. - Auf der Oberfläche der epitaktischen Schicht
3 ist eine Isolierschicht7 mit Gateoxid7a und Zwischenoxid7b aus beispielsweise Siliziumdioxid und/oder Siliziumnitrid vorgesehen. In diese Isolierschicht7 sind Gateelektroden8 und Feldplatten9 aus vorzugsweise hochdotiertem polykristallinem Silizium eingelagert. - Schließlich sind in
1 in einem linken Transistorbereich I noch eine Sourcemetallisierung10 und in einem rechten Bereich II eine Spannungssense-Metallisierung11 vorgesehen. Beide Metallisierung10 und11 können beispielsweise aus Aluminium bestehen. - Auf der Rückseite des Halbleitersubstrates
2 befindet sich noch eine Drainmetallisierung12 aus beispielsweise ebenfalls Aluminium. Die Drainmetallisierung12 überdeckt dabei sowohl den Transistorbereich I als auch den Spannungssense-Bereich II. - Die Sourcemetallisierung
10 ist über ein Kontaktloch in der Isolierschicht7 , das mit einem Metallstöpsel13 aus beispielsweise Aluminium gefüllt ist, mit der Gateelektrode8 im Spannungssense-Bereich II verbunden. Die in diesem Spannungssense-Bereich II vorhandenen Gateelektroden8 können zusammenhängend gestaltet sein. Auch ist es möglich, in dem Bereich II die p-leitenden Wannen5 mit Sourcezonen6 zu versehen. Dies muss aber nicht der Fall sein. Das heißt, hier sind die Sourcezonen6 optional vorhanden. Aus diesem Grund ist in dem Spannungssense-Bereich II auch nur eine Sourcezone6 zeichnerisch dargestellt. - Im Transistorbereich I ist die Sourcemetallisierung
10 mit einem Sourceanschluss S verbunden, während die Gateelektrode8 an einen Gateanschluss G angeschlossen ist. Weiterhin ist im Spannungssense-Bereich II die Spannungssense-Metallisierung11 mit einem Spannungssense-Anschluss VS verbunden. - Die Drainmetallisierung
12 ist an einen Drainanschluss D angeschlossen. - Der Spannungssense-Anschluss VS kann an eine Niedervolt-Control-Einheit
14 angeschlossen sein. Diese Einheit14 kann zusammen mit der beschriebenen Anordnung in einem IC enthalten sein. -
2 zeigt ein Ersatzschaltbild für die Anordnung von1 . Die Kapazität C1 zwischen Sourceanschluss S und Spannungssense-Anschluss VS wird im Wesentlichen durch die Kapazität der Isolierschicht7 zwischen der Gateelektrode8 und der p-Wanne5 gebildet, während die Kapazität C2 zwischen dem Span nungssense-Anschluss VS und Drain durch den pn-Übergang zwischen der Wanne5 und der Schicht3 entsteht. - Die Gatefläche im Spannungssense-Bereich II kann durch Variation der Größe von Öffnungen
15 für die Spannungssense-Metallisierung11 eingestellt werden. Ebenso lässt sich die Dicke des Gateoxids, also die Dicke des Gateoxids7a der Isolierschicht7 unterhalb der Gateelektroden8 verändern. Durch diese Änderungen ist es möglich, das Verhältnis zwischen der Source-Gate-Kapazität und der Source-Drain-Kapazität so einzustellen, dass das Spannungssense-Signal am Spannungssense-Anschluss VS die gewünschte Höhe hat, um mit der Eingangsspannungsfestigkeit der Niedervolt-Control-Einheit14 zu harmonisieren. - Die Auslesung des Spannungssense-Signales in der Niedervolt-Control-Einheit
14 erfolgt vorzugsweise durch Messung von dessen Spannungsabfall an einer parallel geschalteten Eingangskapazität C oder einem Widerstand R. - Wird kapazitiv, also über die Eingangskapazität C in der Control-Einheit
14 ausgelesen, so werden Informationen über Gleichstrom- und Wechselstromsignale erhalten, wobei zwischen Einschalten und Ausschalten eine Hysteresekurve vorliegt. - Beispielsweise zeigt
3 in einer Strichlinie die zwischen Sourceanschluss S und Drainanschluss D liegende Drainspannung VDRAIN und in einer Volllinie die Spannungssense-Spannung VS (VSOURCE) in Abhängigkeit von der Zeit, während die4 und5 den Verlauf des Spannungssense-Signales VSOURCE in Abhängigkeit von der Source-Drain-Spannung VDRAIN für einen Einschaltvorgang („Einschalten" obere beide Kurven) und einen Ausschaltvorgang („Ausschalten" untere beide Kurven) des Leistungstransistors im Bereich I bei unterschiedlichen Spannungssteilheiten (4 : dV/dt = 600 V/10 ns in Strichlinie und dV/dt = 600 V/100 ns in Volllinie;5 : dV/dt = 600 V/10 ns in Strichlinie) für einen hohen Sensewiderstand (4 ) bzw. niedrigen Sensewiderstand (5 ) veranschaulichen. -
6 zeigt die erfindungsgemäße Anordnung in einer Draufsicht auf eine Lateralstruktur. Der Metallstöpsel13 ist auch hier zwischen der Sourcemetallisierung10 im Transistorbereich I und der Gateelektrode8 im Spannungssense-Bereich II geführt. Die Kompensationsgebiete4 können – wie im Übrigen auch bei der Vertikalstruktur der1 – floatend (vgl.6 ) oder aber auch an die p-Wannen5 angeschlossen (vgl.1 ) sein. Anstelle von säulenförmigen Kompensationsgebieten4 können auch kugelförmige Kompensationsgebiete4' vorhanden sein. -
- 1
- Halbleiterkörper
- 2
- Halbleitersubstrat
- 3
- epitaktische Schicht
- 4, 4'
- Kompensationsgebiete
- 5
- p-Wannen
- 6
- Sourcezone
- 7
- Isolierschicht
- 7a
- Gateoxid
- 7b
- Zwischenoxid
- 8
- Gateelektroden
- 9
- Feldplatten
- 10
- Sourcemetallisierung
- 11
- Spannungssense-Metallisierung
- 12
- Drainmetallisierung
- 13
- Kontaktstöpsel
- 14
- Niedervolt-Control-IC
- 15
- Öffnung
- I
- Transistorbereich
- II
- Spannungssense-Bereich
- VS
- Spannungssense-Anschluss
- G
- Gateanschluss
- S
- Sourceanschluss
- D
- Drainanschluss
- C1, C2, C
- Kapazitäten
- R
- Widerstand
Claims (10)
- Anordnung zur Erzeugung eines zu einer zwischen Source (S) und Drain (D) eines Leistungshalbleiterbauelements (vgl. Bereich I) insbesondere eines Leistungstransistors, anliegenden Hochspannung proportionalen Niederspannungssignales (VSOURCE) mit einem Halbleiterkörper (
1 ), in dem das Leistungshalbleiterbauelement ausgebildet ist, dadurch gekennzeichnet, dass im Halbleiterkörper (1 ) parallel zur Source-Drain-Strecke des Leistungshalbleiterbauelements ein kapazitiver Spannungsteiler (C1, C2) vorgesehen ist, der aus der seriellen Schaltung einer Source-Gate-Kapazität als Niederspannungsabgriff-Element und einer Source-Drain-Kapazität als Hochspannungselement besteht. - Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass das Verhältnis zwischen der Source-Gate-Kapazität und der Source-Drain-Kapazität durch Variation der Gatefläche (vgl. 8) über einer Sourcezone (
6 ) mittels Öffnungen (15 ) und/oder Variation der Dicke einer Gate-Isolierschicht (7 ) einstellbar ist. - Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass eine Spannungssense-Metallisierung (
11 ), an der das Niederspannungssignal (VSOURCE) abgegriffen wird, mit einem Niedervolt-Control-IC (14 ) verbunden ist. - Anordnung nach Anspruch 3, dadurch gekennzeichnet, dass im Niedervolt-Control-IC (
14 ) das Niederspannungssignal (VSOURCE) über einer Eingangskapazität (C) und/oder über einem Widerstand (R) ausgelesen wird. - Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass in einem Spannungssense-Bereich (II) eine Spannungssense-Metallisierung (
11 ) über einen Kontaktstöpsel (13 ) mit einer Sourcemetallisierung (10 ) in einem Transistorbereich (I) verbunden ist. - Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Leistungshalbleiterbauelement ein Kompensationsbauelement ist.
- Anordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Leistungshalbleiterbauelement ein Vertikalbauelement oder ein Lateralbauelement ist.
- Anordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der Spannungsteiler einen eigenen Abgriff bzw. Anschluss (VS) hat.
- Anordnung nach Anspruch 6, dadurch gekennzeichnet, dass Kompensationsgebiete (
4 ) floatend oder mit Wannen (5 ) des gleichen Leitungstyps wie die Kompensationsgebiete (4 ) verbunden sind. - Anordnung nach Anspruch 9, dadurch gekennzeichnet, dass die Kompensationsgebiete (
4 ,4' ) säulenförmig oder kugelförmig sind.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10234493A DE10234493B3 (de) | 2002-07-29 | 2002-07-29 | Anordnung zur Erzeugung eines Spannungssense-Signales in einem Leistungshalbleiterbauelement |
US10/629,107 US6914297B2 (en) | 2002-07-29 | 2003-07-29 | Configuration for generating a voltage sense signal in a power semiconductor component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10234493A DE10234493B3 (de) | 2002-07-29 | 2002-07-29 | Anordnung zur Erzeugung eines Spannungssense-Signales in einem Leistungshalbleiterbauelement |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10234493B3 true DE10234493B3 (de) | 2004-02-05 |
Family
ID=30010494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10234493A Expired - Fee Related DE10234493B3 (de) | 2002-07-29 | 2002-07-29 | Anordnung zur Erzeugung eines Spannungssense-Signales in einem Leistungshalbleiterbauelement |
Country Status (2)
Country | Link |
---|---|
US (1) | US6914297B2 (de) |
DE (1) | DE10234493B3 (de) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009028049B3 (de) * | 2009-07-28 | 2011-02-24 | Infineon Technologies Ag | Leistungshalbleiterbauelement mit Potenzialsonde, Leistungshalbleiteranordnung mit einem eine Potenzialsonde aufweisenden Leistungshalbleiterbauelement und Verfahren zum Betrieb eines Leistungshalbleiterbauelements mit einer Potenzialsonde |
US8164931B2 (en) | 2008-08-19 | 2012-04-24 | Infineon Technologies Austria Ag | Rectifier circuit with a voltage sensor |
US8455948B2 (en) | 2011-01-07 | 2013-06-04 | Infineon Technologies Austria Ag | Transistor arrangement with a first transistor and with a plurality of second transistors |
US8569842B2 (en) | 2011-01-07 | 2013-10-29 | Infineon Technologies Austria Ag | Semiconductor device arrangement with a first semiconductor device and with a plurality of second semiconductor devices |
US8866253B2 (en) | 2012-01-31 | 2014-10-21 | Infineon Technologies Dresden Gmbh | Semiconductor arrangement with active drift zone |
US9400513B2 (en) | 2014-06-30 | 2016-07-26 | Infineon Technologies Austria Ag | Cascode circuit |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10234493B3 (de) * | 2002-07-29 | 2004-02-05 | Infineon Technologies Ag | Anordnung zur Erzeugung eines Spannungssense-Signales in einem Leistungshalbleiterbauelement |
US8461648B2 (en) * | 2005-07-27 | 2013-06-11 | Infineon Technologies Austria Ag | Semiconductor component with a drift region and a drift control region |
US8110868B2 (en) | 2005-07-27 | 2012-02-07 | Infineon Technologies Austria Ag | Power semiconductor component with a low on-state resistance |
GB2432732A (en) * | 2005-11-24 | 2007-05-30 | Bombardier Transp Gmbh | Operating a converter using voltage measurement |
US7859051B2 (en) * | 2008-08-19 | 2010-12-28 | Infineon Technologies Austria Ag | Semiconductor device with a reduced band gap and process |
US9978848B2 (en) * | 2015-07-17 | 2018-05-22 | Avago Technologies General Ip (Singapore) Pte. Ltd. | UTBB FDSOI split gate devices |
CN113039721A (zh) * | 2018-11-19 | 2021-06-25 | 勃姆巴迪尔运输有限公司 | 电压源变换器和用于电压源变换器的操作的方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19704861A1 (de) * | 1997-02-10 | 1998-08-27 | Daimler Benz Ag | Steuerbare Schalteinrichtung, Anordnung und Verfahren zum Betreiben einer Schalteinrichtung, insbesondere für Leistungshalbleiter |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4893158A (en) * | 1987-06-22 | 1990-01-09 | Nissan Motor Co., Ltd. | MOSFET device |
JP2973588B2 (ja) * | 1991-06-10 | 1999-11-08 | 富士電機株式会社 | Mos型半導体装置 |
DE19918028A1 (de) * | 1999-04-21 | 2000-11-02 | Siemens Ag | Halbleiter-Bauelement |
ITVA20020034A1 (it) * | 2002-05-15 | 2003-11-17 | St Microelectronics Srl | Costituzione di un condensatore integrato di monitoraggio della tensione applicata ad un terminale di un dispositivo di potenza integrato o |
DE10234493B3 (de) * | 2002-07-29 | 2004-02-05 | Infineon Technologies Ag | Anordnung zur Erzeugung eines Spannungssense-Signales in einem Leistungshalbleiterbauelement |
-
2002
- 2002-07-29 DE DE10234493A patent/DE10234493B3/de not_active Expired - Fee Related
-
2003
- 2003-07-29 US US10/629,107 patent/US6914297B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19704861A1 (de) * | 1997-02-10 | 1998-08-27 | Daimler Benz Ag | Steuerbare Schalteinrichtung, Anordnung und Verfahren zum Betreiben einer Schalteinrichtung, insbesondere für Leistungshalbleiter |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8634215B2 (en) | 2008-08-19 | 2014-01-21 | Infineon Technologies Austria Ag | Rectifier circuit with a voltage sensor |
US8164931B2 (en) | 2008-08-19 | 2012-04-24 | Infineon Technologies Austria Ag | Rectifier circuit with a voltage sensor |
US9509228B2 (en) | 2008-08-19 | 2016-11-29 | Infineon Technologies Austria Ag | Rectifier circuit with a voltage sensor |
US8362590B2 (en) | 2009-07-28 | 2013-01-29 | Infineon Technologies Ag | Power semiconductor component including a potential probe |
DE102009028049B3 (de) * | 2009-07-28 | 2011-02-24 | Infineon Technologies Ag | Leistungshalbleiterbauelement mit Potenzialsonde, Leistungshalbleiteranordnung mit einem eine Potenzialsonde aufweisenden Leistungshalbleiterbauelement und Verfahren zum Betrieb eines Leistungshalbleiterbauelements mit einer Potenzialsonde |
US9431382B2 (en) | 2011-01-07 | 2016-08-30 | Infineon Technologies Austria Ag | Semiconductor device arrangement with a first semiconductor device and with a plurality of second semiconductor devices |
US8970262B2 (en) | 2011-01-07 | 2015-03-03 | Infineon Technologies Austria Ag | Semiconductor device arrangement with a first semiconductor device and with a plurality of second semiconductor devices |
US8569842B2 (en) | 2011-01-07 | 2013-10-29 | Infineon Technologies Austria Ag | Semiconductor device arrangement with a first semiconductor device and with a plurality of second semiconductor devices |
US8455948B2 (en) | 2011-01-07 | 2013-06-04 | Infineon Technologies Austria Ag | Transistor arrangement with a first transistor and with a plurality of second transistors |
US9972619B2 (en) | 2011-01-07 | 2018-05-15 | Infineon Technologies Austria Ag | Semiconductor device arrangement with a first semiconductor device and with a plurality of second semiconductor devices |
US8866253B2 (en) | 2012-01-31 | 2014-10-21 | Infineon Technologies Dresden Gmbh | Semiconductor arrangement with active drift zone |
US9530764B2 (en) | 2012-01-31 | 2016-12-27 | Infineon Technologies Dresden Gmbh | Semiconductor arrangement with active drift zone |
US9400513B2 (en) | 2014-06-30 | 2016-07-26 | Infineon Technologies Austria Ag | Cascode circuit |
Also Published As
Publication number | Publication date |
---|---|
US20050024925A1 (en) | 2005-02-03 |
US6914297B2 (en) | 2005-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102007013824B4 (de) | Schaltkreis mit einem Transistor | |
DE102004019886B4 (de) | Integrierte Hochspannungsschaltung | |
DE69525824T2 (de) | Zusammengesetzter Leistungs-MOSFET | |
DE68910458T2 (de) | Monolithischer Zweiwegschalter mit MOS-Leistungstransistoren. | |
EP1175700B1 (de) | Halbleiter-bauelement | |
DE10046668B4 (de) | Elektrische Lastansteuerungsschaltung mit Schutzeinrichtung | |
DE102004057486B4 (de) | Leistungsvorrichtung mit bidirektionaler Pegelverschiebungsschaltung | |
DE10234493B3 (de) | Anordnung zur Erzeugung eines Spannungssense-Signales in einem Leistungshalbleiterbauelement | |
DE4110369C2 (de) | MOS-Halbleiterbauelement | |
DE102011081832B4 (de) | Schaltungsanordnung mit einem einstellbaren Transistorbauelement | |
DE112012004579T5 (de) | Halbleitervorrichtung | |
DE102009032446A1 (de) | Halbleitervorrichtung | |
DE102004059620A1 (de) | Halbleitervorrichtung | |
DE112012001674T5 (de) | Kaskodenschalter mit selbstsperrenden und selbstleitenden Bauelementen und die Schalter umfassende Schaltungen | |
DE102015102878B4 (de) | Elektronische Ansteuerschaltung | |
EP1703559A1 (de) | ESD Schutzschaltung für niedrige Spannungen | |
DE3878655T2 (de) | Dc-ac-brueckenschaltung. | |
DE102016216993A1 (de) | Bootstrap-Kompensierungsschaltung und Leistungsmodul | |
DE102019102371B4 (de) | Transistoranordnung und verfahren zum betreiben einer transistoranordnung | |
WO2015117691A1 (de) | Gleichrichterschaltung mit selbstklemmendem transistor | |
DE1514017A1 (de) | Halbleiteranordnung | |
DE10301693A1 (de) | MOSFET-Schaltung mit reduzierten Ausgangsspannungs-Schwingungen bei einem Abschaltvorgang | |
DE102005045910A1 (de) | Laterales SOI-Bauelement mit einem verringerten Einschaltwiderstand | |
DE19926109A1 (de) | Leistungsschalter | |
DE102006055742A1 (de) | Halbleiterbauelementanordnung mit mehreren zu einer Driftzone benachbart angeordneten Steuerelektroden |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |