DE102012111910B4 - Halbleitervorrichtung, die ein erstes und ein zweites Halbleiterelement aufweist - Google Patents

Halbleitervorrichtung, die ein erstes und ein zweites Halbleiterelement aufweist Download PDF

Info

Publication number
DE102012111910B4
DE102012111910B4 DE102012111910.4A DE102012111910A DE102012111910B4 DE 102012111910 B4 DE102012111910 B4 DE 102012111910B4 DE 102012111910 A DE102012111910 A DE 102012111910A DE 102012111910 B4 DE102012111910 B4 DE 102012111910B4
Authority
DE
Germany
Prior art keywords
region
semiconductor
semiconductor device
trench
body region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012111910.4A
Other languages
English (en)
Other versions
DE102012111910A1 (de
Inventor
Franz Hirler
Ulrich Glaser
Christian Lenzhofer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102012111910A1 publication Critical patent/DE102012111910A1/de
Application granted granted Critical
Publication of DE102012111910B4 publication Critical patent/DE102012111910B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Eine Halbleitervorrichtung (100), aufweisend:
ein erstes Halbleiterelement (101), das einen ersten pn-Übergang zwischen einem ersten Anschluss (102) und einem zweiten Anschluss (103) aufweist;
ein zweites Halbleiterelement (104), das einen zweiten pn-Übergang zwischen einem dritten Anschluss (105) und einem vierten Anschluss (106) aufweist;
einen Halbleiterkörper (110), der das erste Halbleiterelement (101) und das zweite Halbleiterelement (104) monolithisch integriert aufweist; und wobei
der erste und der dritte Anschluss (102, 105) elektrisch mit einem ersten Vorrichtungsanschluss (107) gekoppelt sind;
der zweite und der vierte Anschluss (103, 106) elektrisch mit einem zweiten Vorrichtungsanschluss (108) gekoppelt sind; und
ein Temperaturkoeffizient α1 einer Durchbruchsspannung Vbr1 des ersten pn-Übergangs und ein Temperaturkoeffizient α2 einer Durchbruchsspannung Vbr2 des zweiten pn-Übergangs dasselbe Vorzeichen haben und 0,6 × α1 < α2 < 1,1 × α1 bei einer Temperatur von T = 300 K erfüllen, wobei Vbr2 < Vbr1 gilt.

Description

  • HINTERGRUND
  • Beim Schalten von induktiven Lasten mit hohen Geschwindigkeiten oder während elektrostatischen Entladevorgängen müssen Halbleiterkomponenten, wie beispielhaft in den Druckschriften US 2010 / 0 187 605 A1 sowie US 2010 / 0 059 849 A1 beschriebene Leistungsschalter oder elektrostatische Entladungsvorrichtungen, Energien dissipieren, die in einer Induktivität oder einem geladenen Element gespeichert war. Um sicherzugehen, dass das Halbleiterelement, das dazu bestimmt ist die Energie zu dissipieren, einen entsprechenden Entladungsstrom aufnimmt und um des Weiteren eine Überlastung der Halbleiterelemente, die nicht geeignet sind die Energie zu absorbieren, und Überlastungen in einer Betriebsart, die zur Zerstörung der Vorrichtung führen würde, zu vermeiden, ist eine Abstimmung des Einschaltverhaltens dieser Halbleiterkomponenten gegenüber anderen Halbleiterelementen notwendig.
  • Es ist deshalb erstrebenswert, die Energiedissipation beim Abschalten induktiver Lasten mit hohen Geschwindigkeiten oder während elektrostatischen Entladungsvorgängen zu verbessern.
  • Es ist eine Aufgabe der Erfindung eine solche Halbleitervorrichtung anzugeben.
  • Die Aufgabe wird gelöst durch die Lehre der unabhängigen Patentansprüche. Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform einer Halbleitervorrichtung weist die Halbleitervorrichtung ein erstes Halbleiterelement auf, das einen ersten pn-Übergang zwischen einem ersten Anschluss und einem zweiten Anschluss aufweist. Die Halbleitervorrichtung weist des Weiteren ein zweites Halbleiterelement auf, das einen zweiten pn-Übergang zwischen einem dritten Anschluss und einem vierten Anschluss aufweist. Die Halbleitervorrichtung weist des Weiteren einen Halbleiterkörper auf, der das erste Halbleiterelement und das zweite Halbleiterelement aufweist, wobei die Halbleiterelemente monolithisch integriert sind. Der erste und dritte Anschluss sind mit einem ersten Vorrichtungsanschluss elektrisch gekoppelt. Der zweite und der vierte Anschluss sind mit einem zweiten Vorrichtungsanschluss elektrisch gekoppelt. Ein Temperaturkoeffizient α1 einer Durchbruchsspannung Vbr1 des ersten pn-Übergangs und ein Temperaturkoeffizient α2 einer Durchbruchsspannung Vbr2 des zweiten pn-Übergangs haben das gleiche Vorzeichen und erfüllen die Ungleichung 0,6 × α1 < α2 < 1,1 × α1 bei T = 300 K, wobei Vbr2 < Vbr1.
  • Figurenliste
  • Die in den nachfolgenden Abbildungen gezeigten Elemente sind nicht maßstabsgetreu dargestellt. Ähnliche Bezugskennzeichen kennzeichnen sich entsprechende oder ähnelnde Teile.
  • Die Ausführungsformen sind in den Zeichnungen dargestellt und in der folgenden Beschreibung einzeln erläutert.
    • 1A zeigt eine schematische Darstellung eines Ersatzschaltkreises einer Ausführungsform einer Halbleitervorrichtung, die ein erstes Halbleiterelement und ein zweites Halbleiterelement aufweist.
    • 1B stellt einen schematischen Querschnitt einer Ausführungsform der in 1A dargestellten Halbleitervorrichtung dar.
    • 2 stellt einen schematischen Querschnitt einer Ausführungsform einer Halbleitervorrichtung dar, die ein Zellenfeld eines n-Typ Graben-Feldeffekttransistors (Graben-NFET) und eine Graben-Abtastzelle aufweist.
    • 3 ist eine schematische Darstellung einer Ausführungsform eines Querschnitts einer Halbleitervorrichtung, die ein Zellenfeld eines Graben-NFETs und eine Graben-Abtastzelle aufweist, wobei die Gräben des Graben-NFETs und der Graben-Abtastzelle von verschiedener Tiefe sind.
    • 4 ist eine schematische Darstellung einer Ausführungsform eines Querschnitts einer Superjunction-Vorrichtung (Kompensationsbauelement), die ein Zellenfeld eines Superjunction-Feldeffekttransistors und eine Superjunction-Abtastzelle aufweist.
    • 5 ist eine schematische Darstellung einer Ausführungsform eines Schaltbilds einer Halbleitervorrichtung, die eine erste Diode aufweist, die einen NFET ansteuert, und eine zweite Diode aufweist, die ausgebildet ist, elektrostatischen Entladungsströmen standzuhalten.
    • 6 stellt einen schematischen Querschnitt einer Ausführungsform eines Teils der Halbleitervorrichtung dar, die in 5 dargestellt ist.
    • 7 ist ein schematisches Diagramm, das Ausführungsformen eines lateralen p-Typ Fremdstoffprofils entlang der Linien AA' und BB' der Vorrichtung darstellt, die in 6 dargestellt ist.
    • 8 stellt einen schematischen Querschnitt der Halbleitervorrichtung dar, die in 2 dargestellt ist, wobei die Halbleitervorrichtung mindestens ein zwischengeschaltetes Element aufweist, das elektrisch zwischen die Graben-Abtastzelle und Gateelektroden des Graben-NFETs gekoppelt ist.
    • 9 stellt ein schematisches Schaltbild der Halbleitervorrichtung dar, die in 5 dargestellt ist, wobei die Halbleitervorrichtung ein zwischengeschaltetes Element aufweist, das elektrisch zwischen eine Drain und ein Gate des NFET gekoppelt ist.
    • 10A bis 10C stellen Beispiele von zwischengeschalteten Elementen zur Strombegrenzung dar.
    • 11A bis 11F stellen Beispiele von zwischengeschalteten Elementen zur Gleichrichtung dar.
    • 12A und 12B stellen Beispiele von zwischengeschalteten Elementen zum Schalten dar.
    • 13 stellt eine Ausführungsform von Schaltkreiselementen dar, die elektrisch zwischen Gate und Drain des NFET, der in 5 dargestellt ist, gekoppelt sind.
  • DETAILBESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die Zeichnungen Bezug genommen, die einen Teil dieser Beschreibung bilden und in denen durch Abbildungen bestimmte Ausführungsformen gezeigt werden, in denen die Erfindung betrieben werden kann. Richtungsweisende Ausdrücke wie zum Beispiel „oben“, „unten“, „vorne“, „hinten“, „vorangehend“, „nachfolgend“, „darüber“, „oberhalb“, „unterhalb“ usw. werden mit Bezugnahme auf die Orientierung der beschriebenen Figur(en) benutzt. Da Bestandteile der Ausführungsformen in verschiedenen Orientierungen angeordnet werden können, werden die richtungsbezogenen Ausdrücke nur zur besseren Erläuterung benutzt und sind in keiner Weise als beschränkend zu verstehen.
  • Die Ausdrücke „lateral“ und „horizontal“, die hierin benutzt werden, zielen darauf ab, eine im Wesentlichen zu einer ersten Oberfläche eines Halbleitersubstrats oder Halbleiterkörpers parallele Ausrichtung zu beschreiben. Dabei kann es sich zum Beispiel um die Oberfläche eines Wafers oder eines Chips handeln.
  • Der Ausdruck „vertikal“, der hierin benutzt wird, zielt darauf ab eine Ausrichtung zu beschreiben, die im Wesentlichen senkrecht zur ersten Oberfläche des Halbleitersubstrats oder des Halbleiterkörpers steht.
  • Die hierin verwendeten Ausdrücke „gekoppelt“ und/oder „elektrisch gekoppelt“ erfordern keine direkte Kopplung - zwischengeschaltete Elemente könen zwischen den „gekoppelten“ oder „elektrisch gekoppelten“ Elementen liegen. Zum Beispiel können keines, ein Teil oder alle der zwischengeschalteten Elemente so gesteuert werden, dass eine niederohmige Verbindung zur einen Zeit und eine nicht-niederohmige Verbindung zu einer anderen Zeit zwischen den „gekoppelten“ oder „elektrisch gekoppelten“ Elementen vorliegt. Der Ausdruck „elektrisch verbunden“ zielt darauf ab eine niederohmige elektrische Verbindung zwischen den Elementen, die elektrisch miteinander verbunden sind, zu beschreiben, z.B. eine Verbindung über ein Metall und/oder einen hochdotierten Halbleiter.
  • Die Ausdrücke n-Typ oder n-dotiert werden in dieser Beschreibung benutzt, um einen ersten Leitfähigkeitstyp anzugeben, während p-Typ oder p-dotiert dazu benutzt werden kann, einen zweiten Leitfähigkeitstyp anzugeben. Es ergibt sich von selbst, dass die Halbleitervorrichtung mit entgegengesetzten Dotierstoffrelationen ausgebildet sein kann, so dass der erste Leitfähigkeitstyp p-dotiert und der zweite Leitfähigkeitstyp n-dotiert ist. Des Weiteren stellen einige Figuren relative Dotierstoffkonzentrationen dar, indem sie „-“ oder „+“ neben der Art der Dotierung angeben. Zum Beispiel bedeutet „n-“ eine kleinere Dotierstoffkonzentration als die Dotierstoffkonzentration in einem „n“-Dotierungsgebiet, während ein „n+“-Dotierungsgebiet eine größere Dotierstoffkonzentration als das „n“-Dotierungsgebiet hat. Die Angabe der relativen Dotierstoffkonzentration bedeutet deshalb aber nicht, dass Dotierungsgebiete mit der gleichen relativen Dotierstoffkonzentration die gleiche absolute Dotierstoffkonzentration haben, außer es ist anders angegeben. Zum Beispiel können zwei verschiedene n+-Gebiete verschiedene absolute Dotierstoffkonzentrationen haben. Das gleiche gilt zum Beispiel auch für ein n+- und ein p+-Gebiet.
  • Bestimmte hierin beschriebene Ausführungsformen betreffen Leistungshalbleitervorrichtungen, die über Feldeffekt gesteuert werden und insbesondere unipolare Vorrichtungen wie zum Beispiel MOSFETs.
  • Der hierin benutzte Ausdruck „Feldeffekt“ zielt darauf ab, die Ausbildung eines „Inversionskanals“ und/oder die Steuerung der Leitfähigkeit und/oder der Gestalt des Inversionskanals in einem Halbleiterkanalgebiet zu beschreiben, die durch das elektrische Feld vermittelt wird.
  • Im Rahmen dieser Beschreibung zielt der Ausdruck „Feldeffektstruktur“ darauf ab, eine Struktur zu beschreiben, die in einem Halbleitersubstrat oder in einem Halbeiterkörper oder in einer Halbleitervorrichtung ausgebildet ist und eine Gateelektrode aufweist, die durch ein dielektrisches Gebiet oder eine dielektrische Schicht oder Teil einer isolierenden Struktur zumindest vom Bodygebiet isoliert ist. Beispiele für dielektrische Materialien, die zum Ausbilden eines dielektrischen Gebiets oder einer dielektrischen Schicht zwischen der Gateelektrode und dem Bodygebiet benutzt werden können, sind Siliziumoxid (SiO2), Siliziumnitrid (Si3N4), Siliziumoxinitrid (SiOxNy), Zirkonoxid (ZrO2), Tantaloxid (Ta2O5), Titanoxid (TiO2) und Hafniumoxid (HfO2) oder Stapel dieser Materialien.
  • Oberhalb einer Schwellspannung Vth zwischen der Gateelektrode und der Sourceelektrode, die typischerweise mit dem Bodygebiet verbunden ist, wird durch den Feldeffekt ein Inversionskanal in einem Kanalgebiet des Bodygebiets, der an das dielektrische Gebiet oder die dielektrische Schicht angrenzt, ausgebildet und/oder gesteuert. Die Schwellspannung Vth bezieht sich typischerweise auf die minimale Gatespannung, die notwendig ist, um einen unipolaren Stromfluss zwischen den zwei Halbleitergebieten auszulösen, die die Source und die Drain des Transistors bilden.
  • Im Rahmen der vorliegenden Beschreibung sollte der Ausdruck „MOS“ (metal-oxide-semiconductor) so verstanden werden, dass er den allgemeineren Ausdruck „MIS“ (metalinsulator-semiconductor) beinhaltet. Zum Beispiel sollte der Ausdruck MOSFET (metal-oxide-seminconductor Feldeffekttransistor) so verstanden werden, dass er FETs beinhaltet, die einen Gateisolator, der kein Oxid ist, aufweisen, d.h. der Ausdruck MOSFET wird allgemeiner im Sinne von IGFET (insulated-gate Feldeffekttransistor) und MISFET gebraucht.
  • Zudem dienen die Ausdrücke „erste“, zweite“ und dergleichen zur Beschreibung verschiedener Elemente, Gebiete, Abschnitte, und sind nicht beschränkend. Ähnliche Begriffe dienen der Beschreibung ähnlicher Elemente in dieser Beschreibung.
  • Begriffe wie „umfassen“, enthalten“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, d.h. neben den „umfassten“ Elementen können weitere Elemente vorliegen. Mit bestimmten und unbestimmten Artikeln gekennzeichnete Elemente können sowohl im Singular oder auch im Plural vorliegen, sofern nicht ausdrücklich anders gekennzeichnet.
  • 1A stellt schematisch eine Ausführungsform eines Schaltbilds einer Halbleitervorrichtung 100 dar. Die Halbleitervorrichtung 100 weist ein erstes Halbleiterelement 101 auf, das einen ersten pn-Übergang zwischen einem ersten Anschluss 102 und einem zweiten Anschluss 103 aufweist. Die Halbleitervorrichtung 100 weist des Weiteren ein zweites Halbleiterelement 104 auf, das einen zweiten pn-Übergang zwischen einem dritten Anschluss 105 und einem vierten Anschluss 106 aufweist. Das erste und das zweite Halbleiterelement 101, 104 sind monolithisch in einem Halbleiterkörper (in 1A nicht dargestellt, vgl. 1B) integriert. Der erste und der dritte Anschluss 102, 105 sind mit einem ersten Vorrichtungsanschluss 107 gekoppelt. Der zweite und der vierte Anschluss 103, 106 sind mit einem zweiten Vorrichtungsanschluss 108 elektrisch gekoppelt. Ein Temperaturkoeffizient α1 einer Durchbruchsspannung Vbr1 des ersten pn-Übergangs des ersten Halbleiterelements 101 und ein Temperaturkoeffizient α2 einer Durchbruchsspannung Vbr2 des pn-Übergangs des zweiten Halbleiterelements 104 haben dasselbe Vorzeichen und erfüllen 0,6 × α1 < α2 < 1,1 × α1 bei T = 300 K, wobei Vbr2 < Vbr1. Gemäß einer weiteren Ausführungsform gilt bei T = 300 K die Relation 0, 8 × α1 < α2 < α1 .
  • Sowohl der erste als auch der zweite Anschluss 102, 105 können auch nicht direkt mit dem ersten Vorrichtungsanschluss 107 gekoppelt sein, sondern zwischengeschaltete Elemente aufweisen. Genauso können sowohl der zweite als auch der vierte Anschluss 103, 106 nicht direkt mit dem zweiten Vorrichtungsanschluss 108 gekoppelt sein, sondern eins oder mehrere zwischengeschaltete Elemente aufweisen. Beispielhaft ist ein zwischengeschaltetes Element 109 zwischen dem zweiten Anschluss 103 und dem zweiten Vorrichtungsanschluss 108 schematisch dargestellt. Es können jedoch mehr oder weniger zwischengeschaltete Elemente zwischen einem oder mehreren der Anschlüsse 102, 104, 105, 106 und dem entsprechenden Vorrichtungsanschluss 107, 108 angeordnet sein.
  • In der schematischen Darstellung des Schaltbilds in 1A ist sowohl das erste als auch das zweite Halbleiterelement 101, 104 als eine Vorrichtung dargestellt, die zwei Anschlüsse aufweist, wie es zum Beispiel bei einer Diode der Fall ist. Es kann jedoch eines oder es können beide dieser Elemente 101, 104 mehr als zwei Anschlüsse aufweisen, zum Beispiel drei Anschlüsse, etwa zwei Lastanschlüsse und einen Steueranschluss. Zum Beispiel können das erste und/oder das zweite Halbleiterelement 101, 104 einen FET, der eine Source, eine Drain und ein Gate aufweist, und einen Bipolartransistor, der einen Kollektor, einen Emitter und eine Basis aufweist, aufweisen.
  • Die Vorrichtungsanschlüsse 107, 108 können, ohne darauf beschränkt zu sein, Chippins sein, die Pins zum Beispiel für Erde, Batterie, Eingang, Ausgang und/oder Spannungsabgriff aufweisen.
  • 1B stellt einen schematischen Querschnitt einer Ausführungsform der Halbleitervorrichtung 100 aus 1A dar. Das erste Halbleiterelement 101 oder ein Teil davon ist in einem Gebiet A eines Halbleiterkörpers 110 ausgebildet, der zum Beispiel ein Halbleitersubstrat wie Silizium-(Si-)Substrat oder ein Träger mit einer Halbleiterschicht, z.B. einer epitaxialen Si-Schicht, ist. In einem zweiten Gebiet B des Halbleiterkörpers 110 ist das zweite Halbleiterelement 104 oder ein Teil davon ausgebildet. Die Halbleiterelemente 101, 104 sind also monolithisch integriert. Die Halbleiterelemente sind wie in 1A dargestellt miteinander verbunden (in 1B nicht dargestellt) .
  • Im schematischen Querschnitt von 1B grenzt das Gebiet A, welches das erste Halbleiterelement 101 aufweist, lateral an das zweite Gebiet B an, das das zweite Halbleiterelement 104 aufweist. Gemäß einer weiteren Ausführungsform ist der laterale Abstand zwischen den Gebieten A und B kleiner als 1000 µm oder sogar kleiner als 100 pm. Die Gebiete A und B können auch direkt nebeneinander angeordnet sein. Dies ermöglicht eine bevorzugte thermische Kopplung zwischen dem ersten und zweiten Halbleiterelement 101, 104. Des Weiteren ermöglicht dies den Einfluss von Abweichungen im Herstellungsprozess zu minimieren, die typischerweise mit zunehmendem Abstand zunehmen. Folglich wird die Anordnung dieser Elemente verbessert. Gemäß einer weiteren Ausführungsform ist das Gebiet B vom Gebiet A umgeben, z.B. kann das Gebiet B eine Abtastzelle aufweisen, die über das Gebiet A zum Beispiel eines Transistorzellenfelds verteilt, z.B. gleichmäßig verteilt, ist.
  • Durch eine wie oben beschriebene Festlegung der Temperaturkoeffizienten α1 , α2 und der Durchbruchsspannung Vbr1 , Vbr2 , welche durch die Benutzung von ähnlichen Strukturen und Dotierungsprofilen erreicht werden kann, kann die Abstimmung der Halbleiterelemente 101, 104 aufeinander verbessert werden. Dadurch kann die Verlässlichkeit der Energiedissipation in einem aus dem ersten und zweiten Halbleiterelement 101, 104 ausgewählten Halbleiterelement während elektrostatischen Entladungsvorgängen oder während des Ausschaltens einer induktiven Last verbessert werden.
  • 2 stellt einen schematischen Querschnitt einer Ausführungsform einer Halbleitervorrichtung 200 dar, die ein Graben-NFET Zellenfeld in einem Gebiet C und eine Graben-Abtastzelle in einem Gebiet D aufweist.
  • Der Graben-NFET und die Graben-Abtastzelle haben ein n+-dotiertes Halbleitersubstrat 201 und ein n-dotiertes Driftgebiet 202, zum Beispiel eine n-dotierte epitaxiale Schicht, die auf dem Halbleitersubstrat 201 ausgebildet ist, gemeinsam. Auf einer Rückseite 203 des n+-dotierten Halbleitersubstrats 201 ist ein Kontakt 204, z.B. ein Metallkontakt, der z.B. Al, Ti, Ag, Au, Ni, Cu, Tu aufweist, ausgebildet. Der Kontakt 204 stellt einen Drainkontakt sowohl für den Graben-NFET als auch für die Abtastzelle dar.
  • Das Driftgebiet 202 grenzt im Gebiet C des Graben-NFETs an ein p-dotiertes Bodygebiet 205 an. Das p-dotierte Bodygebiet 205 ist elektrisch mit einer leitfähigen Schicht 206 an einer Vorderseite 207 gekoppelt. Ein p+-dotiertes Bodykontaktgebiet kann an der Kontaktfläche zwischen dem p-dotierten Bodygebiet 205 und der leitenden Schicht 206 vorhanden sein (in 2 nicht dargestellt). Dieses Bodykontaktgebiet kann einen ohmschen Kontakt zwischen dem p-dotierten Bodygebiet 205 und der leitenden Schicht 206 erzeugen.
  • Gräben 207a...c erstrecken sich von der Vorderseite 207 durch das p-dotierte Bodygebiet 205 hindurch bis in das n-dotierte Driftgebiet 202 des Graben-NFET. Die Gräben 207a...c oder einige der Gräben 207a...c können zum Beispiel einen Teil einer zusammenhängenden Grabenstruktur bilden. Feldelektroden 208a...c sind in einem unteren Teil der Gräben 207a...c angeordnet und Gateelektroden 209a...c sind in einem oberen Teil der Gräben 207a...c angeordnet. Isolierende Strukturen 210a...c sind zwischen den Feldelektroden 208a...c und den Gateelektroden 209a...c angeordnet. Die isolierenden Strukturen 210a...c beinhalten Gatedielektrika, die an das Bodygebiet 205 angrenzen, und dienen auch der elektrischen Isolierung zwischen den Elektroden 208a...c, 209a...c und dem sie umgebenden Driftgebiet 202/Bodygebiet 205. Gemäß weiterer Ausführungsformen kann auf die Feldelektroden verzichtet werden oder die Feldelektroden können Teil der Gateelektroden sein.
  • Des Weiteren grenzen n+-dotierte Sourcegebiete 211a...e lateral an die Gräben 207a...c an und sind elektrisch mit der leitenden Schicht 206 gekoppelt. Isolierende Abdeckungen 212a...c sind auf den Gateelektroden 209a...c angeordnet und dienen der elektrischen Isolation zwischen der leitenden Schicht 206 und den Gateelektroden 209a...c.
  • Das Driftgebiet 202 grenzt im Gebiet D der Graben-Abtastzelle an ein p-dotiertes Bodygebiet 205' an. In der in 2 dargestellten Ausführungsform hat das p-dotierte Bodygebiet 205' eine Breite w2 , die größer ist als eine Breite w1 des p-dotierten Bodygebiets 205 im Gebiet C des Graben-NFETs. Des Weiteren hat das p-dotierte Bodygebiet 205' eine Tiefe d2 , d.h. eine vertikale Ausdehnung, die größer ist als eine Tiefe d1 des p-dotierten Bodygebiets 205 im Gebiet C des Graben-NFETs. Diese Maßnahmen in Anordnung (Layout) und Ausgestaltung (Design) erlauben es eine Durchbruchsspannung Vbr1 eines ersten pn-Übergangs, der das p-dotierte Bodygebiet 205 und das n-dotierte Driftgebiet 202 im Gebiet C aufweist, so einzustellen, dass sie größer ist als eine Durchbruchsspannung Vbr2 eines zweiten pn-Übergangs, der das p-dotierte Bodygebiet 205' und das n-dotierte Driftgebiet 202 im Gebiet D der Graben-Abtastzelle aufweist.
  • Das p-dotierte Bodygebiet 205' grenzt an einer Seite lateral an die isolierende Struktur 210c an und an einer anderen, der einen Seite gegenüberliegenden Seite, lateral an eine isolierende Struktur 210d. Die isolierende Struktur 210d isoliert eine Feldelektrode 208d in einem Graben 207d elektrisch. Das p-dotierte Bodygebiet 205' ist elektrisch mit einer leitenden Schicht 206' gekoppelt. Analog zum Graben-NFET in dem Gebiet C kann ein p+-dotiertes Bodykontaktgebiet vorhanden sein, um einen ohmschen Kontakt zwischen der leitenden Schicht 206' und dem p-dotierten Bodygebiet 205' herzustellen (in 2 nicht dargestellt). Eine isolierende Abdeckung 212d ist oberhalb der Feldelektrode 208d angeordnet. In der in 2 dargestellten Ausführungsform hat die Graben-Abtastzelle keine n+-dotierten Sourcegebiete. Die Feldelektroden 208a...d sind typischerweise mit der leitenden Schicht 206 elektrisch gekoppelt. In einer weiteren Ausführungsform kann die Feldelektrode 208d elektrisch mit der leitenden Schicht 206' gekoppelt sein.
  • Das p-dotierte Bodygebiet 205' ist im Gebiet C elektrisch mit den Gateelektroden 209a...b des Graben-NFETs über die leitende Schicht 206' und optionale zwischengeschaltete Elemente, z.B. eine Verdrahtung gekoppelt. Die optionalen zwischengeschalteten Elemente sind in vereinfachter Weise durch eine Linie 213 dargestellt. Das p-dotierte Bodygebiet 205' ist des Weiteren elektrisch mit einem Vorrichtungsanschluss GND über ein zwischengeschaltetes Element 214 gekoppelt. Das zwischengeschaltete Element 214 kann zum Beispiel einen Widerstand aufweisen und/oder einen Teil einer Gatetreiberschaltung und/oder einen Teil eines Transformators. Zum Beispiel kann die elektrische Kopplung beim Abschalten eines IGBTs mit einer negativen Versorgungsspannung über einen Teil eines Transformators bewirkt werden. Die leitende Schicht 206 ist ebenfalls mit dem Vorrichtungsanschluss GND elektrisch gekoppelt. Folglich ist die Verbindung zwischen dem Graben-NFET im Gebiet C und der Graben-Abtastzelle im Gebiet D ein Beispiel einer Verbindung wie sie im schematischen Schaltbild von 1A dargestellt ist. Mit anderen Worten ist der Graben-NFET im Gebiet C ein Beispiel des zweiten Halbleiterelements 104 wie in 1A dargestellt und die Graben-Abtastzelle im Gebiet D ist ein Beispiel des ersten Halbleiterelements 101 wie in 1A dargestellt.
  • Die Ausgestaltung des ersten und des zweiten pn-Übergangs der Halbleitervorrichtung 200 erlaubt es den Temperaturkoeffizienten α1 der Durchbruchsspannung Vbr1 des ersten pn-Übergangs und den Temperaturkoeffizienten α2 der Durchbruchspannung Vbr2 des zweiten pn-Übergangs so einzustellen, dass beide das gleiche Vorzeichen haben und 0.6 × α1 < α2 < 1,1 × α1 bei T = 300 K erfüllen. Deshalb löst beim Abschalten einer induktiven Last über die Halbleitervorrichtung 200 eine Erhöhung der Sperrspannung der pn-Übergänge zuerst einen elektrischen Durchbruch des zweiten pn-Übergangs der Graben-Abtastzelle im Gebiet D aus, während der erste pn-Übergang des Graben-NFETs im Gebiet C im gesperrten Zustand bleibt. Ein in der Graben-Abtastzelle erzeugter Durchbruchstrom, z.B. ein Lawinenstrom (Avalanche-Strom), fließt über das zwischengeschaltete Element 214 nach GND. Ein Spannungsabfall über dem zwischengeschalteten Element 214, z.B. über einem internen Gatewiderstand und/oder einem externen Gatewiderstand und/oder einem internen Widerstand einer Gatetreiberschaltung, führt, sobald dieser Spannungsabfall die Schwellspannung des Graben-NFETs übersteigt, zu einem Stromfluss entlang des Kanals zwischen Source und Drain des Graben-NFETs im Gebiet C. Deshalb tritt beim Abschalten einer induktiven Last über die Halbleitervorrichtung 200 Dissipation von in der Induktivität gespeicherten Energie innerhalb des Graben-NFETs im Gebiet C auf, die durch den elektrischen Durchbruch in der Graben-Abtastzelle im Gebiet D ausgelöst wird. Da der Strom innerhalb des Graben-NFETs im Gebiet C zwischen der leitenden Schicht 206 und dem Driftgebiet 202 ein Kanalstrom ist, kann Lawinengeneration (Avalanchegeneration) innerhalb des Graben-NFETs um einige Größenordnungen reduziert werden. Daher kann der Einfang von heißen Ladungsträgern innerhalb der isolierenden Strukturen 210a...b, der während eines Lawinendurchbruchs des Graben-NFET auftreten würde, signifikant reduziert werden. Dies führt zu einer verbesserten Zuverlässigkeit der Halbleitervorrichtung 200.
  • Gemäß einer Ausführungsform liegt der Unterschied zwischen der ersten Durchbruchsspannung Vbr1 des ersten pn-Übergangs und der zweiten Durchbruchsspannung Vbr2 des zweiten pn-Übergangs in einem Bereich von 50 % bis 600 %, oder sogar von 50 % bis 300 %, der Schwellspannung des Graben-NFET im Gebiet C. Ein Unterschied Vbr1 - Vbr2 kann zum Beispiel innerhalb eines Bereichs von 2 V bis 10 V liegen.
  • Die in 2 dargestellte Halbleitervorrichtung 200 ist ein Beispiel einer Ausgestaltung einer Vorrichtung, in der die Durchbruchsspannung Vbr2 in einer Graben-Abtastzelle kleiner ist als die Durchbruchspannung Vbr1 in dem Graben-NFET, so dass ein Temperaturkoeffizient der Durchbruchsspannung α1 des ersten pn-Übergangs und ein Temperaturkoeffizient der Durchbruchsspannung α2 des pn-Übergangs dasselbe Vorzeichen haben und 0,6 × α1 < α2 < 1,1 × α1 bei T = 300 K erfüllen.
  • Außer der Ausgestaltung der Halbleitervorrichtung 200 wie sie in 2 dargestellt ist, können jedoch auch andere konstruktive Maßnahmen erlauben die Durchbruchsspannung Vbr2 der Graben-Abtastzelle im Gebiet D kleiner einzustellen als die Durchbruchsspannung Vbr1 des Graben-NFETs im Gebiet C. Ein weiteres Beispiel einer solchen Ausgestaltung ist auf vereinfachte Weise im schematischen Querschnitt von 3 dargestellt. In 3 wird die Durchbruchsspannung der Graben-Abtastzelle im Gebiet D im Vergleich zu der Durchbruchsspannung des Graben-NFETs im Gebiet C dadurch herabgesetzt, dass eine Tiefe dT2 der Gräben der Graben-Abtastzelle kleiner gewählt wird als eine Tiefe dT1 der Gräben des Graben-NFETs. Im Falle von Feldelektroden aufweisenden Graben-FETs, wobei die Feldelektroden Ladungskompensation im Driftgebiet bewirken, kann dies zum Beispiel bewirkt werden, indem eine Breite wT2 der Gräben der Graben-Abtastzelle kleiner als eine Breite wT1 der Gräben des Graben-NFET gewählt wird.
  • Gemäß einer weiteren Ausführungsform können die Gräben der Graben-Abtastzelle im Gebiet D komplett mit einem isolierenden Material, z.B. SiO2 gefüllt sein.
  • Gemäß einer weiteren Ausführungsform ist ein optionales Abschirmgebiet des ersten Leitfähigkeitstyps innerhalb des Driftgebiets angeordnet und grenzt an eine Unterseite der Gräben der Graben-Abtastzelle an. Das Abschirmgebiet ist in 3 schematisch durch eine gestrichelte Linie dargestellt und kann zum Beispiel eine Dosis von p-Typ Fremdstoffen in einem Bereich von 1 × 1012 cm-2 bis 1 × 1013 cm-2 aufweisen.
  • Ein weiteres Beispiel einer Ausgestaltung einer Halbleitervorrichtung 400 ist auf vereinfachte Weise im schematischen Querschnitt von 4 dargestellt. In 4 weist die Halbleitervorrichtung 400 ein Zellenfeld eines Superjunction-FET (FET mit Kompensationsstruktur) in einem ersten Gebiet C und eine Superjunction-Abtastzelle in einem zweiten Gebiet D auf. Der Superjunction-FET weist erste p-dotierte Kompensationsgebiete 431a, 431b auf, die innerhalb eines n-dotierten Driftgebiets 432 ausgebildet sind. Erste p-dotierte Bodygebiete 433a, 433b grenzen an eine erste Seite 435 und an die ersten p-dotierten Kompensationsgebiete 431a, 431b an. Erste n+-Typ Sourcegebiete 436a, 436b sind innerhalb der ersten p-dotierten Bodygebiete 433a, 433b angeordnet und grenzen an die erste Seite 435 an. Eine erste Gatestruktur 434 ist auf der ersten Seite 435 angeordnet.
  • Die Superjunction-Abtastzelle im Gebiet D weist zweite p-dotierte Kompensationsgebiete 441a, 441b auf, die innerhalb des n-dotierten Driftgebiets 432 ausgebildet sind. Zweite p-dotierte Bodygebiete 443a, 443b grenzen an die erste Seite 435 und die zweiten p-dotierten Kompensationsgebiete 441a, 441b an. Zweite n+-Typ Sourcegebiete 446a, 446b sind innerhalb der zweiten p-dotierten Bodygebiete 443a, 443b angeordnet und grenzen an die erste Seite 435 an. Eine Gatestruktur 444 kann auf der ersten Seite 435 angeordnet sein.
  • Eine Herabsetzung der Durchbruchsspannung Vbr1 der Superjunction-Abtastzelle im zweiten Gebiet D verglichen mit der Durchbruchsspannung Vbr2 des Superjunction-FET im ersten Gebiet C kann zum Beispiel dadurch erzielt werden, dass laterale Ausdehnungen wp1 , wn1 , wp2 , wn2 der Kompensationsgebiete und Driftgebiete im Superjunction-NFET und der Superjunction-Abtastzelle eingestellt werden. Beispielsweise kann in einem p-lastigen Superjunction-FET wp1 < wp2 oder wn1 > wn2 eingestellt werden. Des Weiteren kann beispielsweise in einem n-lastigen Superjunction-FET wp1 > wp2 oder wn1 < wn2 eingestellt werden. Als weiteres Beispiel für die Herabsetzung einer Durchbruchsspannung Vbr1 einer Superjunction-Abtastzelle im zweiten Gebiet D im Vergleich zu einer Durchbruchsspannung Vbr2 des Superjunction-FET im ersten Gebiet C kann eine Tiefe der zweiten p-dotierten Kompensationsgebiete 441a, 441b kleiner eingestellt werden als die Tiefe der ersten p-dotierten Kompensationsgebiete 431a, 431b.
  • Obwohl die bestimmten Ausführungsformen, die oben beschrieben wurden, NFETs aufweisen, kann die oben beschriebene Lehre auch auf andere Halbleitervorrichtungen angewendet werden einschließlich planarer DMOSFETs (Double diffused MOSFETs, Doppelt diffundierte MOSFETs), die nicht kompensierte Driftgebiete umfassen, lateraler DMOSFETs und IGBTs. Die FETs können auch als Drain-up FETs ausgebildet sein.
  • 5 stellt ein schematisches Schaltbild einer Ausführungsform einer Halbleitervorrichtung 500 dar. Die Halbleitervorrichtung 500 weist eine erste Halbleiterdiode 501 auf, die einen ersten pn-Übergang zwischen einer ersten Kathode 502 und einer ersten Anode 503 aufweist. Die Halbleitervorrichtung 500 weist des Weiteren eine zweite Halbleiterdiode 504 auf, die einen zweiten pn-Übergang zwischen einer zweiten Kathode 505 und einer zweiten Anode 506 aufweist.
  • Die erste und zweite Halbleiterdiode 501, 504 sind monolithisch in einem Halbleiterkörper integriert (in 5 nicht dargestellt, vgl. 6). Die erste und die zweite Kathode 502, 505 sind elektrisch mit einem ersten Vorrichtungsanschluss 507 gekoppelt. Die erste und die zweite Anode 503, 506 sind elektrisch mit einem zweiten Vorrichtungsanschluss 508 gekoppelt. Die zweite Anode 506 ist über ein zwischengeschaltetes Element 509 mit dem zweiten Vorrichtungsanschluss 508 gekoppelt. Ein Temperaturkoeffizient α1 einer ersten Durchbruchsspannung Vbr1 des ersten pn-Übergangs der ersten Halbleiterdiode 501 und ein Temperaturkoeffizient α2 einer Durchbruchsspannung Vbr2 des zweiten pn-Übergangs der zweiten Halbleiterdiode 504 haben das gleiche Vorzeichen und erfüllen 0,6 × α1 < α2 < 1,1 × α1 bei T = 300 K, wobei Vbr2 < Vbr1.
  • Die Halbleitervorrichtung 500 weist des Weiteren einen NFET 530 auf. Eine Drain des NFET 530 ist elektrisch mit dem ersten Vorrichtungsanschluss 507 gekoppelt. Eine Source des NFET ist elektrisch mit dem zweiten Vorrichtungsanschluss 508 gekoppelt. Ein Gate des NFET ist elektrisch mit der Anode 506 der zweiten Diode 504 gekoppelt.
  • Beim Abschalten einer induktiven Last über den NFET 530 führt eine Steigerung der Spannung zwischen dem ersten und zweiten Vorrichtungsanschluss 507, 508 zu einem Durchbruch der zweiten Halbleiterdiode 504. Die zweite Halbleiterdiode 504 kann die Spannung zwischen dem ersten und dem zweiten Vorrichtungsanschluss 507, 508 abklemmen, indem sie auf solche Weise zusammen mit dem zwischengeschalteten Element 509 als Spannungsteiler wirkt, dass der NFET 530 beginnt Energie zu dissipieren, die in der Induktivität gespeichert war, die abgeschaltet wird.
  • Wegen der Flächenbegrenzung und der Begrenzung des inneren Widerstands des NFETs 530 absorbiert während elektrostatischen Entladungen zwischen dem ersten und dem zweiten Vorrichtungsanschluss 507, 508 die erste Halbleiterdiode 501 den Großteil des Entladungsstroms. Deshalb steigt eine Spannung zwischen den Vorrichtungsanschlüssen 507, 508 bis die erste Halbleiterdiode 501 den Entladungsstrom absorbiert. Da die erste und die zweite Halbleiterdiode 501, 504 in Bezug auf ihre Temperaturkoeffizienten α1 , α2 und ihre Durchbruchsspannungen Vbr1 und Vbr2 eng korreliert sind, kann ein so genanntes ESD-Fenster, d.h. ein Spannungsbereich zum Betrieb eines ESD-Schutzelements, vergrößert werden, während ein sicherer Betrieb der Vorrichtung über einen gesamten Betriebstemperaturbereich gegeben ist, und/oder ein Flächenverbrauch kann reduziert werden.
  • 6 stellt einen schematischen Querschnitt einer Ausführungsform der ersten und der zweiten Halbleiterdiode 501, 504 der in 5 dargestellten Halbleitervorrichtung 500 dar. Bezüglich der Verschaltung zwischen der ersten und der zweiten Halbleiterdiode 501, 504 wird auf das Schaltbild, das in 5 dargestellt ist, verwiesen.
  • Die erste Halbleiterdiode 501 weist eine n+-dotierte vergrabene Schicht 533a auf, die über einen n+-dotierten Sinker 537a elektrisch mit einem ersten Kathodenkontakt 534a an einer Oberseite 535 gekoppelt ist. Der n+-dotierte Sinker 537a und die n+-dotierte vergrabene Schicht 533a umgeben eine n--dotierte Schicht 539a, die Teil einer epitaxialen Schicht sein kann. Die n--dotierte Schicht 539a umgibt ein p-dotiertes Anodengebiet 541. Das p-dotierte Anodengebiet 541 grenzt an die Oberseite 535 an und ist elektrisch mit einem Anodenkontakt 536a gekoppelt. Gemäß einer Ausführungsform weist das p-dotierte Anodengebiet 541 ein Profil von p-Typ Fremdstoffen auf, die eine genügend hohe Konzentration an der Oberseite 535 haben, um das Ausbilden eines ohmschen Kontakts zum Anodenkontakt 536a zu erlauben. Alternativ oder zusätzlich kann ein p+-dotiertes Anodenkontaktgebiet innerhalb des p-dotierten Anodengebiets 541a an der Oberfläche 535 vorhanden sein.
  • Analog zur ersten Diode 501 weist auch die zweite Diode eine n+-dotierte vergrabene Schicht 533b, einen n+-dotierten Sinker 537b, eine n--dotierte Schicht 539b, ein p-dotiertes Anodengebiet 541b, einen zweiten Kathodenkontakt 534b und einen zweiten Anodenkontakt 536b auf. Die entsprechenden Elemente in der ersten und der zweiten Diode werden im gleichen Prozessschritt hergestellt.
  • Durch Wählen unterschiedlicher Dosierungen von p-Typ Fremdstoffen in den p-dotierten Anodengebieten 541a, 541b wird eine Durchbruchsspannung Vbr1 der ersten Diode 501 so eingestellt, dass sie größer ist als eine Durchbruchsspannung Vbr2 der zweiten Diode 504. Gemäß einer Ausführungsform kann eine durchschnittliche Flächenkonzentration von p-Typ Fremdstoffen in den p-dotierten Anodengebieten 541a, 541b unterschiedlich eingestellt werden, indem verschiedene Maskenaperturen oder Gatter von verschiedenen Maskenaperturen beim Implantieren dieser Fremdstoffe in die entsprechenden Gebiete benutzt werden. Beispielsweise führt das Ausdiffundieren von Fremdstoffen, die durch benachbarte Maskenöffnungen implantiert wurden, zu einem Überlapp der Fremdstoffprofile. Verstärktes Ausdiffundieren führt zu einer Homogenisierung des Profils entlang einer lateralen Richtung.
  • Obwohl die erste und die zweite Diode 501, 504, wie in dem Beispiel von 6 dargstellt, n+-dotierte vergrabene Schichten 533a, 533b und n+-dotierte Sinker 537a, 537b aufweisen, können die n+-dotierten Sinker 537a, 537b auch fehlen, z.B. in einer Diode mit lateralem pn-Übergang. Des Weiteren können die n+-dotierten Sinker 537a, 537b, auch durch Gräben ersetzt werden, die zumindest teilweise mit einem n+-dotierten Halbleitermaterial, z.B. n+-dotiertem Polysilizium, das an die Seitenwände des Grabens angrenzt, aufgefüllt sind.
  • Da die erste und die zweite Halbleiterdiode 501, 504 bezüglich ihrer Durchbruchsspannungen Vbr1 , Vbr2 und Temperaturkoeffizienten α1 , α2 wegen ihrer ähnlichen oder gleichen Herstellung der Anoden- und Kathodenhalbleitergebiete eng korreliert sind, kann ein so genanntes ESD-Fenster vergrößert werden, während ein sicherer Betrieb der Vorrichtung über einen gesamten Betriebstemperaturbereich gegeben ist.
  • Beispiele von p-Typ Fremdstoffprofilen sind in 7 dargestellt.
  • Bezug nehmend auf das in 7 dargestellte schematische Diagramm, ist gemäß eines ersten Beispiels das Konzentrationsprofil Cp1 entlang einer lateralen Richtung x der Linie BB' im Anodengebiet 541b der zweiten Diode 504, wie in 6 dargestellt, konstant und ein Konzentrationsprofil Cp2 entlang der lateralen Richtung x der Linie AA' im Anodengebiet 541a der ersten Diode 501 ist gewellt und weist Minima und Maxima auf. Das gewellte Profil Cp2 kann ausgebildet werden, indem p-Typ Fremdstoffe durch eine Maske mit Öffnungen über dem auszubildenden Anodengebiet 541b implantiert werden. Die Öffnungen können als geordnetes Muster von Öffnungen, zum Beispiel Quadraten, angeordnet sein, die zu einem entsprechenden geordneten Muster von Maxima im Profil Cp2 führen. Das Muster von Maxima befindet sich in einer Fläche parallel zur Oberfläche 535.
  • Gemäß eines weiteren Beispiels ist ein Profil Cp3 entlang der lateralen Richtung x der Linie BB' im Anodengebiet 541b der zweiten Diode 504 gewellt und weist Minima und Maxima auf. In diesem Beispiel gilt Cp3 > Cp2, um Vbr1 > Vbr2 einzustellen.
  • Gemäß eines weiteren Beispiels kann Vbr1 > Vbr2 auch eingestellt werden, indem eine erste p-Typ Fremdstoffdosis in sowohl das erste als auch das zweit Anodengebiet und eine zweite p-Typ Fremdstoffdosis nur in das zweite Anodengebiet oder eine kleinere n-Typ Fremdstoffdosis nur in das erste Anodengebiet implantiert wird.
  • Beispiele um Vbr1 > Vbr2 in der in 5 dargestellten Vorrichtung einzustellen, sind oben erklärt. Weitere Beispiele beinhalten verschiedene Dosen von p- oder n-Typ Fremdstoffen nicht nur im Anodengebiet einzusetzen, sondern im Anodengebiet und Kathodengebiet oder nur im Kathodengebiet.
  • Diese Dosen können beispielsweise so eingestellt sein, dass die Relation 0 < (Vbr1 - Vbr2) /Vbr1 < 0,2 gilt.
  • 8 stellt einen schematischen Querschnitt der in 2 dargestellten Halbleitervorrichtung dar, wobei die Halbleitervorrichtung einen ersten Typ eines zwischengeschalteten Elements 260, das über die leitende Schicht 206' elektrisch zwischen das p-dotierten Bodygebiet 205' und die Gateelektroden 209a...b des Graben-NFETs im Gebiet C gekoppelt ist. Der erste Typ eines zwischengeschalteten Elements 260 ist ein Beispiel eines zwischengeschalteten Elements, wie es auf vereinfachte Weise in 2 durch die Linie 213 dargestellt ist. Das zwischengeschaltete Element 214 kann ein zweiter Typ eines zwischengeschalteten Elements sein. Beispiele für den ersten und den zweiten Typ von zwischengeschalteten Elementen 260, 214 werden im Folgenden beschrieben und dargestellt.
  • 9 stellt ein schematisches Schaltbild der in 5 dargestellten Halbleitervorrichtung dar, die einen ersten Typ von zwischengeschalteten Elementen 560a, 560b aufweist, die elektrisch zwischen eine Drain und ein Gate des NFETs 530 gekoppelt sind. Das zwischengeschaltete Element 509 kann ein zweiter Typ eines zwischengeschalteten Elements sein. Beispiele des ersten und des zweiten Typs von zwischengeschalteten Elementen 560a, 560b, 509 werden im Folgenden beschrieben und dargestellt. In der in 9 dargstellten Ausführungsform kann eines der zwischengeschalteten Elemente 560a, 560b oder beide der zwischengeschalteten Elemente 560a, 560b enthalten sein.
  • Ein Beispiel eines ersten Typs von zwischengeschalteten Elementen enthält zwischengeschaltete Elemente zur Strombegrenzung, die Strom zum Beispiel als Funktion der angelegten Spannung begrenzen. Ein Beispiel eines zwischengeschalteten Elements zur Strombegrenzung ist ein Widerstand (R), wie in 10A dargestellt, der eine lineare Strom-Spannungscharakteristik haben kann. Ein weiteres Beispiel eines zwischengeschalteten Elements zur Spannungsbegrenzung ist ein Stromspiegel, wie er in 10B dargestellt ist, der eine nichtlineare Strom-Spannungscharakteristik haben kann. Ein weiteres Beispiel eines zwischengeschalteten Elements zur Strombegrenzung ist ein Transistor, wie er in 10C dargestellt ist, der eine optionale Spannungssteuerschaltung aufweist.
  • Ein weiteres Beispiel des ersten Typs von zwischengeschalteten Elementen enthält gleichrichtende Elemente, die nur Stromfluss einer Polarität erlauben. Bezüglich der anderen Polarität zeigt das gleichrichtende Element einen hohen Widerstand. Zum Beispiel ist beim Betreiben eines Graben-NFET Zellenfelds im Gebiet C, wie in 2 und 8 dargestellt, in einer normalen Betriebsart, z.B. im Ein-Zustand, eine Spannung am Gate typischerweise größer als eine Spannung an der Drain. Die zwischengeschalteten Elemente 213, 260 in 2 und 8 verhindern Entladung des Gates in die Graben-Abtastzelle im Gebiet D. Wenn eine Spannung an der Drain zum Anschalten der Graben-Abtastzelle im Gebiet D führt, sind die zwischengeschalteten Elemente 213, 260 in einem Zustand mit niedrigem Widerstand und behindern den Stromfluss nicht oder nur gering.
  • Genauso ist beim Betreiben des NFETs 530, wie in 9 dargestellt, in einer normalen Betriebsart, z.B. im Ein-Zustand, eine Spannung am Gate typischerweise größer als eine Spannung an der Drain. Die zwischengeschalteten Elemente 560a, 560b in 9 verhindern eine Entladung des Gates durch die zweite Halbleiterdiode 504. Wenn eine Spannung an der Drain zu einem elektrischen Durchbruch der zweiten Halbleiterdiode 504 führt, sind die zwischengeschalteten Elemente 560a, 560b in einem Zustand mit niedrigem Widerstand und behindern den Stromfluss durch die zweite Halbleiterdiode 504 nicht oder nur geringfügig.
  • Ein Beispiel für ein zwischengeschaltetes Element zur Gleichrichtung ist eine Zener-Diode, wie in 11A dargestellt. Ein weiteres Beispiel eines zwischengeschalteten Elements zur Gleichrichtung ist eine Diode, wie in 11B dargestellt, z.B. eine pn-Übergang- oder Schottky-Diode. Ein weiteres Beispiel eines zwischengeschalteten Elements zur Gleichrichtung ist in ein NFET mit einer Kopplung von Gate und Source/Body, wie in 11C dargestellt. Ein weiteres Beispiel eines zwischengeschalteten Elements zur Gleichrichtung ist ein PFET mit einer Kopplung von Gate und Source/Body, wie in 11D dargestellt. Ein weiteres Beispiel eines zwischengeschalteten Elements zur Gleichrichtung ist ein NPN-Transistor mit einer Kopplung von Basis und Emitter, wie in 11E dargestellt. Ein weiteres Beispiel eines zwischengeschalteten Elements zur Gleichrichtung ist ein PNP-Transistor mit einer Kopplung von Basis und Emitter wie in 11F dargestellt.
  • Ein weiteres Beispiel des ersten Typs des zwischengeschalteten Elements enthält Schaltelemente, die Ein- und Ausschalten der Graben-Abtastzelle im Gebiet D, wie in 2 und 8 dargestellt, und der zweiten Halbleiterdiode 504, wie in 9 dargestellt, ermöglichen. Die Schaltelemente können von einem Zustand mit niedrigem Widerstand in einen Zustand mit hohem Widerstand geschaltet werden und umgekehrt.
  • Ein Beispiel eines zwischengeschalteten Elements zum Schalten ist ein NFET, z.B. ein MOSFET und eine Treiberschaltung, wie in 12A dargestellt. Ein weiteres Beispiel eines zwischengeschalteten Elements zum Schalten ist ein PFET, z.B. ein MOSFET und eine Treiberschaltung, wie in 12B dargestellt. Die Treiberschaltung kann ausgebildet sein, den NFET oder PFET so anzusteuern, dass zwei oder mehrere Widerstandswerte zwischen dessen Source und Drain einstellbar sind.
  • Ein Beispiel des zweiten Typs von zwischengeschalteten Elementen enthält zwischengeschaltete Elemente zum Schutz des Gatedielektrikums, die die Spannung zwischen Gate und Source eines FETs zum Schutz eines Gatedielektrikums begrenzen. Ein Beispiel eines zwischengeschalteten Elements zum Schutz eines Gatedielektrikums ist ein Element mit einem Zustand hohen Widerstands unterhalb einer Schwellspannung und einem Zustand niedrigen Widerstands oberhalb einer Schwellspannung, z.B. eine Zener-Diode, eine pn-Diode oder eine Schottky-Diode, wie in 11A und 11B dargestellt. Bei einer Diode wie einer Zener-Diode oder Lawinendiode (Avalanche-Diode) als zwischengeschaltetes Element zum Schutz des Gatedielektrikums, wie z.B. dem zwischengeschalteten Element 214 (vgl. 2 und 8) und/oder dem zwischengeschalteten Element 509 (vg. 5 und 9), ist eine Kathode der Diode auf das zu schützende Gate gerichtet, z.B. auf das Gate des Graben-NFETs im Gebiet C, das in 2 und 8 dargestellt ist, oder auf das Gate des NFETs 530, das in 5 und 9 dargestellt ist.
  • Ein weiteres Beispiel des zweiten Typs von zwischengeschalteten Elementen enthält Entladungsschaltungen, die eine Entladungszeitkonstante des Gates definieren, wenn die Gatesteuerung fehlt oder abgeschaltet ist. Ein Beispiel einer Entladungsschaltung ist der Widerstand, der in 10A dargestellt ist.
  • Ein weiteres Beispiel eines zweiten Typs von zwischengeschalteten Elementen enthält Gateklemmelemente, die das Gate und die Source des in 5 und 9 dargestellten NFETs 530 kurzschließen und die das Gate und die Source des in 2 und 8 dargestellten Graben-NFETS im Gebiet C kurzschließen. Diese Elemente erlauben die Deaktivierung von Transistoren, z.B. in einer zum Ausschalten geeigneten Betriebsart. Beispiele für Gateklemmelemente sind in 12A und 12B dargestellt.
  • Ein weiteres Beispiel des zweiten Typs von zwischengeschalteten Elementen enthält Widerstände mit hohen oder extrem hohen Widerständen oder Leitungsunterbrechungen, z.B. wenn ein Vortreiber des Transistors enthalten ist und keine zusätzliche Funktionalität gefordert ist.
  • Die zwischengeschalteten Elemente können in Abhängigkeit von parasitären Strukturen und/oder funktionalen Einschränkungen kombiniert und angeordnet werden.
  • 13 stellt eine Ausführungsform von Schaltelementen dar, die elektrisch zwischen dem Gate und dem Drain des 5 und 9 dargestellten NFET gekoppelt sind. Während das zwischengeschaltete Element 561a ein zwischengeschaltetes Element zur Strombegrenzung ist, ist das zwischengeschaltete Element 561b ein zwischengeschaltetes Element zur Gleichrichtung. Folglich sind gleichrichtende und strombegrenzende Funktionen durch die zwischengeschalteten Elemente 561a, 561b kombiniert.

Claims (29)

  1. Eine Halbleitervorrichtung (100), aufweisend: ein erstes Halbleiterelement (101), das einen ersten pn-Übergang zwischen einem ersten Anschluss (102) und einem zweiten Anschluss (103) aufweist; ein zweites Halbleiterelement (104), das einen zweiten pn-Übergang zwischen einem dritten Anschluss (105) und einem vierten Anschluss (106) aufweist; einen Halbleiterkörper (110), der das erste Halbleiterelement (101) und das zweite Halbleiterelement (104) monolithisch integriert aufweist; und wobei der erste und der dritte Anschluss (102, 105) elektrisch mit einem ersten Vorrichtungsanschluss (107) gekoppelt sind; der zweite und der vierte Anschluss (103, 106) elektrisch mit einem zweiten Vorrichtungsanschluss (108) gekoppelt sind; und ein Temperaturkoeffizient α1 einer Durchbruchsspannung Vbr1 des ersten pn-Übergangs und ein Temperaturkoeffizient α2 einer Durchbruchsspannung Vbr2 des zweiten pn-Übergangs dasselbe Vorzeichen haben und 0,6 × α1 < α2 < 1,1 × α1 bei einer Temperatur von T = 300 K erfüllen, wobei Vbr2 < Vbr1 gilt.
  2. Die Halbleitervorrichtung (200) nach Anspruch 1, wobei das erste Halbleiterelement (101) eine Graben-Feldeffekttransistorzelle ist und der erste pn-Übergang ein erstes Bodygebiet (205) eines ersten Leitfähigkeitstyps und ein erstes Driftgebiet (202) eines zweiten Leitfähigkeitstyps, der sich vom ersten Leitfähigkeitstyp unterscheidet, aufweist; das erste Bodygebiet (205) an eine erste Grabenstruktur an einer ersten Seite des ersten Bodygebiets (205) angrenzt und das erste Bodygebiet (205) an eine zweite Grabenstruktur an einer zweiten Seite des ersten Bodygebiets (205) gegenüberliegend der ersten Seite angrenzt; das zweite Halbleiterelement (104) eine Abtastzelle ist und der zweite pn-Übergang ein zweites Bodygebiet (205') des ersten Leitfähigkeitstyps und ein zweites Driftgebiet (202) des zweiten Leitfähigkeitstyps aufweist; und das zweite Bodygebiet (205') an eine dritte Grabenstruktur an einer ersten Seite des zweiten Bodygebiets (205') angrenzt und das zweite Bodygebiet (205') an eine vierte Grabenstruktur an einer zweiten Seite des zweiten Bodygebiets (205') gegenüberliegend der ersten Seite angrenzt.
  3. Die Halbleitervorrichtung (200) nach Anspruch 2, wobei das zweite Bodygebiet (205') elektrisch mit einer Gateelektrode (209a, 209b) von mindestens einer der ersten und zweiten Grabenstrukturen gekoppelt ist.
  4. Die Halbleitervorrichtung (200) nach Anspruch 2 oder 3, wobei ein Unterschied zwischen der ersten Durchbruchsspannung Vbr1 des ersten pn-Übergangs und der zweiten Durchbruchsspannung Vbr2 des zweiten pn-Übergangs in einem Bereich zwischen 50 % und 600 % der Schwellenspannung des Graben-Feldeffekttransistors liegt.
  5. Die Halbleitervorrichtung (200) nach einem der Ansprüche 2 bis 4, wobei jede der ersten und zweiten Grabenstruktur einen Graben (207a, 207b), gefüllt mit einem isolierenden Material (210a, 210b), aufweist.
  6. Die Halbleitervorrichtung (200) nach einem der Ansprüche 2 bis 5, wobei eine Breite des ersten Bodygebiets (205) größer ist als eine Breite des zweiten Bodygebiets (205') .
  7. Die Halbleitervorrichtung (200) nach einem der Ansprüche 2 bis 5, wobei eine Breite des ersten Bodygebiets (205) kleiner ist als eine Breite des zweiten Bodygebiets (205') .
  8. Die Halbleitervorrichtung (200) nach einem der Ansprüche 2 bis 7, wobei eine Tiefe jeder der ersten und der zweiten Grabenstrukturen kleiner ist als eine Tiefe jeder der dritten und vierten Grabenstrukturen.
  9. Die Halbleitervorrichtung (200) nach einem der Ansprüche 2 bis 8, wobei eine Breite jeder der ersten und der zweiten Grabenstrukturen kleiner ist als eine Breite jeder der dritten und der vierten Grabenstrukturen.
  10. Die Halbleitervorrichtung (200) nach einem der Ansprüche 2 bis 7, wobei eine Tiefe jeder der ersten und der zweiten Grabenstrukturen größer ist als eine Tiefe jeder der dritten und der vierten Grabenstrukturen.
  11. Die Halbleitervorrichtung (200) nach einem der Ansprüche 2 bis 7, wobei eine Breite jeder der ersten und der zweiten Grabenstrukturen größer ist als eine Breite jeder der dritten und der vierten Grabenstrukturen.
  12. Die Halbleitervorrichtung (200) nach einem der Ansprüche 2 bis 11, des Weiteren ein Abschirmgebiet des ersten Leitfähigkeitstyps aufweisend, das innerhalb des Driftgebiets (202) angeordnet ist und an eine Unterseite jeder der dritten und vierten Grabenstrukturen angrenzt.
  13. Die Halbleitervorrichtung (200) nach einem der Ansprüche 2 bis 12, wobei ein erster Abstand zwischen einer Unterseite des ersten Bodygebiets (205) und einer Oberseite des ersten Bodygebiets (205) an einer Oberfläche (207) des Halbleiterkörpers (110) des ersten und des zweiten Halbleiterelements (101, 104) kleiner ist als ein zweiter Abstand zwischen einer Unterseite des zweiten Bodygebiets (205') und einer Oberseite des zweiten Bodygebiets (205') an der Oberfläche (207) des Halbleiterkörpers (110).
  14. Die Halbleitervorrichtung (200) nach einem der Ansprüche 2 bis 13, wobei ein Graben-Feldeffekttransistorzellenfeld eine erste Mehrzahl von Feldeffekttransistorzellen aufweist; eine zweite Mehrzahl der Abtastzellen über einen Bereich des Graben-Feldeffekttransistorzellenfelds verteilt ist; und die erste Mehrzahl größer ist als die zweite Mehrzahl.
  15. Die Halbleitervorrichtung (200) nach einem der Ansprüche 2 bis 14, wobei jede der ersten und der zweiten Grabenstrukturen eine Gateelektrode (209a, 209b) und zumindest eine unterhalb der Gateelektrode (209a, 209b) angeordnete Feldelektrode (208a, 208b) aufweist, die Halbleitervorrichtung (200) des Weiteren aufweisend: einen elektrischen Isolator (210a, 210b) zwischen der Gateelektrode (209a, 209b) und der zumindest einen Feldelektrode (208a, 208b).
  16. Die Halbleitervorrichtung (400) nach Anspruch 1, wobei das erste Halbleiterelement (101) ein Superjunction-Zellenfeld ist und der erste pn-Übergang ein erstes p-Typ Säulengebiet (431) und ein erstes n-Typ Säulengebiet (432) aufweist; das zweite Halbleiterelement (104) eine Superjunction-Abtastzelle ist und der zweite pn-Übergang ein zweites p-Typ Säulengebiet (441) und ein zweites n-Typ Säulengebiet (432) aufweist; und wobei das erste und das zweite Halbleiterelement (101, 104) sich zumindest in einer lateralen Ausdehnung ihres p-Typ Säulengebiets (431, 441) und ihres n-Typ Säulengebiets (432) unterscheiden.
  17. Die Halbleitervorrichtung nach Anspruch 1, wobei das erste Halbleiterelement (101) eine Transistorzelle ist und der erste pn-Übergang ein erstes Bodygebiet (205) eines ersten Leitfähigkeitstyps und ein erstes Driftgebiet (202) eines zweiten Leitfähigkeitstyps, der sich vom ersten Leitfähigkeitstyp unterscheidet, aufweist; das zweite Halbleiterelement (104) eine Abtastzelle ist und der zweite pn-Übergang ein zweites Bodygebiet (205') eines ersten Leitfähigkeitstyps und ein zweites Driftgebiet (202) des zweiten Leitfähigkeitstyps aufweist; und wobei ein erster Abstand zwischen einer Unterseite des ersten Bodygebiets (205) und einer Oberseite des ersten Bodygebiets (205) an einer Oberfläche (207) des Halbleiterkörpers (110) der ersten und zweiten Halbleiterelemente (101, 104) kleiner ist als ein zweiter Abstand zwischen einer Unterseite des zweiten Bodygebiets (205') und einer Oberseite des zweiten Bodygebiets (205') an der Oberfläche (207) des Halbleiterkörpers (110).
  18. Die Halbleitervorrichtung nach Anspruch 1, wobei das erste Halbleiterelement (101) eine Transistorzelle ist und der erste pn-Übergang ein erstes Bodygebiet (205) eines ersten Leitfähigkeitstyps und ein erstes Driftgebiet (202) eines zweiten Leitfähigkeitstyps, der sich vom ersten Leitfähigkeitstyp unterscheidet, aufweist; das zweite Halbleiterelement (104) eine Abtastzelle ist und der zweite pn-Übergang ein zweites Bodygebiet (205') des ersten Leitfähigkeitstyps und ein zweites Driftgebiet (202) des zweiten Leitfähigkeitstyps aufweist; und wobei eine Breite des ersten Bodygebiets (205) sich von einer Breite des zweiten Bodygebiets (205') unterscheidet.
  19. Die Halbleitervorrichtung (500) nach Anspruch 1, wobei das erste Halbleiterelement (101) eine erste Diode (501) ist und der erste pn-Übergang ein erstes Anodengebiet (503) eines ersten Leitfähigkeitstyps und ein erstes Kathodengebiet (502) eines zweiten Leitfähigkeitstyps, der sich vom ersten Leitfähigkeitstyp unterscheidet, aufweist; und das zweite Halbleiterelement (104) eine zweite Diode (504) ist und der zweite pn-Übergang ein zweites Anodengebiet (506) des ersten Leitfähigkeitstyps und ein zweites Kathodengebiet (505) des zweiten Leitfähigkeitstyps aufweist.
  20. Die Halbleitervorrichtung (500) nach Anspruch 19, des Weiteren aufweisend: einen Transistor (530), der einen ersten Lastanschluss, einen zweiten Lastanschluss und einen Steueranschluss aufweist; und wobei der erste und der zweite Lastanschluss des Transistors und das erste Halbleiterelement (101) parallel geschalten sind.
  21. Die Halbleitervorrichtung (500) nach Anspruch 20, wobei: der Transistor (530) ein n-Typ Feldeffekttransistor ist; der erste Lastanschluss ein Drain ist; der zweite Lastanschluss eine Source ist; der Steueranschluss ein Gate ist; und das zweite Anodengebiet (506) elektrisch mit dem Gate gekoppelt ist.
  22. Die Halbleitervorrichtung (500) nach einem der Ansprüche 19 bis 21, wobei die erste Durchbruchsspannung Vbr1 des ersten pn-Übergangs und die zweite Durchbruchsspannung Vbr2 des zweiten pn-Übergangs 0 < (Vbr1 -Vbr2) / Vbr1 < 0, 2 erfüllen.
  23. Die Halbleitervorrichtung (500) nach einem der Ansprüche 19 bis 22, wobei: das erste Anodengebiet (541a) einen ersten p-Typ Fremdstoff aufweist und das zweite Anodengebiet (541b) den ersten p-Typ Fremdstoff aufweist; und das erste Kathodengebiet (537a) einen ersten n-Typ Fremdstoff aufweist und das zweite Kathodengebiet (537b) den ersten n-Typ Fremdstoff aufweist; und wobei ein laterales Konzentrationsprofil von zumindest einem aus erstem p-Typ Fremdstoff im ersten Anodengebiet (541a), erstem p-Typ Fremdstoff im zweiten Anodengebiet (541b), erstem n-Typ Fremdstoff im ersten Kathodengebiet (537a) und erstem n-Typ Fremdstoff im zweiten Kathodengebiet (537b) gewellt ist und Minima und Maxima aufweist.
  24. Die Halbleitervorrichtung (500) nach einem der Ansprüche 19 bis 23, wobei die zweite Halbleiterdiode (504) zumindest eines aufweist von einem zweiten p-Typ Fremdstoff im zweiten Anodengebiet (541b), der im ersten Anodengebiet (541a) fehlt, und einem zweiten n-Typ Fremdstoff im zweiten Kathodengebiet (537b) der im ersten Kathodengebiet (537a) fehlt.
  25. Die Halbleitervorrichtung (500) nach einem der Ansprüche 19 bis 24, wobei die erste Diode (501) eine Schutzvorrichtung gegen elektrostatische Entladung ist, die eine Anodenfläche von zumindest 4000 µm2 aufweist.
  26. Die Halbleitervorrichtung (200) nach einem der Ansprüche 2 bis 15, des Weiteren zumindest ein zwischengeschaltetes Element (213, 260) aufweisend, das elektrisch zwischen ein Gate (209a, 209b) der Graben-Feldeffekttransistorzelle und die Abtastzelle gekoppelt ist, und wobei das zwischengeschaltete Element (213, 260) eines oder eine Kombination aus einem Element zur Strombegrenzung, einem Element zur Gleichrichtung und einem Element zum Schalten ist.
  27. Die Halbleitervorrichtung (200) nach einem der Ansprüche 2 bis 15, des Weiteren zumindest ein zwischengeschaltetes Element (214) aufweisend, das elektrisch zwischen ein Gate (209a, 209b) der Graben-Feldeffekttransistorzelle und eine Source (211a...d) der Graben-Feldeffekttransistorzelle gekoppelt ist, und wobei das zwischengeschaltete Element (214) eines oder eine Kombination aus einem das Gatedielektrikumsschutzelement, einer Entladungsschaltung, einem Gateklemmelement, einem Widerstand und einer Leitungsunterbrechung ist.
  28. Die Halbleitervorrichtung (500) nach Anspruch 20, des Weiteren zumindest ein zwischengeschaltetes Element (560a, 560b) aufweisend, das elektrisch zwischen den ersten Lastanschluss und den Steueranschluss gekoppelt ist, und wobei das zwischengeschaltete Element (560a, 560b) eines oder eine Kombination aus einem Element zur Strombegrenzung, einem Element zur Gleichrichtung und einem Element zum Schalten ist.
  29. Die Halbleitervorrichtung (500) nach Anspruch 20, des Weiteren zumindest ein zwischengeschaltetes Element (509) aufweisend, das elektrisch zwischen den Steueranschluss und den zweiten Lastanschluss gekoppelt ist, und wobei das zwischengeschaltete Element eines oder eine Kombination aus einem Gatedielektrikumsschutzelement, einer Entladungsschaltung, einem Gateklemmelement, einem Widerstand und einer Leitungsunterbrechung ist.
DE102012111910.4A 2011-12-08 2012-12-06 Halbleitervorrichtung, die ein erstes und ein zweites Halbleiterelement aufweist Active DE102012111910B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201113673389A 2011-12-08 2011-12-08
US13/314,637 US8530964B2 (en) 2011-12-08 2011-12-08 Semiconductor device including first and second semiconductor elements
US13/673,389 2011-12-08
US13/314,637 2011-12-08

Publications (2)

Publication Number Publication Date
DE102012111910A1 DE102012111910A1 (de) 2013-06-13
DE102012111910B4 true DE102012111910B4 (de) 2019-03-14

Family

ID=48464826

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012111910.4A Active DE102012111910B4 (de) 2011-12-08 2012-12-06 Halbleitervorrichtung, die ein erstes und ein zweites Halbleiterelement aufweist

Country Status (2)

Country Link
US (1) US8530964B2 (de)
DE (1) DE102012111910B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016001988B4 (de) 2015-04-30 2021-10-21 Suzhou Oriental Semiconductor Co. Ltd. Halbleiter - Super - Junction - Leistungsvorrichtung und Verfahren zum Herstellen derselben

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197551A (ja) * 2012-03-22 2013-09-30 Toshiba Corp 半導体装置及びその製造方法
US8963240B2 (en) * 2013-04-26 2015-02-24 Alpha And Omega Semiconductor Incorporated Shielded gate trench (SGT) mosfet devices and manufacturing processes
JP6378220B2 (ja) * 2016-02-01 2018-08-22 株式会社東芝 半導体装置
DE102016119799B4 (de) 2016-10-18 2020-08-06 Infineon Technologies Ag Integrierte schaltung, die einen vergrabenen hohlraum enthält, und herstellungsverfahren
JP6589845B2 (ja) * 2016-12-21 2019-10-16 株式会社デンソー 半導体装置
US10332992B1 (en) * 2018-01-22 2019-06-25 Sanken Electric Co., Ltd. Semiconductor device having improved trench, source and gate electrode structures
CN113990922B (zh) * 2021-10-18 2023-12-08 深圳市威兆半导体股份有限公司 一种半导体纵向器件及其生产方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100059849A1 (en) 2008-09-08 2010-03-11 Mohammed Tanvir Quddus Semiconductor component and method of manufacture
US20100187605A1 (en) 2009-01-27 2010-07-29 Infineon Technologies Austria Ag Monolithic semiconductor switches and method for manufacturing

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9127476D0 (en) * 1991-12-30 1992-02-19 Texas Instruments Ltd A semiconductor integrated circuit
DE4215378C1 (de) 1992-05-11 1993-09-30 Siemens Ag Thyristor mit Durchbruchbereich
JP2006080160A (ja) * 2004-09-07 2006-03-23 Toshiba Corp 静電保護回路
US20080029782A1 (en) * 2006-08-04 2008-02-07 Texas Instruments, Inc. Integrated ESD protection device
JP2010129893A (ja) * 2008-11-28 2010-06-10 Sony Corp 半導体集積回路
US8018002B2 (en) * 2009-06-24 2011-09-13 Globalfoundries Inc. Field effect resistor for ESD protection
KR20120071057A (ko) * 2010-12-22 2012-07-02 삼성전자주식회사 다이오드 및 그것을 포함하는 정전기 방전 보호 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100059849A1 (en) 2008-09-08 2010-03-11 Mohammed Tanvir Quddus Semiconductor component and method of manufacture
US20100187605A1 (en) 2009-01-27 2010-07-29 Infineon Technologies Austria Ag Monolithic semiconductor switches and method for manufacturing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016001988B4 (de) 2015-04-30 2021-10-21 Suzhou Oriental Semiconductor Co. Ltd. Halbleiter - Super - Junction - Leistungsvorrichtung und Verfahren zum Herstellen derselben

Also Published As

Publication number Publication date
DE102012111910A1 (de) 2013-06-13
US20130146970A1 (en) 2013-06-13
US8530964B2 (en) 2013-09-10

Similar Documents

Publication Publication Date Title
DE102012111910B4 (de) Halbleitervorrichtung, die ein erstes und ein zweites Halbleiterelement aufweist
DE3821065C2 (de)
DE19964481B4 (de) MOS-Halbleiteranordnung mit Schutzeinrichtung unter Verwendung von Zenerdioden
DE102014111360B4 (de) Halbleiterbauelement und elektronische schaltung zum schalten von hohen spannungen
DE102013022360B3 (de) Halbbrückenschaltung
DE102008064686B4 (de) Halbleitervorrichtung
DE19701189B4 (de) Halbleiterbauteil
DE102012111832B4 (de) Integrierte Schaltung mit einem Leistungstransistor und einem Hilfstransistor
DE102016118499B4 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102014109859B4 (de) Halbleitervorrichtungen mit einer feldelektrode, synchron-gleichrichtungsvorrichtung und energieversorgung
EP0905780A2 (de) Integrierte Halbleiterschaltung mit Schutzstruktur zum Schutz vor elektrostatischer Entladung
DE102013112831B4 (de) Ladungskompensations-Halbleiterbauelement
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102005036543A1 (de) Halbleitervorrichtung
DE102014109846A1 (de) Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
DE19836979A1 (de) Halbleitervorrichtung mit isoliertem Gate
DE102014106486B4 (de) Integrierte Schaltung mit einer Klemmstruktur und Verfahren zum Einstellen einer Schwellenspannung eines Klemmtransistors
DE102008039732A1 (de) Halbleiter-Herstellungsprozess-Ladungsschutz-Schaltkreise
DE102015105016A1 (de) Halbleiterbauteil mit Kanalstopper und Verfahren zur Herstellung desselben
DE102004059627B4 (de) Halbleitervorrichtung mit einem Hochpotentialinselbereich
DE102017118121B4 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102017115536B4 (de) Ladungskompensationshalbleiterbauelement und Herstellungsverfahren dafür
DE102020121771A1 (de) Erste gate-elektrode und zweite gate-elektrode enthaltendehalbleitervorrichtung
DE102020204455A1 (de) Halbleitervorrichtung
DE3924930C2 (de) MOS Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative