DE3542939A1 - Halbleiter-speicherbauelement - Google Patents

Halbleiter-speicherbauelement

Info

Publication number
DE3542939A1
DE3542939A1 DE19853542939 DE3542939A DE3542939A1 DE 3542939 A1 DE3542939 A1 DE 3542939A1 DE 19853542939 DE19853542939 DE 19853542939 DE 3542939 A DE3542939 A DE 3542939A DE 3542939 A1 DE3542939 A1 DE 3542939A1
Authority
DE
Germany
Prior art keywords
gate electrode
electrode layer
semiconductor memory
layer
metallic wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19853542939
Other languages
English (en)
Other versions
DE3542939C2 (de
Inventor
Kazuo Itami Hyogo Hirabayashi
Makoto Amagasaki Hyogo Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3542939A1 publication Critical patent/DE3542939A1/de
Application granted granted Critical
Publication of DE3542939C2 publication Critical patent/DE3542939C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung betrifft ein Halbleiter-Speicherbauelement, insbesondere bestehend aus Speicher-FET-Abschnitten und deren peripheren Schaltkreisen.
10 Zur Herstellung eines solchen Halbleiter-Speicherbauelements gemäß dem Stand der Technik werden nacheinander die verschiedenen Ebenen: Halbleitersubstrat, Feldisolierfilm, erdfreie Gate-Elektrodenschicht, Gate-Elektrodenschicht, Kontaktierungsloch und metallische
15 Verdrahtungsschicht gebildet, wie die Fig. 1A-1F zeigen. Die Fig. 2A-2F und 3A-3F sind Querschnittsansichten der Fig. 1A-1F entlang den Schnittlinien II-II1 bzw. III-III' von Fig. 1F.
Die Fig. 1F, 2F und 3F zeigen eine Gate-Elektrodenschicht 1 aus Polysilizium, die eine Adreßleitung für
jede Spalte einer matrixförmig angeordneten Gruppe von Speichertransistoren bildet. Eine Source-Diffusionsschicht 2 ist parallel zu der Gate-Elektrodenschicht 1 angeordnet und bildet eine Datenleitung für die Gruppe von Speichertransistoren. Eine Drain-Diffusionsschicht 3 ist matrixförmig angeordnet und bildet eine Drain-Elektrode für jeden Speichertransistor. Ein Source-
Kontaktierungsloch 4 ist in der Source-Diffusions-
schicht 2 vorgesehen und bildet einen Teil eines peripheren Schaltungsteils der Speichertransistoren. Ein
Drain-Kontaktierungsloch 5 ist in der Drain-Diffusionsschicht 3 in den Speichertransistoren vorgesehen. Eine metallische Verdrahtungsschicht 6 aus Aluminium ist in den peripheren Schaltungsteilen der Speichertransistoren in Form einer Stufentrennung von der Gate-Elektrodenschicht 1 und über dieser angeordnet und mit der
Source-Diffusionsschicht 2 durch das Source-Kontaktierungsloch 4 verbunden zur Bildung einer Dateneinführungsleitung. Eine zweite metallische Verdrahtungsschicht 7 aus Aluminium ist parallel zu der metallischen Verdrahtungsschicht 6 für die Speichertransistoren angeordnet und mit der Drain-Diffusionsschicht 3
durch das Drain-Kontaktierungsloch 5 verbunden zur
Bildung einer Adreßleitung für jede Reihe der Speichertransistoren.
Eine erdfreie Gateschicht 8 aus Polysilizium ist unter der Gate-Elektrodenschicht 1 zwischen der Source-Diffusionsschicht 2 und der Drain-Diffusionsschicht 3 in
jedem Speichertransistor für die Speicherung von Ladungen vorgesehen. Ein Feldisolierfilm 9 aus Siliziumoxid (SiO„) ist auf einem Halbleitersubstrat 10 mit Ausnahme der Abschnitte über der Source-Diffusionsschicht 2 und der Drain-Diffusionsschicht 3 sowie Abschnitten unmit-
telbar unter der erdfreien Gateschicht 8 für die Trennung der Speichertransistoren vorgesehen.
Nachstehend wird das Herstellungsverfahren für das so aufgebaute Halbleiter-Speicherbauelement unter Bezugnahme auf die Fig. 1-3 erläutert.
Wie die Fig. IA, 2A und 3A zeigen, wird der Feldisolierfilm 9 mit einer Dicke von 0,7-0,8 pm (7000-8000 S) selektiv auf dem Halbleitersubstrat 10 gebildet, wonach ein dünner Oxidfilm 11a mit einer Dicke von ca. 0,05 μΐη (500 S) auf der Oberfläche des Halbleitersubstrats 10 gebildet wird. Es ist zu beachten, daß die Fig. 1A-1F der besseren Übersicht halber den Oxidfilm 11a nicht zeigen. Dann wird auf der gesamten Oberfläche des Halbleitersubstrats 10 durch den Oxidfilm 11a ein Polysiliziumfilm 8a mit einer Dicke von ca. 0,3 pm (3000 S) gebildet (Fig. 2B) und dann selektiv geätzt unter Bildung eines Polysiliziumfilms 8b in Form eines Streifens mit einer Breite W, wie die Fig. 1B und 1C in Richtung II-II1 (Fig. 1F) zeigen. Dann wird auf der Gesamtoberfläche des Halbleitersubstrats 10 ein dünner Oxidfilm 12a mit einer Dicke von ca. 0,06 pm (600 S) durch den Oxidfilm 11a und teilweise durch den Polysiliziumfilm 8b gemäß den Fig. 2C und 3C gebildet. Es ist zu beachten, daß die Fig. 1A-1F der Klarheit halber den Oxidfilm 12a nicht zeigen. Auf der Gesamtoberfläche des Oxidfilms 12a wird ein PoIysiliziumfilm 1a mit einer Dicke von ca. 0,3 pm (3000 A) gemäß den Fig. 1D, 2D und 3D gebildet.
Die so aufeinandergeschichtete Filmanordnung wird geätzt unter Bildung eines Profils gemäß den Fig. 2E und 3E. Dabei wird zuerst der Polysiliziumfilm 1a geätzt zur Bildung der Gate-Elektrodenschicht 1, die das in den Fig. 2E und 3E gezeigte Profil hat. Durch Verwendung der Gate-Elektrodenschicht 1 als Maske werden der
- c-
Oxidfilm 12a, der Polysiliziumfilm 8b und der Oxidfilm 11a so geätzt, daß sie jeweils den Gate-Oxidfilm 12, die erdfreie Gate-Elektrodenschicht 8 und den erdfreien Gateoxidfilm 11 in dieser Reihenfolge unterhalb der Gate-Elektrodenschicht 1 bilden. Dann werden durch ein gemeinsames Diffusionsverfahren die Source-Diffusionsschicht 2 und die Drain-Diffusionsschicht 3 in dem Halbleitersubstrat 10 gemäß den Fig. 2E und 3E gebildet.
Dann wird ein glatter Überzug 13 mit einer Dicke von ca. 0,8 pm (8000 8), der eine Isolierschicht ist, auf der gesamten Oberfläche des Halbleitersubstrats 10 teilweise durch die Filmschichten der Gate-Elektrodenschicht 1, des Oxidfilms 12, des Polysiliziumfilms 8 und des erdfreien Gate-Oxidfilms 11 aufgebracht. Der glatte Überzug 13 wird dann so abgeätzt, daß das Source-Kontaktierungsloch 4 und das Drain-Kontaktierungsloch 5 gemäß den Fig. 3F bzw. 2F gebildet werden.
Schließlich werden die Source- und Drain-Kontaktierungslöcher 4 und 5 in die metallischen Verdrahtungsschichten 6 und 7 in Form eines Bands, das in Richtung II-II' (Fig. 1F) verläuft, eingebettet; die Verdrahtungsschichten sind mit den Diffusionsschichten 2 und im Halbleitersubstrat 10 verbunden, so daß das Halbleiter-Speicherbauelement fertig ist.
Bei dem auf diese Weise ausgebildeten Halbleiter-Speicherbauelement hat der Rand oder die Umgebung des Source-Kontaktierungslochs 4 einen Querschnitt III-III (Fig. 1F), bei dem das Halbleitersubstrat 10 ebvenfalls etwas geätzt ist, wie Fig. 3F zeigt. Dies rührt daher, daß der Randabschnitt des Source-Kontaktierungslochs 4 im Halbleitersubstrat 10 keinen Polysiliziumfilm wie etwa den Film 8a aufweist, so daß beim Ätzen des Oxidfilms 12a, des Polysiliziumfilms 8a und des Oxidfilms
11a unter Verwendung der Gate-Elektrodenschicht 1 als Maske das Halbleitersubstrat 10 gleichzeitig mit dem Ätzen des Oxidfilms 11a etwas geätzt wird. Daher ist die Niveau-Differenz T2 zwischen dem Source-Kontaktierungsloch 4 und dem Randabschnitt gegeben durch
T2 = (Dicke des Feld-Oxidfilms 9) + (Dicke der Gate Elektrodenschicht 1) + (Dicke des glatten Überzugs 13) + (Ätztiefe des Halbleitersubstrats 10) = 0,8 + 0,3 + 0,8 + oC=1,9+o<
Andererseits ist die Niveau-Differenz T1 zwischen dem Drain-Kontaktierungsloch 5 und dem Randabschnitt gegeben durch
15
T1 = (Dicke des erdfreien Gateoxidfilms 11) + (Dicke der erdfreien Gate-Elektrodenschicht 8) + (Dicke des Gateoxidfilms 12) + (Dicke sder Gate-Elektrodenschicht 1) + (Dicke des glatten Überzugs 13) = 0,05 +0,3 + 0,06 + 0,3 + 0,8 = 1,51 /am.
Somit ist T1<T2, und wenn bei gleichzeitiger Bildung des Source-Kontaktierungslochs 4 und des Drain-Kontaktierungslochs 5 die Ätztiefen dieser Löcher der Ätztiefe des Drain-Kontaktierungslochs 5 entsprechen sollen, erreicht das Source-Kontaktierungsloch 4 das Halbleitersubstrat 10 nicht, so daß ein unter der Norm liegendes Bauelement resultiert; wenn dagegen die Ätztiefen der Ätztiefe des Source-Kontaktierungslochs 4 entsprechen sollen, wird der Durchmesser des Drain-Kontaktierungslochs 5 vergrößert, was nachteiligerweise in einem Bauelement mit insgesamt großer Fläche resultiert. Auch wenn im übrigen das Source-Kontaktierungsloch 4 vollständig geformt wird, ist seine Tiefe doch zu groß, so daß die metallische Verdrahtungsschicht 7 möglicherweise das Halbleitersubstrat 10 nicht kontaktiert oder die Verbindung unterbrochen werden kann.
Aufgabe der vorliegenden Erfindung ist die Bereitstellung eines Halbleiter-Speicherbauelements, bei dem das Source-Kontaktierungsloch perfekt geformt ist und/oder eventuelle Verbindungsunterbrechungen der metallischen Verdrahtungsschichten nicht auftreten.
Zur Lösung dieser Aufgabe sieht die Erfindung ein Halbleiter-Speicherbauelement vor mit einer Gruppe von Speichertransistoren und deren peripheren Schaltkreisen, das gemäß der Erfindung einen Feldisolierfilm in den peripheren Schaltkreisen aufweist, der um einen Abschnitt herum angeordnet ist, der von einer Stufentrennung zwischen einer metallischen Verdrahtungsschicht und einer Gate-Elektrodenschicht zur Verbin- dungssteile der metallischen Verdrahtungsschicht mit der Source-Diffusionsschicht verläuft, wodurch die Höhe von der Oberfläche des Bauelements zu einem Halbleitersubstrat in dem Abschnitt, der von der Stufentrennung zwischen der metallischen Verdrahtungsschicht und der Gate-Elektrodenschicht zu dem Source-Kontaktierungsloch verläuft, geringer ist als in einem Abschnitt, der von der Stufentrennung zwischen der Gate-Elektrodenschicht und der metallischen Verdrahtungsschicht zu einem Drain-Kontaktierungsloch verläuft.
Anhand der Zeichnung wird die Erfindung beispielsweise näher erläutert. Es zeigen:
Fig. 1A-1F Draufsichten auf die Oberfläche eines bekannten Halbleiter-Speicherbauelements in
den jeweiligen Herstellungsphasen des Bauelements ;
Fig. 2A-2F Querschnittsansichten eines bekannten Halbleiter-Speicherbauelements bzw. des
Bauelements nach der Erfindung entlang der
-S-
Schnittlinie II-II' in den Fig. 1F bzw. 4F in den jeweiligen Herstellungsphasen, die
den in den Fig. 1A-1F gezeigten Schritten
entsprechen;
5
Fig. 3A-3F Querschnittsansichten des bekannten HaIbleiter-Speicherbauelements entlang der
Schnittlinie III-III1 von Fig. 1F in den
jeweiligen Herstellungsphasen entsprechend den Schritten nach den Fig. 1A-1F;
Fig. 4A-4F Draufsichten auf die Oberfläche einer Ausführungsform des Halbleiter-Speicherbauelements nach der Erfindung in den jeweiligen Herstellungsphasen;
Fig. 5A-5F Querschnittsansichten des Halbleiter-Speicherbauelements nach der Erfindung entlang der Schnittlinie V-V von Fig. 4F in den
jeweiligen Herstellungsphasen, die den
Schritten nach den Fig. 4A-4F entsprechen;
Fig. 6A-6D Draufsichten auf die Oberfläche einer weiteren Ausführungsform des Halbleiter-Spei
cherbauelements nach der Erfindung in den
jeweiligen Herstellungsphasen;
Fig. 7A-7D Querschnittsansichten des Halbleiter-Speicherbauelements nach der Erfindung entlang
der Schnittlinie VII-VII1 von Fig. 6D in
den jeweiligen Herstellungsphasen entsprechend den in den Fig. 6A-6F gezeigten
Schritten; und
- /it ·
Fig. 8A-8D Querschnittsansichten des Halbleiter-Speicherbauelements nach der Erfindung entlang der Schnittlinie VIII-VIII1 von Fig. 6D in den jeweiligen Herstellungsphasen entsprechend den in den Fig. 7A-7F gezeigten
Schritten.
Nachstehend wird eine Ausführungsform des Halbleiter-Speicherbauelements erläutert, wobei die Flächenkonfigurationen eines Halbleitersubstrats, eines Feldisolierfilms, einer erdfreien Gate-Elektrodenschicht, einer Gate-Elektrodenschicht, eines Kontaktierungslochs und einer metallischen Verdrahtungsschicht nacheinander entsprechend den Fig. 4A-4F ausgebildet werden. Die Querschnittsansichten entlang der Linie V-V (Fig. 4F) jeder der Fig. 4A-4F sind in den Fig. 5A-5F dargestellt. Die Bezugsziffern 1-13 bezeichnen zwar in sämtlichen Figuren identische oder einander entsprechende Elemente; bei dieser Ausführungsform ist jedoch die Struktur des Feldisolierfilms 9 des bekannten Speicherbauelements gemäß den Fig. 1-3 um das Source-Kontaktierungsloch 4 herum bzw. in dessen Umgebung modifiziert. Dabei ist der Feldisolierfilm 9 durch einen Feldisolierfilm 14 ersetzt, der um einen Abschnitt herum vorgesehen ist, der von einer Stufentrennung 15 zwischen der metallischen Verdrahtungsschicht 6 und der Gate-Elektrodenschicht 1 zum Source-Kontaktierungsloch
4 verläuft, und eine blinde Gate-Elektrodenschicht 16 ist unmittelbar unter der Gate-Elektrodenschicht 1 in der Stufentrennung 15 angeordnet.
Nachstehend wird unter Bezugnahme auf die Fig. 2, 4 und
5 das Verfahren zur Herstellung des derart aufgebauten Halbleiter-Speicherbauelements erläutert.
Zuerst wird auf dem Halbleitersubstrat 10 der Feldisolierfilm 14 mit einer Dicke von 0,7-0,8 pm
(7000-8000 δ) selektiv um einen Abschnitt herum, der von der Stufentrennung 15 zwischen der metallischen Verdrahtungsschicht 6 und der Gate-Elektrodenschicht 1, die später gebildet werden, verläuft, jedoch nicht auf diesem Abschnitt, gebildet (Fig. 4A). Dann wird auf der Gesamtfläche des Halbleitersubstrats 10 der dünne Oxidfilm 11a (in den Fig. 4A-4F nicht gezeigt) mit einer Dicke von ca. 0,05 jum (500 S) teilweise durch den Feldisolierfilm 14 gebildet (Fig. 2A und 5A). Dann wird auf der Gesamtfläche des Halbleitersubstrats 10 der Polysiliziumfilm 8a mit einer Dicke von 0,3 /im (3000 8) gebildet (Fig. 2B und 5B) und dann selektiv geätzt unter Bildung des Polysiliziumfilms 8b in Form eines Streifens mit einer Breite W in Richtung II-II1 (Fig.
4F) sowie eines Polysiliziumfilms 16a in Form eines Streifens mit einer Breite S in derselben Richtung (Fig. 4B). Anschließend wird auf der Gesamtoberfläche des Halbleitersubstrats 10 teilweise durch den Feldisolierfilm 14, die Polysiliziumfilme 8b und 16a und den Oxidfilm 11a (Fig. 2C und 5C) der dünne Oxidfilm 12a (in Fig. 4A-4F nicht gezeigt) mit einer Dicke von ca. 0,06 μια (600 A*) gebildet. Dann wird auf der Gesamtoberfläche des Oxidfilms 12a der Polysiliziumfilm 1a mit einer Dicke von ca. 0,3 pm (3000 Ä) gebildet (Fig. 2D, 4D und 5D).
Die so geschichtete Filmanordnung wird geätzt zur Bildung eines in den Fig. 2E und 5E gezeigten Profils. Dabei wird zuerst der Polysiliziumfilm 1a geätzt unter Bildung der Gate-Elektrodenschicht 1 mit dem in den Fig. 2E und 5E gezeigten Profil. Unter Verwendung der Gate-Elektrodenschicht 1 als Maske werden der Oxidfilm 12a, der Polysiliziumfilm 8b und der Oxidfilm 11a geätzt, so daß sie den Gateoxidfilm 12 bzw. die erdfreie Gate-Elektrodenschicht 8 entsprechend der Schicht 8b oder der genannten blinden erdfreien Gate-Elektrodenschicht 16 bzw. den erdfreien Gateoxidfilm 11 in dieser
- ytt.
Reihenfolge unter der Gate-Elektrodenschicht 1 bilden. Dann werden durch ein gemeinsames Diffusionsverfahren im Halbleitersubstrat 10 die Source-Diffusionsschicht und die Drain-Diffusionsschicht 3 gebildet (Fig. 2E, 4E und 5E).
Anschließend wird ein glatter Überzug 13 mit einer Dicke von ca. 0,8 um (8000 R), der ein Isolierfilm ist, auf der Gesamtoberfläche des Halbleitersubstrats 10 teilweise durch die Filmschichten, umfassend die Gate-Elektrodenschicht 1, den Oxidfilm 12, den PoIysiliziumfilm 8 oder 16 und.den erdfreien Gateoxidfilm 11, aufgebracht. Der glatte Überzug 13 wird dann geätzt unter Bildung des Source-Kontaktierungslochs 4 bzw. des Drain-Kontaktierungslochs 5 (Fig. 5F und 2F).
Schließlich werden die Source- und Drain-Kontaktierungslöcher 4 und 5 in die Verdrahtungsschichten 6 und 7 eingebettet, die in Form eines Streifens in Richtung II-II' (Fig. 4F) verlaufen und mit den Diffusionsschichten 2 und 3 im Halbleitersubstrat 10 verbunden sind, so daß das Halbleiter-Speicherbauelement fertig ist.
Bei dem so geformten Halbleiter-Speicherbauelement ist die Querschnittsstruktur eines Abschnitts, der von der Stufentrennung 15 zwischen der metallischen Verdrahtungsschicht 6 und der Gate-Elektrodenschicht 1 zum Source-Kontaktierungsloch 4 entlang der Linie V-V (Fig. 4F) verläuft, identisch mit derjenigen eines Abschnitts , der von der Stufentrennung zwischen der metallischen Verdrahtungsschicht 7 und der Gate-Elek-
trodenschicht 1 zum Drain-Kontaktierungsloch 5 entlang der Linie II-II1 (Fig. 4F) verläuft. Daher hat die Niveau-Differenz (Höhendifferenz) T2 zwischen dem Source-Kontaktierungsloch 4 und dessen Außenrand den gleichen Wert von 1,51 μιη (15100 S) wie ^i6 Niveau-
Differenz (Höhendifferenz) TI zwischen dem Drain-Kontaktierungsloch 5 und dessen Außenrand. Bei Bildung des Source-Kontaktierungslochs 4 und des Drain-Kontaktierungslochs 5 wird also keines der Löcher 4 und 5 zu viel geätzt/ d. h. die Tiefen beider Löcher sind verschieden, so daß jedes der Kontaktierungslöcher 4 und mit kleinstmöglicher Abmessung gebildet wird. Insbesondere für die Niveau-Differenz T2 (1,51 pm) zwischen dem Source-Kontaktierungsloch 4 und dem Außenrand gilt/ daß diese erheblich kleiner als die bei dem bekannten Bauelement nach den Fig. 1-3 erhaltene Differenz T2 = 1,9 +C^ μια ist, so daß eine minderwertige Ausbildung des Source-Kontaktierungslochs 4 und ein durch Unterbrechen der Verbindung der Verdrahtungsschicht 6 mit dem Halbleitersubstrat 10 bedingter Ausfall kaum möglich ist.
Bei dem vorstehenden Ausführungsbeispiel wird zwar in der Stufentrennung 15 die blinde erdfreie Gate-Elektrodenschicht 16 verwendet; diese Schicht kann jedoch in den Fig. 4 und 5 entfallen. Dabei wird die Differenz T2 zwischen dem Source-Kontaktuerungsloch 4 und dem Außenrand weiter verringert, so daß ein durch Unterbrechen der Verbindung der metallischen Verdrahtungsschicht 6 mit dem Halbleitersubstrat 10 bedingter Ausfall noch besser ausgeschlossen werden kann.
Bei dem vorstehenden Ausführungsbeispiel wird zwar ein Halbleiter-Speicherbauelement mit Isolierschicht-Speichertransistoren mit jeweils einer erdfreien Gate-Elektrodenschicht verwendet, die Erfindung ist jedoch nicht auf diese Ausführungsform beschränkt. Die Fig. 6-8 zeigen eine weitere Ausführungsform/ bei der je nach der Anwesenheit/Abwesenheit des Drain-Kontaktierungslochs 5 die Feldisolierschicht 14 in einem Masken-ROM zur Kennzeichnung der Speicherinhalte "1" und "0" vor-
-νί- " ' 3552939
gesehen sein kann. Z. B. ist gegenüber Fig. 4F in Fig. 6D ein Drain-Kontaktierungsloch entfernt.
Es braucht kaum erwähnt zu werden, daß auf dem HaIbleitersubstrat 10 periphere Schaltkreise mit Adreßpufferspeichern, Adreß-Decodierern sowie Ein/Ausgabekreisen für Information vorgesehen sein können; diese sind nicht gesondert gezeigt.
Gemäß der vorliegenden Erfindung ist also durch die Anordnung eines Feldisolierfilms um einen Abschnitt herum, der von einer Stufentrennung zwischen einer metallischen Verdrahtungsschicht und einer Gate-Elektrodenschicht zu einem Source-Kontaktierungsloch verläuft, die Höhe von der Oberfläche des Bauelements zu einem Halbleitersubstrat in dem genannten Abschnitt, der von der Stufentrennung zwischen der metallischen Verdrahtungsschicht und der Gate-Elektrodenschicht zu dem Source-Kontaktierungsloch verläuft, geringer als in einem Abschnitt, der von der Stufentrennung zwischen der metallischen Verdrahtungsschicht und der Gate-Elektrodenschicht zu einem Drain-Kontaktierungsloch verläuft, so daß eine minderwertige Ausbildung des Source-Kontaktierungslochs und/oder ein durch Unterbrechen der Verbindung bedingter Ausfall eines Aluminiumleiters ausgeschlossen wird. Da ferner die Querschnittsstruktur eines Abschnitts, der von der Stufentrennung zwischen der metallischen Verdrahtungsschicht und der Gate-Elektrodenschicht zum Verbindungspunkt zwischen der metallischen Verdrahtungsschicht und dem Source-Kontaktierungsloch verläuft, identisch mit der Struktur eines Abschnitts gemacht ist, der von der Stufentrennung zwischen der metallischen Verdrahtungsschicht und der Gate-Elektrodenschicht zum Drain-Kontaktierungsloch verläuft, kann der Durchmesser des Source-Kontaktierungslochs minimiert werden.

Claims (7)

  1. Patentansprüche
    λ J Halbleiter-Speicherbauelement, mit einer Gate-Elektrodenschicht (1)/ die für jede Spalte einer matrixförmig angeordneten Gruppe von Speichertransistoren eine Adreßleitung bildet;
    10 - einer Source-Diffusionsschicht (2), die parallel zu der Gate-Elektrodenschicht (1) angeordnet ist unter Bildung einer Datenleitung für die Gruppe von Speichertransistoren; und
    einer metallischen Verdrahtungsschicht (6, 7), die
    15 in einer Stufentrennung (15) von der Gate-Elektrodenschicht (1) und über dieser in der Peripherie der Gruppe von Speichertransistoren angeordnet und mit der Source-Diffusionsschicht (2) verbunden ist; gekennzeichnet durch
    - einen Feldisolierfilm (14), der um einen Abschnitt herum angeordnet ist, der von der Stufentrennung (15) zur Verbindungsstelle der metallischen Verdrahtungsschicht mit der Source-Diffusionsschicht (2) verläuft.
  2. 2. Halbleiter-Speicherbauelement nach Anspruch 1, gekennzeichnet durch eine erdfreie Gate-Elektrodenschicht (8), die in der Stufentrennung (15) unterhalb der Gate-Elektrodenschicht (1) angeordnet ist.
  3. 3. Halbleiter-Speicherbauelement nach Anspruch 2, dadurch gekennzeichnet, daß die erdfreie Gate-Elektrodenschicht eine blinde erdfreie Gate-Elektrodenschicht (16) umfaßt.
  4. 4. Halbleiter-Speicherbauelement nach Anspruch 1, dadurch gekennzeichnet, daß der Feldisolierfilm (14) aus Siliziumoxid besteht.
  5. 5. Halbleiter-Speicherbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die metallische Verdrahtungsschicht (6, 7) ein Aluminium-Dünnfilm ist.
  6. 6. Halbleiter-Speicherbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Gate-Elektrodenschicht (1) ein Polysiliziumfilm ist.
  7. 7. Halbleiter-Speicherbauelement nach Anspruch 1, dadurch gekennzeichnet, daß der Feldisolierfilm (14) eine Form hat, von der nur ein Abschnitt ausgenommen ist, der unmittelbar unter der metallischen Verdrahtungsschicht von der Stufentrennung zu der Verbindungsstelle verläuft.
DE3542939A 1984-12-05 1985-12-04 Verfahren zur Herstellung eines Speicherbauelements Expired - Lifetime DE3542939C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59258661A JPS61135165A (ja) 1984-12-05 1984-12-05 半導体メモリ装置

Publications (2)

Publication Number Publication Date
DE3542939A1 true DE3542939A1 (de) 1986-06-12
DE3542939C2 DE3542939C2 (de) 1995-04-27

Family

ID=17323342

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3542939A Expired - Lifetime DE3542939C2 (de) 1984-12-05 1985-12-04 Verfahren zur Herstellung eines Speicherbauelements

Country Status (3)

Country Link
US (1) US4707717A (de)
JP (1) JPS61135165A (de)
DE (1) DE3542939C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2638285A1 (fr) * 1988-10-25 1990-04-27 Commissariat Energie Atomique Circuit integre a haute densite d'integration tel que memoire eprom et procede d'obtention correspondant

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4948749A (en) * 1987-03-25 1990-08-14 Mitsubishi Denki Kabushiki Kaisha Process for forming electrodes for semiconductor devices
US4853341A (en) * 1987-03-25 1989-08-01 Mitsubishi Denki Kabushiki Kaisha Process for forming electrodes for semiconductor devices using focused ion beams
JP2765583B2 (ja) * 1988-10-20 1998-06-18 株式会社リコー 半導体メモリ装置
US5336628A (en) * 1988-10-25 1994-08-09 Commissariat A L'energie Atomique Method for fabricating semiconductor memory device
JP2006054283A (ja) * 2004-08-11 2006-02-23 Nec Electronics Corp 不揮発性半導体記憶装置，及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3106202A1 (de) * 1980-02-20 1981-12-03 Hitachi, Ltd., Tokyo Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung
DE3145102A1 (de) * 1980-11-17 1982-06-24 Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven Verfahren zur herstellung eines halbleiterspeichers und durch dieses verfahren hergestellter halbleiterspeicher
DE3230067A1 (de) * 1981-08-12 1983-03-03 Hitachi, Ltd., Tokyo Permanentspeichervorrichtung
DE3247197A1 (de) * 1981-12-28 1983-07-07 National Semiconductor Corp., 95051 Santa Clara, Calif. Elektrisch programmierbare und loeschbare speicherzelle
DE3316096A1 (de) * 1983-05-03 1984-11-08 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von speicherzellen mit einem ein schwebendes gate aufweisenden mos-feldeffekttransistor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4289834A (en) * 1977-10-20 1981-09-15 Ibm Corporation Dense dry etched multi-level metallurgy with non-overlapped vias
JPS56120166A (en) * 1980-02-27 1981-09-21 Hitachi Ltd Semiconductor ic device and manufacture thereof
JPS5887876A (ja) * 1981-11-20 1983-05-25 Nec Corp 半導体装置
JPS5935477A (ja) * 1982-08-23 1984-02-27 Seiko Epson Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3106202A1 (de) * 1980-02-20 1981-12-03 Hitachi, Ltd., Tokyo Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung
DE3145102A1 (de) * 1980-11-17 1982-06-24 Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven Verfahren zur herstellung eines halbleiterspeichers und durch dieses verfahren hergestellter halbleiterspeicher
DE3230067A1 (de) * 1981-08-12 1983-03-03 Hitachi, Ltd., Tokyo Permanentspeichervorrichtung
DE3247197A1 (de) * 1981-12-28 1983-07-07 National Semiconductor Corp., 95051 Santa Clara, Calif. Elektrisch programmierbare und loeschbare speicherzelle
DE3316096A1 (de) * 1983-05-03 1984-11-08 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von speicherzellen mit einem ein schwebendes gate aufweisenden mos-feldeffekttransistor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z: IEEE Trans. on Electron Devices, Bd. ED-29, No.8, Aug. 1982, S.1178-1185 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2638285A1 (fr) * 1988-10-25 1990-04-27 Commissariat Energie Atomique Circuit integre a haute densite d'integration tel que memoire eprom et procede d'obtention correspondant
EP0369842A1 (de) * 1988-10-25 1990-05-23 Commissariat A L'energie Atomique Verfahren zur Herstellung eines hochintegrierten Schaltkreises, z.B. eines EPROMs

Also Published As

Publication number Publication date
JPS61135165A (ja) 1986-06-23
JPH031838B2 (de) 1991-01-11
DE3542939C2 (de) 1995-04-27
US4707717A (en) 1987-11-17

Similar Documents

Publication Publication Date Title
DE4140681C2 (de) Verfahren zur Herstellung eines Masken-Nur-Lesespeichers (Masken-ROM)
DE1967363C2 (de)
DE68917614T2 (de) Verfahren zum Ausrichten und zur Herstellung eines Verbindungszapfens.
DE2637667A1 (de) Halbleiteranordnung
EP0643366A2 (de) Elektronisches Modul für Karten und Herstellung eines solchen Moduls
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE19757269B4 (de) Verfahren zur Herstellung eines Silicium-Auf-Isolator-Halbleitersubstrats
DE68918983T2 (de) Halbleiteranordnung mit organischer Schicht, wie isolierende Zwischenschicht für Mehrschichtmetallisierung.
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE4312468C2 (de) Dynamische Speicherzelle mit wahlfreiem Zugriff und Verfahren zu ihrer Herstellung
DE19849938A1 (de) Flashspeicher und Verfahren zu seiner Herstellung
DE3875174T2 (de) Verfahren zur herstellung einer verbindung zu einem kontaktstift auf einer integrierten schaltung und zugehoerige kontaktstruktur.
DE10246682A1 (de) Halbleiter-Vorrichtung
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE19708031A1 (de) Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung
DE3542939A1 (de) Halbleiter-speicherbauelement
DE69026530T2 (de) Halbleiteranordnung mit zwei leitenden Schichten und Verfahren zu ihrer Herstellung
DE4120592C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE19983274B4 (de) Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeicherbauteils
DE10259792A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE19503389C2 (de) Verfahren zur Herstellung eines Kontaktes in einer Halbleitervorrichtung
DE10239218A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und deren Aufbau
DE4200284C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE3421127A1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE19745582C2 (de) Halbleitereinrichtung mit Isolierbereich und leitender Schicht darauf und zugehöriges Herstellungsverfahren

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition