JPS5935477A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5935477A JPS5935477A JP57145948A JP14594882A JPS5935477A JP S5935477 A JPS5935477 A JP S5935477A JP 57145948 A JP57145948 A JP 57145948A JP 14594882 A JP14594882 A JP 14594882A JP S5935477 A JPS5935477 A JP S5935477A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- gate electrode
- wiring
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract 4
- 239000010410 layer Substances 0.000 abstract description 26
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 3
- 239000011229 interlayer Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 238000003491 array Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000002355 dual-layer Substances 0.000 description 1
- XUFQPHANEAPEMJ-UHFFFAOYSA-N famotidine Chemical compound NC(N)=NC1=NC(CSCCC(N)=NS(N)(=O)=O)=CS1 XUFQPHANEAPEMJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、A/、2層配線S1ゲー)MO8型半導体に
於いて、FAMOS (Floating Gate
Avalanchθ MO8)素子や高耐圧オフセット
MO8素子等、二層ゲート電極構造MO8素子を通常の
MO8素子と同一チップ内に、任意に配置出来る半導体
装置を示すものである。最近、MOSカスタムエCの中
で特に注目されている物に、ゲートアレーが有る。ゲー
トアレーは、工Cチクプ内に、規則正しく配列されたM
O8)ランシスタを、あらかじめ作っておいて、ユーザ
ーの回路に応じて、At配線を切り換えて作るマスター
スライスなICである。
於いて、FAMOS (Floating Gate
Avalanchθ MO8)素子や高耐圧オフセット
MO8素子等、二層ゲート電極構造MO8素子を通常の
MO8素子と同一チップ内に、任意に配置出来る半導体
装置を示すものである。最近、MOSカスタムエCの中
で特に注目されている物に、ゲートアレーが有る。ゲー
トアレーは、工Cチクプ内に、規則正しく配列されたM
O8)ランシスタを、あらかじめ作っておいて、ユーザ
ーの回路に応じて、At配線を切り換えて作るマスター
スライスなICである。
又、At配線の自由度、あるいは、機械による自動配線
を容易にするため、Atの二層配線を行なうことが多い
。そこで、本発明は、このAt二層配線S1ゲー)MO
S型構造より、ゲートアレーの中に、IPAMO8素子
や高耐圧オフセットトランジスター等、二層ゲート電極
構造MO8素子を通常の゛MO8素子と混在させること
を可能にするものである。従来のゲートアレーに於いて
は、第二層At電極、第三At?i極は、全て配線とし
て用いるため、第一層の多結晶シリコンゲート電極で形
成される、通常のMO8)ランシスターしか形成できな
い。ところが、カスタムな回路に於いても、FROM(
書込み可能な、読み出し専用メモリー)や、高耐圧トラ
ンジスターを必要とする場合が多い、そこでこのような
要求に対し、ゲートアレーIC以外にFROMICある
いは、高耐圧ドライバーICを必要とし、複数チップ構
成となる場合が多かった。本発明は、従来のゲートアレ
ーで出来なかった素子を、同一チップ上に、任意に形成
出来る方法を提供するものである。
を容易にするため、Atの二層配線を行なうことが多い
。そこで、本発明は、このAt二層配線S1ゲー)MO
S型構造より、ゲートアレーの中に、IPAMO8素子
や高耐圧オフセットトランジスター等、二層ゲート電極
構造MO8素子を通常の゛MO8素子と混在させること
を可能にするものである。従来のゲートアレーに於いて
は、第二層At電極、第三At?i極は、全て配線とし
て用いるため、第一層の多結晶シリコンゲート電極で形
成される、通常のMO8)ランシスターしか形成できな
い。ところが、カスタムな回路に於いても、FROM(
書込み可能な、読み出し専用メモリー)や、高耐圧トラ
ンジスターを必要とする場合が多い、そこでこのような
要求に対し、ゲートアレーIC以外にFROMICある
いは、高耐圧ドライバーICを必要とし、複数チップ構
成となる場合が多かった。本発明は、従来のゲートアレ
ーで出来なかった素子を、同一チップ上に、任意に形成
出来る方法を提供するものである。
第1図に、断面図を示す。81基板101上に、ゲート
酸化膜102を形成し、図のAには、オフセットトラン
ジスターが、ソース・ドレイン拡散層103にオフセッ
ト拡散層104が、多結晶シリコンのゲート電極105
に位置合されている。
酸化膜102を形成し、図のAには、オフセットトラン
ジスターが、ソース・ドレイン拡散層103にオフセッ
ト拡散層104が、多結晶シリコンのゲート電極105
に位置合されている。
そして、第二層At’[極107により、オフセット電
極が形成されると同時に、第二層At[極107は、ソ
ース・ドレイン拡散J!7103とコンタクト接続され
ている。図のBには、多結晶シリコンゲート電極106
が、浮遊ゲート電極として形成され、その一部を酸化し
て形成した、第二ゲート酸化膜106、その上に第二層
At電極で形成された制御ゲート107により、多結晶
シリコンゲート:AtゲートによるFAMO8A子が形
成される。その上に、At層間絶縁膜108を形成した
のち、第三層hL配線109により、第二層A、 を配
線107と、コンタクト接続する。このように、多結晶
シリコンゲート電極と、At二層配線により、通常のM
OS)ランシスター以外に、オフセット高耐圧トランジ
スタ−、FAMO8)ランシスターを、同一チップに容
易に形成することを示すものである。
極が形成されると同時に、第二層At[極107は、ソ
ース・ドレイン拡散J!7103とコンタクト接続され
ている。図のBには、多結晶シリコンゲート電極106
が、浮遊ゲート電極として形成され、その一部を酸化し
て形成した、第二ゲート酸化膜106、その上に第二層
At電極で形成された制御ゲート107により、多結晶
シリコンゲート:AtゲートによるFAMO8A子が形
成される。その上に、At層間絶縁膜108を形成した
のち、第三層hL配線109により、第二層A、 を配
線107と、コンタクト接続する。このように、多結晶
シリコンゲート電極と、At二層配線により、通常のM
OS)ランシスター以外に、オフセット高耐圧トランジ
スタ−、FAMO8)ランシスターを、同一チップに容
易に形成することを示すものである。
第1図が、本発明の断面図である。
以 上
出願人 株式会社諏訪精工舎
代理人 弁理士 最上 務
Claims (1)
- 多結晶ンリコンを第一層ゲート電極配線とし、金属から
なる第二層ゲート電極配線を有し、金属からなる第三F
Jt!E極配線を有配線MO8型半導体装置に於いて、
その全て、もしくは、一部に、第一層ゲート電極配線と
、第二層ゲート電極配線により、二層ゲート電極構造を
有するMO8型半導体素子が形成されていることを特徴
とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57145948A JPS5935477A (ja) | 1982-08-23 | 1982-08-23 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57145948A JPS5935477A (ja) | 1982-08-23 | 1982-08-23 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5935477A true JPS5935477A (ja) | 1984-02-27 |
Family
ID=15396738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57145948A Pending JPS5935477A (ja) | 1982-08-23 | 1982-08-23 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5935477A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61229103A (ja) * | 1985-04-04 | 1986-10-13 | Canon Inc | 複写機等の制御装置 |
US4707717A (en) * | 1984-12-05 | 1987-11-17 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device |
US4942450A (en) * | 1987-07-08 | 1990-07-17 | Nec Corporation | Semiconductor memory device having non-volatile memory transistors |
AU665885B2 (en) * | 1993-01-25 | 1996-01-18 | Canon Kabushiki Kaisha | Recording paper and ink-jet recording process making use of the same |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5591877A (en) * | 1978-12-30 | 1980-07-11 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1982
- 1982-08-23 JP JP57145948A patent/JPS5935477A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5591877A (en) * | 1978-12-30 | 1980-07-11 | Fujitsu Ltd | Manufacture of semiconductor device |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4707717A (en) * | 1984-12-05 | 1987-11-17 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device |
JPS61229103A (ja) * | 1985-04-04 | 1986-10-13 | Canon Inc | 複写機等の制御装置 |
US4942450A (en) * | 1987-07-08 | 1990-07-17 | Nec Corporation | Semiconductor memory device having non-volatile memory transistors |
AU665885B2 (en) * | 1993-01-25 | 1996-01-18 | Canon Kabushiki Kaisha | Recording paper and ink-jet recording process making use of the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5935477A (ja) | 半導体装置 | |
JP2966183B2 (ja) | 半導体装置 | |
JP2840150B2 (ja) | 半導体集積回路及びその層間接続方法 | |
JPS618969A (ja) | 半導体集積回路装置 | |
JPS5951143B2 (ja) | Mis形半導体装置 | |
JPH0122736B2 (ja) | ||
JPS6074658A (ja) | 半導体集積回路装置 | |
JPH0332230B2 (ja) | ||
JPS58116763A (ja) | Mos型rom | |
JP2000323660A (ja) | 半導体装置及びその製造方法並びにウェハの製造方法 | |
JPH02246369A (ja) | 半導体装置 | |
JP2911980B2 (ja) | 半導体集積回路装置 | |
JPH01168054A (ja) | 半導体集積回路装置 | |
JPH0750739B2 (ja) | 半導体集積回路の多層配線構造 | |
JP3218437B2 (ja) | 半導体集積回路装置 | |
JPS61114552A (ja) | 半導体装置 | |
JPS61170068A (ja) | Mosトランジスタ | |
JPS61140164A (ja) | 半導体集積回路の製造方法 | |
JP2710253B2 (ja) | 半導体集積回路の多層配線構造 | |
JPS6332960A (ja) | 半導体装置 | |
JPS59105372A (ja) | 半導体装置 | |
JPH0864768A (ja) | 半導体集積回路装置 | |
JPH07153926A (ja) | 半導体集積回路装置 | |
JPH08186255A (ja) | 半導体集積回路 | |
JPS63204628A (ja) | 半導体集積回路 |