DE1967363C2 - - Google Patents
Info
- Publication number
- DE1967363C2 DE1967363C2 DE1967363A DE1967363A DE1967363C2 DE 1967363 C2 DE1967363 C2 DE 1967363C2 DE 1967363 A DE1967363 A DE 1967363A DE 1967363 A DE1967363 A DE 1967363A DE 1967363 C2 DE1967363 C2 DE 1967363C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- insulating layer
- drain
- gate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 24
- 230000005669 field effect Effects 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 239000007772 electrode material Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 229910052735 hafnium Inorganic materials 0.000 claims description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052758 niobium Inorganic materials 0.000 claims description 2
- 239000010955 niobium Substances 0.000 claims description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 239000004020 conductor Substances 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 238000000034 method Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 7
- 238000009413 insulation Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000007743 anodising Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000002923 metal particle Substances 0.000 description 2
- 238000006748 scratching Methods 0.000 description 2
- 230000002393 scratching effect Effects 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 241001676573 Minium Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001464 adherent effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
- H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
- H01L21/31687—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures by anodic oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
- H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Weting (AREA)
Description
Die Erfindung betrifft einen Feldeffekttransistor gemäß
dem Oberbegriff des Hauptanspruches. Ein solcher Feld
effekttransistor ist aus US-PS 33 56 858 bekannt.
Die Entwicklung von Halbleitereinrichtungen zielt auf
höhere Zuverlässigkeit und einen gesteigerten Integra
tionsgrad ab. Eine Schaltung hohen Integrationsgrades
muß zur Verbindung der einzelnen Schaltungselemente und
zur Herausführung von Anschlüssen von den Bereichen des
Halbleiterkörpers auf dessen Oberfläche einen Mehrebenen-
Verbindungsaufbau aufweisen. Bei bekannten integrierten
Halbleiterschaltungen werden die Verbindungs- und Heraus
führungsleitungen durch selektive Fotoätzung einer dünnen
Metallschicht gebildet, die durch Aufspritzen oder Auf
dampfen im Vakuum auf den Halbleiterkörper aufgebracht
ist. Daher ist, wenn diese Verbindungs- und Herausführungs
leitungen auf diesem Wege gebildet werden, ein gewisser
Grad an Unebenheit an der Oberfläche des Körpers unvermeid
bar. Da eine weitere, darüberliegende Leiterschicht auf der
unebenen darunterliegenden Leitungsschicht ausgebildet wird,
wird ferner die Unebenheit weiterhin verstärkt. Bekanntlich
wird die Dicke einer auf einen solchen Aufbau aufgebrachten
Metallschicht an den Rändern der darunterliegenden, die
Verdrahtung bildenden Leiter ungenügend. Ferner sind die
Randteile der selektiven Ätzung besonders ausgesetzt. Als
Folge wird die Verdrahtung häufig schadhaft, wodurch die
Zuverlässigkeit herabgesetzt wird.
Bei der üblichen Technik der selektiven Ätzung einer Metall
schicht zur Bildung der Herausführungsleitungen und der
anderen Verdrahtung am Halbleiterkörper ist es daher fast
unmöglich, eine integrierte Schaltung hoher Zuverlässig
keit, insbesondere eine solche mit Mehrebenen-Verbindungs
aufbau, herzustellen. Dies liegt hauptsächlich an den Un
ebenheiten und Unregelmäßigkeiten, die auf den übereinan
derliegenden Verdrahtungsmetallschichten und auf der Ober
fläche des Halbleiterkörpers durch die Anwendung des Ver
fahrens der Fotoätzung entstehen.
Diese Nachteile treten auch bei einem vorbekannten Verfahren
auf (FR-PS 15 22 101). Auch dort werden Teile der Metall
schichten weggeätzt und anschließend die Anordnung mit
einer Isolatorschicht versehen, wobei sich aber stufen
förmige Absätze nicht vermeiden lassen.
Aus der US-PS 33 37 426 ist zwar ein Verfahren zur Her
stellung einer Schaltung mit passiven Dünnschichtele
menten bekannt, bei dem in einer auf einem isolierenden
Substrat aufgebrachten durchgehenden Metallschicht Kon
densatorelektroden dadurch ausgebildet werden, daß die
die zu bildenden Elektroden umgebenden Bereiche der Me
tallschicht durch anodische Oxidation in isolierendes
Metalloxid umgewandelt werden. Auf dieser die Kondensa
torelektroden enthaltenden Schicht werden aber die ei
gentlichen Leiter der Schaltung sowie Widerstandselemente
und sonstige Schaltungsbereiche in der eingangs genannten
Weise durch Wegätzen der sie umgebenden Bereiche einer
Metallschicht hergestellt. Die fertige Schaltung weist
daher ebenfalls die vorgenannten Unebenheiten auf.
Bei einem aus US-PS 31 69 892 bekannten Verfahren werden
auf einem isolierenden Substrat mehrere übereinanderlie
gende Leiterschichten dadurch hergestellt, daß jede Schicht
als durchgehende Metallschicht aufgebracht, die zu bilden
den Leiter mit einer Maske abgedeckt und die nicht abge
deckten Bereiche in oxidierender Atmosphäre in isolieren
des Metalloxid umgewandelt werden, wodurch man völlig
ebene Leiterschichten erhält. Ein solcher Oxidationsprozeß,
der in der Regel bei erhöhter Temperatur oder mit längeren
Behandlungszeiten verbunden ist, ist nicht sehr präzise
steuerbar und würde bei Halbleitersubstraten die Gefahr
mit sich bringen, daß durch thermisches Eindiffundieren
von Störstellen in den Halbleiterkörper, dessen Eigen
schaften verändert werden.
Die Aufgabe der Erfindung besteht darin, einen Feldeffekt
transistor der eingangs genannten Art zu schaffen, der
eine große Zuverlässigkeit besitzt und bei dem die Leiter-
und Isolierschichten völlig flach sind.
Die erfindungsgemäße Lösung besteht darin, daß eine aus
dem Elektrodenmaterial durch anodische Oxidation umgewan
delte zweite Isolierschicht auf der ersten Isolierschicht
gebildet ist, die den Raum zwischen Gate-, Drain- und
Source-Elektrode füllt und diese Elektroden umgibt.
Die Oberfläche des Feldeffekttransistors ist somit völlig
flach, so daß darauf leicht weitere Schichten angebracht
werden können, z. B. Verbindungsleitungen mit den Elektroden
von Gate, Drain und Source. Auch Probleme mit Verkratzung
oder Verschmutzung der Oberfläche können wegen der glatten
Oberfläche nicht oder nur in wesentlich geringerem Maße
auftreten.
Das Elektrodenmaterial kann dabei vorteilhafterweise Alu
minium sein; es können jedoch auch Titan, Tantal, Niob
oder Hafnium Verwendung finden.
Die Erfindung wird im folgenden anhand der Zeichnungen
näher erläutert.
Fig. 1(A) bis 1(D) zeigen Querschnitte durch eine
bekannte integrierte Halbleiterschaltung,
die nach Stufen des Herstellungsver
fahrens geordnet sind;
Fig. 2 zeigt einen Querschnitt durch einen
Feldeffekttransistor nach der Erfindung.
Gemäß den Fig. 1(A) bis 1(B) wird eine integrierte Halbleiter
schaltung bekannter Art mit Verbindungsaufbau in mehreren
Ebenen dadurch hergestellt, daß auf dem Wege des selektiven
Ätzverfahrens auf einem ebenen Halbleiterkörper 101 metallische
Leiter 102 ausgebildet werden (Fig. 1(A)). Dann wird auf den
Halbleiterkörper mit den metallischen Leiter 102 gleichförmig
eine Isolierschicht 103 aufgebracht (Fig. 1(B)). Obwohl die
Fläche des gezeigten Halbleiterkörpers nicht unregelmäßig ist,
ist die Oberfläche des Körpers (das heißt, die Oberfläche des
Oxid- oder anderen Isolationsfilmes auf dem Halbleiter)
gewöhnlich durch die Anwendung des selektiven Fotoätzverfahrens
zur Bildung der metallischen Leiter 102 uneben
geworden. Aus diesem Grunde gestalten sich die nachfolgenden,
weiter unten beschriebenen Verfahrensschritte äußerst schwierig.
Als Folge sind die metallischen Leiter wenig zuverlässig.
Wie aus den Zeichnungen hervorgeht, erhält man eine integrierte
Halbleiterschaltung mit Mehrebenen-Verbindungsaufbau durch
die folgenden Schritte. Zunächst wird die Oberfläche der
obengenannten metallischen Leiter 102 mit einer Isolierschicht
103 bedeckt. Dann wird die zweite Metallschicht auf die Isolier
schicht 103 aufgebracht und selektiv so weit weggeätzt, daß die
metallischen Leiter 104 der zweiten Ebene entstehen (Fig. 1(C)).
In der gleichen Weise werden eine weitere Isolierschicht 105 und
eine Metallschicht aufgebracht. Wie in Fig. 1(D) gezeigt ist,
werden durch die selektive Fotoätzung der zuletzt erwähnten
Metallschicht auf der Isolierschicht 105 metallische Leiter
106 der dritten Ebene ausgebildet.
Bei diesem Aufbau summiert sich die Unebenheit der Metall- und
Isolierschicht zur Oberfläche der Schichten höherer Ebenen
hin.
Ferner werden jeweils vor der Anwendung des Ätzverfahrens nach
bekannter Technik die Metallschichten durch Aufdampfen oder
Aufspritzen von Metallteilchen aufgebracht. Bei beiden Ver
fahren lagern sich die Metallteilchen auf der Oberfläche des
Körpers ab. Die zur Körperoberfläche senkrecht stehenden
Teile der Metallschicht sind daher dünner und haften weniger
gut als die zu ihr waagerechten Teile. Ferner wird die
auf diese Metallschicht für
die selektive Ätzung aufgebrachte Fotoresistschicht einer
Zentrifugalkraft unterworfen, so daß die an den Außenseiten
der "Hügel" der Metallschicht haftende Restistschicht dünn oder
weniger gut haftend wird als die an den übrigen Teilen der
darunterliegenden Schicht. Wenn metallische Leiter auf einem
Körper mit einer Oberfläche mit erheblichen Unebenheiten aus
gebildet werden müssen, so brechen die senkrecht zur Ober
fläche des Halbleitergrundkörpers verlaufenden Teile leichter
als die parallel dazu verlaufenden. Die Erfahrung lehrt, daß
Halbleitereinrichtungen mit Mehrebenenverdrahtung, die nach
dem oben beschriebenen Verfahren hergestellt sind, keinen prak
tischen Vorteil aufweisen. Es ist bisher sogar für praktisch
unmöglich angesehen worden, die Zuverlässigkeit von Mehr
ebenenverdrahtungsschichten der oben beschriebenen Art zu
erhöhen.
Nach Fig. 2 weist nun der erfindungsgemäße Feldeffekttransis
tor einen Halbleiterkörper 101 auf, der so hergestellt ist,
daß in einem Siliziumkörper 603 mit p-Leitfähigkeit in der
gleichen Weise wie bei bekannten Einrichtungen Drain- und
Source-Bereiche 601 und 602 von n-Leitfähigkeit ausgebildet
sind. Eine an der Oberfläche haftende Isolierschicht, die als
Maske für die selektive Fremdkörperdiffusion benutzt wurde,
ist vollständig entfernt worden, um die gesamte Oberfläche des
Halbleiterkörpers 603 freizulegen. Dann wird eine dünne Schicht
604 aus Siliziumdioxid von ungefähr 0,25 Mikron Dicke gleich
förmig auf die Körperoberfläche aufgebracht. Die Schicht 604
bedeckt die gesamte Fläche der Oberfläche
des Körpers 603 mit Ausnahme von Elektrodenöffnungen für die
Drain- und Source-Bereiche 601 und 602. Der Schichtteil 604′ der
aufgebrachten Schicht 604 zwischen dem Drain- und dem Source-
Bereich des Feldeffekttransistors dient als Gateisolierschicht.
Auf die obere Fläche des Halbleiterkörpers 101 wird durch Auf
dampfung im Vakuum eine Aluminiumschicht gleichförmiger Dicke
von ungefähr einem Mikron aufgebracht. An den Stellen, wo
die Gate-, Drain- und Source-Elektroden 605, 606 und 607 aus
zuformen sind, wird eine Fotoresistschicht angelegt.
Diese Elektroden und eine Elektrode 608 des Halbleiterkörpers
101 werden durch Anodisieren der Aluminiumschicht in wäßriger Schwefelsäure mit einer Konzentration von
2% bei einer Temperatur von 20°C hergestellt. Die Formierungs
spannung beträgt für diesen Zweck 20 Volt. Es wird bei kon
stanter Spannung formiert. Nach der Vollendung dieses Anodi
sierungsschrittes ist die Aluminiumschicht in eine erste Ver
drahtungsschicht umgewandelt, die aus einer Gate-Elektrode 605,
einer Drain-Elektrode 606 und einer Source-Elektrode 607,
die von der Fotoresistschicht bedeckt waren, einer Elek
trode 608 eines anderen Schaltelementes und einer Aluminium
oxidschicht 609, die die Elektroden umgibt, besteht. Bei
dieser Bauform werden Leiter 610, 611 und 612 der zweiten Leiter
schicht anschließend in der üblichen Weise zur Verbindung
der betreffenden Schaltelemente untereinander ausgebildet.
Wie aus der Beschreibung zur Zeichnung hervorgeht, ist bei der
Ausbildung der Elektroden 605, 606, 607 und 608 nicht zum Ätz
verfahren Zuflucht genommen. Die unterste der Isolierschichten,
604, ist im Vergleich zu denjenigen Isolierschichten bei den in der herkömmlichen
Technik ausgebildeten Halbleiterbauelemente dünn. Die Dicke der
Schicht 604 kann ungefähr ein Drittel derjenigen der Aluminium
schicht betragen. Die auf diese Weise erhaltenen Elektroden
weisen daher hohe Zuverlässigkeit auf.
Auch die darüberliegenden Leiter 610, 611 und 612 können leicht
mit einer angemessenen hohen Zuverlässigkeit hergestellt wer
den, da die Oberfläche der ersten Verdrahtungsschicht glatt
und eben und parallel zur Oberfläche des Halbleiterkörpers 101
ist. Diese Bauform erlaubt die Verwendung von verschiedenen
Stoffen für die zwei Gruppen von Elektroden, d. h. für die
unten liegenden Elektroden 605, 606, 607 und 608 und die
Leiter 610, 611 und 612 der darüberliegenden Schicht, wo
durch sich eine Erleichterung für die Bildung der obenliegenden
Verbindungen ergibt. Im übrigen können die Leiter der oben
liegenden Schicht wie diejenigen der unteren Schicht durch
anodische Oxidation gebildet werden. Dadurch kann die Unempfind
lichkeit der oberen Schicht gegenüber mechanischen Einflüssen
wie Verkratzung der Leiter der oberen Schicht erhöht werden.
Claims (3)
1. Feldeffekttransistor vom Typ mit isoliertem Gate, mit
einem Halbleiter-Substrat, mit im Substrat ausgebildeten
Drain- und Sourcebereichen, mit einer auf dem Substrat
ausgebildeten ersten Isolierschicht, die eine Gate-Iso
lierschicht umfaßt, mit einer Gate-Elektrode, die auf
der Gate-Isolierschicht angeordnet ist, mit einer Drain-
Elektrode, die auf dem Drainbereich in einer Kontaktöff
nung der ersten Isolierschicht angebracht ist, und mit
einer Source-Elektrode, die auf dem Source-Bereich in
einer Kontaktöffnung der ersten Isolierschicht angebracht
ist, wobei Gate-, Drain- und Source-Elektroden aus dem
selben Elektrodenmaterial bestehen,
dadurch gekennzeichnet, daß eine aus dem
Elektrodenmaterial durch anodische Oxidation umge
wandelte zweite Isolierschicht (609) auf der ersten Iso
lierschicht (604) gebildet ist, die den Raum zwischen
Gate- (605), Drain- (607) und Source-Elektrode (606) füllt
und diese Elektroden umgibt.
2. Feldeffekttransistor nach Anspruch 1, dadurch ge
kennzeichnet, daß das Elektrodenmaterial
Aluminium ist.
3. Feldeffekttransistor nach Anspruch 1, dadurch ge
kennzeichnet, daß das Elektrodenmaterial
Titan, Tantal, Niob oder Hafnium ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP43041769A JPS5142472B1 (de) | 1968-06-17 | 1968-06-17 | |
JP92569A JPS51839B1 (de) | 1968-12-28 | 1968-12-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1967363C2 true DE1967363C2 (de) | 1988-02-18 |
Family
ID=26334042
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1930669A Expired DE1930669C2 (de) | 1968-06-17 | 1969-06-18 | Verfahren zur Herstellung einer integrierten Halbleiterschaltung |
DE1967363A Expired DE1967363C2 (de) | 1968-06-17 | 1969-06-18 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1930669A Expired DE1930669C2 (de) | 1968-06-17 | 1969-06-18 | Verfahren zur Herstellung einer integrierten Halbleiterschaltung |
Country Status (6)
Country | Link |
---|---|
US (1) | US3988214A (de) |
DE (2) | DE1930669C2 (de) |
FR (1) | FR2011079A1 (de) |
GB (1) | GB1276745A (de) |
MY (1) | MY7500214A (de) |
NL (1) | NL161617C (de) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2074675A1 (en) * | 1970-01-16 | 1971-10-08 | Semi Conducteurs | Mos transistors prodn - with improved resistance to cosmic radiation |
US3865624A (en) * | 1970-06-29 | 1975-02-11 | Bell Telephone Labor Inc | Interconnection of electrical devices |
JPS5347669B1 (de) * | 1971-01-14 | 1978-12-22 | ||
JPS5347946Y2 (de) * | 1974-08-13 | 1978-11-16 | ||
US4005452A (en) * | 1974-11-15 | 1977-01-25 | International Telephone And Telegraph Corporation | Method for providing electrical isolating material in selected regions of a semiconductive material and the product produced thereby |
JPS588588B2 (ja) * | 1975-05-28 | 1983-02-16 | 株式会社日立製作所 | 半導体集積回路 |
JPS5851425B2 (ja) * | 1975-08-22 | 1983-11-16 | 株式会社日立製作所 | ハンドウタイソウチ |
DE2642471A1 (de) * | 1976-09-21 | 1978-03-23 | Siemens Ag | Verfahren zur herstellung von mehrlagenverdrahtungen bei integrierten halbleiterschaltkreisen |
JPS5351985A (en) * | 1976-10-22 | 1978-05-11 | Hitachi Ltd | Semiconductor wiring constitution |
NL7702814A (nl) * | 1977-03-16 | 1978-09-19 | Philips Nv | Halfgeleiderinrichting en werkwijze ter ver- vaardiging daarvan. |
US4278737A (en) | 1978-08-04 | 1981-07-14 | United States Borax & Chemical Corporation | Anodizing aluminum |
US4617193A (en) * | 1983-06-16 | 1986-10-14 | Digital Equipment Corporation | Planar interconnect for integrated circuits |
JP3437863B2 (ja) * | 1993-01-18 | 2003-08-18 | 株式会社半導体エネルギー研究所 | Mis型半導体装置の作製方法 |
US5580825A (en) * | 1993-09-20 | 1996-12-03 | International Technology Exchange Corp. | Process for making multilevel interconnections of electronic components |
TW297142B (de) | 1993-09-20 | 1997-02-01 | Handotai Energy Kenkyusho Kk | |
JP3030368B2 (ja) | 1993-10-01 | 2000-04-10 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
US6777763B1 (en) | 1993-10-01 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
US6747627B1 (en) | 1994-04-22 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device |
JP3402400B2 (ja) | 1994-04-22 | 2003-05-06 | 株式会社半導体エネルギー研究所 | 半導体集積回路の作製方法 |
EP1335422B1 (de) * | 1995-03-24 | 2013-01-16 | Shinko Electric Industries Co., Ltd. | Herstellungsverfahren für Halbleitervorrichtung mit Chipabmessungen |
US6370502B1 (en) * | 1999-05-27 | 2002-04-09 | America Online, Inc. | Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec |
US6586325B2 (en) * | 2001-06-26 | 2003-07-01 | Cosmos Vacuum Technology Corporation | Process for making an electronic device having a multilevel structure |
US20040061232A1 (en) * | 2002-09-27 | 2004-04-01 | Medtronic Minimed, Inc. | Multilayer substrate |
US8003513B2 (en) * | 2002-09-27 | 2011-08-23 | Medtronic Minimed, Inc. | Multilayer circuit devices and manufacturing methods using electroplated sacrificial structures |
US8563336B2 (en) | 2008-12-23 | 2013-10-22 | International Business Machines Corporation | Method for forming thin film resistor and terminal bond pad simultaneously |
KR102456608B1 (ko) * | 2017-05-29 | 2022-10-19 | 테크놀로지안 투트키무스케스쿠스 브이티티 오와이 | 반도체 장치 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3169892A (en) * | 1959-04-08 | 1965-02-16 | Jerome H Lemelson | Method of making a multi-layer electrical circuit |
US3337426A (en) * | 1964-06-04 | 1967-08-22 | Gen Dynamics Corp | Process for fabricating electrical circuits |
US3356858A (en) * | 1963-06-18 | 1967-12-05 | Fairchild Camera Instr Co | Low stand-by power complementary field effect circuitry |
FR1522101A (fr) * | 1966-05-09 | 1968-04-19 | Motorola Inc | Circuit intégré monolithe |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3386894A (en) * | 1964-09-28 | 1968-06-04 | Northern Electric Co | Formation of metallic contacts |
US3351825A (en) * | 1964-12-21 | 1967-11-07 | Solitron Devices | Semiconductor device having an anodized protective film thereon and method of manufacturing same |
USB422695I5 (de) * | 1964-12-31 | 1900-01-01 | ||
FR1471636A (fr) * | 1965-03-31 | 1967-03-03 | Ibm | Structure de transistor |
US3442701A (en) * | 1965-05-19 | 1969-05-06 | Bell Telephone Labor Inc | Method of fabricating semiconductor contacts |
US3634203A (en) * | 1969-07-22 | 1972-01-11 | Texas Instruments Inc | Thin film metallization processes for microcircuits |
-
1969
- 1969-06-13 NL NL6909115.A patent/NL161617C/xx not_active IP Right Cessation
- 1969-06-13 US US04/833,095 patent/US3988214A/en not_active Expired - Lifetime
- 1969-06-16 FR FR6919976A patent/FR2011079A1/fr active Pending
- 1969-06-17 GB GB30717/69A patent/GB1276745A/en not_active Expired
- 1969-06-18 DE DE1930669A patent/DE1930669C2/de not_active Expired
- 1969-06-18 DE DE1967363A patent/DE1967363C2/de not_active Expired
-
1975
- 1975-12-30 MY MY214/75A patent/MY7500214A/xx unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3169892A (en) * | 1959-04-08 | 1965-02-16 | Jerome H Lemelson | Method of making a multi-layer electrical circuit |
US3356858A (en) * | 1963-06-18 | 1967-12-05 | Fairchild Camera Instr Co | Low stand-by power complementary field effect circuitry |
US3337426A (en) * | 1964-06-04 | 1967-08-22 | Gen Dynamics Corp | Process for fabricating electrical circuits |
FR1522101A (fr) * | 1966-05-09 | 1968-04-19 | Motorola Inc | Circuit intégré monolithe |
Also Published As
Publication number | Publication date |
---|---|
GB1276745A (en) | 1972-06-07 |
DE1930669A1 (de) | 1970-06-11 |
NL6909115A (de) | 1969-12-19 |
DE1930669C2 (de) | 1986-11-27 |
MY7500214A (en) | 1975-12-31 |
NL161617C (nl) | 1980-02-15 |
FR2011079A1 (de) | 1970-02-27 |
NL161617B (nl) | 1979-09-17 |
US3988214A (en) | 1976-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1967363C2 (de) | ||
DE3021206C2 (de) | Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen | |
DE19727232C2 (de) | Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE2646308C3 (de) | Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten | |
DE3121224C2 (de) | MOS-Transistor für hohe Betriebsspannungen | |
DE2263149C3 (de) | Isolierschicht-Feldeffekttransistor und Verfahren zu seiner Herstellung | |
DE2312413B2 (de) | Verfahren zur herstellung eines matrixschaltkreises | |
DE2153103A1 (de) | Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben | |
DE1764401A1 (de) | Halbleiterbauelement mit einem Feldeffekttransistor mit isolierter Torelektrode und Verfahren zu seiner Herstellung | |
DE2817258A1 (de) | Verfahren zur herstellung einer isolierschicht-feldeffekttransistorstruktur | |
DE3121223C2 (de) | MOS-Transistor für hohe Betriebsspannungen | |
DE1614872A1 (de) | Vielschichtiges Leitungssystem mit ohmischen Kontakten fuer integrierte Schaltkreise | |
DE2723944A1 (de) | Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung | |
DE3038773C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren | |
DE2249832C3 (de) | Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen | |
DE2351943B2 (de) | Integrierte MOS-Schaltung und Verfahren zu deren Herstellung | |
DE2740757A1 (de) | Halbleiter mit mehrschichtiger metallisierung und verfahren zu dessen herstellung | |
DE2140108A1 (de) | Halbleiteranordnung und Verfahren zur Herstellung derselben | |
DE4447149A1 (de) | Vollständig eingeebneter konkaver Transistor | |
DE3226097C2 (de) | ||
DE1589890A1 (de) | Halbleiterelement mit Isolierueberzuegen und Verfahren zu seiner Herstellung | |
DE4127795A1 (de) | Herstellungsverfahren und aufbau eines mos-transistors | |
DE2902303A1 (de) | Duennfilmtransistor und verfahren zu seiner herstellung | |
DE3112215A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
DE1589852A1 (de) | Halbleiteranordnung und Verfahren zu seiner Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
Q172 | Divided out of (supplement): |
Ref country code: DE Ref document number: 1930669 |
|
8110 | Request for examination paragraph 44 | ||
8181 | Inventor (new situation) |
Free format text: TSUNEMITSU, HIDEO, TOKYO, JP |
|
AC | Divided out of |
Ref country code: DE Ref document number: 1930669 Format of ref document f/p: P |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |