DE3539234C2 - EPROM Speichermatrix mit symmetrischen Elementar-MOS-Zellen und Verfahren zum Einschreiben in den Speicher - Google Patents
EPROM Speichermatrix mit symmetrischen Elementar-MOS-Zellen und Verfahren zum Einschreiben in den SpeicherInfo
- Publication number
- DE3539234C2 DE3539234C2 DE3539234A DE3539234A DE3539234C2 DE 3539234 C2 DE3539234 C2 DE 3539234C2 DE 3539234 A DE3539234 A DE 3539234A DE 3539234 A DE3539234 A DE 3539234A DE 3539234 C2 DE3539234 C2 DE 3539234C2
- Authority
- DE
- Germany
- Prior art keywords
- lines
- source
- drain
- group
- metallization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
Die Erfindung betrifft eine EPROM-Speichermatrix mit
symmetrischen Elementar-MOS-Zellen, sowie ein
Verfahren zum Einschreiben in einen solchen Speicher.
Aus der Druckschrift US-A-4,384,349 ist eine EPROM-Speichermatrix
bekannt, die ein Siliziumsubstrat, eine Mehrzahl paralleler Source-Lei
tungen, Floating-Gate-Zonen sowie parallele Steuergate-Leitungen auf
weist. Eine besondere Gruppierung der parallelen Source-Leitungen ist
dieser Druckschrift nicht entnehmbar.
Aus der Druckschrift US-A-4,451,904 ist eine EPROM-Speichermatrix
bekannt, bei der Source- und Drain-Diffusionsleitungen mit metallischen
Leiterbahnen, die die Diffusionsbahnen in regelmäßigen Abständen auf
dafür vorgesehenen Gebieten kontaktieren, elektrisch miteinander ver
bunden sind. Eine besondere Gruppierung der parallelen Source-Leitun
gen ist dieser Druckschrift nicht entnehmbar.
Aus der Druckschrift DE-A1-32 20 205 ist unter anderem ein Verfahren
zum Einschreiben in eine EPROM-Speichermatrix bekannt. Bei diesem
bekannten Verfahren wird für jede ausgewählte Zelle eine Verbindung
der Gate- und Drainleitungen mit einer positiven Spannungsquelle ge
schaffen. Sodann wird eine Masseverbindung der der ausgewählten Zelle
entsprechenden Source-Leitung hergestellt. Schließlich werden alle ande
ren Source-Leitungen auf einem Potential zwischen der positiven Span
nung und dem Masse-Potential belassen.
Herkömmliche EPROMs (elektrisch programmierbare Fest
speicher) mit symmetrischen Elementar-MOS-(Metall-Oxid-
Halbleiter-)Zellen benötigen bekanntlich das Vorhanden
sein paarweiser Steuergate-Leitungen, die Floating-Gate-Zonen,
die durch parallele, an Masse angeschaltete
Source-Leitungen beabstandet sind, überlagert und mit
diesen selbst-ausgerichtet sind, während zwischen einer
Gate-Leitung und der nächsten Leitung jedes Paars
Drain-Kontakte liegen, die elektrisch an Metallisierungslei
tungen angeschlossen sind, welche senkrecht zu den Gate- und
den Source-Leitungen verlaufen. Zwischen den Gate-Leitungen
und einem darunterliegenden Siliciumsubstrat
sind Feldoxidzonen gebildet, um die Elementarzellen der
Matrix gegeneinander zu isolieren.
Bei einem Speicher dieser Technologie besteht eine
Größenbeschränkung, d. h., es ist nicht möglich, unter
minimale Abmessungen zu gelangen, und zwar in erster
Linie aufgrund der Toleranzen zwischen den Gate-Leitungen
und den Source-Leitungen, den Abständen zwischen Gate-Leitungen
und den Drain-Kontakten und den Seitenabmessun
gen der einzelnen Zellen.
Die Aufgabe der vorliegenden Erfindung besteht darin,
eine EPROM-Speichermatrix mit symmetrischen Elementar-
MOS-Zellen sowie ein Verfahren zum Einschreiben von Information in die Speichermatrix
zu schaffen, die die dem Stand der Technik
anhaftenden Nachteile vermeidet oder doch zumindest
mildert.
Diese Aufgabe wird erfindungsgemäß gelöst sowohl durch die im Anspruch 1 angegebene
EPROM-Speichermatrix als auch durch das im Anspruch 4
angegebene Verfahren.
Der erfindungsgemäße Speicheraufbau löst die Abmessungs
probleme herkömmlicher Speicher, wobei Miniaturisierungs-Grenzen,
eine Zellendichte und eine Kompaktheit erreicht
werden, die von großem Interesse sind. Um nur eine
Vorstellung zu geben: bei einer 1,5 µ-Technology beträgt
die jeder einzelnen Speicherzelle zugewiesene Fläche
gemäß der Erfindung 9 µm², verglichen mit 36 µm² bei
herkömmlichen Speichern.
Aufgrund der erfindungsgemäßen Ausgestaltung des Spei
chers benötigt dieser keine kritischen Ausrichtungen,
besitzt keine zwischengelagerten Drain-Kontakte, benötigt
kein Feldoxid für die Isolierung zwischen verschiedenen
Zellen und besitzt, da er eine Doppel-Gruppe von
Source-Leitungen aufweist, einen Drain-Abstand, der die Anord
nung der Decoderschaltungen für den Speicher erleichtert.
Um eine erfindungsgemäße Zelle zu strukturieren oder zu
programmieren, schafft die Erfindung ein Schreibverfah
ren, bei dem eine positive Spannungsquelle an die der
ausgewählten Zelle entsprechenden Gate- und Drain-Leitun
gen angeschlossen und die der ausgewählten Zelle
entsprechende Source-Leitungen sowie sämtliche anderen
Leitungen derselben Gruppe auf Masse gelegt werden,
während alle Source-Leitungen der anderen Gruppe auf
einem Potential gehalten werden, welches zwischen der
positiven Spannung und Massepotential liegt.
Auf diese Weise werden nicht nur sämtliche Zellen, deren
Gate-Leitungen sich von der an die positive Spannungs
quelle angeschlossenen Gate-Leitung unterscheidet, von
dem Schreibvorgang ausgeschlossen, sondern auch solche,
die derselben Gate-Leitung zugeordnet sind und zwischen
der an die positive Spannungsquelle angeschlossenen
Drain-Leitung und der nächsten Source-Leitung der
gleichen Gruppe wie die der ausgewählten Zelle entspre
chende Source-Leitung liegen. Diese Zellen, drei an der
Zahl, sind zwischen der positiven Spannungsquelle und den
Drain-Leitungen in Reihe geschaltet, was zur Folge hat,
daß sie von einem Strom durchflossen werden, der zu
schwach ist, um einen Schreibvorgang zu bewirken. Auf
diese Weise wird das richtige Einspeichern oder Ein
schreiben nur für die ausgewählte Zelle gewährleistet.
Ein Restproblem bei dem erfindungsgemäßen Speicher könnte
in dem hohen spezifischen Widerstand der Source- und
Drain-Leitungen gesehen werden, die sämtlich im wesent
lichen aus N⁺-Diffundierungen in dem Siliciumsubstrat
bestehen. Erfindungsgemäß wird dieses Problem dadurch
gelöst, daß die Source-Leitungen jeder Gruppe mit Hilfe
eines Paares von Metallisierungsleitungen verbunden
werden, die parallel zu den Gate-Leitungen in Räumen oder
Abständen angeordnet sind, die zuvor zwischen benachbar
ten Gate-Leitungen geschaffen wurden, und indem die
Drain-Leitungen mit anderen Metallisierungsleitungen
kurzgeschlossen werden, welche auf den Drain-Leitungen
zwischen einem der Zwischenräume und dem nächsten
Zwischenraum gebildet sind. Auf diese Weise sind Source- und
Drain-Leitungen in vorbestimmten Intervallen an ein
gemeinsames Potential angeschlossen, welches minimale
Potentialdifferenzen an den von den Kontakten mit den
Metallisierungsleitungen am weitesten entfernten Punkten
sicherstellt.
Die Lösung der genannten Probleme schafft jedoch ein
weiteres Problem, nämlich die Bildung der Metallisie
rungskontakte. Eine bevorzugte Lösung im Hinblick auf
Abmessungen und Funktionstüchtigkeit besteht in der
Selbst-Ausrichtung der Metallisierungskontakte mit den
Source- und den Drain-Leitungen sowie den Metallisie
rungsleitungen selbst. Auf diese Weise ist die für die
Kontakte verloren gegangene Fläche kleiner, während die
Anzahl von Gate-Leitungen für eine gegebene Nutzfläche
der Matrix entsprechend größer ist.
Im folgenden werden Ausführungsbeispiele der Erfindung
anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 eine schematische Draufsicht auf eine Speicher
matrix gemäß der Erfindung, wobei die Anordnung
von Source-, Drain- und Gate-Leitungen ersicht
lich ist,
Fig. 2 eine Schnittansicht entlang der Linie II-II in
Fig. 1,
Fig. 3 eine Schnittansicht entlang der Linie III-III in
Fig. 1,
Fig. 4 eine schematische Draufsicht auf die Anordnung
von Source-, Drain- und Gate-Leitungen sowie
der Kontakt- und Metallisierungsleitungen in
einem anderen Abschnitt der Speichermatrix ent
sprechend einem Raum zwischen benachbarten Ab
schnitten wie z. B. dem in Fig. 1 gezeigten Ab
schnitt,
Fig. 5 eine Schnittansicht entlang der Linie V-V in
Fig. 4, und
Fig. 6 eine alternative Anordnung zu der Ausführungs
form nach Fig. 4.
Gemäß Fig. 1, 2 und 3 besteht der Aufbau eines Abschnitts
einer Speichermatrix M aus mehreren symmetrischen Elemen
tar-MOS-Zellen C.
Der Aufbau umfaßt ein einkristallines Siliciumsubstrat
SS, auf dem durch Diffusion eines N⁺-Dotierstoffs zwei
Gruppen paralleler Source-Leitungen S1 und S2 gebildet
sind, die mit parallelen Drain-Leitungen D abwechseln.
Die N⁺-Leitungen sind durch dazwischenliegenden Bereiche
von P⁺-dotiertem Substrat SS elektrisch voneinander ge
trennt.
Die soweit beschriebene Einheit ist von einer Schicht
thermischen Oxids 01 abgedeckt, auf der
benachbarte Source- und Drain-Leitungszonen überspannende
Floating-Gates F aus polykristallinem Silicium angeordnet sind.
Vermehrtes thermisches Oxid 01 deckt auch die Zonen F ab,
und auf dieser Schicht befinden sich selbstausgerichtet
mit den Zonen F parallele Leitungen von Steuergates G aus
polykristallinem Silicium. Die gesamte, oben beschriebene
Struktur wird von einer Schicht niedergeschlagenen Oxids
02 abgedeckt, wodurch ein Matrixabschnitt von Speicher
zellen C fertiggestellt wird. Jede Speicherzelle C
besteht im wesentlichen aus einer Source, gebildet durch
eine Source-Leitung S1 oder S2, einem Drain, gebildet
durch eine der Drain-Leitungen D, ein Floating-Gate F,
und einem Steuergate G, gebildet durch eine Gate-Leitung
G.
Die Speichermatrix enthält mehrere solcher Abschnitte,
wie sie in den Fig. 1 bis 3 gezeigt sind, und zwar sind
diese Abschnitte nebeneinander mit vorab gebildeten
Zwischenräumen I angeordnet. Die Zwischenräume I dienen
für Kontakte mit Metallisierungsleitungen, deren Aufgabe
darin besteht, Potentialschwankungen entlang der Source- und
der Drain-Leitungen aufgrund des hohen spezifischen
Widerstands der N⁺-Diffusionen zu begrenzen.
Einer der Zwischenräume ist in Fig. 4 und 5 dargestellt.
Ein Paar Metallisierungsleitungen MS1 und MS2 sind
parallel zu den Gate-Leitungen G angeordnet und sind
mittels Kontaktzonen CS1 und CS2 an die Source-Leitungen
S1 bzw. S2 angeschlossen. Für die Drain-Leitungen sind
den Drain-Leitungen überlagerte (siehe Fig. 3) Metalli
sierungsleitungen MD vorgesehen, die an die Drain-Leitun
gen durch Kurzschlußbrücken in Kontaktzonen CD elektrisch
angeschlossen sind. Die Kontaktzonen sind in den erwähn
ten Zwischenräumen enthalten und über Verbindungsstreifen
SD aus polykristallinem Silicium oder Silicid verbunden.
Die Lösung nach Fig. 4 und s kann durch die bevorzugte
Ausführungsform nach Fig. 6 verbessert werden, die die
Bildung selbst-ausgerichteter Kontakte CS1 und CS2
zwischen den Source-Leitungen S1 und S2 und den Metalli
sierungsleitungen MS1 und MS2 vorsieht. Bei diesem System
wird die Größe der Kontakte verringert. Das gleiche gilt
für die Zwischenräume für die Metallisierungsleitungen
und die Kontakte selbst. Darüberhinaus besitzt jede
Source-Leitung einen Metallisierungs-Kontakt in jedem
Zwischenraum I anstelle eines Metallisierungs-Kontakts
für jeweils zwei Zwischenräume, wie in Fig. 4 gezeigt
ist, wo der Mangel an Raum es erfordert, entweder mehrere
Source-Leitungen eines Matrixabschnitts M gemäß Fig. 1
oder die andere Gruppe von Source-Leitungen des benach
barten Abschnitts M ohne Metallisierungskontakt zu
lassen. Die Anzahl von Gate-Leitungen und mithin der
Speicherzellen zwischen einem Zwischenraum und dem
nächsten läßt sich also erhöhen.
Das Programmieren oder Einschreiben in die in den
Zeichnungen dargestellte Speichermatrix geschieht nach
folgendem Schreibverfahren: es sei angenommen, daß zum
Einschreiben die in Fig. 1 mit C′ bezeichnete Zelle
ausgewählt sei. Die entsprechende Drain-Leitung D und die
entsprechende Gate-Leitung G werden an eine positive
Spannungsquelle angeschlossen, während sämtliche anderen
Drain-Leitungen auf schwimmendem Potential belassen und
sämtliche anderen Gate-Leitungen auf Masse gelegt werden.
Die entsprechende Source-Leitung S2 wiederum ist zusammen
mit allen anderen Source-Leitungen S2 dieser Gruppe, die
damit über die Metallisierungsleitungen MS2 verbunden
sind, auf Masse gelegt, während sämtliche Source-Leitun
gen S1 der anderen Gruppe, die durch die Metallisierungs
leitung MS1 verbunden sind, auf schwimmendem Potential
gehalten werden. Auf diese Weise besitzt die ausgewählte
Zelle C′ positives Potential am Drain und am Steuergate
und eine geerdete Source und deshalb wird in sie einge
schrieben. Die Zellen mit anderen Gate-Leitungen bleiben
in ihrem ursprünglichen Zustand, weil ihre Steuergates
auf Masse liegen. Dasselbe trifft zu für die anderen
Zellen auf derselben Gate-Leitung zwischen der
Drain-Leitung entsprechend der Zelle C′ und der nächstliegenden
Source-Leitung der gleichen Gruppe S2 wie die der Zelle
C′, und zwar diesmal deshalb, weil drei Zellen nun
elektrisch in Serie geschaltet sind und-deshalb von einem
Strom durchflossen werden, der zu schwach ist, um in den
durchflossenen Zellen einen Schreibvorgang auszulösen. Es
wird also lediglich die ausgewählte Zelle C′ beschrieben.
Claims (5)
1. EPROM-Speichermatrix mit symmetrischen Elementar-MOS-Zeilen,
aufweisend:
- a) Ein Siliziumsubstrat (SS),
- b) eine Mehrzahl paralleler Source-Leitungen (S1, S2), die mit parallelen Drain-Leitungen (D) abwechseln,
- c) Floating-Gate-Zonen (F), die die Source- und die Drain-Leitun gen überspannen, und
- d) parallele Steuergate-Leitungen (G), die senkrecht zu den Source- und den Drain-Leitungen gebildet und den Floating-Gate-Zonen (F) überlagert und mit diesen selbst ausgerichtet sind,
dadurch gekennzeichnet,
- e) daß die Mehrzahl von parallelen Source-Leitungen (S1, S2) in Form einer ersten (S1) und einer zweiten (S2) Gruppe paralle ler Source-Leitungen ausgeführt ist,
- f) wobei die Source-Leitungen der ersten Gruppe (S1) unterein ander elektrisch verbunden und die Source-Leitungen der zwei ten Gruppe (S2) untereinander elektrisch verbunden sind, und
- g) wobei die Source-Leitungen der ersten Gruppe (S1) und der zweiten Gruppe (S2) jeweils abwechselnd angeordnet sind.
2. Speichermatrix nach Anspruch 1, dadurch gekennzeichnet,
- a) daß die Source-Leitungen (S1, S2) jede Gruppe von Source-Leitungen durch Paare von Metallisierungsleitungen miteinander verbunden sind, die parallel zu den Gate-Leitungen in Räumen angeordnet sind, die vorab zwischen benachbarten Gruppen von Gate-Leitungen gebildet wurden, und
- b) daß die Drain-Leitungen durch weitere Metallisierungsleitungen kurzgeschlossen sind, die auf den Drain-Leitungen zwischen einem der Räume und dem nächsten Raum gebildet sind,
- c) wobei die Metallisierungskontakte zwischen den Source- und den Drain-Leitungen und den Metallisierungsleitungen in den Räumen gebildet sind.
3. Speichermatrix nach Anspruch 2, dadurch gekennzeichnet, daß die
Metallisierungskontakte mit den Source- und den Drain-Leitungen
wie den Metallisierungsleitungen selbstausgerichtet sind.
4. Verfahren zum Einschreiben von Information in eine Speichermatrix
nach einem der Ansprüche 1 bis 3,
- a) wobei für jede ausgewählte Zelle eine Verbindung der der ausgewählten Zellen entsprechenden Gate- und Drain-Leitungen mit einer positiven Spannungsquelle geschaffen wird, und dadurch gekennzeichnet,
- b) daß eine Masseverbindung der der ausgewählten Zelle ent sprechenden Source-Leitung und sämtlicher weiterer Source-Leitungen der gleichen Gruppe geschaffen wird,
- c) während sämtliche Source-Leitungen der anderen Gruppe auf einem Potential zwischen der positiven Spannung und dem Massepotential belassen werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT8423479A IT1213241B (it) | 1984-11-07 | 1984-11-07 | Matrice di memoria eprom con celle elementari simmetriche mos e suo metodo di scrittura. |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3539234A1 DE3539234A1 (de) | 1986-05-07 |
DE3539234C2 true DE3539234C2 (de) | 1998-01-22 |
Family
ID=11207465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3539234A Expired - Fee Related DE3539234C2 (de) | 1984-11-07 | 1985-11-05 | EPROM Speichermatrix mit symmetrischen Elementar-MOS-Zellen und Verfahren zum Einschreiben in den Speicher |
Country Status (7)
Country | Link |
---|---|
US (1) | US4792925A (de) |
JP (1) | JP2523275B2 (de) |
DE (1) | DE3539234C2 (de) |
FR (1) | FR2572836B1 (de) |
GB (1) | GB2166591B (de) |
IT (1) | IT1213241B (de) |
NL (1) | NL193296C (de) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1215380B (it) * | 1987-03-12 | 1990-02-08 | Sgs Microelettronica Spa | Cella di memoria eprom a due semicelle simmetriche con gate flottante separata. |
IT1217403B (it) * | 1988-04-12 | 1990-03-22 | Sgs Thomson Microelectronics | Matrice di memoria a tovaglia con celle eprom sfalsate |
IT1226556B (it) * | 1988-07-29 | 1991-01-24 | Sgs Thomson Microelectronics | Matrice a tovaglia di celle di memoria eprom singolarmente accessibili mediante decodifica tradizionale. |
US5296396A (en) * | 1988-12-05 | 1994-03-22 | Sgs-Thomson Microelectronics S.R.L. | Matrix of EPROM memory cells with a tablecloth structure having an improved capacitative ratio and a process for its manufacture |
IT1227989B (it) * | 1988-12-05 | 1991-05-20 | Sgs Thomson Microelectronics | Matrice di celle di memoria eprom con struttura a tovaglia con migliorato rapporto capacitivo e processo per la sua fabbricazione |
IT1229131B (it) * | 1989-03-09 | 1991-07-22 | Sgs Thomson Microelectronics | Matrice di memoria eprom con struttura a tovaglia e procedimento per la sua fabbricazione. |
IT1235690B (it) * | 1989-04-07 | 1992-09-21 | Sgs Thomson Microelectronics | Procedimento di fabbricazione per una matrice di celle eprom organizzate a tovaglia. |
IT1229168B (it) * | 1989-04-10 | 1991-07-22 | Sgs Thomson Microelecyronics S | Cella di memoria uprom con struttura compatibile con la fabbricazione di matrici di celle eprom a tovaglia con linee di source e drain autoallineate, e processo per la sua fabbricazione |
IT1236601B (it) * | 1989-12-22 | 1993-03-18 | Sgs Thomson Microelectronics | Dispositivo a semiconduttore integrato di tipo eprom con connessioni metalliche di source e procedimento per la sua fabbricazione. |
US5122985A (en) * | 1990-04-16 | 1992-06-16 | Giovani Santin | Circuit and method for erasing eeprom memory arrays to prevent over-erased cells |
JP3002309B2 (ja) * | 1990-11-13 | 2000-01-24 | ウエハスケール インテグレーション, インコーポレイテッド | 高速epromアレイ |
IT1247654B (it) * | 1990-11-16 | 1994-12-28 | Sgs Thomson Microelectronics | Memoria flash eprom cancellabile per gruppi di celle mediante doppia mmetal |
US5289423A (en) * | 1990-11-16 | 1994-02-22 | Sgs-Thomson Microelectronics S.R.L. | Bank erasable, flash-EPROM memory |
IT1247655B (it) * | 1990-11-29 | 1994-12-28 | Sgs Thomson Microelettronics | Memoria flash eprom cancellabile per blocchi di celle mediante interruzione delle linee di connessione source e collegamenti attraverso linee ortogonali ausiliarie di interconnessione source in metal 1 ed incroci in poly 2 per la continuita' delle bit lines |
EP1032034A1 (de) * | 1992-01-22 | 2000-08-30 | Macronix International Co., Ltd. | Verfahren zur Speicherbauelementherstellung |
US5526307A (en) * | 1992-01-22 | 1996-06-11 | Macronix International Co., Ltd. | Flash EPROM integrated circuit architecture |
US5618742A (en) * | 1992-01-22 | 1997-04-08 | Macronix Internatioal, Ltd. | Method of making flash EPROM with conductive sidewall spacer contacting floating gate |
JP3474614B2 (ja) * | 1993-12-14 | 2003-12-08 | マクロニクス インターナショナル カンパニイ リミテッド | 不揮発性半導体メモリ装置及びその動作方法 |
EP0830684B1 (de) * | 1995-06-07 | 2004-08-25 | Macronix International Co., Ltd. | Automatischer progammier-algorithmus für flash-speicher im seitenmodus mit variabler programmierimpulshöhe und -breite |
EP0957521A1 (de) | 1998-05-11 | 1999-11-17 | STMicroelectronics S.r.l. | Speicherzellenanordnung hergestellt durch ein Self-Aligned-Source-Verfahren (SAS), die Festwertspeicherzellen (ROM) aufweist, und deren Herstellungsverfahren |
JP2001313390A (ja) * | 2000-02-29 | 2001-11-09 | Agere Systems Inc | 半導体材料における選択的レーザ・アニール |
JP2007220218A (ja) * | 2006-02-17 | 2007-08-30 | Fujitsu Ltd | 半導体記憶装置およびその制御方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4384349A (en) * | 1979-10-01 | 1983-05-17 | Texas Instruments Incorporated | High density electrically erasable floating gate dual-injection programmable memory device |
DE3220205A1 (de) * | 1981-05-29 | 1983-06-01 | Hitachi, Ltd., Tokyo | Elektrische schaltungsanordnung |
US4451904A (en) * | 1980-02-01 | 1984-05-29 | Hitachi, Ltd. | Semiconductor memory device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4151021A (en) * | 1977-01-26 | 1979-04-24 | Texas Instruments Incorporated | Method of making a high density floating gate electrically programmable ROM |
US4258466A (en) * | 1978-11-02 | 1981-03-31 | Texas Instruments Incorporated | High density electrically programmable ROM |
US4282446A (en) * | 1979-10-01 | 1981-08-04 | Texas Instruments Incorporated | High density floating gate EPROM programmable by charge storage |
JPS5771587A (en) * | 1980-10-22 | 1982-05-04 | Toshiba Corp | Semiconductor storing device |
JPS57186289A (en) * | 1981-05-13 | 1982-11-16 | Hitachi Ltd | Semiconductor memory |
US4594689A (en) * | 1984-09-04 | 1986-06-10 | Motorola, Inc. | Circuit for equalizing bit lines in a ROM |
-
1984
- 1984-11-07 IT IT8423479A patent/IT1213241B/it active
-
1985
- 1985-10-03 US US06/783,650 patent/US4792925A/en not_active Expired - Lifetime
- 1985-10-28 GB GB08526482A patent/GB2166591B/en not_active Expired
- 1985-11-05 DE DE3539234A patent/DE3539234C2/de not_active Expired - Fee Related
- 1985-11-07 NL NL8503054A patent/NL193296C/nl not_active IP Right Cessation
- 1985-11-07 FR FR8516513A patent/FR2572836B1/fr not_active Expired - Fee Related
- 1985-11-07 JP JP24815385A patent/JP2523275B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4384349A (en) * | 1979-10-01 | 1983-05-17 | Texas Instruments Incorporated | High density electrically erasable floating gate dual-injection programmable memory device |
US4451904A (en) * | 1980-02-01 | 1984-05-29 | Hitachi, Ltd. | Semiconductor memory device |
DE3220205A1 (de) * | 1981-05-29 | 1983-06-01 | Hitachi, Ltd., Tokyo | Elektrische schaltungsanordnung |
Also Published As
Publication number | Publication date |
---|---|
IT8423479A0 (it) | 1984-11-07 |
JPS61120474A (ja) | 1986-06-07 |
NL8503054A (nl) | 1986-06-02 |
IT1213241B (it) | 1989-12-14 |
GB2166591A (en) | 1986-05-08 |
FR2572836B1 (fr) | 1993-09-17 |
FR2572836A1 (fr) | 1986-05-09 |
NL193296C (nl) | 1999-05-06 |
GB8526482D0 (en) | 1985-12-04 |
JP2523275B2 (ja) | 1996-08-07 |
GB2166591B (en) | 1988-02-17 |
NL193296B (nl) | 1999-01-04 |
US4792925A (en) | 1988-12-20 |
DE3539234A1 (de) | 1986-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3539234C2 (de) | EPROM Speichermatrix mit symmetrischen Elementar-MOS-Zellen und Verfahren zum Einschreiben in den Speicher | |
DE2203423A1 (de) | Speicheranordnung | |
DE69231356T2 (de) | Nichtflüchtige Speicherzelle und Anordnungsarchitektur | |
DE3037431C2 (de) | ||
DE2420759C2 (de) | Integrierte Schaltungseinheit mit variierbarer Funktionsgebung | |
DE68929225T2 (de) | Nichtflüchtiger Halbleiterspeicher | |
EP0160720B1 (de) | Halbleiterspeicherzelle mit einem potentialmässig schwebenden Speichergate | |
EP0025130B1 (de) | Hochintegrierter Festwertspeicher | |
DE1127945B (de) | Elektronisches Speicherelement | |
EP0280176A1 (de) | Grundzelle für eine Gate Array | |
DE69013094T2 (de) | Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung. | |
DE3844120A1 (de) | Halbleitereinrichtung mit grabenfoermiger struktur | |
DE10324612B4 (de) | Halbleiterspeicher mit Charge-Trapping-Speicherzellen und Virtual-Ground-Architektur | |
DE68915885T2 (de) | Verbindungsvorrichtung zwischen einer integrierten Schaltung und einer elektrischen Schaltung und Herstellungsverfahren derselben. | |
DE2532594B2 (de) | Halbleiterspeicher | |
WO2006029594A1 (de) | Halbleiterspeicherbauelement | |
DE68911418T2 (de) | Hochintegrierte EPROM-Speicheranordnung mit einem grossen Kopplungsfaktor. | |
DE2342923C2 (de) | Verfahren zur Herstellung einer Zweiphasen-Ladungsverschlebeanordnung und nach diesem Verfahren hergestellte Zweiphasen-Ladungs Verschiebeanordnung | |
DE69030946T2 (de) | Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung | |
DE2705992A1 (de) | Halbleiterspeicher | |
DE68911425T2 (de) | Hochintegrierte EPROM-Speicheranordnung. | |
EP1625591B1 (de) | Integrierte speicher-schaltungsanordnung, insbesondere uniform-channel-programming-flash-speicher | |
EP0006470A2 (de) | Ladungskopplungsspeicher und Verfahren zu seiner Herstellung | |
DE68909285T2 (de) | Tafeltuchspeichermatrix mit schachbrettförmiger EPROM-Zellenanordnung. | |
DE4420026A1 (de) | Halbleiterspeichervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: G11C 16/02 |
|
8125 | Change of the main classification |
Ipc: G11C 16/04 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |