DE2420759C2 - Integrierte Schaltungseinheit mit variierbarer Funktionsgebung - Google Patents

Integrierte Schaltungseinheit mit variierbarer Funktionsgebung

Info

Publication number
DE2420759C2
DE2420759C2 DE2420759A DE2420759A DE2420759C2 DE 2420759 C2 DE2420759 C2 DE 2420759C2 DE 2420759 A DE2420759 A DE 2420759A DE 2420759 A DE2420759 A DE 2420759A DE 2420759 C2 DE2420759 C2 DE 2420759C2
Authority
DE
Germany
Prior art keywords
transistors
electrodes
contact
contacts
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2420759A
Other languages
English (en)
Other versions
DE2420759A1 (de
Inventor
Gordon Edward Marlton N.J. Skorup
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2420759A1 publication Critical patent/DE2420759A1/de
Application granted granted Critical
Publication of DE2420759C2 publication Critical patent/DE2420759C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1735—Controllable logic circuits by wiring, e.g. uncommitted logic arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/923—Active solid-state devices, e.g. transistors, solid-state diodes with means to optimize electrical conductor current carrying capacity, e.g. particular conductor aspect ratio

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Üie Erfindung bezieht sich auf eine integrierte Schaltungseinheit gemäß dem Oberbegriff des Anspruchs 1.
Die Herstellung einer LSI-Schaltung erfordert viele Fabrikationsschritte sowie die Anfertigung von jeweils verschiedenartigen Fabrikationsmasken für die einzelnen Fabrikationsschritte. Die Kosten eines neuen Satzes von Fahrikationsmasken für jeden neuen Schaltungsentwurf sind untragbar hoch, wenn es sich um Aufträge geringen Umfanges, d.h. um niedrige Stückzahlen handelt. Man kann die Kosten von in geringer Stückzahl hergestellten LSl-Schaltungen dadurch auf ein Minimum herabsetzen, daß man — nach der sogenannten Standardschablonen-Methode (Master Slice approach) — die Kosten sämtlicher Fabrikationsmasken mit Ausnahme der Metallisierungsmaske, die für den letzten Fabrikationsschritt dient, auf ,verschiedene Funktionsoder Schaltungsentwürfe verteilt. Bei der Herstellung von LSI-Schaltungen nach dieser Methode werden für sämtliche verschiedenen Schaltungsentwürfe (Funktionsentwürfe) die gleichen Fabrikationsmasken, wie Diffusions- und Isolationsmasken, verwendet, während für jeden neuen oder andersartigen Entwurf jeweils eine andere Metallisierungsmaske erforderlich ist. Die Auslegung oder Anordnung der Komponenten oder Schaltungselemente ist genormt und liegt fest, und lediglich das Metallisierungsmuster für die endgültige Verschaltung wird für jede neue Anwendung »maßgefertigt« (extra angefertigt). Der Erfolg dieser Methode hängt davon ab, ob mit einer fest gegebenen ? Anordnung von Komponenten oder Schaltungselementen eine genügende Anzahl von unterschiedlichen k Schaltungsausführungen mit ausreichender funktionaler Vielseitigkeit realisiert werden kann, um einen wirtschaftlichen Nutzeffekt aus den verteilten Fabrikationskosten zu ziehen. Es ist daher wichtig, daß man die Schaltungselemente so auslegt oder anordnet, daß nicht nur die Schaltungsplättchen- oder Substratfläche möglichst gut ausgenutzt, sondern auch eine ausreichende Konstruktionsflexibilität erzielt wird, um eine angemessene Anzahl von unterschiedlichen Schaltungsausführungen mit genügender Funktionsvielseitigkeit zu gewährleisten.
Nach der erwähnten Methode ist die LSI-Schaltung im allgemeinen so organisiert, daß die Komponenten oder Schaltungselemente zu einer Anordnung von im wesentlichen identischen Schaltungszellen oder -bausteinen von entweder fester oder variierbarer Funktionsgebung (funktionaler Identität) zusammengefaßt sind. Der in seiner Funktionsgebung variierbare Schakungsbaustein bietet dem Schaltungs- oder Anwendungstechniker die Flexibilität, die Funktion eines
Bausteins, einer Gruppe von Bausteinen, eines oder mehrerer Teile eines Bausteins und verschiedener Kombinationen derselben nach Bedarf zu bestimmen, so daß sich die Vielseitigkeit der LSI-Schaltung stark erhöht
Aus der DE-OS 17 89 138 ist eine für eine LSI-Schaltung verwendbare Schaltuiigseinheit mit variierbarer Funktionsgebung gemäß dem Oberbegriff des Anspruchs 1 bekannt, die zwei Gruppen von Transistoren enthält, die längs der Oberfläche eines Substrats an jo zwei gesonderten Stellen des Substrats angeordnet sind. Ferner ist eine Anzahl von wahlweise beschaltbaren Kontakten zur Realisierung einer gewünschten Schaltwerksfunktion vorgesehen, die aus mehreren zur Wahl stehenden Funktionen durch Verbindung vorgegebener Verbindungskontakte wählbar ist Die beiden Gruppen von Transistoren einschließlich der zugehörigen Elektroden und der wahlweise beschaltbaren, für die Zuführung von Speisespannungen vorgesehenen Kontakten bzw. Leitungen sind spiegelbildlich zu einer gegebenen Symmetrieebene angeordnet Diese Schaltungseinheit enthält nur P-leitende MOS-Bauelemente.
Aus der DE-OS 15 89 935 ist es an sich bekannt, in integrierten Schaltungen Unterführungstunnel vorzusehen, die jeweils in der Mitte eines Halbleiterplättchens zwischen den zu verbindenden Schaltungselementgruppen angeordnet sein können.
Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Schaltungseinheit anzugeben, die bei hoher Packungsdichte die Realisierung unterschiedlicher, entsprechend dem jeweiligen Bedarf wählbarer Schaltfunktionen mit geringerem Herstellungsaufwanu ermöglicht als bisher.
Diese Aufgabe wird durch die im Anspruch 1 gekennzeichnete Schaltungseinheit gelöst.
Ein Vorteil der Erfindung hinsichtlich des Aufwandes bei der Herstellung sowohl der Grundschaltung als auch der nachträglichen Verbindungen ist darin zu sehen, daß durch einfache Spiegelung des Metallisierungsmusters an zwei Symmetrieebenen Funktionsänderungen der Schaltungseinheit und z. B. auch eine Umkehrung von Ein- und Ausgangspunkten möglich sind. Die hier beschriebene Schaltungseinheit kommt mit einem Minimum an Leiterbahnen aus, die zudem in einem besonders zweckmäßigen Muster angeordnet werden können.
Anhand der Zeichnung wird die Erfindung im folgenden näher erläutert. Es zeigt
F i g. 1 in Draufsicht eine in ihrer Funktionsgebung variierbare Schaltungseinheit gemäß einer Ausführungsform der Erfindung,
F i g. 2, 3, 4 und 5 Querschnittsdarstellungen von Teilen der Schaltungseinheit nach F i g. 1,
Fig.6 ein Schaltschema der aktiven Komponenten der Schaltungseinheit nach F i g. 1,
F i g. 7A in Draufsicht eine Schaltungseinheit mit Metallisierung unter Bildung eines NAND-Gliedes mit zwei Eingängen,
Fig. 7B das Schaltschema des NAND-Gliedes nach F i g. 7 A,
Fig.8A in Draufsicht eine Schaltungseinheit mit Metallisierung unter Bildung eines NOR-Gliedes mit zwei Eingängen,
Fig.8B das Schaltschema des NOR-Gliedes nach F ig. 8 A,
Fig.9A in Draufsicht eine Schaltungseinheit mit Metallisierung unter Bildung eines NAND-Gliedes mit drei Eingängen,
Fig.9B das Schaltschema des NAND-Gliedes nach F ig. 9 A,
Fig. 1OA in Draufsicht eine Schaltungseinheit mit Metallisierung unter Bildung eines NOR-Gliedes mit drei Eingängen,
Fig. 1OB das Schaltschema des NOR-Gliedes nach Fig. 1OA und
F i g. 11 in Draufsicht eine aus Schalteinheiten der hier beschriebenen Art zusammengesetzte LSI-Schaltung.
Bei den nachstehend beschriebenen Ausführungsbeispielen der Erfindung werden Isolierschicht-Feldeffekttransistoren (IGFET) vom Anreicherungstyp, die in Silicium-Grundmaterial ausgebildet sind, verwendet. Bei den in den Figuren dargestellten Isolierschicht-Feldeffekttransistoren, die jeweils eine metallische Steuerelektrode auf der Oxid-Isolierschicht aufweisen, handelt es sich um MOS-Baue!emente. Man kann jedoch statt Metall auch Polysilicium verwenden, und man kann die Transistoren auf einer Isolierunterlage wie z. B. Saphir ausbilden. Auch andere Arten von Transistoren, beispielsweise Verarmungs-Isolierschicht-Feldeffekttransistoren, bipolartransistoren oder Sperrschicht-Feldeffekttransistoren, können für die Schaltungseinheit verwendet werden.
Zum besseren Verständnis der nachstehenden Erläuterung wird zunächst auf zwei wichtige Eigenschaften von Isolierschicht-Feldeffekttransistoren hingewiesen:
1. Ein Isolierschicht-Feldeffekttransistor hat eine erste, als Emitter oder Source bezeichnete Zone und eine zweite, als Kollektor oder Drain bezeichnete Zone, welche die Enden eines stromleitenden Kanals bilden, sowie eine Steuerelektrode (Gate), deren angelegte Spannung die Leitfähigkeit des Kanals bestimmt. Beim P-Kanal-lsoIierschicht-Feldeffekttransistor ist die Emitterzone als diejenige der Zonen definiert, an der die am meisten positive Spannung liegt, beim N-Kanal-Isolierschicht-Feldeffekttransistor ist die Emitterzone als diejenige Zone definiert, an der die am wenigsten positive Spannung liegt.
2. Der Isolierschicht-Feldeffekttransistor ist bidirektional in dem Sinne, daß im Kanal ein Strom in sowohl der einen als auch der anderen Richtung fließen kann und daß jede der beiden Zonen entweder als Emitter oder als Kollektor betrieben werden kann.
Von diesen Eigenschaften wird Gebrauch gemacht, um in ihrer Funktionsgebung variierbare Schaltungsbausteine zu erhalten.
Fig. 1 veranschaulicht die Auslegung einer im folgenden auch Schaltungsbaustein 10 genannten integrierten Schaltungseinheit. Jeder Schaltungsbaustein hat eine erste horizontale Symmetrieebene (Achse 11), auf deren einer Seite die Metallkontakte und Gate-Elektroden für zwei Transistoren (P 1, P2) mit P-Kanal und auf deren anderer Seite die Metallkontakte und Gate-Elektroden für zwei Transistoren (Ni, N2) mit N-Kanal angeordnet sind. Außerdem sind Kontakte (33 und 35) für die Energieversorgung'des Bausteins sowie Tunnelgebiete 37, 43, 43', 45 und 45' für die Verschaltung der Komponenten oder Bauelemente des Buusteins vorgesehen. Durch die Achse 11 ist die horizontale Symmetrieebene des Bausteins festgelegt. Die Kontakte und Tunnel auf der einen Seite des Bausteins sind spiegelbildlich zu denen auf der anderen Seite des Bausteins, wenn man diesen um die Achse 11
klappt oder faltet. Die Achse 9 zeigt die vertikale Symmetrieebene des Bausteins. Die Kontakte auf der einen Seile der Achse 9 sind spiegelbildlich zu denen auf der anderen Seite, wenn man den Baustein um die Achse
9 klappt oder faltet.
Vor einer eingehenden Erläuterung der Fig. 1 soll zunächst an Hand der Fig.2 und 3, die Teile des Bausteins 10 nach Fi g. 1 im Querschnitt darstellen, der Aufbau sowie eine typische Herslellungsmethode für die Transistoren PX und P2 bzw. die Transistoren Λ/1 und N 2 erläutert werden.
Wie in F i g. 2 gezeigt, weist der Schaltungsbauslein
10 einen Körper 58 aus Halbleitermaterial eines ersten Leitungstyps (N-Typ) mit einer Oberfläche 60 auf. Durch Eindiffundieren von beabstandeten dotierten Gebieten (62,64,66) eines zweiten Leitungstyps (P-Typ) in den Körper 58 an dessen Oberfläche werden die P-Kanal-Transistoren Pi und P2 gebildet. Die Gebiete 62 und 64 bilden die Enden des Kanals des Transistors Pl, und die Gebiete 64 und 66 bilden die Enden des Kanals des Transistors P 2. Die voneinander beabstandeten Gebiete bilden die Emitter- und Kollektorzonen der Transistoren.
Nach Fig.3 werden die Transistoren Ni und N 2 durch Eindiffundieren eines Wannengebietes 68 vom P-Leitungstyp in den Halbleiterkörper 58 gebildet. Innerhalb des Wannengebietes werden in dessen Oberfläche beabstandete Gebiete 70, 72 und 74 vom N+ -Leitungstyp eindiffundiert. Die Gebiete 70 und 72 bilden die Enden des Kanals des Transistors N1, und die Gebiete 72 und 74 bilden die Enden des Kanals des Transistors N 2.
Nach Fig.2 und 3 ist auf der Oberfläche 60 des Halbleiterkörpers 58 eine Isolierschicht (Oxidschicht) 76 angebracht. Über dem Zwischenraum zwischen jeweils zwei dotierten Gebieten sind Kontakte 15,19,25 und 29 angebracht, die aus Metall oder einem anderen Leitermaterial bestehen können und als Gate- oder Steuerelektroden dienen. Im vorliegenden Fall wird der Einfachheit halber die Gate-Elektrode ebenfalls als ein »Kontakt« bezeichnet. Die Emitter- und Kollektor-Elektroden (Kontakte 13,17, 21, 23, 27 und 31) werden durch Leitermaterial gebildet, das durch Löcher in der Oxidschicht über den dotierten Gebieten die Emitter- und Kollektorzonen kontaktiert. Diese Elektroden werden in der vorliegenden Beschreibung ebenfalls als »Kontakt« bezeichnet.
Wie in F i g. 2 und 3 gezeigt, hat jedes Transistorpaar ein gemeinsames Gebiet (64, 72). Statt dessen kann jedoch jeder Transistor eines Paares auch zwei getrennte Gebiete haben, die den Emitter und den Kollektor bilden und von denen das eine zusammen mit dem entsprechenden Gebiet des anderen Transistors des Paares an einen gemeinsamen Kontakt (z. B. 17) angeschlossen ist.
In Fig. 1 ist der Mitte-Mitte-Abstand zwischen den Kontakten für die Kollektoren, Emitter und Gates der Transistoren festgelegt, und zwar auf eine Strecke d oder ein ganzzahliges Vielfaches davon. Die Kontaktreihe für die P-Kanal-Transistoren enthält die Kontakte 13, 15, 17, 19 und 21. Die Kontaktreihe für die N-Kanal-Transistoren enthält die Kontakte 23, 25, 27, 29 und 31. Die Kontakte 13, 17 und 21 sowie die Kontakte 23,27 und 31 können je nach der Polarität der angelegten Spannung und/oder der endgültigen Metallisierung des Bausteins entweder als Emitter- oder als Kollektor-Elektroden arbeiten. Die Kontakte 13 und 23, die Gate-Kontakte 15 und 25, die Kontakte 17 und 27,
die Kontakte 19 und 29 sowie die Kontakte 21 und 31 liegen jeweils auf je einer gemeinsamen Vertikallinie.
Die Kontakte 33 und 35 dienen zum Anlegen von Betriebsspannungen von + Vd Volt bzw. — Vj Volt. Wie in Fi g. 4 gezeigt, werden die Betriebsspannungen (+Vd und — vy jeweils den Substraten zugeleitet, in denen die Transistoren ausgebildet sind. Die Kontakte 33 und 35 kontaktieren die Substratgebiete, über denen sie angebracht sind, durch Löch.eii.in der Oxidschicht auf dem Substrat. Die Kontakte 33 und 35 sowie die anderen Kontakte bestehen aus verhältnismäßig hochleitendem Material, beispielsweise Metall oder Polysilicium. Dank der Verwendung von Speisekontakten (Energieversorgungskontakten) mit beschränkter Oberfläche, verglichen mit über die Länge des Bausteins geführten Speiseleitern, kann man Metall- oder Leiterbahnen für die Verschaltung des Bausteins oder Teilen des Bausteins oder eines Bausteins mit anderen Bausteinen geeignet anbringen, ohne daß die Speiseleiter dabei allzu sehr im Wege sind. Wie in F i g. 1 gezeigt, liegen der Kontakt 33 über dem Kontakt 17 und der Kontakt 35 unter dem Kontakt 27. Die Kontakte 33,35, 17 und 27 liegen auf der selben Vertikallinie, die die vertikale Mittellinie in der Symmetrieebene des Bausteins bildet.
Jeder Baustein hat fünf Tunnel. Die Tunnel, von denen einer in F i g. 5 gezeigt ist, sind diffundierte Gebiete vom N- oder P-Leitungstyp, die unter der Oberfläche der Anordnung verlaufen. Die Zugangslöcher für die Tunnelgebiete sind mit Metall bedeckt, um die diffundierten Gebiete zu kontaktieren.
In F i g. 1 sind die Zugangs- oder Anschlußkontakte für die Tunnelgebiete durch kleine Kreise und die Tunnel durch gestrichelte Linien angedeutet. Ein solches Tunnclgcbict 37 vom P-Typ verläuft längs der Achse 11 und hat einen Zugangspunkt oder Anschlußkontakt 39 auf der selben Vertikallinie wie die Kontakte 13 und 23 sowie einen weiteren Zugangspunkt oder Anschlußkontakt 41 auf der selben Vertikallinie wie die Kontakte 21 und 31. Das Tunnelgebiet 37 ist äußerst wichtig, da es ermöglicht, daß die Endkontakte 13 und 21 oder 23 und 31) eines Transistorpaares eines Bausteins zusammengeschaltet und/oder mit Kontakten des anderen Transistorpaares eines Bausteins ohne ausgedehnte Metall- oder Leiterbahnen verbunden werden können. Zwei weitere Tunnelgebiete 43 und 43' aus P-Material sind über den Kontakten 13 bzw. 21 sowie jeweils auf der selben Vertikallinie wie diese Kontakte angeordnet Zwei Tunnelgebiete 45 und 45' sind unter den
so Kontakten 23 bzw. 31 sowie jeweils auf der selben "Vertikallinie wie diese Kontakte vorgesehen. Mit Hilfe der Tunnel körnen Elemente oder Komponenten des Bausteins oder mehrerer Bausteine untereinander verbunden werden, ohne daß dazu lange Metallbahnen auf der Oberfläche der Anordnung oder des Bausteins erforderlich sind. Das heißt, die Tunnel stellen Oberoder Unterführungen dar, durch die zwei Verschaltungsebenen geschaffen werden. Die Tunnelgebiete können von beliebigem Leitungstyp sein und aus Polysilicium oder Metall bestehen.
Der Standard-Schaltungsbaustein 10 weist somit ein festes Metallkontaktmuster mit den Gate-, Emitter- und Kollektorkontakten sowie den Speisekontakten und den Anschlußkontakten für die Tunnelgebiete auf.
Fig.6 zeigt schaltschematisch die aktiven Schaltungselemente jedes Bausteins. Jeder Schaltungsbaustein enthält zwei P-Kanal-Isolierschicht-Feldeffekttransistoren (Pl, PT) und zwei N-Kanal-Isolierschicht-
Feldeffekttransistoren (N \, N2). Jeder Isolierschicht-Feldeffekttransistor hat einen Kanal, dessen beide Enden durch die Emitterzone und die Kollektorzone (S/D) gebildet werden, sowie eine Steuerelektrode. Der Transistor P1 ist mit dem einen Ende seines Kanals an den Kontakt 13 und mit dem anderen Ende seines Kanals an den Kontakt 17 sowie mit seinem Gate an den Kontakt 15 angeschlossen. Der Transistor P2 ist mit dem einen Ende seines Kanals an den Kontakt 17, mit dem anderen Ende seines Kanals an den Kontakt 21 und mit seinem Gate an den Kontakt 19 angeschlossen. Der Transistor N1 ist mit dem einen Ende seines Kanals an den Kontakt 23, mit dem anderen Ende seines Kanals an den Kontakt 27 und mit seinem Gate an den Kontakt 25 angeschlossen. Der Transistor Λ/2 ist mit dem einen Ende seines Kanals an den Kontakt 27, mit dem anderen Ende seines Kanais an den Kontakt 31 und mii seinem Gate an den Kontakt 29 angeschlossen. Außerdem hat, wie gezeigt, jeder Baustein Kontakte 33 und 35 für das Anlegen der Betriebsspannung von + V1/Volt bzw. - V5 Volt.
Die Kontakte 33 und 35 sind unbedingt oder festgelegt, nämlich in ihren Funktionen als Speise- oder Energieversorgungsanschlüsse. Die Gate-Kontakte sind ebenfalls unbedingt oder festgelegt, indem sie stets als Steuerelektroden dienen.
Die Emitter/Kollektor-Kontakte sind bedingt oder wahlweise, da die Funktionen der betreffenden Gebiete oder Zonen erst dann bestimmt und festgelegt werden, wenn dem Baustein ein Verschaltungsmuster oder -schema gegeben wird. Das heißt, diese Kontakte können entweder als Emitter- oder als Kollektorelektrode arbeiten, je nachdem, wie oder wo sie angeschlossen werden.
Beispielsweise kann, siehe F i g. 2 und 7A, der Kontakt 17 mit dem Kontakt 33 verbunden werden, in welchem Fall der Kontakt 17 als Emitterelektrode und das Gebiet 64 als gemeinsame Emitterzone für die Transistoren P1 und P2 dienen. Die Gebiete 62 und 66 und die Kontakte 13 und 21 dienen dann als Kollektorzonen bzw. Kollektorkontakte für die Transistoren Pl und P2. Statt dessen kann man aber auch den Kontakt 13 mit dem Kontakt 33 verbinden, in welchem Falle das Gebiet 62 und der Kontakt 13 als Emitterzone bzw. Emitterkontakt für den Transistor Pi dienen. Das Gebiet 64 dient dann als Kollektorzone für den Transistor PX und als Emitterzone für den Transistor PX und das Gebiet 66 dient als Kollektorzone des Transistors P2. Verbindet man statt dessen den Kontakt 21 mit dem Kontakt 33, so dienen das Gebiet 66 als Emitterzone des Transistors P2, das Gebiet 64 als Kollektorzone des Transistors P2 und als Emitterzone
des Transistors P1. Verbindet man die Kontakte 13 und 21 miteinander, bei mit dem Kontakt 33 verbundenem oder nicht verbundenem Kontakt 17, so werden die Kanäle der Transistoren P1 und P2 parallel geschaltet Verbindet man den Kontakt 27 mit dem Kontakt 35, so arbeiten das Gebiet 72 und der Kontakt 27 als Emitterzone bzw. Emitterelektrode der Transistoren Nl und N2 und die Gebiete 70 und 74 als Kollektorgebiete der Transistoren Ni bzw. N2. Die Kontakte 23 und 31 bilden in diesem Fall die Kollektorelektroden der Transistoren Ni bzw. N 2. Verbindet man dagegen den Kontakt 23 mit dem Kontakt 35, so arbeiten das Gebiet 70 als Emitter des Transistors Nl, das Gebiet 72 als Kollektor des Transistors Nl und als Emitter des Transistors N2 und das Gebiet 74 als Kollektor des Transistors N 2. Verbindet man den Kontakt 31 mit dem Kontakt 35, so werden das Gebiet 74 die Emitterelektrode des Transistors Λ/2, das Gebiet 72 der Kollektor des Transistors N 2 und der Emitter des Transistors N 1 und das Gebiet 70 der Kollektor des Transistors N1. Auch können bei den Bauelementen vom P-Typ die Transistoren ohne Anschluß an einen Speisekontakt untereinander verbunden werden. Durch Verbinden des
ίο Kontaktes 23 mit dem Kontakt 31 können die Kanäle der Transistoren Nl und N 2 parallel geschaltet werden. In diesem Fall kann dem Kontakt 27 ein Signal zugeleitet und von den zusammengeschalteten Kontakten 23 und 31 ein Ausgangssignal abgenommen werden.
Es wird jetzt gezeigt, daß die Transistoren eines Bausteins untereinander oder mit Transistoren anderer Bausieini." auf die unterschiedlichste Weise verschaltet werden können, so daß eine Vielzahl von unterschiedlichen Logik- oder Schaltfunktionen realisiert werden kann.
Fig.7A zeigt einen Baustein mit Verschaltung zu einem NAND-Glied mit zwei Eingängen. Das »maßgefertigte« oder individuelle Metallisierungsmuster ist durch die ausgezogenen schwarzen Linien angedeutet In Fig.7A ist der Kontakt 17 mit dem Kontakt 33 verbunden und dient als Emitterelektrode der Transistoren Pl und P2. Die Kontakte 13 und 21, die als Kollektorelektroden der Transistoren Pl und P2 dienen, sind mit den beiden Enden des Tunnelgebietes 37 verbunden. Die Transistoren Pl und P2 sind somit parallel geschaltet. Das mit E bezeichnete Ende 41 des Tunnels 37 ist mit dem Kontakt 31 verbunden, der als Kollektorelektrode des Transistors N 2 dient Den zusammengeschalteten Gate-Kontakten 15 und 25 wird ein mit A bezeichnetes Signal zugeleitet Der. zusammengeschalteten Gate-Kontakten 19 und 29 wird ein mit B bezeichnetes Signal zugeleitet. Der Kontakt 23 ist mit dem Kontakt 35 verbunden und dient als Emitterelektrode des Transistors Nl. Der Kontakt 27 dient als Kollektorelektrode des Transistors N1 und als Emitterelektrode des Transistors N 2. Aufgrund des Vorhandenseins des Tunnels 37 können die Kontakte 13, 21 und 31 durch drei kurze Metallbahnen untereinander verbunden werden.
Fig.7B zeigt das Schaltschema des Schaltkreises nach Fig.7A. In Fig.7B liegen die Kanäle der Transistoren P1 und P2 parallel zwischen dem Kontakt 33 und dem Ausgangsanschluß E während die Kanäle der Transistoren Nl und N 2 in Reihe zwischen dem Ausgangsanschluß E und dem Kontakt 35 liegen. Die Gate-Elektroden der Transistoren P1 und N1 sowie die Gate-Elektroden der Transistoren P2 und N 2 sind
j g
Bei der Erläuterung der Wirkungsweise dieser und der noch zu beschreibenden anderen Schaltungsanordnungen werden die Schaltfunktionen mit Hilfe der positiven Logik definiert. Das heißt, der am meisten positive Signalpegel (+ V)ist als binäre »1« oder »hoch« definiert, und der am meisten negative Signalpegel (— V) ist als binäre »0« oder »niedrig« definiert Der Einfachheit halber sei angenommen, daß -J- Vd gleich + Vund — Vs gleich — Vsind.
In Fig.7B werden den Gate-Elektroden der Transistoren P1 und N1 ein Signal A und den Gate-Elektroden der Transistoren P2und N2 ein Signal ßzugeleitet Es sei ferner vorausgesetzt, daß -J- V Volt am Kontakt 33 und — V Volt am Kontakt 35 liegen. Das Signal am Ausgangsanschluß Eist hoch, wenn eines oder beide der
Signale A und B niedrig sind, während es dann und nur dann niedrig ist, wenn sowohl A als auch B hoch sind. Der Schaltkreis nach Fig.7A und 7B ist somit ein NAND-Glied mit zwei Eingängen.
Dreht man das individuelle Metallisierungsmuster nach Fig.7A um die horizontale Achse 11, so entsteht das Verschaltungsschema nach Fig.8A. In Fig.8A ist der Baustein zu einem NOR-Glied mit zwei Eingängen verschaltet. Der mit dem Kontakt 33 verbundene Kontakt 13 dient als Emitterelektrode. Wie in F i g. 7A sind die Gate-Kontakte 15 und 25 sowie die Gate-Kontakte 19 und 29 jeweils zusammengeschaltet. Der Kontakt 17 dient als Kollektorelektrode des Transistors P1 und als Emitterelektrode des Transistors P 2. Der Kontakt 21 bildet die Kollektoreleklrode des Transistors Pl und ist durch eine Metallbahn mit dem Kontakt 3l sowie über den Tunnel 37 mit dem Kontakt 23 verbunden. Der Kontakt 27 ist mit dem Kontakt 35 verbunden. Somit liegen, wie in dem dazugehörigen Schaltschema nach Fig.8B gezeigt, die Transistoren P1 und P 2 jetzt in Reihe zwischen dem Kontakt 33 und dem Anschluß 41 (E) während die Transistoren N1 und Λ/2 parallel zwischen dem Anschluß 41 und dem Kontakt 35 liegen.
In struktureller und schaltungsmäßiger Hinsicht hat die Verdrehung des Metallisierungsmusters zur Folge, daß in F i g. 8A und 8B diejenigen Komponenten, die in F i g. 7A und 7 B parallel liegen, in Reihe und diejenigen Komponenten, die in Fig. 7A und 7B in Reihe liegen, parallel geschaltet sind. Daraus ergibt sich als wichtiger Gesichtspunkt, daß aufgrund der Symmetrie des Bausteins eine einzige Metallisierungsmaske für die Herstellung der beiden verschiedenen Verschaltungsmuster verwendet werden kann.
Im Schaltkreis nach Fig.8A und 8B ist das Ausgangssignal am Anschluß Fdann und nur dann hoch, wenn A und B niedrig sind. Wenn eines oder beide der Signale A und B hoch sind, so ist das Ausgangssignal bei E niedrig. Funktionsmäßig ist der Schaltkreis nach F i g. 8A und 8B ein NOR-Glied mit zwei Eingängen. Die NOR-Funktion ist die Dualfunktion zur NAND-Funktion. Somit kann man aufgrund der Symmetrie des Bausteins dadurch, daß man ein Metallisierungsmuster des Bausteins, das eine gegebene Schaltfunktion (NAND) ergibt, an der horizontalen Symmetrieebene des Bausteins spiegelt, die Dualfunktion (NOR) zur gegebenen Schaltfunktion erhalten.
Fig.9 und 10 veranschaulichen, daß mehrere Bausteine und/oder Teile eines Bausteins zu einem Verknüpfungsglied metallisiert werden können und daß durch Spiegeln des eine gegebene Schaltfunktion erzeugenden Metallisierungsmusters an der Symmetrieebene des Bausieins oder der Bausteine eine auf die gegebene Schahfunktion bezogene andere Schaltfunktion erhalten werden kann.
Fig.9A und 9B zeigen die Auslegung bzw. das Schaltschema für ein NAND-Glied mit drei Eingängen. In F i g. 9A sieht man, daß ein Baustein 10 und ein Teil eines zweiten Bausteins 10a zu dem NAND-Glied mit drei Eingängen verschaltet sind. Schaltungselemente des Bausteins 10a, die denen des Bausteins 10 entsprechen, sind mit der gleichen Bezugsnummer und dem angehängten Kleinbuchstaben a bezeichnet Der übrige Teil des Bausteins. 10a, d. h. derjenige Teil, der nicht zum NAND-Glied mit drei Eingängen gehört, kann für den Aufbau eines komplementären Inversionsgliedes /1 verwendet werden. Das Inversionsglied /i enthält die Transistoren P 2p upJ /V 2a die mit ihren Kanälen in Reihe zwischen die Kontakte 33a und 35a geschaltet und mit ihren Gate-Elektroden oder Kontakten 19a, 29a zusammengeschaltet sind. Die Kontakte 17 und 17a sind mit den Kontakten 33 bzw. 33a verbunden.
Die Kontakte 17 und 17a dienen als Emitterelektroden für die Transistoren Pl, PI und Pia. Die Kontakte 13 und 21 sind zusammengeschaltet, und der Kontakt 13a, der als Kollektorelektrode des Transistors P1 a dient, ist über eine Metallbahn mit dem Kontakt 21 verbunden.
Die Transistoren P1, P2 und Pia liegen somit parallel zwischen den Kontakten 33,33a und dem Ausgangskontakt 41 (E). Die Transistoren A/l, A/2 und A/la liegen mit ihren Kanälen in Reihe zwischen dem Tunnel-Kontakt 39 und dem Kontakt 35a. Dies ist dadurch erreicht, daß der Kontakt 31 mit dem Kontakt 23a und der Kontakt 27a mit dem Kontakt 35a verbunden sind. Fig.9B zeigt das Scha'tscherna der Verschaliungsan-Ordnung nach Fig.9A. Die Transistoren Pl1 P2 und Pia liegen mit ihren Kanälen parallel zwischen dem positiven Speiseanschluß und dem Ausgangskontakt 39. Schaltschematisch können die Kontakte 39 und 41 als ein gemeinsamer Schaltungspunkt sowie die Kontakte 35 und 35a bzw. 33 und 33a als gemeinsame Schaltungspunkte aufgefaßt werden. Die Transistoren A/l, A/2 und NXa liegen mit ihren Kanälen in Reihe zwischen dem Ausgangskontakt 39 und dem negativen Speise-Kontakt 35a. Außerdem zeigt Fig.9B das vom NAND-Glied unabhängige Inversionsglied /1. Es sei angenommen, daß Signale A, B und C den Gate-Kontakten 15 und 25,19 und 29 bzw. 15a und 25a zugeleitet werden. Das Ausgangssignal am Anschluß Eerfüllt dann die Gleichung E= ABC
Spiegelt man das individuelle Metallisierungsmuster nach Fig.9A an der horizontalen Symmetrieebene (Achse 11), so entsteht das Verschaltungsschema nach Fig. 1OA. In der Anordnung nach Fig. 1OA sind die Kontakte 27 und 27a mit den Kontakten 35 bzw. 35a verbunden. Der Kontakt 23a ist mit dem Kontakt 31 verbunden, der seinerseits über den Tunnel 37 mit dem Kontakt 23 verbunden ist. Somit liegen, wie in F i g. 1OB gezeigt, die Transistoren A/l, A/2 und Nla parallel zwischen dem jeweiligen Speisekontakt 35 bzw. 35a und den Ausgangskontakten 39,41. Der Kontakt 17a ist mit dem Kontakt 33a verbunden, und der Kontakt 13a ist mit dem Kontakt 21 verbunden, wobei der Kontakt 13 mit dem Kontakt 39 verbunden ist. Die Transistoren Pia, P2 und Pl liegen somit in Reihe, wie in Fig. 1OB gezeigt Außerdem sind in Fig. 1OA, ebenso wie in F i g. 9A, die Kontakte 19a und 29a sowie die Kontakte 21a und 31a jeweils zusammengeschaltet. Somit ist das Inversionsglied /1 nach F i g. 1OA und 1OB identisch mit dem nach F i g. 9A und 9B.
Es sei wiederum angenommen, daß Signale A. B und C den Gate-Elektroden 15 und 25, 19 und 29 bzw. 15a und 25a zugeleitet werden. Das Ausgangssigna! am Kontakt 39, 41 genügt dann der Gleichung: E=A+B+C Bekanntlich stellt der Schaltkreis nach Fig. 1OB ein NOR-Glied mit drei Eingängen dar, wobei die NOR-Funktion die Dualfunktion zur NAND-Funktion ist
Die Spiegelung des individuellen Metallisierungsmusters an der ersten (horizontalen) Symmetrieachse hat zur Folge, daß in F i g. 10 diejenigen Transistoren, die in Fig.9 parallel liegen, in Reihe und diejenigen Transistoren, die in Fig.9 in Reihe liegen, parallel geschaltet sind. Ferner entsteht wiederum durch die Verdrehung eines eine gegebene Schaltfunktion erzeugenden Metallisierungsmusters um die horizontale
10
Achse 11 des Bausteins die Dualfunktion zu der gegebenen Funktion.
Das maßgearbeitete oder individuelle Metallisierungsmuster eines Bausteins kann an der vertikalen zweiten Symmetrieebene gespiegelt werden, ohne daß die Funktion des Bausteins sich dadurch ändert. Dies ergibt sich aus einer Betrachtung der F i g. 1,7A und 8A. In Fig.9A und 1OA hat eine Drehung des Metallisierungsmusters um die vertikale Achse zwischen den beiden Bausteinen wiederum keine Änderung der Funktion des Bausteins, dagegen aber eine Umkehrung der Eingangs- und Ausgangspunkte der Bausteine zur Folge.
Der Tunnel 37 spielt eine wichtige Rolle bei der Verschaltung der Komponenten des Bausteins. Und zwar können durch den Tunnel Komponenten auf der gleicher. Seite der horizontalen Symmetrieebene untereinander verbunden oder Komponenten auf gegenüberliegenden Seiten der horizontalen Symmetrieebene mittels sehr kurzer Metallbahnen untereinander verbunden werden. Ferner kann, wie in Fig.7, 8, 9, 10 gezeigt, entweder das eine oder das andere Ende des Tunnelgebietes als Ausgangsanschluß verwendet werden.
Die einfache und symmetrische Auslegung der Komponenten des Bausteins einschließlich der Kontakte für die Transistoren, die Betriebsspannung und die Tunnel machen es möglich, daß mit Hilfe einer einzigen individuell hergestellten oder maßgefertigten Metallisierungsmaske eine gegebene Schaltfunktion sowie damit verknüpfte Schaltfunktionen einfach dadurch erhalten werden können, daß man die Metallisierungsmaske um die erläuterte vertikale oder horizontale Achse verdreht.
Die vertikalen Tunnel 43, 43', 45 und 45' sind von Nutzen für das Anlegen von Signalen an die Bausteine und für das Verkoppeln benachbarter Bausteine. Signale können den Schaltungselementen des Bausteins mittels der Tunnel 43 und 43' oder der Tunnel 45 und 45' zugeleitet werden. Beispielsweise werden in Fig.9A 4q Signale A und B dem einen Ende der Tunnel 43 bzw. 43' zugeleitet, während die anderen Enden der Tunnel 43 und 43' mit den Kontakten Y/ bzw. i9 verbunden sind. Ferner wird ein Signal C dem einen Ende des Tunnels 45a zugeleitet, dessen anderes Ende mit dem Kontakt 25a verbunden ist.
Die vertikalen Tunnel (43, 43', 45, 45') ermöglichen ferner die Signalkopplung von einer zur anderen Reihe oder Zeile in Vertikalrichtung. Beispielsweise kann in F j g. 9A ein Signal Z dem einen Ende des Tunnels 45a' zugeleitet werden. Das andere Ende des Tunnels 45a'ist mit dem Kontakt 29a verbunden, der seinerseits mit dem
If/\ntolrt IQ9 TrArKtin/icsn Jet Oar If/tntolrt IQo ic* mit At*m
a^vas&wn* a> .^u * ^a wuaa«««aa atf«, wi ·%νιΐΜ.η> £.^u ww äaaa* w«7*aa einen Ende des Tunnels 43a'verbunden. Das Signal Z ist somit am anderen Ende des Tunnels 43a'verfügbar und kann an irgendeinen anderen Schaltkreis der Anordnung weitergeleitet werden.
Die hier beschriebene Standard-Schaltungseinheit ist mit beträchtlichem Vorteil für LSl-Schaltungen (integrierte Großschaltungen) verwendbar. Fig. 11 zeigt eine matrixförmig in Zeilen und Spalten ausgelegte Anordnung von Schaltungsbausteinen 10. Benachbarte Zeilen von Schaltungsbausteinen sind jeweils spiegelbildlich zueinander. Zwischen dem Schaltungsplättchen- oder Scheibenrand 100 und den Speiseleitungen 112, ti4 befindet sich ein freier Raum zum Anbringen von Befestigungsplättchen und verschiedenen Rand- oder Verbraucherschaltungen, Die Betriebsspannung (+V
20
25
30
35 und — V) kann den Kontaktplättchen 116 bzw. 118 zugeleitet werden, die mit den Speiseleitungen verbunden sind. In der Praxis können rund um die Scheibe herum viele verfügbare Kontaktplättchen angebracht werden, und man wählt dann nach Zweckmäßigkeitsgesichtspunkten geeignete Verbindungen zwischen den Speiseleitungen und den Kontakt- oder Anschlußplättchen. Die Betriebsspannung wird dann von den Speiseleitungen auf die verschiedenen Schaltungsbausteine mittels der Tunnel 120.122, 120a, 122a (in F i g. 11 durch gestrichelte Linien angedeutet) verteilt, die zwischen die Speiseleitungen und Gebiete, wie die Substratgebiete 58 und P-Wannengebiete 68 nach F i g. 3 und 4 geschaltet sind. Betrachtet man die Auslegung der Anordnung, so sieht man, daß aufgrund des Energieverteilungssystems unter Verwendung der Gebiete 58, 68 und der Speisekop.takie praktisch die gesamte Oberfläche der Anordnung für die Verschaltung der Bausteine zur Verfügung steht, ohne daß irgendwelche Speiseleitungen dabei im Wege sind.
Ein weiterer Vorteil der Erfindung ist darin zu sehen, daß für die Metall- oder Leitungsführung eine einheitliche und gleichmäßige Gitterstruktur verwendet werden kann. Das heißt, die Masken, auf denen die festen und die wahlweisen (individuellen) Leiterverbindungen aufgezeichnet werden, weisen imaginäre Gitterlinien von der Art auf, wie sie außerhalb der Schaltungsbausteine in Fig. 1, 7A, 8A, 9A und 1OA gezeigt sind. Diese »imaginären« Gitterlinien, die im Abstand d voneinander liegen, bestimmen die Wege, längs deren die Leiterverbindungen oder -bahnen geführt werden, und legen die Gitterstruktur fest. Der fertige Schaltungsbaustein hat zwar keine tatsächlichen Gitterlinien auf seiner Oberfläche, jedoch folgen die Leiterverbindungen Linien, die den imaginären Gitterlinien entsprechen. Sämtliche Anschlußstellen für die Schaltungselemente sind mit ihren Mittelpunkten über einer Gitterlinie angeordnet. Somit beträgt, wie oben erwähnt, der Mittellinienabstand zwischen den Kontakten in den einzelnen Schaltungsbausteinen d oder ein ganzzahliges Vielfaches von d sowohl in vertikaler als auch in horizontaler Richtung. Diese Regel erstreckt sich auch auf die Metaiibahnen. Das heißt, das Metallisierungsmuster ist so beschaffen, daß der Mittenabstand zwischen zwei beliebigen Metalleitungen stets gleich c/oder einem ganzzahligen Vielfachen von d ist, wobei d der Mindestabstand zwischen den Mittellinien zweier benachbarter Kontakte ist. Die Anwendung dieser Regel auf das Metallisierungsmuster erleichtert es, die hochgradige Symmetrie zu erreichen, und gewährleistet, daß die Computerprogrammierung für die Auslegung der individuellen Leiterbahnen sich einfach gestaltet.
Durch die einheitliche Gitterstruktur für die Auslegung der Leiterbahnen entfällt die Möglichkeit, daß zwei Leiterbahnen in zu dichtem Abstand liegen. Außerdem ist eine Kontrolle und Prüfung möglich.
Bei der verwendeten Gitterstruktur kann man ein gegebenes Leiter-Verschaltungsschema mit Hilfe von verschiedenen Technologien realisieren. Da das Verschaltungsschema eindeutig eine gegebene Schaltfunktion kennzeichnet, kann man auf diese Weise dieselbe Schaltfunktion beispielsweise bei SOS-Anordnungen (SOS = Silicium-auf-Saphir) ohne irgendwelche Konstruktionsänderungen realisieren.
Aufgrund der Auslegung der LSI-Schaltungsanordnung kann man die gesamte Anordnung (Scheibe) sowie die Anzahl der Schaltungsbausteme einfach dadurch
Ί
?
i		 24 20
13
vergrößern oder verkleinern, daß man Zeilen oder
Spalten von Bausteinen hinzufügt oder wegnimmt
Beispielsweise kann man eine Zeile oder eine Spalte von
Bauelementen von der Matrixanordnung entfernen.
Aufgrund des einheitlichen Aufbaus der Bausteine 5
kann man Standard-Schaitfunktionen realisieren, wie
beispielsweise in F i g. f bis 10 gezeigt Diese Schaltfunk-		 759 1
14 i
B
tions-Zellen können als Bildplättchen mit klebender g
Rückseite ausgeführt werden, so daß der Konstrukteur g
die einzelnen Bildplättchen auf eine Auslegungsvorlage Wi
aufkleben und die Verbindungsleitungen mit Bleistift §
aufzeichnen kann, um einen LSI-Schaltungsentwurf zu |
realisieren. I
S
. ■ f		 Hierzu 6 Blatt Zeichnungen ff
Γ ■ "*
J-,
• ■ S
' t
* <■■■» ^,
■t «?
• *s *-
4
I
I
i
ι
I
I
I

Claims (5)

Patentansprüche:
1. Integrierte Schaltungseinheit mit variierbarer Funktionsgebung, insbesondere für eine integrierte Großschaltung, mit zwei Gruppen von Transistoren, die an der Oberfläche eines Substrates an zwei gesonderten Stellen angeordnet sind, und mit zwei sich an der Oberfläche des Substrats in der Nähe der ersten bzw. der zweiten Stelle befindenden Kontakten zum Anlegen einer Betriebsspannung für die Leistungsversorgung, wobei die Elektroden der Transistoren und die Kontakte für die Leistungsversorgung zur Realisierung einer der möglichen Schaltungsfunktionen wahlweise miteinander zu verbinden sind, und bei der der erste Kontakt für die Leistungsversorgung und die Elektroden der ersten Gruppe von Transistoren in einem Musler cingeordret sind, welches bezüglich einer gegebenen Symmetrieebene das Spiegelbild des durch den zweiten Kontakt für die Leistungsversorgung und durch die Elektroden der zweiten Gruppe von Transistoren gebildeten Musters ist, dadurch gekennzeichnet, daß die beiden Kontakte (35, 33) für die Leistungsversorgung in einer zu der ersten Symmetrieebene (11) orthogonalen zweiten Symmetrieebene (9) liegen und die Elektroden der Transistoren (N X, N2; P 1, P2) der beiden Gruppen, die auf der einen Seite der zweiten Symmetrieebene (9) liegen, ein Muster bilden, welches das Spiegelbild des von den Elektroden der Transistoren der beiden Gruppen, die auf der anderen Seite der zweiten Symmetrieebene (9) liegen, gebildeten Musters ist, und daß die Transistoren (NX, N2) der ersten Gruppe jeweils den zum entsprechenden Transistor (PX, P2) der zweiten Gruppe komplementären Leitfähigkeitstyp haben.
2. Schaltungseinheit nach Anspruch 1, dadurch gekennzeichnet, daß entlang der Oberfläche in der Mitte zwischen den zwei Stellen symmetrisch zu den Elektroden der ersten und der zweiten Transistorgruppe ein Tunnel (37) in Form eines dotierten Gebietes mit je einer Anschlußstelle an seinen beiden Enden angeordnet ist.
3. Schaltungseinheit nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß in einem das Substrat bildenden Halbleiterkörper (58) eines ersten Leitungstyps (N) an der ersten Stelle eine bis zur Oberfläche reichende Wanne (68) aus Material eines zweiten Leitungstyps (P) ausgebildet ist; daß die Transistoren der ersten Gruppe je zwei im Abstand voneinander in die Wanne (68) eindiffundierte, die Enden eines stromleitenden Kanals durch den Transistor bildende Gebiete (70, 72 bzw. 72, 74) des ersten Leitungstyps und eine isolierte Steuerelektrode (25,29) über dem Zwischenraum zwischen diesen beiden Gebieten aufweisen; daß die Transistoren der zweiten Gruppe je zwei im Abstand voneinander in das Substrat eindiffundierte, die Enden eines stromleitenden Kanals durch den Transistor bildende Gebiete (62, 64 bzw. 64, 66) des zweiten Leitungstyps und eine isolierte Steuerelektrode (15, 19) über dem Zwischenraum zwischen diesen beiden Gebieten aufweisen; und daß die Elektroden aus Kontakten an den jeweiligen Gebieten und den isolierten Steuerelektroden bestehen.
4. Schaltungseinheit nach Anspruch 3, dadurch gekennzeichnet, daß sämtliche Elektroden der
ersten Transistorgruppe langgestreckte Elektroden mit zueinander parallelen Mittellinien sind; daß sämtliche Elektroden der zweiten Transistorgruppe langgestreckte Elektroden mit zueinander parallelen Mittellinien sind; und daß die Mittellinien jeweils benachbarter Elektroden gleichmäßige Abstände voneinander haben.
5. Schaltungseinheit nach Anspruch 4, dadurch gekennzeichnet, daß der zweite Speisekontakt (35) elektrisch an die Wanne (68) angeschlossen ist und daß der erste Speisekoniakt (33) das Substrat (58) elektrisch kontaktiert
DE2420759A 1973-04-30 1974-04-29 Integrierte Schaltungseinheit mit variierbarer Funktionsgebung Expired DE2420759C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB2055073A GB1440512A (en) 1973-04-30 1973-04-30 Universal array using complementary transistors

Publications (2)

Publication Number Publication Date
DE2420759A1 DE2420759A1 (de) 1974-11-07
DE2420759C2 true DE2420759C2 (de) 1982-09-02

Family

ID=10147746

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2420759A Expired DE2420759C2 (de) 1973-04-30 1974-04-29 Integrierte Schaltungseinheit mit variierbarer Funktionsgebung

Country Status (8)

Country Link
US (1) US3943551A (de)
JP (1) JPS5516453B2 (de)
CA (1) CA993118A (de)
DE (1) DE2420759C2 (de)
FR (1) FR2227638B1 (de)
GB (1) GB1440512A (de)
IT (1) IT1012593B (de)
NL (1) NL182606C (de)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4034243A (en) * 1975-12-19 1977-07-05 International Business Machines Corporation Logic array structure for depletion mode-FET load circuit technologies
US4032962A (en) * 1975-12-29 1977-06-28 Ibm Corporation High density semiconductor integrated circuit layout
US5095356A (en) * 1977-05-31 1992-03-10 Fujitsu Limited Cellular integrated circuit and hierarchical method
DE2823555A1 (de) * 1977-05-31 1978-12-07 Fujitsu Ltd Zellenfoermige integrierte schaltung
US4969029A (en) * 1977-11-01 1990-11-06 Fujitsu Limited Cellular integrated circuit and hierarchial method
JPS5925381B2 (ja) * 1977-12-30 1984-06-16 富士通株式会社 半導体集積回路装置
CA1116307A (en) * 1978-04-01 1982-01-12 Stephen J. Boardman Semi-conductor structures
JPS5844592Y2 (ja) * 1979-04-16 1983-10-08 富士通株式会社 半導体集積回路装置
JPS57160144A (en) * 1981-03-27 1982-10-02 Fujitsu Ltd Semiconductor integrated circuit device
JPS5890758A (ja) * 1981-11-25 1983-05-30 Mitsubishi Electric Corp 相補形集積回路装置
JPS58101525A (ja) * 1981-12-14 1983-06-16 Fujitsu Ltd 論理回路
JPS58139445A (ja) * 1982-02-15 1983-08-18 Nec Corp 半導体集積回路装置
FR2524206B1 (fr) * 1982-03-26 1985-12-13 Thomson Csf Mat Tel Circuit integre prediffuse, et procede d'interconnexion des cellules de ce circuit
IT1191188B (it) * 1982-04-15 1988-02-24 Cselt Centro Studi Lab Telecom Cella elementare per reti di porte logiche a circuito integrato
GB2121601B (en) * 1982-06-01 1986-01-29 Standard Telephones Cables Ltd Uncommitted logic integrated circuit array
GB2122417B (en) * 1982-06-01 1985-10-09 Standard Telephones Cables Ltd Integrated circuits
US4511914A (en) * 1982-07-01 1985-04-16 Motorola, Inc. Power bus routing for providing noise isolation in gate arrays
JPS5925260A (ja) * 1982-08-02 1984-02-09 Fujitsu Ltd 半導体装置
JPS5929440A (ja) * 1982-08-11 1984-02-16 Hitachi Ltd 半導体集積回路装置
JPS5943548A (ja) * 1982-09-06 1984-03-10 Hitachi Ltd 半導体集積回路装置
JPS5969948A (ja) * 1982-10-15 1984-04-20 Fujitsu Ltd マスタ−スライス型半導体集積回路
US4742383A (en) * 1983-01-12 1988-05-03 International Business Machines Corporation Multi-function FET masterslice cell
JPH073863B2 (ja) * 1983-12-08 1995-01-18 株式会社東芝 半導体集積回路
JPS601017U (ja) * 1984-05-16 1985-01-07 セイコーエプソン株式会社 演算増幅器
JPS6114734A (ja) * 1984-06-29 1986-01-22 Fujitsu Ltd 半導体集積回路装置及びその製造方法
JPS6124250A (ja) * 1984-07-13 1986-02-01 Nippon Gakki Seizo Kk 半導体集積回路装置
US4724531A (en) * 1984-07-18 1988-02-09 Hughes Aircraft Company Gate array with bidirectional symmetry
EP0319522B1 (de) * 1984-07-18 1994-06-01 Hughes Aircraft Company Speicher mit programmierbarer Wortlänge in einem Gatterfeld mit bidirektionaler Symmetrie
US4652777A (en) * 1984-12-18 1987-03-24 Cline Ronald L CMOS programmable logic array
JPS60242641A (ja) * 1985-03-25 1985-12-02 Fujitsu Ltd 半導体集積回路装置
JPS60242639A (ja) * 1985-03-25 1985-12-02 Fujitsu Ltd 半導体集積回路装置
CA1238986A (en) * 1986-02-06 1988-07-05 Stephen K. Sunter Integrated circuit chip manufacture
JPS62216342A (ja) * 1986-03-18 1987-09-22 Toshiba Corp 半導体集積回路装置の製造方法
US4885485A (en) * 1988-08-30 1989-12-05 Vtc Incorporated CMOS Output buffer providing mask programmable output drive current
JPH0793414B2 (ja) * 1992-10-19 1995-10-09 株式会社リコー Ｌｓｉマスタスライスチップ
EP0649173A3 (de) * 1993-10-13 1995-07-26 Kawasaki Steel Co Halbleiterbauelement geeignet für eine "master slice" Behandlung und Herstellungsverfahren.
JP3256084B2 (ja) * 1994-05-26 2002-02-12 株式会社半導体エネルギー研究所 半導体集積回路およびその作製方法
JP3926011B2 (ja) * 1997-12-24 2007-06-06 株式会社ルネサステクノロジ 半導体装置の設計方法
US7592841B2 (en) * 2006-05-11 2009-09-22 Dsm Solutions, Inc. Circuit configurations having four terminal JFET devices
US7646233B2 (en) * 2006-05-11 2010-01-12 Dsm Solutions, Inc. Level shifting circuit having junction field effect transistors
US20080024188A1 (en) * 2006-07-28 2008-01-31 Chou Richard K Junction field effect transistor level shifting circuit
US7525163B2 (en) * 2006-10-31 2009-04-28 Dsm Solutions, Inc. Semiconductor device, design method and structure
US20080099796A1 (en) * 2006-11-01 2008-05-01 Vora Madhukar B Device with patterned semiconductor electrode structure and method of manufacture
US20080265936A1 (en) * 2007-04-27 2008-10-30 Dsm Solutions, Inc. Integrated circuit switching device, structure and method of manufacture
US7710148B2 (en) * 2008-06-02 2010-05-04 Suvolta, Inc. Programmable switch circuit and method, method of manufacture, and devices and systems including the same
US10489548B2 (en) * 2017-05-26 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method for manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3508209A (en) * 1966-03-31 1970-04-21 Ibm Monolithic integrated memory array structure including fabrication and package therefor
DE1789138B2 (de) * 1967-06-23 1976-12-09 Ausscheidung aus: 17 65 632 RCA Corp., New York, N.Y. (V.St.A.) Aus einheitszellen aufgebaute lsi- schaltung
US3641405A (en) * 1967-10-13 1972-02-08 Gen Electric Field-effect transistors with superior passivating films and method of making same
US3558992A (en) * 1968-06-17 1971-01-26 Rca Corp Integrated circuit having bonding pads over unused active area components
US3771217A (en) * 1971-04-16 1973-11-13 Texas Instruments Inc Integrated circuit arrays utilizing discretionary wiring and method of fabricating same

Also Published As

Publication number Publication date
CA993118A (en) 1976-07-13
GB1440512A (en) 1976-06-23
FR2227638B1 (de) 1978-08-11
NL182606B (nl) 1987-11-02
DE2420759A1 (de) 1974-11-07
NL182606C (nl) 1988-04-05
US3943551A (en) 1976-03-09
IT1012593B (it) 1977-03-10
JPS5516453B2 (de) 1980-05-02
FR2227638A1 (de) 1974-11-22
JPS5028796A (de) 1975-03-24
NL7405759A (de) 1974-11-01

Similar Documents

Publication Publication Date Title
DE2420759C2 (de) Integrierte Schaltungseinheit mit variierbarer Funktionsgebung
DE2403019C2 (de)
DE602005002546T2 (de) Verbessertes layout einer sram-speicherzelle
DE2556274C2 (de) Programmierbare logische Schaltung
DE1284517B (de) Integrierte Halbleiterschaltung
DE2312413B2 (de) Verfahren zur herstellung eines matrixschaltkreises
DE2334405B2 (de) Hochintegrierte (LSI-) Halbleiterschaltung und Verfahren zur Herstellung einer Vielzahl derartiger Halbleiterschaltungen
EP0280176A1 (de) Grundzelle für eine Gate Array
DE3223276A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE19611438A1 (de) EEPROM Flashzelle sowie Verfahren zu deren Herstellung
DE2852049A1 (de) Fest- oder lesespeicher
DE3539234A1 (de) Eprom speichermatrix mit symmetrischen elementar-mos-zellen und verfahren zum einschreiben in den speicher
DE2408527A1 (de) Anordnung mit leiterbahnen auf verschiedenen pegeln und mit verbindungen zwischen diesen leiterbahnen
DE2315761B2 (de) Verfahren zur Herstellung einer integrierten Schaltung aus Oberflächen-Feldeffekttransistoren
DE1564218A1 (de) Verfahren zur Herstellung von Transistoren
DE2556668A1 (de) Halbleiter-speichervorrichtung
DE2514012C2 (de) Monolithisch integrierte halbleiterschaltungsanordnung, insbesondere fuer koppelbausteine von vermittlungssystemen
DE69034088T2 (de) Halbleiteranordnung
DE102019117795B4 (de) Vertikale Feldeffekttransistor(VFET)-Vorrichtungen umfassend Latches mit Überkreuzkopplungsstruktur
DE69121022T2 (de) Magnetaufzeichnungsvorrichtung mit einer Mehrzahl von Magnetköpfen
DE602004000651T2 (de) Integrierte Spannungsreglerschaltung und deren Herstellungsverfahren
DE2612754A1 (de) Halbleiter-festwertspeicher
DE4002435A1 (de) Zellulares halbleiterleistungsbauteil
EP1033753A2 (de) Halbleiterspeicheranordnung mit Dummy-Bauelementen auf durchgehenden Diffusionsgebieten
DE1589919A1 (de) Integrierte Schaltmatrix mit Feldeffekttransistoren

Legal Events

Date Code Title Description
D2 Grant after examination
8339 Ceased/non-payment of the annual fee