DE68929225T2 - Nichtflüchtiger Halbleiterspeicher - Google Patents
Nichtflüchtiger HalbleiterspeicherInfo
- Publication number
- DE68929225T2 DE68929225T2 DE68929225T DE68929225T DE68929225T2 DE 68929225 T2 DE68929225 T2 DE 68929225T2 DE 68929225 T DE68929225 T DE 68929225T DE 68929225 T DE68929225 T DE 68929225T DE 68929225 T2 DE68929225 T2 DE 68929225T2
- Authority
- DE
- Germany
- Prior art keywords
- floating gate
- memory
- channel region
- control gate
- memory cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000006386 memory function Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7885—Hot carrier injection from the channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
- Die vorliegende Erfindung betrifft einen nichtflüchtigen Halbleiterspeicher gemäß dem Oberbegriff des Patentanspruchs 1, welcher Speicher aus JP-A-62 54 962 bekannt ist.
- Ein ROM, von welchem die Speicherinhalte von Speicherzellen elektrisch gelöscht und geändert werden können, ist als EEPROM (elektrisch löschbarer programmierbarer ROM) bekannt. Verglichen mit einem EPROM kann ein EEPROM einfacher angewendet werden, da Daten mit elektrischen Signalen gelöscht werden, während er auf einer Leiterplatte angebracht ist, so daß eine Forderung zur Verwendung bei verschiedenen Steuerschaltungen, Speicherkarten oder der Leitung schnell größer wird. Insbesondere ist in letzter Zeit ein hochintegrierter EEPROM, der beim Ändern von Daten in einem Floppydisk verwendet wird, gewünscht worden.
- Die Fig. 1A bis 1C zeigen die Struktur der Speichermatrix eines herkömmlichen NAND-Typ-EEPROM, der für eine hohe Integration geeignet ist. Fig. 1A ist eine Draufsicht auf das Muster. Fig. 1B ist ein Querschnitt entlang der Linie A-A' der Fig. 1A und Fig. 1C ist ein Querschnitt entlang der Linie B-B' der Fig. 1A. Gemäß Fig. 1A stellt ein durch eine gestrichelte Linie umgebener und mit 10 angezeigter Teil einen NAND-Grundblock dar. Wie es aus Fig. 1B verstanden wird, ist dieser NAND-Grundblock 10 von anderen NAND- Grundblöcken getrennt, die in der Fig. 1B in der Richtung nach rechts/nach links durch Feldoxidfilme 12, 12, ... angeordnet sind. Der vertikale Querschnitt des NAND- Grundblocks 10 ist so, wie es in Fig. 1C gezeigt ist. Insbesondere stellt unter besonderer Bezugnahme auf Fig. 1C ein Bezugszeichen 11 ein p-Typ-Silizium-Halbleitersubstrat dar, 13 einen gemeinsamen Source-Bereich, der aus einer n&spplus;- Diffusionsschicht hergestellt und durch jeweilige Grundblöcke 10 gemeinsam genutzt wird, 14 einen Drain-Bereich des NAND- Grundblocks 10, welcher Bereich auch aus einer n&spplus;- Diffusionsschicht hergestellt ist, 15, 15, ... Source/Drain- Bereiche von Speicherzellen innerhalb des NAND-Grundblocks 10, welche Bereiche aus n&spplus;-Diffusionsschichten hergestellt sind, 16, 16, ... schwebende Gates, die aus einer ersten Polysiliziumschicht hergestellt sind, 17, 17, ... Steuergates, die aus einer zweiten Polysiliziumschicht hergestellt sind, 18 ein erstes Auswahlgate, das durch elektrisches Verbinden der ersten und zweiten Polysiliziumschichten miteinander aufgebaut ist, 19 ein zweites Auswahlgate, das durch elektrisches Verbinden der ersten und zweiten Polysiliziumschichten miteinander aufgebaut ist, 20 eine Datenleitung, 21 einen Kontakt, der den Drainbereich 14 und die Datenleitung 20 verbindet, 22 einen Gate-Oxidfilm, der zwischen dem schwebenden Gate 16 und dem Substrat 11 ausgebildet ist und eine Dicke von beispielsweise etwa 100 Å (10 nm) hat, 23 einen Gate- Isolierfilm, der zwischen dem schwebenden Gate 16 und dem Steuergate 17 ausgebildet ist, für welchen der Film eine Dicke von etwa 300 Å (30 nm) und eine dreischichtige Struktur von beispielsweise ONO (Oxid-Nitrid-Oxid) hat, 24 einen Isolier-Oxidfilm und 25 und 26 Gate-Oxidfilme, die zwischen dem Substrat 11 und jeweils dem ersten und dem zweiten Auswahlgate 18 und 19 ausgebildet sind und eine Dicke von beispielsweise etwa 400 Å (40 nm) haben. Dieser Gate-Oxidfilm 25 kann die dreischichtige ONO-Struktur haben, die gleichzeitig mit dem Ausbilden des Gate-Oxidfilms 23 ausgebildet wird. In diesem Fall werden die Auswahlgate- Transistoren 18 und 19 nur aus der zweiten Polysiliziumschicht hergestellt, ohne die erste Polysiliziumschicht zu verwenden. Wie es insbesondere aus Fig. 1C zu sehen ist, ist jeder NAND-Grundblock 10 mit zehn Transistoren (Speicherzellen und Auswahlgate-Transistoren) 31 bis 40 ausgebildet, die später detailliert beschrieben werden. Die Transistoren 31 bis 40 werden mittels der Gates 17 bis 19 jeweiliger Kanäle ein- und ausgeschaltet. Der Ein/Aus-Zustand der Transistoren 32 bis 39 wird jedoch in Abhängigkeit davon gesteuert, ob jedes schwebende Gate 16 Elektronen oder Löcher hat.
- Jedes schwebende Gate 16 speichert "1" oder "0" in Abhängigkeit davon, ob es Elektronen oder Löcher hat.
- Die Anzahl von Steuergates 17, 17, ..., die für jeden NAND- Grundblock 10 vorgesehen sind, ist beispielsweise acht. Jedes Steuergate ist kontinuierlich ausgebildet, um eine Vielzahl von schwebenden Gates 16, 16, ... zu bedecken, die unter dem Steuergate positioniert sind. Wie es insbesondere aus den Fig. 1A und 1B zu sehen ist, ist nämlich die Breite (wenn sie in Fig. 1A angeschaut wird, die Breite in der Aufwärts/Abwärts-Richtung) jedes schwebenden Gates 16, 16, ... dieselbe wie diejenige jedes Steuergates 17, 17, ..., und die Länge (wenn sie in Fig. 1A angeschaut wird, die Länge in Richtung nach rechts/nach links) jedes schwebenden Gates 16, 16, ... ist kürzer als die Breite jedes NAND-Grundblocks ausgebildet. Die Speicherzellenmatrix ist durch Anordnen der NAND-Grundblöcke 10 in einer Matrix in den Richtungen nach oben/nach unten und nach rechts/nach links aufgebaut, wenn sie in Fig. 1A angeschaut wird.
- Das Ersatzschaltbild des NAND-Grundblocks 10 ist in Fig. 2 gezeigt. In Fig. 2 sind rechts und links angeordnete zwei NAND-Grundblöcke 10 und 10 gezeigt. Wie es aus Fig. 2 zu sehen ist, ist das Ersatzschaltbild jedes NAND-Grundblocks 10 derart aufgebaut, daß zwischen dem Sourceanschluß 13 und der Datenleitung 20 (DL1, DL2) der Auswahlgate-Transistor 31, acht Speicherzellen 32 bis 39 und der Auswahlgate-Transistor 40 in Reihe geschaltet sind. Den Transistoren 31 und 40 werden Auswahlgate-Signale SG1 bzw. SG2 eingegeben, und Wortleitungen WL1 bis WL8 sind mit den Steuergates 17 der Speicherzellen 32 bis 39 verbunden.
- Hierin nachfolgend wird die Datenlösch/schreiboperation der acht Speicherzellen 32 bis 39, die jeweils aus einem Transistor mit schwebendem Gate hergestellt sind, beschrieben.
- Wie es aus Fig. 3A zu verstehen ist, werden Daten durch Anlegen einer hohen Spannung, z. B. 15 V, an das Steuergate 17 und durch Verbinden des Sourceanschlusses 15 und des Drainanschlusses 15 mit einem Erdungspotential von 0 V gelöscht. Durch Anlegen einer hohen Spannung an das Steuergate 17 werden das Steuergate 17 und das schwebende Gate 16 elektrostatisch gekoppelt, so daß das Potential des schwebenden Gates 16 ansteigt und Elektronen vom Sourceanschluß 15 oder vom Drainanschluß 15 in das schwebende Gate 16 über dem Gate-Oxidfilm 22 injiziert werden. Dies wird Löschzustand genannt, und die gespeicherten Daten in diesem Zustand sind als "1"-Pegel definiert. Die Schwellenspannung der Speicherzelle in diesem Zustand wird etwa 2 bis 3 V, wie es in den Kennlinienkurven der Fig. 4 gezeigt ist.
- Wie es aus Fig. 3B zu verstehen ist, werden Daten durch Einstellen des Steuergates 17 auf 0 V geschrieben, was den Sourceanschluß 15 in einen offenen Zustand bringt, und durch Anlegen einer hohen Spannung an den Drainanschluß 15. In diesem Fall werden Elektronen vom schwebenden Gate 16 zum Drainanschluß 15 emittiert, und die Schwellenspannung der Speicherzelle wird etwa -5 V, wie es in den Kennlinienkurven der Fig. 4 gezeigt ist. Die gespeicherten Daten bei diesem Zustand sind als "0"-Pegel definiert.
- Der Betrieb des in den Fig. 2 und 1A gezeigten NAND- Grundblocks 10 wird unter Bezugnahme auf Tabelle 1 beschrieben. TABELLE 1
- Daten werden durch Einstellen der Datenleitung DL1, DL2 auf 0 V, von SG1 auf 5 V, von SG2 auf 15 V und der Wortleitungen WL1 bis WL8 auf 15 V gelöscht. In diesem Zustand werden alle Drainanschlüsse und Sourceanschlüsse der Speicherzellen 32 bis 39 0 V, so daß alle Daten in den Speicherzellen 32 bis 39 gemeinsam gelöscht werden.
- Daten werden beginnend ab der Speicherzelle 32 (Zelle 1), die dem Auswahlgate-Transistor 31 am nächsten ist, sequentiell und selektiv geschrieben. Zuerst wird zum Schreiben von Daten in der Zelle 32 SG1 auf 0 V eingestellt, die Datenleitung DL1 auf 20 V, DL2 auf 10 V und SG2 auf 20 V. Als nächstes wird die Wortleitung WL1 auf 0 V eingestellt, und alle anderen Wortleitungen WL2 bis WL8 auf 20 V, so daß die Speicherzelle 32 ausgewählt wird und Daten dort hinein geschrieben werden. Die Schwellenspannung der Speicherzelle, deren Daten gelöscht worden sind, ist etwa 3 V, wohingegen diejenige der Speicherzellen 33 bis 39 (der Zelle 2 bis zu der Zelle 8) mit einer hohen Spannung, die in einem Schreibzustand angelegt wird, etwa 5 V ist, während der Substrateffekt berücksichtigt wird. Als Ergebnis wird an den Drainanschluß der Speicherzelle (Gatespannung der Speicherzelle 33) - (Schwellenspannung der gelöschten Speicherzelle) = (20 V - 5 V) = 15 V angelegt, so daß Elektronen vom schwebenden Gate zum Drainanschluß über den Gate-Oxidfilm emittiert werden (der in Fig. 1B bei 22 angezeigt ist), der eine Dicke von 100 Å (10 nm) hat; anders ausgedrückt werden Daten in der Speicherzelle 32 geschrieben.
- Beim Schreiben von Daten in der nächsten Speicherzelle 33 werden die Wortleitungen WL1 und WL2 auf 0 V eingestellt, und alle anderen Wortleitungen WL3 bis WL8 werden auf 20 V eingestellt. Auf ähnliche Weise wird ein Schreiben von Daten sequentiell bis zur Speicherzelle 39 durchgeführt, wobei Spannungen eingestellt werden, wie es in Tabelle 1 gezeigt ist.
- Wenn keine Daten in einer ausgewählten Speicherzelle geschrieben werden, d. h. wenn die "1"-Pegel-Daten unverändert beibehalten werden, wird an die Datenleitung DL1 0 V oder 10 V angelegt, statt 20 V. In diesem Fall wird keine Spannung zwischen dem schwebenden Gate und dem Drainanschluß angelegt, oder eine angelegte Spannung ist klein, so daß keine Daten geschrieben werden.
- Wie es oben beschrieben ist, wird ein Schreiben von Daten für acht Speicherzellen beginnend ab der Speicherzelle 32 auf der Source-Seite sequentiell durchgeführt. Der Grund dafür ist, daß dann, wenn Daten ohne Verwenden dieser Datenschreibreihenfolge in eine Zelle geschrieben werden, eine hohe Spannung (20 V) an die Wortleitungen der bereits beschriebenen anderen Zellen angelegt wird und 0 V an den Drainanschluß angelegt wird, um dadurch einen Löschzustand zu erzeugen und die Daten in den anderen Zellen zu löschen. Durch Verwenden der oben beschriebenen Datenschreibreihenfolge ist es möglich, zu verhindern, daß die geschriebenen Daten gelöscht werden.
- Weiterhin wird, während eine Datenlösch/schreiboperation für den Block 10 auf der Seite der Datenleitung DL1 ausgeführt wird, an die andere Datenleitung DL2 eine Spannung mit etwa 10 V angelegt, welche eine Zwischenspannung zwischen den Schreib- und Löschoperationen ist. Dies wird zum Verhindern eines fehlerhaften Datenlöschens/schreibens relativ zu den an die Datenleitung DL2 angeschlossenen Speicherzellen ausgeführt.
- Weiterhin wird, während ein NAND-Grundblock ausgewählt ist und Daten geschrieben werden, in den anderen mit dem Block in vertikaler Richtung (in der Richtung nach oben/nach unten, wenn es in Fig. 1A angeschaut wird) verbundenen NAND- Grundblöcken SG2 auf 0 V eingestellt, und die Wortleitungen WL1 bis WL8 werden auf 0 V eingestellt, um ein fehlerhaftes Datenlöschen/schreiben zu verhindern.
- Die Datenleseoperation vom NAND-Grundblock wird auf die folgende Weise ausgeführt. Beispielsweise soll in Fig. 2 der Fall betrachtet werden, bei welchem Daten durch Auswählen der Speicherzelle 32 in mit den Datenleitungen DL1 verbundenen NAND-Grundblock gelesen werden. In diesem Fall wird, wie es in Tabelle 1 gezeigt ist, DL1 auf 1 V eingestellt, SG1 und SG2 auf 5 V, die ausgewählte Wortleitung WL1 auf 0 V und die anderen Wortleitungen WL2 bis WL8 auf 5 V. Die nicht ausgewählte Datenleitung DL2 wird ein schwebender Zustand und nimmt etwa 0 V an. Wenn die gespeicherten Daten in der ausgewählten Speicherzelle 32 vom "1"-Pegel sind (mit einer Schwellenspannung von +3 V), wird die Steuergate-Spannung 0 V, so daß sie einen Aus-Zustand annimmt. Als Ergebnis wird im ausgewählten NAND-Grundblock 10 kein Strom zwischen der Datenleitung DL1 und dem Erdungspotential fließen, so daß die "1"-Pegel-Daten mit einem Leseverstärker (nicht gezeigt) erfaßt bzw. gelesen werden, der mit der Datenleitung DL1 verbunden ist. Andererseits nimmt die Speicherzelle 32 dann, wenn die gespeicherten Daten in der ausgewählten Speicherzelle 32 vom "0"-Pegel sind (mit einer Schwellenspannung von -5 V) selbst dann einen Ein-Zustand an, wenn die Steuergate-Spannung 0 V ist. In diesem Fall sind die Steuergate-Spannungen der anderen Speicherzellen 33 bis 39 5 V, und diese Speicherzellen 33 bis 39 nehmen ungeachtet der gespeicherten Daten einen Ein-Zustand an. Daher fließt in diesem Grundblock ein Strom zwischen der Datenleitung DL1 und dem Erdpotential, so daß die "0"-Pegel-Daten mit dem Leseverstärker gelesen werden.
- Bei einem herkömmlichen Speicher mit den oben beschriebenen NAND-Grundblöcken können Speicherzellen im Abstand der Wortleitungen (Steuergates 17) angeordnet sein, und nur ein einziger Kontakt 21 wird für eine Vielzahl (z. B. acht) von Speicherzellen verwendet, was eine größere Anzahl von Speicherzellen pro Einheitsbereich zuläßt und eine Struktur schafft, die zum Miniaturisieren eines Speichers mit großer Kapazität geeignet ist. Ein derartiger herkömmlicher Speicher hat jedoch die folgenden Probleme:
- Ein erstes Problem ist folgendes. Da ein NAND-Grundblock eine NAND-Typ-Zellenstruktur mit einer Vielzahl von in Reihe geschalteten Speicherzellen hat, ist es zum Lesen von Daten aus einer ausgewählten Speicherzelle nötig, andere nichtausgewählte und gelöschte Speicherzellen einzuschalten. Es wird nötig, sie daher durch Verwenden einer Gatespannung von 5 V einzuschalten und die Schwellenspannung kleiner als oder gleich etwa 3 V zu halten (wenigstens kleiner als oder gleich 5 V). Gleichermaßen ist es auch nötig, die Schwellenspannung der ausgewählten und gelöschten Speicherzelle größer als oder gleich etwa 1 V (wenigstens größer als oder gleich 0 V) zu halten. Es ist jedoch schwierig, alle Speicherzellen eines Speichers großer Kapazität, der hochintegriert ist, wie beispielsweise 1 MBits oder 4 MBits, einheitlich zu löschen, da auf jeden Fall eine Schwankung auftreten wird. Wenn eine solche Schwankung dazu führt, daß die Schwellenspannung von nur einer gelöschten Speicherzelle sich aus dem Bereich von 0 V bis 3 V bewegt, dann wird der Speicher ein defekter Speicher. Es ist sehr schwierig, einen Speicher zu entwerfen und herzustellen, der die Daten aller Speicherzellen einheitlich und zuverlässig löschen kann.
- Abgesehen vom Obigen ist es zum Erhöhen der Datenlesegeschwindigkeit nötig, einen größeren Stromfluß in einem NAND-Grundblock zu machen, der eine Speicherzelle enthält, die "0"-Pegel-Daten speichert. Auch in diesem Fall ist es dann, wenn die Schwellenspannung einer nichtausgewählten Speicherzelle, an deren Gate 5 V angelegt wird, 3 V ist, nicht möglich, einen Ein-Strom ausreichend groß zu machen. Beispielsweise fließt in einem auf der Basis einer 1 um-Regel entworfenen NAND-Grundblock ein Zellenstrom nur in der Größenordnung von mehreren uA während eines Datenlesens, was vom Standpunkt einer erhöhten Geschwindigkeit aus nicht geeignet ist.
- Ein zweites Problem eines derartigen herkömmlichen Speichers ist die Notwendigkeit einer hohen Spannungsfestigkeit. Beispielsweise ist während eines Schreibens von Daten in die Speicherzelle 32 die Schwellenspannungen der Speicherzellen 33 bis 39 etwa 5 V, so daß eine hohe Spannung von 20 V nötig wird, um Daten effektiv in die Speicherzelle 33 zu schreiben. Aus diesem Grund ist eine ausreichend hohe Spannungsfestigkeit für periphere Schaltungen erforderlich, während sich ein weiteres Problem eines Verringerns der Zuverlässigkeit aufgrund einer den Speicherzellen auferlegten Spannungsbelastung ergibt.
- JP-A-62 54962 offenbart einen Transistor, der folgendes aufweist: ein Leitungstyp-Halbleitersubstrat, einen Sourcebereich und einen Drainbereich mit einem Leitungstyp, der gegensätzlich zum Halbleitersubstrat ist, welche Bereiche auf dem Halbleitersubstrat vorgesehen sind, einen Gate- Isolierfilm, der auf einem Kanalbereich zwischen dem Sourcebereich und dem Drainbereich vorgesehen ist, eine Elektrode eines schwebenden Gates, die sich über und zwischen dem Sourcebereich und dem Drainbereich ausdehnt und die derart vorgesehen ist, daß sie einen Teil des Gate- Isolierfilms bedeckt, und eine Steuergate-Elektrode, die auf der Elektrode des schwebenden Gates und dem Kanalbereich, der nicht mit der Elektrode des schwebenden Gates bedeckt ist, durch einen Isolierfilm vorgesehen ist, wobei die Elektrode des schwebenden Gates so vorgesehen ist, daß eine Schwellenspannung des Kanalbereichs, der nicht mit der Elektrode des schwebenden Gates bedeckt ist und keine Speicherfunktion hat, höher als eine Schwellenspannung nach einem Schreiben des niedrigen Pegels des Kanalbereichs ist, der mit der Elektrode des schwebenden Gates bedeckt ist und eine Speicherfunktion hat, aber niedriger als eine Schwellenspannung nach einem Schreiben eines hohen Pegels.
- Da der Kanalbereich mit einer Speicherfunktion zu dem Kanalbereich der Schwellenspannung von ungefähr 1 V mit keiner Speicherfunktion parallelgeschaltet ist, übersteigt die Schwellenspannung nach einem Schreiben im gesamten Transistor ungeachtet der Menge an in die Elektrode des schwebenden Gates injizierten Elektronen 1 V nicht. Das bedeutet, daß die Schwellenspannung nach einem Schreiben durch die Steuerung der Schwellenspannung des Kanalbereichs ohne Speicherfunktion unter der Steuergate-Elektrode anstatt durch die Menge an in die Elektrode des schwebenden Gates injizierten Elektronen bestimmt wird.
- Jedoch kann die in JP-A-62 549 62 offenbarte Transistorstruktur durch eine Maskenausrichtung beeinträchtigt werden, wenn sie in einer Vielzahl von Grundblöcken eines nichtflüchtigen Halbleiterspeichers verwendet wird, die jeweils eine Vielzahl von jenen Transistoren in Reihe geschaltet haben.
- JP-A-58 190069 offenbart eine nichtflüchtige Speichervorrichtung, die folgendes aufweist: ein Halbleitersubstrat, Drain- und Sourcebereiche, die in erforderlichen Intervallen auf dem Halbleitersubstrat ausgebildet sind, ein schwebendes Gate auf dem Bereich, der in Sandwichbauweise zwischen den Drain- und Sourcebereichen angeordnet ist, wobei wenigstens eine Seite davon innerhalb der Breite jedes Bereichs durch eine Isolierschicht ausgebildet ist, um sich über die Bereiche auszudehnen, und ein Steuergate oder das schwebende Gate, das durch eine Isolierschicht ausgebildet ist, um sich über die Bereiche in den Bereich auszudehnen, der zwischen den Drain- und Sourcebereichen in Sandwichbauweise angeordnet ist, wobei eine Dicke eines einer Isolierung entsprechenden Teils zwischen dem Steuergate und dem Substrat an einem Teil, wo nur das Steuergate vorhanden ist, größer als eine Dicke einer Isolierschicht gemacht ist, die einem Teil zwischen dem schwebenden Gate und dem Substrat an einem Teil entspricht, wo das Steuergate und das schwebende Gate vorhanden sind.
- Demgemäß muß, obwohl die Breite des schwebenden Gates kleiner als diejenige zwischen Source und Drain ist, das Vorhandensein des Transistors zwischen Source und Drain, wo kein schwebendes Gate vorhanden ist, zu der Zeit eines Auslesens nicht berücksichtigt werden, wohingegen zu der Zeit eines Schreibens alle Transistoren zwischen Source und Drain eingeschaltet sind.
- Es ist eine Aufgabe der vorliegenden Erfindung, einen nichtflüchtigen Halbleiterspeicher zu schaffen, der eine hohe Betriebsgeschwindigkeit hat, der alle Speicherzellen zuverlässig gemeinsam und einheitlich löschen kann, der die Verwendung einer Niederspannung während eines Datenschreibens zuläßt und der unempfindlich gegenüber allen geringfügigen Versätzen bei einer Maskenausrichtung während des Herstellungsprozesses ist.
- Diese Aufgabe wird durch einen Speicher des anfangs definierten Typs mit den kennzeichnenden Merkmalen des Anspruchs 1 gelöst.
- Bevorzugte Ausführungsbeispiele sind in den abhängigen Ansprüchen aufgelistet.
- Fig. 1A ist eine Draufsicht, die ein Muster gemäß dem Stand der Technik zeigt;
- Fig. 1B ist ein Querschnitt entlang der Linie A-A' der Fig. 1A;
- Fig. 1C ist ein Querschnitt entlang der Linie B-B' der Fig. 1A;
- Fig. 2 ist ein Ersatzschaltbild für Fig. 1A;
- Fig. 3A und 3B sind Ansichten, die die Lösch/Schreib- Operation eines Transistors mit schwebendem Gate darstellen;
- Fig. 4 zeigt die Kennlinienkurven der Schwellenspannung eines Transistors mit schwebendem Gate in einem Löschzustand und in einem Schreibzustand;
- Fig. 5A ist eine Draufsicht eines Musters, das ein erstes Ausführungsbeispiel zeigt, das zur vorliegenden Erfindung führt;
- Fig. 5B ist ein Querschnitt entlang der Linie A-A' der Fig. 5A;
- Fig. 6 ist ein Ersatzschaltbild für Fig. 5A;
- Fig. 7 zeigt die Kennlibienkurven der Schwellenspannung für Fig. 5A;
- Fig. 8 ist eine Draufsicht auf ein Muster, das ein erstes Ausführungsbeispiel gemäß der vorliegenden Erfindung zeigt;
- Fig. 9A ist ein Diagramm, das einen Zellenstrom für Fig. 5A darstellt;
- Fig. 9B ist ein Diagramm, das einen Zellenstrom für Fig. 8 darstellt;
- Fig. 10 zeigt ein Ausführungsbeispiel, das gegenüber dem ersten Ausführungsbeispiel modifiziert ist.
- Die Fig. 5A und 5B zeigen die Speichermatrix eines NAND-Typ- EEPROM, die zur vorliegenden Erfindung führt, wobei Fig. 5A eine Draufsicht auf das Muster ist und Fig. 5B ein Querschnitt entlang der Linie A-A' der Fig. 5A ist. In den Fig. 5A und 5B sind ähnliche bzw. gleiche konstitutionelle Elemente zu denjenigen, die in den Fig. 1A bis 5B gezeigt sind, unter Verwendung identischer Bezugszeichen dargestellt, wie sie in den Fig. 1A bis 1C gezeigt sind. An die in den Fig. 5A und 5B gezeigte Vorrichtung werden dieselben Spannungen angelegt, die in Tabelle 1 gezeigt sind (obwohl ein Schreibspannungswert klein ist und ein Löschspannungswert groß ist), um Lösch-, Schreib- und Leseoperationen durchzuführen.
- Der Unterschied des in den Fig. 5A und 5B gezeigten Ausführungsbeispiels gegenüber der in den Fig. 1A bis 1C gezeigten Speicherzelle ist, wie es insbesondere aus Fig. 5A zu verstehen ist, daß jedes schwebende Gate 16 in der Ausdehnungsrichtung eines Steuergates 17 nach links versetzt ist. Mit einer solchen Versetzungsanordnung bedeckt jedes schwebende Gate 16 nicht den gesamten Bereich jeder Speicherzelle (32 bis 39), sondern einen partiellen Bereich von ihr. Man betrachte beispielsweise den Kanalbereich einer Speicherzelle (39). Beim partiellen Bereich des Kanalbereichs überlagert das schwebende Gate 16 das Steuergate 17, um einen Transistor mit schwebendem Gate (39a) auszubilden, wohingegen beim übrigen Bereich nur das Steuergate 17 vorhanden ist, um einen Anreicherungstyp-Transistor (39b) auszubilden. Jede Speicherzelle ist daher aus einer Parallelschaltung der oben beschriebenen zwei Typen von Transistoren aufgebaut. Das Ersatzschaltbild jedes in Fig. 5A gezeigten NAND-Grundblocks 10 ist daher dargestellt, wie es in Fig. 6 gezeigt ist.
- Als nächstes wird der Betrieb bzw. die Operation der acht Speicherzellen 32 bis 39, die jeweils aus einer Parallelschaltung des Transistors mit schwebendem Gate und des Anreicherungstyp-Transistors aufgebaut sind, wie es in Fig. 6 gezeigt ist, unter Bezugnahme auf die in Fig. 7 gezeigten Kennlinienkurven beschrieben. Die in Fig. 7 gezeigte Kurve (b) zeigt die Kennlinie einer Speicherzelle in einem Löschzustand. Im Löschzustand ist die Schwellenspannung eines Transistors mit schwebendem Gate, z. B. des in Fig. 6 gezeigten Transistors 32a, so hoch wie etwa 5 V, wie es durch die Kurve (a) in Fig. 7 gezeigt ist. Jedoch ist die Schwellenspannung des zum Transistor 32a parallelgeschalteten Anreicherungstyp-Transistors 32b 1 V, wie es aus der Kurve (b) zu sehen ist. Als Ergebnis wird die Kennlinie des Anreicherungstyp-Transistors 32b als die Kennlinie der Speicherzelle 32 dominant, wodurch die Schwellenspannung von 1 V präsentiert wird. Gleichermaßen werden als die Kennlinie der anderen Speicherzellen 33 bis 39 die Anreicherungstyp- Transistoren 33b bis 39b dominant.
- Die in Fig. 7 gezeigte Kurve (c) stellt die Kennlinie einer Speicherzelle in einem Schreibzustand dar. In diesem Fall wird die Schwellenspannung etwa -5 V. Obwohl nämlich die Schwellenspannung eines Anreicherungstyp-Transistors (z. B. 32b) im Schreibzustand 1 V bleibt, was dasselbe wie für den Fall des Löschzustands ist, wird die Schwellenspannung eines Transistors mit schwebendem Gate (z. B. 32a) etwa -5 V. Als Ergebnis wird die Kennlinie eines Transistors mit schwebendem Gate als die Kennlinie der Speicherzelle dominant, wodurch die Schwellenspannung von etwa -5 V präsentiert wird.
- In einer Speicherzelle, die aus einer Parallelschaltung solcher zweier Transistoren aufgebaut ist, wird die Schwellenspannung im Löschzustand durch den Anreicherungstyp- Transistor bestimmt. Es ist einfach, Anreicherungstyp- Transistoren mit einer Schwellenspannung von 1 V zu entwerfen und herzustellen. Zusätzlich kann die Schwellenspannung der Transistoren mit schwebendem Gate irgendeinen Wert annehmen, der größer als oder gleich 1 V (wenigstens größer als oder gleich 0 V) ist, so daß dann, wenn Daten ausreichend gelöscht werden, während eine Schwellenspannungsschwankung in Betracht gezogen wird, ein großer Zellenstrom fließen kann, um dadurch eine stabile Kennlinie zu realisieren.
- Die Lösch-, Schreib- und Leseoperationen des NAND-Grundblocks sind dieselben wie diejenigen, die mit der Tabelle 1 beschrieben sind. Es ist für einen herkömmlichen Speicher nötig, die Schwellenspannung innerhalb des Bereichs von 1 V bis 3 V im Löschzustand einzustellen. Daher kann keine zu hohe Spannung an die Wortleitung angelegt werden. Aus diesem Grund wird eine relativ niedrige Spannung von 15 V zum langsamen Löschen von Daten und zum sorgfältigen Bewegen zu einer erwünschten Schwellenspannung angelegt. Gegensätzlich dazu wird im Speicher dieses Ausführungsbeispiels die Schwellenspannung im Löschzustand durch den Anreicherungstyp- Transistor bestimmt, so daß es nicht nötig ist, zu berücksichtigen, bis zu welchem Ausmaß die Schwellenspannung des Transistors mit schwebendem Gate sich im Löschzustand bewegt. Eine Spannung, die höher als die Konvention ist, z. B. in der Größenordnung von 17 V, kann daher an die Wortleitung angelegt werden, um Daten ausreichend zu löschen.
- Weiterhin steigt beim Schreiben von Daten in einem herkömmlichen Speicher die Schwellenspannung einer gelöschten Speicherzelle auf etwa 5 V an, so daß es nötig ist, eine hohe Spannung von 20 V an das Steuergate einer nichtausgewählten Speicherzelle anzulegen, um 15 V an den Drainanschluß einer ausgewählten Speicherzelle anzulegen. Gegensätzlich dazu ist im Fall dieses Ausführungsbeispiels die Schwellenspannung im Löschzustand so niedrig wie 1 V oder etwa 2 V, wenn der Substrateffekt berücksichtigt wird, so daß eine Spannung von etwa 17 V, die niedriger als eine herkömmlich angelegte Spannung ist, an das Steuergate einer nichtausgewählten Speicherzelle angelegt werden kann, um eine Spannung von 15 V zu erhalten, wie sie herkömmlicherweise am Drainanschluß einer ausgewählten Speicherzelle erhalten wird.
- Fig. 8 ist eine Draufsicht auf das Muster gemäß dem ersten Ausführungsbeispiel gemäß dieser Erfindung. In Fig. 8 sind ähnliche bzw. gleiche konstitutionelle Elemente zu denjenigen, die in Fig. 5A gezeigt sind, durch identische Bezugszeichen dargestellt. Der Unterschied des in Fig. 8 gezeigten Ausführungsbeispiels gegenüber demjenigen, das in Fig. 5A gezeigt ist, besteht darin, daß jedes schwebende Gate 16 nach rechts oder nach links (in der Ausdehnungsrichtung des Steuergates 17) derart versetzt ist, daß es in einer sogenannten gestaffelten bzw. versetzt angeordneten Anordnung angeordnet ist. Das bedeutet, daß die Positionen der schwebenden Gates 16 für jede Wortleitung und für jede Datenleitung abwechselnd versetzt sind. Mit dieser Anordnung kann ein großer Überschuß eines Versatzes bei einer Maskenausrichtung während der Herstellungsprozesse erhalten werden. Dies wird mit einem Vergleich mit dem Fall erklärt, bei welchem die Positionen der schwebenden Gates 16 nicht nach rechts oder nach links versetzt sind, wie es in Fig. 5A gezeigt ist. In Fig. 5A sind alle schwebenden Gates 16 nach links versetzt, wenn sie gegenüber dem in Fig. 1A gezeigten Zustand in Fig. 5A angeschaut werden. In Fig. 5A gezeigte Zellen haben einen kleineren Überschuß eines Versatzes bei einer Maskenausrichtung während der Herstellungsprozesse. Beispielsweise ist angenommen, daß die in Fig. 5A gezeigten schwebenden Gates 16 aufgrund eines Maskenversatzes zu der Zeit eines Ausbildens der schwebenden Gates 16 während der Herstellungsprozesse nach rechts versetzt sind. Beim Lesen von Daten von einer Zelle der NAND-Struktur wird eine ausgewählte Wortleitung auf 0 V eingestellt, und die anderen Wortleitungen werden beispielsweise auf 5 V eingestellt, wie es aus der Tabelle 1 zu ersehen ist. In einem solchen Fall wird dann, wenn "0" in die an die ausgewählte Wortleitung angeschlossene Speicherzelle geschrieben worden ist, diese Speicherzelle aufgrund der Schwellenspannung von -5 V der Ein-Zustand, so daß Strom durch die Zellengruppe der NAND- Struktur fließt. Wenn "1" in die ausgewählte Speicherzelle geschrieben worden ist, wird diese Speicherzelle aufgrund ihrer Schwellenspannung von 5 V der Aus-Zustand, so daß kein Strom fließen wird. Daß der Ein-Strom ein Minimum wird, d. h. die Geschwindigkeit am schlechtesten wird, wird veranlaßt, wenn nur die ausgewählte Zelle die Daten "0" hat und die anderen sieben Zellen Daten von "1" haben. Insbesondere wird bei dem in Fig. 6 gezeigten Ersatzschaltbild unter der Annahme, daß gerade WL1 ausgewählt ist, der Ein-Strom durch die Kennlinien der Anreicherungstyp-Transistoren 33b bis 39b bestimmt. Dies ist so, weil der Transistor 32a im Ein-Zustand eine Schwellenspannung hat, die ausreichend negativ ist, so daß sie zuläßt, daß ein ausreichender Strom fließt, verglichen mit den Transistoren 33b bis 39b. Demgemäß lassen unter der Annahme, daß die schwebenden Gates 16 sich aufgrund eines Maskenversatzes nach rechts versetzen, die Anreicherungstyp-Transistoren 32b bis 39b alle zu, daß ein kleiner Strom fließt, wie es in Fig. 9A gezeigt ist. Wenn ein Speicher bei einem solchen Herstellungszustand ausgebildet wird, wird die Geschwindigkeit abgesenkt, und in einigen Fällen wird der hergestellte Speicher ein fehlerhafter.
- Gegensätzlich dazu gibt es gemäß dem in Fig. 8 gezeigten Ausführungsbeispiel einen großen Überschuß eines solchen Maskenversatzes. Insbesondere unter der Annahme, daß die schwebenden Gates der in Fig. 8 gezeigten Zellen nach rechts versetzt sind, wie oben, ist das Ersatzschaltbild von ihnen, wie es in Fig. 9B gezeigt ist. Für eine bestimmte Datenleitung werden die Stromwerte der Anreicherungstyp- Transistoren abwechselnd für jede Wortleitung klein und groß, so daß vier Zellen der acht NAND-Zellen einen großen Strom haben und die übrigen vier Zellen einen kleinen Strom haben. Der gesamte Strom wird ein Durchschnittsstrom davon. Anders ausgedrückt wird selbst mit einem Maskenversatz der Stromwert nicht zu klein.
- Beim ersten Ausführungsbeispiel sind die schwebenden Gates für jede Wortleitung abwechselnd versetzt. Es ist nicht nötig, eine solche Anordnung bei allen Einrichtungen zu verwenden. Beispielsweise kann, wie es aus dem in Fig. 10 gezeigten modifizierten Ausführungsbeispiel zu ersehen ist, die Versatzrichtung des schwebenden Gates gemeinsam für die Wortleitungen WL1 bis WL4 und die Wortleitungen WL5 bis WL8 geändert werden. Durch ein gemeinsames Versetzen, wie oben, wird die Herstellungstechnik einfach. Es ist auch unnötig, daß dieselbe Anzahl von schwebenden Gates für jede Richtung versetzt wird.
- Bei den obigen Ausführungsbeispielen ist die Operation bzw. der Betrieb mit der Definition beschrieben worden, daß Elektronen auf dem schwebenden Gate für die Löschoperation injiziert werden, und Elektronen für die Schreiboperation daraus herausgezogen werden. Jedoch kann die Operation mit der gegenteiligen Definition beschrieben werden, daß Elektronen in das schwebende Gate für die Schreiboperation injiziert werden, und daß Elektronen für die Löschoperation daraus herausgezogen werden. Weiterhin können, obwohl bei den obigen Ausführungsbeispielen alle Speicherzellen gemeinsam gelöscht werden, sie für jede Wortleitung durch selektives Anlegen einer Spannung an eine Wortleitung während der Löschoperation gelöscht werden. Die Erfindung ist nicht auf die obigen Ausführungsbeispiele beschränkt, sondern verschiedene Modifikationen können möglich sein, die nicht widersprüchlich zum Sinninhalt dieser Erfindung sind. Beispielsweise ist, obwohl die Speichergröße bis zu einigem Ausmaß groß wird, ein unabhängiger E-Typ-Transistor parallel zu einem herkömmlichen Transistor mit schwebendem Gate mit der Anordnung vorgesehen, daß das Steuergate gemeinsam verwendet wird und der Kanalteil separat ausgebildet ist. Weiterhin ist, obwohl ein nichtflüchtiger Speicher vom schwebenden Typ beschrieben worden ist, der Sinninhalt der vorliegenden Erfindung nicht darauf beschränkt, sondern eine Speicherzelle eines sogenannten MNOS-(Metall-Nitrid-Oxid- Halbleiter)-Typs bei welchem elektrische Ladungen auf dem Fangstellenpegel geladen werden, ist auch in dieser Erfindung enthalten.
Claims (5)
1. Nichtflüchtiger Halbleiterspeicher, der folgendes
aufweist:
- eine Vielzahl von Grundblöcken (10), die jeweils eine
Vielzahl von nichtflüchtigen Speicherzellen (32-39)
haben, die in Reihe angeordnet und geschaltet sind;
- wobei die Speicherzellen (32-39) ein Paar von Source-
und Drainbereichen (13, 14, 15) haben, die jeweils auf
dem Oberflächenbereich eines Halbleitersubstrats (11)
ausgebildet sind und in Sandwich-Bauweise mit einem
Kanalbereich dazwischen angeordnet sind, ein
schwebendes Gate (16), das über dem Kanalbereich
ausgebildet ist und elektrische Ladungen laden kann,
und ein Steuergate (17), das über dem schwebenden Gate
(16) und dem Kanalbereich ausgebildet ist;
- wobei das schwebende Gate (16) einen Teil des
Kanalbereichs derart bedeckt, daß ein Transistor mit
schwebendem Gate (39a) ausgebildet wird, wobei das
schwebende Gate (16) und das Steuergate (17) über dem
Kanalbereich positioniert sind, und ein
Anreicherungstyp-Transistor (39b) ausgebildet wird,
wobei nur das Steuergate (17) über dem Kanalbereich
positioniert ist, wobei der Anreicherungstyp-Transistor
benachbart zum Transistor mit schwebendem Gate in der
Richtung der Ausdehnung des Steuergates (17) angeordnet
ist, und wobei der Transistor mit schwebendem Gate
(39a) und der Anreicherungstyp-Transistor (39b)
zueinander elektrisch parallelgeschaltet sind; und
- die Schwellenspannung des Transistors mit schwebendem
Gate (39a) die Kennlinie der Speicherzelle entweder im
Lösch- oder im Schreibzustand bestimmt, wohingegen die
Schwellenspannung des Anreicherungstyp-Transistors
(39b) die Kennlinie der Speicherzelle im anderen der
Zustände bestimmt;
dadurch gekennzeichnet, daß
- für wenigstens eine der Speicherzellen (32-39) das
schwebende Gate (16) in der Richtung der Ausdehnung des
Steuergates (17) versetzt ist, um den Kanalbereich von
im wesentlichen dem Zentrum des Kanalbereichs bis zu
einer der Grenzen des Kanalbereichs in der Richtung des
Ausmaßes des Steuergates (17) zu bedecken, und für
wenigstens eine andere der Speicherzellen (32-39) das
schwebende Gate (16) in der Richtung eine Ausmaßes des
Steuergates (17) versetzt ist, um den Kanalbereich von
im wesentlichen dem Zentrum des Kanalbereichs bis zur
anderen der Grenzen des Kanalbereichs in der Richtung
des Ausmaßes des Steuergates (17) zu bedecken.
2. Speicher nach Anspruch 1, wobei die Vielzahl von
Speicherzellen (32-39) im Grundblock (10) in eine
Vielzahl von Zellengruppen unterteilt sind, wobei jede
eine optionale Anzahl von Speicherzellen (32-39)
aufweist, die schwebenden Gates (16) von Speicherzellen
(32-39), die zur selben Zellengruppe gehören, in
derselben Richtung versetzt sind, und einige der
Zellengruppen der Vielzahl von Zellengruppen in der
Richtung entgegengesetzt zu derjenigen der anderen der
Zellengruppen der Vielzahl von Zellengruppen versetzt
sind.
3. Speicher nach Anspruch 2, wobei die optionale Anzahl Eins
ist.
4. Speicher nach Anspruch 2, wobei die optionale Anzahl Zwei
oder größer ist.
5. Verfahren zum Betreiben eines Speichers nach einem der
vorangehenden Ansprüche, das folgende Schritte aufweist:
Veranlassen, daß das Paar von Source-(13)- und Drain-
(14)-Bereichen des Grundblocks (10) und/oder das Substrat
(11) in bezug auf ein Potential höher als dasjenige des
Steuergates (17) jeder der Speicherzellen (32-39) ist,
so daß Elektronen im schwebenden Gate (16) in die Source-
(13)- und Drain-(14)-Bereiche des Grundblocks (10)
und/oder das Substrat (11) entladen werden;
Veranlassen, daß das Steuergate in bezug auf das
Potential höher als das Paar von Source-(13)- und Drain-
(14)-Bereichen des Grundblocks (10) und/oder das Substrat
(11) ist, so daß Elektronen von den Source-(13)- und
Drain-(14)-Bereichen des Grundblocks (10) und/oder dem
Substrat (11) zum schwebenden Gate (16) injiziert werden.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63265370A JPH07105451B2 (ja) | 1988-10-21 | 1988-10-21 | 不揮発性半導体メモリ |
JP1224006A JPH0770627B2 (ja) | 1989-08-30 | 1989-08-30 | 不揮発性半導体メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
DE68929225D1 DE68929225D1 (de) | 2000-08-03 |
DE68929225T2 true DE68929225T2 (de) | 2000-11-30 |
Family
ID=26525796
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE68924849T Expired - Fee Related DE68924849T2 (de) | 1988-10-21 | 1989-09-14 | Nichtflüchtiger halbleiterspeicher und verfahren zur herstellung. |
DE68929225T Expired - Fee Related DE68929225T2 (de) | 1988-10-21 | 1989-09-14 | Nichtflüchtiger Halbleiterspeicher |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE68924849T Expired - Fee Related DE68924849T2 (de) | 1988-10-21 | 1989-09-14 | Nichtflüchtiger halbleiterspeicher und verfahren zur herstellung. |
Country Status (5)
Country | Link |
---|---|
US (3) | US5323039A (de) |
EP (2) | EP0419663B1 (de) |
KR (1) | KR940008228B1 (de) |
DE (2) | DE68924849T2 (de) |
WO (1) | WO1990004855A1 (de) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2959066B2 (ja) * | 1990-07-11 | 1999-10-06 | 日本電気株式会社 | 不揮発性半導体記憶装置およびその駆動方法 |
US5291440A (en) * | 1990-07-30 | 1994-03-01 | Nec Corporation | Non-volatile programmable read only memory device having a plurality of memory cells each implemented by a memory transistor and a switching transistor stacked thereon |
DE4026409A1 (de) * | 1990-08-21 | 1992-02-27 | Philips Patentverwaltung | Elektrisch programmier- und loeschbarer halbleiterspeicher und verfahren zu seinem betrieb |
DE4026408A1 (de) * | 1990-08-21 | 1992-02-27 | Philips Patentverwaltung | Elektrisch programmier- und loeschbarer halbleiterspeicher und verfahren zu seinem betrieb |
US5321286A (en) * | 1991-11-26 | 1994-06-14 | Nec Corporation | Non-volatile semiconductor memory device having thin film memory transistors stacked over associated selecting transistors |
DE69228473T3 (de) * | 1991-12-04 | 2002-07-11 | Citizen Watch Co., Ltd. | Datenträger |
FR2693308B1 (fr) * | 1992-07-03 | 1994-08-05 | Commissariat Energie Atomique | Memoire eeprom a triples grilles et son procede de fabrication. |
US5350706A (en) * | 1992-09-30 | 1994-09-27 | Texas Instruments Incorporated | CMOS memory cell array |
KR950013342B1 (ko) * | 1992-10-06 | 1995-11-02 | 삼성전자주식회사 | 반도체 메모리장치의 결함구제회로 |
KR960006748B1 (ko) * | 1993-03-31 | 1996-05-23 | 삼성전자주식회사 | 고속동작 및 저전원공급전압에 적합한 쎌구조를 가지는 불휘발성 반도체 집적회로 |
JP2825407B2 (ja) * | 1993-04-01 | 1998-11-18 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3450467B2 (ja) * | 1993-12-27 | 2003-09-22 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
DE69527734T2 (de) * | 1994-03-11 | 2003-05-15 | Stmicroelectronics, Inc. | Flash EEPROM und EPROM-Anordnungen |
JP3469362B2 (ja) * | 1994-08-31 | 2003-11-25 | 株式会社東芝 | 半導体記憶装置 |
EP0752721B1 (de) * | 1995-06-29 | 2009-04-29 | Sharp Kabushiki Kaisha | Nichtflüchtiger Halbleiterspeicher und Verfahren zur Steuerung und Verfahren zu seiner Herstellung |
US5877054A (en) * | 1995-06-29 | 1999-03-02 | Sharp Kabushiki Kaisha | Method of making nonvolatile semiconductor memory |
JP3366173B2 (ja) * | 1995-07-31 | 2003-01-14 | シャープ株式会社 | 不揮発性半導体メモリの製造方法 |
US5844271A (en) * | 1995-08-21 | 1998-12-01 | Cypress Semiconductor Corp. | Single layer polycrystalline silicon split-gate EEPROM cell having a buried control gate |
KR0179791B1 (ko) * | 1995-12-27 | 1999-03-20 | 문정환 | 플래쉬 메모리 소자 및 그 제조방법 |
EP0802569B1 (de) * | 1996-04-15 | 2003-09-24 | STMicroelectronics S.r.l. | Mit einem EEPROM integrierter FLASH-EPROM |
US5741737A (en) * | 1996-06-27 | 1998-04-21 | Cypress Semiconductor Corporation | MOS transistor with ramped gate oxide thickness and method for making same |
US5897354A (en) * | 1996-12-17 | 1999-04-27 | Cypress Semiconductor Corporation | Method of forming a non-volatile memory device with ramped tunnel dielectric layer |
US6781883B1 (en) * | 1997-03-20 | 2004-08-24 | Altera Corporation | Apparatus and method for margin testing single polysilicon EEPROM cells |
JP3586072B2 (ja) | 1997-07-10 | 2004-11-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US6023085A (en) * | 1997-12-18 | 2000-02-08 | Advanced Micro Devices, Inc. | Core cell structure and corresponding process for NAND-type high performance flash memory device |
FR2783972B1 (fr) * | 1998-09-29 | 2003-05-30 | Commissariat Energie Atomique | Cellule memoire non volatile, auto-alignee, sans contact et a surface reduite |
EP0993036A1 (de) | 1998-10-09 | 2000-04-12 | STMicroelectronics S.r.l. | Verfahren zur Herstellung einer integrierten Halbleiteranordnung mit einem Feldeffekttransistor mit schwebendem Gate und einem logischen Feldeffekttransistor, und entsprechende Anordnung |
US6235586B1 (en) * | 1999-07-13 | 2001-05-22 | Advanced Micro Devices, Inc. | Thin floating gate and conductive select gate in situ doped amorphous silicon material for NAND type flash memory device applications |
KR100346598B1 (ko) | 1999-10-07 | 2002-07-26 | 동부전자 주식회사 | 반도체 디바이스의 메모리 셀 제조 방법 |
JP2002289705A (ja) * | 2001-03-23 | 2002-10-04 | Fujitsu Ltd | 半導体メモリ |
KR100395755B1 (ko) * | 2001-06-28 | 2003-08-21 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
US6670240B2 (en) * | 2001-08-13 | 2003-12-30 | Halo Lsi, Inc. | Twin NAND device structure, array operations and fabrication method |
US6989551B2 (en) * | 2001-11-02 | 2006-01-24 | Lattice Semiconductor Corporation | Test structure for determining a minimum tunnel opening size in a non-volatile memory |
US7326994B2 (en) * | 2005-10-12 | 2008-02-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Logic compatible non-volatile memory cell |
KR100829604B1 (ko) * | 2006-09-26 | 2008-05-14 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그 제조 방법 |
US7663916B2 (en) | 2007-04-16 | 2010-02-16 | Taiwan Semicondcutor Manufacturing Company, Ltd. | Logic compatible arrays and operations |
DE102007028179A1 (de) | 2007-06-20 | 2008-12-24 | Christian Großekathöfer | Frei gestaltbarer Datenträger (für Film, Musik & Multimediadaten) |
US7968926B2 (en) | 2007-12-19 | 2011-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Logic non-volatile memory cell with improved data retention ability |
US8174071B2 (en) * | 2008-05-02 | 2012-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | High voltage LDMOS transistor |
KR102002942B1 (ko) * | 2013-04-18 | 2019-07-24 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조방법 |
TWI555213B (zh) * | 2014-09-04 | 2016-10-21 | 力晶科技股份有限公司 | 快閃記憶體閘極結構及其製作方法 |
US11322516B2 (en) | 2020-08-31 | 2022-05-03 | Micron Technology, Inc. | Microelectronic devices including isolation structures protruding into upper pillar portions, and related methods and systems |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57162370A (en) * | 1981-03-30 | 1982-10-06 | Seiko Epson Corp | Mos semiconductor memory device |
JPS58190069A (ja) * | 1982-04-29 | 1983-11-05 | Mitsubishi Electric Corp | 半導体不揮発性メモリ装置 |
JPS5955071A (ja) * | 1982-09-24 | 1984-03-29 | Hitachi Micro Comput Eng Ltd | 不揮発性半導体装置 |
US4635347A (en) * | 1985-03-29 | 1987-01-13 | Advanced Micro Devices, Inc. | Method of fabricating titanium silicide gate electrodes and interconnections |
JPS6254962A (ja) * | 1985-09-04 | 1987-03-10 | Nec Corp | トランジスタ |
US5050125A (en) * | 1987-11-18 | 1991-09-17 | Kabushiki Kaisha Toshiba | Electrically erasable programmable read-only memory with NAND cellstructure |
US5017980A (en) * | 1988-07-15 | 1991-05-21 | Texas Instruments Incorporated | Electrically-erasable, electrically-programmable read-only memory cell |
KR910004166B1 (ko) * | 1988-12-27 | 1991-06-22 | 삼성전자주식회사 | 낸드쎌들을 가지는 전기적으로 소거 및 프로그램 가능한 반도체 메모리장치 |
KR940006094B1 (ko) * | 1989-08-17 | 1994-07-06 | 삼성전자 주식회사 | 불휘발성 반도체 기억장치 및 그 제조방법 |
JPH04212472A (ja) * | 1990-07-13 | 1992-08-04 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法 |
JPH06254962A (ja) * | 1993-03-05 | 1994-09-13 | Canon Aptecs Kk | ラミネート装置 |
-
1989
- 1989-09-14 DE DE68924849T patent/DE68924849T2/de not_active Expired - Fee Related
- 1989-09-14 US US07/499,342 patent/US5323039A/en not_active Expired - Lifetime
- 1989-09-14 WO PCT/JP1989/000942 patent/WO1990004855A1/ja active IP Right Grant
- 1989-09-14 EP EP89910179A patent/EP0419663B1/de not_active Expired - Lifetime
- 1989-09-14 DE DE68929225T patent/DE68929225T2/de not_active Expired - Fee Related
- 1989-09-14 EP EP94115451A patent/EP0639860B1/de not_active Expired - Lifetime
- 1989-09-14 KR KR1019900701347A patent/KR940008228B1/ko not_active IP Right Cessation
-
1994
- 1994-05-23 US US08/247,589 patent/US5597748A/en not_active Expired - Lifetime
-
1997
- 1997-10-14 US US08/949,819 patent/US5824583A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0639860B1 (de) | 2000-06-28 |
US5597748A (en) | 1997-01-28 |
EP0419663A1 (de) | 1991-04-03 |
DE68924849D1 (de) | 1995-12-21 |
DE68929225D1 (de) | 2000-08-03 |
EP0639860A1 (de) | 1995-02-22 |
KR940008228B1 (ko) | 1994-09-08 |
DE68924849T2 (de) | 1996-06-13 |
US5323039A (en) | 1994-06-21 |
KR900702578A (ko) | 1990-12-07 |
EP0419663B1 (de) | 1995-11-15 |
WO1990004855A1 (fr) | 1990-05-03 |
US5824583A (en) | 1998-10-20 |
EP0419663A4 (en) | 1991-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE68929225T2 (de) | Nichtflüchtiger Halbleiterspeicher | |
DE3103160C2 (de) | Wiederprogrammierbare, nichtflüchtige EPROM-Speicherzelle und mit solchen Speicherzellen aufgebauter Speicher | |
DE60219666T2 (de) | Nichtflüchtige integrierte Mehrzustandsspeichersysteme, die dielektrische Speicherelemente verwenden | |
DE69313300T2 (de) | Speicheranordnung ohne isolierende oxidgebiete | |
DE69527388T2 (de) | EEPROM-Zelle mit Isolationstransistor und Betriebs- und Herstellungsverfahren | |
DE69231356T2 (de) | Nichtflüchtige Speicherzelle und Anordnungsarchitektur | |
DE4233790C2 (de) | EEPROM, Verfahren zu dessen Herstellung und Verfahren zu dessen Betreiben | |
DE4028575C2 (de) | Speicheranordnung mit einer Vielzahl elektrisch programmier- und löschbarer Speicherzellen | |
DE4014117C2 (de) | ||
DE3117719C2 (de) | ||
DE69618302T2 (de) | Halbleiterspeicheranordnung und Verfahren zur Steuerung | |
DE69636178T2 (de) | Verfahren zum Löschen einer Flash EEPROM Speicherzelle | |
DE4000787C2 (de) | Elektrisch loesch- und programmierbare halbleiterspeichervorrichtung | |
DE69429264T2 (de) | Byte-löschbares EEPROM, das mit einem mit einer einzigen Stromversorgung versehenen Flash-EPROM-System kompatibel ist | |
DE4018118C2 (de) | Nichtflüchtige Halbleiter-Speichervorrichtung | |
EP0025130B1 (de) | Hochintegrierter Festwertspeicher | |
DE69125692T2 (de) | Nichtflüchtiger Halbleiter-Speicher | |
DE69631938T2 (de) | Halbleiter-Speicherbauteil und Verfahren zu seiner Herstellung | |
DE3334557A1 (de) | Permanentspeicher | |
DE10392492T5 (de) | Durch Algorithmus dynamisierte Referenzprogrammierung | |
DE4112070A1 (de) | Elektrisch loeschbarer programmierbarer festwertspeicher mit steuereinheit zur verringerung der elektrischen feldstaerke | |
DE69305986T2 (de) | Schaltungsstruktur für Speichermatrix und entsprechende Herstellungsverfahren | |
DE19743555C2 (de) | Nichtflüchtiges Speicherbauteil | |
DE19807010B4 (de) | Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung | |
DE69513207T2 (de) | Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |