DE2705992A1 - Halbleiterspeicher - Google Patents
HalbleiterspeicherInfo
- Publication number
- DE2705992A1 DE2705992A1 DE19772705992 DE2705992A DE2705992A1 DE 2705992 A1 DE2705992 A1 DE 2705992A1 DE 19772705992 DE19772705992 DE 19772705992 DE 2705992 A DE2705992 A DE 2705992A DE 2705992 A1 DE2705992 A1 DE 2705992A1
- Authority
- DE
- Germany
- Prior art keywords
- lines
- word
- semiconductor substrate
- bit
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 239000003990 capacitor Substances 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 25
- 230000015654 memory Effects 0.000 claims description 16
- 239000002800 charge carrier Substances 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 2
- 239000000969 carrier Substances 0.000 claims 1
- 239000011159 matrix material Substances 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/35—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices with charge storage in a depletion layer, e.g. charge coupled devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Description
Aktenzeichen der Anmelderin: BU 975 013
Die Erfindung betrifft einen Halbleiterspeicher nach dem Oberbegriff
des Patentanspruchs 1.
Ein kapazitiver wortorientierter Speicher unter Verwendung von Feldeffekttransistoren, bei dem jede Speicherzelle aus einem
Feldeffekttransistor und einem Kondensator besteht, ist durch die D-PS 1 774 482 bekannt geworden. Bei diesem Speicher wird die Kapazität zwischen Torelektrode und Trägerschicht eines
weiteren Feldeffekttransistors, dessen Quellenanschluß an die Wortleitung, dessen Senkenanschluß an die Bitleitung und dessen Trägerschichtanschluß an die Bezugsquelle angeschlossen sind, als Speicherkondensator verwendet. Da ein derartiger Speicher einen sehr kleinen Platzbedarf auf einem Halbleiterchip benötigt, hat man ständig versucht, diese Speichereinrichtungen zu verbessern. So ist z.B. durch die US-PS 3 811 076 und 3 841 926 ein derartiger Halbleiterspeicher bekannt geworden, der als HaIbleiterschicht eine hochdotierte polykristalline Siliciumschicht verwendet. Außerdem ist durch die beiden genannten US-Patente
Feldeffekttransistor und einem Kondensator besteht, ist durch die D-PS 1 774 482 bekannt geworden. Bei diesem Speicher wird die Kapazität zwischen Torelektrode und Trägerschicht eines
weiteren Feldeffekttransistors, dessen Quellenanschluß an die Wortleitung, dessen Senkenanschluß an die Bitleitung und dessen Trägerschichtanschluß an die Bezugsquelle angeschlossen sind, als Speicherkondensator verwendet. Da ein derartiger Speicher einen sehr kleinen Platzbedarf auf einem Halbleiterchip benötigt, hat man ständig versucht, diese Speichereinrichtungen zu verbessern. So ist z.B. durch die US-PS 3 811 076 und 3 841 926 ein derartiger Halbleiterspeicher bekannt geworden, der als HaIbleiterschicht eine hochdotierte polykristalline Siliciumschicht verwendet. Außerdem ist durch die beiden genannten US-Patente
7098A1/0585
eine doppelte Isolierschicht bekannt geworden, deren erster Teil ι
aus Siliciumdioxid und deren zweiter Teil aus Siliciumnitrid be- j steht. Derartige Speicher haben jedoch den Nachteil, daß sie :
noch relativ langsam sind und ein kleines Ausgangssignal liefern.
Der Erfindung liegt deshalb die Aufgabe zugrunde, einen Halbleiterspeicher der genannten Art zu schaffen, der schneller als die
bisher bekannt gewordenen ist und bessere Ausgangssignale liefert, ohne daß sich die Strukturen auf dem Halbleiterchip wesentlich
verändern und die Herstellung komplizierter wird.
Die erfindungsgemäße Lösung der Aufgabe besteht insbesondere im
Kennzeichen des Patentanspruchs 1.
Dadurch, daß die Speicherzellen als Speicherkondensator einen Inversionskondensator enthalten, dessen eine Belegung mit einer
Bit/Leseleitung verbunden ist und dessen andere Belgung mittels eines Impulses auf einer Hortleitung mit einer Quelle von Ladungs-
709841/0585
BU 975 013
trägern verbunden wird, wird ein Speicher geschaffen, der schneller
als die bisherigen Speicher ist und außerdem ebenfalls eine einfache Halbleiterstruktur aufweist, so daß sowohl Cer technische
Aufwand als auch der Herstellungsprozeß nicht teurer wird.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen
mit Hilfe der Zeichnungen näher erlSutert.
Fig. 1 Ist ein Querschnitt längs einer Wortleitung durch
einen Ausschnitt eines ersten Ausführungsbeispieles der Speichereinrichtung.
Fig. 2 Ist ein vereinfachtes elektrisches Schaltbild zur
Erläuterung der Vorrichtung nach der Fig. 1.
Fig. 3A Ist eine Grundriss-Darstellung eines Ausschnittes
aus einer Speichereinrichtung gemäss dem ersten Ausführungsbeispiel mit vier Bitleitungen und
zwei Hortleitungen.
709841 /0585
BU 975 013
längs einer Bitleitung, geschnitten längs der Schnittlinie
3B - 3B der Fig. 3A.
spiel parallel zu den Wortleitungen, geschnitten längs der Schnittlinie 3C - 3C der Fig. 3A.
wie Fig. 3B, betrifft jedoch ein zweites Ausführungsbeispiel der Speichereinrichtung.
Fig. 1 zeigt im Querschnitt einen Ausschnitt aus einer erfindungsgemässen
Speichereinrichtung mit einem Halbleitersubstrat 10,in das Diffusionszonen 12 und 14 eingebracht sind. Beispielsweise ist das Substrat 10 vom
Leitfähigkeitstyp ρ und mit Bor dotiert, während die Diffusionszonen 12 und 14 vom Leitfähigkeitstyp η und mit Phosphor oder Arsen dotiert
sind. Anschlüsse 16 und 18 sind mit den Diffusionszonen 12 bzw. 14 verbunden, um eine geeignete Vorspannung anlegen zu können und so eine
Quelle für Ladungsträger zu bilden. An seiner Oberfläche ist das Halbleitersubstrat 10 mit einer ersten Isolierschicht 20 bedeckt, welche vor-
709841/0585
BU 9-75-013 - 4 -
zugsweise aus Siliziumdioxyd besteht. Darüber befindet sich eine zweite Isolierschicht 22, die vorzugsweise aus Siliziumnitrid besteht.
Die Dicke der Siliziumdioxydschicht 20 mag beispielsweise 500 Angström
betragen und die Dicke der Siliziumnilridschicht 22 etwa 200 Angström.
Zwischen den Diffusionszonen 12 und 14 erstrecken sich über die
Isolierschichten 20 und 22 parallele Leitungszüge 24, 26, 28 und 30. Sie sind vorzugsweise aus polykristallinem Silizium hergestellt und mit
Isolierschichten 32, 34, 36 und 38 aus oxidiertem polykristallinem Silizium bedeckt. In orthogonaler Richtung erstreckt sich darüber ein
metallischer Leitungszug 40. Die Leitungen sind gegeneinander isoliert durch die Isolierschichten 32, 34, 36 und 38. Die Leitungszüge 24, 26,
28 und 30 sind Teilstücke entsprechender Bit/Leseleitungen Bl , B2, B3 und B4, und die metallische Leitung 40 ist Stück einer Wortleitung Wl.
Für den Betrieb der in der Fig. 1 dargestellten Einrichtung wird eine
geeignete Spannung an die Anschlüsse 16 und 18 angelegt, um aus den Diffusions zonen 12 und 14 eine Quelle von Ladungsträgern, vorzugsweise
Elektronen zu bilden. An die Bit/Leseleitungen Bl, B2, B3 und B4 werden Spannungen angelegt, welche Binärwerte verkörpern. Diese
Spannungen bewirken die Ausbildung von Verarmungsgebieten in dem Halbleitersubstrat 10 unter den Bit/Leseleitungen, wie durch die ge-
709841/0585
BU 9-75-013 - 5 -
strichelten Begrenzungen 42, 44, 46 und 48 angedeutet ist. Die Tiefenerstreckung, solcher Verarmungsgebiete hängt von der Grosse der
Spannung ab, welche an die entsprechenden Leitungszüge 24, 26, 28 oder 30 angelegt wird. Diese Leitungszüge 24, 26, 28 und 30 bilden
mit den Verarmungsgebieten und den doppelten Isolierschichten 20 und 22 Speicherkondensatoren 50, 52, 54 und 56 einer Wortleitung Wl, die
durch den metallischen Leitungszug 40 definiert ist. Aus der Fig. 1 ist ersichtlich,dass die mit den Speicherkondensatoren 50 und 54 verbundenen Verarmungsgebiete 42 und 46 sich tiefer in das Halbleitersubstrat erstrecken, als die'Verarmungsgebiete 44 und 48, welche zu
den Speicherkondensatoren 52 bzw. 56 gehören. In dem Ausführungsbeispiel wird angenommen, dass die tieferen Verarmungsgebiete 42 und
46 den Binärwert "1" verkörpern sollen, während die flacheren Verarmungsgebiete 44 und 48 den Binärwert "0" verkörpern ■ Um .
Information in den Kondensatoren 50, 52, 54 und 56 speichern zu können,
ist es notwendig, Ladungsträger in die Verarmungsgebiete dieser Kondensatoren von den Diffusionszonen 12 und 14 her einzubringen. Zu
diesem Zweck wird selektiv eine leitende Verbindung zwischen den Ladungsquellen 12 und 14 und jedem der Verarmungsgebiete 42, 44, 46
und 48 hergestellt. Dieser Strompfad wird geschlossen durch die Bildung zusätzlicher Verarmungezonen 58 an der Oberfläche des Halbleiter-
BU 9-75-013 - 6 -
709841/0688
substrates 10, die eine Kette von der Diffusionszone 12 /,um Verarmungsgebiet 42, von dort zum Verarmungsgebiet 44 und weiter über die Verarmungsgebiete
46 und 48 bis zur Diffusionszone 14 bilden. Diese Verarmungszonen 58 werden durch einen Wortimpuls mit positiver Polarität
erzeugt, welcher der Wortleitung Wl zugeführt wurde. Die Ladungsträger fliessen von den Diffusionszonen 12 und 14 durch die Verarmungszonen 58 in die Verarmungsgebiete, deren Spannung ursprünglich
positiver war als die an die Anschlüsse 16 und 18 angelegte Spannung, und bilden eine Inversionsschicht an der Oberfläche des Halbleiter-Substrats
10. Nachdem die Verarmungsgebiete 42, 44, 46 und 48 mit Ladungsträgern aufgefüllt sind, endet der Wortimpuls und die Verarmungsgebiete,
welche jetzt Inversionsschichten bilden, werden elektrisch von den Ladungsquellen 12 und 14 und voneinander getrennt. Nach
Beendigung des Wortimpulses auf der Wortleitung wird die Signalspannung auf den Bitleitungen Bl, B2, B3, B4 abgeschaltet, welche
binäre Information verkörpert, so dass Ladungspakete von zwei verschiedenen Grossen im Substrat 10 zurück bleiben und die gespeicherte
binäre Information darstellen. In einem bevorzugten Ausführungsbeispiel
der Erfindung wird eine Ruhespannung von +5 Volt dauernd an alle Bitleitungen angelegt. Entsprechend den binären Daten,welche in die
ι .Speicherkondensatoren 50, 52, 54 und 56 eingeschrieben werden sollen,
BU.9-75-013 - 7 -
709841/0585
um ein gegebenes Speicherwort einzuspeichern, wird die Spannung auf
ausgewählten Bitleitungen Bl, B2, B3 oder B4 von +5 Volt auf + Volt angehoben und ein Wortimpuls von etwa +5 Volt wird der Wortleitung Wl zugeführt. Um die in den genannten Kondensatoren gespeicherte Information auszulesen, wird ebenfalls auf die Wortleitung
Wl ein Impuls von +5 Volt gegeben, während die Bitleitungen an der Ruhespannung liegen, urn alle Speicherkondensatoren mit der Referenzspannung an den Anschlüssen 16 und 18 zu verbinden. Diejenigen Bitleitungen, welche während des Einschreibens an einer Spannung von
+10 Volt lagen, d.h. solche die ein Informationsbit speichern, erfahren ein relativ starkes positives Entladungssignal, während die übrigen
Bitleitungen von den gespeicherten Binärwerten 11O" praktisch kein
Auslesesignal erhalten. Eine andere Möglichkeit besteht darin, eine Ruhe spannung von +10 Volt an den Bitleitungen zu wählen und während
des Einschreibens die Bitspannung auf +5 Volt abzusenken, wenn beispielsweise der zugehörige Speicherkondensator den Binärwert "0"
speichern soll.
Zum besseren Verständnis der Erfindung ist in der Fig. 2 ein vereinfachtes elektrisches Schaltbild der Speichereinrichtung nach der Fig.
dargestellt, wobei die gleichen Bezugszeichen für gleiche oder ähnliche
BU 9-75-013 - 8 -
709841/0585
Bauelemente gebraucht werden. Wesentliche Einzelteile sind die Bitleitungcn
Bl, B2, B3 und B4, die im Schaltbild als Zuleitungen zu ersten Kondensatorplatten 24, 26, 28 und 30 dargestellt sind. Diese
ersten Kondensatorplatten bilden mit zweiten Kondensatorplatten 42, 44, 46 bezw.48, welche den Verarmungsgebieten oder Inversionsschichten der Fig. 1 entsprechen, die Speicherkondensatoren 50, 52,
54 bezw.56. Die genannten zweiten Kondensatorplattcn 42, 44, 46 und 48 werden durch eine Reihe von Schaltern 58, welche den Verarmungszonen oder Inversionsschichten mit dem gleichen Bezugszeichen in der
Fig. 1 entsprechen, mit einer Bezugsspannung Vref verbunden, wenn
ein Wortimpuls der Wortleitung Wl der Fig. 1 zugeführt wird, um alle
diese Schalter 58 gleichzeitig zu betätigen. Dieses Schalten erfolgt gleichzeitig, weil der metallische Leitungszug 40 der Wortleitung in
engem Kontakt mit der Siliziumnitrid-Schicht 22 sowohl in den Gebieten
zwischen den einzelnen Speicherkondensatoren 50, 52, 54 und 56 steht, als auch in dem Bereich zwischen dem ersten bezw.letzten Kondensator
und der jeweiligen Anschlussklemme, d.h. zwischen dem Speicherkondensator 50 und der Diffusions zone 12 bezw. zwischen dem Speicherkondensator
56 und der Diffusions zone 14. Alle diese Gebiete bilden dann die leitend verbindenden Verarmungszonen. Wenn in diesem Falle
dann an einige der Bitleitungen höhere Spannungen angelegt werden, wie
BU 9-75-013 - 9 -
beispielsweise an die Billcitungcn Bl und B3, während die Schalter
58 geschlossen sind, dann wird in den Speicherkondensatoren 50 und
54 ein grösserer Ladungsbetrag gespeichert als in den Speicherkondensatorcn 52 und 56. Der Unterschied der Spannungen in diesen
Kondensatoren kann leicht durch bekannte Messverfahren bestimmt oder abgefühlt werden.
Speichereinrichtung mit zwei Wortleitungen Wl und W2. Die Wortleitung Wl ist die gleiche Wortleitung , die als Schnittzeichnung in der
Fig. 1 dargestellt ist. Der Schnitt ist dabei in Richtung der Schnittlinie 1-1 der Fig. 3A genommen. Die Wortleitung W2 ist gleichartig
wie die Wortleitung Wl aufgebaut und besitzt einen Abschnitt aus einem metallischen Leitungszug 60, der in gleicher Weise aufgebaut ist, wie
der metallische Leitungszug 40 der Wortleitung Wl. Die Wortleitungen sind mit einem Wort-Treibverstärker 62 verbunden, welcher die notwendigen Wortimpulse bereitstellt. Die Wortleitungen Wl und W2
kreuzen rechtwinklig die Bitleitungen Bl, B2, B3 und B4, welche mit Ansteue rungs schaltungen 64 verbunden sind. Diese Schaltungen enthalten geeignete Bit-Treibverstärker, Leseverstärker und eine Vorspannungsquelle. Zu den entsprechenden Zeitpunkten erzeugen diese
Ansteucrungsschaltungen 64 geeignete Bitimpulse, um binäre Information in die Speicherkondensatoren 50, 52, 54.und 56 einzuschreiben,
709841/0585
BU 9-75-013 - 10 -
wenn gleichzeitig ein Wortimpuls auf der angesteuerten Wortleitung
Wl oder W2 anliegt. Wenn Information aus den Speicherkondensatoren
50, 52, 54 und 56 ausgelesen wird, werden die Bit-Treibverstärker
in bekannter Weise von den Bitlcitungen Bl, B2, B3 und B4 getrennt
und an ihrer Stelle werden Leseverstärker mit den Bitleitungen verbunden. Weil die Bitleitungen aus den dargestellten Leitungszügen 24,
26, 28 und 30 vorzugsweise eine Ruhespannung von etwa +5 Volt führen, können die Ansteue rungs schaltungen 64 auch dazu benutzt
werden, eine entsprechende Vorspannung von 5 Volt an diese Leitungen zu liefern. Obwohl die zweiten Kondensatorplatten der Speicherkondensatoren einer Wortleitung keine gegenseitige Isolation untereinander benötigen, so müssen doch die zu einer Wortleitung gehörigen
Speicherkondensatoren von den entsprechenden Speicherkondensatoren, die zu einer anderen Wortleitung gehören, isoliert sein. Zu diesem
Zweck sind deshalb dicke Oxydstreifen 66 vorgesehen, wie aus den Fign.3A, 3B und 3C ersichtlich ist. Die Fig. 3B ist ein Querschnitt
durch die Bitleitung B4, gesehen längs der Schnittlinie 3B-3B. Die
Fig. 3C ist ein Schnittparalkl zu den Wortleitungen durch die Speichereinrichtung längs der Schnittlinie 3C-3C der Fig. 3A. Der in den Fign.
3A, 3B und 3C gezeigte Ausschnitt aus einer Speichereinrichtung mit den beiden Wortleitungen Wl und W2, arbeitet in der gleichen Weise
709841/0585
BU 9-75-013 - 11 -
wie einleitend bei der Fig. 1 beschrieben. Wie in der Speichertechnik
Üblich, wird zu einem Zeitpunkt nur eine einzelne Wortleitung durch
den Wort-Treibverstärker angesteuert. Es werden daher in diesem Ausführungsbeispiel entweder die Speicherkondensatoren 50, 52, 54
und 56 angesteuert, welche zur Wortleitung Wl gehören, oder die Wortleitung W2 wird angesteuert, zu der ähnlich gebaute Speicherkondensatoren an den Schnittpunkten dieser Wortleitung mit den Bitleitungen liegen. Dies sind die Kreuzungspunkte des metallischen
Leitungszuges 60 mit den Leitungszügen 24, 26, 28 und 30. Beim Betrieb der Speichereinrichtung muss darauf geachtet werden, dass die
den Diffusionszonen 12 und 14 zugeführte Spannung einen solchen Wert
hat, dass in den Speicherzellen einer nicht angesteuerten Wortleitung keine oder nur eine vernachlässigbare Stör spannung auftreten kann.
Andererseits sollte die Spannung, welche man den Anschlüssen 16 und
18 zuführt, um Ladungsträger in das Halbleitersubstrat 10 zur Auffüllung der Verarmungsgebiete 42, 44, 46 und 48 einzubringen, von
solcher Grosse sein, dass die n+ dotierten Diffusionszonen 12 und 14
eine genügende Anzahl von Ladungsträgern hergeben, um in möglichst kurzer Zeit die Verarmungsgebiete mit Elektronen auffüllen zu können.
Für das Ausführungsbeispiel nach den Fign.3A, 3B oder 3C geeignete
BU 9-75-013 - 12 -
709841/0585
Spannungen und Polaritäten sind -3,0 Volt für das Halbleitersubstrat
10 und etwa +3, 5 bis +4, 0 Volt für jeden der Anschlüsse 16 und 18,
wenn die der Wortleitung zugeführte Spannung 0 bis +5 Volt beträgt und die den Bitleitungen zugeführte Spannung zwischen 4 5 und ^ 10 Volt
liegt. Ausserdem ist zu beachten, dass eine Speichereinrichtung dieser Art sog. dynamische Speicherzellen hat und deshalb in vorgegebenen
Zeitintervallen die Ladung wieder aufgefrischt werden muss, damit die gespeicherte Information nicht verloren geht.
Die Fig. 4 ist eine Schriittdarstellung gleicher Art wie die Fig. 313,
jedoch eines anderen Ausführungsbeispieles der erfindungsgemässen Speichereinrichtung. Eine Anzahl der Einzelheiten ist gleich wie bei
dem Ausführungsbeispiel der Fig. 3, sodass gleiche Bezugsziffern gleiche Bauelemente bezeichnen. Jedoch besitzt das Ausführungsbeispiel
nach der Fig. 4 keine dicke Oxydschicht 66 wie in den Fign.3A, 3B und 3C, sondern statt dessen ist im Substrat eine Kanalbegrenzung
68 vorgesehen. Diese wird durch eine Ionen- implantierte Schicht ausserhalb und zwischen den Wortleitungen gebildet, welche durch die
Leitungszüge 40 und 60 definiert sind. Die Kanalbegrenzung 68 kann beispielsweise durch das Einbringen von Borionen in das Halbleitersubstrat
10 erzeugt werden, um die Wortleitungen Wl und W2 von
BU 9-75-013 - 13
709841/0585
einander zu isolieren. Weiterhin unterscheidet sich das Ausführungsbeispiel nach der Fig. 4 von dem der Fig. 3B dadurch, dass in der
Fig. 4 Diffusionszonen 70 vorgesehen sind, welche zusammen mit
den Leitungszügen 24, 26, 28 und 30 die Speicherkondensatoren für die Einrichtung bilden. Zur Ausbildung dieser Diffusionszonen 70
unterhalb der Leitungszüge 24, 26, 28 und 30 im Gebiet der Kreuzungspunkte mit den metallischen Leitungszügen 40 und 60 kann eine
Dotierung mit Phosphor oder Arsen angewendet werden. Das Ausführungsbeispiel nach der Fig. 4 der Speichereinrichtung arbeitet
in praktisch der gleichen Weise wie das in der Fig. 3B dargestellte Ausfuhrungsbeispiel mit der Ausnahme, dass hier eine Vorspannung
an den Leitungen 24, 26, 28 und 30 von etwa +5 Volt nicht notwendig ist, weil hier die Diffusions zonen 70 vorhanden sind. Die zu speichernden
Binärwerte "0" und "1" können daher beispielsweise durch Spannungen von 0 be zw. +5 Volt verkörpert werden. Ein wesentlicher
Vorzug des letztgenannten Ausführungsbeispiels der Fig. 4 besteht darin, das die Speichereinrichtung praktisch vollkommen plan ausgeführt
werden kann, wobei sich von dieser Ebene nur noch die metallischen Leitungszüge 40 und 60 abheben. Auch die Herstellungeweise
wird bei diesem Ausführungsbeispiel wesentlich vereinfacht, weil die Kanalbegrenzung 68 durch Implantation von Ionen ausgeführt werden
BU 9-75-013 - 14 -
709841/0585
kann, nachdem die metallischen Streifenleitungen 40 und 60 bereits
gebildet wurden. Daher bestehen keinerlei Ausrichtprobleme für Maskierungsprozesse bei dem Halbleitersubstrat 10.
Die in den Fign.3A, 3B und 3C dargestellte Speichereinrichtung kann
in gleichartiger Weise hergestellt werden wie sog. ladungsgekoppelte
Einrichtungen, die beispielsweise durch die amerikanische Patentschrift 3 819 959 bekannt geworden sind. Nach dem Eindiffundieren
der Leitungszüge für die Bezugs spannung, welche in der Darstellung
als Diffusionszonen 12 und'14 erscheinen, wird eine dicke Oxydschicht
66 oder, falls erwünscht, eine Schicht aus Oxyd/Alumini um auf der
Fläche des Halbleitersubstrats 10 aufgewachsen. In das dicke Oxyd werden Leitungszüge eingeätzt, in deren Grund man dünnes Oxyd 20
einbringt. Dann wird über die gesamte Oberfläche eine dünne Schicht
22 aus Nitrid aufgebracht. Danach wird dotiertes polykristallines Silizium niedergeschlagen und geätzt, um die Leitungszüge 24, 26 ,
28 und 30 zu bilden. Die Speicherkondensatoren oder Knoten werden durch die Kreuzungspunkte definiert, welche die Leitungszüge aus
dotiertem polykristallinem Silizium und die Streifen aus dünnem Oxyd 20 bilden. Die Schalter zum Verbinden von Verarmungsgebieten mit
den Ladungsquellen 12 und 14 werden jeweils durch den Spalt zwischen
BU 9-75-013 - i5 -
709841/0585
benachbarten polykristallinen Siliziumleitungen 24, 26, 28 bezw.
längs des dünnen Oxydes definiert. Es ist bemerkenswert, dass dieses Herstellungsverfahren sehr einfach ist und nur zwei Masken
benötigt, welche die Anordnung der Speicherzellen auch dann noch definieren, wenn sie nicht ganz gut ausgerichtet sind.
Die Speichereinrichtung nach der Erfindung zeichnet sich durch ausserordentliche Packungsdichte und ein sehr einfaches Herstellungsverfahren aus. Wie am besten aus der Fig. 3A zu ersehen ist, beträgt der Platzbedarf für jede Speicherzelle nur etwa das vierfache
des Gebietes der Kreuzung einer Wortleitung Wl oder W2 bezw. der dünnen Oxydschicht 20 mit einer Bitleitung, die durch einen Leitungszug 24, 26, 28 oder 30 verkörpert ist.
Die im Ausführungsbeispiel aus Metall hergestellten Wortleitungen
40 und 60 können, falls erwünscht, ebenfalls aus dotiertem polykristallinem Silizium wie die Bitleitungen hergestellt sein. Andererseits können die Bitleitungen auch aus Metall hergestellt sein, beispielsweise auch aus Aluminium. Die doppelten Isolierschichten 20
und 22 auf dem Substrat 10 zwischen den dicken Oxydstreifen 66 der Fign-3A, 3B und 3C können auch durch eine einzige Isolierschicht
BU 9-75-013 -16-
709841/0585
aus irgendeinem geeigneten Material ersetzt sein. Man kann auch
n+ Diffus ions zonen in der Nachbarschaft der Leitungszüge 24, 26,
28 und 30 vorsehen, um die Notwendigkeit der Zuführung einer Ruhespannung von 5 Volt zu den Bitleitungen zu eliminieren. Für die
Isolation der Wortleitungen untereinander kann man auch Streifen aus dickem Oxyd vorsehen.
Die Speichereinrichtung ist eine integrierte Schaltung in unipolarer
Technik. Die Speicherzellen enthalten als Speicherkondensator einen
Inversionskondensator, dessen eine Belegung mit einer Bit/Leseleitung verbunden ist,und dessen andere Belegung mittels eines
Impulses auf einer Wortleitung mit einer Quelle von Ladungsträgern verbunden wird. In einer wortorganisierten Speichereinrichtung
solcher Speicherzellen enthält jedes Wort eine Quelle von Ladungsträgern, die an der Oberfläche eines Halbleitersubstrates bereitgestellt
werden. Ebenfalls auf der Oberfläche des Halbleitersubstrates werden eine Anzahl von Inversionskondensatoren gebildet, die sich
in gewisser Entfernung von den genannten Quellen von Ladungsträgern befinden. In diese Kondensatoren wird Information dadurch eingeschrieben,
dass Signalspannungen von zwei verschiedenen Grossen, welche die Binärwerte "1" be zw. "0" verkörpern, an jeweils einen
BU 9-75-013 - 17 -
709841/0585
Anschluss der Kondensatoren angelegt werden, während ein Wortimpuls
auf der Oberfläche des Substrates eint; Inversionsschicht zwischen den Kondensatoren hervorruft, um vorübergehend alle
Kondensatoren in Reihe an die Ladungsquelle zu schalten. Die Speicherkondensatoren, welche die höhere Spannung erhalten,
speichern auch eine grösscre Ladungsmenge. Diese Ladung kann abgefühlt werden durch Missen der jeweils am Kondensator liegenden
Spannung, wenn auch beim Auslesen wieder ein Wortimpuls jeden der Kondensatoren mit der Quelle von Ladungsträgern verbindet.
DU 9-75-013 - 18 -
709841 /0585
Claims (7)
- P A T E U T A M S P Π U C H EHalbleiterspeicher mit kapazitiven Speicherzellen an den Kreuzungspunkten von Bit/Leseleitungen und Wortleitungen einer Matrix, mit Ansteuerschaltungen und ggf. Decodierschaltungen auf einem Halbleitersubstrat, dadurch gekennzeichnet, daß in dem Halbleitersubstrat an eine Bezugsspannungsquelle angeschlossene streifenförmige Leitungszüge (12, 14) eines anderen Leitfühigkeitstyps angeordnet sind, die als Quelle für die Bereitstellung von Ladungsträgern dienen, daß narallel zu den genannten Leitungszügen und isoliert vom Substrat in einer ersten Koordinaten-richtung Bit/Leseleitungen (B1, ...) angeordnet sind, die an die Ansteuerungsschaltungen (64) angeschlossen sind, daß in der zv/eiten Koordinatenrichtung Wortleitungen (W1, ...) angeordnet sine!, die an die Worttreiber (62) angeschlossen sind, und daß im Gebiet der Kreuzungspunkte von Ansteuerungsleitungen Inversions-Speicherkondensatoren (50, 52, 54, 56) vorhanden sind.
- 2. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die Inversionsspeicherkondensatorcn (50, 52, 54, 56) dadurch gebildet sind, daß die Bitleitungen (B1 bis B4) erste Kondensatorbeleguncjen (24, 26, 28, 30) darstellen und zv/eite Kondensatorbelegungen durch von Signalspannungen in der jeweiligen Bitleitungen influenzierte Verarmungsgebiete in Inversionsschichten an der Oberfläche des Halhleitersubstrats gebildet sina, die Verarmungsaebiete unterhall'- einer Wortleitung (40, £0) durch dazwischenliegende und durch einen Wortimpuls influenzierte Verarmungszonen (5P) in Peihe mit der genannten Quelle (12, 14) für die Ladungsträger schaltbar sind.7098A 1 /0585τ <?75 013ORIGINAL INSPECTED
- 3. Halbleiterspeicher nach Patentanspruch 1 oder 2, dadurch gekennzeichnet, daß das Halbleitersubstrat (10) vom p-Leitfähigkeitstyp ist, in das zur Bildung einer Elektronenquelle η dotierte streifenförmige Leitrrzüge (12, 14) eingebracht sind.
- 4. Halbleiterspeicher nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Oberfläche des Halbleitersubstrats (10) mit einer doppelten Isolierschicht (2O, 22) überzogen ist, und daß die untere Schicht (2O) aus Siliciumoxid und die obere Schicht (22) aus Siliciumnitrid besteht.
- 5. Halbleiterspeicher nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Bitleitungen (24, 26, 2C, 3O) aus polykristallinem Silicium bestehen.
- 6. Halbleiterspeicher nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß die Wortleitungen (4O. 6O) aus metallischen Streifenleitungen bestehen und voneinander durch eine Oxidschicht (66) isoliert sind.
- 7. Halbleiterspeicher nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß als Kanalbegrenzungen ionenimplantierte Zonen (68) im Halbleitersubstrat (1O) angeordnet sind.709841/0585BU 975 013
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/672,197 US4080590A (en) | 1976-03-31 | 1976-03-31 | Capacitor storage memory |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2705992A1 true DE2705992A1 (de) | 1977-10-13 |
DE2705992B2 DE2705992B2 (de) | 1978-05-24 |
DE2705992C3 DE2705992C3 (de) | 1979-01-25 |
Family
ID=24697550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2705992A Granted DE2705992B2 (de) | 1976-03-31 | 1977-02-12 | Halbleiterspeicher |
Country Status (15)
Country | Link |
---|---|
US (1) | US4080590A (de) |
JP (1) | JPS52119828A (de) |
AT (1) | AT377378B (de) |
AU (1) | AU501754B2 (de) |
BE (1) | BE851845A (de) |
BR (1) | BR7701807A (de) |
CH (1) | CH607232A5 (de) |
DD (1) | DD130698A5 (de) |
DE (1) | DE2705992B2 (de) |
ES (1) | ES457351A1 (de) |
FI (1) | FI63127C (de) |
IT (1) | IT1113763B (de) |
NL (1) | NL7701055A (de) |
SE (1) | SE417381B (de) |
SU (1) | SU843787A3 (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4230954A (en) * | 1978-12-29 | 1980-10-28 | International Business Machines Corporation | Permanent or semipermanent charge transfer storage systems |
US4287576A (en) * | 1980-03-26 | 1981-09-01 | International Business Machines Corporation | Sense amplifying system for memories with small cells |
US4301519A (en) * | 1980-05-02 | 1981-11-17 | International Business Machines Corporation | Sensing technique for memories with small cells |
US4445201A (en) * | 1981-11-30 | 1984-04-24 | International Business Machines Corporation | Simple amplifying system for a dense memory array |
US4574365A (en) * | 1983-04-18 | 1986-03-04 | International Business Machines Corporation | Shared access lines memory cells |
US4652898A (en) * | 1984-07-19 | 1987-03-24 | International Business Machines Corporation | High speed merged charge memory |
US4648073A (en) * | 1984-12-31 | 1987-03-03 | International Business Machines Corporation | Sequential shared access lines memory cells |
US5589707A (en) * | 1994-11-07 | 1996-12-31 | International Business Machines Corporation | Multi-surfaced capacitor for storing more charge per horizontal chip area |
US7031136B2 (en) * | 2002-04-09 | 2006-04-18 | Ngimat Co. | Variable capacitors, composite materials |
US9595526B2 (en) * | 2013-08-09 | 2017-03-14 | Apple Inc. | Multi-die fine grain integrated voltage regulation |
US10468381B2 (en) | 2014-09-29 | 2019-11-05 | Apple Inc. | Wafer level integration of passive devices |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3852800A (en) * | 1971-08-02 | 1974-12-03 | Texas Instruments Inc | One transistor dynamic memory cell |
US3931465A (en) * | 1975-01-13 | 1976-01-06 | Rca Corporation | Blooming control for charge coupled imager |
US3987474A (en) * | 1975-01-23 | 1976-10-19 | Massachusetts Institute Of Technology | Non-volatile charge storage elements and an information storage apparatus employing such elements |
US3979734A (en) * | 1975-06-16 | 1976-09-07 | International Business Machines Corporation | Multiple element charge storage memory cell |
US3986180A (en) * | 1975-09-22 | 1976-10-12 | International Business Machines Corporation | Depletion mode field effect transistor memory system |
-
1976
- 1976-03-31 US US05/672,197 patent/US4080590A/en not_active Expired - Lifetime
-
1977
- 1977-01-28 JP JP793077A patent/JPS52119828A/ja active Granted
- 1977-02-02 NL NL7701055A patent/NL7701055A/xx not_active Application Discontinuation
- 1977-02-12 DE DE2705992A patent/DE2705992B2/de active Granted
- 1977-02-14 AT AT0097377A patent/AT377378B/de not_active IP Right Cessation
- 1977-02-14 CH CH179177A patent/CH607232A5/xx not_active IP Right Cessation
- 1977-02-25 BE BE175275A patent/BE851845A/xx not_active IP Right Cessation
- 1977-03-04 IT IT20890/77A patent/IT1113763B/it active
- 1977-03-04 SE SE7702445A patent/SE417381B/xx not_active IP Right Cessation
- 1977-03-22 BR BR7701807A patent/BR7701807A/pt unknown
- 1977-03-22 FI FI770896A patent/FI63127C/fi not_active IP Right Cessation
- 1977-03-25 AU AU23651/77A patent/AU501754B2/en not_active Expired
- 1977-03-29 DD DD7700198121A patent/DD130698A5/de unknown
- 1977-03-30 SU SU772467160A patent/SU843787A3/ru active
- 1977-03-30 ES ES457351A patent/ES457351A1/es not_active Expired
Also Published As
Publication number | Publication date |
---|---|
NL7701055A (nl) | 1977-10-04 |
SE417381B (sv) | 1981-03-09 |
FI63127B (fi) | 1982-12-31 |
CH607232A5 (de) | 1978-11-30 |
IT1113763B (it) | 1986-01-20 |
AU501754B2 (en) | 1979-06-28 |
JPS52119828A (en) | 1977-10-07 |
DE2705992B2 (de) | 1978-05-24 |
AT377378B (de) | 1985-03-11 |
BE851845A (fr) | 1977-06-16 |
FI770896A (de) | 1977-10-01 |
DD130698A5 (de) | 1978-04-19 |
DE2705992C3 (de) | 1979-01-25 |
SE7702445L (sv) | 1977-10-01 |
US4080590A (en) | 1978-03-21 |
AU2365177A (en) | 1978-09-28 |
BR7701807A (pt) | 1978-01-24 |
ATA97377A (de) | 1984-07-15 |
ES457351A1 (es) | 1978-02-01 |
SU843787A3 (ru) | 1981-06-30 |
FI63127C (fi) | 1983-04-11 |
JPS5634953B2 (de) | 1981-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0025130B1 (de) | Hochintegrierter Festwertspeicher | |
DE3844120C2 (de) | Halbleitereinrichtung mit grabenförmiger Struktur | |
DE3885408T2 (de) | Nichtflüchtige Speicherzelle. | |
EP0024311B1 (de) | Verfahren zum Herstellen eines hochintegrierten Festwertspeichers | |
DE2235801B2 (de) | Monolithischer Festwertspeicher und Verfahren zur Herstellung | |
DE2916884B2 (de) | Programmierbare Halbleiterspeicherzelle | |
DE4208694A1 (de) | Halbleiter-speicherbauelement | |
DE2356275C2 (de) | Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht- FET | |
DE3787687T2 (de) | Halbleiterspeicher. | |
DE2852049A1 (de) | Fest- oder lesespeicher | |
DE2705992A1 (de) | Halbleiterspeicher | |
DE2201028A1 (de) | Feldeffekt-Speicherelement | |
DE3840559C2 (de) | ||
DE2758161A1 (de) | Elektrisch programmierbare halbleiter-dauerspeichermatrix | |
DE2415634A1 (de) | Verfahren und einrichtung zum adressieren einer matrixanordnung | |
DE3140268A1 (de) | Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung | |
DE2711542C2 (de) | Kapazitiver Halbleiterspeicher | |
DE2751591A1 (de) | Dynamische speichereinrichtung | |
DE2702830C2 (de) | ||
DE3217896A1 (de) | Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung | |
DE3730095C2 (de) | ||
DE2232756C2 (de) | Monolithisch integrierbare Speicherzelle und Verfahren zur Herstellung derselben | |
DE2128014C3 (de) | ||
DE2439986C3 (de) | Halbleiterfestwertspeicher | |
DE2257648C3 (de) | Integrierte Speicheranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |