DE3235412A1

DE3235412A1 - Integrierte halbleiterschaltungsvorrichtung und verfahren zu ihrer herstellung

Info

Publication number: DE3235412A1
Application number: DE19823235412
Authority: DE
Inventors: Isao Takasaki Gunma Shimizu
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1981-09-25
Filing date: 1982-09-24
Publication date: 1983-05-26
Also published as: GB2106320A; HK45986A; JPS5852870A; MY8600559A; IT8223345A0; GB2106320B; FR2513810B1; JPH0412032B2; FR2513810A1; IT1153732B

Description

- 6 Beschreibung

Die Erfindung bezieht sich auf eine integrierte Halbleiterschaltungsvorrichtung und ein Verfahren zu ihrer Herstellung. Im einzelnen sind nach einem konkreten Aufbau der integrierten Halbleiterschaltungsvorrichtung gemäß der Erfindung eine lineare Schaltung und eine UL-(integrierte Injektionslogik-)Schaltung in einem einzigen Halbleitersubstrat ausgebildet.

Auf den Erfinder geht eine integrierte Halbleiterschaltungsvorrichtung (im folgenden kurz als IC bezeichnet) zurück, die den oben erwähnten Schaltungsaufbau zur Steuerung einer Spannungsversorgung aufweist. Ein solcher Spannungsversorgungs-Steuer-IC wird beispielsweise bei Industrierobotern verwendet und weist ein IC-Chipebenen-Muster auf, wie es schematisch in Fig. 1 gezeigt ist. Nach Fig. 1 setzt sich dieser Spannungsversorgungs-Steuer-IC aus einem IIL-Elementenabschnitt 2, welcher in einem Halbleitersubstrat 1 für den Aufbau einer IIL-Schaltung ausgebildet ist, und einem Linearelementenabschnitt 3, welcher in dem Halbleitersubstrat 1 für den Aufbau der Linearschaltung so ausgebildet ist, daß er den IIL-Elementenabschnitt 2 umschließt, zusammen. Ferner setzt sich im einzelnen der IIL-Elementenabschnitt 2 aus einem schnellen IIL-Elementenabschnitt 2a, der mit einer hohen Geschwindigkeit wirksam gemacht wird,und einem langsamen IIL-Elementenabschnitt 2b, der mit einer niedrigen Geschwindigkeit wirksam gemacht wird, zusammen. Dieser schnelle und langsame IIL-Elementenabschnitt 2a und 2b bilden dabei eine solche spezielle Logikschaltung, wie sie in Fig. 2 gezeigt ist. Im einzelnen setzt sich die in Fig. 2 gezeigte Logikschaltung aus einem Inverter INV und η kaskadenverschalteten Flip-Flop-Schaltungen F/F-1, F/F-2, F/F-3, ..., F/F-n zusammen, womit eine Frequenzteilerschaltung aufgebaut wird. Auf die Eingangsleitung A dieser Frequenzteilerschaltung wird ein Taktsig-

nal von beispielsweise 400 kHz gegeben, während ihre Eingangsleitung B ein Rücksetzsignal erhält. An der Ausgangsleitung C der Frequenzteilerschaltung wird ferner ein Signal abgenommen, dessen Frequenz durch die η Flip-Flop-Schaltungen geteilt ist.

Die Schaltung des Inverters INV setzt sich, wie in Fig. 3a gezeigt, im einzelnen aus einem PNP-Transistor Q₁ und einem mehrere Ausgänge (bzw. Kollektoren) OUT₁ bis OUT- aufweisenden NPN-rTransistor Q„ zusammen und bildet damit eine wohlbekannte IIL-Inverterschaltung. Da sich ferner ja die IIL-Inverterschaltung der Fig. 3a als eine Logikschaltung, wie sie in Fig. 3b gezeigt ist, ausdrücken läßt, ist der Inverter INV der Fig. 2 aufgebaut, indem die Ausgänge (bzw. Kollektoren) des Transistors Q₂ der im einzelnen in Fig. 3a gezeigten IIL-Inverterschaltung miteinander verbunden werden. Die Verbindung der Ausgänge des Transistors Q₂ erfolgt dabei, um die Ansteuerkapazität des Inverters INV zu verbessern.

Andererseits sind die Flip-Flop-Schaltungen F/F-1, F/F-2, F/F-3, ..., F/F-n, wie in Fig. 4 gezeigt, jeweils aus einer Anzahl von Invertern INV1 bis INV8 aufgebaut. Dabei ist jeder der Inverter INV1 bis INV8 ähnlich wie der oben genannte Inverter INV durch die in Fig. 3a gezeigte IIL-Inverterschaltung aufgebaut. Ein solcher in Fig. 4 gezeigter F/F erhält an seinem Steueranschluß T ein Taktsignal und an seinem Rücksetzanschluß R ein Rücksetzsignal. Am Ausgangsanschluß Q wird ferner ein Ausgangssignal der Flip-Flop-Schaltung F/F abgenommen. An einem Ausgangsanschluß Q wird andererseits ein Ausgangssignal abgenommen, das gegenüber dem am Ausgangsanschluß Q abgenommenen Signal entgegengesetzte Phase hat. Dieses Ausgangssignal Q wird jedoch in der in Fig. 2 gezeigten Frequenzteilerschaltung nicht benutzt.

Um die Geschwindigkeit der beschriebenen Frequenzteilerschaltung zu erhöhen und ihre. Leistungsaufnahme zu ver-

mindern, wurde ein Verfahren zur Ansteuerung des schnellen IIL-Elementenabschnitts 2a und.des langsamen IIL-Elementenabschnitts 2b durch voneinander verschiedene Injektionsströme ersonnen. Beispielsweise wird in dem (den Inverter INV und die Flip-Flop-Schaltungen F/F-1 und F/F-2 enthaltenden) schnellen IIL-Elementenabschnitt 2a,.der Taktsignale von 400 kHz bis 100 kHz zu erhalten hat, ein in Fig. 3a gezeigter Injektionsstrom I. . (d.h., der Injektionsstrom einer einzelnen IIL-Inverterschaltung) auf 20 bis 30 μΑ eingestellt, damit ein schneller Betrieb möglich wird. In dem (die Flip-Flop-Schaltungen F/F-3 bis F/F-n enthaltenden) langsamen IIL-Elementenabschnitt 2b, der ein Taktsignal von 100 kHz oder weniger zu erhalten hat, ist, da für einen schnellen Betrieb keine Notwendigkeit besteht, der Injektionsstrom auf 5 bis 6 μΑ vermindert, um die Leistungsaufnahme möglichst gering zu halten.

Da hier getrennte Injektionsstronquellen zur Erzielung der genannten verschiedenen Injektionsströme in dem IC aufgebaut sind, ist die Anzahl der enthaltenen Elemente erhöht, was auch zu einer Erhöhung der Anzahl der Verdrahtungen

zur Verbindung der Injektionsstromquellen und der IIL-Elementenabschnitte führt und damit das Problem mit sich bringt, daß sich die Integrationsdichte des IC vermindert. Nach der Erfindung wird es möglich, nicht nur die Arbeitsgeschwindigkeit zu erhöhen und die Leistungsaufnahme zu vermindern, sondern auch, obiges Problem zu lösen.

Der Erfindung liegt daher die Aufgabe zugrunde, eine integrierte Halbleiterschaltungsvorrichtung zu schaffen, welche mit einem mit hoher Dichte integrierten IIL-Elementenabschnitt ausgebildet ist, der eine hohe Arbeitsgeschwindigkeit und eine niedrige Leistungsaufnahme hat.

Ferner soll eine integrierte Halbleiterschaltungsvorrichtung geschaffen werden, welche den erwähnten IIL-Elementenabschnitt und einen um diesen herum angeordneten Linearelementenabschnitt enthält.

Ferner liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zur Herstellung einer integrierten Halbleiterschaltungsvorrichtung zu schaffen, welche einen solchen
IIL-Elementenabschnitt und Linearelementenabschnitt enthält.

Zur Lösung der erstgenannten Aufgabe schlägt die Erfindung eine integrierte Halbleiterschaltungsvorrichtung vor, welche einen ersten IIL-Elementenabschnitt, der für einen Betrieb mit einem ersten Injektionsstrom eingerichtet ist, und einen zweiten IIL-Elementenabschnitt, der für einen Betrieb mit einem vom ersten Injektionsstrom verschiedenen zweiten Injektionsstrom eingerichtet ist, enthält, wobei die Injektionsbereiche des ersten und des zweiten IIL-Elementenabschnitts mit einer einzigen Injektionsstrom-

quelle verbunden sind und eine Einrichtung zur Errichtung dieses zweiten InjektionsStroms mit dem Injektionsbereich des zweiten IIL-Elernentenabschnitts verbunden ist.

Ausführungsformen der Erfindung werden im folgenden in Verbindung mit der beigefügten Zeichnung beschrieben. Auf dieser zeigt bzw. zeigen

Fig. 1 das Muster eines die Erfindung betreffenden IC-Chip in der Draufsicht,

Fig. 2 eine die Erfindung betreffende Logikschaltung
(bzw. Frequenzteilerschaltung),

Fig. 3a eine die Erfindung betreffende IIL-Inverterschaltung,
30

Fig. 3b die Logikschaltung der Fig. 3a,

Fig. 4 eine Logikschaltung, welche die in Fig. 2 gezeigte Flip-Flop-Schaltung stärker im einzelnen
zeigt, " '

Fig. 5 eine Draufsicht eines Abschnitts des IC gemäß einer Ausführungsform der Erfindung,

Fig. 6 ein schematisches Schaltbild des IC der Fig. 5, 5

Fign. 7a Schnittansichten, die den Herstellungsprozeß des ^1S in Fig. 5 gezeigten IC wiedergeben,

Fign. 8 Draufsichten von Abschnitten von ICs gemäß weiterer Ausführungsformen der Erfindung,

Fig. 11 ein Schnitt längs Linie B-B¹ der Fign. 9 und 10,

Fig. 12 eine Draufsicht eines Abschnitts eines IC gemäß einer weiteren Ausführungsform der Erfindung,

Fig. 13 ein Schnitt längs Linie C-C der Fig. 12,

Fig. 14 eine Draufsicht, die schematisch einen IC gemäß einer weiteren Ausführungsform der Erfindung wie

dergibt,

Fig. 15 eine Draufsicht eines Abschnitts eines IC gemäß einer wiederum weiteren Ausführungsform der Erfindung.

Die Erfindung wird nun in Verbindung mit konkreten Ausführungsformen derselben im einzelnen beschrieben.

Fig. 5 ist eine Draufsicht, welche einen Abschnitt eines IC gemäß der Erfindung zeigt und im einzelnen den Abschnitt mit den IIL-Elementen wiedergibt, wobei sich dieser Abschnitt aus einem schnellen IIL-Elementenabschnitt 2a und einem langsamen IIL-Elementenabschnitt 2b zusammensetzt, wie dies insbesondere in Fig. 2 gezeigt ist.

In Fig. 5 bezeichnet 1 ein aus Silizium bestehendes Halbleitersubstrat, in welchem ein ringförmiger Halbleiterbereich 3 ausgebildet ist. Der schnelle IIL-Elementenabschnitt 2a und der langsame IIL-Elementenabschnitt 2b liegen in einem von diesem Halbleiterbereich 3 umschlossenen Inselbereich 4 vor. Diese IIL-Elementenabschnitte2a und 2b bauen sich aus einem langgestreckten Injektionsbereich 5, der selektiv ausgebildet ist, einer Anzahl von Basisbereichen Bw B-, ..., B , die längs beider Seiten dieses Injektionsbereichs 5 ausgebildet sind, und einer Anzahl von Ausgangsbereichen (bzw. Kollektorbereichen) OUT₁, OUT„ und OUT₃, die selektiv in diesen Basisbereichen Bw B₂,... bzw. B ausgebildet sind, auf. Anders ausgedrückt wird durch die angegebenen Bereiche eine Anzahl (nämlich m) von ILL-Inverterschaltungen,owie sie in Fig. 3a gezeigt sind, aufgebaut. Beispielsweise ist der PNP-Transistor Q.. in einer solchen in Fig. 3a gezeigten IIL-Inverterschaltung ein Transistor mit einem derartigen Lateralaufbau, daß sein Emitter aus dem Injektionsbereich 5, seine Basis aus dem Inselbereich 4 und sein Kollektor aus dem Basisbereich B₁ ist. Ferner ist der NPN-Transistor Q₂ ein Transistor mit einem inversen Aufbau derart, daß sein Emitter aus dem Inselbereich 4, seine Basis aus dem Basisbereich B₁ und sein Kollektor aus den Ausgangsbereichen OUT₁, OUT₂ und OUT₃ ist.

"Die Punkte, die bei dem in Fig. 5 gezeigten IC zu beachten sind, bestehen darin, daß der oben erwähnte schnelle IIL-Elementenabschnitt 2a und langsame IIL-Elementenabschnitt 2b durch eine einzige Injektionsstromquelle 7 angesteuert werden, und daß der Injektionsstrom für den langsamen IIL-Elementenabschnitt 2b durch den Widerstandsabschnitt R gegenüber dem Injektionsstrom für den schnellen IIL-Elementenabschnitt 2a unterschiedlich gehalten wird. Anders ausgedrückt sind nach dem in Fig. 5 gezeigten speziellen IC gemäß der Erfindung keine getrennten Injektions-Stromquellen für den sehneilen IIL-Elementenabschnitt 2a

und für den langsamen IIL-Elementenabschnitt 2b vorgesehen. Die Injektionsstromquelle 7 ist mit einem Injektionsabschnitt 5a für den schnellen IIL-Elementenabschnitt 2a über eine Metallschicht verbunden, die aus einem hochleitfähigen Metall wie etwa Aluminium hergestellt ist. Ferner ist die Oberfläche des Injektionsabschnitts 5a mit einer Metallschicht 6a beschichtet, die ebenfalls aus einem hochleitfähigen Metall wie etwa Aluminium hergestellt ist, womit sich die in die einzelnen IIL-Elementenabschnitte des schnellen IIL-Elementenabschnitts 2a fließenden Injektionsströme einheitlich gestalten lassen.

Im langsamen IIL-Elementenabschnitt 2b liegt ein Widerstandsabschnitt vor, welcher den Injektionsstrom für diesen langsamen IIL-Elementenabschnitt 2b bestimmt. Dieser Widerstandsabschnitt R macht von einem Abschnitt des Injektionsbereichs 5 Gebrauch und wird einfach dadurch hergestellt, daß ein Abschnitt des Injektionsbereichs 5 schmäler gemacht und verhindert wird, daß dieser Abschnitt mit der Metallschicht beschichtet wird. Ferner ist die Oberfläche eines Injektionsabschnitts 5b für den langsamen IIL-Elementenabschnitt 2b mit einer Metallschicht 6b aus einem hochleitfähigen Metall wie etwa Aluminium beschichtet, womit sich eine Vereinheitlichung der in die einzelnen IIL-Elemente des langsamen IIL-Elementenabschnitts 2b fließenden Injektionsströme erreichen läßt. Ferner sind diese Metallschichten 6a und 6b (d.h. die ersten Verdrahtungsschichten) mit einem (allerdings nicht gezeigten) Zwischenschichtisolationsfilm beschichtet, auf welchem beispielsweise die Metallschichten 6a und 6b schneidende zweite Verdrahtungsschichten La und Lb, wie sie mit dick ausgezogenen Linien angedeutet sind, ausgebildet sind. Insbesondere ein IC, bei welchem der Injektionsbereich 5 in linearer Form ausgebildet ist und welcher mit dem gemeinsam für die in Vielfachheit vorhandenen IIL-Elemente zu verwendenden IIL-Elementabschnitt .ausgebildet ist, wie dies in Fig. 5 ge-

zeigt ist, muß den oben beschriebenen zweischichtigen Verdrahtungsaufbau aufweisen, um die Verdrahtungsanordnung zu erleichtern und die Integrationsdichte zu verbessern.

Im folgenden wird unter Bezugnahme auf die Fig. 6 der Grund erläutert, warum mit der erfindungsgemäßen Vorrichtung die gestellte Aufgabe gelöst wird und die angestrebten Ziele erreicht werden.

Fig. 6 ist ein IIL-Schaltungsdiagramm, welches den IC der Fig. 5 im wesentlichen als Ersatzschaltbild wiedergibt. In Fig. 6 fließen gleiche Injektionsströme I. . (a) durch die einzelnen IIL-Elemente (bzw. IIL-Inverter) INV, INV₁, ..., ^INV-]7 ^des schnellen IIL-Elementenabschnitts 2a, da die Oberfläche des Injektionsabschnitts 5a mit der Metallschicht 6a beschichtet ist. Andererseits fließen gleiche Injektionsströne I. .(b) durch die einzelnen IIL-Elemente INV₁Q, ...,INV des langsamen HL-. .-. ■. - -ι ο m

Elementenabschnitts 2b, da die Oberfläche des Injektionsabschnitts 5b mit der Metallschicht 6b beschichtet ist. Wegen des Vorhandenseins des Widerstandsabschnitts R wird jedoch die Spannung in einem Punkt B niedriger als diejenige in einem Punkt A. Infolgedessen wird der Injektionsstrom I. .(b) weitaus niedriger als der Injektionsstrom I, . (a) . Da ferner viele IIL-Elemente im langsamen IIL-Elementenabschnitt 2b ausgebildet sind, kann bereits ein geringfügiger Spannungsabfall am Widerstandsabschnitt R den Injektionsstrom 1.J_n-! (k) jedes der IIL-Elemente erheblich vermindern. Im einzelnen reicht es aus, wenn der Widerstandswert des Widerstandsabschnitts R bei 10 bis 30Jd. liegt.

Aus diesem soweit beschriebenen Grund ist es möglich, daß ein ausreichend hoher Injektionsstrom (beispielsweise I. .(a) = 20 bis 30 μΑ) durch den schnellen IIL-Elementenabschnitt 2a fließen kann, so daß ein schneller Betrieb durchgeführt werden kann. Andererseits wird es möglich, daß ein niedriger Injektionsstrom (beispielsweise I .(b) = 5 bis 6 μΑ) durch den langsamen IIL-Elernentenabschnitt 2b fließen kann, so daß sich die Stromauf nähme in diesem Abschnitt

vermindern läßt. Da andererseits, wie oben ausgeführt wurde, der schnelle IIL-Elementenabschnitt 2a und der langsame IIL-Elementenabschnitt 2b über eine einzige Stromquelle 7 angesteuert werden können, ist es unnötig, jeweils eine eigene Injektionsstromquelle für die einzelnen IIL-Elernentenabschnitte vorzusehen. Es ist daher möglich, die Schaltungsanordnungsleistungsfähigkeit und die .Integrationsdichte des IC beträchtlich zu verbessern.

Als nächstes wird unter Bezugnahme auf die TTign. 7a bis 7f das Herstellungsverfahren für den in Fig. 5 gezeigten IC beschrieben. In den Fign. 7a bis 7f stellen die Schnitte auf der linken Seite die Herstellungsschritte für einen Vertikaltransistor im Linearelementenabschnitt dar. Demgegenüber stellen die Schnitte auf der rechten Seite die Her-Stellungsschritte für die IIL-Elemente, insbesondere die IIL-Elemente im längs Linie A-A¹ der Fig. 5 genommenen Abschnitt, dar. Die Symbole bzw. Nummern in Klammern entsprechen den in Fig. 5 erscheinenden.

(a) Zunächst wird> wie in Fig. 7a dargestellt, zur

Ausbildung von N -Bereichen 11 und 12 ein N-Fremdstof f, etwa Antimon, selektiv in ein P-Siliziumsubstrat 10, das einen spezifischen Widerstand von 20 bis 50 JLm hat, eingeführt. Ferner wird ein N-Fremdstoff, der einen verhältnismäßig hohen Diffusionskoeffizienten aufweist, etwa Phosphor, selektiv in den N -Bereich 12 eingeführt, um den Stromverstärkungsfaktor des inversen Transistors Q₂ in den IIL-Elementen zu erhöhen, und damit ein N -Bereich ausgebildet. Dieser N -Bereich 13 kann dabei durch Ionenimplantation ausgebildet werden. Danach wird auf der gesamten Oberfläche des Siliziumsubstrats 10 eine epitaxiale N~- Schicht 14 ausgebildet. Diese epitaxiale Schicht 14 hat einen spezifischen Widerstand von 2,5 Jim und eine Dicke von ungefähr 13 um.

(b) Wie in Fig. 7b gezeigt, wird die Oberfläche der

epitaxialen Schicht 14 mit einem Isolationsfilm, beispiels-

weise einem Siliziumdioxid-(SiO₃-)Film 15, einer Dicke von 0,8 μπ beschichtet. Dieser SiO₂-FiIm 15 läßt sich leicht durch thermische Oxidation der Oberfläche der epitaxialen Schicht 14 ausbilden. Ferner wird der SiO₃-FiIm 15 selektiv entfernt und zur Ausbildung eines P -Bereichs 16 zu Trennzwecken ein P-Fremdstoff, etwa Bor, in den freigelegten Teil der epitaxialen Schicht 14 eingeführt. Außerdem wird der SiO-FiIm 15 selektiv entfernt und ein N-Fremdstoff, etwa Phosphor, zur Ausbildung eines N-Bereichs 17 in den freigelegten Teil der epitaxialen Schicht 14 eingeführt. Dieser N-Bereich 17 wird ähnlich wie der vorgenannte N -Bereich 13 durch Ionenimplantation ausgeführt, um den Stromverstärkungsfaktor des inversen Transistors Q₂ zu erhöhen .

-ic) Wie in Fig. 7c gezeigt, wird der SiO~-Film selektiv entfernt, um den Kollektorwiderstand des die lineare Schaltung aufbauenden Transistors zu vermindern, wobei ein N-Fremdstoff (beispielsweise Phosphor) in den freigelegten Teil der epitaxialen Schicht 14 eingeführt wird. Durch Ausbreiten und Diffundieren dieses N-Fremdstoffes wird ein N Bereich 18 so ausgebildet, daß er den N -Bereich 11 berührt. Bei diesem Ausbreit- und Diffusionsvorgang werden die N Bereiche 11, 12 und 13_rder P -Bereich 16 und der N-Bereich 17 ebenfalls ausgebreitet und dabei der N -Bereich 13 und der-.N-Bereich 17 miteinander und der P⁺-Bereich 16 mit dem P-Substrat 10 in Berührung gebracht. Durch diese Berührung zwischen dem P -Bereich 16 und dem P-Substrat 10 wird ein Inselbereich 19 ausgebildet, der gegenüber dem linearen Schaltungsabschnitt elektrisch getrennt bzw. isoliert ist.

(d) Wie in Fig. 7d gezeigt, wird ein auf der Oberfläche des N-Bereichs 17 ausgebildeter SiO₃-FiIm 15' selektiv entfernt und ein P-Fremdstoff (beispielsweise Bor) in den freigelegten Teil des N-Bereichs 17 eingeführt, um damit einen P -Bereich 20 eines Schichtwiderstands von 13 _n_/D auszubilden. Dieser P⁺-Bereich 20 bildet den I-n-

jektions- (bzw. Emitter-) Bereich des Lateraltransistors Q₁ im IIL-Element. Andererseits wird dieser P -Bereich 20 gleichzeitig mit den (allerdings nicht gezeigten) Emitter- und Kollektorbereichen des Lateraltransistors im Linear- ^ elementenabschnitt ausgebildet.

(e) Wie in Fig. 7e gezeigt, werden die SiO„-Filme 15 und 15' selektiv entfernt und ein P-Fremdstoff (beispielsweise Bor) in den freigelegten Teil der Epitaxialschicht und des N-Bereichs 17 eingeführt, um damit P-Bereiche 21, 22, 23 und 20" eines Schichtwiderstands von 200 iVC2 auszubilden. Der P-Bereich 21 bildet den Basisbereich des Vertikaltransistors im Linearelementenabschnitt..Andererseits bilden die P-Bereiche 22 und 23 den Kollektorbereich des Lateraltransistors Q₁ und den Basisbereich des inversen

* Transistors Q₉, beide in den IIL-Elementen. Wie aus der Figur ersichtlich, ist der P-Bereich 20' in einem solchen Maße breiter als der P -Bereich 20, daß er zusammen mit den

P-Bereichen 22 und 30 die Basisbreite des Lateraltransistors 20

Q₁ bestimmt. Die Ausbildung dieses P-Bereichs 20' ist von außerordentlicher Bedeutung hinsichtlich der Sicherstellung einer vorgegebenen Basisbreite. Im einzelnen werden der P-Bereich 20' und die P-Bereiche 22 und 23 mit einer einzigen Ätzmaske ausgebildet. Infolgedessen gibt es keine Streuung der Basisbreite. Wenn man den P-Bereich 20' nicht ausbildet, wird die Basisbreite des Lateraltransistors Q₁ durch den P -Bereich 20 und die P-Bereiche 22 und 23 bestimmt. In einem solchen Fall sind jedoch getrennte Photoätzmasken zur Ausbildung des P -Bereichs 20 und der P-Bereiche 22 und 23 zur Anwendung gelangt. Die Folge ist, daß die Streuung der Basisbreite durch Fehler hinsichtlich des registerhaltigen Vorsehens der Masken oder dergleichen erheblich zunimmt.

(f) Wie in Fig. 7f gezeigt, werden die auf den Oberflächen der P-Bereiche 21, 22 und 23 ausgebildeten SiO₉-

Filme selektiv entfernt und ein N-Fremdstoff.(beispiels-

weise Phosphor) in den freigelegten Teil der P-Bereiche 21, 22 und 23 eingeführt und so N⁺-Bereiche24, 25, 26, 27 und 28 ausgebildet. Der N⁺-Bereich 24 bildet den Emitterbereich des erwähnten Vertikaltransistors. Andererseits bilden die N -Bereiche 25, 26, 27 und 28 die Ausgangsbereiche (bzw. Kollektorbereiche) des erwähnten inversen Transistors Q-. Danach werden Elektroden 29 bis 38 für die Bereiche 24, 21, 18, 16, 25, 26, 20, 27 bzw. 28 ausgebildet. Danach wird, allerdings nicht gezeigt, das Siliziumsubstrat 10 mit einem Zwischenschichtisolationsfilm aus einem Material mit ausgezeichneter Feuchtigkeitsbeständigkeit, etwa Polyisoindrochinazolindion (d.h. einem der Polyimidharze), beschichtet und auf diesem Zwischenschichtisolationsfilm eine zweite Verdrahtungsschicht ausgebildet. Der in Fig. 5 gezeigte Widerstandsabschnitt.R liegt in einem Abschnitt des P Bereiches 20 vor, weil die Elektrode, wie aus Fig. 7f ersichtlich, nicht über die gesamte Oberfläche des P -Bereiches 20 hinweg ausgebildet ist.

Der IC der Fig. 5 wird nach den beschriebenen Schritten hergestellt.

Das beschriebene Verfahren läßt sich dabei auch so modifizieren, daß der den Widerstandsabschnitt R aufweisende Injektionsbereich 5 nicht im Schritt (d), sondern im Schritt (e) zusammen mit den P-Bereichen 21, 22 und 23 ausgebildet wird.

Wie nun aus dem beschriebenen Verfahren ersichtlich ist, benötigt insbesondere die Ausbildung des Widerstandsabschnitts R keinen für diesen Widerstandsabschnitt R speziellen und hinzugefügten Verfahrensschritt, seine Ausbildung läßt sich vielmehr einfach dadurch erreichen, daß die Oberfläche des Abschnitts des Injektionsbereiches 20 von der Metallschicht unbeschichtet belassen wird.

Die Erfindung beschränkt sich nicht auf die beschriebene Ausführungsform, sondern umfaßt etwa Abwandlungen, wie sie im folgenden beschrieben sind.

(1) Der in Fig. 5 gezeigte IC ist so aufgebaut, daß der schnelle IIL-Elementenabschnitt und der langsame IIL-Elementenabschnitt in Kaskade verbunden sind, es ist jedoch eine Abwandlung dahingehend möglich, daß der schnelle IIL-Elementenabschnitt 2a und der langsame IIL-Elementenabschnitt 2b, wie in Fig. 8 gezeigt, parallel geschaltet sind. In dieser Fig. 8-sind dabei Abschnitte, die solchen aus Fig. 5 entsprechen, mit identischen Symbolen bzw. Bezugszeichen versehen. Der IC der Fig. 8 wird nach abso-0 lut dem gleichen Verfahren wie der IC der Fig. 5 hergestellt.

(2) Die Fign. 9 und 10 sind Draufsichten abgewandelter Aufbauten des IIL-Elementenabschnitts. Im einzelnen zeigt Fig. 9 einen abgewandelten Aufbaueines Widerstandsabschnitts R, der in einem IC ausgebildet ist, in dem der schnelle IIL-Elementenabschnitt und der langsame IIL-Elementenabschnitt, wie in Fig. 5 dargestellt, in Kaskade verbunden sind. Andererseits zeigt Fig. 10 einen'.abgewandelten Aufbau eines Wider s tandsabschnitts R, der in einem IC ausgebildet ist, in dem der schnelle IIL-Elementenabschnitt und der langsame IIL-Elementenabschnitt, wie in Fig. 8 dargestellt, parallel verbunden sind. In den Fign. 9 und 10 haben Abschnitte, die solchen in Fig. 5 entsprechen, . identische Symbole bzw. Bezugszeichen wie dort.

Der in den Fign. 9 und 10 gezeigter Widerstandsabschnitt R¹ wird gleichzeitig mit den Ausgangsbereichen (bzw. Kollektorbereichen) OUT₁ und OUT₂ hergestellt. Im einzelnen wird dieser Widerstandsbereich R¹ selektiv im Injektionsbereich 5 gleichzeitig mit den in Fig. 7fgezeigten N⁺-Bereichen 24, 25, 26, 27 und 28 ausgebildet. CH., CH₂# CH₃ und CH- bezeichnen Kontaktlöcher, die im Isolationsfilm (d.h. dem SiO-FiIm) 15 ausgebildet sind.

Fig. 11 ist ein Schnitt längs Linie B-B¹ der Fign. 9 und 10. In dieser Figur ist der Injektionsbereich gleichzeitig mit dem' Basisbereich des Vertikaltransistors des

» w ·■ «ν

- 1Θ -

Linearelementenabschnitts ausgebildet. Eine weitere Möglichkeit besteht jedoch darin, diesen Injektionsbereich 5 gleichzeitig mit Emitter- und Kollektorbereich des Lateraltransistors des Linearelementenabschnitts auszubilden. Nach der gerade betrachteten Ausführungsform sind der Widerstandsabschnitt R¹ und der Injektionsbereich 5 potentialmäßig entgegengesetzt vorgespannt bzw. vorgepolt, da sie aus einem N -Bereich einerseits und einem P-Bereich andererseits bestehen. Infolgedessen kann der Widerstandsabschnitt R¹ ausreichend als Widerstand verwendet werden.

Ferner läßt sich ein Widerstand mit niedrigem Widerstandswert leicht ausbilden.

(3) Fig. 12 ist eine Draufsicht, die einen abgewandelten Aufbau des anderen IIL-Elementenabschnitts zeigt. Fig.

13 ist ein Schnitt längs Linie C-C der Fig. 12. In Fig. 12 sind dabei Abschnitte, die solchen aus Fig. 5 entsprechen, mit den identischen Symbolen bzw. Bezugszeichen wie dort versehen.

Nach dieser Ausführungsform sind, wie aus Fig. 12 erkennbar ist, der Injektionsbereich 5 und die Basisbereiche B₁, B„, B^ und B. von einem gleichzeitig mit den Ausgangsbereichen OUT₁ und OUT- ausgebildeten N -Bereich 100 hoher Fremdstoffkonzentration umschlossen, ausgenommen die Abschnitte, wo Injektionsbereich 5 und Basisbereiche B₁ bis B.. einander gegenüberliegen.

Durch das Vorsehen dieses N -Bereiches 100 kann ein Ladungsträgerlecken quer zum Injektionsbereich 5 und den Basisbereichen B₁ bis B. verringert werden, was den Betrieb noch schneller macht und die Leistungsaufnahme weiter vermindert.

(4) Wie in Fig. 14 gezeigt, können Widerstandsabschnitte Ra, Rb und Rc unterschiedlicher Widerstandswerte mit entsprechenden Injektionsabschnitten 5a, 5b und 5c verbunden werden, so daß voneinander verschiedene Injektionsströme an den betreffenden Injektionsbereichen 5a, 5b und

5c errichtet werden können. Diese Widerstandsabschnitte Ra, Rb und Rc können dabei verschiedene Aufbauten haben, wie sie weiter oben beschrieben worden sind.

(5) Die Erfindung kann auch, wie in Fig. 15 gezeigt, bei einem IC Anwendung finden, der mit unabhängigen Injektionsbereichen 5a.und 5b für die IIL-Elemente 2a und 2b ausgebildet ist. Im einzelnen sind die IIL-Elemente 2a und 2b mit der einzigen Injektionsstromquelle 7 über eine Metallschicht 6 verbunden, wobei es das für ein langsames Arbeiten eingerichtete IIL-Element 2b ist, dessen Injektionsbereich 5b den Widerstandsabschnitt R ausbildet. Dieser Widerstandsabschnitt R kann ebenfalls eine Vielzahl von Aufbauten annehmen, wie sie weiter oben beschrieben worden sind.

(6) Der beschriebene Widerstandsabschnitt R macht von einem Halbleiterbeireich Gebrauch, der im Halbleitersubstrat ausgebildet ist, sollte jedoch nicht darauf beschränkt werden. Dieser Widerstandsabschnitt R kann ein Halbleiterbereich, etwa polykristallines Silizium, sein, der auf der Oberfläche des Isolationsfilms über dem Halbleitersubstrat ausgebildet ist. Die Verwendung eines solchen polykristallinen Siliziums ist wirkungsvoll für einen IC, der einen vom Linearelementenabschnitt verschiedenen Abschnitt für Isolierschicht-Feldeffektelemente enthält. Im einzelnen kann das für den Widerstandsabschnitt R verwendete polykristalline Silizium gleichzeitig mit der Gate-Elektrode des Abschnitts der Isolierschicht-Feldeffektelemente ausgebildet werden. Der Abschnitt der Isolierschicht-Feldeffektelemente ist dabei aus einem N-Kanal-MISFET, komplementären MISFETs oder dergleichen aufgebaut.

Wie sich aus der bisherigen Beschreibung ergibt, ist die Erfindung bei einem IC wirksam, der einen IIL-Elementenabschnitt aufweist, und darüber hinaus von besonderer Wirksamkeit, wenn die Anzahl der IIL-Elemente in langsamen

35. IIL-Ele'mentenabschni'tt 2b erheblich größer als die Anzahl

der IIL-Elemente im schnellen IIL-Elementenabschnitt 2a ist. Dies liegt daran, daß die Leistungsaufnahme im langsamen IIL-Elementenabschnitt 2b mit der großen Anzahl von IIL-Elementen durch das Vorhandenseins des Widerstandsab-5 Schnitts R in ausreichendem Maße vermindert werden kann.

Ki/s

Leerseite

Claims

PATENTANWÄLTE ■ ■' .." "..".:.. O O O C L Λ Ο

STREHL SCHÜBEL-HOPF SCHULZ

WIDENMAYERSTRASSE 17, D-8Q00 MÜNCHEN 22

HITACHI, LTD. 24. September 1982

DEA-25 76 3

Integrierte Halbleiterschaltungsvorrichtung und Verfahren zu ihrer Herstellung

PATENTANSPRÜCHE

Integrierte Halbleiterschaltungsvorrichtung, dadurch gekennzeichnet , daß ein Halbleitersubstrat (1), ein im Halbleitersubstrat ausgebildeter erster IIL-Elementenabschnitt (2a) für einen Betrieb mit einem ersten Injektionsstrom und ein im Halbleitersubstrat ausgebildeter zweiter IIL-Elementenabschnitt (2b) für einen Betrieb mit einem vom ersten Injektionsstrom verschiedenen zweiten Injektionsstrom vorgesehen sind und daß Injektionsbereiche (5) für den ersten und den zweiten IIL-Elementenabschnitt mit einer einzigen Injektionsstromquelle (7) verbunden sind, wobei eine mit wenigstens dem

Injektionsbereich für den zweiten IIL-Elementenabschnitt verbundene Einrichtung zur Errichtung des zweiten Injektionsstroms vorgesehen ist.
2. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß der zweite IIL-Elementenabschnitt (2b) für einen langsameren Betrieb als der erste IIL-Elementenabschnitt (2a) eingerichtet ist und daß der zweite Injektionsstrom kleiner als der erste Injektionsstrom ist.
3. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß die Einrichtung zur Errichtung des zweiten Injektionsstroms aus einem Abschnitt (R) des Injektionsbereichs (5) aufgebaut ist und dieser Abschnitt des Injektionsbereiches nicht mit einer Metallschicht (6b) beschichtet ist.
4. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß

die Einrichtung zur Errichtung des zweiten Injektionsstroms aus einer Halbleiterschicht aufgebaut ist, die auf der Oberfläche eines Isolationsfilms über dem Halbleitersubstrat ausgebildet ist.
25
5. Integrierte Halbleiterschaltungsvorrichtung, gekennzeichnet durch ein gemeinsames Halbleitersubstrat (1), einen in dem Halbleitersubstrat ausgebildeten Linearelementenabschnitt (3), einen in· dem HaIbleitersubstrat ausgebildeten IIL-Elementenabschnitt (2), welcher einen ersten IIL-Elementenabschnitt (2a) für einen Betrieb mit einem ersten Injektionsstrom und einen zweiten IIL-Elementenabschnitt (2b) für einen Betrieb mit einem vom ersten Injektionsstrom verschiedenen zweiten Injektionsstrom enthält, mit einer gemeinsamen InjektionsStromquelle (7) verbundene Injektionsbereiche (5) für den ersten und den zweiten IIL-Elementenabschnitt, und eine mit dem Injektionsbereich für den zweiten'IIL-Elementenabschnitt verbundene Einrichtung zur Errichtung des zweiten Injektionsstroms.
6. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 5, dadurch ge kennzeichnet, daß der zweite IIL-Elementenabschnitt (2b) für einen Betrieb mit niedrigerer Geschwindigkeit als der erste IIL-Elementenabschnitt (2a) eingerichtet ist und der zweite Injektionsstrom kleiner als der erste Injektionsstrom ist.
7. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 5, dadurch gekennzeichnet , daß die Einrichtung zur Errichtung des zweiten Injektionsstroms aus einem Abschnitt des Injektionsbereichs (5) aufgebaut

ist und dieser Abschnitt des Injektionsbereichs nicht mit einer Metallschicht (6b) beschichtet ist.
8. Verfahren zur Herstellung einer integrierten HaIbleiterSchaltungsvorrichtung, gekennzeichnet durch das Herstellen eines Halbleitersubstrats mit einem ersten und einem zweiten Halbleiterbereich eines ersten Leitungstyps/ die voneinander getrennt sind, das selektive Ausbilden eines langgestreckten dritten Halbleiterbereichs eines zum ersten Leitungstyp entgegengesetzten zweiten Leitungstyps in dem zweiten Halbleiterbereich, das selektive Ausbilden sowohl eines vierten Halbleiterbereichs des zweiten Leitungstyps im ersten Halbleiterbereich als auch einer Anzahl von fünften Halbleiterbereichen des zweiten Leitungstyps im ersten Halbleiterbereich längs des dritten Halbleiterbereichs, das selektive Ausbilden sowohl eines sechsten Halbleiterbereichs des ersten Leitungstyps im vierten Halbleiterbereich als auch einer Anzahl von siebten Halbleiterbereichen des ersten Leitungstyps in der Anzahl 0 fünfter Halbleiterbereiche, und das Beschichten sowohl der Oberfläche eines ersten Abschnitts des dritten Halbleiterbereichs als auch der Oberfläche eines zweiten Abschnitts desselben, der zum ersten Abschnitt im Abstand liegt, mit einer Metallschicht, wobei ein Transistor eines Linearelementenabschnitts aus dem ersten Halbleiterbereich, dem vierten Halbleiterbereich und dem sechsten Halbleiterbereich

— 5 —

aufgebaut ist, wobei ein erstes IIL-Element aus dem zweiten Halbleiterbereich, dem ersten Abschnitt des dritten Halbleiterbereichs und einem fünften und siebten Halbleiterbereich, die längs des ersten Abschnitts ausgebildet sind, aufgebaut ist, und wobei ein zweites IIL-Element aus dem zweiten Halbleiterbereich, dem zweiten Abschnitt des dritten Halbleiterbereichs und einem fünften und siebten Halbleiterbereich, die längs des zweiten Abschnitts ausgebildet sind, aufgebaut ist. 10