DE2841755A1 - Integrierte logische schaltung - Google Patents
Integrierte logische schaltungInfo
- Publication number
- DE2841755A1 DE2841755A1 DE19782841755 DE2841755A DE2841755A1 DE 2841755 A1 DE2841755 A1 DE 2841755A1 DE 19782841755 DE19782841755 DE 19782841755 DE 2841755 A DE2841755 A DE 2841755A DE 2841755 A1 DE2841755 A1 DE 2841755A1
- Authority
- DE
- Germany
- Prior art keywords
- injector
- base
- transistor
- flip
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000000295 complement effect Effects 0.000 claims description 2
- 238000010276 construction Methods 0.000 claims 1
- 238000002347 injection Methods 0.000 description 14
- 239000007924 injection Substances 0.000 description 14
- 230000006870 function Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 230000015654 memory Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- OQCFWECOQNPQCG-UHFFFAOYSA-N 1,3,4,8-tetrahydropyrimido[4,5-c]oxazin-7-one Chemical compound C1CONC2=C1C=NC(=O)N2 OQCFWECOQNPQCG-UHFFFAOYSA-N 0.000 description 1
- 102220576032 HLA class I histocompatibility antigen, B alpha chain_Q94S_mutation Human genes 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
- H01L27/0233—Integrated injection logic structures [I2L]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/091—Integrated injection logic or merged transistor logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Bipolar Integrated Circuits (AREA)
- Static Random-Access Memory (AREA)
- Bipolar Transistors (AREA)
- Logic Circuits (AREA)
Description
Anmelderin: International Business Machines
Corporation, Armonk N.Y., 10504
gg/zi
'Integrierte logische Schaltung
'Integrierte logische Schaltung
Die Erfindung betrifft eine integrierte logische Schaltung
mit mehreren I L-Strukturen, bestehend aus einem als In-[jektor
dienenden Emitter eines lateralen Transistors, dessen jBasis gleichzeitig den Kollektor und dessen Kollektor gleichi
zeitig die Basis eines mitintegrierten, komplementären, vertikalen und als Inverter dienenden Transistors bilden.
ι 2
Unter dem Begriff "integrated injection logic" (I L) oder
"merged transistor logic" (MTL) ist in den letzten Jahren ieine neue Art hochintegrierter bipolarer logischer Schal-'tungen
bekannt geworden. Das wesentliche Merkmal dieser ^Schaltungen besteht darin, daß ein vertikaler, meist mit
Mehrfachkollektoren ausgestatteter NPN-Transistor, der als Inverter wirkt, mit einem lateralen PNP-Transistor, der als
Stromquelle wirkt, strukturell verschmolzen ist. Die Vorjteile
dieser Schaltung liegen vor allem in der erreichbaren 'hohen Integrationsdichte in Verbindung mit einem extrem
jeinfachen strukturellen Aufbau, ferner in der sehr niedrigen Versorgungsspannung und in der Tatsache, daß ihre Herstellbarkeit
mit den bekannten Bipolarprozessen gewährleistet j ist.
j
Erste Veröffentlichungen über dieses neue Schaltungskonzept finden sich in den "IEEE Reports" (ISSC SC 7, Oktober 1972) in Vorträgen von H. H. Berger und S. K. Wiedmann unter dem Titel "Merged Transistor Logic, a Low Cost Bipolar Concept" und in einem Vortrag von K. Hart und A. Slob unter dem Titel "Integrated Injection Logic, a New Approach to LSI".
Erste Veröffentlichungen über dieses neue Schaltungskonzept finden sich in den "IEEE Reports" (ISSC SC 7, Oktober 1972) in Vorträgen von H. H. Berger und S. K. Wiedmann unter dem Titel "Merged Transistor Logic, a Low Cost Bipolar Concept" und in einem Vortrag von K. Hart und A. Slob unter dem Titel "Integrated Injection Logic, a New Approach to LSI".
FR 977 301
Seit dieser Zeit ist diese neue Technologie in verschiedensten Anwendungen vielfach beschrieben worden.
Bei diesem Logikkonzept, dessen Grundschaltung ein Inverter ohne Lastwiderstände ist, ist ein lateraler PNP-Transistor
vorgesehen, der die Basis eines vertikalen NPN-Transistors
treibt. Der vertikale NPN-Transistor ist invers betrieben und kann mit Mehrfachkollektoren als logischen Ausgängen
ausgestattet werden.
Die zu dieser elementaren Schaltung gehörende Struktur ist beispielsweise in einem Artikel von N. de Troye in "ISSCC
Digest of Technical Papers 1974, Seiten 12, 13 und 14, Februar
1974, beschrieben. In diesem Artikel weist der Autor auf den Einfluß der strukturellen Anordnung hin, insbesondere
auf die Anordnung des Multikollektor-NPN-Transistors in
•bezug auf den Injektor. Diese Zusammenhänge haben Einfluß auf die auftretenden Verzogerungszexten. Ist die Basiszone
des vertikalen Transistors senkrecht zum Injektor angeordnet (Fig. 4A), so nimmt die Stromdichte in der Basis
^aufgrund des auftretenden Spannungsabfalls vom linken Kollektor zum rechten Kollektor hin ab. Das bedeutet, daß
der dem Injektor am nächsten liegende linke Kollektor als erster schaltet. Liegt andererseits die Basis parallel zum
:Injektor, so erhalten sämtliche Kollektoren des vertikalen
Transistors den gleichen Strom und schalten mit der gleichen J Geschwindigkeit.
Es ist die der Erfindung zugrunde liegende Aufgabe, unter
Verwendung der bekannten I L-Struktur logische Schaltungen anzugeben, die gegenüber den bekannten, systematisch mit
2
diesen I L-Strukturen aufgebauten logischen Schaltungen vorgegebene logische Funktionen mit verringertem Struktur- und Schaltungsaufwand auszuführen gestatten.
diesen I L-Strukturen aufgebauten logischen Schaltungen vorgegebene logische Funktionen mit verringertem Struktur- und Schaltungsaufwand auszuführen gestatten.
8098U7ÖÖÄI"
FR 977 301
I - 5 -
I Die Lösung dieser Aufgabe ist in den Ansprüchen niedergelegt
ι 2
I und besteht für eine aus mehreren I L-Strukturen aufgebaute
\integrierte logische Schaltung im wesentlichen darin, daß
ι 2
jbei mindestens zwei der I L-Strukturen das Verhältnis von
ILänge der dem Injektor gegenüberstehenden Kante der Basis des vertikalen Transistors zur Basisweite des lateralen
Transistors unterschiedlich gewählt ist, und daß der oder die Injektoren als logische Steuereingänge mitbenutzt werden.
I Zusammengefaßt kann die Erfindung folgendermaßen dargestellt
werden. Man verwendet zum Aufbau von logischen Schaltungen
2
I L-Strukturen, die unterschiedliche Schaltzeiten aufweisen.
I L-Strukturen, die unterschiedliche Schaltzeiten aufweisen.
2
ι Zu diesem Zweck kann man I L-Strukturen unterschiedlicher iTopologie vorsehen. Es zeigt sich, daß bei einem gegebenen IInjektorpotential (das Potential, das dem gleichzeitig den |Emitter des lateralen PNP-Transistors bildenden Injektor Iüber einen Widerstand zugeführt wird) die Dichte der in die Basis des vertikalen NPN-Transistors injizierten Löcher umgekehrt proportional ist der Basisweite Wn des lateralen PNP-Transistors. Diese Dichte der Löcher ist dagegen proportional der Injektionskantenlänge L0, die der Länge der dem Injektor gegenüberstehenden Kante der Basis des vertikalen NPN-Transistors entspricht. Man erhält also für den Injektionsstrom I die Beziehung:
ι Zu diesem Zweck kann man I L-Strukturen unterschiedlicher iTopologie vorsehen. Es zeigt sich, daß bei einem gegebenen IInjektorpotential (das Potential, das dem gleichzeitig den |Emitter des lateralen PNP-Transistors bildenden Injektor Iüber einen Widerstand zugeführt wird) die Dichte der in die Basis des vertikalen NPN-Transistors injizierten Löcher umgekehrt proportional ist der Basisweite Wn des lateralen PNP-Transistors. Diese Dichte der Löcher ist dagegen proportional der Injektionskantenlänge L0, die der Länge der dem Injektor gegenüberstehenden Kante der Basis des vertikalen NPN-Transistors entspricht. Man erhält also für den Injektionsstrom I die Beziehung:
C WB !
Es ist also möglich, den Injektionsstrom in Abhängigkeit ι
von der horizontalen Geometrie des lateralen PNP-Transistors J zu verändern und diese Eigenschaft bei der Steuerung logischer
Schaltungen auszunutzen. j
Legt man an den Injektor einen positiven Spannungsimpuls und setzt voraus, daß die Basen der von diesem Injektor
gesteuerten mehreren NPN-Transistoren nicht verbunden sind, 9 Q 9 S. U.
FR 977 301
- 6 so folgt der Spannungsverlauf an diesen Basen der Beziehung:
dV # fc
dt CB '
wobei Cn der Kapazität des Basis-Emitter-Überganges des
Jd
vertikalen NPN-Transistors entspricht. Es ist aber
η ν'
^ α λ .
^ α λ .
CB w\
Mit anderen Worten, je geringer die Entfernung zwischen Injektor und Basis des vertikalen NPN-Transistors ist, desto
steller ist der Spannungsanstieg. Es ist also möglich,
2
mehrere elementare invertierende I L-Grundschaltungen über einen und denselben Injektor nacheinander in gewünschter Folge anzusteuern, indem die Basisweiten der einzelnen lateralen PNP-Transistoren entsprechend eingestellt werden.
mehrere elementare invertierende I L-Grundschaltungen über einen und denselben Injektor nacheinander in gewünschter Folge anzusteuern, indem die Basisweiten der einzelnen lateralen PNP-Transistoren entsprechend eingestellt werden.
Der Injektor wirkt immer als Stromquelle, er liefert aber nicht jedem invertierenden NPN-Transistor denselben Strom.
Die Steuerzeiten sind unterschiedlich. Es eröffnet sich die 'Möglichkeit, zwei derartige I L-Strukturen, die in ihrer
,Funktion Inverter darstellen, zu einem Flip-Flop zu vereiniigen,
indem an die Kollektoren der beiden Schaltungen die Kreuzkupplungen angeschlossen werden. Die beiden Schaltungen
I enthalten laterale Transistoren mit unterschiedlicher Basisiweite
und werden über einen gemeinsamen Injektor gesteuert. !Legt man eine Spannung an den Injektor, so wird das Flip-Flop
in einen vorbestimmten Schaltzustand gesetzt. Man kann also den Injektor als Lösch- oder Einstelleingang verwenden.
Die Erfindung wird im folgenden anhand der in Zeichnungen dargestellten Ausführungsbeispiele näher erläutert.
9098U/Q94S - -
FR 977 301
I
!
Es zeigen:
Es zeigen:
ί 2
Fig. 1A die Draufsicht einer konventionellen I L-Struktur,
: die eine logische Grundschaltung in Form eines 1 Inverters mit zwei Kollektoren umfaßt,
!Fig. 1B eine Schnittansicht der in Fig. 1A gezeigten Struk-1
tür entlang der Linie BB,
Fig. 1C das Ersatzschaltbild der Struktur gemäß Fig. 1A
und 1B,
Fig. 2 die Draufsicht einer Halbleiterstruktur in Form eines Flip-Flops mit zwei Grundschaltungen, die
über ein und denselben Inverter gesteuert werden
j und erfindungsgemäß unterschiedliche Basisweiten } Wn aufweisen,
I JtS
ι Fig. 3 das elektrische Schaltbild einer entsprechenden
J bistabilen Anordnung des Eccles-Jordan-Typs,
Fig. 4A das elektrische Schaltbild eines bekannten bista-' bilen Schalters in I L-Technik,
jFign. 4B das elektrische Schaltbild eines erfindungsgemäß j
und 4C verbesserten bistabilen Schalter, !
Fig. 4D ein Diagramm der Steuerimpulse und des Ansprechverhaltens des erfindungsgemäßen bistabilen Schalters
gemäß Fig. 4C und
Fig. 5 die topologische Ausführung des erfindungsgemäßen bistabilen Schalters gemäß Fig. 4C.
FR 977 301
Zunächst sei ein konventioneller, in I L-Technik aufgebauter j
Inverter 10 näher betrachtet, wie er in Fig. 1A und 1B dar- [
gestellt ist. Wie bekannt, setzt sich dieser Inverter aus i
einem vertikalen NPN-Transistor, der mit mehreren Kollektoren j
ausgestattet sein kann und invers betrieben wird, und einem !
lateralen PNP-Transistor zusammen, der als Stromquelle wirkt. ;
Das Verfahren zur Herstellung dieser Struktur ist konven- '
tionell und umfaßt die üblichen bipolaren Porzeßschritte. !
Zusammengefaßt umfaßt das Herstellungsverfahren folgende I
Schritte: i
1. Bereitstellung eines P-dotierten Halbleitersubstrats (11) i
2. Einbringen einer vergrabenen N-dotierten Zone (12),
3. Aufwachsen einer N-dotierten Epitaxieschicht (13),
4. Eindiffusion von P -dotierten Isolationszonen (in den
Figuren nicht dargestellt),
■5. Eindiffusion von hochdotierten N -Verbindungszonen (14),
um parasitäre Ströme der Basis des vertikalen NPN-
Transistors zu vermindern, der invers betrieben wird,
'6. Eindiffusion von P-Zonen, die den im betrachteten Fall
schienenförmig ausgebildeten Injektor (15) und die
i Basis (16) des NPN-Transistors ergeben,
i Basis (16) des NPN-Transistors ergeben,
ι 7. Eindiffusion von stark dotierten, flachen N -Zonen, die
j die Kollektoren bzw. Kollektoranschlußzonen (17) bilden,
j und
8. Aufbringen der Kontakte und Leiterzüge entsprechend der
gewünschten Konfiguration.
gewünschten Konfiguration.
9098H/03ÄS
FR 977 301 ...
Der laterale PNP-Transistor setzt sich aus den Zonen P1(15), !n1(13), P2(16) und der vertikalen NPN-Transistor aus den
:Zonen N1(13), P2(16), N2(17) zusammen. Der vertikalen Transistor
wird invers betrieben. Der Emitter des PNP-Transistors dient also gleichzeitig als Injektor P1. Die Basis
jdes PNP-Transistors ist mit dem Emitter des NPN-Transistors
verschmolzen. Die Epitaxieschicht ist über die vergrabene Zone 12 und die Verbindungzone 14, die beide stark dotiert
und damit niederohmig sind, mit Massepotential verbunden. Der Kollektor des PNP-Transistors bildet gleichzeitig die
Basis des NPN-Transistors (P2). Der vertikalen NPN-Transistor ist mit zwei Kollektorzonen (17) ausgestattet. Das
elektrische Ersatzschaltbild dieser Anordnung ist in Fig. 1C auf zwei Arten dargestellt, einmal mit dem lateralen PNP-.Transistor
und dann mit einem Stromgenerator, der die Wirkungsweise
des lateralen PNP-Transistors andeutet.
Die gezeigte I L-Struktur arbeitet folgendermaßen: Der PNP-Transistor,
bestehend aus den Zonen P1 N1 P2, wirkt als Stromquelle. Der übergang P1 N1 ist in Durchlaßrichtung
vorgespannt. Von der Zone P1 wird ein Löcherstrom in die Zone N1 injiziert. Ist die Basis P2 nicht angeschlossen,
so sorgt der Löcherstrom für eine Vorspannung des Überganges P2 N1 in Durchlaßrichtung. Dadurch wird der vertikalen PNP-Transistor
in den leitenden Zustand gebracht. Der Emitter dieses Transistors liegt auf Massepotential. Ist dagegen
das Basispotential auf dem niedrigen Pegel, so werden die in die Zone P2 injizierten Löcher über den Basisanschluß
B abgeleitet. Der NPN-Transistor ist gesperrt. In Fig 1B sind die verschiedenen dabei auftretenden Ströme in Form
von Stromdichten eingetragen. Der Strom JpI ist der laterale
Löcherinjektionsstrom zwischen Injektor P1 und Basis P2 des
NPN-Transistors. Der Strom J_._. ist der Löcherstrom, der von
JrK
der Basis P2 in den Injektor rückinjiziert wird. Die Ströme JNC und JNO sind die Elektronenströme, die von Emitter N1
FR 977 301
des NPN-Transistors zum Basiskontakt. B und zu den oxidbedeckten
Teilen der Basis P 2 emittiert werden. Der Strom JpV ist der vertikale Löcherinjektionsstrom und der Strom
J ist der Elektroneninjektionsstrom in die intrinsische Basis des NPN-Transistors.
Der wichtigste Strom jedoch ist der, der durch den Injektor fließt, also der Strom I_,T c
Dieser Strom ergibt sich zu
Dieser Strom ergibt sich zu
fließt, also der Strom I_,T des lateralen PNP-Transistors.
1CI ~ 1^E JCI'
wobei A_, die Injektionsfläche darstellt. Der Wert des Stromes
J^T, der von den Strömen J_.n und J„T abhängt, ergibt sich
aus der bekannten Beziehung für den Kollektorstrom eines Transistors, dessen Basis gleichmäßig dotiert ist, nämlich:
U
a
,und damit:
; 1CI = *E q n2 =—gr- £exp ( qV/kT ) -i] (1)
I x WD WB
Dabei ist q die Elektronenladung, k die Boltzmann Konstante,
'Dn die Löcherdiffusionskonstante, N_. die Konzentration in
der Basis des PNP-Transistors (d.h. der Epitaxieschicht), Wn die elektrische Basisweite und V die Spannung über den
j Übergangsanschlüssen. Die Beziehung (1) ist anwendbar, wenn
wn < L (Löcherdiffusionslänge in der Epitaxieschicht).
B P
In einer praktischen Ausführung mit Wn = 5 pm, L = 50 -
B ρ
6o ym und einem spezifischen Widerstand der Epitaxieschicht
von etwa 1 ftcm gilt diese Beziehung. Zusätzliche Informationen
können einem Artikel " The Injection Model, a Structure Oriented Model for MTL" von H. H. Berger in "IEEE ISSC,
Vol. SC9, Oktober 1974t entnommen werden. j
fr 977 301 9098 U/094 S
i Da A_, = L0«r. ist, wobei r. die Tiefe des von den Zonen P1
und P 2 gebildeten Überganges in der Epitaxieschicht angibt, kann die Beziehung (1) auch geschrieben werden als:
; ^- l^Sii to φ -1,.^=kl. I
; Es ist also möglich, den injizierten Strom dadurch zu modi- :fizieren, daß die horizontale Geometrie der Anordnung modi-
!fiziert wird. Eine weitere wesentliche Charakteristik des
I lateralen PNP-Transistors ist die Kapazität des Emitter-
:Basis-Überganges. Die Überschuß-Löcherkonzentration dicht
! an der vom Emitter-Basis-Übergang des PNP-Transistors ge- ;bildeten Verarmungsschicht bei niedrigem Potentialen kann
durch folgende Beziehung angegeben werden:
jexp (qV/kT) -i] (3)
I 0 ^
j Diese Beziehung ergibt Aufschluß über das Verhalten des j PNP-Transistors bei einer Schaltoperation. Es gilt
Q = Ί ^ WB *Β q
Dabei ist Q die in der intrinsischen Basis des lateralen PNP-Transistors gespeicherte Ladung. Die Löcherkonzentration
ist in dieser Basis linear und am Kollektor-Basis-Übergang Null, was hinreichend bekannt ist. Die unterhalb des Injektors,
also im Gebiet der Expitaxieschicht (13) zwischen der Zone PI (15) und der vergrabenen Zone (12) gespeicherte
Ladung ist in dieser vereinfachten Darstellung nicht berücksichtigt. Es wird angenommen, daß die Injektorbreite kon-
fr 977 301 909814/0945
stant gehalten wird. Daher ist auch die mit diesen Ladungen zusammenhängende Kapazität konstant und braucht nicht berücksichtigt
zu werden. Die Kapazität C ergibt sich aus:
mit (1) ergibt sich:
1 qlp W
r Jt — UJ- 2.
ü ff 2 kT Dp
Der in den lateralen PNP-Transistor injizierte Strom steht in Abhängigkeit vom Wert der Kapazität C, die eine Funktion
des Quadrats der Basisweite des PNP-Transistors ist, früher oder später dem vertikalen NPN-Transistor zur Verfügung.
Der NPN-Transistor kann nur leitend sein, wenn die Emitter-Basiskapazität Cn aufgeladen ist.
In Fig. 2 ist nun die Draufsicht einer Struktur dargestellt, die aus zwei grundsätzlichen Invertern besteht, die dem
in Fig. 1 dargestellten Inverter ähnlich sind und bei denen die erfindungsgemäßen Maßnahmen verwirklicht sind. Die beiden
Inverter sind also mit unterschiedlichen Basisweiten W-.
ausgestattet, d.h., die Basisweite Wß1 des Inverters D1 ist
kleiner als die Basisweite Wß2 des Inverters D2. Die Basiskontakte
B1 und B2 und die Kollektorkontakte Q, Q1', Q2 und
Q2 1 vervollständigen die Anordnung. Für beide Inverter ist
'ein gemeinsamen Injektor vorgesehen. Die Einstellung der [gewünschten Basisweite für den Inverter D2 wird durch einen
!vorsprung am schienenartig verlaufenden Injektor erzielt. !Eine andere Maßnahme könnte darin bestehen, daß die Basis
im Falle des Inverters D2 gegen den Injektor hin ausgedehnt wird.
IWird an den Injektor ein positiver Spannungsimpuls angelegt
lund sind beiden Basen B1 und B2 nicht verbunden, so folgt
fr 977 301 9098 U/094δ
■ der Anstieg des Potentials an einem Kontakt B. (i = 1 oder
'■■ 2) folgende Beziehung:
dT V Cn
wobei C die Emitter-Basis-Kapazität des NPN-Transistors
bei niedrigen Spannungen bildet. In diesem Fall kann diese ; Kapazität als konstant angenommen werden, so daß gilt:
mit (1)
C ?
B W
erhält man
s * Ξς (8)
Folglich ist der Anprechverlauf im Knoten B1 schneller als im Knoten B2. Es ist also möglich, unterschiedliche Ansprechverzögerungen
zu erzielen, in denen die Basisweite der verschiedenen PNP-Transistoren variiert wird.
Die elektrische Basisweite W1-, erhält man leicht durch Auf-
1
tragen der Kurve ■=— in Abhängigkeit von V, wobei die
tragen der Kurve ■=— in Abhängigkeit von V, wobei die
1CI
1
1
Abszisse Xn für ■=— = 0 von der Weite des metallischen Basisu
xCI
kontaktes W„ abgezogen wird, also Wß = WM - xQ.
Die Basisweite W0 steht in direktem Zusammenhang mit der
Stärkung des PNP-Transistors. Die Basisweite wird so gewählt, daß die Verstärkung >^ 2 ist. Aufgrund des strukturellen
Unterschiedes erreicht man also bei gleicher Vorspannung Ep am Injektor, daß die Basis des NPN-Transistors des Inverters
D1 einen höheren Strom empfängt als die Basis des NPN-Transistors des Inverters D2. Damit ist gleichzeitig
eine kleinere Verzögerung und eine höhere SchaItgeschwin-
PR 977 301 90 98 U/09 45
digkeit verbunden. Diese Eigenschaft wird ausgenutzt, um bistabile Anordnungen des Verriegelungstyps zu verwirklichen,
die eine vereinfachte Topologie in Verbindung mit einer verringerten Anzahl von notwendigen Komponenten aufweisen.
Ähnliche Ergebnisse könnten über die Injektionskantenlänge L0 erzielt werden.
Es sei nunmehr die Fig. 3 näher betrachtet. Dort ist ein Flip-Flop dargestellt, das beispielsweise als Speicherzelle
verwendbar ist. Es setzt sich aus zwei Invertern D1 und D2 zusammen, die dadurch kreuzgekoppelt sind, daß der Ausgang
Q1' mit der Basis B2 des Inverters D2 und der Ausgang Q2'
mit der Basis B1 des Inverters D1 verbunden ist. Beide Inverter werden über einen gemeinsamen Injektor betrieben,
der an das Potential Ep angeschlossen ist. Die Basen B1 und B2 bilden die Eingänge S~ und R der Speicherzelle. Die Ausgänge
Q und Q liegen an den Anschlüssen Q1 und Q2.
Es ergibt sich folgende Wirkungsweise. Vor Zufuhr des Injektionsstromes
(Ep = OV) sind beide Inverter gesperrt, d.h., die Ausgänge Q und Q sind in einer logischen "Eins"
entsprechendem Schaltzustand. Sobald Injektionsstrom zugeführt wird (Ep = 0,7 V) wird Inverter D1 leitend (R = 0)
und zwar vor Inverter D2, und man erhält somit Q = 1. Mit
anderen Worten, sobald das Potential Ep zugeführt wird, wird die Speicherzelle in einen vorgegebenen Schaltzustand
gebracht.
Der Injektor kann also als logischer Steuereingang mitverwendet werden, über den die einzelnen Zellen innerhalb
eines logischen Blockes voreingestellt werden. Diese Flip-Flops oder Zellen können beliebiger Art sein (Master-Slave,
T, RS, D, JK). Der Injektor kann dabei entweder'als Voreinstelleingang
(Anlegen von Ep und Q=D oder als Löscheingang (Anlegen von Ep, R = Q = 0). Diese Wahlmöglichkeit
fr 977 301 909814/0945
bietet dem Fachmann die Möglichkeit, relativ komplexe Anordnungen aufzubauen.
■ In Fig. 4A ist ein konventioneller bistabiler Schalter des
Typs D dargestellt, der über das Taktsignal gesetzt wird. Eine entsprechende Anordnung ist in "Electronics", Februar
6, 1975, auf Seite 87 beschrieben. Vorgesehen sind ein Löscheingang (C), ein Voreinstelleingang (PS) sowie Takteingänge
(H) und Dateneingänge (D). Die Injektionsmittel sind in vereinfachter Weise dargestellt. Das Flip-Flop
des Typs D umfaßt drei konventionelle MTL-Flip-Flops des
Typs RS. Zwei dieser Flip-Flops, nämlich C1 und C3, werden i
über den Steuereingang G1 zum Zwecke der Voreinstellung des Flip-Flops des Typs D (Q = 1) angesteuert. Die drei : Flip-Flops werden über den Steuereingang G2 zum Zwecke : des Löschens (Q = 0) angesteuert. Sämtliche lateralen PNP-Transistoren weisen dieselben Basisweite auf. Diese bekannte Schaltung macht den Einsatz von 19 NPN-Transistoren in Form von 10 Grundschaltungen erforderlich. Ein entsprechenden Schalter ist in den Figuren 4B und 4C dargestellt, ; bei dem der Injektor erfindungsgemäß als Steuereingang verwendet wird, und zwar zur Voreinstellung (Eingang PS) und zur Löschung (Eingang C). Bei der Verwirklichung der Voreinstellfunktion (Fig. 4B) wird gegenüber der konventionellen Schaltung (Fig. 4A) die Steuerschaltung G1 weggelassen und eine Steuerschaltung in den Fällen C1 und C3 ist vom Typ D1. Bei der Verwirklichung der Löschfunktion (Fig. 4C) wird sowohl die Steuerschaltung G2 als auch eine Steuerschaltung in den Fällen B1 und C2 weggelassen. Die Zelle C3 ist vom Typ D1. Die genannten beiden Funktionen, die über den Injektor gesteuert werden, werden direkt innerhalb der Zellen durchgeführt, die den Schalten D bilden, ohne daß irgendein Steuersignal über die Steuerschaltungen G1 und G2 geführt wird. Die erfindungsgemäße Anordnung gemäß der Figuren 4B und 4C erfordert den Einsatz von lediglich acht Grundschaltungen .
über den Steuereingang G1 zum Zwecke der Voreinstellung des Flip-Flops des Typs D (Q = 1) angesteuert. Die drei : Flip-Flops werden über den Steuereingang G2 zum Zwecke : des Löschens (Q = 0) angesteuert. Sämtliche lateralen PNP-Transistoren weisen dieselben Basisweite auf. Diese bekannte Schaltung macht den Einsatz von 19 NPN-Transistoren in Form von 10 Grundschaltungen erforderlich. Ein entsprechenden Schalter ist in den Figuren 4B und 4C dargestellt, ; bei dem der Injektor erfindungsgemäß als Steuereingang verwendet wird, und zwar zur Voreinstellung (Eingang PS) und zur Löschung (Eingang C). Bei der Verwirklichung der Voreinstellfunktion (Fig. 4B) wird gegenüber der konventionellen Schaltung (Fig. 4A) die Steuerschaltung G1 weggelassen und eine Steuerschaltung in den Fällen C1 und C3 ist vom Typ D1. Bei der Verwirklichung der Löschfunktion (Fig. 4C) wird sowohl die Steuerschaltung G2 als auch eine Steuerschaltung in den Fällen B1 und C2 weggelassen. Die Zelle C3 ist vom Typ D1. Die genannten beiden Funktionen, die über den Injektor gesteuert werden, werden direkt innerhalb der Zellen durchgeführt, die den Schalten D bilden, ohne daß irgendein Steuersignal über die Steuerschaltungen G1 und G2 geführt wird. Die erfindungsgemäße Anordnung gemäß der Figuren 4B und 4C erfordert den Einsatz von lediglich acht Grundschaltungen .
FR 977 301 909814/0945
Ganz allgemein ausgedrückt lassen sich die Voreinstell- oder Löschfunktionen über den Injektor verwirklichen. Dazu
ist es lediglich nötig, eine geringfügige Veränderung in der Topologie bestimmter lateraler PNP-Transistoren vorzusehen.
Diese Veränderung wird vorzugsweise in Form von Änderungen der Basisweite vorgenommen. Einer der wesentlichen
Vorteil der erfindungsgemäßen Anordnung liegt darin, daß eine Erhöhung der Integrationsdichte erzielt wird.
Im praktischen Beispiel werden im Fall eines Flip-Flops des Typs D (Fign. 4B und 4C) durch Ausführung der Lösch- oder
Vorexnstellfunktion über den Injektor zwei Steuerschaltungen eingespart, d.h., es wird ein Platzgewinn von 10 Prozent
erzielt. Dieser Platzgewinn geht einher mit einer Vereinfachung des für die Verdrahtung der Elemente erforderlichen
Leitungsmusters.
In Fig. 4D ist ein Diagramm der Steuer- und Ansprechimpulse eines erfindungsgemäßen Flip-Flops des Typs D (Fig. 4C) dargestellt.
Es ist gezeigt, wie das Flip-Flop mittels eines positiven, dem Voreinstelleingang PS zugeführten Impulses
nacheinander in den logischen Schaltzustand (Q = 1) und durch einen dem Injektor INJ + C zueführten negativen Impuls
in den logischen Schaltzustand Null (Q = 0) gelöscht ,werden kann. Wie bereits erläutert, wird die Löschfunktion
mit dem Anstieg des negativen Impulses am Injektor ausgelöst. Dies geschieht mit einer Verzögerung τ, deren Größe
von der Höhe des Potentials am Injektor abhängt. Je höher dieses Potential ist, desto größer ist der injizierte Strom
und desto kleiner die Verzögerung τ. Es war möglich, Verzögerungen τ in der Größe zwischen 170 ns und 400 ns zu
messen.
fr 977 301 9098H/094S
; ■ - 17 -
,Die strukturelle Ausbildung der Anordnung gemäß Fig. 4C
ist in Fig. 5 dargestellt. Die Grundstrukturen sind mit dem Bezugszeichen 1 bis 8 versehen. Die Inverter 2, 6 und
,8 sind vom Typ D1 .
Eine praktische Anordnung der erfindungsgemäßen logischen
j Schaltung ist ein Analog/Digital-Umsetzer.
\Die Analog/Digital-Umsetzung kann durch Anwendung der suc-,
cessiven Approximation durchgeführt werden. Dabei sind j sequentiell arbeitende Schaltungen, also Schieberegister,
I erforderlich. Vor Umsetzung muß die Schaltung in den Aus- '. gangszustand gebracht werden. Nach Zuführung des Starti
signals sollte die Schaltung den 10000000-Zustand einnehmen, ;wenn ein Umsetzer für 8 Bits verwendet wird. In diesem
Fall steuert der Injektor die gesamte Logik des Schiebe- :registers. Durch Absenkung der Spannung Ep auf 0 Volt und
] anschließendes Anheben dieser Spannung auf 0,7 V bewirkt der Injektor die Löcherung (Q = 0) der einzelnen Zellen,
,wie sie in Fig. 4C dargestellt sind und die Voreinstellung [(Q = D bei Zellen, wie sie in Fig. 4B dargestellt sind.
! Eine vorteilhafte Anwendung der erfindungsgemäßen logischen
'Schaltungen liegt bei allen bistabilen Anordnungen, bei
I denen ein vorbestimmter Zustand bei Zufuhr einer bestimmten j Spannung eingestellt werden soll. Diese Spannung kann die
Betriebsspannung der Anordnung sein. Insbesondere eignet sich die erfindungsgemäße Schaltung als Baustein für
Speicher, Schieberegister, Zähler usw.
FR 977 301
Ö098K/094S
Leerseite
Claims (1)
- ' PATENTANSPRÜCHE2 1. Integrierte logische Schaltung mit mehreren I L-Strukturen, bestehend jeweils aus einem als Injektor ι dienenden Emitter eines lateralen Transistors, dessen Basis gleichzeitig den Kollektor und dessen Kollektor gleichzeitig die Basis eines mitintegrierten, komplementären, vertikalen und als Inverter dienenden Transistors bilden, dadurch gekennzeichnet, daß bei min-2
: destens zwei der I L-Strukturen das Verhältnis von ι Länge (Lß) der dem Injektor gegenüberstehenden Kante der Basis des vertikalen Transistors zu Basisweite (Wß)j des lateralen Transistors unterschiedlich gewählt ist und daß der oder die Injektoren als logische Steuereingänge mitbenutzt werden.;2. Integrierte logische Schaltung nach Anspruch 1, dadurch 2
gekennzeichnet, daß mehrere I L-Strukturen einen ge-I meinsamen Injektor aufweisen.ι 3. Integrierte logische Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß der gemeinsame Injektor in einzelne, ι elektrisch verbundene Injektoren unterteilt ist.Verwendung der integrierten logischen Schaltung nach Anspruch 1 bis 3 zum Aufbau eines mindestens aus zwei kreuzgekoppelten Invertern bestehenden Flip-Flops, dadurch gekennzeichnet, daß für beide die Inverter bildenden vertikalen Transistoren ein gemeinsamer Injektor bei unterschiedlicher Basisweite (Wß) vorgesehen ist.Flip-Flop nach Anspruch 4, dadurch gekennzeichnet, daß der Injektor als Voreinstelleingang bei angelegter Betriebsspannung dient.FR 977 3019098U/0948ORIQiNAL IWSPEGTPD6. Flip-Flop nach Anspruch 4, dadurch gekennzeichnet, daß der Injektor als Setz- oder Löscheingang dient.FR 977 301 §098U/094fi
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7729867A FR2404962A1 (fr) | 1977-09-28 | 1977-09-28 | Dispositif semi-conducteur du genre cellule bistable en technologie a injection de courant, commandee par l'injecteur |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2841755A1 true DE2841755A1 (de) | 1979-04-05 |
Family
ID=9196096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782841755 Withdrawn DE2841755A1 (de) | 1977-09-28 | 1978-09-26 | Integrierte logische schaltung |
Country Status (5)
Country | Link |
---|---|
US (1) | US4277701A (de) |
JP (1) | JPS5454585A (de) |
DE (1) | DE2841755A1 (de) |
FR (1) | FR2404962A1 (de) |
GB (1) | GB1600779A (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3235412A1 (de) * | 1981-09-25 | 1983-05-26 | Hitachi, Ltd., Tokyo | Integrierte halbleiterschaltungsvorrichtung und verfahren zu ihrer herstellung |
DE3637158A1 (de) * | 1986-10-31 | 1988-08-11 | Telefunken Electronic Gmbh | Kettenfoermige logikschaltung |
US4843448A (en) * | 1988-04-18 | 1989-06-27 | The United States Of America As Represented By The Secretary Of The Navy | Thin-film integrated injection logic |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4338622A (en) * | 1979-06-29 | 1982-07-06 | International Business Machines Corporation | Self-aligned semiconductor circuits and process therefor |
FR2469049A1 (fr) * | 1979-10-30 | 1981-05-08 | Ibm France | Circuit comportant au moins deux dispositifs semi-conducteurs en technologie mtl presentant des temps de montee differents et circuits logiques en derivant |
US4789884A (en) * | 1985-04-12 | 1988-12-06 | Hitachi, Ltd. | IIL circuit with PNP injector |
JPH0425821U (de) * | 1990-06-22 | 1992-03-02 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3643235A (en) * | 1968-12-30 | 1972-02-15 | Ibm | Monolithic semiconductor memory |
NL7107040A (de) * | 1971-05-22 | 1972-11-24 | ||
DE2165729C3 (de) * | 1971-12-30 | 1975-02-13 | Ibm Deutschland Gmbh, 7000 Stuttgart | Monolithische, als Lese/Schreiboder als Festwertspeicher betreibbare Speicheranordnung |
GB1494481A (en) * | 1973-12-21 | 1977-12-07 | Mullard Ltd | Electrical circuits comprising master/slave bistable arrangements |
JPS6048683B2 (ja) * | 1975-07-25 | 1985-10-29 | 株式会社日立製作所 | 物体表面状態検査方法とその検査装置 |
US4156154A (en) * | 1976-12-14 | 1979-05-22 | Tokyo Shibaura Electric Co., Ltd. | Flip-flop circuit |
US4160173A (en) * | 1976-12-14 | 1979-07-03 | Tokyo Shibaura Electric Co., Ltd. | Logic circuit with two pairs of cross-coupled nand/nor gates |
-
1977
- 1977-09-28 FR FR7729867A patent/FR2404962A1/fr active Granted
-
1978
- 1978-05-17 GB GB20083/78A patent/GB1600779A/en not_active Expired
- 1978-07-13 US US05/924,126 patent/US4277701A/en not_active Expired - Lifetime
- 1978-09-07 JP JP10919378A patent/JPS5454585A/ja active Granted
- 1978-09-26 DE DE19782841755 patent/DE2841755A1/de not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3235412A1 (de) * | 1981-09-25 | 1983-05-26 | Hitachi, Ltd., Tokyo | Integrierte halbleiterschaltungsvorrichtung und verfahren zu ihrer herstellung |
DE3637158A1 (de) * | 1986-10-31 | 1988-08-11 | Telefunken Electronic Gmbh | Kettenfoermige logikschaltung |
US4843448A (en) * | 1988-04-18 | 1989-06-27 | The United States Of America As Represented By The Secretary Of The Navy | Thin-film integrated injection logic |
Also Published As
Publication number | Publication date |
---|---|
GB1600779A (en) | 1981-10-21 |
FR2404962A1 (fr) | 1979-04-27 |
JPS5551347B2 (de) | 1980-12-23 |
JPS5454585A (en) | 1979-04-28 |
FR2404962B1 (de) | 1980-08-01 |
US4277701A (en) | 1981-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2212168C2 (de) | Monolithisch integrierte Halbleiteranordnung | |
DE2165729A1 (de) | Monolithische speicheranordnung mit latentem bitmuster | |
DE2460150C2 (de) | Monolitisch integrierbare Speicheranordnung | |
DE2356301A1 (de) | Monolithisch integrierte, binaere logische schaltung | |
DE2738678C3 (de) | Monolithisch integrierte Speicherzelle | |
DE2734539A1 (de) | Integrierte halbleiterschaltungsvorrichtung | |
DE2363089C3 (de) | Speicherzelle mit Feldeffekttransistoren | |
DE1959744A1 (de) | Monolithische Halbleiteranordnung | |
EP0000169B1 (de) | Halbleitersperrschichtkapazität in integrierter Bauweise und Bootstrap-Schaltung mit einer derartigen Halbleitersperrschichtkapazität | |
DE2142721A1 (de) | Integrierte bistabile Speicherzelle | |
DE2841755A1 (de) | Integrierte logische schaltung | |
DE2804500A1 (de) | Halbleitervorrichtung | |
DE2426447C2 (de) | Komplementäre Transistorschaltung zur Durchführung boole'scher Verknüpfungen | |
DE1589935B2 (de) | Monolithische integrierte bistabile Halbleiterkippschaltung und Anordnung mehrerer solcher Schaltungen zu einer Speichermatrix | |
DE2615553A1 (de) | Schwellenschaltung mit hysterese | |
DE2816949C3 (de) | Monolithisch integrierte Halbleiteranordnung und deren Verwendung zum Aufbau einer Speicheranordnung | |
DE2612666C2 (de) | Integrierte, invertierende logische Schaltung | |
DE2539967C2 (de) | Logikgrundschaltung | |
DE2847822A1 (de) | Integrierte halbleitervorrichtung | |
DE2740786C2 (de) | Bipolarer Tetroden-Transistor und seine Verwendung als EPROM-Element | |
DE2518847C2 (de) | Hochgeschwindigkeitszähler | |
DE2614580A1 (de) | I hoch 2 l-schaltung | |
DE2944141A1 (de) | Monolithisch integrierte speicheranordnung | |
DE2708275A1 (de) | Integriertes bauelement fuer digitalschaltungen | |
DE2802761A1 (de) | Speichereinheit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |