DE2523221C2

DE2523221C2 -

Info

Publication number: DE2523221C2
Application number: DE19752523221
Authority: DE
Inventors: Eugene Edward Junction N.Y. Us Cass
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1974-06-26
Filing date: 1975-05-26
Publication date: 1992-09-17
Also published as: CA1024661A; GB1513893A; IT1038108B; ES438666A1; CH583970A5; FR2276693A1; FR2276693B1; JPS5125085A; JPS5989435A; DE2523221A1; JPS5753984B2

Description

Die Erfindung betrifft eine planare hochintegrierte Halbleiterschaltung mit den Merkmalen des Oberbegriffs des Anspruchs 1. Eine derartige Halbleiterschaltung ist aus der US 38 08 475 bekannt.

Mit der ständig zunehmenden Mikrominiaturisierung integrierter Schaltungen und der sich dabei ergebenden zunehmenden Schaltkreisdichte in hochintegrierten Schaltungen wird die Anordnung eines Metallisierungsmusters für die Verbindung zwischen den Zellen, für die Verbindung innerhalb der Zellen und für die Spannungsversorgung der Zellen zunehmend schwieriger.

In dieser Technik wird es als besonders wünschenswert angesehen, möglichst wenige durch Isolierschichten voneinander getrennte Metallisierungsebenen zu benutzen. Ferner ist es in hohem Maße erwünscht, derartige integrierte Schaltungen und ihre Bauelemente sowie die verschiedenen Ebenen der Metallisierung so auszulegen, daß sowohl die Entwurfsautomatisierung als auch der rechnerunterstützte Entwurf von integrierten Schaltungen erleichtert wird.

Es ist bekannt, integrierte Halbleiterschaltungen als symmetrische Strukturen auszubilden. Es kann sich dabei um eine Symmetrie in Spalten- und Zeilenrichtung handeln, die auch in einer Wiederholung der gleichen Struktur in beiden Richtungen bestehen kann (IEEE Journal of Solid-State Circuits, Vol. SC-4, Nr. 5, Oktober 1969, Seiten 271 bis 279) oder auch um eine spiegelbildliche Symmetrie in bezug auf eine parallel zu einer der Koordinatenrichtungen verlaufende Spiegellinie (IEEE Journal of Solid-State Circuits, Vol. SC-8, Nr. 5, Oktober 1973, Seiten 324 bis 326).

Es ist ferner bekannt, aus Gruppen von Halbleiterbauelementen bestehende Schaltkreiszellen (Makros) als symmetrische Strukturen auszubilden, deren Eingangs- und Ausgangs-Anschlußknotenpunkte wenigstens zum Teil an den Rändern der Zellen angeordnet sind (US 38 08 475). Bei dieser gattungsbildenden Anordnung dienen zwei Metallisierungsebenen zur Herstellung der Verbindungen zwischen den Zellen und zwischen den Halbleiterbauelementen innerhalb einer Zelle, die in bezug auf eine Spiegellinie symmetrisch zueinander angeordnet sind. Hierzu verlaufen in der ersten Metallisierungsebene Sammelleitungen zur Spannungsversorgung parallel zueinander zwischen den Zellenflächen sowie am Rand des Halbleitersubstrats. In der zweiten Metallisierungsebene verlaufen Spannungsversorgungsleitungen orthogonal zu denen der ersten Metallisierungsebene ebenfalls parallel zueinander einerseits in den Randbereichen zwischen den Zellen und andererseits über dem Zentrum der Zellen. Bei dieser Anordnung wird in erheblichem Maße Platz zwischen den Zellen für die Versorgungsleitungen benötigt, wodurch einem dichten Schaltungsaufbau Grenzen gesetzt sind. Zum anderen wird ein Teil des Platzes über den Zellen ebenfalls von den Versorgungsleitungen eingenommen, so daß er für die Verbindungsleitungen nicht zur Verfügung steht.

Es ist bei integrierten Halbleiterschaltungen auch bekannt, Blöcke von Bauelementen in Abständen voneinander auf dem Halbleitersubstrat anzuordnen und durch die so entstandenen Zwischenräume Versorgungsleitungen zu führen (DE-OS 17 89 138).

Aufgabe der Erfindung ist es, eine Anordnung anzugeben, die unter Ausnutzung des letztgenannten Prinzips bei einem sehr gedrängten Zellenaufbau bei Verwendung von zwei Metallisierungsebenen genügend Platz für die Versorgungsleitungen und Verbindungsleitungen innerhalb und zwischen den Zellen aufweist. Hierbei soll insbesondere in der ersten Metallisierungsebene Raum für vielfältige Verbindungen zwischen den Bauelementen innerhalb einer jeden Zelle verfügbar bleiben. Diese Aufgabe wird durch die in Anspruch 1 gekennzeichneten Merkmale gelöst.

Nachfolgend wird ein Ausführungsbeispiel der Erfindung anhand von Zeichnungen erläutert. Dabei zeigt

Fig. 1 schematisch eine Draufsicht auf ein Halbleitersubstrat ohne Metallisierung zur Darstellung der Anordnung der mehrfach vorhandenen Zellen gemäß einer Ausführungsform der Erfindung,

Fig. 2 eine genauere Darstellung eines aus Zellen bestehenden Blocks in Fig. 1, wiederum ohne Metallisierung zur Darstellung der einzelnen Bereiche in dem Substrat, in dem die Transistoren und Widerstände der Schaltung gebildet sind,

Fig. 2A eine Draufsicht auf einen Teil einer ersten Metallisierungsebene, die oberhalb des in Fig. 2 dargestellten Blocks angeordnet ist und zunächst der elektrischen Verbindung innerhalb der Zellen und zur Spannungsversorgung längs einer Versorgungsleitung dient, die längs der Trennfläche der im Block paarweise angeordneten Zellen verläuft,

Fig. 3 eine Draufsicht eines Zellenpaars in dem in Fig. 2 gezeigten Block, wo die besondere Anordnung der Transistoren und Widerstände und der Metallisierung in der ersten Ebene oberhalb der Zelle noch besser zu erkennen ist,

Fig. 3A schematisch eine Schnittansicht längs der Linie 3A-3A in Fig. 3,

Fig. 4A eine Draufsicht auf eine Maske für die erste Ebene der Metallisierung für die in Fig. 1 gezeigte Struktur eines Halbleiterplättchens (die in Fig. 2A gezeigte Metallisierung ist eine Vergrößerung eines Ausschnitts der in Fig. 4A dargestellten Metallisierung),

Fig. 4B eine Draufsicht auf eine Maske zur Bildung der durch eine Isolierschicht hindurch herzustellenden durchgehenden Bohrungen für eine Verbindung zwischen der ersten Ebene der Metallisierung und der in Fig. 4C gezeigten zweiten Ebene der Metallisierung,

Fig. 4C eine Draufsicht auf die Maske für die zweite Ebene der Metallisierung,

Fig. 4D eine Draufsicht auf die Maske zur Herstellung der durchgehenden Bohrungen für eine Verbindung der zweiten Ebene des Metallisierungsmusters gemäß Fig. 4C mit einer obersten Ebene der Metallisierung in Fig. 4E,

Fig. 4E eine Draufsicht auf das oberste Metallisierungsmuster,

Fig. 5A-5I schematisch Querschnittsansichten eines Teils des Querschnittes in Fig. 3A zur Erläuterung eines Verfahrens zum Herstellen eines mit einer integrierten Schaltung versehenen Halbleiterplättchens gemäß der Erfindung.

Es soll nun eine Ausführungsform der vorliegenden Erfindung beschrieben werden. Da die Erfindung im wesentlichen in der strukturellen Anordnung einer hochintegrierten Schaltung in Kombination mit der Anordnung der Metallisierung oder dem Layout der Metallisierung statt in besonderen Herstellungsverfahren zur Bildung integrierter Schaltungen oder isolierter Metallisierungsmuster liegt, werden die einzelnen Verfahren zur Bildung integrierter Schaltungen und der verschiedenen Metallisierungsebenen nicht bis in die letzte Einzelheit beschrieben. Falls nicht anders angegeben, kann angenommen werden, daß übliche photolithographische Herstellungsverfahren mit Diffusion oder Ionenimplantation zur Bildung der einzelnen Bauelemente einer integrierten Schaltung verwendet werden und daß für die Herstellung der Isolierschichten für die Metallisierung einschließlich einer mehrschichtigen Metallisierung Verfahren benutzt werden, die heute allgemein üblich sind. Ein eine integrierte Schaltung enthaltendes Halbleiterplättchen kann beispielsweise durch ein Verfahren hergestellt werden, wie es unter anderem in den US-Patentschriften 35 39 876 oder 36 56 028 beschrieben ist. Ferner lassen sich die in den US- Patentschriften 35 58 992 und 37 25 743 sowie 35 39 876 beschriebenen Verfahren zur Herstellung der verschiedenen Metallisierungsebenen, der isolierenden Schichten zur Trennung der Metallisierungsebenen und der durchgehenden Bohrungen oder Öffnungen in den Isolierschichten verwenden, über die die verschiedenen Ebenen der Metallisierung elektrisch miteinander verbunden werden können.

In Fig. 1 ist schematisch eine Draufsicht einer Anordnung der einzelnen Schaltkreiszellen in einem eine hochintegrierte Schaltung enthaltenden Halbleiterplättchen 10 dargestellt. Die einzelnen Zellen 11 sind in einer Zeile in X-Richtung und in einer Spalte in Y-Richtung angeordnet. Jede der Zellen 11 enthält eine ausreichende Anzahl von Transistoren und Widerständen, die durch die noch zu beschreibende, der Verbindung innerhalb der Zellen dienende Metallisierung, eine ausgewählte Art eines logischen Schaltkreises bilden. In der vorliegenden Ausführungsform ist die ausgewählte logische Schaltung, deren Schaltbild in Fig. 9 gezeigt ist, eine T²L-Schaltung mit einer Schottky-Sperrschicht-Diode als Haltediode. Die Schaltung und die jede Zelle bildenden Transistor- und Widerstandsbereiche werden anschließend im Zusammenhang mit der Fig. 3 im einzelnen beschrieben. Fig. 3 ist eine vergrößerte Draufsicht, die zwei benachbarte Schaltkreiszellen zeigt.

In Fig. 1 sind die einzelnen Zellen zu Blocks 12 zusam mengefaßt, wobei jeder Block in Y-Richtung zwei Zellen und in X-Richtung vier Zellen enthält. Die Anordnung der einzelnen Bauelemente und der die Bauelemente bildenden Bereiche für einen typischen Block der Zellen 11 ist in Fig. 2 im einzelnen dargestellt. Somit stellt also Fig. 3 eine noch genauere Ansicht eines Zellenpaares im Block 12 in Fig. 2 dar.

In bezug auf die Fig. 1 und 2 sei angemerkt, daß in der Anordnung keine der Zellen 11 einen symmetrischen Aufbau hat. Vielmehr ist der Aufbau der einzelnen Zellen in der Weise vorgenommen, daß die Zelle eine erste Konfiguration 13 auf einer Seite der Zelle und eine zweite Konfiguration 14 auf der gegenüberliegenden Seite der Zelle aufweist. Die Zellen in X-Richtung sind so angeordnet, daß die Kon figurationen 14 symmetrisch zu einer Spiegellinie 15 ein ander gegenüberliegen, die im folgenden Trennfläche 15 genannt wird, während die Konfigurationen 13 aneinander längs der in X-Richtung verlaufenden, kanalartig aus geführten Zwischenräumen 16 gegenüberliegen, die im fol genden Trennflächen 16 genannt werden.

Für eine schematische Darstellung sind die verschiedenen Konfigurationen in jeder Zelle in Fig. 1 durch das Sym bol dargestellt, das in verschiedenen Zellen einge zeichnet ist. Demgemäß hat jede Zelle 13 eine erste Kon figuration auf einer Seite der Zelle, die durch die bei den Linien des Symbols dargestellt sind und eine zwei te Konfiguration 14, die durch die waagrechte einzelne Li nie in dem Symbol dargestellt ist. Bei dieser Anordnung der Zellen, bei der die Seiten 13 einander gegenüberlie gen, und die Seiten 14 ebenfalls sich gegenüberliegen, wird die Herstellung der Metallisierung für die Span nungsversorgung, für die Zusammenschaltung innerhalb der einzelnen Zellen und für die Verbindungsleitungen zwischen Gruppen von Zellen wesentlich erleichtert. Daher kann eine einzige Ebene einer Metallisierung vorgesehen werden, die im vorliegenden Fall die erste Ebene der Metallisierung ist, und so angeordnet werden, daß sie im wesentlichen al le waagrechten Leitungszüge enthält, die eine Verbindung zwischen den Zellen in X-Richtung und die Spannungsversor gungsleitungen für die Spannung V_cc (erste Betriebsspannung) für die Zellen in X- Richtung und außerdem noch ausreichend Raum auf der Metal lisierungsebene aufweist, so daß im wesentlichen alle in nerhalb einer Zelle herzustellenden Verbindungen durch die se Metallisierungsebene gebildet werden können.

Die Anordnung der ersten Metallisierungsebene wird besser verständlich aus Fig. 4A, in der die Maske für die Her stellung des Metallisierungsmusters der ersten Ebene ge zeigt ist. Alle in dieser Fig. 4A dargestellten schwarzen Bereiche stellen eine Metallisierung dar. Die Metallisie rung in Fig. 4A entspricht der Anordnung auf dem Halblei terplättchen in Fig. 1A. Die in Fig. 4A gezeigte Metalli sierung soll dabei als genau über der in Fig. 1 gezeigten Anordnung der einzelnen Zellen ausgerichtet liegend ge dacht werden. Um dies zu erleichtern, sind die waagrech ten Trennflächen 15 und 16 in Fig. 4A gestrichelt einge zeichnet. Die horizontale Metallisierung für die Span nungszuführung (erste Betriebsspannung) und die metallische Verbindung zwischen den Zellen wird durch die relativ langen Leitungszüge in Fig. 4A in X-Richtung dargestellt, während die der Verbin dung innerhalb der Zellen dienende Metallisierung als ein zelne Gruppen von Verbindungsleitungen 17 zu erkennen ist. Die Verbindungsleitungen 17 stellen beispielsweise die Me tallisierung für eine Verbindung innerhalb einer einzigen Zelle dar. Eine genauere Darstellung einer der Verbindung innerhalb der Zelle dienende Metallisierung kann aus Fig. 2A entnommen werden, die den Teil des Metallisierungsmusters der ersten Ebene in Fig. 4A darstellt, welcher über dem Zel lenblock von Fig. 2 liegt. In Fig. 2A ist das der Verbindung innerhalb einer Zelle für eine einzelne Zelle dienende Me tallisierungsmuster von einer Umrandung umgeben und mit 17 bezeichnet.

Betrachtet man die Fig. 1 und 4A, so erkennt man, daß die waagrechten Leitungszüge der Metallisierung in Gruppen an geordnet sind und längs der Trennflächen 15 und 16 zwischen den Zeilen von Zellen in waagrechter Richtung verlaufen. Bei den Trennflächen 15, bei denen benachbarte Zellen unmittel bar aneinanderstoßen, bestehen die oberhalb der Trennfläche verlaufenden Gruppen jeweils aus einer einzelnen waagrechten Leitung 18, die der Spannungsversorgung der in Reihen längs der Trennfläche liegenden Zellen mit der Spannung V_cc dient und im folgenden als Sammelleitung 18 bezeichnet wird. An den Trennflächen 16, wo andererseits benachbarte oder sich gegenüberliegende Zellen einen Abstand voneinander aufweisen, sind die in der ersten Metallisierungsebene in Fig. 4A gezeig ten Verdrahtungskanäle breiter und die oberhalb der Trennflä chen 16 liegenden Gruppen von Verbindungsleitungen 19 können bis zu acht parallele Leitungszüge in X-Richtung enthalten. Die Verbindungsleitungen 19, die im folgenden auch als Lei tungsgruppen 19 bezeichnet sind, stellen im wesentlichen alle Verbindungen zwischen den Zellen in den Zeilen in X-Richtung her.

Man erkennt, daß durch die Gruppierung der in waagrechter Rich tung verlaufender Leitungen oberhalb der Trennflächen der aus Zellen gebildeten Reihen in X-Richtung und durch Anordnung der Zellen derart, daß jede zweite Zeile die entgegengesetzte Ausrichtung aufweist, so daß die einander unmittelbar be nachbarten Zellen zueinander spiegelbildlich liegen, ein aus reichender Zwischenraum zwischen den Gruppen der Leitungen besteht, so daß dort die gesamte, selbst für komplexe Verbin dungen innerhalb der Zelle erforderliche Metallisierung in der gleichen Metallisierungsebene untergebracht werden kann.

Es sei ferner darauf verwiesen, daß die neue strukturelle Anordnung beim Entwurf solcher integrierter Schaltungen eine hohe Flexibilität beim Aufbau dieser Metallisierungs schicht gibt. Wegen der spiegelbildlichen Anordnung der Zellen zueinander können die einzelnen Zellen so ausgerich tet sein, daß diejenigen Zellenseiten, die die meisten Ein gabe/Ausgabeknotenpunkte aufweisen, sich nur jeweils an je der zweiten Trennfläche gegenüberliegen, während die ande ren Trennflächen gegenüber von solchen Seiten der Zellen liegen, die relativ wenige oder sogar keine Eingangs/ Ausgangsknotenpunkte aufweisen. In der in Fig. 4A gezeigten Anordnung sind beispielsweise die Zellen so angeordnet, daß diejenigen Seiten der Zellen, an denen die meisten Eingangs/ Ausgangsanschlüsse hergestellt werden müssen, der Trennlinie oder Trennfläche 16 benachbart sind, während diejenigen Sei ten der Zellen, die relativ wenige Eingabe/Ausgabeanschlüsse aufweisen, in Richtung auf die Trennfläche 15 ausgerichtet sind.

Indem man zwischen den einzelnen Schaltkreiszellen bei jeder zweiten Trennfläche 16 einen Zwischenraum vorsieht, läßt sich die sehr dichte waagrechte Verdrahtung 19 über der Trennflä che 16 vorsehen, wodurch jede Schwierigkeit einer Überlappung mit den in Gruppen angeordneten Metallisierungen 17 für die Verdrahtung innerhalb der Zellen vermieden wird. Diese An ordnung der Metallisierung ist besonders deutlich aus Fig. 2A zu erkennen.

Die dargestellte Anordnung schafft nicht nur ausreichend Raum für die elektrische Verbindung innerhalb der Zellen in der gleichen Metallisierungsebene, wie die waagrechten Verbin dungsleitungen zwischen den Zellen, sondern erleichtert auch den Entwurf und die Ausführung von Metallisierungsmustern durch voll automatische oder rechnergesteuerte Entwurfsverfahren. Diese Verfahren erfordern in der Metallisierungsebene Kanäle für Ver bindungen zwischen den Zellen und für die Spannungszufuhr, wo bei diese Kanäle von anderen Metallisierungen, wie z. B. den Verbindungen innerhalb einer Zelle frei sein müssen. Ferner benötigen solche Verfahren Metallisierungskanäle, die wahlwei se so ausgeführt werden können, daß sie eine ausgewählte Anzahl paralleler Leitungen in jedem Kanal unterzubringen gestatten.

Bisher wurden die verschiedenen Vorteile der Zellenanordnung in einer orthogonalen Richtung beschrieben; die weiteren Vorteile werden dadurch erzielt, daß man die Zellen nicht nur in Zeilen, sondern auch in der anderen orthogonalen Richtung, d. h. in Spalten anordnet. Wie man beispielsweise aus den Fig. 1 und 2 erkennt, hat jede der Zellen in den Spalten in Y-Richtung eine Konfiguration 20 auf einer Seite der Zelle und eine entgegengesetzte Konfiguration 21 auf der anderen Sei te der Zelle. Werden die Spalten in Y-Richtung derart angeord net, daß die Zellen in den Spalten eine miteinander abwechseln de Ausgestaltung oder Konfiguration aufweisen, dann ergibt sich, daß die Seiten der Zellen mit der Konfiguration 21 ein ander gegenüberliegen, während die Seiten der Zellen mit der Konfiguration 20 einander an jeder zweiten Trennfläche der senkrechten Spalten gegenüberliegen. Dies wird wiederum durch die Richtung des Symbols in Fig. 1 dargestellt.

Wie aus Fig. 1 zu erkennen, sind die einzelnen Spalten in Y- Richtung in der Weise angeordnet, daß an jeder fünften Trenn fläche die senkrecht verlaufenden Spalten voneinander durch einen Zwischenraum getrennt sind, der im folgenden auch als Trennfläche 22 bezeichnet wird.

Die in Fig. 1 gezeigte Ausführungsform der Erfindung weist eine erste Ebene einer Metallisierung auf, wie sie Fig. 4A zeigt, und außerdem eine zweite Ebene der Metallisierung mit einem Metallisierungsmuster, das der in Fig. 4C gezeigten Maske für die zweite Ebene der Metallisierung entspricht. Die dunklen Flächen stellen dabei die Metallisierungsleitungen dar. Die zweite Ebene des Metallisierungsmusters wird selek tiv mit der ersten Ebene des Metallisierungsmusters der Fig. 4A über eine Anzahl in der Maske gemäß Fig. 4B dargestellten durchgehenden Bohrungen leitend verbunden.

Zu diesem Zeitpunkt soll darauf hingewiesen werden, daß die Metallisierungsschichten, wie auch die zwischen den Metalli sierungsschichten liegenden Isolierschichten und die durch gehenden Bohrungen in den trennenden Isolierschichten gemäß üblicher Verfahren für den Aufbau mehrschichtiger Metalli sierungen hergestellt werden können, wie sie beispielsweise in den US-Patentschriften 35 58 992, 37 25 743 oder 35 39 876 beschrieben sind. Isolierschichten können dabei aus belie bigen handelsüblichen Materialien, wie z. B. Siliciumdioxid oder Siliciumnitrid bestehen und die Metallisierung kann in übli cher Weise als Dünnfilmmetallisierung aufgebaut sein, wie sie beispielsweise in integrierten Schaltungen allgemein verwen det werden und aus Aluminium, Chrom, Palladium oder mit Kupfer dotiertem Aluminium bestehen.

Wie man beispielsweise aus der in Fig. 4C dargestellten zwei ten Ebene der Metallisierung erkennt, liegen die der Vertei lung der Spannungsversorgung V_cc (erste Betriebsspannung) dienenden Versorgungsleitun gen 23 über den Trennflächen 22. Die zwischen den Versorgungs leitungen 23 liegende Metallisierung enthält die zwei Versorgungslei tungen 24 für die senkrechte Verteilung der Spannungsversor gung V_bb (zweite Betriebsspannung) und Versorgungsleitungen 25 für die senkrechte Ver teilung der Spannungsversorgung V_ee. Die Versorgungsleitungen 23, 24, 25 werden im folgenden Sammelleitungen 23, 24, 25 ge nannt. Weiterhin enthält das Metallisierungsmuster eine Anzahl paralleler Verbindungsleitungen 26 in Y-Richtung, die eine Querverbindung zwischen den Reihen der Schaltkreiszellen in Y-Richtung herstellen. Außer der Querverbindung in Y-Richtung dienen die Leitungen 26 auch noch zur Querverbindung oder Überkreuzung von einer oder mehrerer Leitungen in einer gegebenen Gruppe 19 in der ersten Metallisierungsebene der Fig. 4A. Wenn man beispielsweise unter Bezugnahme auf die Fig. 4A und 4C die Zelle 27 mit der Leitung 28 in der Gruppe 19′ verbinden wollte, müßten die Leitungen 29 und 30 überquert werden. In diesem Falle müßte eine zweite Metallisierungsebene in Y-Richtung benutzt werden, um eine Verbindung vom Schaltkreis 27 nach der Leitung 28 herzustellen und dabei die Leitungen 29 und 30 zu überqueren. Dies würde beispielsweise lediglich dadurch erreicht werden, daß man von dem geeigneten Knotenpunkt in der Metalli sierung der Schaltung 27 durch die dazwischenliegende Isolier schicht eine durchgehende Bohrung nach einer in Y-Richtung in Fig. 4C verlaufenden Leitung, beispielsweise dem Segment 31 in Fig. 4C, herstellt, das die Leitungen 29 und 30 überkreuzen und in einer durchgehenden Bohrung endigen würde, die sich wiederum durch die Isolierschicht nach der Leitung 28 in der ersten Ebene der Metallisierung zurückerstreckt.

Bevor die Spannungsversorgungsschaltung mit der ersten und zwei ten Ebene der Metallisierung sowie auch die Spannungsversor gungsanschlüsse in der in Fig. 4E dargestellten Ebene der Me tallisierung besprochen werden, sollen einige weitere Einzel heiten über die Anordnung der Transistoren und Widerstände in den Zellen 11 der Fig. 1 und über deren Herstellung gegeben werden. In Fig. 3 ist im einzelnen eine Ansicht zweier solcher Zellen mit gemeinsam benutzten Widerständen dargestellt, wobei jede der Zellen aus zwei Transistoren T1 und T2 und drei Widerständen R1, R2 und R3 besteht. Die Widerstände R1, R2 und R3 sind jeweils die unteren Hälften der gemeinsamen, mit der anderen Zelle in dem Paar benutzten Widerstandsbereiche, die mit R′1, R′2 und R′3 bezeichnet sind. Der Transistor T1 ist ein Vieremitter-Transistor mit N+-leitenden Bereichen 33, 34 35 und 36, die als Emitterzonen dienen. Der Transistor T1 ent hält ferner zwei P-leitende Basisbereiche 37 und 38, die durch eine Metallisierung 81 miteinander leitend verbunden sind, so daß der Transistor T1 eine gemeinsame Basis aufweist. Die Tansistoren haben weiterhin eine gemeinsame N-leitende Kollektorzone 40, die alle über einem N+-leitenden Subkollek tor 41 gebildet sind.

Der Transistor T2 besteht aus einer P-leitenden Basiszone 42, einer N-leitenden Kollektorzone 43 und einer N+-leitenden Emitterzone, die alle über einer N+-leitenden Subkollektorzone 45 gebildet sind.

Die hier dargestellte Metallisierung und die nach dieser Me tallisierung führenden Kontaktbohrungen werden noch im einzel nen beschrieben.

Einen Querschnitt des in Fig. 3 gezeigten Aufbaus längs der Linie 3A-3A zeigt Fig. 3A. Ein Verfahren zur Herstellung eines solchen, in Fig. 3A gezeigten Aufbaus wird nunmehr anhand der Fig. 5A bis 5I beschrieben. Der Einfachheit halber soll nur die linke Hälfte des in Fig. 3A gezeigten Aufbaus anhand des Herstellungsverfahrens der Fig. 5A bis 5I besprochen werden. Bei der Beschreibung des verwendeten Herstellungsverfahrens werden die Verfahrensschritte nur kurz angegeben, da diese Ver fahren allgemein bekannt sind. Eine genauere Beschreibung jedes einzelnen Verfahrensschrittes ist beispielsweise den US-Patent schriften 35 39 876 oder 36 56 028 zu entnehmen.

In einem Halbleiterplättchen 50 aus P-leitendem Material, bei spielsweise in einem Siliciumsubstrat mit einem spezifischen Widerstand von 10 Ohm/cm wird eine N+-leitende Zone 51, die als Subkollektor dienen soll, durch übliche photolithographi sche Maskenverfahren und Diffusion oder Ionenimplantation mit einem Störelement, wie z. B. Phosphor, hergestellt, wie dies in der US-Patentschrift 35 39 876 beschrieben ist. Die N+-leitende Zone hat ein C_O von etwa 10²¹ Atomen/cm³. Anschlie ßend wird durch ein ähnliches Verfahren eine P+-leitende Zone 52 hergestellt, die als Teil eines Isolierbereichs dienen soll (Fig. 5B). Das den Leitfähigkeitstyp bestimmende Störele ment in der Zone 12 ist vorzugsweise Bor mit einem C_O von 5×10¹⁹ Atomen/cm³.

Gemäß Fig. 5C wird dann auf dem Substrat 50 eine N-leitende epitaxiale Schicht 53 mit einer maximalen Störelementkonzen tration von 10¹⁸ Atomen/cm³ aufgebracht. Diese Schicht wird durch übliche epitaxiale Niederschlagsverfahren bei einer Tempe ratur in der Größenordnung von zwischen 950°C und 1150°C über eine Dauer von 17 min aufgebracht. Während des Niederschlags der epitaxialen Schicht 53 findet aus den Zonen 51 und 52 eine teilweise Ausdiffusion in die epitaxiale Schicht statt. Die epitaxiale Schicht hat eine Dicke von etwa 2 Mikron. Diese Schicht kann beispielsweise mit einer Vorrichtung und einem Verfahren hergestellt werden, wie es in der US-Patentschrift 34 24 629 beschrieben ist. Anschließend werden gemäß Fig. 5D unter Verwendung der gleichen Verfahren wie bei der Bildung der Zonen 52 P+-leitende Zonen 54 mit denselben Zusammen setzungen und Konzentrationen wie die Zonen 52 auf der Ober fläche der epitaxialen Schicht 53 gebildet. Während der Bildung der Zonen 54 finden aus den Zonen 52 eine Ausdiffusion in Kontakt mit den Zonen 54 statt, so daß die Zonen 52 und 54 eine durchgehende P+-Isolationsschicht bilden, die sich von der Ober fläche der Epitaxialschicht 53 bis in das Substrat 50 hinein erstreckt.

Anschließend werden entsprechend Fig. 5E unter Verwendung üblicher photolithographischer Herstellungsverfahren N+-leiten de Zonen 55 und 56 gleichzeitig unter Verwendung eines phos phorhaltigen Dotierungsstoffes mit einem C_O von 10²¹ Atomen/cm³ gebildet. Die Zone 55 bildet einen von der Oberfläche der epitaxialen Schicht 53 nach dem Subkollektor 51 durchgehenden Kontakt, während die Zone 56 einen der Widerstände, beispiels weise R2 bildet. Anschließend wird gemäß Fig. 5F, wiederum mit üblichen photolithographischen Masken und Herstellungsver fahren, wie sie beispielsweise in der US-Patentschrift 35 39 876 beschrieben sind, eine P-leitende Basiszone 57 unter Verwendung von Bor als Dotierungsstoff gebildet. Die Zone 57 hat ein C_O von 5×10¹⁹ Atomen/cm³.

Gemäß Fig. 5G wird nunmehr die epitaxiale Schicht 53 mit einer aus drei Schichten bestehenden Überzugsschicht überzogen. Dieser Überzug besteht aus einer untenliegenden Schicht 58 aus Sili ciumdioxid, die durch übliche thermische Oxidation hergestellt wurde und eine Dicke von etwa 150 nm aufweist, aus einer da zwischenliegenden Schicht 59 aus Siliciumnitrid, die durch chemischen Niederschlag aus der Dampfphase hergestellt wurde und eine Dicke von etwa 800 nm aufweist und einer obenliegen den Schicht 60 aus Siliciumdioxid, das ebenfalls durch chemi schen Niederschlag aus der Dampfphase erzeugt ist, mit einer Dicke von 500 bis 100 nm.

Gemäß Fig. 5H werden nunmehr in der Schicht 60 Öffnungen ange bracht, die mit allen Kontaktöffnungen zusammenfallen, die durch die zusammengesetzte Passivierungsschicht nach den ver schiedenen Zonen in der Epitaxialschicht 53 hergestellt werden sollen. Diese Öffnungen enthalten einen Emitterkontakt 61, einen Basiskontakt 62, einen Kollektorkontakt 63 und Wider standskontakte 64 und 65. Die Öffnungen in der Siliciumdioxid schicht 60 werden durch übliche photolithographische Masken und Ätzverfahren mit einem für Siliciumdioxid geeigneten Ätzmittel, wie z. B. Flußsäure, hergestellt. Beim Ätzen dieser Öffnungen wird die Siliciumnitridschicht 59, die gegen Fluß säure relativ resistent ist, nicht angeätzt und wirkt als Sperrschicht.

Anschließend werden mit den bekannten photolithographischen Ätz- und Maskenverfahren die Öffnungen 61, 63, 64 und 65 ge ätzt, bis sie sich durch die Schichten 58 und 59 nach der Oberfläche der Epitaxialschicht 53 in Fig. 5I erstrecken. Nur die Öffnung für den Basiskontakt 62 bleibt durch die Schichten 58 und 59 blockiert. Das Ätzen dieser Öffnungen wird in der Weise durchgeführt, daß man zunächst ein Ätzmittel für die Si liciumnitridschicht 59, wie z. B. heiße Phosphorsäure zum Frei legen der Oberfläche der Schicht 58 in den Öffnungen benutzt, worauf anschließend die Öffnungen unter Verwendung eines für Siliciumdioxid geeigneten Ätzmittels, wie z. B. Flußsäure weiter durch die Schicht 59 hindurchgeätzt werden. Anschließend werden mit üblichen Diffusionsverfahren durch Einführen eines Störelementes, wie z. B. Arsen durch die Öffnungen 61, 63, 64 und 65 eine N+-leitende Emitterzone 35, ein N+-leitender Kol lektorkontakt 67 und N+-leitende Widerstands-Kontaktzonen 68 und 69 gebildet. Diese N+-leitenden Zonen, die alle gleichzei tig gebildet werden, haben ein C_O von 10²¹ Atomen/cm³. Nach Einführen dieser N+-leitenden Bereiche wird die Öffnung für den Basiskontakt 62 durch die Schichten 58 und 59 hindurchge ätzt, so daß sie sich bis in die Basiszone 57 hinein erstreckt. Zu diesem Zeitpunkt sind alle Kontaktöffnungen nach dem Sub strat offen.

Anschließend wird eine erste Ebene einer Metallisierung über dem in Fig. 5I gezeigten Aufbau aufgebracht, und es wird dabei die erste Ebene eines Metallisierungsmusters gemäß Fig. 4A über der gesamten Struktur durch photolithographische Ätzver fahren aufgebracht, wie sie beispielsweise in der US-Patent schrift 35 39 876 beschrieben sind. Für eine Struktur gemäß Fig. 5I mit der ersten Ebene der Metallisierung sollte erneut auf Fig. 3A verwiesen werden, in der das Metallisierungsmuster 70 in den verschiedenen Kontaktöffnungen niedergeschlagen ist. Das Metallisierungsmuster 70 läßt sich aus Aluminium oder mit Kupfer dotiertem Aluminium, d. h. einem einer Aluminiumlegie rung, die weniger als 5% Kupfer enthält, herstellen. Eine aus Isoliermaterial bestehende Schicht 71 wird über dieser ersten Ebene der Metallisierung aufgebracht. Die Schicht 71 kann bei spielsweise aus einem chemisch aus der Dampfphase niederge schlagenen Siliciumdioxid bestehen. Für eine Verbindung von der ersten Metallisierungsschicht 70 nach der zweiten Ebene der Metallisierung gemäß Fig. 4C müssen durch die Isolierschicht 71 unter Benutzung üblicher, zuvor beschriebener Verfahren, durchgehende Bohrungen hergestellt werden.

Die in Fig. 3A im Querschnitt und in Draufsicht mit einer er sten Ebene der Metallisierung dargestellte Zelle ist so aufge baut, wie dies in Fig. 9 dargestellt ist. Die in Fig. 9 gezeigte logische Schaltung ist eine T²L-Schaltung (Transistor-Transistor Logic) mit einem vier Emitter-Elektroden aufweisenden Transi stor T1, der mit einem zweiten Transistor T2 mit nur einer Emitterelektrode gekoppelt ist. In jedem der Transistoren ist die Basiszone mit dem jeweiligen Kollektor über eine Schottky- Sperrschichtdiode D1 bzw. D2 verbunden. Die Widerstände R1, R2 und R3 entsprechen den in gleicher Weise in Fig. 3 bezeich neten Widerständen. Die Eingangsklemmen 72, 73, 74 und 75 für die Emitterelektroden des Transistors T1 sind durch die ent sprechend bezeichneten Metallisierungssegmente 72, 73, 74 und 75 in Fig. 3 dargestellt. Die Diode D1 wird durch eine Metalli sierungselektrode 76 gebildet, die durch die Kontaktöffnung 77 den Bereich 38′ der P-leitenden Basiszone, die mit der P-leiten den Basiszone 38 zusammenhängt, nach der Kollektorzone 40 kurz schließt. Die Diode D1 ist durch das Metallisierungssegment 79 über die Kontaktöffnung 80 mit dem Widerstand R1 verbunden. Das Metallisierungssegment 81 schließt die P-leitende Basiszone des Transistors T1 an allen Punkten über die verschiedenen Kontakte 82, 83, 62 und 84 zusammen, die nach den verschiedenen Abschnitten der P-leitenden Basiszone führen. Das Metallisie rungssegment 85 stellt den Anschluß nach dem Kollektorbereich des Transistors T1 in ähnlicher Weise her. Das Metallisie rungssegment 85 hängt mit dem Segment 86 zusammen, das über Kontakt 64 mit dem Widerstand R2 verbunden ist. Die Basiszone 42 des Transistors T2 ist über das Metallisierungssegment 87 und den Basiskontakt 88, der den Basis-Kollektorübergang kurzschließt, mit dem Transistor T1 verbunden und bildet damit die Diode D2. Die Kollektorelektrode des Transistors T2 ist über das Metallisierungssegment 89, das mit dem Kollektor von T2 über die Kollektor-Kontaktöffnung 90 und den Widerstand R3 durch die Kontaktöffnung 91 in Verbindung steht, mit dem Wider stand R3 verbunden. Das Ausgangssignal der Schaltung wird ebenfalls vom Metallisierungssegment 89 abgenommen. Für die Spannungsversorgung der Zelle wird die Spannung V_cc für die Widerstände R1, R2 und R3 über die Sammelleitung 18 in der ersten Ebene der Metallisierung zugeführt, welche mit den Widerständen R1, R2 und R3 über die Kontakte 91, 65 bzw. 92 in Verbindung steht. Die Spannung V_bb für den Transistor T2 wird durch ein Metallisierungssegment 93 geliefert, das mit dem Tran sistor T2 über die Emitterkontaktöffnungen 94 und 95 in Verbin dung steht.

Wie man aus Fig. 3 erkennt, ist die zweite, dort dargestellte Zelle das Spiegelbild der soeben beschriebenen Zelle in bezug auf die Trennfläche 15, über der die Sammelleitung 18 für die Spannung V_cc liegt. Der Klarheit halber sind die Transistoren und Widerstände in der spiegelbildlich angeordneten Zelle des Paares als R′1, R′2, R′3, T′1 und T′2 bezeichnet. Es sei darauf verwiesen, daß die wirksamen Abschnitte der Widerstände, bei spielsweise die N+-leitende Zone 56 für beide Widerstände R und R′ aus einem Stück bestehen und mit einer Mittelanzapfung an dem Widerstand versehen sind, der mit der Sammelleitung 18 für die Spannung V_cc über den Mittelkontakt, z. B. Kontakt 65 verbunden ist, der den Gesamtwiderstand in die Hälften R und R′ unterteilt.

Die gesamte Spannungsversorgung des mit einer integrierten Schaltung versehenen Halbleiterplättchens wird nunmehr im Zu sammenhang mit den Fig. 4A, 4C und 4B beschrieben, die insge samt die erste Ebene der Metallisierung, die zweite Ebene der Metallisierung und die der Verbindung zwischen erster und zwei ter Ebene der Metallisierung dienenden durchgehenden Bohrungen darstellt, sowie mit Fig. 4E, die die oberste Ebene der Span nungsversorgungsmetallisierung zeigt und mit Fig. 4D mit dem Muster an durchgehenden Bohrungen für eine Verbindung der ober sten Ebene der Metallisierung nach der zweiten Ebene der Me tallisierung. In der in Fig. 4E gezeigten obersten Ebene der Metallisierung gibt es fünf metallische Sammelleitungen: die Sammelleitungen 101 und 102 dienen der Verteilung von V_cc und sind durch eine (nicht gezeigte) Schicht aus Isoliermaterial hindurch, die auf der obersten Metallisierungsschicht angebracht ist, mit einem Paar V_cc-Anschlußklemmen verbunden, die hier gestrichelt eingezeichnet sind und auf der Oberfläche der die Schaltung überdeckenden Isolierschicht liegen. Ferner sind Sam melleitungen 103 und 104, die in gleicher Weise durch gestrichelt eingezeichnete Kontakte angeschlossen sind, auf der Oberfläche der Isolierschicht für die Spannungsversorgung mit der Spannung V_bb (-1,5 Volt) vorgesehen. Außerdem ist eine Sammelleitung 105 für die Zufuhr der Spannung V_ee (-4,5 Volt) in gleicher Weise an einem Paar Kontakte angeschlossen, die gestrichelt dargestellt und auf der Oberseite der Isolierschicht angebracht sind. Außerdem enthält die als Schutzschicht aufgebrachte Iso lierschicht eine innenliegende kreisförmige Anordnung von ge strichelt eingezeichneten Kontakten, die als Eingangs/Ausgangs anschlüsse für eine Verbindung von einem mit einer integrierten Halbleiterschaltung versehenen Halbleiterplättchen nach einem nächsten dienen.

Für eine Verbindung der der Spannungsverteilung dienenden, in Fig. 4E gezeigten Sammelleitungen mit der zweiten, in Fig. 4C gezeigten Metallisierungsebene, ist entsprechend der Anordnung in Fig. 4D eine Anzahl von durchgehenden Bohrungen vorgesehen, die der Verbindung der Sammelleitungen in Fig. 4E mit in Fig. 4C in der zweiten Ebene der Metallisierung in Y-Richtung verlaufenden Sammelleitungen dienen. In Fig. 4D dienen die mit V_cc bezeichneten durchgehenden Bohrungen der elektrischen Ver bindung zwischen den Sammelleitungen 101 und 102 in der ober sten Metallisierungsschicht und den Sammelleitungen 23 für die Spannung V_cc in der zweiten Ebene der Metallisierung. Die Sammelleitungen 103 und 104 für die Spannungsversorgung mit der Spannung V_bb in der obersten Ebene der Metallisierung stehen über durchgehende Bohrungen, von denen einige in Fig. 4D mit V_bb bezeichnet sind, mit den in Y-Richtung ver laufenden Sammelleitungen 24 in der zweiten Ebene der Metalli sierung für die Zufuhr der Spannung V_bb in Verbindung. Schließ lich ist die Sammelleitung 105 für die Spannung V_ee in der obersten Ebene der Metallisierung über in Fig. 4D mit V_ee be zeichnete durchgehende Bohrungen mit den in der zweiten Ebene der Metallisierung liegenden, der Verteilung der Spannung V_ee dienenden Sammelleitungen 25 verbunden. Wie bereits er wähnt, ist V_cc die Spannungsversorgung für die Kollektorelek troden und V_bb die Spannungsversorgung für die Emitterelektro den. In einer begrenzten Anzahl von Zellen, die als Treiber stufen arbeiten, wird die Spannungsversorgung V_ee anstelle der Spannungsversorgung V_bb für die Spannungsversorgung der Emitter elektroden benutzt.

Die die Spannung V_cc führenden Verbindungsleitungen 23 in Fig. 4C sind mit den in X-Richtung verlaufenden, die Spannung V_cc führenden Sammelleitungen 18 in der ersten Ebene der Metalli sierung über eine Anzahl durchgehender Bohrungen verbunden, wie sie in der Anordnung dieser Bohrungen in Fig. 4B zu sehen sind. Der Einfachheit der Darstellung halber sind nur wenige der durchgehenden Bohrungen in Fig. 4B mit V_cc bezeichnet. In gleicher Weise sind die in der zweiten Ebene der Metallisierung (Fig. 4C) in Y-Richtung verlaufenden Sammelleitungen 24 für die Spannung V_bb mit der ersten Ebene der Metallisierung über eine Anzahl paarweise angeordneter, durch die dazwischenliegen de Schicht aus Isoliermaterial hindurchgehender Bohrungen ver bunden. Einige diese der Spannungsversorgung V_bb dienende Bohrungen sind in Fig. 4B gzeigt. Diese Bohrungen führen je weils nach einem Metallisierungssegment 93 und liefern damit die Spannung V_bb an die Emitter der Transistoren T2 jeder der Schaltkreiszellen. Die Metallisierungssegmente 93 sind leicht aus den Fig. 2A und 3 erkennbar. Außerdem fallen die für die Spannung V_bb vorgesehenen durchgehenden Bohrungen mit paarweise angeordneten Kontakten 106 zusammen, die in dem nicht der Ver bindung innerhalb der Zelle dienenden Bereich der ersten Me tallisierungsebene der Fig. 4A liegen.

Die Spannungsversorgung V_ee ist an den Sammelleitungen 25 in der zweiten Ebene der Metallisierung über Bohrungen durch die dazwischenliegende Isolierschicht, von denen einige in Fig. 4B mit V_ee bezeichnet sind, angeschlossen. Diese Bohrungen sind mit den Spannungsversorgungsknotenpunkten 107 für die Spannung V_ee in der ersten Ebene der Metallisierung in Fig. 4A verbunden.

Claims

1. Planare hochintegrierte Halbleiterschaltung mit auf einem Halbleitersubstrat in Zeilen und Spalten ange ordneten, aus je einer Anzahl aktiver und passiver Halbleiterbauelemente bestehenden Zellen (11), die durch in zwei Metallisierungsebenen verlaufenden Leitungen (18, 19, 23, 24, 25) miteinander verknüpft und mit Betriebsspannungen versorgt werden, wobei die Zellen (11) zu Blöcken (12) zusammengefaßt und in bezug auf eine Spiegellinie (15) symmetrisch zueinander angeordnet sind und wobei die längs der Spiegellinie (15) aufeinanderfol gend angeordneten Zellen (11) in der zur Spiegellinie (15) orthogonalen Richtung jeweils spiegelsymmetrisch zueinander aufgebaut sind, bei der in einer ersten Metallisierungsebene parallel zur Spiegellinie (15) Verbindungsleitungen (19) und Versorgungsleitungen (18) verlaufen, bei der in einer zweiten Metallisierungsebene orthogonal zur Spiegellinie (15) Versorgungsleitungen (23) verlaufen und bei der in der zweiten Metallisierungsebene zwischen den Versorgungsleitungen (23) parallel zu diesen weitere Versorgungsleitungen (24) durch die Blöcke (12) hindurch verlaufen, dadurch gekennzeichnet, daß die in der ersten Metallisierungsebene verlaufen den Verbindungsleitungen (19) in Zwischenräumen (16) zwischen den Blockzeilen verlaufen, daß die in der ersten Metallisierungsebene verlaufenden Versorgungs leitungen (18) im Bereich der Spiegellinie (15) durch die Blöcke (12) hindurch verlaufen und der Versorgung mit einer ersten Betriebsspannung dienen, daß die in der zweiten Metallisierungsebene verlaufenden Versorgungsleitungen (23) in Zwischenräumen (22) zwischen den Blockspalten verlaufen und der Versorgung mit der ersten Betriebsspannung dienen, daß in der zweiten Metallisierungsebene zwischen zwei benachbarten Versorgungsleitungen (23) zwei der durch die Blöcke (12) hindurch verlaufenden weiteren Versorgungsleitungen (24) der Versorgung mit einer zweiten Betriebsspannung dienen, wobei jede der zwei zur Versorgung mit der zweiten Betriebsspannung dienenden weiteren Versorgungsleitung (24) in einem Bereich verläuft, in dem die längs der Spiegellinie (15) aufeinanderfolgend angeordneten Zellen (11) unmittelbar aneinandergrenzen.

2. Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Verbindung von den in der zweiten Metallisierungsebene verlaufenden Versorgungsleitungen (23) zu Blöcken (12) mit jeweils acht Zellen (11) in Zeilenrichtung durch die in der ersten Metallisierungsebene im Bereich der Spiegellinie (15) verlaufende Versorgungsleitung (18) erfolgt.

3. Halbleiterschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß innerhalb der Blöcke (12) einer Zeile Zellenpaare aufeinanderfolgen, in denen die eine Zelle (11) eine erste asymmetrische Konfiguration und die andere eine zweite asymmetri sche Konfiguration aufweist, wobei sich die einander entsprechenden Zellenseiten gegenüber liegen.

4. Halbleiterschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß innerhalb der Zellen paare diejenigen Zellenseiten, die die meisten Eingangs- und Ausgangsknoten punkte aufweisen, jeweils den Zwischenräumen (16) zwischen den Blockzeilen zugewandt sind.

5. Halbleiterschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die von den in den Zwischenräumen (16) zwischen den Blockzeilen in der ersten Metallisierungsebene verlaufenden Verbindungs leitungen (19) ausgehenden Verbindungsleitungen an die paarweise an den Zwischenräumen einander gegenüberliegenden Seiten der Zellen (11) angeschlossen sind.

6. Halbleiterschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß jede der einander gegenüberliegenden Seiten eines Zellenpaares Eingangs-/Ausgangs-Knotenpunkte für einen Anschluß an die in den Zwischenräumen (16) zwischen den Blockzeilen in der ersten Metallisierungsebene verlaufenden Verbindungs leitungen (19) aufweist.

7. Halbleiterschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß in der ersten Metallisierungsebene die Bauelemente der Zellen (11) verknüpfende Verbindungsleitungen (17) im Bereich zwischen der Spiegellinie (15) und den Zwischenräumen (16) der Blockzeilen verlaufen.

8. Halbleiterschaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß in der zweiten Metallisierungsebene weitere Leitungen (25) vorgesehen sind, die zur Überkreuzung von in der ersten Metallisierungsebene verlaufenden Leitungen bestimmt ist.