FR2513810A1 - Dispositif a circuits integres a semiconducteurs et procede de fabrication de ce dispositif - Google Patents

Abstract

L'INVENTION CONCERNE UN DISPOSITIF A CIRCUITS INTEGRES A SEMICONDUCTEURS. CE DISPOSITIF COMPORTE, SUR UN SUBSTRAT SEMICONDUCTEUR 1, UNE REGION SEMICONDUCTRICE 3 MENAGEE DANS CE SUBSTRAT ET ENTOURANT UNE PARTIE 2A FORMEE D'ELEMENTS IIL ET POUVANT FONCTIONNER AVEC UN PREMIER COURANT D'INJECTION, UNE SECONDE PARTIE 2B FORMEE D'ELEMENTS IIL ET POUVANT FONCTIONNER AVEC UN SECOND COURANT D'INJECTION, DES REGIONS D'INJECTION 5 POUR LESDITES PARTIES 2A, 2B ET RACCORDEES A UNE SOURCE DE COURANT D'INJECTION 7, ET DES MOYENS R SERVANT A DELIVRER LE SECOND COURANT D'INJECTION. APPLICATION NOTAMMENT AUX CIRCUITS INTEGRES A LOGIQUE A INJECTION.

Description

La présente invention concerne un dispositif à

circuits intégrés à semiconducteurs et un procédé de fabri-

cation de ce dispositif En particulier, selon une structu-

re concrète du dispositif à circuits intégrés à semiconduc-

teurs de la présente invention, un circuit linéaire et un

circuit IIL (circuit logique intégré à injection) sont for-

més dans un substrat semiconducteur.

L'inventeur à la base de la présente demande

a conçu un dispositif à circuits intégrés à semiconduc-

teurs (qui sera désigné ci-après de façon abrégée sous le

terme de circuit intégré "IC") contenant un circuit possé-

dant la constitution mentionnée précédemment et servant à commander une source d'alimentation en énergie Ce circuit

intégré IC de commande d'une source d'alimentation en éner-

gie est utilisé par exemple dans un robot d'usinage et pos-

sède une structure ou configuration plane de microplaquette

à circuit intégré telle que représentée sur la figure 1 an-

nexée à la présente demande Comme cela est représenté sur la figure 1, ce circuit intégré IC de commande d'une source

d'alimentation en énergie est constitué de façon plus spéci-

fique par une partie 2 comportant des éléments IIL, qui est formée par un substrat semiconducteur 1 servant à constituer

le circ'uit IITL, une partie 3 comportant des éléments linéai-

res et qui est formée dans le substrat semiconducteur 1 de manière à réaliser le circuit linéaire afin que ce dernier entoure la partie 2 contenant les éléments IIL, en outre,

la partie 2 contenant les éléments IIL est constituée essen-

tiellement par une partie 2 a comportant des éléments IIL fonctionnant à grande vitesse, que l'on fait fonctionner à grande vitesse, et une partie 2 b comportant des éléments

ILL fonctionnant à faible vitesse et que l'on fait fonction-

ner à faible vitesse En outre, ces parties 2 a et 2 b compor-

tant des éléments IIL fonctionnant à grande vitesse et à fai-

ble vitesse constituent un circuit logique spécifique tel

que représenté sur la figure 2 annexée à la présente deman-

de De façon plus spécifique le circuit logique représenté sur la figure 2 est constitué par un inverseur INV et par un nombre N de circuits à bascules bistables F/F-1, F/F-2, F/F-3,, et F/F-n branchés en cascade, ce qui constitue un circuit diviseur de fréquence La ligne d'entrée A de ce circuit diviseur de fréquenoeest alimentéepar un signal d'

horloge à 400 k Hz par exemple, tandis que sa ligne de sor-

tie B est alimentée par un signal de remise à l'état initial.

En outre dans la ligne de sortie C du circuit diviseur de fréquence se trouve prélevé un signal dont la fréquence est

divisée par le nombre N des circuits à bascule bistables.

Le circuit spécifique de l'inverseur INV est

constitué, comme cela est représenté sur la figure 3 a an-

nexée à la présente demande, par un transistor PNP Q 1 et par un transistor NPN Q 2 possédant plusieurs sorties (ou collecteurs) OUT 1 à OUT 3, ce qui réalise un circuit inverseur IIL bien connu De façon plus spécifique, étant donné que le circuit inverseur IIL de la figure 3 a peut

tre représenté sous la forme d'un circuit logique illus-

tré sur la figure 3 b annexée a la présente-demande, l'in-

verseur INV de la figure 2 est constitué par un raccorde-

ment en commun des sorties (collecteurs) du transistor Q 2

du circuit inverseur IIL, qui est représenté de façon spé-

cifique sur la figure 3 a Incidement le raccordement en commun des éléments de sortie du transistor Q 2 est réalisé de manière à améliorer la capacité de pilotage que fournit

l'inverseur INV.

D'autre part chacun des circuis à bascules bista-

bles F/F-1,F/F-2,F/F-3 et F/F-n est constitué, comme ce-

la est représenté sur la figure 4 annexée à la présente dew

mande, par plusieurs inverseurs INV 1 à INV 8 En outre cha-

cun des inverseurs INV 1 à INV 8 constitue le circuit inver-

seur IIL représenté sur la figure 3 a, d'une manière similai-

re à l'inverseur INV mentionné précédemment Un circuit à bascule bistable F/F représenté sur la figure 4 comporte une borne de déclenchement T et une borne R de remise à l'état initial alimentées respectivement par un signal d'horloge et par un signal de remise à l'état initial En outre un signal de sortie à bascule bistable F/F est tiré d'une borne de sortie Q D'autre partà partir d'une borne de sortie Q se trouve prélevé un signal de sortie qui est en opposition de phase avec le signal délivré par la bor- ne de sortie Q Cependant cette borne de sortie U n'est pas utilisée dans le circuit diviseur de fréquence comme

représenté sur la figure 2.

Afin d'accroître la vitesse et de réduire la consommation d'énergie du circuit diviseur de fréquence

que l'on vient de décrire, on a imaginé une méthode de com-

mande de pilotage de la partie 2 a contenant les éléments

IIL fonctionnant à grande vitesse et de la partie 2 b con-

tenant les éléments IIL fonctionnant à faible vitesse, au moyen de courants différents d'injection Par exemple dans la partie contenant les éléments IIL fonctionnant à grande

vitesse (incluant l'inverseur INV et les circuits à bascu-

les bistables F/F-1 et F/F-2) 2 a devant êtrealimentée par le signaux d'horloge dont la fréquence est comprise entre 400 et 100 k Hz, un courant d'injection Iinj (c'est-à-dire

le courant d'injection pour un circuit inverseur IIL) re-

présenté sur la figure 3 a est réglé à une valeur comprise

entre 20 et 30 MA de manière à rendre possible un fonc-

tionnement à grande vitesse Dans la partie contenant les éléments IIL fonctionnant à faible vitesse (incluant les circuitsà bascules bistables F/F-3 à F/F-n> 2 b devant être alimentée par le signal d'horloge dont la fréquence est égale ou inférieure à 100 k Hz, le courant d'injection est réduit d'une valeur comprise entre 5 et 6 FA de manière à réduire la consommation d'énergie, étant'donné qu'il n' est pas nécessaire d'avoir un quelconque fonctionnement à

grande vitesse.

Ici, étant donné que les sources de courant d' injection séparées sont réalisées dans le circuit intégré de manière à établir les différents courants d'injection mentionnés précédemment, le nombre des éléments incorporés est accru et le nombre des fils servant à raccorder les sources de courant d'injection et les parties contenant les éléments IIL est accru de sorte que ceci soulève le problème consistant en ce que la densité d'intégration du circuit intégré est réduite. La présente invention pourrait être mise en oeuvre de manière non seulement à accroître la vitesse

de fonctionnement et à réduire la consommation en éner-

gie, mais également à résoudre le problème mentionné pré-

cédemment.

C'est, pourquoi un but de la présente invention

est de fournir un dispositif à circuits intégrés à semi-

conducteurs, qui est formé par une partie constituée d'

éléments IIL disposés de manière extrêmement dense et des-

tiné à avoir unevitesse élevée de fonctionnement et une

faible consommation d'énergie.

Un autre but de la présente invention est de

fournir un dispositif à circuits intégrés à semiconduc-

teurs qui est constitué par la partie mentionnée précé-

demment comportant des éléments IIL et par une partie comportant des éléments linéaires, disposées autour de

la précédente.

Un autre but de la présente invention est de

fournir un procédé de fabrication d'un dispositif à cir-

cuits intégrés à semiconducteurs qui est constitué par la partie contenant les éléments IIL et par la partie

contenant les éléments linéaires, mentionnées ci-dessus.

Afin d'atteindre les buts que l'on vient de

décrire, le dispositif à circuits intégrés à semiconduc-

teurs selon la présente invention est caractérisé en ce qu'il comporte une première partie contenant des éléments

IIL, que l'on peut faire fonctionner en utilisant un pre-

mier courant d'injection, et une secondepartie contenant des éléments IIL, que l'on peut faire fonctionner avec un second courant d'injection différent dudit premier-courant d'injection, et que les régions d'injection pour lesdites première et seconde parties contenant des éléments IIL sont raccordées à une seule source de courant d'injection et que

des moyens servant à établir ledit second courant d'injec-

tion sont raccordés à la région d'injection prévue pour la seconde partie contenant des éléments IIL. D'autres caractéristiques et avantages de la

présente invention ressortiront de la description donnée

ci-après prise en référence aux dessins annexés sur les-

quels: La figure 1, dont il a déjà été fait mention,

est unevue en plan montrant la configuration d'une micro-

plaquette à circuits intégrés en rapport avec la présen-

te invention; la figure 2, dont il a déjà été fait mention, est un schéma montrant un circuit logique (ou un circuit

diviseur de fréquence> en rapport avec la présente inven-

tion; la figure 3 a, dont il a déjà été fait mention, est un schéma montrant un circuit inverseur IIL en rapport avec la présente invention; la figure 3 b, dont il a déjà été fait mention, est un schéma montrant le circuit de la figure 3 a; la figure 4, dont il a dtéjà été fait mention, est un schém de circuit logique montrant de façon plus

détaillée le circuit à basculesbistables de la figure re-

présenté sur la figure 2; la figure 5 est une vue en plan montrant une

partie du circuit intégré IC selon une forme de réalisa-

tion de la présente invention; la figure 6 est une vue schématique du circuit intégré représenté sur la figure 5;

les figures 7 a à 7 f sont des vues en coupe il-

lustrant le procédé de fabrication du circuit intégré re-

présenté sur la figure 5; lesfigures 8 à 10 sont des vues en plan montrant des parties des circuits intégrés réalisés selon d'autres formes de réalisation de la présente invention; la figure 11 est une vue en coupe prise suivant la ligne B-B' des figures 9 et 10; la figure 12 est une vue en plan montrant une partie d'un circuit intégré selon une forme de réalisa- tion de la présente invention; la figure 13 est une vue en coupe prise suivant la ligne C-C' de la figure 12;

la figure 14 est une vue en plan montrant sché-

matiquement un circuit intégré selon une autre forme de réalisation de la présente invention; et la figure 15 est une vue en plan montrant une

partie d'un circuit intégré selon une autre forme de réa-

lisation de la présente invention.

On va maintenant décrire de façon détaillée la présente invention en référence à des formes de réalisation

concrbtesde cette dernière.

La figure 5 est une vue en plan montrant une

partie d'un circuit intégré conforme à la présente inven-

tion et illustre de façon détaillée la partie contenant les éléments IIL, qui est constituée par la partie 2 a formée d'éléments IIL fonctionnant à grande vitesse et par la partie 2 b formée d'éléments IIL fonctionnant à faible vitesse, comme cela est représenté notamment sur

la figure 2.

Sur la figure 5, le chiffre de référence 1 dé-

signe un substrat semiconducteur qui est constitué par du silicium e*t qui est formé, dans une région semiconductrice 3 en forme d'anneau La partie 2 a contenant les éléments

IIL fonctionnant à grande vitesse et la partie 2 b conte-

nant les éléments IIL fonctionnant à faible vitessesontmé-

nagéesdans une région en forme d'ilôt qui est entouré par la région semiconductrice 3 Les parties 2 a et 2 b contenant

les éléments IIL sont constituées par une région d'injec-

tion allongée 5, qui est formée de façon sélective, par

plusieurs régions de base (B 1, B 2, et Biqui sont for-

mées le long des deux côtés de cette région d'injection 5, et plusieurs régions de sortie (ou région de collecteurs) OUT 1, OUT 2 et OUT 3, qui sont formées de façon sélective

dans lesdites régions de base B 1, B 2, et Bm En d'au-

tres termes plusieurs (c'est-à-dire un nombre m) de cir- cuits inverseurs ILL représentés sur la figure 3 a sont

réalisés par les régions désignées précédemment Par exem-

ple le transistor de type PNP Q 1 situé dans un circuit in-

verseur IIL représenté sur la figure 3 a est un transistor possédant une structure latérale, son émetteur étant

constitué par la région d'injection 5, sa base étant réali-

sée par la région formant ilot 4 et son collecteur étant formé par la région de base B 1 En outre le transistor de

type NPN 02 est un transistor possédant une structure in-

verse, son émetteur étant constitué parla région formant ilôt 4, sa base étant formée par la région de base Bl et son collecteur étant constitué par les régions de sortie OUT 1, OUT 2 et OUT 3 Ce qu'il faut noter dans le circuit intégré IC représenté sur la figure 5, c'est que les parties 2 a et 2 b mentionnés précédemment et constituées d'éléments IIL fonctionnant à grande vitesse et à faible vitesse sont pilotées ou commandées par une source d'injection de courant 7, et que le courant d'injection pour la partie

2 b contenant les éléments IIL fonctionnant à faible vites-

se est rendu différent, au moyen d'une partie formant ré-

sistance R, du courant d'injection prévu pour la partie

2 a contenant des éléments IIL fonctionnant d grande vi-

tesse En d'autre termes selon le circuit intégré spéci-

fique de la présente invention représenté sur la figure , il n'est pas prévu des sources séparées de courant d' injection pour les parties 2 a et 2 b contenant des éléments

fonctionnant à grande vitesse et à faible vitesse.

La source d'injection de courant 7 est reliée électriquement à une partie d'injection Sa prévue pour la

partie 2 a contenant les éléments IIL fonctionnant à gran-

de vitesse, par l'intermédiaire d'une couche métallique qui est constituée par un métal hautement conducteur, tel

que l'aluminium En outre la surface de la partie d'injec-

tion 5 a est recouverte par une couche métallique 6 a qui est constituée en un métal hautement conducteur tel que de l'aluminium, de sorte qu'il est possible d'uniformiser les courants d'injection devant pénétrer dans les éléments IIL respectifs de la partie 2 a contenant les éléments IIL

fonctionnant à grande vitesse.

Dans la partie 2 b contenant les éléments IIL fonctionnant à faible vitesse, il existe une partie formant résistance qui détermine le courant d'injection pour la

partie 2 b comportant les éléments fonctionnant à faible vi-

tesse Cette partie formant résistance R utilise une par-

tie de la région d'injection 5 et on la réalise simplement

en rétrécissant en largeur une partie de la zone d'injec-

tion 5 et en empêchant que cette partie soit recouverte par la couche métallique En outre la surface d'une partie

d'injection 5 b prévue pour la partie 2 b contenant les élé-

ments IIL fonctionnant à faible vitesse est recouverte par

une couche métallique qui est constituée par un métal hau-

tement conducteur tel que de l'aluminium de sorte que le courant d'injection devant pénétrer dans les éléments III

respectifs de la partie 2 b contenant leséléments IIL fonc-

tionnant à faible vitesse, peut être uniformisé En outre ces couchesmétalliques 6 a et 6 b (c'est-à-dire les premières

couches de câblage) sont recouvertes par une pellicule iso-

lante intercouches (bien que non représentée) sur laquelle sont formées par exemple des secondes couches de câblage

La et Lb intersectant les couchesmétalliques 6 a et 6 b, com-

me cela est repéré par des lignes en trait plein En parti-

culier le circuit intégré, dans lequel la région d'injec-

tion 5 est réalisée avec une forme linéaire et dans laquel-

le est formée la partie des éléments IIL,devant être uti-

lisée habituellement pour plusieurs éléments IIL, comme re-

présenté-sur la figure 5, doit posséder une structure de câblage à deux couches, comme cela a été décrit précédemment,

de manière à faciliter la structuration du câblage et à amé-

liorer la densité d'intégration.

Ci-après, on va décrire en référence à la figu-

re 6 la raison visant à obtenir les objectifs de la présen- te invention La figure 6 est le schéma d'un circuit IIL montrant le circuit intégré de la figure 5 d'une manière

sensiblement équivalente.

Sur la figure 6, un courant d'injection cons-

tant Iinj (a) traverse les éléments IIL respectifs (ou les inverseurs IIL) INV, INV 1 INV 17 contenus-dans la

partie 2 a contenant les éléments IIL fonctionnant à gran-

de vitesse, étant donné que la surface de la partie d'in-

jection Sa est recouverte par la couche métallique 6 a.

D'autre part un courant d'injection constant Iinj (b> traverse les éléments respectifs IIL INV 18, et INVM contenus dans la partie b contenant les éléments IIL

fonctionnant à faible vitesse, étant donné que la surfa-

ce de la partie d'injection 5 b est recouverte par la cou-

che métallique 6 b Cependant, étant donné l'existence de la partie formant résistance R, la tension en un point B devient plus faible qu'en un point A Il en résulte

que le courant d'in 4 ection Iinj (b) devient très infé-

rieur au courant d'injection Iinj (a) En outre, étant donné les nombreux éléments IIL formés dans la partie

2 b contenant les éléments IIL fonctionnant à faible vites-

se, même une faible chute de tension au niveau de la par-

tie formant résistance R peut réduire considérablement le

courant d'injection Iinj () de chacun des éléments IIL.

De façon spécifique, il suffit que la résistance de cette partie formant résistance R soit comprise entre 10 N et %/

Pour la raison que l'on vient de décrire pré-

cédemment, un courant d'injection suffisamment élevé (par exemple Iinj (a) = 10 à 3 Op A) peut traverser-la partie 2 a contenant leséléments IIL fonctionnant à,grande vitesse de sorte que l'on peut obtenir un fonctionnement à grande vitesse D'autre part un faible courant d'injection (par exemple Iinj (b) = 5 à 6 FA) peut traverser la partie 2 b contenant les éléments IIL fonctionnant à faible vitesse, de sorte que l'énergie devant être consommée dans cette partie peut être réduite D'autre part, comme cela a été décrit précédemment, étant donné que la partie 2 a contenant les éléments IIL fonctionnant à grande vitesse et la partie

2 b comportant les éléments IIL fonctionnant à faible vites-

se peuvent être commandées par la seule source de courant 7, il n'est pas nécessaire de prévoir respectivement des sources de courant d'injection pour les parties contenant les éléments IIL Par conséquent il est possible d'améliorer

de façon remarquable l'efficacité de l'agencement et la den-

sité d'intégration du circuit intégré.

Ci-après on va décrire en référence aux figures

7 a à 7 f le procédé de fabrication du circuit intégré repré-

senté sur la figure 5 Sur les figures 7 a à 7 f, les par-

ties en coupe situées sur le côté gauche illustrent loepha-

ses opératoires de fabrication d'un transistor vertical dans la partie contenant les éléments linéaires D'autre

part les parties en coupe situées sur le côté droit illus-

trent:les phases opératoiresde fabrication des éléments IIL, en particulier les phases opératoires de fabrication des éléments IIL de la partie prise en coupe suivant la ligne A-A' de la figure 5 Incidement les symboles ou

les chiffres entre parenthèses correspondent à ceux indi-

qués sur la figure 5.

(a) Tout d'abord, comme cela est illustré sur

la figure 7 a, on introduit de façon sélective une impure-

té de type N, tel que de l'antimoine, dans un substrat

en silicium de type P 10 possédant une résistance spécifi-

que comprise entre 20 et 50 n m de manière à former des

régions de type N+ 11 et 12 En outre on introduit de fa-

çonsélective une impureté de type N possédant un coeffi-

cient de diffusion relativement élevé, tel que du phospho-

re, dans la région de type N+ 12 de manière à accroître

le facteur d'amplification de courant du transistor inver-

se Q 2 situé dans les éléments IIL, de manière à former ain-

si une région de type N+ 13 Eventuellement cette région de type N+ 13 peut être réalisée en utilisant l'implanta- tion d'ions Après cela, on réalise sur l'ensemble de la surface substrat en silicium 10 une couche épitaxiale de

type N 14 Cette couche épitaxiale 14 possède une résis-

tance spécifique égale à 2,5 n m et une épaisseur d'environ

13 g.

(b) Comme cela est représenté sur la figure 7 b, la surface de la couche épitaxiale 14 est recouverte par une pellicule isolante, c'est-à-dire une pellicule 15 de

bioxyde de silicium (Si O 2) possédant une épaisseur de 0,8 g.

Cette pellicule de Si O 2 15 peut être aisément réalisée par oxydation thermique de la surface de la couche épitaxiale 14 En outre on élimine de façon sélective la pellicule de Si O 2 15 et l'on introduit une impureté de type P,telle que du bore, dans la couche épitaxiale à nu 14, de manière à former une région de type P+ 16 pour l'isolation En outre, on enlève de façon sélective la pellicule de Si O 2 et on introduit une impureté de type N tel que du

phosphore dans la couche épitaxiale mise à nu 14, de ma-

nière à former une région du type N 17 Cette région de type N 17 est formée par implantation d'ions de manière à

accroître le facteur d'amplification du courant du tran-

sistor inverse Q 2 ' d'une manière similaire à la région

13 de type N+ mentionné précédemment.

(c) Comme cela est représenté sur la figure 7 c, on élimine de façon sélective la pellicule de Si O 2 de

manière à réduire la résistance de collecteur du transis-

tor constituant le circuit linéaire et l'on introduit une impureté de type N (par exemple du phosphore) dans la

couche épitaxiale mise à nu 14 En réalisant une exten-

sion et une diffusion de cette impureté de type P, on for-

me une région de type N+ 18 de manière qu'elle contacte la région de type Nt 11 Lors de cette opération d'extension et de diffusion, on réalise l'extension des régions de type N 11, 12 et 13, de la région de type P 13 et la région de type N 17 de manière à amener la région de type N 16 et la région de type N 17 en contact l'une avec l'autre ainsi que la région de type P 16 en contact avec le substrat de type P 10 Grâce à ce contact entre la région de type P 16 et le substrat de type P 10 se trouve formée une région en forme d'ilût 19 qui est électriquement isolée de la partie

du circuit linéaire.

(d) Comme cela est représenté sûr la figure 7 d, on élimine de façon sélective une pellicule de Si O 2 15 ' formée à la surface de la région de type N 17, on introduit

une impureté de type P (par exemple du bore) dans la ré-

gion de type N 17 mise à nu, de manière à former ainsi une région de type P 20 possédant une résistance de couche d'une valeur de 13 n/ p Cette région de type P+ 20 forme la région d'injection (ou région d'émetteur) du transistor

latéral Q 1 dans l'élément IIL D'autre part on réalise cet-

te région de type P+ 20 en même temps que les régions d'émet-

teur et de collecteur (bien que non représentées) du transis-

tor latéral dans la partie contenant les éléments linéaires.

(e) Comme cela est représenté sur la figure 7 e, on élimine de façon sélective les pellicules de Si O 2 15 et 15 ', eton introduit une impureté de type P (par exemple du borre) dans la couche épitaxiale mise à nu et dans les régions de type N 15 et 17 de manière à former des régions

de type P 21, 22, 23 et 20 ' possédant une résistance de cou-

che égale à 200 D/0 La région de type P 21 forme la ré-

gion de base du transistor vertical dans la partie contenant les éléments linéaires D'autre part les régions de type P 22 et 23 constituent la région de collecteur du transistor latéral Q 1 et la région de base du transistor inverse Q 2 dans les éléments IIL Comme cela ressort de la figure-, on donne à la région de type P 20 ' une largeur supérieure à celle de la région de type P+ 20 de manière,à déterminer la largeur de la base du transistor latéral Q 1 ainsi que

des régions de type P 22 et 23 La formation dé cette ré-

gion de type 20 ' est extïêmement importante pour garantir une largeur prédéterminée de la base De façon spécifique, on utilise un masque d'attaque photochimique lors de la

formation de la région de type P 20 ' et des régions de ty-

* pe P 22 et 23 Par conséquent il n'existe aucune dispersion de la largeur de la base Sauf si la région de type P 20 ' est formée, la largeur de la base du-Ltransistor latéral Q 1 est déterminéepar la région de type P+ 20 et par les régions de type P 22 et 23 Mais dans ce cas on utilise des masques séparés d'attaque photochimique de manière à former la région de type P 20 et les régions de type P 22 et 23 Il en résulte que la dispersion de la largeur de la base est notablement accrue en raison d'erreurs d'

alignement des masques ou analogues.

(f) Comme cela est représenté sur la figure

7 f,on élimine les pellicules de Si O 2 formées sur les sur-

faces des régions de type P 21, 22 et 23 et l'on introduit une impureté du type N (par exemple du phosphore) dans les régions de type P mises à nu 21, 22 et 23, de manière à former des régions de type N+ 24, 25,26 et 28 La région de type N 24 constitue la région d'émetteur du transistor vertical mentionné précédemment D'autre part les régions

de type N 25, 26, 27 et 28 constituent les régions de sor-

tie (ou les régions de collecteur) du transistor inverse Q 2 mentionné précédemment Après cette opération, on forme des électrodes 29 à 38 pour les régions 24, 21, 18, 16, 25, 26, 20, 27 et 28 respectivement Après ceci, bien que ce ne soit pas représenté,on recouvre le substrat de silicium 10

par une pellicule isolante intercouchesconstituée en un ma-

tériau possédant une excellente résistance à l'humidité, telle que de la polyisoindroquinazolinedione (c'est- à-dire

une résine polyimide) et l'on forme une secondeforme de câ-

blage sur cette pellicule isolante intercouche La partie

formant résistance R représentée sur la figure 5 est présen-

te dans une partie de la région-de type P 20 étant donné que l'électrode n'est pas formée sur toute la surface de

la région de type P+ 20, comme cela ressort de la figure.

7 f. Le circuit de la figure 5 peut être fabriqué

en utilisant les phases opératoires que l'on vient de dé- crire. Eventuellement, dans le procédé que l'on vient de décrire, la

région d'injection 5 possédant la partie

formant résistance R n'est pas formée lors de la phase opé-

ratoire (d), maispeut être formée lors de la phase opéra-

toire (e) en même temps que lesrégions de type P, 21, 22 et 23. Comme cela ressort maintenant du procédé que 1 '

on vient de décrire, en particulier la formation de lapar-

tie formant résistance R ne nécessite l'adjonction d'aucune

phase opératoire particulière pour sa fabrication, et au con-

tenantcetteópartie-foxmantrésistance R peut être aisément réa-

lisée simplement en ne recouvrant pas la surface de la paf-

tie de la région d'injection 20 par la couche métallique.

La présente invention n'est pas limitée à la for-

me de mise en oeuvre que l'on vient de décrire, mais peut

être conçue de telle manière que l'on puisse y apporter di-

verses modifications, comme cela va être décrit ci-après.

( 1 >Le circuit intégré IC représenté sur la figure est constitué de telle manière que la partie contenant les

éléments IIL fonctionnant à grande vitesse et la partie con-

tenant les éléments IIL fonctionnant à faible vitesse sont branchés en cascade, mais ceci peut être modifié en branchant

en parallèle la partie 2 a contenant les éléments IIL fonc-

tionnant à grande vitesse et la partie 2 b contenant les

éléments IIL fonctionnant à faible vitesse, comme cela est re-

réenté sur la figure 8 Incidemment sur cette figure, les par-

ties correspondant à celle de la figure 5 sont repérées par

des symboles et des chiffres de référence identiques Le cir-

cuit intégré de la figure 8 est formé en utilisant absolument le même procédé que celui utilisé pour le circuit intégré

de la figure 5.

( 2) Les figures 9 et 10 sont des vues en plan montrant des formes de réalisation modifiées de la partie contenant les éléments IIL En particulier la figure 9 mon- tre la structure modifiée de la partie formant résistance R réalisée dans le circuit intégré, dans lequel la partie contenant les éléments IIL fonctionnant à grande vitesse

et la partie contenant les éléments IIL fonctionnant à fai-

ble vitesse sont raccordés en cascade, comme cela est re-

présenté sur la figure 5 D'autre part, la figure 10 montre la réalisaticnmodifiée de la partie formant résistance R réalisée dans le circuit intégré, dans lequel la partie contenant les éléments IIL fonctionnant à grande vitesse

et la partie contenant les éléments IIL fonctionnant à fai-

ble vitesse sont branchées en parallèle comme cela est repré-

senté sur la figure 8 Sur les figures 9-et 10, les parties correspondant à cellesde la figure 5 sont repérées par les

mêmessymboles et chiffres de référence.

Une partie formant résistance R' représentée sur les figures 9 et 10 est réalisée en même temps que les

régions de sortie (ou régions de collecteurs) OUT 1 et OUT 2.

De façon plus spécifique, cette partie formant résistance R' est formée de façon sélective dans la région d'injection 5 en même temps que les régions de type N+ 24, 25, 26, 27 et 28 représentées sur la figure 5 f Incidement, les lettres de référence CH 1, CH 2, CH 3 et CH 4 désignent des trous de

contact qui sont formés dans la pellicule isolante (c'est-à-

dire la pellicule de Si O 2) 15.

La figure 11 est une vue en coupe prise suivant la ligne B B' des figures 9 et 10 Sur la même figure,

la région d'injection est formée en même temps que la ré-

gion de base du transistor vertical contenu dans la partie contenant les éléments linéaires Cependant cette région d' injection 5 peut être réalis 6 een même temps que les régions d'émetteur et de collecteur du transistor latéral contenu

dans la partie contenant les éléments linéaires.

Conformément à la forme de réalisation prise en considération, la partie formant résistançe R' et la région d'injection 5 sont polarisées de façon inverse, du point de vue de leur potentiel, étant donné qu'elles sont constituées respectivement par la région de type R et par la région de type P Paf-conséquent il peut être suffisant d'utiliser la partie formant résistance R' en tant que résistance En outre une résistance possédant une

faible valeur résistive peut être aisément réalisée.

< 3) La figure 12 est une vue en plan montrant une variante de réalisation de l'autre partie contenant

les éléments IIL et la figure 13 est une vue en coupe pri-

se suivant la ligne C-C' de la figure 12 Incidement les

parties de la figure 12 correspondant à celles de la figu-

re 5 sont repérées par les mêmes symboles et chiffres de référence. Conformément à cette forme de réalisation, comme cela ressort de la figure 12, la région d'injection 5 et les

régions de base B 1, B 2, B 3 et B 4 sont enserrées par une ré-

gion 100 de type N possédant une concentration élevéed'im-

puretés et qui est formée en même temps que les régions de sortie OUT 1 et OUT 2, hormis les partiesdans lesquelles la région d'injection 5 et les régions de base B 1 à B 4 se font

face réciproquement.

Le fait de prévoir cette région de type N+ 100 permet de réduire la fuite des porteurs transversalement

par rapport à la région d'injection 5 et aux régions de ba-

se Bl à B 4, de manière à accroître en supplément la vitesse

de fonctionnement et à réduire la consommation d'énergie.

( 4) Comme cela est représenté sur la figure 14, les parties formant résistances Ra, Rb et Rc possédant des

valeurs différentes peuvent être raccordées aux parties res-

pectives d'injection Sa, 5 b et 5 c de telle manière que des

courantsd'injection différents peuvent être établis au ni-

veau des parties d'injection respectives Sa, 5 b et 5 c In-

cidement ces parties formant résistances Ra, Rb et Rc peuvent avoir différentes formes de réalisation, comme cela a été

décrit de façon spécifique précédemment.

( 5) La présente invention peut être également appliquée, comme représenté sur la figure 15, au circuit

intégré quiest constitué par les régions d'injection indé-

pendantes 5 a et 5 b pour lesrégions contenant les éléments

IIL 2 a et 2 b De façon plus spécifique, les régions conte-

nantles éléments IIL 2 a et 2 b sont raccordées à la seule source de courant d'injection 7 par l'intermédiaire d'une

couche métallique 6 et en particulier la région d'injec-

tion 5 b de la région contenant les éléments IIL 2 b, pou-

vant fonctionner à faible vitesse, constitue la partie for-

mant résistance R Cette partie formant résistance R peut également prendre différentes formes de réalisation comme

cela a été décrit de façon spécifique précédemment.

( 6) La partie formant résistance R, que l'on

vient de décrire, permet d'utiliser la région semiconduc-

trice, qui estformée dans le substrat semiconducteur, mais n'y est pas limitée Cette partie formant résistance R peut être constituée par une région semiconductrice telle que le silicium polycristallin qui est formé à la surface de la

pellicule isolante sur le substrat semiconducteur L'utili-

sation de cette couche de silicium polycristallin est effi-

cace pour le circuit intégré qui contient une partie for-

mée d'éléments du type à effet de champ à grille isolée au-

tre que la partie contenant les éléments linéaires De fa-

çon spécifique, le sicilium polycristallin utilisé pour constituer la partie formant résistance R peut être réalisé en même temps que l'électrode de grille de la partie formée

des éléments du type à effet de champ à grille isolée In-

cidement cette partie formée d'éléments du type à effet de champs à grille isolée est constituée par un transistor

MISFET à canal N, par des transistors MISFET complémentai-

res ou analogues.

Comme cela ressort à l'évidence de la description

que l'on vient de donner, la présente invention peut être efficacement appliquée au circuit intégré contenant les éléments IIL et est remarquablement efficace dans le cas o le nombre des éléments IIL contenus dans la partie 2 b formée d'éléments IIL fonctionnant à faible vitesse est très supérieur au nombre des éléments IIL situés dans la

partie 2 a formée d'élément IIL fonctionnant à faible vi-

tesse Ceci est du au fait que l'énergie devant être con-

sommée par la partie 2 b contenant les éléments IIL fonc-

tionnant à faible vitesse, possédant un nombre supérieur d'éléments IIL, peut être suffisamment réduite par suite de l'existence de la partie formant résistance R.

Claims (8)

REVENDICATIONS

1 Dispositif à circuits intégrés à semiconduc-

teurs, caractérisé en ce qu'il comporte un substrat semi-

conducteur ( 1; 10), une première partie ( 2 a) comportant des éléments IIL et réalisée dans ledit substrat semiconducteur

et apte à être mise en fonctionnement par un premier cou-

rant d'injection (Inj a), une secondepartie ( 2 b) constituée

d'éléments IIL et formée dans ledit substrat semiconduc-

teur et apte à être mise en fonctionnement par un second courant d'injection (Inj b) différant du premier courant d'injection, et que des régions d'injection ( 5) pour les première et seconde parties contenant des éléments IIL sont raccordées à une source ( 7) de courant d'injection et qu'il est prévu des moyens (R) permettant d'établir

ledit second courant d'injection et qui sont raccor-

dés à au moins la région d'injection pour ladite seconde

partie constituée d'éléments IIL.

2 Dispositif à circuits intégrés à semiconduc-

teurs selon la revendication 1, caractérisé en ce que la seconde partie ( 2 b) constituée d'éléments IIL est apte à être mise en fonctionnement à une vitesse inférieure à la première partie ( 2 a) constituée d'éléments IIL, et que le

second courantd'injection est inférieur au premier cou-

rant d'injection.

3 Dispositif à circuits intégrés à semicon-

ducteurs selon la revendication 1, caractérisé en ce que les moyens (R) permettant d'établir ledit second courant

d'injection sont constitués par une partie de ladite ré-

gion d'injection ( 5), qui n'est pas recouverte par une

couche métallique.

4 Dispositif à circuits intégrés à semiconduc-

teurs selon la revendication 1, caractérisé en ce que les

moyens (R) servant à établir ledit second courant d'injec-

tion (Inj b)-sont constitués par une couche semiconductri-

ce qui est formée à la surface d'une pellicule isolante

recouvrant le substrat semiconducteur ( 10).

Dispositif à circuits intégrés à semiconduc-

teurs, caractérisé en ce qu'il comporte un substrat semi-

conducteur ( 1; 10),une partie ( 3) comportant des éléments linéaires et formée dans le substrat semiconducteur, une partie ( 2) contenant des éléments IIL et formée dans le substrat semiconducteur et comportant une première partie

( 2 a) formée d'éléments IIL et apte à être mise en fonction-

nement par un premier courant d'injection et une seconde partie ( 2 b) contenant des éléments IIL et apte à être mise

en fonctionnement par un second courant d'injection diffé-

rent du premier courant d'injection, des régions d'injec-

tion ( 5,5 a,Sb) pour les première et seconde parties formées

d'éléments IIL et raccordés à une source de courant d'in-

jection ( 7) et des moyens (R>R') servant à établir ledit courant d'injection et raccordés à la région d'injection

( 5 b) pour ladite seconde partie constituée d'éléments IIL.

6 Dispositif à circuits intégrés à semiconduc-

teur selon la revendication 5, caractérisé en ce que ladi-

te seconde partie ( 2 b) constituée d'éléments IIL est apte à être mise en fonctionnement à une vitesse inférieure à ladite première partie ( 2 a) constituéed'éléments IIL, et que le second courant d'injection est inférieur au premier

courant d'injection.

7 Dispositif à circuits intégrés à semiconduc-

teur selon la revendication 5, caractérisé en ce que les

moyens (Rf R') servant à établir ledit second courant d'in-

jection sont constituéspar une partie de ladite région d'

injection ( 5)-, qui n'est pas recouverte par une couche mé-.

tallique.

8 Procédé de fabrication d'un dispositif à cir-

cuits intégrés à semiconducteurs caractérisé en ce qu'il comprend la phase opératoire de préparation d'un substrat semiconducteur ( 10) possédant une première et une seconde régions semiconductrices ( 11,12) possédant un premier type

de conductivité et isolées l'une de l'autre, la phase opé-

ratoire de formation sélective d'une troisième couche semi-

25138 10

conductrice allongée < 20) possédant une second type de con-

ductivité qui est opposé au premier type de conductivité, dans la seconde région semiconductrice, la phase opératoire

de formation sélective à la fois d'une quatrième région se-

miconductrice ( 21) possédant le second type de conductivité

dans la première région semiconductrice et plusieurs cinquiè-

mesrégionssemiconductrices( 22,23) dans ladite première ré-

gion semiconductrice le long de ladite troisième région se-

miconductrice ( 20), la phase opératoire de formation sélec-

tive à la fois d'une sixième région semiconductrice ( 24) possédant le premier type de conductivité dans la quatrième région semiconductrice ( 21) et de plusieurs septièmes régions semiconductrices( 25,26,27,28) possédant le premier type de conductivité dans lesdites cinquièmesrégionssemiconductrices

( 22,23), et la phase opératoire de recouvrement de la surfa-

ce d'une première partie de la troisième couche semiconduc-

trice ( 20) et la surface d'une seconde partie de cette ré-

gion, qui est distante de la première partie, par une cou-

che métallique, un transistor d'une partie ( 2 a) constituée

d'éléments linéaires étant réalisé par ladite première ré-

gion semiconductrice ( 11), ladite quatrième région semicon-

ductrice ( 21) et ladite sixième régionsemiconductrice ( 24),

tandis qu'un premier élément IIL (Q 1) est constitué par la-

dite première région semiconductrice, la première partie de la troisième région semiconductrice et les cinquième et septième régions semiconductrices formées le long de la

première partie, et qu'un second élément IIL (Q 2) est cons-

titué par la seconde région semiconductrice, la seconde par-

tie de la troisième région semiconductrice et les cinquième

et septième régions semiconductrices formées le long de la-

dite seconde partie.