DE3223276A1

DE3223276A1 - Integrierte halbleiterschaltung und verfahren zu ihrer herstellung

Info

Publication number: DE3223276A1
Application number: DE19823223276
Authority: DE
Inventors: Tsuneo Kokubunji Tokyo Itoh; Yoshikazu Shiga Takahashi; Makoto Kodaira Tokyo Takechi
Original assignee: Hitachi Ltd; Hitachi Microcomputer Engineering Ltd
Current assignee: Hitachi Microcomputer System Ltd; Hitachi Ltd
Priority date: 1981-06-22
Filing date: 1982-06-22
Publication date: 1983-01-05
Also published as: MY8600554A; GB2104284B; FR2508255A1; IT1152980B; US4893168A; GB2104284A; JPH0440866B2; HK54686A; KR910000155B1; IT8221971A0; KR840000985A; SG20786G; FR2508255B1; JPS57211248A

Description

BESCHREIBÜNG

Die Erfindung bezieht sich einerseits auf eine integrierte Halbleiterschaltung (im folgenden als "IC" bezeichnet), mit einer Einheitszelle zum Aufbau eines Ein/Ausgabe-Schaltungsteils, der es ermöglicht, aus einer Vielzahl unterschiedlicher Ein- und Ausgabenfunktionen durch Änderung eines Verdrahtungsmusters eine beliebige auszuwählen; die Erfindung bezieht sich andererseits auf ein Verfahren zur Herstellung einer solchen Schaltung. Insbesondere betrifft die Erfindung einen logischen IC, die mit dem Stammwafer-(master slice)-Konzept arbeitet.

Beispielsweise ist ein logischer IC für einen Rechner nach dem erwähnten Stammwafer-Konzept aufgebaut, da es erforderlich ist, einige, jedoch mehrfache, Arten von ICs innerhalb kurzer Zeit zu entwerfen. Der nach dem Stammwafer-Konzept aufgebaute IC hat den Vorteil, daß er die Realisierung vielfacher logischer Funktionen durch Änderung nicht des grundsätzlichen Aufbaus (d.h. des Stammaufbaus) sondern nur des Verdrahtungsmusters gestattet. Um diesen Vorteil auszunutzen, ist es erforderlich, daß sich die Funktionen der betreffenden Stifte (oder Leitungen) beliebig derart wählen oder ändern lassen, daß die jeweiligen Anforderungen erfüllt werden. Insbesondere ist es nötig, daß sich die betreffenden Stifte im Stammwafer-Konzept auf jede Funktion einstellen lassen, die aus den jeweiligen Funktionen Eingabe, Ausgabe und zwei direktionale Ein/Ausgabe beliebig ausgewählt wird.

Um diese Forderung zu erfüllen, wird nach dem Stand der Technik für jede der den einzelnen Stiften zugeordneten Anschlußflächen eine Ein/Ausgabezelle (I/O cell) vorgesehen. Bei der Ein/Ausgabezelle handelt es sich dabei um eine Zelle (d.h. einen Einheits-Schaltungsteil), die so

grundlegend (als Stammzelle) aufgebaut ist, daß sie den gleichzeitigen Aufbau von Schaltungen gestattet, die die größte Anzahl von Elementen für die betreffenden Ein- und Ausgabeschaltungen erfordert. Sollen die genannten Erfordernisse mit Hilfe einer derartigen Ein/Ausgabezelle erfüllt werden, so ist diese so ausgebildet, daß sie eine Anschlußfläche (bzw. einen Stift) auf jede der Funktionen Eingabe, Ausgabe und bidirektionale Ein- und Ausgabe einstellen kann. Auf diese Weise läßt sich der IC unter An-Wendung des Stammwafer-Konzeptes herstellen. Daher werden keine Bauelemente verwendet, die andere Funktionen als die ausgewählte realisieren; vielmehr vollführt jede Ein/ Ausgabezelle ausschließlich nur eine ausgewählte Funktion. Obwohl ferner beim Stand der Technik die Eingabeschaltung und die Ausgabeschaltung gleichzeitig aus einer Ein/Ausgabezelle unabhängig voneinander aufgebaut sein können, können bezüglich der dort verwendeten Anordnung zwischen der herkömmlichen Anschlußfläche und der Ein/Ausgabezelle Eingabe und Ausgabe nicht getrennt und unabhängig voneinander abgeleitet werden. Vielmehr ist es nur möglich, die eine oder die andere Funktion von der einzigen Ein/ Ausgabezelle abzuleiten. Unter Berücksichtigung dieser Gegebenheiten haben die Erfinder Untersuchungen durchgeführt und festgestellt, daß das soweit beschriebene Konzept, d.h. das herkömmliche Stammwafer-Konzept, bei dem das Erfordernis einer Einstellung der Funktionen der Stifte durch Vorsehen einer Ein/Ausgabezelle für jede Anschlußfläche zu erfüllen ist, es nicht zugelassen hat, die vielfältigen Funktionen und Arten ohne Änderung des grundsätzlichen Aufbaus zu erhöhen.

Ein erstes Ziel der vorliegenden Erfindung besteht somit darin, einen IC sowie ein Verfahren zu seiner Herstellung anzugeben, wobei dieser IC eine Erhöhung der verschiedenen Arten dadurch gestattet, daß der Freiheits grad im Entwurf eines ICs nach dem Stammwafer-Konzept erhöht wird, so daß sich als Funktion jeder einzelnen Ein/Ausgabezelle jede der Funktionen Eingabe, Ausgabe,

bidirektionale Eingabe und Ausgabe sowie unabhängige Eingabe und Ausgabe beliebig wählen läßt.

Ein zweites Ziel der Erfindung besteht darin, eine effektive Benutzung der Ein/Ausgabezelle zu gestatten, 5 ohne daß dergleiche grundsätzliche Aufbau wie beim Stand der Technik insbesondere in dem nach dem Stammwafer-Konzept aufgebauten logischen IC geändert wird.

Gemäß einem Merkmal der vorliegenden Erfindung ist der Bereich, der einer Ein/Ausgabezelle [ d.h. einem Ein/ Ausgabe-Einheitsschaltungsteil) benachbart und mit einer Anschlußfläche zu versehen ist, imaginär in eine Vielzahl von Unterbereichen unterteilt, die jeweils mit einer Vielzahl getrennter und unabhängiger Anschlußflächen versehen sind, so daß sie dazu verwendet werden können, aus der Ein/Ausgabezelle unterschiedlicher Funktionen abzuleiten, oder die darauf mit einer Anschlußflache ausgebildet sind, um von der Ein/Ausgabezelle nur eine Funktion abzuleiten oder eine bidirektionale Ein- und Ausgabefunktion zu vermitteln.

im folgenden werden anhand der Zeichnungen bevorzugte Ausführungsbeispiele der Erfindung beschrieben, die eine logische LSI-Schaltung nach dem Stammwafer-Konzept betreffen, beispielsweise einen logischen IC des CMOS-(complementary metal oxide semiconductor)-Typs mit mehreren Tausenden von logischen Verknüpfungsgliedern. In den Zeichnungen zeigen

Fig. 1 eine schematische Draufsicht auf die Anordnung eines logischen ICs des CMOS-Typs gemäß einem ersten Ausführungsbeispiel; Fig. 2A eine Draufsicht auf die Einheitszelle der

logischen Schaltung;

Fig. 2B ein Ersatzschaltbild der Einheitszelle; Fig. 3A eine Draufsicht auf eine Ein/Ausgabezelle; Fig. 3B eine Draufsicht auf die Anordnung der Ein/ Ausgabezelle nach Fig. 3A nach Aufbringen

einer ersten Aiuminium-Verdrahtungsschicht;

Pig. 3C eine Draufsicht auf die Anordnung der Ein/ Ausgabezelle nach Fig. 3B nach Aufbringen einer zweiten Aluminium-Verdrahtungsschicht;

Fig. 4 einen Schnitt durch einen wesentlichen Teil der Schaltung nach Fig. 3C;

Fig. 5A ein Ersatzschaltbild der Ein/Ausgabezelle nach Fig. 3C;

Fig. 5B ein Ersatzschaltbild unter Verwendung von

Schaltungssymbolen;

Fig. 6A, 6B und 6C Schaltbilder von Ein/Ausgabezellen gemäß einem zweiten, dritten bzw. vierten Ausführungsbeispiel; und

Fig. 7 einen Schnitt durch einen wesentlichen Teil der Fig. 6A.

Die Figuren 1 bis 5B zeigen ein Ausführungsbeispiel, bei dem die vorliegende Erfindung bei einer LSI-Schaltung des CMOS-Typs verwirklicht ist.

In Fig. 1 ist schematisch die Anordnung eines einen logischen IC bildenden Halbleiterplättchens 1 gezeigt.

Auf diesem Plättchen 1 ist in Querrichtung eine Anzahl von Einheitszellen 2 in einhundert und einigen -zig Zeilen angeordnet, die die logische Schaltung unter Bildung von Zeilen 3 von Einheitszellen aufbauen, und diese Zeilen 3 von Einheitszellen sind in Längsrichtung in mehreren -zig von Zeilen in vorgegebenen Intervallen angeordnet. In Fig. 2 sind mehrere Einheitszellen 2 speziell gezeigt; die Abschnitte in den übrigen Zeilen 3 sind jedoch genau gleich, wobei lediglich die Darstellung der Einheitszellen weggelassen ist. Ferner sind in Fig. 1 nur vier Zeilen von Einheitszellen dargestellt; auch hier ist die Darstellung der übrigen gleich aufgebauten Zeilen weggelassen worden. Die Abstände zwischen jeweils zwei benachbarten Zeilen 3 von Einheitszellen dienen als Verdrahtungskanäle 4, deren jeder so breit ist, daß sich auf der Oberfläche einer SiO -Feldschicht mehrere -zig in Längsrichtung verlaufende Aluminiumbahnen ausbilden lassen. Im Umfangs-

bereich des Plättchens 1 ist eine Anzahl von Ein/Ausgabezellen 5 zum Aufbau v~>:i Ein- und Ausgabeschaltungen angeordnet. Jede dieser Ein/Ausgabezellen ist so gestaltet, daß sie durch eine Aluminiumverdrahtung verschiedene Schaltungsfunktionen für eine Eingangsstufe, eine Ausgangsstufe, eine Takt-Eingangsstufe, eine bidirektionale Pufferstufe und dergleichen aufweisen kann, wie dies im folgenden beschrieben wird. Ferner sind jeweils an einer jeder Ein/Ausgabezelle benachbarten Stelle für jede Zelle zwei Anschlußflächen 6a, 6b vorgesehen, die in vorgegebener regelmäßiger Teilung angeordnet sind. Das Vorhandensein zweier Anschlußflächen für jede Zelle spielt für die Ableitung (bzw. Auswahl) der genannten verschiedenen Schaltungsfunktionen eine wichtige Rolle.

Im folgenden soll das Verfahren zur Herstellung dieses logischen ICs gemäß dem Stammwafer-Konzept beschrieben werden. Zunächst werden in Übereinstimmung mit dem Stammmuster die Schaltungselemente der Einheitszellen 2 und der Ein/Ausgabenzellen 5, d.h. MIS-(Metall-Isolator-Kalbleiter)-Feldeffekttransistoren (im folgenden MISFETs genannt) , Widerstände, Polysilizium-Verknüpfungsleitungen usw. ausgebildet. Dieses Stammmuster ändert sich nicht, sondern behält für alle Schaltungsarten das gleiche Muster bei. Sodann wird, nachdem die gesamte Oberfläche mit einer Phosphosilikatglassschicht (im folgenden als "PSG-Schicht" bezeichnet) als Zwischenschichtisolierung überzogen worden ist, diese Isolierschicht jeweils mit: Kontaktlöchern versehen. Im Anschluß an die Ausbildung der Kontaktlöcher werden verschiedene Modifikationen entsprechend den gewünschten logischen Funktionen durchgeführt, um diese Funktionen zu realisieren. Sodann wird auf die Oberfläche eine erste Aluminium-Verdrahtungsschicht (im folgenden als "Al-I-Schicht" bezeichnet) aufgetragen. Diese Al-I-Schicht enthält die Verdrahtungen zum Aufbau der logischen Schaltungen in den Einheitszellen 2, die Verdrahtungen der Energiequellen (V und V , die alle Arten

haben und in identischem Muster vorliegen) für die Einheitszellen 2, die Verdrahtungen zum Aufbau der Ein/Ausgabekreise in den Ein/Ausgangszellen 5 sowie die in den Verdrahtungskanälen 4 in Längsrichtung verlaufenden Verdrahtungen zur Verbindung der Einheitszellen 2. Ferner wird die unter den beiden Anschlußflächen 6a und 6b für jede Ein/Ausgabezelle 5 liegende Oberfläche aus der Al-I-Schicht erzeugt. Als nächstes wird ein überzug aus einer zweiten Zwischenschichtisolierung (d.h. eine weitere PSG-Schicht) hergestellt, diese mit Durchgangslöchern versehen und eine zweite Aluminium-Verdrahtungsschicht (Al-II-Schicht) aufgetragen. Diese Al-II-Schicht enthält die Energiequellenverdrahtungen (die alle Arten haben und in identischem Muster vorliegen) für die Ein/Ausgabezellen 5, die Verdrahtungen, die auf den Einheitszellen 2 in einer die Verdrahtungskanäle 4 schneidenden Richtung verlaufen und die verschiedenen Einheitszellen 2 zum Aufbau der logischen Schaltungen miteinander verbinden, sowie die Anschlußschichten, die in identischem Muster auf der oben genannten Al-I-Schicht derart angeordnet sind, daß sie eine die Anschlußflächen 6a und 6b überlagernde obere Schicht bilden.

Die Einheitszellen 2 sind grundlegend so aufgebaut, daß jede Zelle höchstens drei Eingangs-NAND-Glieder des CMOS-Typs bilden kann, und jede Zelle ist daher mit drei P-Kanal-MISFETs und drei N-Kanal-MISFETs ausgerüstet.

Als Beispiel für den Aufbau einer logischen Schaltung unter Verwendung derartiger Einheitszellen zeigt Fig. 2A die Anordnung für den Fall von drei Eingangs-NAND-Gliedern, deren Schaltbild in Fig. 2B veranschaulicht ist. Um einen Schaltungsentwurf entsprechend dem Stammwafer-Konzept zu ermöglichen, sind für das Stammmuster sechs MISFETs vorgesehen. Im einzelnen umfaßt der Aufbau einen in einem N-leitenden Silizium-Halbleitersubstrat 1' ausgebildeten P-leitenden Wannenbereich 7, eine SiO -Feldschicht 8,

Polysiliziumschichten 71 bis 78 sowie N -leitende Halbleiterbereiche 81 bis 84 und P -leitende Halbleiterbereiche

91 bis 94, die durch Ionenimplantation oder Diffusion in selbst-ausrichtender weise unter Verwendung der SiO₉-FeIdschicht 8 und der Polysilizium-Schichten 71 bis 7 6 für die Gate-Elektroden als Masken hergestellt werden, um die Source- und Drain-Bereiche zu hilden. Ferner umfaßt der Aufbau einen N-leitenden Bereich 9 5 und einen P-leitenden Bereich 85 zur Vorspannung des N-Substrats 1' und des P-Wannenbereiches 7. Anschließend wird auf der (nicht gezeigten) ersten Zwischenschicht-Isolierung die Al-I-Schicht erzeugt, die auf der gesamten Oberfläche derart ausgebildet wird, daß sie die Anordnung des oben erwähnten Stammmusters bedeckt. Auf diese Weise werden Eingangsleitungen A, B und C sowie eine Ausgangsleitung X zum Aufbau der logischen Schaltung in der Einheitszelle 2, beispielsweise zum Aufbau dreier Eingangs-NAND-Glieder, gebildet. Außerdem werden auf der Al-I-Schicht sowohl die Energiequellen-Verdrahtung V_nn zum Anschluß der Energiequelle (V ) an die Einheitszelle sowie eine Erdverdrahtung erzeugt. Die Verdrahtungen A, B, C und X werden, obwohl nicht dargestellt, über die Al-II-Schicht mit den logischen Verknöpfungsgliedern verbunden, die von jeweils anderen Einheitszellen gebildet werden. Übrigens können diese Verbindungen auch aus der Al-I-Schicht bestehen, sofern sie lediglich in den Verdrahtungskanälen 4 ausgeführt werden können.

Die Ein/Ausgabezellen 5 sind grundlegend so entworfen, daß sich eine Schaltung, die die höchste Anzahl von Elementen für jede der Ein- und Ausgabestufen benötigt, aus einer Ein/Ausgabezelle aufbauen läßt. Um Austauschbarkeit mit einer LSTTL-Schaltung (d.h. einer low-power-Schottky-TTL-Schaltung) zu ermöglichen, sind im vorliegenden Beispiel in dieser Ein/Ausgabezelle die Bauelemente eingebaut, die einen Umsetzer zum wechselseitigen Umsetzen des logischen CMOS-Pegels und des LSTTL-Pegels bilden. In den folgenden Figuren ist jedoch nur ein Teil der Ein/Ausgabezelle dargestellt, während der genannte Pegelumsetzer-Schaltungsteil weggelassen ist.

Anhand der Figuren 3A bis 5B soll ein Ausführungsbeispiel beschrieben werden, bei dem Ein- und Ausgabestufen unabhängig voneinander aus der einzelnen Ein/Ausgabezelle aufgebaut sind. Gemäß dem Stand der Technik war es nicht möglich, unabhängige Ein- und Ausgabestufen mittels einer einzigen Ein/Ausgabezelle aufzubauen und zu verwenden.

Das Verfahren zur Herstellung der Ein/Ausgabezelle ist in seinen einzelnen Schritten in den Figuren 3A bis 3C veranschaulicht, wobei Fig. 3A die Anordnung bei der Ausbildung des Stammmusters zeigt. Im einzelnen sind dort ein P-leitender Wannenbereich 10, eine SiO -Feldschicht 8, eine als Gate-Elektrode dienende Polysiliziumschicht 11, eine einen Eingangs-Schutzwiderstand bildende Polysiliziumschicht 12 sowie ein N -leitender Halbleiterbereich 17 und ein P -leitender Halbleiterbereich 18 ausgebildet, wobei die letzten beiden Halbleiterbereiche durch Ionenimplantation oder Diffusion unter Verwendung der Polysiliziumschicht 11 und der SiO -Feldschicht 8 als Masken in selbstausrichtende Weise zur Erzeugung eines Source- und eines Drain-Bereiches hergestellt werden.·

Der wichtige Aufbau bei diesem Ausführungsbeispiel besteht darin, daß die der Ein/Ausgabezelle 5 benachbarten Anschlußflächen in einer Anzahl vorgesehen werden, die der Anzahl von durch die Ein/Ausgabezelle zu erfüllenden Funktionen entspricht oder größer ist als diese Anzahl, z.B. zwei.

Der Hauptteil dieses die Anschlußflächen enthaltenden Aufbaus wird im folgenden anhand der Figuren 3B, 3C und 4 erläutert.

Nachdem der dem Stammirister entsprechende Zellenaufbau gemäß Fig. 3A hergestellt ist, werden die jeweiligen Aluminiumbahnen 19 gemäß Fig. 3B mittels der Al-I-Schicht aufgetragen, so daß eine aus dem Polysilizium-Widerstand und einer Diode 14 aufgebaute Eingangs-Schutzschaltung, eine aus einem CMOS-Inverter 15 aufgebaute Eingangsstufe und eine dreistufige Ausgangsschaltung 16 unabhängige Funktionen erhalten. Die in Fig. 3B schraffierten Bereiche

bezeichnen die genannten Aluminiumbahnen 19. Die Verbindung mit dem darunterliegenden Diffusionsbereich oder der Polysiliziumschicht erfolgt dabei entweder an dem breiteren Bahnabschnitt oder an der mit "X" bezeichneten Stelle, die in Form eines Hundeknochens verbreitet ist. Gleichzeitig mit dem Ausbilden der Verdrahtungen durch die Al-I-Schicht werden aus der selben Schicht Anschlußflächen 6a-1 und 6b-1 zum unabhängigen Ableiten von Ein- und Ausgang an der Ein/Ausgabezelle 5 ausgebildet. Diese Anschlußflächen 6a-1 und 6b-1 sind mit ihren Verdrahtungen so gestaltet, daß sie über die Aluminiumbahnen 19 mit dem Eingangs-Schutzwiderstand 12 bzw. der Ausgangsschaltung 16 verbunden sind.

Nach dem Auftragen der zweiten Zwischenschicht-Isolierung wird die Al-II-Schicht, wie in Fig. 3C gezeigt, ausgebildet.Diese Al-II-Schicht bildet die Aluminiumbahnen, die - wie oben beschrieben - die Einheitszelle 2 mit der Ein/Ausgabezelle 5 verbindet, und bildet ferner die Leitung V zum Anschluß der Energiequelle (V_nn) an die Ein/Ausgabezelle 5, ferner die Erdleitung GND und weitere Aluminiumflächen 6a-2 und 6b-2, die sich genau oberhalb der oben erwähnten Flächen 6a-1 und 6b-1 befinden und die gleiche Form haben. Die mit "X" in Fig. 3C bezeichneten Stellen geben diejenigen Bereiche an, in denen die Al-II-Schicht mit der Al-I-Schicht über Durchgangslöcher verbunden ist, die in der mit dem Diffusionsbereich in Fig. 3B in Berührung stehenden Al-I-Schicht ausgebildet sind. Die Berührungsstellen zwischen der Al-I-Schicht und dem Diffusionsbereich oder der Polysiliziumschicht sind dabei jedoch nicht gezeigt.

Nahe der Ein/Ausgangszelle 5 sind also isoliert voneinander die Eingangs-Anschlußflache 6a, die aus der Aluminiumfläche 6a-1 der Al-I-Schicht und der Aluminiumfläche 6a-2 der Al-II-Schicht aufgebaut ist, sowie die Ausgangs-Anschlußflache 6b, die aus der Aluminiumfläche 5 6b-1 der Al-I-Schicht und der Aluminiumfläche 6b-2 der Al-II-Schicht aufgebaut ist, ausgebildet. Diese Struktur ist in Fig. 4 deutlich veranschaulicht. Fig. 4 zeigt einen

Schnitt durch einen Abschnitt, der die Ausgangsfläche 6b, die Eingangsfläche 6a, die Leiterbahn 19 mit dem Eingangs-Schutzwiderstand 12 sowie die Leiterbahn 19 mit der Gate-Schutzschaltung 14 umfaßt. Fig. 4 zeigt ferner ein N-leitendes Siliziumsubstrat 20, eine SiO„-Feldschicht, eine auf der Oberfläche der Polysiliziuinschicht vorhandene SiO -Schicht 22, eine erste PSG-Schicht 23, eine zweite PSG-Schicht 24 und eine dritte PSG-Schicht 25. Der in Fig. 4 gezeigte Aufbau kann in bekannter Herstellungstechnik, etwa durch thermische Oxidation, Ionenimplantation, Photoätzung, chemisches Aufdampfen, vakuum Aufdampfen oder dergleichen erzeugt werden, wobei die obige Beschreibung Einzelheiten des Herstellverfahrens und der dabei angewendeten Bedingungen nicht berührt hat.

Schaltbilder für die Schaltung nach Fig. 3C sind in Fig. 5A und 5B gezeigt, wobei Fig. 5A ein Ersatzschaltbild und 5B ein Schaltbild unter Verwendung von Schaltungssymbolen wiedergibt.

Gemäß Fig. 5A ist die Eingangsstufe aus der Eingangs-Schutzschaltung 14, die den Eingangs-Schutzwiderstand 12 und die Diode 14 umfaßt, sowie dem zweistufigen CMOS-Inverter 15 aufgebaut. Das von der Anschlußfläche 6a zugeführte Signal gelangt durch die Schaltung an die Stelle IN und wird über den oben erwähnten LSTTL/CMOS-Pegelumsetzer an die aus der Einheitszelle 2 aufgebaute logische Schaltung weitergegeben. Die Ausgangsschaltung ist aus dem CMOS-Inverter, einem NAND-Gate, einem NOR-Gate und einem aus sechs MOSFETs bestehenden dreistufigen Ausgangspuffer aufgebaut. Die beiden Signale EN und OUT, die von der aus der Einheitszelle 2 aufgebauten logischen Schaltung zugeführt werden, gelangen durch den CMOS-LCTTL-Pegelumsetzer an den genannten CMOS-Inverter bzw. das NOR-Glied. Das aus diesen beiden Signalen EN und OUT aufbereitete Signal treibt den dreistufigen Ausgangspuffer, dessen Ausgangssignal der Anschlußfläche 6b zugeführt wird. Fig. 5B zeigt ein Blockschaltbild dieser Schaltung unter Verwendung von Schaltungssymbolen.

Die nachstehend beschriebenen Figuren 6A, 6B und 6C veranschaulichen die Ein/Ausgabezellen in einer der Fig. 5B ähnlichen Darstellung.

Bei dem in Fig. 3C und 4 gezeigten Aufbau können die Eingangs- und Ausgangsstufen der Ein/Ausgabezelle 5 separat mit externen Leitungen über von diesen an die entsprechenden Anschlußflächen 6a und 6b führende Druckbond-Drähte verbunden werden. Mit anderen Worten können die zu der Ein/Ausgabezelle gehörende Ein- und Ausgabefunktionen gleichzeitig angewählt werden. Dies beruht auf der Tatsache, daß für die einzelne Ein/Ausgabezelle zwei Anschlußflächen 6a und 6b vorgesehen und getrennt voneinander verwendet werden. Bei den Systemen nach dem Stand der Technik, die eine Ein/Ausgabezelle und eine Anschlußfläche aufweisen, ist dies nicht möglich.

In den Figuren 6A , 6B und 6C sind ein zweites, ein drittes und ein viertes Ausführungsbeispiel der Erfindung dargestellt. In diesen Ausführungsbeispielen sind mindestens eine der Paare 5B von Ein/Ausgabezellen 5, die in der generellen Anordnung des in Fig. 1 gezeigten Halbleiterplättchens gestrichelt gezeigt sind, sowie die beiden entsprechenden Anschlußflächen 6a und 6b durch die in den Figuren 6A, 6B bzw. 6C gezeigten Paare von Ein/Ausgabezellen und Anschlußflächen ersetzt. Das Stammmuster der Ein/Ausgabezellen und der Einheitszellen dieser Ausführungsbeispiele ist ähnlich dem nach dem ersten Ausführungsbeispiel, so daß sich eine nochmalige Erläuterung des Stammmusters hier erübrigt. Ebenso werden die hier beschriebenen Ausführungsbeispiele in Verfahrensschritten erzeugt, die den im Zusammenhang mit dem ersten Ausführungsbeispiel beschriebenen Verfahrensschritten ähnlich sind.

Bei dem Ausführungsbeispiel nach Fig. 6A handelt es sich um dasjenige, bei dem nur der Eingangsschaltungsteil aus der Ein/Ausgabezelle 5 entnommen wird, bei dem Ausführungsbeispiel nach Fig. 6B wird nur der Ausgangsschaltungsteil· entnommen, und bei dem Ausführungsbeispiel nach Fig. 5C werden sowohl der Eingangs- als auch der Ausgangs-

schaltungsteil als biairektionaler Ein- und Ausgang entnommen. Die nicht entnommenen Schaltungsteile sind gestrichelt gezeichnet. Die Teile der Al-I-Schicht, die die den gestrichelt gezeigten Schaltungsteilen entsprechenden Verdrahtungen bilden, sind in Wirklichkeit nicht durchgeführt.

Der Unterschied, den diese Ausführungsbeispiele gegenüber dem ersten Ausführungsbeispiel aufweisen, besteht darin, daß die Anschlußfläche für die einzelne Ein/Ausgabezelle so ausgeführt ist, alsob die beiden in dem ersten Ausführungsbeispiel beschriebenen Anschlußflächen kurzgeschlossen wären.

Durch die in den Anschlußflächen 6 der Figuren 6A bis 6C eingezeichneten gestrichelten Linien sind diese Anschlußflächen 6 so gestaltet, daß die den Anschlußflächen entsprechenden Bereiche 6a¹ und 6b¹ imaginär in zwei unterteilt sind. Die Anordnung und Größen dieser beiden derart unterteilten Bereiche 6a¹ und 6b¹ sind denen der Anschlußflächen 6a und 6b in dem ersten Ausführungsbeispiel identisch.

Der Aufbau dieser Anschlußflächen 6 ist in Fig. 7 veranschaulicht, die einen Schnitt durch das Ausführungsbeispiel der Fig. 6A an der der Fig. 4 entsprechenden Stelle zeigt. Die Anschlußfläche 6 weist eine aus den Al-I- und Al-II-Schichten aufgebaute Schichtstruktur auf. Dabei ist die Al-I-Schicht derart gestaltet, daß sie während des Herstellungsschrittes mit dem Eingang der Ein/Ausgabezelle 5 verbunden wird. Die so erzielte Anschlußfläche 6 ist also mit der Eingangsschaltung der Ein/Ausgabezelle 5 verbunden. Wie aus einem Vergleich mit Fig. 4 hervorgeht, ist die Anschlußfläche 6 über die gesamten Bereiche 6a¹ und 6b' ausgebildet, die ihrerseits mit den Anschlußflächen 6a und 6b zu versehen sind. Der Draht 26 wird durch Druckbondung an die Anschlußfläche 6 angeschlossen, um die Eingangsschaltung der Ein/Ausgabezelle mit den externen Leitungen zu verbinden. Der sich im Schnitt ergebende Aufbau der Ausführungsbeispiele nach den Figuren 6B und 6C wird hier

nicht erläutert, da er sich aus Fig. 7 ohne weiteres ableiten läßt. Wird die Anschlußfläche 6 breiter gemacht, wie dies in diesen Ausführungsbeispielen der Fall ist, so wird der Bondvorgang erleichtert und seine Zuverlässigkeit verbessert.

Bei den Ausführungsbeispielen nach Fig. 6A und 6B ist es übrigens möglich, nur eine Anschlußfläche 6a oder 6b an den Stellen der Bereiche 6a' und 6b¹, die den oben erwähnten Anschlußflächen entsprechen auszubilden und die Eingangs- oder die Ausgangsschaltung mit dieser Anschlußfläche 6a bzw. 6b zu verbinden.

Die oben beschriebenen Ausführungsbeispiele können als freie Variante des ersten Ausführungsbeispiels erzeugt werden, falls ein Zustand auftritt, bei dem es entsprechend der Anzahl von Stiften und Verbindungsdrähten sowie entsprechend der gewünschten Schaltung nicht erforderlich ist, zwei Anschlußflächen für jede Ein/Ausgabezelle anzuordnen. Ferner erhöht sich die Anzahl der Arten an mit dem gleichen Stammmuster erzielbaren integrierten Schaltungen gegenüber dem Stand der Technik.

Beim vorliegenden Ausführungsbeispiel läßt sich das Verhältnis zwischen dem mit den beiden Anschlußflächen für eine Ein/Ausgabezelle versehenen Abschnitt und dem mit einer Anschlußfläche versehenen Abschnitt in Übereinstimmung mit den verschiedenen Bedingungen einschließlich der oben erwähnten Anzahl von Stiften in verschiedener Weise ändern. Sind dabei für die Ein/Ausgabezelle zwei Anschlußflächen im mittleren Bereich des Halbleiterplättchens vorgesehen, während eine Anschlußfläche am Endabschnitt ausgebildet ist, so wird im Hinblick auf den Bondzustand der zu bondende Draht an den genannten mittleren Abschnitt senkrecht zur Plättchenseite gespannt, während er in Richtung des Endabschnitts immer schräger zur Plättchenseite gespannt wird, so daß der Bondvorgang immer schwieriger wird. Erfindungsgemäß wird in dieser Hinsicht die Ausführbarkeit und Zuverlässigkeit des Bondvorgangs verbessert.

Die Erfindung ist oben anhand bestimmter Ausführungs-

beispiele beschrieben worden. Diese Ausführungsbeispiele lassen sich im Rahmen der Erfindung weiter modifizieren. Beispielsweise ist es als eine Variante der obigen zweiten bis vierten Ausführungsbeispiele selbst dann, wenn die Al-I-Schicht so separat wie die Anschlußflächen 6a und 6b in dem ersten Ausführungsbeispiel vorgesehen wird, so daß diese Anschlußflächen 6a und 6b zur Bildung der Anschlußfläche 6 mittels der zweiten Al-II-Schicht kurzgeschlossen werden, möglich, nur den Eingang, den Ausgang oder den bidirektionalen Ein- und Ausgang abzuleiten. Bei dieser Variante braucht das Muster der unteren Al-I-Schicht überhaupt nicht verändert zu werden, so daß die Maske zur Erzeugung der unten liegenden Anschlußfläche einfacher hergestellt werden kann. Die so hergestellte Kurzschluß-.Struktur kann an der Zelle in einem Teil der gesamten Ein/ Ausgabezelle vorgesehen werden, doch läßt sich die Anzahl entsprechend den verschiedenen Bedingungen, wie etwa der erwähnten Anzahl von Stiften, in geeigneter Weise ändern. Ferner brauchen die einzelnen Anschlußflächen nicht in identischer Rechteckform ausgebildet zu werden; sie können auch genereller in Form eines Parallelogramms entsprechend der Druckbond-Richtung des Drahtes gestaltet werden, was beispielsweise dort erfolgt, so sie dichter an die beiden Enden der Zeilen von Anschlußflächen liegen.

In dem ersten Ausführungsbeispiel kann ferner die Anzahl von für jede Ein/Ausgabezelle anzuordnenden Anschlußflächen gleich oder kleiner sein als die Anzahl der von der Ein/Ausgabezelle durchgeführten Ausgabefunktionen, beispielsweise zwei oder größer. In einer Variante können auch mehr Anschlußflächen vorgesehen werden, als Ein- und Ausgabefunktionen vorgesehen sind, beispielsweise drei Anschlußflächen. In diesem Fall kann erwartet werden, daß der Freiheitsgrad bei der Auswahl der Anschlußflächen sich in Übereinstimmung mit der erwähnten Anzahl von Ein- und Ausgabefunktionen weiter erhöht.

Die vorliegende Erfindung kann nicht nur bei logischen ICs des CMOS-Typs, sondern auch bei anderen Schaltungen

angewendet werden.

Wie sich aus der obigen Beschreibung ergibt, bietet die erfindungsgemäße integrierte Halbleiterschaltung folgende wesentliche Vorteile:

1. Insbesondere beim IC-Entwurf nach dem StammwaferKonzept können die Anschlußflächen willkürlig entsprechend der Anzahl von abzuleitenden Eingangs- und Ausgangssignalen (d.h. der Anzahl der durch die Ein/Ausgabezelle durchzuführenden Funktionen) ausgewählt werden, ohne daß das Stammmuster verändert wird, so daß sich der Freiheitsgrad beim Entwurf der IC-Schaltung erhöht. Da die Anschlußflächen so aufgebaut sein können, daß sie die jeweiligen Funktionen der Ein/Ausgabezelle erfüllen, können auch die Anschlußflächen nach dem Stammwafer-Konzept willkürlig gewählt werden.

2. Daraus ergibt sich, daß sich Beschränkungen hinsichtlich der Anzahl der abzuleitenden Signale ohne Änderung des Stammmusters so wesentlich reduzieren lassen, daß die Anzahl der Stifte gegenüber dem Stand der Technik erheblich erhöht (beispielsweise verdoppelt) werden kann.

3. Da der Ein/Ausgabezelle zwei unabhängige Funktionen als Ein- und Ausgangsschaltungen erteilt werden können, weist die Ein/Ausgabezelle ausgezeichnete Verwendbarkeit auf.

Lee

β r sei t

Claims

PATENTANWÄLTE

STREHL SCHÜBELHCPF SCHULZ

WIDKNMAYERSTKASSE 17, [) 8000 MÜNCHEN 22

HITACHI, LTD.

UND

HITACHI MICROCOMPUTER
ENGINEERING, LTD.

DEA-25 744 22. Juni 1982

Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung

PATENTANSPRÜCHE

ή - Integrierte Halbleiterschaltung, gekennzeichnet durch

eine Vielzahl von auf einem Halbleitersubstrat (1) angeordneten Einheitszellen (2), deren jede bestimmte Schaltungselemente enthält, die zur Ausführung mindestens einer der Schaltungsfunktionen einer Eingangsschaltung, einer Ausgangsschaltung und einer Ein- und Ausgangsschaltung miteinander verbindbar sind;

eine Vielzahl von auf dem Halbleitersubstrat (1) ausgebildeten Anschlußflächen (6a, 6b), die den jeweiligen Einheitszellen (2) entsprechen; und

ein Verdrahtungsmuster (19) zur Versorgung jeder Einheitszelle (2) mit mindestens zwei ausgewählten Schaltungsfunktionen der besagten Eingangs-, Ausgangs- und

Ein/Ausgangs-Schaltungen, wobei das Verdrahtungsmuster (19) eine Verbindung zum elektrischen Anschluß jeder Einheitszelle mit mindestens zwei der entsprechenden Anschlußilächen (6a, 6b) aufweist, um die beiden ausgewählten Schaltungsfunktionen von der Einheitszelle abzuleiten.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß eine (6a) der beiden für jede Einheitszelle (2) vorgesehenen Anschlußflächen zur Versorgung der Eingangsschaltung (12, 14) der Einheitszelle mit einem Signal dient, während die andere (6b) der Anschlußflächen zur Abnahme eines Signals von der Ausgangsschaltung (16) der Einheitszelle dient.
3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß jede Anschlußfläche (6a, 6b) aus einer unteren Leiterschicht (6a-1, 6b-1) und einer auf dieser liegenden und sie berührenden oberen Leiterschicht (6a-2, 6b-2) aufgebaut, ist.
4. Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einer Vielzahl von Einheitszellen (2), deren jede eine vorgegebene Anzahl von Schaltungselementen aufweist, die zur Durchführung mindestens einer vorgegebenen Schaltungsfunktion einer Eingangsschaltung, einer Ausgangsschaltung und einer Ein/Ausgangsschaltung verbindbar sind, dadurch gekennzeichnet,

daß die Schaltungselemente (12...16) jeder Einheitszelle (2) in einem vorgegebenen Schaltungselement-Muster auf einem Halbleitersubstrat (1; 20) ausgebildet werden, und
daß mindestens einige der Schaltungselemente jeder Einheitszelle in einem Muster miteinander verbunden werden, so daß sie die jeweilige Schaltungsfunktion erfüllen, und daß für jede Einheitszelle (2) eine Anschlußfläche (6a, 6b) entsprechend einem aus einer Vielzahl vorgegebener Anschlußflächen-Muster ausgewählten Muster ausgebildet werden, wobei die Vielzahl vorgegebener Anschlußflächen-Muster ein erstes Muster umfaßt, bei dem mindestens zwei getrennte Anschlußflächen (6a, 6b) derart definierbar sind, daß jede Einheitszelle mit mindestens zwei Schaltungsfunktionen versehen wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß jede Einheitszelle (2) mit zwei getrennten Anschlußflächen (6a, 6b) entsprechend dem ausgewählten Anschlußflächen-Muster verbunden und mit den beiden Schaltungsfunktionen der Eingangs- und Ausgangsschaltungen versehen wird.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß zu den vorgegebenen Anschlußflächen-Mustern ein zweites Muster gehört, bei dem eine Anschlußfläche über ein Halbleitersubstrat (1; 20) zwischen zwei Bereichen verläuft, die entsprechend dem ersten Muster

mit zwei Anschlußflächen zu versehen sind.
7. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß jedes der Schaltungselemente (12... 16) jeder Einheitszelle (2) eine MOS-Einrichtung mit einer aus einer polykristallinen Siliziumschicht (11) gebildeten Gate-Elektrode ist, wobei die ausgewählten Schaltungselemente jeder Einheitszelle durch Aluminiumbahnen (19) miteinander verbunden sind, und daß die Anschlußflächen (6a, 6b) aus Aluminium erzeugt werden.