DE3853963T2 - Basiszelle für eine Gatematrixvorrichtung. - Google Patents
Basiszelle für eine Gatematrixvorrichtung.Info
- Publication number
- DE3853963T2 DE3853963T2 DE3853963T DE3853963T DE3853963T2 DE 3853963 T2 DE3853963 T2 DE 3853963T2 DE 3853963 T DE3853963 T DE 3853963T DE 3853963 T DE3853963 T DE 3853963T DE 3853963 T2 DE3853963 T2 DE 3853963T2
- Authority
- DE
- Germany
- Prior art keywords
- regions
- region
- substrate
- substrate contact
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011159 matrix material Substances 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims description 130
- 238000009792 diffusion process Methods 0.000 claims description 98
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 10
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000000034 method Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
- Die Erfindung bezieht sich allgemein auf Basiszellen von Gate-Array-Anordnungen und speziell auf Verbesserungen in der relativen Anordnung von Source/Drain-Diffusions-Regionen und Elektrodenkontaktlöchern, die in auf den Diffusionsregionen ausgebildeten Isolierschichten ausgebildet sind
- Eine Gate-Array-Anordnung ist eine integrierte Schaltung auf einem Halbleiterchip, auf dem mehrere Basiszellen in Matrixform angeordnet sind, die durch einen allen Gate-Array-Anordnungen gemeinsamen Herstellungsprozeß erzeugt werden. Jede Basiszelle besteht aus Transistoren, Dioden, Widerständen usw. Durch einen Verbindungs-(oder Verdrahtungs)-Prozeß werden aus den Basiszellen die gewünschten Logikelementen und Schaltungen nach Spezifikationen des Schaltungsentwerfers aufgebaut.
- Die meisten herkömmlichen Gate-Array-Anordnungen sind aus komplementären Metalloxyd- Halbleiter-Transistoren (im folgenden kurz als CMOS-Transistoren bezeichnet) aufgebaut. Gate- Array-Anordnungen dieses Typs sind als CMOS-Gate-Array-Anordnung bekannt. Jede Basiszelle enthält eine n-Kanal-Element-Region und eine p-Kanal-Element-Region. Die n-Kanal-Element- Region umfaßt beispielsweise eine in einem n-Silizium-Substrat ausgebildete p-Graben-Region. In dieser p-Graben-Region sind n&spplus;-Diffusions-Regionen ausgebildet, die (im folgenden kurz als S/D- Regionen bezeichnete) Source/Drain-Regionen bilden. Die n&spplus;-Diffusions-Regionen einer Basiszelle befinden sich zwischen benachbarten p&spplus;-Substrat-Kontakt-Regionen, die in der p-Graben- Region ausgebildet sind. Auf einer Gate-Isolierschicht und zwischen den benachbarten S/D- Diffusions-Regionen sind eine oder mehrere Gate-Elektroden angeordnet. In dem n-Silizium-Substrat sind p&spplus;-Diffusions-Regionen für eine Basiszelle ausgebildet, die zwischen benachbarten n&spplus;- Substrat-Kontakt-Regionen angeordnet sind, die in dem n-Substrat ausgebildet sind. Die Gate- Regionen sind auf der Gate-Isolierschicht zwischen benachbarten S/D-Diffusions-Regionen angeordnet.
- Die S/D-Regionen und die Substrat-Kontakt-Regionen können miteinander verbunden sein, um gewünschte Elemente, z.B. CMOS-Inverter zu bilden und einen Substrat-Kontakt herzustellen, der die S/D-Regionen mit dem Substrat verbindet. Üblicherweise sind für jede Basiszelle mehrere Verbindungs-(Verdrahtungs)-Kanäle vorgesehen, auf denen Verbindungsleitungen angeordnet sind. Diese Verbindungskanäle erstrecken sich in Richtung einer aus Basiszellen zusammengesetzten Spalte. Die Verbindungsleitungen werden auf einer Isolierschicht ausgebildet, die auf den S/D-Diffusions-Regionen und den Gate-Elektroden abgelagert ist. Die Verbindungsleitungen verbinden die S/D-Regionen und Substrat-Kontakt-Regionen über Kontaktlöcher miteinander, die in der darauf abgelagerten Isolierschicht ausgebildet sind. Die Kontaktlöcher, die mit einem Material ausgefüllt sind, das die Verbindungsleitungen bildet, befinden sich an vorbestimmten Positionen auf den S/D-Regionen und den Substrat-Kontakt-Regionen.
- Die herkömmlichen Basiszellen der Gate-Array-Anordnung mit der oben beschriebenen Struktur haben jedoch folgende Nachteile: Es ist bekanntlich sehr schwierig, Kontaktlöcher genau an vorbestimmten Positionen auszubilden. Mit anderen Worten, man beobachtet häufig, daß die Kontaktlöcher von den vorbestimmten Positionen abweichen. Wenn beispielsweise Kontaktlöcher, über die der elektrische Kontakt mit den S/D-Diffusions-Regionen hergestellt werden soll, die den Substrat-Kontakt-Regionen benachbart sind, teilweise über die S/D-Diffusions-Regionen hinausragen, wird ein Oberflächenabschnitt des Substrats durch die Kontaktlöcher freigelegt. Wenn dann über den Kontaktlöchern eine Verbindungsleitung vorgesehen wird, die keine Verbindung mit der Substrat-Kontakt-Region haben soll, entsteht über diese Verbindungsleitung ein Kurzschluß zwischen dem freiliegenden Oberflächenabschnitt des Substrats und der S/D-Diffusions-Region. Mit wachsender Integrationsdichte wird dieses Problem immer schwerwiegender. Um solche Kurzschlüsse zu vermeiden, ist für den frei liegenden Oberflächenabschnitt des Substrats ein Diffusionsprozeß mit kompensierter Verunreinigung erforderlich. Diffusionsprozesse mit kompensierter Verunreinigung sind jedoch kompliziert, mühsam und zeitaufwendig, weil sie Verfahrensschritte zum Maskieren, zur Ionenimplantation, Entfernen des Resistfilms und Tempern umfassen.
- Herkömmliche Basiszellen sind außerdem so ausgelegt, daß der Basiskontakt durch Verwendung irgendeines aus der Mehrzahl von Verbindungskanälen aufgebaut werden kann. Zu diesem Zweck sind die Substrat-Kontakt-Regionen genügend breit gehalten, damit an jeder beliebigen Position Kontaktlöcher ausgebildet werden können. Dies verhindert eine höhere Integrationsdichte.
- EP-A-0 136 880 offenbart z.B. einen Halbleiterschaltkreis vom Gate-Array-Typ mit einer Mehrzahl von Basiszellen, die in einem Array angeordnet sind, sowie mit Diffusions-Regionen, um in dem Array ein Aufschließen zwischen den Basiszellen zu verhindern. Die einzelnen Diffusions-Regionen in dem Halbleiterschaltkreis sind als kammförmige Strukturen ausgebildet, wobei die Zähne dieser Strukturen zwischen die Basiszellen in jeder Spalte ragen und weniger Raum einnehmen als die üblichen Diffusions-Regionen, weil zwischen jeweils einem Paar benachbarter Basiszellen keine ohmschen Kontakte mehr benötigt werden. Die einzelnen Basiszellen werden von den kammförmigen Diffusions-Regionen teilweise um schlossen.
- Es ist ein allgemeines Ziel der vorliegenden Erfindung, eine neuartige und zweckmäßige Basiszelle für eine Gate-Array-Anordnung zur Verfügung zu stellen, bei der die Nachteile der herkömmlichen Basiszelle vermieden sind.
- Ein spezielleres Ziel der Erfindung besteht darin, eine Basiszelle für eine Gate-Array-Anordnung zur Verfügung zu stellen, bei der der Diffusionsprozeß der kompensierten Verunreinigung selbst dann entfallen kann, wenn eine Positionsverschiebung von Kontaktlöchern auftritt.
- Ein weiteres Ziel der Erfindung besteht darin, eine Basiszelle für eine Gate-Array-Anordnung zur Verfügung zu stellen, die eine höhere Integrationsdichte ermöglicht.
- Diese Ziele der Erfindung lassen sich mit den Merkmalen von Anspruch 1 erreichen.
- Weitere Ziele, Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden detaillierten Beschreibung in Verbindung mit den anliegenden Zeichnungen.
- Fig. 1 zeigt einen Halbleiterchip einer Gate-Array-Anordnung in einer Draufsicht,
- Fig 2 zeigt eine vergrößerte Draufsicht herkömmlicher Basiszellen, die in einer herkömmlichen Gate-Array-Anordnung benutzt werden,
- Fig. 3A zeigt eine vergrößerte Draufsicht einer n-Kanal-Element-Region der in Fig. 2 dargestellten Basiszellen,
- Fig. 3B zeigt eine Schnittdarstellung entlang der Linie IIIB-IIIB von Fig. 3A, bei der keine Positionsverschiebung eines Kontaktlochs auftritt,
- Fig. 3C zeigt eine Querschnittsansicht entlang der Linie IIIB-IIIB von Fig. 3A, bei der eine Positionsverschiebung eines Kontaktlochs auftritt,
- Fig. 4A zeigt eine vergrößerte Draufsicht einer n-Kanal-Element-Region der Basiszellen von Fig. 2, bei der Verbindungsleitungen vorgesehen sind, die von denen in Fig. 2 abweichen,
- Fig. 4B zeigt eine Querschnittsansicht entlang der Linie IVB-IVB von Fig. 4A,
- Fig. 5 zeigt eine Draufsicht eines bevorzugten Ausführungsbeispiels einer Basiszelle einer Gate-Array-Anordnung gemäß der Erfindung,
- Fig. 6A zeigt eine vergrößerte Draufsicht einer n-Kanal-Element-Region der Basiszelle von Fig. 5,
- Fig. 6B zeigt eine Querschnittsansicht entlang der Linie VIB-VIIB von Fig. 6A,
- Fig. 7A zeigt eine Draufsicht des in Fig. 5 dargestellten bevorzugten Ausführungsbeispiels der Basiszelle, bei der Verbindungsleitungen vorgesehen sind, die von denen in Fig. 5 abweichen,
- Fig. 7B zeigt eine Querschnittsansicht entlang der Linie VIIB-VIIB von Fig. 7A,
- Fig. 8A und 8B zeigen Querschnittsansichten von n-Kanal- bzw. p-Kanal-Element-Regionen, die bei der vorliegenden Erfindung verwendet werden können.
- In Fig. 1 sind mehrere Kontaktierungsflächen 10 im Randbereich eines Halbleiterchips 100 einer Gate-Array-Anordnung vorgesehen. Innerhalb dieser Anordnung von Kontaktierungsflächen 10 sind im Randbereich des Chips 100 mehrere Eingabe/Ausgabe-Zellen 12 (im folgenden kurz als I/O-Zellen bezeichnet) angeordnet. Auf der Innenfläche des Chips 100 ist eine Mehrzahl von Basiszellen-Spalten 14&sub1;, 14&sub2;, ..., 14m angeordnet, die von der Anordnung aus I/O-Zellen 12 umgeben sind. Jede dieser Basiszellen-Spalten 14&sub1;, 14&sub2;, ..., 14m besteht aus einer Anzahl von Basiszellen 16&sub1;, 16&sub2;,16&sub3;, ..., 16n Bei dem in Fig. 1 dargestellten Halbleiterchip 100 ist der Verbindungs-(Verdrahtungs)-Prozeß noch nicht erfolgt. Dieser Verbindungsprozeß wird nach den individuellen Spezifikationen der jeweiligen Benutzer oder Entwerfer durchgeführt. Zwischenräume 15 zwischen den benachbarten Basiszellen-Spalten dienen zur Anordnung von Bussen für verschiedene Signale.
- Fig. 2 zeigt nur zwei herkömmliche Baslszellen 16&sub2; und 16&sub3; von den in Fig. 1 dargestellten Basiszellen 16&sub1; bis 16m. Die beiden Basiszellen 16&sub2; und 16&sub3; sind in Richtung der Spalte 14&sub1; einander benachbart und besitzen jeweils, wie dargestellt, eine n-Kanal-Element-Region 17n und eine p- Kanal-Ejement-Region 17p. In der n-Kanal-Element-Region 17n lassen sich zwei n-Kanal-Transistoren ausbilden. In der p-Kanal-Element-Region 17p können in ähnlicher Weise zwei p-Kanal- Transistoren ausgebildet werden.
- Benachbarte n-Kanal-Element-Regionen 17n sind durch eine p&spplus;-Graben-Kontakt-Region 18a voneinander getrennt. In ähnlicher Weise sind benachbarte p-Kanal-Element-Regionen 17p durch eine n&spplus;-Substrat-Kontakt-Region 18b voneinander getrennt. Im folgenden werden die einzelnen p&spplus;-Graben-Kontakt-Regionen 18a und die n&spplus;-Kanal-Substrat-Kontakt-Regionen 18b kurz als Substrat-Kontakt-Regionen bezeichnet. Die Substrat-Kontakt-Regionen 18a sind, wie in Fig. 2 dargestellt, so miteinander verbunden, daß die p&spplus;-Graben-Kontakt-Region eine kammförmige Substrat-Kontakt-Region bildet. Entsprechend sind die Substrat-Kontakt-Regionen 18b so miteinander verbunden, daß aus der n&spplus;-Kontakt-Region eine kammförmige Substrat-Kontakt-Region gebildet wird. Die Substrat-Kontakt-Regionen 18a und 18b liegen einander gegenüber.
- Zwischen den benachbarten Substrat-Kontakt-Regionen 18a sind drei Source/Drain-Diffusions- Regionen 21a, 21b und 21c ausgebildet, (die im folgenden kurz als S/D-Diffusions-Regionen bezeichnet werden). Die S/D-Diffusions-Regionen 21a und 21c sind durch eine Feld-Oxyd-Schicht 20 von den Substrat-Kontakt-Regionen 18a getrennt. Die S/D-Diffusions-Regionen 22a, 22b und 22c haben einen vorbestimmten Abstand voneinander. Die Substrat-Kontakt-Regionen 18a und die S/D-Diffusions-Regionen 22a, 22b und 22c sind in einer (in Fig. 3B dargestellten) p-Graben- Region 34 ausgebildet, die aus einem n-Silizium-Substrat 40 gebildet ist. In entsprechender Weise sind zwischen den benachbarten Substrat-Kontakt-Regionen 18b drei S/D-Diffusions- Regionen 24a, 24b und 24c vorgesehen. Die Substrat-Kontakt-Regionen 18b und die S/D-Diffusions-Regionen 24a, 24b und 24c sind in dem n-Silizium-Substrat 40 ausgebildet.
- Auf einer (in Fig. 3B dargestellten) Gate-Isolierschicht 40 ist zwischen den benachbarten S/D- Diffusions-Regionen 22a und 22b, die in der n-Kanal-Element-Region 17n ausgebildet sind, sowie zwischen den benachbarten S/D-Diffusions-Regionen 24a und 24b, die in der p-Kanal-Element- Region 17p ausgebildet sind, ist eine Gate-Elektrode 26 vorgesehen. Auf der Gate-Isolierschicht 24 ist zwischen den benachbarter S/D-Diffusions-Regionen 22b und 22c, die in der n-Kanal-Element-Region 17n ausgebildet sind, sowie zwischen den benachbarten S/D-Diffusions-Regionen 24b und 24c, die in der p-Kanal-Region 17p ausgebildet sind. ist eine weitere Gate-Elektrode 28 vorgesehen. Auf den Substrat-Kontakt-Regionen 18a und 18b, den S/D-Diffusions-Regionen 22a bes 22c und 24a bis 24c und den Gate-Elektroden 26 und 28 ist eine aus (in Fig. 38 dargestellten) Isolierschichten 46 und 48 bestehende Isolierschicht aufgebracht. An den Stellen der aus den laminierten Isolierschichten 46 und 48 bestehenden Isolierschicht, an denen Kontaktlöcher ausgebildet werden sollen, ist eine Mehrzahl von Kontaktloch-Bildungs-Regionen 30s vorgesehen. Diese Kontaktloch-Bildungs-Regionen 30s sind so angeordnet, daß sie vier Verbindungskanäle 32&sub1; bis 32&sub4; darstellen, die in Richtung der Basiszellen-Spalte 14&sub1; verlaufen. Auf jedem dieser Verbindungskanäle 32&sub1; bis 32&sub4; können eine oder mehrere Verbindungsleitungen aufgebracht werden, die durch an den Positionen 30s ausgebildete Kontaktlöcher elektrisch mit den gewünschten Regionen, z.B. den S/D-Diffusions-Regionen verbunden sind. Zusätzlich ist in einem der vier Verbindungskanäle 32&sub1; bis 32&sub4; eine Verbindungsleitung vorgesehen, die speziell zur Verbindung einer oder mehrerer vorbestimmter S/D-Diffusions-Regionen mit den Substrat-Kontakt- Regionen 18a und 18b dient. Deshalb sind die Substrat-Kontakt-Regionen 18a und 18b gleichmäßig breit genug, um auf den Kontaktloch-Bildungs-Regionen 30s die Kontaktlöcher mit einer Toleranz für eine Positionsverschiebung der Kontaktlöcher auszubilden. Jede der Kontaktloch-Bildiings-Regionen 30s hat eine Größe von beispielsweise 2 (um) x 2 (um) und jede der Substrat- Kontakt-Regionen 18a und 18b ist etwa 4(um) breit.
- Fig. 3A zeigt ein Beispiel für ein Verbindungsmuster für die n-Kanal-Element-Region 17n. In dem dargestellten Beispiel dienen die an die Substrat-Kontakt-Regionen 18a angrenzenden S/D-Diffusions-Regionen 22a und 22c als Drain-Regionen. In dem zweiten Verbindungskanal 32&sub2; ist eine Verbindungsleitung 36 aus Aluminium (Al) zur Herstellung des Substratkontakts vorgesehen. Die Verbindungsleitung 36 für den Substratkontakt ist über Kontaktlöcher 30a und 30c mit den Substrat-Kontakt-Regionen 18a und über ein Kontaktloch 30b mit der S/D-Diffusions-Region 22b verbunden. Die S/D-Diffusions-Region 22b dient in diesem Beispiel als Source-Region. Die Kontaktlöcher 30a bis 30b sind durch einen "Fensterbildungsprozeß hergestellt. In dem dritten Verbindungskanal 32&sub3; ist eine weitere Al-Verbindungsleitung 38 zur Verbindung der Drain-Regionen 22a und 22c mit einer oder mehreren gewünschten Regionen vorgesehen. Die Verbindungsleitung 38 ist über Kontaktlöcher 30d und 30e mit den Drain-Regionen 22a und 22c verbunden.
- Fig. 3B zeigt eine Querschnittsansicht entsprechend der Linie IIIB-IIIB.
- Fig. 3B bezieht sich auf einen Fall, in dem die Positionen von Kontaktlöchern relativ zu den vorbestimmten Positionen nicht verschoben sind. Die p-Graben-Region 34 in dem n-Silizium-Substrat 40 ist durch einen Diffusionsprozeß hergestellt. Die meisten verfügbaren Gate-Array-Anordnungen sind, wie oben erwähnt, CMOS-Gate-Array-Anordnungen. In den CMOS-Gate-Array-Anordnungen sind in der p-Graben-Region 34 n-Kanal-MOS-Transistoren ausgebildet und in dem Oberflächenabschnitt des n-Substrats 40 sind p-Kanal-MOS-Transistoren ausgebildet. Die n-Kanal- und p-Kanal-MOS-Transistoren können miteinander zu CMOS-Transistoren verbunden sein. Bei dem in Fig. 2 dargestellten Beispiel kann lede der Basiszellen 16&sub2; und 16&sub3; zwei CMOS-Transistoren enthalten.
- Ein Oberflächenabschnitt des n-Silizium-Substrats 40, auf dem die Gate-Elektrode 26 ausgebildet werden soll, wird einer Wärmebehandlung unterzogen, um die Gate-Isolierschicht 44 auszubilden, die z.B. aus Siliziumdioxyd (SiO&sub2;) besteht. Die beispielsweise aus Polysilizium bestehende Gate-Elektrode 26 ist auf der Gate-Isolierschicht 44 ausgebildet. Der n-Ionen-Implantier- und Diffusionsprozeß wird für die p-Graben-Region 34 wird nach einem Verfahren mit "Selbstausrichtung durchgeführt, bei dem die Gate-Elektrode 26 als Maske benutzt wird. Durch diesen Prozeß werden die S/D-Diffusions-Regionen 22a bis 22c ausgebildet. Anschließend werden die Substrat- Kontakt-Regionen 18a, die p&spplus;-Diffusions-Regionen bilden, durch den p-Ionen-Implantier- und Diffusionsprozeß hergestellt. Danach werden die Oberfläche der Gate-Elektrode, Oberflächenabschnitte in den einzelnen S/D-Diffusions-Regionen 22a bis 22c und die Substrat-Kontakt-Regionen 18a durch die z.B. aus SiO&sub2; bestehende Isolierschicht 46 abgedeckt. Anschließend wird auf der gesamten Oberfläche der Struktur die Isolierschicht 48 angeordnet, die beispielsweise aus Phosphor-Silikatglas (im folgenden kurz als PSG bezeichnet) besteht.
- Nach der Ablagerung der PSG-Schicht 48 werden durch den Fensterbildungsprozeß die Kontaktlöcher 30a bis 30e in den laminierten Isolierschichten 46 und 48 auf den S/D-Diffusions-Regionen 22a, 22b und 22c und den Substrat-Kontakt-Regionen 18a hergestellt. Anschließend wird Aluminium abgelagert und zu einem Muster strukturiert. Dabei wird die Verbindungsleitung 36 in dem zweiten Kanal 32&sub2; auf der Isolierschicht 48 so ausgebildet, daß sie die Kontaktlöcher 30a, 30b und 30c überdeckt. Entsprechend wird die Verbindungsleitung 38 in dem dritten Kanal auf der Isolierschicht 48 so ausgebildet, daß sie die Kontaktlöcher 30d und 30e überdeckt.
- Zur Zeit ihrer Benutzung wird an die Substrat-Kontakt-Regionen 18a und die Source-Region 22b ein Referenzpotential von beispielsweise 0 (V) angelegt, während an die Drain-Regionen 22a und 22c ein positives Potential von beispielsweise 5 (V) angelegt wird. Wenn die Fensteröffnung zur Bildung der Kontaktlöcher genau ausgeführt ist und die Kontaktlöcher 30d und 30e innerhalb der Drain-Regionen 22a bzw. 22c liegen, treten bei dieser Verwendung keine ernsthaften Probleme auf. Wenn jedoch irgendeines der Kontaktlöcher 30d und 30e teilweise über die entsprechenden Drain-Regionen 22a und 22c hinausragt, tritt zwischen den Drain-Regionen 22a und 22c und der p-Graben-Region 34 ein Kurzschluß auf.
- Anhand von Fig. 3C, die eine Querschnittsansicht entsprechend der Linie IIIB-IIIB von Fig. 3A zeigt, sei dieses Problem näher beschrieben. Die Darstellung in Fig. 3C zeigt die gleiche Konfiguration wie Fig. 3D mit Ausnahme der Position des Kontaktlochs 30d. In der Regel ist, wie in Fig. 2 dargestellt, zwischen den Kontaktloch-Bildungs-Regionen 30s in der an die Substrat-Kontakt-Region 18a angrenzenden S/D-Diffusions-Region 22a und der Kante der S/D-Diffusions-Region ein Abstand d&sub0; 22a vorgesehen, der bei zunehmender Integrationsdichte des Gate-Arrays kleiner wird. Wie Fig. 3C zeigt, kann ein Oberflächenabschnitt 50 auf der p-Graben-Region 20 freigelegt werden, wenn die Position das Kontaktloch 30d über den Abstand d&sub0; hinaus verschoben wird. Deshalb kommt der freiliegende Oberflächenabschnitt 50 des Grabens mit der Verbindungsleitung 38 in Kontakt. Dadurch entsteht über die Verbindungsleitung 38 ein Kurzschluß zwischen den Drain-Regionen 22a und 22c und der p-Graben-Region 34. Dieser Kurzschluß kann zu einer Fehlfunktion der von den Basiszellen gebildeten Schaltung führen. Um ein Auftreten eines solchen Kurzschlusses durch eine Positionsverschiebung der Kontaktlöcher zu verhindern, bedient man sich eines Diffusionsprozesses mit kompensierter Verunreinigung. Durch den freiliegenden Oberflächenabschnitt 50 werden Verunreinigungen vom n-Typ implantiert, die in die p-Graben- Region 34 diffundieren. Die kompensierte n&spplus;-Diffusions-Region ist mit 52 bezeichnet. Der Implantier- und Diffusionsprozeß mit kompensierter Verunreinigungs ist jedoch, wie oben beschrieben, komplex und mühsam. Bezüglich der Verbindungsleitung 36 zur Herstellung des Substratkontakts tritt das Kurzschlußproblem nicht auf, weil die den Substrat-Kontakt-Regionen 18a benachbarten S/D-Diffusions-Regionen 22a und 22c nicht zur Aufnahme irgendwelcher Kontaktlöcher bestimmt sind.
- Fig. 4A zeigt ein anderes Verbindungsmuster, bei dem die S/D-Diffusions-Regionen 22a und 22c die Source-Regionen und die S/D-Diffusions-Region 22b die Drain-Region bilden. In dem in Fig. 2 dargestellten zweiten Verbindungskanal 322 ist, wie gezeigt, eine Al-Verbindungsleitung 54 zur Herstellung des Substratkontakts vorgesehen. Die Verbindungsleitung 54 ist über die Kontaktlöcher 30a und 30c elektrisch mit den Substrat-Kontakt-Regionen 18a verbunden. In der dargestellten Struktur soll die Source-Region 22a auf ein Potential gesetzt werden, das mit dem Potential der p-Substrat-Kontakt-Regionen 18a identisch ist. Aus diesem Grund sind die Kontaktlöcher 30a und 30c an den Kontaktloch-Bildungs-Regionen 30s unter der zweiten Verbindungsleitung 32&sub2; ausgebildet. Die Verbindungsleitung 54 zur Herstellung des Substratkontakts verbindet die Source-Region 22a über das Kontaktloch 30b mit den Substrat-Kontakt-Regionen 18a.
- Die andere Source-Region 22c soll bei der Benutzung auf einem anderen Potential liegen als die p-Graben-Region 34. Deshalb ist die Source-Region 22c nicht mit der Verbindungsleitung 54 sondern über die Kontaktlöcher 30d und 30e mit einer anderen Verbindungsleitung 56a verbunden. Es ist eine weitere Verbindungsleitung 56b dargestellt, die sich von der Drain-Region 22b aus erstreckt und mit dieser durch ein Kontaktloch 30f verbunden ist.
- Fig. 4B zeigt eine Querschnittsansicht entsprechend der Linie IVB-IVB von Fig. 4A. In der dargestellten Struktur ist die Position des Kontaktlochs 30b verschoben, so daß es über die Source- Region 22a hinausragt. Durch diese Verschiebung des Kontaktlochs 30b entsteht eine exponierte Graben-Region 51. Bei der in Fig. 4A und 4B dargestellten Struktur tritt jedoch kein Problem auf, weil die Substrat-Kontakt-Region 18a und die Source-Region 22a durch die Verbindungsleitung 54 miteinander verbunden sind, so daß sie ohnehin auf gleichem Potential liegen.
- Die S/D-Diffusions-Regionen 22a und 22c, die der Substrat-Kontakt-Region 18a benachbart sind, besitzen infolgedessen unter dem Verbindungskanal für den Substratkontakt nur dann Kontaktlöcher, wenn sie als Source-Regionen verwendet werden, wie dies bei der Anordnung von Fig. 4A der Fall ist. Mit anderen Worten, wenn die den Substrat-Kontakt-Regionen 18a benachbarten S/D- Regionen 22a und 22c als Drain-Regionen benutzt werden, wie in dem Fall von Fig. 3A, werden unter dem Verbindungskanal für den Substratkontakt keine Kontaktlöcher ausgebildet.
- Die vorangehende Beschreibung bezieht sich auf die n-Kanal-Element-Region 17n. Es sei erwähnt, daß ein ähnliches Problem auch für die p-Kanal-Element-Region 17p auftritt.
- Im folgenden sei nun ein bevorzugtes Ausführungsbeispiel der Erfindung beschrieben.
- Fig. 5 zeigt Basiszellen einer Gate-Array-Anordnung nach einem bevorzugten Ausführungsbeispiel der Erfindung in einer Draufsicht. Fig. 5 zeigt zwei Basiszellen 90&sub1; und 90&sub2;. Auf dem Halbleiter 100 von Fig. 1 sind anstelle der Basiszellen 16&sub1;, 16&sub2;, ..., 16n mehrere Basiszellen ausgebildet, die jeweils die in Fig. 5 dargestellte Struktur haben. Diejenigen in Fig. 5 dargestellten Strukturelemente, die Strukturelementen der vorherigen Figuren entsprechen, sind mit den gleichen Bezugszeichen versehen wie dort.
- Die strukturellen Differenzen zwischen den in Fig. 2 und 5 dargestellten Konfigurationen lassen sich folgendermaßen zusammenfassen: Erstens sind Kontaktloch-Bildungs-Regionen 30s&sub1; auf Substrat-Kontakt-Regionen 62 auf einer n-Kanal-Seite I nur unter dem zweiten Verbindungskanal 32&sub2; vorgesehen. Zweitens sind die Substrat-Kontakt-Regionen 62 in denjenigen Abschnitten schmaler ausgebildet, die nicht unter dem zweiten Verbindungskanal 32&sub2; liegen, unter dem sich die Kontaktbildungs-Regionen 30s&sub1; befinden. Mit anderen Worten, jede der Substrat-Kontakt- Regionen 62 besitzt einen breiteren Abschnitt und schmalere Abschnitte. Drittens ist zwischen den Kanten der S/D-Regionen 58a und 58c und den Kanten der Kontaktloch-Bildungs-Regionen 30s unter den anderen Verbindungskanälen als dem zweiten Verbindungskanal 32&sub2; ein Abstand d vorgesehen, der größer ist als der Abstand dp zwischen den Kanten der Kontaktloch-Bildungs- Regionen 30s und den Kanten der S/D-Regionen 58a und 58c unter dem zweiten Verbindungskanal 32&sub2;. Mit anderen Worten, die an die Substrat-Kontakt-Regionen 62 angrenzenden S/D-Diffusions-Regionen 58a und 58c haben breitere Abschnitte und schmalere Abschnitte. Eine p-Kanal- Seite II mit einer Substrat-Kontakt-Region ist durch die gleichen Merkmale gekennzeichnet wie die n-Kanal-Seite I.
- Im folgenden sei anhand von Fig. 5, 6A und 6B das bevorzugte Ausführungsbeispiel der vorliegenden Erfindung weiter beschrieben.
- Die dargestellte Basiszelle 90&sub1; besitzt eine n-Kanal-Element-Region 42n und eine p-Kanal-Element-Region 42p. Zwei benachbarte n-Kanal-Element-Regionen 42n sind durch eine Substrat- Kontakt-Region 42 voneinander getrennt, die aus einer in der p-Graben-Region 34 ausgebildeten p&spplus;-Diffusions-Region besteht. Zwei benachbarte p-Kanal-Element-Regionen 42p sind durch eine Substrat-Kontakt-Region 64 voneinander getrennt, die aus einer in dem n-Substrat 40 ausgebildeten n&spplus;-Diffusions-Region besteht. Öffnungen der Substrat-Kontakt-Regionen 62 und 64 liegen einander gegenüber. Die Substrat-Kontakt-Regionen 62 sind durch eine p&spplus;-Diffusions-Region miteinander verbunden, die sich in Richtung der Spalte erstreckt, so daß eine kammförmige Substrat-Kontakt-Region entsteht. In ähnlicher Weise sind die Substrat-Kontakt-Regionen 64 durch eine n&spplus;-Diffusions-Region miteinander verbunden, die sich in Richtung der Spalte erstreckt, so daß auch hier eine kammförmige Substrat-Kontakt-Region entsteht.
- Zwischen den benachbarten Substrat-Kontakt-Regionen 62 sind S/D-Diffusions-Regionen 58a, 58b und 58c vorgesehen. Die S/D-Diffusions-Regionen 58a, 58b und 58c werden von n&spplus;-Diffusions-Regionen gebildet, die in der p-Graben-Region 34 ausgebildet sind. Benachbarte S/D-Diffusions-Regionen 58a, 58b und 58c haben einen vorbestimmten Abstand voneinander. Die Substrat-Kontakt-Regionen 62 und die daran angrenzenden S/D-Diffusions-Regionen 58a und 58c sind durch die Feld-Isolierschicht 20 voneinander getrennt. Die Gate-Elektrode 26 ist auf der Gate-Isolierschicht 44 und zwischen den S/D-Diffusions-Regionen 58a und 58b angeordnet. In ähnlicher Weise ist die Gate-Elektrode 28 auf der Gate-Isolierschicht 44 und zwischen den S/D- Diffusions-Regionen 58b und 58c angeordnet. Die Isolierschicht 46, die beispielsweise aus SiO&sub2; besteht, ist auf der Oberfläche der Gate-Elektrode 26 und 28, den Oberflächen der S/D-Diffusions-Regionen 58a, 58b und 58c und den Substrat-Kontakt-Regionen 62 ausgebildet. Die Isolierschicht 48 ist auf der SiO&sub2;-Schicht 46 und der Feld-Oxyd-Schicht 20 angeordnet. Die Kontaktloch- Bildungs-Regionen 30s, auf denen die Kontaktlöcher in der aus den laminierten Isolierschichten 46 und 48 bestehenden Isolierschicht ausgebildet werden sollen, befinden sich auf den S/D- Diffusions-Regionen 58a bis 58c.
- Die S/D-Diffusions-Regionen 60a, 60b und 60c in der p-Kanal-Element-Region 42p befinden sich zwischen den angrenzenden Substrat-Kontakt-Regionen 64. Diese S/D-Diffusions-Regionen haben einen vorbestimmten Abstand voneinander. Die S/D-Diffusions-Regionen 60a und 60c sind durch die Feld-Oxyd-Schicht 20 von den Substrat-Kontakt-Regionen 64 getrennt. Die S/D-Diffusions-Regionen 60a bis 60c bestehen aus p&spplus;-Diffusion-Regionen, die in dem n-Substrat 40 ausgebildet sind. Die Gate-Elektrode 26 ist auf der Gate-Isolierschicht 44 und zwischen den benachbarten S/D-Diffusions-Regionen 60a und 60b vorgesehen. In ähnlicher Weise ist die Gate-Elektrode 28 auf der Gate-Isolierschicht 44 und zwischen den benachbarten S/D-Diffusions-Regionen 60b und 60c vorgesehen. Die SiO&sub2;-Isolierschicht 46 ist auf der Oberfläche der Gate-Elektroden 26 und 28, den Oberflächen der S/D-Diffusions-Regionen 60a bis 60c und der Substrat-Kontakt-Region 64 vorgesehen. Außerdem ist die Isolierschicht 48 auf der Isolierschicht 46 und der Feld-Oxyd- Schicht 40 vorgesehen. Die Regionen 30s, an denen die Kontaktlöcher in den laminierten Isolierschichten 46 und 48 ausgebildet werden sollen, befinden sich an vorbestimmten Stellen auf den S/D-Diffusions-Regionen 60a bis 60c.
- Die Gate-Array-Anordnung gemäß vorliegender Erfindung kann durch den gleichen Prozeß hergestellt werden, der auch zur Herstellung der oben beschriebenen herkömmlichen Anordnung verwendet wird.
- Wie Fig. 6A zeigt, besitzt jede der Substrat-Kontakt-Regionen 62 schmalere Abschnitte 62b mit der Breite w&sub2; sowie breitere Abschnitte 62a mit der Breite w&sub3;. Die Kontaktloch-Bildungs-Regionen auf den Substrat-Kontakt-Regionen 62 sind, wie oben erwähnt, nur unter dem zweiten Verbindungskanal 32 vorgesehen. D.h., in dem Abschnitt 62a, der für den Substratkontakt benutzt wird, ist eine Substrat-Kontakt-Region 62 mit einer einzigen Kontaktloch-Bildungs-Region 30s&sub1; vorgesehen. Deshalb ist die Breite w&sub3; des Abschnitts 62a fast die gleiche wie die Breite w&sub1; der einzelnen in Fig. 2 dargestellten Substrat-Kontakt-Regionen 18a. Die Breite w&sub3; beträgt beispielsweise etwa 4 (um), wenn ein rechteckiges Kontaktloch mit der Größe 2 (um) x 2 (um) hergestellt werden soll. D.h., der Abschnitt 62a besitzt einen etwa 2 (um) großen Rand, der die Positionsverschiebung des Kontaktlochs erlaubt, das in der Kontaktloch-Bildungs-Region 30s&sub1; mit einer vorbestimmten Toleranz ausgebildet wird. Die Abschnitte 62b sind schmaler gehalten als der Abschnitt 62a, weil in ihnen keine Kontaktloch-Bildungs-Regionen 30s vorgesehen sind. Mit anderen Worten, auf den Abschnitten 62b werden keine Kontaktlöcher für den Substratkontakt ausgebildet. Die Breite w&sub2; des Abschnitts 62a kann zu etwa 1,5 (um) bis 2,0 (um) gewählt werden, wenn die Abschnitte 62b die Breite w&sub3; von etwa 4 (pm) haben. lm Prinzip kann die Breite w&sub2; der Abschnitte 62b ohne spezielle Begrenzung kleiner gemacht werden.
- Der Abstand d zwischen den Kanten der Kontaktloch-Bildungs-Regionen 30s unterhalb der Verbindungskanäle mit Ausnahme des zweiten Kanals 32&sub2; und den Kanten der S/D-Diffusions-Regionen 28a und 28c ist größer als der in Fig. 2 dargestellte Abstand d&sub0;. Dies liegt daran, daß die Substrat-Kontakt-Region 62 in ihrem Abschnitt 62b schmaler ist als die herkömmliche Diffusions- Region 18a. Der Abstand t&sub1; zwischen den Kanten der S/D-Diffusions-Regionen 58a und 58c und der Substrat-Kontakt-Region 62 muß unter dem Gesichtspunkt der Genauigkeit (Toleranz) der Ausrichtung der Maskenschichten für die Substrat-Kontakt-Region 62 und die S/D-Diffusions- Regionen 58a bis 58c festgelegt werden. Es ist beispielsweise ein Abstand t&sub1; von etwa 2 (um) erforderlich. Die der Differenz d - d&sub0; entsprechende größere Länge kann auf etwa 0,5 (um) oder mehr festgesetzt werden.
- Um für den Abstand t&sub1; unter dem zweiten Verbindungskanal 322 einen geeigneten Wert zu erhalten, sind die Kanten der S/D-Diffusions-Regionen 58a und 58c unter dem Kanal 32&sub2; zurückgesetzt. Diese zurückgesetzten Abschnitte sind im wesentlichen trapezförmig ausgebildet. Sie können stattdessen jedoch rechteckig oder gekrümmt sein. Der Abstand dp ist also kleiner als der Abstand d. Das bedeutet, daß die Abschnitte der S/D-Diffusions-Regionen 58a und 58c unter dem zweiten Verbindungskanal 32&sub2; schmaler sind als die entsprechenden Abschnitte unter dem ersten, dritten und vierten Verbindungskanal 32&sub1;, 32&sub3; bzw. 32&sub4;. Wenn man die Abschnitte dp und d mit dem Abstand d&sub0; für die in Fig. 2 dargestellte konventionelle Basiszelle vergleicht, erhält man folgende Beziehung:
- dp < d&sub0; < d
- Als Verbindungskanal für den Substratkontakt wird nur die zweite Verbindungsleitung 32&sub2; verwendet. In diesem Zusammenhang hat es den Anschein, daß die Flexibilität beim Entwurf des Verbindungskanals für den Substratkontakt kleiner ist als bei der konventionellen Basiszelle. Es ist Jedoch festzustellen, daß bei der Planung der Verbindungswege bei dem Entwurf logischer Schaltungen kaum ernsthafte Probleme auftreten dürften und daß die Beschränkung auf die Verbindungsleitung für den Substratkontakt die Brauchbarkeit nicht beeinträchtigen dürfte. Es sei erwähnt, daß die vorliegende Erfindung Vorteile mit sich bringt, die gegenüber dieser Einschränkung der für den Substratkontakt verwendbaren Verbindungskanäle weit überwiegen.
- Außerdem läßt sich die Breite der Substrat-Kontakt-Region 62 kleiner halten, so daß die Integrationsdichte des Gate-Arrays, bei dem die oben beschriebenen Basiszellen verwendet werden, erhöht werden kann.
- Die p-Kanal-Seite II hat die gleichen Eigenschaften, wie sie oben für die n-Kanal-Seite I beschrieben wurden. Wie aus Fig. 5 erkennbar ist, sind die n-Kanal-Element-Regionen 42n und die p-Kanal-Element-Regionen 42p relativ zu einer imaginären Grenzlinie zwischen ihnen spiegelsymmetrisch angeordnet.
- Fig. 6A zeigt ein Beispiel für Verbindungsmuster, die auf der in Fig. 5 dargestellten Struktur ausgebildet werden können. In dem dargestellten Beispiel dienen die den Substrat-Kontakt-Regionen 62 benachbarten S/D-Diffusions-Regionen 58a und 58c als Drain-Regionen, während die S/D-Diffusions-Region 58b als Source-Region dient. In dem zweiten Verbindungskanal 32&sub2; ist eine Verbindungsleitung 66 für den Substratkontakt angeordnet. Diese Verbindungsleitung 66 ist elektrisch über Kontaktlöcher 31a und 31c mit den Substrat-Kontakt-Regionen 62 und über ein Kontaktloch 31b mit der Source-Region 58b verbunden. Es sei erwähnt, daß in den Isolierschichten 46 und 48 unter dem zweiten Verbindungskanal 32&sub2; in den Drain-Regionen 58a und 58c keine Kontaktlöcher ausgebildet sind. Deshalb entstehen durch die Positionsverschiebung der Kontaktlöcher bezüglich der Verbindungsleitung 66 für den Substratkontakt keine Probleme. In dem dritten Verbindungskanal 32&sub3; ist eine weitere Verbindungsleitung 68 vorgesehen.
- Fig. 6B zeigt eine Querschnittsansicht der Verbindungsleitung 68. Man erkennt, daß die Breite w&sub2; der Substrat-Kontakt-Region 62 kleiner gehalten ist, wie dies oben beschrieben wurde. Die Verringerung der Breite w&sub2; der Substrat-Kontakt-Region 62 macht eine Ausdehnung der S/D-Diffusions-Regionen 58a und 58c möglich, wie dies oben beschrieben wurde. Die Verbindungsleitung 68 ist über Kontaktlöcher 31d und 31e, die in den laminierten Isolierschichten 46 und 48 ausgebildet sind, mit den Drain-Regionen 58a und 58c elektrisch verbunden. Mit 72 ist in Fig. 6B die korrekte Position des Kontaktlochs 31d bezeichnet. Wenn die Fensteröffnung genau ausgeführt
- ist, wird das Kontaktloch 31d an einer durch das Bezugszeichen 72 gekennzeichneten Position ausgebildet. Das dargestellte Kontaktloch 31d befindet sich an einer Stelle im Abstand Δ von der korrekten Position. Man erkennt, daß das Kontaktloch 31d auf der Fläche der aus der n&spplus;-Diffusions-Region gebildeten Drain-Region 58a liegt. Infolgedessen kann ein Kurzschluß zwischen der Verbindungsleitung 68 und der p-Graben-Region 34 vermieden werden. Außerdem kann der Diffusions-Prozeß zur kompensierten Verunreinigung entfallen.
- Fig. 7A zeigt ein anderes Verbindungsmuster. Das dargestellte Muster selbst ist das gleiche wie das in Fig. 4A dargestellte Muster. Deshalb werden die S/D-Diffusions-Regionen 58a und 58c als Source-Regionen verwendet, während die S/D-Diffusions-Region 58b als Drain-Region dient. In dem zweiten Verbindungskanal 32&sub2; ist eine Verbindungsleitung 70 zur Herstellung des Substratkontakts angeordnet. Die Verbindungsleitung 70 ist über die Kontaktlöcher 31a und 31c mit den Substrat-Kontakt-Regionen 62 und über das Kontaktloch 31b mit der Source-Region 58a verbunden. Die Source-Region 58a liegt auf dem gleichen Potential wie die Substrat-Kontakt-Region 62. Die andere Source-Region 58c ist mit einer Verbindungsleitung 56a verbunden, die auf einem anderen Potential liegt als die Source-Region 58a. eine weitere Verbindungsleitung 56b ist elektrisch mit der Drain-Region 58b verbunden.
- Fig. 7B zeigt eine Querschnittsansicht entsprechend der Linie VIIB-VIIB von Fig. 7A. Die Kontaktlöcher ragen wegen der großen Positionsverschiebung teilweise über die Source-Region 58a hinaus. Ein Kurzschlußproblem tritt jedoch nicht auf, weil die Source-Region 58a so entworfen wurde, daß sie über die Verbindungsleitung 70 mit der Substrat-Kontakt-Region 62 verbunden ist.
- Fig. 8A zeigt eine Querschnittsansicht einer n-Kanal-Element-Region, und Fig. 8B zeigt eine Querschnittsansicht einer p-Kanal-Element-Region. In diesen Figuren sind die Isolierschicht und die Verbindungsleitung zur Vereinfachung der Darstellung weggelassen. In den obigen Ausführungsbeispielen entspricht das Bezugszeichen 80 der p-Graben-Region 34 in dem n-Substrat 40 und das Bezugszeichen 82 dem n-Substrat 40. Die vorliegende Erfindung ist jedoch nicht auf diese Konfigurationen der CMOS-Gate-Array-Anordnung beschränkt. So können beispielsweise die in Fig. 8A dargestellten Regionen 58a bis 58c und 62 des n-Kanal-Elements in einem p-Substrat, oder in einer p-Graben-Region in einem p-Substrat ausgebildet sein. Die in Fig. 8B dargestellten Regionen 60a bis 60c und 64 des p-Kanal-Elements können in einem n-Graben in einem n-Substrat, oder einer n-Graben-Region in einem p-Substrat ausgebildet sein.
- Die Verbindungskanäle zur Herstellung des Substratkontakts sind nicht auf den zweiten Verbindungskanal 32&sub2; beschränkt, stattdessen können auch die anderen Kanäle verwendet werden. Die Anzahl der Verbindungskanäle ist nicht auf vier beschränkt, es kann vielmehr auch eine abweichende Anzahl von Verbindungskanälen verwendet werden. Die Anzahl der Transistoren in jeder der n-Kanal- und p-Kanal-Element-Regionen ist nicht auf zwei beschränkt, es kann vielmehr auch eine andere Zahl von Transistoren vorgesehen sein.
Claims (10)
1. In einem Substrat (40) ausgebildete Gate-Array-Anordnung mit einer Mehrzahl von Basiszellen,
die in einer Spalte in einer ersten Richtung angeordnet sind, wobei jede dieser Basiszellen
aufweist:
eine Mehrzahl von einander benachbarten Source/Drain-Diffusions-Regionen (58a - 58c; 60a
- 60c), die in der genannten ersten Richtung durch wenigstens eine Gate-Elektrode (26, 28)
voneinander getrennt sind, und
eine Substrat-Kontakt-Region (62, 64), die zwischen benachbarten Source/Drain-Diffusions-
Regionen von benachbarten Basiszellen in der genannten Spalte liegt,
wobei auf der Substrat-Kontakt-Region, den Source/Drain-Regionen und der Gate-Elektrode
eine Isolierschicht (46, 48) vorgesehen ist, die zur Bildung von Kontaktlöchern geeignete
Kontaktoch-Bildungs-Regionen (30s, 30s&sub1;, 30s&sub2;) für die Verbindungsherstellung zwischen einer
Mehrzahl von Verbindungs-Anschlußkanälen (32&sub1; - 32&sub4;) aufweist, die auf den Kontaktloch-Bildungs-
Regionen der Isolierschicht in der genannten ersten Richtung und den Regionen der Anordnung
unterhalb der Isolierschicht ausgebildet sind,
dadurch gekennzeichnet,
daß die Substrat-Kontakt-Region (62, 64) in der genannten ersten Richtung unter der
entsprechenden Kontaktloch-Bildungs-Region einen Abschnitt (62a) besitzt, der breiter ist als in dem
übrigen Teil der Substrat-Kontakt-Region,
und daß jede der Source/Drain-Diffusions-Regionen (58a - 58c; 60a - 60c) in der ersten
Richtung ei nen der Kontaktloch-Bildungs-Region der Substrat-Kontakt-Region (62, 64) benachbarten
Abschnitt (dp) aufweist, der schmaler ist als in dem übrigen Teil der Source/Drain-Diffusions-
Region.
2. Gate-Array-Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Abstand (dp)
zwischen der Kante des schmaleren Abschnitts jeder der Source/Drain-Diffusions-Regionen (58a
- 58c; 60a - 60c), die jeder Substrat-Kontakt-Region (62, 64) benachbart sind, und der Kante jeder
der über den Source/Drain-Diffusions-Regionen vorhandenen Kontaktloch-Bildungs-Regionen
unterhalb der auf der Kontaktloch-Bildungs-Region (3051) gebildeten Verbindungs-Anschlußkanälen
(32&sub2;) kleiner ist als der entsprechende Abstand unterhalb der anderen
Verbindungs-Anschlußkanälen (32&sub1;, 32&sub3; 32&sub4;).
3. Gate-Array-Anordnung nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, daß auf
oem über der Kontaktloch-Bildungs-Region (3051) ausgebildeten Verbindungs-Anschlußkanal eine
Verbindungsleitung (66; 70) gebildet ist, indem eine oder mehrere Source/Drain-Regionen, die auf
oinem Potential liegen. das gleich dem Potential des Substrats ist, durch die über der Substrat-
Kontaktloch-Bildungs-Region und der genannten einen oder mehreren Source/Drain-Regionen
ausgebildeten Kontaktlöcher mit der Substrat-Kontakt-Region verbunden ist/sind.
4. Gate-Array-Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die der
Substrat-Kontakt-Region (62, 64) benachbarten Source/Drain-Regionen (38a, 58c; 60a, 60c) von
der Substrat-Kontakt-Region durch eine Isolierschicht (20) getrennt sind.
5. Gate-Array-Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß jede
Basiszelle eine n-Kanal-Element-Region (42n) und eine p-Kanal-Element-Region (42p) umfaßt und
daß jede der n-Kanal-Element-Regionen und der p-Kanal-Element-Regionen eine Mehrzahl von
Source/Drain-Diffusions-Regionen (58a - 58c; 60a - 60c), wenigstens eine Gate-Elektrode (26, 28)
eine Substrat-Kontakt-Region (62, 64) und eine Isolierschicht (46, 48) umfaßt, die auf dem
Substrat ausgebildet sind.
6. Gate-Array-Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß in der n-Kanal-Element-
Region wenigstens ein n-Kanal-Metalloxid-Halbleiter-Transistor und in der p-Kanal-Element-
Region wenigstens ein p-Kanal-Metalloxid-Halbleiter-Transistor ausgebildet ist.
7. Gate-Array-Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß Source/Drain-Regionen
(58a - 58c) in der n-Kanal-Element-Region (42n) Diffusions-Regionen vom n&spplus;-Typ sind, die in einer
p-Graben-Region ausgebildet sind, der in einem n-Substrat (40) ausgebildet ist, und die Substrat-
Kontakt-Region (62) in der n-Kanal-Element-Region eine in der p-Graben-Region ausgebildete
Diffusions-Region (62) vom p&spplus;-Typ ist, und daß die Source/Drain-Regionen (60a - 60c) in der p-Kanal-
Element-Region (42p) Diffusions-Regionen vom p&spplus;-Typ sind, die in dem genannten n-Substrat
ausgebildet sind, und die Substrat-Kontakt-Region (64) in der p-Kanal-Element-Region eine in dem
n-Substrat ausgebildete Diffusions-Region vom n&spplus;-Typ ist.
8. Gate-Array-Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß jede der n-Kanal- und
p-Kanal-Element-Regionen (42n, 42p) eine Mehrzahl von Verbindungs-Anschlußkanälen (32&sub1;
- 32&sub4;) aufweist, von denen einer der Verbindungs-Anschlußkanal (32&sub2;) zur Herstellung des
Substrat-Kontakts ist.
9. Gate-Array-Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß in jeder der n-Kanal- und
den p-Kanal-Element-Regionen eine Mehrzahl von Metalloxid-Transistoren ausgebildet ist.
10. Gate-Array-Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Anzahl der
Kontaktloch-Bildungs-Regionen (30s), die für die Bildung von Kontaktlöchern zu jeder der
Source/Drain-Regionen (58a - 58c; 60a - 60c) vorgesehen sind, der Anzahl der
Verbindungs-Anschlußkanäle (32&sub1; - 32&sub4;) entspricht.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62059476A JPS63278248A (ja) | 1987-03-13 | 1987-03-13 | ゲ−トアレイの基本セル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3853963D1 DE3853963D1 (de) | 1995-07-20 |
| DE3853963T2 true DE3853963T2 (de) | 1996-03-14 |
Family
ID=13114394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3853963T Expired - Fee Related DE3853963T2 (de) | 1987-03-13 | 1988-03-11 | Basiszelle für eine Gatematrixvorrichtung. |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5031018A (de) |
| EP (1) | EP0282082B1 (de) |
| JP (1) | JPS63278248A (de) |
| KR (1) | KR910001424B1 (de) |
| DE (1) | DE3853963T2 (de) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5670816A (en) * | 1989-04-07 | 1997-09-23 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2714723B2 (ja) * | 1991-03-15 | 1998-02-16 | シャープ株式会社 | 半導体集積回路装置の製造方法 |
| JP3186084B2 (ja) * | 1991-05-24 | 2001-07-11 | 日本電気株式会社 | 半導体メモリー装置 |
| EP0690509A1 (de) * | 1994-06-30 | 1996-01-03 | Texas Instruments Incorporated | Substratanschluss für eine Gate-Array-Basiszelle und Verfahren zu ihrer Herstellung |
| EP1045446A3 (de) * | 1994-09-30 | 2000-11-15 | Yozan Inc. | MOS-Inverter mit einer verengten Kanalbreite |
| IT1289933B1 (it) * | 1997-02-20 | 1998-10-19 | Sgs Thomson Microelectronics | Dispositivo di memoria con matrice di celle di memoria in triplo well e relativo procedimento di fabbricazione |
| JP3061004B2 (ja) * | 1997-06-18 | 2000-07-10 | 日本電気株式会社 | 半導体装置 |
| JP3006548B2 (ja) * | 1997-06-23 | 2000-02-07 | 日本電気株式会社 | Ｍｏｓ型半導体読み出し専用メモリ装置 |
| US6071778A (en) * | 1998-02-20 | 2000-06-06 | Stmicroelectronics S.R.L. | Memory device with a memory cell array in triple well, and related manufacturing process |
| JP4794030B2 (ja) * | 2000-07-10 | 2011-10-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7402846B2 (en) * | 2005-10-20 | 2008-07-22 | Atmel Corporation | Electrostatic discharge (ESD) protection structure and a circuit using the same |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5851539A (ja) * | 1981-09-22 | 1983-03-26 | Nec Corp | 集積回路装置 |
| JPS5851939A (ja) * | 1981-09-24 | 1983-03-26 | Chiyoda Chem Eng & Constr Co Ltd | 重質炭化水素油水素化処理用多孔質担体の製造方法 |
| US4430583A (en) * | 1981-10-30 | 1984-02-07 | Bell Telephone Laboratories, Incorporated | Apparatus for increasing the speed of a circuit having a string of IGFETs |
| NL8301629A (nl) * | 1983-05-09 | 1984-12-03 | Philips Nv | Halfgeleiderinrichting. |
| JPH0828480B2 (ja) * | 1983-09-30 | 1996-03-21 | 富士通株式会社 | 半導体集積回路装置 |
| JPS60152055A (ja) * | 1984-01-20 | 1985-08-10 | Matsushita Electric Ind Co Ltd | 相補型ｍｏｓ半導体装置 |
| EP0166386A3 (de) * | 1984-06-29 | 1987-08-05 | Siemens Aktiengesellschaft | Integrierte Schaltung in komplementärer Schaltungstechnik |
-
1987
- 1987-03-13 JP JP62059476A patent/JPS63278248A/ja active Pending
-
1988
- 1988-03-10 US US07/166,488 patent/US5031018A/en not_active Expired - Fee Related
- 1988-03-11 DE DE3853963T patent/DE3853963T2/de not_active Expired - Fee Related
- 1988-03-11 EP EP88103900A patent/EP0282082B1/de not_active Expired - Lifetime
- 1988-03-12 KR KR1019880002582A patent/KR910001424B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5031018A (en) | 1991-07-09 |
| EP0282082B1 (de) | 1995-06-14 |
| JPS63278248A (ja) | 1988-11-15 |
| KR910001424B1 (ko) | 1991-03-05 |
| EP0282082A2 (de) | 1988-09-14 |
| DE3853963D1 (de) | 1995-07-20 |
| KR880011923A (ko) | 1988-10-31 |
| EP0282082A3 (en) | 1990-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69524804T2 (de) | Basiszelle für BICMOS und CMOS-Gate-Arrays | |
| DE68919636T2 (de) | Ununterbrochene Matrix, deren Plattengrösse programmierbar ist. | |
| DE19632110C2 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
| DE3937502C2 (de) | Isoliereinrichtung für eine integrierte Schaltung und Verfahren zu deren Herstellung | |
| DE69031603T2 (de) | Integrierter Torschaltungs-Schaltkreis | |
| EP0005723B1 (de) | Hochintegrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung | |
| DE3423211C2 (de) | Halbleiterbauteil | |
| DE69023423T2 (de) | Masken-ROM-Herstellungsverfahren. | |
| DE3586385T2 (de) | Integrierte gate-matrixstruktur. | |
| DE2334405B2 (de) | Hochintegrierte (LSI-) Halbleiterschaltung und Verfahren zur Herstellung einer Vielzahl derartiger Halbleiterschaltungen | |
| DE2826847A1 (de) | Halbleiterschaltungsanordnung mit grossbereichintegration | |
| DE3223276A1 (de) | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung | |
| DE10331541A1 (de) | Halbleiterbaugruppe und Herstellungsverfahren dafür | |
| DE4332074A1 (de) | Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung | |
| DE3785317T2 (de) | Matrix hoher Packungsdichte aus dynamischen VMOS RAM. | |
| DE4114000C2 (de) | Halbleitereinrichtung und Herstellungsverfahren dafür | |
| DE69331677T2 (de) | Halbleiter-Speicherbauteil und Verfahren zu seiner Herstellung | |
| DE3853963T2 (de) | Basiszelle für eine Gatematrixvorrichtung. | |
| DE3879813T2 (de) | Integrierte Halbleiterschaltung mit Signallinien. | |
| DE19501557A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
| DE3927143C2 (de) | Gate-Array | |
| DE3855775T2 (de) | Integrierte Schaltung mit kombinierten komplementären bipolaren und MOS-Transistoren auf gemeinsamem Substrat und Verfahren zu ihrer Herstellung | |
| DE2523221A1 (de) | Aufbau einer planaren integrierten schaltung und verfahren zu deren herstellung | |
| DE3002740A1 (de) | Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation | |
| DE3751607T2 (de) | Stromversorgungsleitungen in einer integrierten Halbleiterschaltung. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |